特開 2024-136742 駆動回路及び駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024136742

(43)【公開日】2024-10-04

(54)【発明の名称】駆動回路及び駆動方法

(51)【国際特許分類】

   H02M 1/08 20060101AFI20240927BHJP

   H03K 17/16 20060101ALI20240927BHJP

【ＦＩ】

H02M1/08 A

H03K17/16 L

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023047958

(22)【出願日】2023-03-24

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】木村 大祐

(72)【発明者】

【氏名】亀田 昇

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740BA12

5H740BB07

5H740BB08

5H740BC01

5H740BC02

5H740HH06

5H740JA01

5H740JB01

5H740KK01

5J055AX27

5J055AX55

5J055AX56

5J055AX66

5J055AX67

5J055BX16

5J055CX07

5J055CX19

5J055CX20

5J055DX09

5J055DX13

5J055DX22

5J055DX43

5J055DX56

5J055EX04

5J055EX07

5J055EY01

5J055EY21

5J055EY29

5J055EZ25

5J055EZ50

5J055GX01

5J055GX02

5J055GX04

5J055GX05

(57)【要約】

【課題】第１スイッチと第２スイッチが同期間にオンする可能性を低減すること。
【解決手段】第１電源ラインと駆動ラインとの間に配置された第１スイッチと、前記第１電源ラインよりも低電位の第２電源ラインと前記駆動ラインとの間に配置された第２スイッチと、前記第１スイッチのターンオン指令を受けると、前記第１スイッチをターンオンさせてから第１時間の経過時にターンオフさせる第１ドライバと、前記第２スイッチのターンオン指令を受けると、前記第２スイッチをターンオンさせてから第２時間の経過時にターンオフさせる第２ドライバと、前記第１スイッチのターンオン指令を受けると、前記駆動ラインを前記第１電源ラインにプルアップし、前記第２スイッチのターンオン指令を受けると、前記駆動ラインをプルダウンする切り替え回路と、を備える、駆動回路。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１電源ラインと、
前記第１電源ラインよりも低い電位である第２電源ラインと、
駆動ラインと、
前記第１電源ラインと前記駆動ラインとの間に配置された第１スイッチと、
前記第２電源ラインと前記駆動ラインとの間に配置された第２スイッチと、
前記第１スイッチのターンオン指令を受けると、前記第１スイッチをターンオンさせてから第１時間の経過時にターンオフさせる第１ドライバと、
前記第２スイッチのターンオン指令を受けると、前記第２スイッチをターンオンさせてから第２時間の経過時にターンオフさせる第２ドライバと、
前記第１スイッチのターンオン指令を受けると、前記駆動ラインを前記第１電源ラインにプルアップし、前記第２スイッチのターンオン指令を受けると、前記駆動ラインをプルダウンする切り替え回路と、を備える、駆動回路。

【請求項2】

前記第１時間は、前記第１スイッチのターンオン指令を受けてから前記駆動ラインの電圧が第１閾値以上になるまでの時間であり、
前記第２時間は、前記第２スイッチのターンオン指令を受けてから前記駆動ラインの電圧が第２閾値以下になるまでの時間である、
請求項１に記載の駆動回路。

【請求項3】

前記第１時間は、前記第１スイッチのターンオン指令を受けてから、前記駆動ラインに制御端子が接続されるスイッチング素子の主電極間の電圧が第３閾値以下になるまでの時間であり、
前記第２時間は、前記第２スイッチのターンオン指令を受けてから前記スイッチング素子の主電極間の電圧が第４閾値以上になるまでの時間である、
請求項１に記載の駆動回路。

【請求項4】

前記第１時間は、前記第１スイッチのターンオン指令を受けてから、前記駆動ラインに制御端子が接続されるスイッチング素子の主電極を流れる電流が第５閾値以上になるまでの時間であり、
前記第２時間は、前記第２スイッチのターンオン指令を受けてから前記スイッチング素子の主電極を流れる電流が第６閾値以下になるまでの時間である、
請求項１に記載の駆動回路。

【請求項5】

前記切り替え回路は、前記第１ドライバ及び前記第２ドライバと共通の指令信号に従って動作する、請求項１に記載の駆動回路。

【請求項6】

前記指令信号は、パルス状の指令信号であり、
前記第１スイッチのターンオン指令は、前記指令信号の第１エッジをトリガーとする指令であり、
前記第２スイッチのターンオン指令は、前記指令信号の第２エッジをトリガーとする指令である、請求項５に記載の駆動回路。

【請求項7】

前記指令信号は、５０％デューティ比の信号である、請求項６に記載の駆動回路。

【請求項8】

前記第１ドライバは、前記第１時間を形成する第１遅延回路を含み、
前記第２ドライバは、前記第２時間を形成する第２遅延回路を含む、請求項１に記載の駆動回路。

【請求項9】

前記切り替え回路は、
第１抵抗と、
第２抵抗と、
前記第１スイッチのターンオン指令を受けると、前記駆動ラインを前記第１抵抗を介して前記第１電源ラインにプルアップし、前記第２スイッチのターンオン指令を受けると、前記駆動ラインを前記第２抵抗を介して前記第２電源ラインにプルダウンする第３スイッチと、を有する、請求項１から８のいずれか一項に記載の駆動回路。

【請求項10】

第１電源ラインと駆動ラインとの間に配置された第１スイッチと、前記第１電源ラインよりも低電位の第２電源ラインと前記駆動ラインとの間に配置された第２スイッチとを駆動する方法であって、
前記第１スイッチのターンオン指令を受けると、前記第１スイッチをターンオンさせてから第１時間の経過時にターンオフさせ、
前記第２スイッチのターンオン指令を受けると、前記第２スイッチをターンオンさせてから第２時間の経過時にターンオフさせ、
前記第１スイッチのターンオン指令を受けると、前記駆動ラインを前記第１電源ラインにプルアップし、前記第２スイッチのターンオン指令を受けると、前記駆動ラインを前記第２電源ラインにプルダウンする、駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、駆動回路及び駆動方法に関する。

【背景技術】

【0002】

電力変換回路には、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor：電界効果トランジスタ）といったパワー半導体が用いられる。これらのパワー半導体を制御する回路（ゲート駆動回路）として、例えば、特許文献１，２が知られている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００３－７０２３３号公報

【特許文献2】特開２０１９－１９３４０６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１，２のように、ゲート駆動回路は、一般的に、ハイサイドの第１スイッチとローサイドの第２スイッチの直列接続により構成される。しかしながら、部品の個体差などによって、ハイサイドの第１スイッチとローサイドの第２スイッチが同期間にオンする可能性がある。

【0005】

本開示は、第１スイッチと第２スイッチが同期間にオンする可能性を低減することを課題とする。

【課題を解決するための手段】

【0006】

本開示の一態様では、
第１電源ラインと、
前記第１電源ラインよりも低い電位である第２電源ラインと、
駆動ラインと、
前記第１電源ラインと前記駆動ラインとの間に配置された第１スイッチと、
前記第２電源ラインと前記駆動ラインとの間に配置された第２スイッチと、
前記第１スイッチのターンオン指令を受けると、前記第１スイッチをターンオンさせてから第１時間の経過時にターンオフさせる第１ドライバと、
前記第２スイッチのターンオン指令を受けると、前記第２スイッチをターンオンさせてから第２時間の経過時にターンオフさせる第２ドライバと、
前記第１スイッチのターンオン指令を受けると、前記駆動ラインを前記第１電源ラインにプルアップし、前記第２スイッチのターンオン指令を受けると、前記駆動ラインをプルダウンする切り替え回路と、を備える、駆動回路が提供される。

【発明の効果】

【0007】

本開示の一態様によれば、第１スイッチと第２スイッチが同期間にオンする可能性を低減できる。

【図面の簡単な説明】

【0008】

【図1】一実施形態の駆動回路を備える電力変換装置の構成例を示す図である。

【図2】一実施形態に係る駆動回路が行う駆動方法による動作を例示するタイミングチャートである。

【図3】パルス生成回路の一構成例を示す図である。

【図4】電圧維持回路の一構成例を示す図である。

【図5】一実施形態の駆動回路の具体例を示す図である。

【図6】期間Ａでの電流経路を表す図である。

【図7】期間Ｂでの電流経路を表す図である。

【図8】期間Ｃでの電流経路を表す図である。

【図9】期間Ｄでの電流経路を表す図である。

【発明を実施するための形態】

【0009】

以下、一実施形態を説明する。

【0010】

図１は、一実施形態の駆動回路を備える電力変換装置の構成例を示す図である。図１に示す電力変換装置１０１は、直流を交流に変換するインバータでも、直流を直流に変換するコンバータでもよい。例えば、電力変換装置１０１は、不図示の直流電源から供給される直流電力を、モータ等の負荷に供給する交流電力に変換するインバータである。電力変換装置１０１は、駆動回路５０及びスイッチング素子Ｑを備える。

【0011】

電力変換装置１０１が例えばＵ，Ｖ，Ｗの三相の交流電力を生成するインバータの場合、電力変換装置１０１は、スイッチング素子Ｑとそれを駆動する駆動回路５０とをそれぞれ有する同一構成の６つのスイッチング回路を備える。図１は、電力変換装置１０１が備える複数のスイッチング回路のうちの一つのスイッチング回路を示している。

【0012】

駆動回路５０は、ゲートパルス生成回路８０から供給される指令信号ＧＰ（ターンオン指令又はターンオフ指令）に従って、スイッチング素子Ｑを駆動することで、スイッチング素子Ｑをスイッチングさせる（スイッチング素子Ｑをオン又はオフとする）。

【0013】

スイッチング素子Ｑは、第１主電極と第２主電極とゲート電極とを有する、電圧駆動型の素子である。スイッチング素子Ｑの具体例として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が挙げられる。ＭＯＳＦＥＴは、ドレインＤとソースＳとゲート電極Ｇとを有するパワースイッチング素子である。なお、ゲート電極Ｇは、制御端子の一例である。ドレインＤは、第１主電極の一例である。ソースＳは、第２主電極の一例である。

【0014】

スイッチング素子Ｑは、ＭＯＳＦＥＴに限られず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の他の半導体スイッチング素子でもよい。ＩＧＢＴは、コレクタとエミッタとゲート電極とを有するパワースイッチング素子である。なお、ゲート電極は、制御端子の一例である。コレクタは、第１主電極の一例である。エミッタは、第２主電極の一例である。

【0015】

スイッチング素子Ｑは、駆動回路５０によって駆動される。スイッチング素子Ｑは、ゲート電極が駆動ライン６３に電気的に接続され、第２主電極が、駆動回路５０の基準電位ＧＮＤに電気的に接続される。

【0016】

駆動回路５０は、ゲートパルス生成回路８０、第１スイッチＱ１、第２スイッチＱ２、第１ドライバ１０、第２ドライバ２０及び切り替え回路３０を備える。

【0017】

第１スイッチＱ１は、第１電源ライン６１と駆動ライン６３との間に配置されたハイサイドスイッチである。第２スイッチＱ２は、第２電源ライン６２の駆動ライン６３との間に配置されたローサイドスイッチである。第１スイッチＱ１は、第１電源ライン６１に電気的に接続された第１主電極と、駆動ライン６３に電気的に接続された第２主電極と、第１ドライバ１０に電気的に接続されたゲート電極とを有するハイサイド素子である。第２スイッチＱ２は、駆動ライン６３に電気的に接続された第１主電極と、第２電源ライン６２に電気的に接続された第２主電極と、第２ドライバ２０に電気的に接続されたゲート電極とを有するローサイド素子である。図１は、第１スイッチＱ１及び第２スイッチＱ２が、Ｎチャネル型のＭＯＳＦＥＴの場合を例示する。

【0018】

第２電源ライン６２は、第１電源ライン６１よりも低電位である。例えば、第１電源ライン６１は、正電源電圧Ｖｐを出力する正電源に電気的に接続される部位であり、第２電源ライン６２は、負電源電圧－Ｖｎを出力する負電源に電気的に接続される部位である。第１電源ライン６１は、電位が基準電位ＧＮＤよりも高い。第２電源ライン６２は、電位が基準電位ＧＮＤより低くてもよいし、基準電位ＧＮＤと同電位であってもよい。

【0019】

第１ドライバ１０は、指令信号ＧＰに従って、第１スイッチＱ１をターンオンさせてから第１時間の経過時にターンオフさせる第１パルスＧＱ１を生成するハイサイド駆動回路である。第１ドライバ１０は、パルス生成回路１２及び駆動バッファ１１を有する。パルス生成回路１２は、指令信号ＧＰに従って、第１パルスＧＱ１を生成する。駆動バッファ１１は、パルス生成回路１２により生成された第１パルスＧＱ１により第１スイッチＱ１を駆動する回路である。

【0020】

第２ドライバ２０は、指令信号ＧＰに従って、第２スイッチＱ２をターンオンさせてから第２時間の経過時にターンオフさせる第２パルスＧＱ２を生成するローサイド駆動回路である。第２ドライバ２０は、反転回路２３、パルス生成回路２２及び駆動バッファ２１を有する。反転回路２３は、指令信号ＧＰの論理レベルを反転して、反転指令信号ＧＰＩを生成する。パルス生成回路２２は、反転指令信号ＧＰＩに従って、第２パルスＧＱ２を生成する。駆動バッファ２１は、パルス生成回路２２により生成された第２パルスＧＱ２により第２スイッチＱ２を駆動する回路である。

【0021】

切り替え回路３０は、指令信号ＧＰに従ってパルス電圧Ｇ１を生成する。パルス電圧Ｇ１は、駆動ライン６３に印加される。切り替え回路３０は、指令信号ＧＰに従ってパルス電圧Ｇ１を駆動ライン６３に印加することで、駆動ライン６３を第１電源ライン６１にプルアップするか、駆動ライン６３を第２電源ライン６２にプルダウンするかを切り替える。切り替え回路３０は、反転回路３３及び電圧維持回路３４を有する。反転回路３３は、指令信号ＧＰの論理レベルを反転して、第３パルスＧＱ３を生成する。第３パルスＧＱ３は、反転指令信号ＧＰＩと同位相の信号である。電圧維持回路３４は、第３パルスＧＱ３に従ってパルス電圧Ｇ１を生成する。電圧維持回路３４は、パルス電圧Ｇ１を駆動ライン６３に印加することで、スイッチング素子Ｑのゲート電圧Ｖｇを正電源電圧Ｖｐ又は負電源電圧－Ｖｎに略同一の電圧値に維持する。ゲート電圧Ｖｇは、スイッチング素子Ｑにおけるゲート電極と第２主電極との間の電圧に相当する。第３パルスＧＱ３は、反転指令信号ＧＰＩと同位相の信号であるので、反転回路３３と反転回路２３は、一つの反転回路にまとめてもよい。

【0022】

切り替え回路３０は、第１ドライバ１０及び第２ドライバ２０と共通の指令信号ＧＰに従って動作する。これにより、パルス電圧Ｇ１を駆動ライン６３に印加するタイミングは、第１スイッチＱ１又は第２スイッチＱ２のターンオンのタイミングに同期する。

【0023】

なお、ゲート抵抗が駆動ライン６３の間に直列に挿入されてもよい。オンゲート抵抗が駆動ライン６３と第１電源ライン６１との間において第１スイッチＱ１に直列に挿入されてもよい。オフゲート抵抗が駆動ライン６３と第２電源ライン６２との間において第２スイッチＱ２に直列に挿入されてもよい。

【0024】

図２は、一実施形態に係る駆動回路が行う駆動方法による動作を例示するタイミングチャートである。図２は、指令信号ＧＰが、デューティ比が５０％のパルス状の指令信号の場合を例示する。

【0025】

第１ドライバ１０は、第１スイッチＱ１のターンオン指令を指令信号ＧＰにより受けると、第１スイッチＱ１をターンオンさせてから第１時間Ａ（ｔ１－ｔ２）の経過時にターンオフさせる第１パルスＧＱ１を生成する。この例では、第１スイッチＱ１のターンオン指令は、指令信号ＧＰの第１エッジ（図２では、立ち上がりエッジ）をトリガーとする指令である。

【0026】

第２ドライバ２０は、第２スイッチＱ２のターンオン指令を指令信号ＧＰにより受けると、第２スイッチＱ２をターンオンさせてから第２時間Ｃ（ｔ３－ｔ４）の経過時にターンオフさせる第２パルスＧＱ２を生成する。この例では、第２スイッチＱ２のターンオン指令は、指令信号ＧＰの第２エッジ（図２では、立ち下がりエッジ）をトリガーとする指令である。

【0027】

切り替え回路３０は、第１スイッチＱ１のターンオン指令を指令信号ＧＰにより受けると、駆動ライン６３を第１電源ライン６１にタイミングｔ１でプルアップするため、パルス電圧Ｇ１を負電源電圧－Ｖｎから正電源電圧Ｖｐに切り替える。切り替え回路３０は、第２スイッチＱ２のターンオン指令を指令信号ＧＰによりタイミングｔ３で受けるまで、駆動ライン６３を第１電源ライン６１にプルアップした状態を維持する。そして、切り替え回路３０は、第２スイッチＱ２のターンオン指令を指令信号ＧＰにより受けると、駆動ライン６３を第２電源ライン６２にタイミングｔ４でプルダウンするため、パルス電圧Ｇ１を正電源電圧Ｖｐから負電源電圧－Ｖｎに切り替える。切り替え回路３０は、第１スイッチＱ１のターンオン指令を指令信号ＧＰによりタイミングｔ５で受けるまで、駆動ライン６３を第２電源ライン６２にプルダウンした状態を維持する。これ以降の動作は、繰り返される。

【0028】

このように、駆動回路５０によれば、第１スイッチＱ１と第２スイッチＱ２がいずれもオフ状態である第１デッドタイムＢ（ｔ２－ｔ３）および第２デッドタイムＤ（ｔ４－ｔ５）が確保される。また、上述した電圧の変化時間（ｔ１－ｔ２およびｔ３－ｔ４）は、スイッチング動作の１周期（ｔ１－ｔ５）に対して各々１０％以下の時間である。したがって、第１スイッチＱ１と第２スイッチＱ２が同期間にオンしなくなる。

【0029】

また、第１デッドタイムＢおいて駆動ライン６３が第１電源ライン６１にプルアップされた状態が維持されるので、スイッチング素子Ｑのゲート電圧Ｖｇが意図に反して第１デッドタイムＢおいて低下しないように、第１デッドタイムＢを設けることができる。同様に、第２デッドタイムＤおいて駆動ライン６３が第２電源ライン６２にプルダウンされた状態が維持されるので、スイッチング素子Ｑのゲート電圧Ｖｇが意図に反して第２デッドタイムＤおいて上昇しないように、第２デッドタイムＤを設けることができる。

【0030】

図３は、パルス生成回路の一構成例を示す図である。図１に示すパルス生成回路１２，２２のいずれも、図３に示す構成を有してよい。図３に示すパルス生成回路２は、遅延回路５、反転回路７及び論理積回路６を有する。

【0031】

ハイサイドのパルス生成回路１２（図１）の場合、図３に示す遅延回路５は、第１時間Ａ（図２）を形成する第１遅延回路の一例である。遅延回路５は、パルス状の指令信号ＧＰを第１時間Ａだけ遅延させた第１遅延指令信号ＧＰＤ（図２）を生成する。反転回路７は、第１遅延指令信号ＧＰＤの論理レベルを反転させて、第１反転遅延指令信号を生成する。論理積回路６は、指令信号ＧＰと第１反転遅延指令信号との論理積である第１パルスＧＱ１を生成する。

【0032】

ローサイドのパルス生成回路２２（図１）の場合、図３に示す遅延回路５は、第２時間Ｃ（図２）を形成する第２遅延回路の一例である。遅延回路５は、パルス状の反転指令信号ＧＰＩを第２時間Ｃだけ遅延させた第２遅延指令信号ＧＰＩＤ（図２）を生成する。反転回路７は、第２遅延指令信号ＧＰＩＤの論理レベルを反転させて、第２反転遅延指令信号を生成する。論理積回路６は、指令信号ＧＰと第２反転遅延指令信号との論理積である第２パルスＧＱ２を生成する。

【0033】

遅延回路５は、例えば、抵抗素子３とコンデンサ４によるローパスフィルタを含む回路である。ローパスフィルタの時定数は、所定の第１時間Ａ及び所定の第２時間Ｃが確保されるように予め調整される。

【0034】

第１時間Ａは、例えば、第１スイッチＱ１のターンオン指令を受けてから駆動ライン６３の電圧（ゲート電圧Ｖｇ）が所定の第１閾値ｔｈ１以上に到達するまでの時間のうち、第１スイッチＱ１の動作条件で想定される最長の時間以上の値に設定される。第２時間Ｃは、例えば、第２スイッチＱ２のターンオン指令を受けてからゲート電圧Ｖｇが所定の第２閾値ｔｈ２以下に到達するまでの時間のうち、第２スイッチＱ２の動作条件で想定される最長の時間以上に設定される。これにより、第１時間Ａ及び第２時間Ｃは、予め設定された一定値となる。第２閾値ｔｈ２は、第１閾値ｔｈ１よりも低い。

【0035】

あるいは、第１時間Ａ及び第２時間Ｃは、可変値としてもよい。第１ドライバ１０及び第２ドライバ２０は、例えば、駆動ライン６３の電圧（ゲート電圧Ｖｇ）を検出する。第１ドライバ１０は、ゲート電圧Ｖｇの検出値が所定の第１閾値ｔｈ１以上であることが検出されると、第１スイッチＱ１をターンオフさせる。これにより、図２に示す第１時間Ａは、第１スイッチＱ１のターンオン指令を受けてから駆動ライン６３の電圧が第１閾値ｔｈ１以上になるまでの時間が可変の値となる。例えば、スイッチング素子Ｑのゲート電極の充電が完了すると速やかにタイミングｔ２で第１スイッチＱ１をターンオフさせることができる。同様に、第２ドライバ２０は、ゲート電圧Ｖｇの検出値が所定の第１閾値ｔｈ１よりも低い第２閾値ｔｈ２以下であることが検出されると、第２スイッチＱ２をターンオフさせる。これにより、図２に示す第２時間Ｃは、第２スイッチＱ２のターンオン指令を受けてから駆動ライン６３の電圧が第２閾値ｔｈ２以下になるまでの時間が可変の値となる。例えば、スイッチング素子Ｑのゲート電極の放電が完了すると速やかにタイミングｔ４で第２スイッチＱ２をターンオフさせることができる。

【0036】

第１ドライバ１０は、ゲート電圧Ｖｇの検出値が所定の第１閾値ｔｈ１以上であることが検出されると、例えば、遅延回路５（図３）の時定数を調整することで、第１時間Ａの長さを調整する。第２ドライバ２０は、ゲート電圧Ｖｇの検出値が所定の第１閾値ｔｈ１よりも低い第２閾値ｔｈ２以下であることが検出されると、例えば、遅延回路５（図３）の時定数を調整することで、第２時間Ｃの長さを調整する。

【0037】

また、第１時間Ａおよび第２時間Ｃは、駆動ライン６３の電圧（ゲート電圧Ｖｇ）に代えて、スイッチング素子Ｑにおける第１主電極と第２主電極との間に生ずる電圧（主電極間の電圧）を利用して決められてもよい。

【0038】

第１時間Ａは、例えば、第１スイッチＱ１のターンオン指令を受けてからスイッチング素子Ｑの主電極間の電圧が所定の第３閾値ｔｈ３以下に到達するまでの時間のうち、第１スイッチＱ１の動作条件で想定される最長の時間以上の値に設定される。第２時間Ｃは、例えば、第２スイッチＱ２のターンオン指令を受けてからスイッチング素子Ｑの主電極間の電圧が所定の第４閾値ｔｈ４以上に到達するまでの時間のうち、第２スイッチＱ２ の動作条件で想定される最長の時間以上に設定される。これにより、第１時間Ａ及び第２時間Ｃは、予め設定された一定値となる。第４閾値ｔｈ４は、第３閾値ｔｈ３よりも高い。

【0039】

あるいは、第１ドライバ１０及び第２ドライバ２０は、例えば、スイッチング素子Ｑの主電極間の電圧を検出する。第１ドライバ１０は、主電極間の電圧の検出値が所定の第３閾値ｔｈ３以下であることが検出されると、第１スイッチＱ１をターンオフさせる。これにより、図２に示す第１時間Ａは、第１スイッチＱ１のターンオン指令を受けてからスイッチング素子Ｑの主電極間の電圧が第３閾値ｔｈ３以下になるまでの時間が可変の値となる。例えば、スイッチング素子Ｑのターンオンが完了すると速やかにタイミングｔ２で第１スイッチＱ１をターンオフさせることができる。同様に、第２ドライバ２０は、スイッチング素子Ｑの主電極間の電圧の検出値が所定の第３閾値ｔｈ３よりも高い第４閾値ｔｈ４以上であることが検出されると、第２スイッチＱ２をターンオフさせる。これにより、図２に示す第２時間Ｃは、第２スイッチＱ２のターンオン指令を受けてからスイッチング素子Ｑの主電極間の電圧が第４閾値ｔｈ４以上になるまでの時間が可変の値となる。例えば、スイッチング素子Ｑのターンオフが完了すると速やかにタイミングｔ４で第２スイッチＱ２をターンオフさせることができる。

【0040】

また、第１時間Ａおよび第２時間Ｃは、駆動ライン６３の電圧（ゲート電圧Ｖｇ）に代えて、スイッチング素子Ｑにおける第１主電極と第２主電極との間に流れる電流（主電極間の電流）を利用して決められてもよい。

【0041】

第１時間Ａは、例えば、第１スイッチＱ１のターンオン指令を受けてからスイッチング素子Ｑの主電極間の電流が所定の第５閾値ｔｈ５以上に到達するまでの時間のうち、第１スイッチＱ１の動作条件で想定される最長の時間以上の値に設定される。第２時間Ｃは、例えば、第２スイッチＱ２のターンオン指令を受けてからスイッチング素子Ｑの主電極間の電流が所定の第６閾値ｔｈ６以下に到達するまでの時間のうち、第２スイッチＱ２の動作条件で想定される最長の時間以上に設定される。これにより、第１時間Ａ及び第２時間Ｃは、予め設定された一定値となる。第６閾値ｔｈ６は、第５閾値ｔｈ５よりも低い。

【0042】

あるいは、第１ドライバ１０及び第２ドライバ２０は、例えば、スイッチング素子Ｑの主電極間の電流を検出する。第１ドライバ１０は、主電極間の電流の検出値が所定の第５閾値ｔｈ５以上であることが検出されると、第１スイッチＱ１をターンオフさせる。これにより、図２に示す第１時間Ａは、第１スイッチＱ１のターンオン指令を受けてからスイッチング素子Ｑの主電極間の電流が第５閾値ｔｈ５以上になるまでの時間が可変の値となる。例えば、スイッチング素子Ｑのターンオンが完了すると速やかにタイミングｔ２で第１スイッチＱ１をターンオフさせることができる。同様に、第２ドライバ２０は、スイッチング素子Ｑの主電極間の電流の検出値が所定の第５閾値ｔｈ５よりも低い第６閾値ｔｈ６以下であることが検出されると、第２スイッチＱ２をターンオフさせる。これにより、図２に示す第２時間Ｃは、第２スイッチＱ２のターンオン指令を受けてからスイッチング素子Ｑの主電極間の電流が第６閾値ｔｈ６以下になるまでの時間が可変の値となる。例えば、スイッチング素子Ｑのターンオフが完了すると速やかにタイミングｔ４で第２スイッチＱ２をターンオフさせることができる。

【0043】

第１ドライバ１０は、スイッチング素子Ｑの主電極間の電圧の検出値が所定の第３閾値ｔｈ３以下又はスイッチング素子Ｑの主電極間の電流の検出値が所定の第５閾値ｔｈ５以上であることが検出されると、例えば、遅延回路５（図３）の時定数を調整することで、第１時間Ａの長さを調整する。第２ドライバ２０は、スイッチング素子Ｑの主電極間の電圧の検出値が所定の第４閾値ｔｈ４以上又はスイッチング素子Ｑの主電極間の電流の検出値が所定の第６閾値ｔｈ６以下であることが検出されると、例えば、遅延回路５（図３）の時定数を調整することで、第２時間Ｃの長さを調整する。

【0044】

図４は、電圧維持回路の一構成例を示す図である。電圧維持回路３４は、第１抵抗Ｒ１と、第２抵抗Ｒ２と、第３スイッチＱ３とが直列に接続された構成を有する。第３スイッチＱ３は、第３パルスＧＱ３に従ってターンオン又はターンオフする。第３スイッチＱ３は、第１スイッチＱ１のターンオン指令を第３パルスＧＱ３により受けると、駆動ライン６３を第１抵抗Ｒ１を介して第１電源ライン６１にプルアップし、パルス電圧Ｇ１を負電源電圧－Ｖｎから正電源電圧Ｖｐに切り替える。第３スイッチＱ３は、第２スイッチＱ２のターンオン指令を第３パルスＧＱ３により受けると、駆動ライン６３を第２抵抗Ｒ２を介して第２電源ライン６２にプルダウンし、パルス電圧Ｇ１を正電源電圧Ｖｐから負電源電圧－Ｖｎに切り替える。

【0045】

図５は、一実施形態の駆動回路の具体例を示す図である。図５に示す駆動回路５１は、上記の駆動回路５０の一具体例である。駆動回路５１は、図４に示す電圧維持回路３４の構成を有する。スイッチング素子ＱＳは、上記のスイッチング素子Ｑの一例であり、ＭＯＳＦＥＴの場合を示す。第１電源ライン６１は、正電源電圧Ｖｐを生成する正電源６４に接続される。第２電源ライン６２は、負電源電圧－Ｖｎを生成する負電源６５に接続される。基準電位ＧＮＤは、スイッチング素子ＱＳのソース電極（第２主電極の一例）に電気的に接続される。コンデンサ６６は、ゲート電極とソース電極との間に存在する容量成分を表したものである。

【0046】

図６－図９は、図２に示す期間Ａ，Ｂ，Ｃ、Ｄでの電流経路を示す図である。期間Ａ（図６）では、第１スイッチＱ１のオンにより駆動ライン６３は第１電源ライン６１に接続される。これにより、図示の経路で、スイッチング素子ＱＳのゲート電極を充電する電流が流れる。期間Ｂ（図７）では、第１スイッチＱ１のオフにより駆動ライン６３は第１抵抗Ｒ１を介して第１電源ライン６１にプルアップされる。これにより、図示の経路で電流が流れるので、駆動ライン６３の電圧は、正電源電圧Ｖｐに維持され、スイッチング素子ＱＳは、オン状態に維持される。期間Ｃ（図８）では、第２スイッチＱ２のオンにより駆動ライン６３は第２電源ライン６２に接続される。これにより、図示の経路で、スイッチング素子ＱＳのゲート電極を放電する電流が流れる。期間Ｄ（図９）では、第２スイッチＱ２のオフ及び第３スイッチＱ３のオンにより駆動ライン６３は第２抵抗Ｒ２を介して第２電源ライン６２にプルダウンされる。これにより、以下の式の様に、第１抵抗Ｒ１と第２抵抗Ｒ２の分圧により決定される電圧が、スイッチング素子ＱＳのゲート電極に印加される。

【0047】

駆動ライン６３の電圧＝（Ｖｐ－Ｖｎ）×Ｒ２／（Ｒ１+Ｒ２）－Ｖｎ
駆動ライン６３電圧をスイッチング素子ＱＳがオンするゲート電圧未満にするように第１抵抗Ｒ１と第２抵抗Ｒ２を設定することで、スイッチング素子ＱＳのオフ状態は、維持される。

【0048】

なお、「駆動ライン６３をプルダウンする」とは、駆動ライン６３の電圧をスイッチング素子がオンする電圧未満にすることを表し、駆動ライン６３の電圧は、第２電源ライン６２の電圧に一致しなくてもよい。

【0049】

以上の通り、実施形態を説明したが、上記実施形態は、例として提示したものであり、上記実施形態により本発明が限定されるものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の組み合わせ、省略、置き換え、変更などを行うことが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【0050】

例えば、ゲートパルス生成回路８０が設けられる箇所は、駆動回路５０の内部でも外部でもよい。

【符号の説明】

【0051】

２ パルス生成回路
５ 遅延回路
６ 論理積回路
１０ 第１ドライバ
２０ 第２ドライバ
３０ 切り替え回路
３４ 電圧維持回路
５０，５１ 駆動回路
６１ 第１電源ライン
６２ 第２電源ライン
６３ 駆動ライン
６４ 正電源
６５ 負電源
６６ コンデンサ
８０ ゲートパルス生成回路
１０１ 電力変換装置
Ｑ１ 第１スイッチ
Ｑ２ 第２スイッチ
Ｑ３ 第３スイッチ
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】