特開 2024-136751 演算装置、基板貼り合わせシステム、演算方法、および、基板貼り合わせ方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024136751

(43)【公開日】2024-10-04

(54)【発明の名称】演算装置、基板貼り合わせシステム、演算方法、および、基板貼り合わせ方法

(51)【国際特許分類】

   H01L 21/02 20060101AFI20240927BHJP

【ＦＩ】

H01L21/02 Z

H01L21/02 B

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2023047976

(22)【出願日】2023-03-24

(71)【出願人】

【識別番号】000207551

【氏名又は名称】株式会社ＳＣＲＥＥＮホールディングス

(74)【代理人】

【識別番号】110002310

【氏名又は名称】弁理士法人あい特許事務所

(74)【代理人】

【識別番号】100168583

【弁理士】

【氏名又は名称】前井 宏之

(72)【発明者】

【氏名】橋本 光治

(57)【要約】

【課題】演算負荷が大きくなるのを抑制しながら、積層半導体チップの歩留まりを向上させることが可能な演算装置、基板貼り合わせシステム、演算方法、および、基板貼り合わせ方法を提供する。
【解決手段】
演算装置１０００は、取得部１００１ａと、演算部１００１ｂとを備える。取得部１００１ａは、第１基板Ｗ１の第１不良品チップＣ１ｂの数を示す第１チップ情報と、第２基板Ｗ２の第２不良品チップＣ２ｂの数を示す第２チップ情報とを取得する。演算部１００１ｂは、複数枚の第１基板Ｗ１の第１チップ情報に基づいて、複数枚の第１基板Ｗ１を複数の第１基板グループＧＲ１に分け、複数枚の第２基板Ｗ２の第２チップ情報に基づいて、複数枚の第２基板Ｗ２を複数の第２基板グループＧＲ２に分ける。演算部１００１ｂは、対応する第１基板グループＧＲ１および第２基板グループＧＲ２同士で、第１基板Ｗ１と第２基板Ｗ２との組み合わせを計算する。
【選択図】図４

【特許請求の範囲】

【請求項1】

複数の第１半導体チップを有する第１基板の第１不良品チップの数を示す第１チップ情報と、複数の第２半導体チップを有する第２基板の第２不良品チップの数を示す第２チップ情報とを取得する取得部と、
複数枚の前記第１基板の前記第１チップ情報に基づいて、前記複数枚の第１基板を複数の第１基板グループに分け、複数枚の前記第２基板の前記第２チップ情報に基づいて、前記複数枚の第２基板を複数の第２基板グループに分ける演算部と
を備え、
前記演算部は、対応する前記第１基板グループおよび前記第２基板グループ同士で、前記第１基板と前記第２基板との組み合わせを計算する、演算装置。

【請求項2】

前記第１チップ情報は、前記第１基板内における前記第１不良品チップの位置を示す位置情報を含み、
前記第２チップ情報は、前記第２基板内における前記第２不良品チップの位置を示す位置情報を含み、
前記演算部は、複数の前記第１チップ情報と、複数の前記第２チップ情報とに基づいて、前記複数枚の第１基板と前記複数枚の第２基板との組み合わせを計算する、請求項１に記載の演算装置。

【請求項3】

前記演算部は、前記複数の第１チップ情報と前記複数の第２チップ情報とに基づいて、対応する前記第１基板グループおよび前記第２基板グループ同士で、前記第１基板と前記第２基板とを重ね合わせた際に前記第１基板の第１良品チップと前記第２基板の第２良品チップとが重なる積層良品チップの数が最も多くなるように、前記第１基板と前記第２基板との組み合わせを計算する、請求項２に記載の演算装置。

【請求項4】

前記演算部は、
対応する前記第１基板グループおよび前記第２基板グループ内において、前記各第１基板の前記第１不良品チップの数、および、前記各第２基板の前記第２不良品チップの数の全てが、所定値以下である場合、前記積層良品チップの数が最も多くなるか否かにかかわらずに、前記第１基板と前記第２基板との組み合わせを計算し、
対応する前記第１基板グループおよび前記第２基板グループ内において、前記各第１基板の前記第１不良品チップの数、および、前記各第２基板の前記第２不良品チップの数のうちの少なくとも１つが、前記所定値よりも大きい場合、前記積層良品チップの数が最も多くなるように、前記第１基板と前記第２基板との組み合わせを計算する、請求項３に記載の演算装置。

【請求項5】

前記取得部は、前記各第１基板グループに含まれる前記第１基板の数、および、前記各第２基板グループに含まれる前記第２基板の数を示す基板数情報を取得し、
前記演算部は、
前記基板数情報と、複数の前記第１チップ情報とに基づいて、前記複数枚の第１基板を前記複数の第１基板グループに分け、
前記基板数情報と、複数の前記第２チップ情報とに基づいて、前記複数枚の第２基板を前記複数の第２基板グループに分ける、請求項１から請求項４のいずれか１項に記載の演算装置。

【請求項6】

前記取得部は、前記第１基板グループの数、および、前記第２基板グループの数を示すグループ数情報を取得し、
前記演算部は、
前記グループ数情報と、複数の前記第１チップ情報とに基づいて、前記複数枚の第１基板を前記複数の第１基板グループに分け、
前記グループ数情報と、複数の前記第２チップ情報とに基づいて、前記複数枚の第２基板を前記複数の第２基板グループに分ける、請求項１から請求項４のいずれか１項に記載の演算装置。

【請求項7】

前記第１不良品チップの数が第１所定数以下である前記第１基板の数をＡ枚とし、前記第２不良品チップの数が前記第１所定数以下である前記第２基板の数をＢ枚とし、ＡおよびＢのうちの少ない方の数をＣとすると、
前記演算部は、
前記第１不良品チップの数が前記第１所定数以下である前記第１基板のうちの、Ｃ枚の前記第１基板を、１つ目の前記第１基板グループにし、
前記第２不良品チップの数が前記第１所定数以下である前記第２基板のうちの、Ｃ枚の前記第２基板を、１つ目の前記第２基板グループにする、請求項１から請求項４のいずれか１項に記載の演算装置。

【請求項8】

前記取得部は、２つ目以降の前記第１基板グループに含まれる前記第１基板の数、および、２つ目以降の前記第２基板グループに含まれる前記第２基板の数を示す基板数情報を取得し、
前記演算部は、
前記基板数情報に基づいて、前記１つ目の前記第１基板グループ以外の前記第１基板を、前記２つ目以降の前記複数の第１基板グループに分け、
前記基板数情報に基づいて、前記１つ目の前記第２基板グループ以外の前記第２基板を、前記２つ目以降の前記複数の第２基板グループに分ける、請求項７に記載の演算装置。

【請求項9】

前記１つ目の前記第１基板グループ以外の前記第１基板で、かつ、前記第１不良品チップの数が前記第１所定数よりも大きい第２所定数以下である前記第１基板の数をＤ枚とし、前記１つ目の前記第２基板グループ以外の前記第２基板で、かつ、前記第２不良品チップの数が前記第２所定数以下である前記第２基板の数をＥ枚とし、ＤおよびＥのうちの少ない方の数をＦとすると、
前記演算部は、
前記１つ目の前記第１基板グループ以外の前記第１基板で、かつ、前記第１不良品チップの数が前記第２所定数以下である前記第１基板のうちの、Ｆ枚の前記第１基板を、２つ目の前記第１基板グループにし、
前記１つ目の前記第２基板グループ以外の前記第２基板で、かつ、前記第２不良品チップの数が前記第２所定数以下である前記第２基板のうちの、Ｆ枚の前記第２基板を、２つ目の前記第２基板グループにする、請求項７に記載の演算装置。

【請求項10】

請求項１に記載の演算装置と、
前記演算装置が計算した前記第１基板と前記第２基板との組み合わせにしたがって、前記第１基板と前記第２基板とを貼り合わせる貼り合わせ装置と
を備える、基板貼り合わせシステム。

【請求項11】

複数枚の第１基板の第１チップ情報に基づいて、前記複数枚の第１基板を複数の第１基板グループに分け、複数枚の第２基板の第２チップ情報に基づいて、前記複数枚の第２基板を複数の第２基板グループに分けるグループ分け工程と、
対応する前記第１基板グループおよび前記第２基板グループ同士で、前記第１基板と前記第２基板との組み合わせを計算する組合せ工程と
を含み、
前記第１チップ情報は、複数の第１半導体チップを有する前記第１基板の第１不良品チップの数を示し、
前記第２チップ情報は、複数の第２半導体チップを有する前記第２基板の第２不良品チップの数を示す、演算方法。

【請求項12】

前記第１チップ情報は、前記第１基板内における前記第１不良品チップの位置を示す位置情報を含み、
前記第２チップ情報は、前記第２基板内における前記第２不良品チップの位置を示す位置情報を含み、
前記組合せ工程において、複数の前記第１チップ情報と、複数の前記第２チップ情報とに基づいて、前記複数枚の第１基板と前記複数枚の第２基板との組み合わせを計算する、請求項１１に記載の演算方法。

【請求項13】

前記組合せ工程において、前記複数の第１チップ情報と前記複数の第２チップ情報とに基づいて、対応する前記第１基板グループおよび前記第２基板グループ同士で、前記第１基板と前記第２基板とを重ね合わせた際に前記第１基板の第１良品チップと前記第２基板の第２良品チップとが重なる積層良品チップの数が最も多くなるように、前記第１基板と前記第２基板との組み合わせを計算する、請求項１２に記載の演算方法。

【請求項14】

前記組合せ工程において、
対応する前記第１基板グループおよび前記第２基板グループ内において、前記各第１基板の前記第１不良品チップの数、および、前記各第２基板の前記第２不良品チップの数の全てが、所定値以下である場合、前記積層良品チップの数が最も多くなるか否かにかかわらずに、前記第１基板と前記第２基板との組み合わせを計算し、
対応する前記第１基板グループおよび前記第２基板グループ内において、前記各第１基板の前記第１不良品チップの数、および、前記各第２基板の前記第２不良品チップの数のうちの少なくとも１つが、前記所定値よりも大きい場合、前記積層良品チップの数が最も多くなるように、前記第１基板と前記第２基板との組み合わせを計算する、請求項１３に記載の演算方法。

【請求項15】

前記グループ分け工程において、
基板数情報と、複数の前記第１チップ情報とに基づいて、前記複数枚の第１基板を前記複数の第１基板グループに分け、
前記基板数情報と、複数の前記第２チップ情報とに基づいて、前記複数枚の第２基板を前記複数の第２基板グループに分け、
前記基板数情報は、前記第１基板グループに含まれる前記第１基板の数、および、前記第２基板グループに含まれる前記第２基板の数を示す、請求項１１から請求項１４のいずれか１項に記載の演算方法。

【請求項16】

前記グループ分け工程において、
グループ数情報と、複数の前記第１チップ情報とに基づいて、前記複数枚の第１基板を前記複数の第１基板グループに分け、
前記グループ数情報と、複数の前記第２チップ情報とに基づいて、前記複数枚の第２基板を前記複数の第２基板グループに分け、
前記グループ数情報は、前記第１基板グループの数、および、前記第２基板グループの数を示す、請求項１１から請求項１４のいずれか１項に記載の演算方法。

【請求項17】

前記第１不良品チップの数が第１所定数以下である前記第１基板の数をＡ枚とし、前記第２不良品チップの数が前記第１所定数以下である前記第２基板の数をＢ枚とし、ＡおよびＢのうちの少ない方の数をＣとすると、
前記グループ分け工程において、
前記第１不良品チップの数が前記第１所定数以下である前記第１基板のうちの、Ｃ枚の前記第１基板を、１つ目の前記第１基板グループにし、
前記第２不良品チップの数が前記第１所定数以下である前記第２基板のうちの、Ｃ枚の前記第２基板を、１つ目の前記第２基板グループにする、請求項１１から請求項１４のいずれか１項に記載の演算方法。

【請求項18】

前記グループ分け工程において、
基板数情報に基づいて、前記１つ目の前記第１基板グループ以外の前記第１基板を、前記２つ目以降の前記複数の第１基板グループに分け、
前記基板数情報に基づいて、前記１つ目の前記第２基板グループ以外の前記第２基板を、前記２つ目以降の前記複数の第２基板グループに分け、
前記基板数情報は、２つ目以降の前記第１基板グループに含まれる前記第１基板の数、および、２つ目以降の前記第２基板グループに含まれる前記第２基板の数を示す、請求項１７に記載の演算方法。

【請求項19】

前記１つ目の前記第１基板グループ以外の前記第１基板で、かつ、前記第１不良品チップの数が前記第１所定数よりも大きい第２所定数以下である前記第１基板の数をＤ枚とし、前記１つ目の前記第２基板グループ以外の前記第２基板で、かつ、前記第２不良品チップの数が前記第２所定数以下である前記第２基板の数をＥ枚とし、ＤおよびＥのうちの少ない方の数をＦとすると、
前記グループ分け工程において、
前記１つ目の前記第１基板グループ以外の前記第１基板で、かつ、前記第１不良品チップの数が前記第２所定数以下である前記第１基板のうちの、Ｆ枚の前記第１基板を、２つ目の前記第１基板グループにし、
前記１つ目の前記第２基板グループ以外の前記第２基板で、かつ、前記第２不良品チップの数が前記第２所定数以下である前記第２基板のうちの、Ｆ枚の前記第２基板を、２つ目の前記第２基板グループにする、請求項１７に記載の演算方法。

【請求項20】

請求項１１に記載の演算方法にしたがって計算された前記第１基板と前記第２基板との組み合わせを取得する工程と、
取得した前記第１基板と前記第２基板との組み合わせにしたがって、前記第１基板と前記第２基板とを貼り合わせる貼り合わせ工程と
を含む、基板貼り合わせ方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、演算装置、基板貼り合わせシステム、演算方法、および、基板貼り合わせ方法に関する。

【背景技術】

【0002】

従来、電子部品の小型化および高速化のために、２つの半導体チップを積層して貼り合わせた積層半導体チップが知られている。また、このような積層半導体チップを製造する時間を短縮するために、複数の半導体チップを有する第１基板と、複数の半導体チップを有する第２基板とを積層して貼り合わせる方法が知られている。なお、従来の貼り合わせ装置では、複数枚の第１基板および複数枚の第２基板は、フープに収容されており、上段から下段に向かって順に接合ユニットに搬送されて接合されていた。

【0003】

通常、第１基板および第２基板には、良品チップだけでなく、不良品チップも形成されている。このとき、不良品チップは、基板内のランダムな位置に形成される。このため、第１基板と第２基板とを貼り合わせると、一方の基板の良品チップと他方の基板の不良品チップとが積層されることがある。このように良品チップと不良品チップとが積層された積層半導体チップは、不良品になる。従って、歩留まりが低下する。

【0004】

この不都合を改善するために、特許文献１には、複数の第１半導体ウエハの不良チップ分布と、複数の第２半導体ウエハの不良チップ分布とに基づいて、積層させる第１半導体ウエハおよび第２半導体ウエハの選定を行う、半導体ウエハ積層体の製造方法が提案されている。特許文献１に記載の方法では、最終的に形成される複数の半導体チップ積層体の数が最も多くなるように、第１半導体ウエハと第２半導体ウエハとの組み合わせを選定する。特許文献１には、一度に照合を行う各半導体ウエハの枚数は、例えば半導体ウエハの生産ロットに対応する枚数（例えば２５枚）とすることが記載されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１３－１１５３４９号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、特許文献１に記載のように、通常、１ロット当たりの半導体ウエハの数は２５枚であるため、２５枚の第１半導体ウエハと２５枚の第２半導体ウエハとの組み合わせ総数は、約１．５×１０²⁵通りある。この全ての組み合わせを演算することは、演算負荷が非常に大きく、膨大な時間がかかる。

【0007】

本発明は上記課題に鑑みてなされたものであり、その目的は、演算負荷が大きくなるのを抑制しながら、積層半導体チップの歩留まりを向上させることが可能な演算装置、基板貼り合わせシステム、演算方法、および、基板貼り合わせ方法を提供することにある。

【課題を解決するための手段】

【0008】

本発明の第１局面によれば、演算装置は、取得部と、演算部とを備える。前記取得部は、第１チップ情報と、第２チップ情報とを取得する。第１チップ情報は、複数の第１半導体チップを有する第１基板の第１不良品チップの数を示す。第２チップ情報は、複数の第２半導体チップを有する第２基板の第２不良品チップの数を示す。前記演算部は、複数枚の前記第１基板の前記第１チップ情報に基づいて、前記複数枚の第１基板を複数の第１基板グループに分け、複数枚の前記第２基板の前記第２チップ情報に基づいて、前記複数枚の第２基板を複数の第２基板グループに分ける。前記演算部は、対応する前記第１基板グループおよび前記第２基板グループ同士で、前記第１基板と前記第２基板との組み合わせを計算する。

【0009】

ある実施形態では、前記第１チップ情報は、前記第１基板内における前記第１不良品チップの位置を示す位置情報を含む。前記第２チップ情報は、前記第２基板内における前記第２不良品チップの位置を示す位置情報を含む。前記演算部は、複数の前記第１チップ情報と、複数の前記第２チップ情報とに基づいて、前記複数枚の第１基板と前記複数枚の第２基板との組み合わせを計算する。

【0010】

ある実施形態では、前記演算部は、前記複数の第１チップ情報と前記複数の第２チップ情報とに基づいて、対応する前記第１基板グループおよび前記第２基板グループ同士で、前記第１基板と前記第２基板とを重ね合わせた際に前記第１基板の第１良品チップと前記第２基板の第２良品チップとが重なる積層良品チップの数が最も多くなるように、前記第１基板と前記第２基板との組み合わせを計算する。

【0011】

ある実施形態では、前記演算部は、対応する前記第１基板グループおよび前記第２基板グループ内において、前記各第１基板の前記第１不良品チップの数、および、前記各第２基板の前記第２不良品チップの数の全てが、所定値以下である場合、前記積層良品チップの数が最も多くなるか否かにかかわらずに、前記第１基板と前記第２基板との組み合わせを計算する。前記演算部は、対応する前記第１基板グループおよび前記第２基板グループ内において、前記各第１基板の前記第１不良品チップの数、および、前記各第２基板の前記第２不良品チップの数のうちの少なくとも１つが、前記所定値よりも大きい場合、前記積層良品チップの数が最も多くなるように、前記第１基板と前記第２基板との組み合わせを計算する。

【0012】

ある実施形態では、前記取得部は、前記各第１基板グループに含まれる前記第１基板の数、および、前記各第２基板グループに含まれる前記第２基板の数を示す基板数情報を取得する。前記演算部は、前記基板数情報と、複数の前記第１チップ情報とに基づいて、前記複数枚の第１基板を前記複数の第１基板グループに分ける。前記演算部は、前記基板数情報と、複数の前記第２チップ情報とに基づいて、前記複数枚の第２基板を前記複数の第２基板グループに分ける。

【0013】

ある実施形態では、前記取得部は、前記第１基板グループの数、および、前記第２基板グループの数を示すグループ数情報を取得する。前記演算部は、前記グループ数情報と、複数の前記第１チップ情報とに基づいて、前記複数枚の第１基板を前記複数の第１基板グループに分ける。前記演算部は、前記グループ数情報と、複数の前記第２チップ情報とに基づいて、前記複数枚の第２基板を前記複数の第２基板グループに分ける。

【0014】

ある実施形態では、前記第１不良品チップの数が第１所定数以下である前記第１基板の数をＡ枚とし、前記第２不良品チップの数が前記第１所定数以下である前記第２基板の数をＢ枚とし、ＡおよびＢのうちの少ない方の数をＣとすると、前記演算部は、前記第１不良品チップの数が前記第１所定数以下である前記第１基板のうちの、Ｃ枚の前記第１基板を、１つ目の前記第１基板グループにし、前記第２不良品チップの数が前記第１所定数以下である前記第２基板のうちの、Ｃ枚の前記第２基板を、１つ目の前記第２基板グループにする。

【0015】

ある実施形態では、前記取得部は、２つ目以降の前記第１基板グループに含まれる前記第１基板の数、および、２つ目以降の前記第２基板グループに含まれる前記第２基板の数を示す基板数情報を取得する。前記演算部は、前記基板数情報に基づいて、前記１つ目の前記第１基板グループ以外の前記第１基板を、前記２つ目以降の前記複数の第１基板グループに分ける。前記演算部は、前記基板数情報に基づいて、前記１つ目の前記第２基板グループ以外の前記第２基板を、前記２つ目以降の前記複数の第２基板グループに分ける。

【0016】

ある実施形態では、前記１つ目の前記第１基板グループ以外の前記第１基板で、かつ、前記第１不良品チップの数が前記第１所定数よりも大きい第２所定数以下である前記第１基板の数をＤ枚とし、前記１つ目の前記第２基板グループ以外の前記第２基板で、かつ、前記第２不良品チップの数が前記第２所定数以下である前記第２基板の数をＥ枚とし、ＤおよびＥのうちの少ない方の数をＦとすると、前記演算部は、前記１つ目の前記第１基板グループ以外の前記第１基板で、かつ、前記第１不良品チップの数が前記第２所定数以下である前記第１基板のうちの、Ｆ枚の前記第１基板を、２つ目の前記第１基板グループにする。前記演算部は、前記１つ目の前記第２基板グループ以外の前記第２基板で、かつ、前記第２不良品チップの数が前記第２所定数以下である前記第２基板のうちの、Ｆ枚の前記第２基板を、２つ目の前記第２基板グループにする。

【0017】

本発明の第２局面によれば、基板貼り合わせシステムは、上記の演算装置と、前記演算装置が計算した前記第１基板と前記第２基板との組み合わせにしたがって、前記第１基板と前記第２基板とを貼り合わせる貼り合わせ装置とを備える。

【0018】

本発明の第３局面によれば、演算方法は、複数枚の第１基板の第１チップ情報に基づいて、前記複数枚の第１基板を複数の第１基板グループに分け、複数枚の第２基板の第２チップ情報に基づいて、前記複数枚の第２基板を複数の第２基板グループに分けるグループ分け工程と、対応する前記第１基板グループおよび前記第２基板グループ同士で、前記第１基板と前記第２基板との組み合わせを計算する組合せ工程とを含む。前記第１チップ情報は、複数の第１半導体チップを有する前記第１基板の第１不良品チップの数を示す。前記第２チップ情報は、複数の第２半導体チップを有する前記第２基板の第２不良品チップの数を示す。

【0019】

ある実施形態では、前記第１チップ情報は、前記第１基板内における前記第１不良品チップの位置を示す位置情報を含む。前記第２チップ情報は、前記第２基板内における前記第２不良品チップの位置を示す位置情報を含む。前記組合せ工程において、複数の前記第１チップ情報と、複数の前記第２チップ情報とに基づいて、前記複数枚の第１基板と前記複数枚の第２基板との組み合わせを計算する。

【0020】

ある実施形態では、前記組合せ工程において、前記複数の第１チップ情報と前記複数の第２チップ情報とに基づいて、対応する前記第１基板グループおよび前記第２基板グループ同士で、前記第１基板と前記第２基板とを重ね合わせた際に前記第１基板の第１良品チップと前記第２基板の第２良品チップとが重なる積層良品チップの数が最も多くなるように、前記第１基板と前記第２基板との組み合わせを計算する。

【0021】

ある実施形態では、前記組合せ工程において、対応する前記第１基板グループおよび前記第２基板グループ内において、前記各第１基板の前記第１不良品チップの数、および、前記各第２基板の前記第２不良品チップの数の全てが、所定値以下である場合、前記積層良品チップの数が最も多くなるか否かにかかわらずに、前記第１基板と前記第２基板との組み合わせを計算する。前記組合せ工程において、対応する前記第１基板グループおよび前記第２基板グループ内において、前記各第１基板の前記第１不良品チップの数、および、前記各第２基板の前記第２不良品チップの数のうちの少なくとも１つが、前記所定値よりも大きい場合、前記積層良品チップの数が最も多くなるように、前記第１基板と前記第２基板との組み合わせを計算する。

【0022】

ある実施形態では、前記グループ分け工程において、基板数情報と、複数の前記第１チップ情報とに基づいて、前記複数枚の第１基板を前記複数の第１基板グループに分け、前記基板数情報と、複数の前記第２チップ情報とに基づいて、前記複数枚の第２基板を前記複数の第２基板グループに分ける。前記基板数情報は、前記第１基板グループに含まれる前記第１基板の数、および、前記第２基板グループに含まれる前記第２基板の数を示す。

【0023】

ある実施形態では、前記グループ分け工程において、グループ数情報と、複数の前記第１チップ情報とに基づいて、前記複数枚の第１基板を前記複数の第１基板グループに分け、前記グループ数情報と、複数の前記第２チップ情報とに基づいて、前記複数枚の第２基板を前記複数の第２基板グループに分ける。前記グループ数情報は、前記第１基板グループの数、および、前記第２基板グループの数を示す。

【0024】

ある実施形態では、前記第１不良品チップの数が第１所定数以下である前記第１基板の数をＡ枚とし、前記第２不良品チップの数が前記第１所定数以下である前記第２基板の数をＢ枚とし、ＡおよびＢのうちの少ない方の数をＣとすると、前記グループ分け工程において、前記第１不良品チップの数が前記第１所定数以下である前記第１基板のうちの、Ｃ枚の前記第１基板を、１つ目の前記第１基板グループにし、前記第２不良品チップの数が前記第１所定数以下である前記第２基板のうちの、Ｃ枚の前記第２基板を、１つ目の前記第２基板グループにする。

【0025】

ある実施形態では、前記グループ分け工程において、基板数情報に基づいて、前記１つ目の前記第１基板グループ以外の前記第１基板を、前記２つ目以降の前記複数の第１基板グループに分け、前記基板数情報に基づいて、前記１つ目の前記第２基板グループ以外の前記第２基板を、前記２つ目以降の前記複数の第２基板グループに分ける。前記基板数情報は、２つ目以降の前記第１基板グループに含まれる前記第１基板の数、および、２つ目以降の前記第２基板グループに含まれる前記第２基板の数を示す。

【0026】

ある実施形態では、前記１つ目の前記第１基板グループ以外の前記第１基板で、かつ、前記第１不良品チップの数が前記第１所定数よりも大きい第２所定数以下である前記第１基板の数をＤ枚とし、前記１つ目の前記第２基板グループ以外の前記第２基板で、かつ、前記第２不良品チップの数が前記第２所定数以下である前記第２基板の数をＥ枚とし、ＤおよびＥのうちの少ない方の数をＦとすると、前記グループ分け工程において、前記１つ目の前記第１基板グループ以外の前記第１基板で、かつ、前記第１不良品チップの数が前記第２所定数以下である前記第１基板のうちの、Ｆ枚の前記第１基板を、２つ目の前記第１基板グループにする。前記グループ分け工程において、前記１つ目の前記第２基板グループ以外の前記第２基板で、かつ、前記第２不良品チップの数が前記第２所定数以下である前記第２基板のうちの、Ｆ枚の前記第２基板を、２つ目の前記第２基板グループにする。

【0027】

本発明の第４局面によれば、基板貼り合わせ方法は、上記の演算方法にしたがって計算された前記第１基板と前記第２基板との組み合わせを取得する工程と、取得した前記第１基板と前記第２基板との組み合わせにしたがって、前記第１基板と前記第２基板とを貼り合わせる貼り合わせ工程とを含む。

【発明の効果】

【0028】

本発明によれば、演算負荷が大きくなるのを抑制しながら、積層半導体チップの歩留まりを向上させることが可能な演算装置、基板貼り合わせシステム、演算方法、および、基板貼り合わせ方法を提供できる。

【図面の簡単な説明】

【0029】

【図1】第１実施形態の基板貼り合わせシステムの概略構成を示す平面図である。

【図2】第１基板の構造を概略的に示す図である。

【図3】第２基板の構造を概略的に示す平面図である。

【図4】第１実施形態の演算装置のブロック図である。

【図5】第１実施形態の演算装置による第１基板および第２基板の組み合わせの計算を説明するための図である。

【図6】第１実施形態の接合ユニットの構造を概略的に示す斜視図である。

【図7】第１実施形態の貼り合わせ装置のブロック図である。

【図8】第１実施形態の演算装置による、第１基板と第２基板との組み合わせを計算する演算処理を示すフローチャートである。

【図9】第１実施形態の貼り合わせ装置による、第１基板と第２基板との貼り合わせ方法を示すフローチャートである。

【図10】第２実施形態の演算装置による第１基板および第２基板の組み合わせの計算を説明するための図である。

【図11】第３実施形態の演算装置による第１基板および第２基板の組み合わせの計算を説明するための図である。

【発明を実施するための形態】

【0030】

以下、図面を参照して、本発明による演算装置の実施形態を説明する。なお、図中、同一または相当部分については同一の参照符号を付して説明を繰り返さない。本願明細書では、発明の理解を容易にするため、互いに直交するＸ軸、Ｙ軸およびＺ軸を記載することがある。本実施形態では、Ｘ軸およびＹ軸は水平方向に平行であり、Ｚ軸は鉛直方向に平行である。

【0031】

（第１実施形態）
図１～図９を参照して、本発明の第１実施形態による演算装置１０００を備える基板貼り合わせシステム２０００について説明する。図１は、第１実施形態の基板貼り合わせシステム２０００の概略構成を示す平面図である。

【0032】

図１に示すように、基板貼り合わせシステム２０００は、貼り合わせ装置１と、演算装置１０００とを備える。

【0033】

貼り合わせ装置１は、第１基板Ｗ１と第２基板Ｗ２とを積層して貼り合わせる。本実施形態では、貼り合わせ装置１は、第１基板Ｗ１および第２基板Ｗ２に対して、例えば、活性化処理、洗浄処理、および、貼り合わせ処理を行う。

【0034】

第１基板Ｗ１および第２基板Ｗ２は、例えば、半導体基板を含む。第１基板Ｗ１および第２基板Ｗ２は、例えば、半導体ウエハを含む。第１基板Ｗ１および第２基板Ｗ２は、例えば、略円板状である。

【0035】

第１基板Ｗ１は、複数（例えば、数１０個～数１００個）の第１半導体チップＣ１（図２参照）を有する。各第１半導体チップＣ１は、例えば、ＣＰＵおよび／またはＤＲＡＭなどの集積回路を構成する。各第１半導体チップＣ１は、例えば、トランジスタ等の半導体素子が複数形成された半導体素子層（図示せず）と、複数の電極（図示せず）とを有する。電極は、銅、金またはアルミニウム等の金属材料によって形成されている。本実施形態では、電極は、例えば、銅によって形成されている。

【0036】

第２基板Ｗ２は、複数（例えば、数１０個～数１００個）の第２半導体チップＣ２（図３参照）を有する。各第２半導体チップＣ２は、例えば、ＣＰＵおよび／またはＤＲＡＭなどの集積回路を構成する。各第２半導体チップＣ２は、例えば、トランジスタ等の半導体素子が複数形成された半導体素子層（図示せず）と、複数の電極（図示せず）とを有する。電極は、銅、金またはアルミニウム等の金属材料によって形成されている。本実施形態では、電極は、例えば、銅によって形成されている。

【0037】

第１基板Ｗ１の電極と第２基板Ｗ２の電極とは、接合され、電気的に接続される。具体的には、第１基板Ｗ１の電極の数と、第２基板Ｗ２の電極の数とは、同じである。第２基板Ｗ２の電極は、第１基板Ｗ１の電極に対応する位置に配置される。つまり、第２基板Ｗ２の電極は、第１基板Ｗ１を上下反転させた場合に、第１基板Ｗ１の電極と重なる位置に配置される。

【0038】

第１基板Ｗ１の電極および第２基板Ｗ２の電極は、例えば、バンプおよび／または電極パッドとして形成されている。接合の容易性の観点から、第１基板Ｗ１の電極および第２基板Ｗ２の電極の少なくとも一方は、バンプとして形成されていることが好ましい。本実施形態では、第１基板Ｗ１の電極および第２基板Ｗ２の電極の両方が、バンプとして形成されている。

【0039】

図２は、第１基板Ｗ１の構造を概略的に示す図である。図３は、第２基板Ｗ２の構造を概略的に示す平面図である。なお、図２では、第１基板Ｗ１を、裏面（第２基板Ｗ２に貼り付ける面とは反対側の面）側から示している。また、図２および図３では、不良品チップにハッチングを施している。

【0040】

図２に示すように、第１基板Ｗ１の複数の第１半導体チップＣ１は、第１良品チップＣ１ａと、第１不良品チップＣ１ｂとを有する。図３に示すように、第２基板Ｗ２の複数の第２半導体チップＣ２は、第２良品チップＣ２ａと、第２不良品チップＣ２ｂとを有する。第１基板Ｗ１と第２基板Ｗ２とが貼り合わせられることにより、第１半導体チップＣ１と第２半導体チップＣ２とによって積層半導体チップが形成される。このとき、第１良品チップＣ１ａと第２良品チップＣ２ａとからなる積層半導体チップは、良品になる。その一方、第１良品チップＣ１ａと第２不良品チップＣ２ｂとからなる積層半導体チップは、不良品になる。また、第１不良品チップＣ１ｂと第２良品チップＣ２ａとからなる積層半導体チップは、不良品になる。また、第１不良品チップＣ１ｂと第２不良品チップＣ２ｂとからなる積層半導体チップは、不良品になる。以下、積層半導体チップの良品を、積層良品チップと記載することがある。また、積層半導体チップの不良品を、積層不良品チップと記載することがある。

【0041】

図１に示すように、貼り合わせ装置１は、搬送路ＣＰと、第１ロードポートＬＰ１と、第２ロードポートＬＰ２と、第３ロードポートＬＰ３と、活性化ユニットＡＵと、洗浄ユニットＣＵと、接合ユニットＪＵと、センターロボットＣＲと、制御装置９０とを備える。

【0042】

搬送路ＣＰは、第１基板Ｗ１および第２基板Ｗ２が搬送される。搬送路ＣＰは、例えば、直線形状を有する。センターロボットＣＲと、第１ロードポートＬＰ１と、第２ロードポートＬＰ２と、第３ロードポートＬＰ３と、活性化ユニットＡＵと、洗浄ユニットＣＵと、接合ユニットＪＵとは、搬送路ＣＰに面するように配置される。

【0043】

センターロボットＣＲは、第１基板Ｗ１および第２基板Ｗ２を保持して搬送する。センターロボットＣＲは、搬送路ＣＰ内を移動する。センターロボットＣＲは、第１ロードポートＬＰ１と、第２ロードポートＬＰ２と、第３ロードポートＬＰ３と、活性化ユニットＡＵと、洗浄ユニットＣＵと、接合ユニットＪＵとの間で、第１基板Ｗ１および第２基板Ｗ２を搬送する。

【0044】

第１ロードポートＬＰ１は、複数（例えば、２５枚）の第１基板Ｗ１を収容する。具体的には、複数の第１基板Ｗ１は、例えば、上下方向に互いに離隔した状態で図示しないフープ（キャリッジともいう）に収容される。第１基板Ｗ１を収容するフープは、第１ロードポートＬＰ１に配置される。

【0045】

第２ロードポートＬＰ２は、複数（例えば、２５枚）の第２基板Ｗ２を収容する。具体的には、複数の第２基板Ｗ２は、例えば、上下方向に互いに離隔した状態で図示しないフープに収容される。第２基板Ｗ２を収容するフープは、第２ロードポートＬＰ２に配置される。

【0046】

第３ロードポートＬＰ３は、複数（例えば、２５枚）の積層基板ＬＷを収容する。具体的には、複数の積層基板ＬＷは、例えば、上下方向に互いに離隔した状態で図示しないフープに収容される。積層基板ＬＷを収容するフープは、第３ロードポートＬＰ３に配置される。

【0047】

積層基板ＬＷは、第１基板Ｗ１と第２基板Ｗ２とが積層されて貼り合わされた基板である。本実施形態では、積層基板ＬＷは、第１基板Ｗ１と第２基板Ｗ２とが積層されて接合されることによって、構成されている。

【0048】

活性化ユニットＡＵは、第１基板Ｗ１および第２基板Ｗ２の表面を活性化させる。活性化ユニットＡＵは、第１基板Ｗ１および第２基板Ｗ２の少なくとも電極の表面を活性化させる。具体的には、活性化ユニットＡＵは、第１基板Ｗ１および第２基板Ｗ２に対してプラズマ処理を行う。プラズマ処理に用いるガスの種類は、特に限定されるものではないが、例えば、酸素または窒素である。

【0049】

活性化ユニットＡＵは、例えば、高周波電源と、高周波電圧が印加される一対の電極とを有する。一対の電極間に高周波電圧を印加することによって、処理ガスがプラズマ化される。例えば、処理ガスとして酸素ガスを用いる場合、酸素ガスはプラズマ化して酸素イオンになる。酸素イオンが第１基板Ｗ１または第２基板Ｗ２の表面に照射されると、電極の表面にダングリングボンド（未結合手）が生じる。つまり、電極の表面が活性化される。

【0050】

洗浄ユニットＣＵは、第１基板Ｗ１および第２基板Ｗ２を洗浄する。洗浄ユニットＣＵは、第１基板Ｗ１および第２基板Ｗ２に洗浄液を供給する。具体的には、洗浄ユニットＣＵは、洗浄液を吐出する洗浄ノズル（図示せず）を有する。洗浄液は、例えば、脱イオン水（Ｄｅｉｏｎｉｚｅｄ Ｗａｔｅｒ：ＤＩＷ）、炭酸水、電解イオン水、オゾン水、アンモニア水、希釈濃度（例えば、１０ｐｐｍ～１００ｐｐｍ程度）の塩酸水、または、還元水（水素水）が挙げられる。本実施形態では、洗浄液は、ＤＩＷ等の純水である。

【0051】

洗浄ユニットＣＵにより第１基板Ｗ１および第２基板Ｗ２を洗浄することによって、第１基板Ｗ１および第２基板Ｗ２の電極が洗浄される。このとき、電極の表面に水酸基が形成される。

【0052】

制御装置９０は、貼り合わせ装置１の各種動作を制御する。制御装置９０により、貼り合わせ装置１は、第１基板Ｗ１と第２基板Ｗ２とを貼り合わせる。

【0053】

制御装置９０は、制御部９１および記憶部９３を含む。制御部９１は、プロセッサを有する。制御部９１は、例えば、中央処理演算機（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＣＰＵ）および／またはグラフィックスプロセッシングユニット（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＧＰＵ）を有する。または、制御部９１は、フィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ：ＦＰＧＡ）等の汎用演算機を有していてもよい。

【0054】

記憶部９３は、データおよびコンピュータプログラムを記憶する。データは、例えば、貼り合わせのための処理内容および処理手順を規定する。また、記憶部９３は、演算装置１０００から送信された情報を記憶する。具体的には、記憶部９３は、演算装置１０００が計算した第１基板Ｗ１と第２基板Ｗ２との組み合わせを示す組み合わせ情報を記憶する。

【0055】

記憶部９３は、主記憶装置と、補助記憶装置とを含む。主記憶装置は、例えば、半導体メモリである。補助記憶装置は、例えば、半導体メモリおよび／またはハードディスクドライブである。記憶部９３はリムーバブルメディアを含んでいてもよい。制御部９１は、記憶部９３の記憶しているコンピュータプログラムを実行して、貼り合わせ動作を実行する。

【0056】

演算装置１０００は、複数の第１基板Ｗ１と複数の第２基板Ｗ２とを貼り合わせる際の、第１基板Ｗ１と第２基板Ｗ２との組み合わせを算出する装置である。このように、本実施形態の基板貼り合わせシステム２０００は、第１基板Ｗ１と第２基板Ｗ２との組み合わせを算出する演算装置１０００を備える。

【0057】

演算装置１０００は、制御部１００１および記憶部１００３を含む。制御部１００１は、プロセッサを有する。制御部１００１は、例えば、中央処理演算機（ＣＰＵ）を有する。または、制御部１００１は、汎用演算機を有していてもよい。

【0058】

記憶部１００３は、データおよびコンピュータプログラムを記憶する。データは、例えば、後述する第１チップ情報および第２チップ情報を含む。

【0059】

記憶部１００３は、主記憶装置と、補助記憶装置とを含む。主記憶装置は、例えば、半導体メモリである。補助記憶装置は、例えば、半導体メモリおよび／またはハードディスクドライブである。記憶部１００３はリムーバブルメディアを含んでいてもよい。制御部１００１は、記憶部１００３の記憶しているコンピュータプログラムを実行して、演算を実行する。

【0060】

本実施形態では、演算装置１０００は、第１基板Ｗ１の第１不良品チップＣ１ｂの数を示す第１チップ情報と、第２基板Ｗ２の第２不良品チップＣ２ｂの数を示す第２チップ情報とを、検査装置３０００から取得し、記憶部１００３に記憶する。

【0061】

なお、第１基板Ｗ１の第１不良品チップＣ１ｂの数を示すことは、第１基板Ｗ１の第１良品チップＣ１ａの数を示すことと実質的に同じである。同様に、第２基板Ｗ２の第２不良品チップＣ２ｂの数を示すことは、第２基板Ｗ２の第２良品チップＣ２ａの数を示すことと実質的に同じである。

【0062】

また、第１チップ情報は、各第１基板Ｗ１の識別番号と、各第１基板Ｗ１の第１不良品チップＣ１ｂの数を示す情報とを含む。同様に、第２チップ情報は、各第２基板Ｗ２の識別番号と、各第２基板Ｗ２の第２不良品チップＣ２ｂの数を示す情報とを含む。

【0063】

検査装置３０００は、第１基板Ｗ１の各第１半導体チップＣ１の電気的な特性を測定する。検査装置３０００は、測定結果に基づいて、各第１半導体チップＣ１が良品チップであるか不良品チップであるかを判定する。電気的な特性は、例えば、電流値、電圧値、および、動作クロック周波数を含む。検査装置３０００は、各第１半導体チップＣ１の電極に接触するプローブを有し、プローブを用いて電気的な特性を測定する。そして、検査装置３０００は、測定結果に基づいて、第１チップ情報を生成する。検査装置３０００は、生成した第１チップ情報を記憶装置（図示せず）に記憶する。

【0064】

なお、検査装置３０００は、第１基板Ｗ１の各第１半導体チップＣ１の物理的な特性を測定してもよい。物理的な特性は、例えば、電極の幅、電極の厚み、配線の幅、配線の厚みを含んでもよい。検査装置３０００は、各第１半導体チップＣ１を撮像するカメラ等の撮像部を有し、撮像部を用いて物理的な特性を測定してもよい。

【0065】

また、検査装置３０００は、第２基板Ｗ２の各第２半導体チップＣ２の電気的な特性を測定する。検査装置３０００は、測定結果に基づいて、各第２半導体チップＣ２が良品チップであるか不良品チップであるかを判定する。電気的な特性は、例えば、電流値、電圧値、および、動作クロック周波数を含む。検査装置３０００は、各第２半導体チップＣ２の電極に接触するプローブを有し、プローブを用いて電気的な特性を測定する。そして、検査装置３０００は、測定結果に基づいて、第２チップ情報を生成する。検査装置３０００は、生成した第２チップ情報を記憶装置（図示せず）に記憶する。

【0066】

なお、検査装置３０００は、第２基板Ｗ２の各第２半導体チップＣ２の物理的な特性を測定してもよい。物理的な特性は、例えば、電極の幅、電極の厚み、配線の幅、配線の厚みを含んでもよい。検査装置３０００は、各第２半導体チップＣ２を撮像するカメラ等の撮像部を有し、撮像部を用いて物理的な特性を測定してもよい。

【0067】

演算装置１０００が検査装置３０００から第１チップ情報および第２チップ情報を取得する方法は、特に限定されない。例えば、演算装置１０００は、検査装置３０００との間で無線通信または有線通信することによって、第１チップ情報および第２チップ情報を取得してもよい。また、例えば、検査装置３０００から記録媒体を介して演算装置１０００に、第１チップ情報および第２チップ情報を移行してもよい。記録媒体は、特に限定されるものではないが、例えば、磁気ディスク、光ディスク、ＵＳＢメモリ（ＵＳＢフラッシュドライブともいう）を用いてもよい。

【0068】

次に、図４および図５を参照して、演算装置１０００についてさらに説明する。図４は、第１実施形態の演算装置１０００のブロック図である。図５は、第１実施形態の演算装置１０００による第１基板Ｗ１および第２基板Ｗ２の組み合わせの計算を説明するための図であり、各第１基板Ｗ１に含まれる第１不良品チップＣ１ｂの数、および、各第２基板Ｗ２に含まれる第２不良品チップＣ２ｂの数を示す図である。

【0069】

図４に示すように、演算装置１０００の制御部１００１は、取得部１００１ａと、演算部１００１ｂとを有する。

【0070】

取得部１００１ａは、第１チップ情報と、第２チップ情報とを取得する。取得部１００１ａは、第１チップ情報と、第２チップ情報とを記憶部１００３から取得する。

【0071】

図５に示すように、演算部１００１ｂは、複数枚の第１基板Ｗ１の第１チップ情報に基づいて、複数枚の第１基板Ｗ１を複数の第１基板グループＧＲ１に分ける。また、演算部１００１ｂは、複数枚の第２基板Ｗ２の第２チップ情報に基づいて、複数枚の第２基板Ｗ２を複数の第２基板グループＧＲ２に分ける。

【0072】

具体的には、第１基板グループＧＲ１の数は、第２基板グループＧＲ２の数と同じである。本実施形態では、第１基板グループＧＲ１の数、および、第２基板グループＧＲ２の数は、共に５つである。

【0073】

詳細には、演算部１００１ｂは、複数枚の第１基板Ｗ１を第１不良品チップＣ１ｂの少ない順に並べる。また、演算部１００１ｂは、複数枚の第２基板Ｗ２を第２不良品チップＣ２ｂの少ない順に並べる。なお、第１不良品チップＣ１ｂの数が同じ第１基板Ｗ１が複数存在する場合、第１不良品チップＣ１ｂの数が同じ第１基板Ｗ１については、任意の順に並べる。同様に、第２不良品チップＣ２ｂの数が同じ第２基板Ｗ２が複数存在する場合、第２不良品チップＣ２ｂの数が同じ第２基板Ｗ２については、任意の順に並べる。

【0074】

そして、演算部１００１ｂは、複数枚の第１基板Ｗ１を第１不良品チップＣ１ｂの少ない方から順に、複数の第１基板グループＧＲ１に分ける。本実施形態では、第１基板グループＧＲ１の数は、予め決められている。本実施形態では、第１基板グループＧＲ１の数は、５つである。第１基板グループＧＲ１の数を示すグループ数情報は、記憶部１００３に記憶されており、取得部１００１ａは、グループ数情報を記憶部１００３から取得する。演算部１００１ｂは、グループ数情報に基づいて、複数枚の第１基板Ｗ１を複数（ここでは、５つ）の第１基板グループＧＲ１に分ける。つまり、本実施形態では、演算部１００１ｂは、グループ数情報と、複数の第１チップ情報とに基づいて、複数枚の第１基板Ｗ１を複数の第１基板グループＧＲ１１～ＧＲ１５に分ける。

【0075】

また、演算部１００１ｂは、複数枚の第２基板Ｗ２を第２不良品チップＣ２ｂの少ない方から順に、複数の第２基板グループＧＲ２に分ける。本実施形態では、第２基板グループＧＲ２の数は、予め決められている。本実施形態では、第２基板グループＧＲ２の数は、５つである。グループ数情報は、第２基板グループＧＲ２の数を示す。つまり、グループ数情報は、第１基板グループＧＲ１の数と、第２基板グループＧＲ２とを示す。演算部１００１ｂは、グループ数情報に基づいて、複数枚の第２基板Ｗ２を複数（ここでは、５つ）の第２基板グループＧＲ２に分ける。つまり、本実施形態では、演算部１００１ｂは、グループ数情報と、複数の第２チップ情報とに基づいて、複数枚の第２基板Ｗ２を複数の第２基板グループＧＲ２１～ＧＲ２５に分ける。

【0076】

また、各第１基板グループＧＲ１に含まれる第１基板Ｗ１の数は、予め決められている。本実施形態では、各第１基板グループＧＲ１に含まれる第１基板Ｗ１の数は、５つである。各第１基板グループＧＲ１に含まれる第１基板Ｗ１の数を示す基板数情報は、記憶部１００３に記憶されており、取得部１００１ａは、基板数情報を記憶部１００３から取得する。演算部１００１ｂは、基板数情報に基づいて、複数枚の第１基板Ｗ１を複数の第１基板グループＧＲ１に分ける。つまり、本実施形態では、演算部１００１ｂは、基板数情報と、複数の第１チップ情報とに基づいて、複数枚の第１基板Ｗ１を複数の第１基板グループＧＲ１に分ける。

【0077】

また、各第２基板グループＧＲ２に含まれる第２基板Ｗ２の数は、予め決められている。本実施形態では、各第２基板グループＧＲ２に含まれる第２基板Ｗ２の数は、５つである。基板数情報は、各第２基板グループＧＲ２に含まれる第２基板Ｗ２の数を示す。つまり、基板数情報は、各第１基板グループＧＲ１に含まれる第１基板Ｗ１の数と、各第２基板グループＧＲ２に含まれる第２基板Ｗ２の数とを示す。演算部１００１ｂは、基板数情報に基づいて、複数枚の第２基板Ｗ２を複数の第２基板グループＧＲ２に分ける。つまり、本実施形態では、演算部１００１ｂは、基板数情報と、複数の第２チップ情報とに基づいて、複数枚の第２基板Ｗ２を複数の第２基板グループＧＲ２に分ける。

【0078】

演算部１００１ｂは、対応する第１基板グループＧＲ１および第２基板グループＧＲ２同士で、第１基板Ｗ１と第２基板Ｗ２とを組み合わせる。具体的には、第１基板グループＧＲ１１、ＧＲ１２、ＧＲ１３、ＧＲ１４およびＧＲ１５は、それぞれ、第２基板グループＧＲ２１、ＧＲ２２、ＧＲ２３、ＧＲ２４およびＧＲ２５に対応している。演算部１００１ｂは、例えば、第１基板グループＧＲ１１の５枚の第１基板Ｗ１と、第２基板グループＧＲ２１の５枚の第２基板Ｗ２とを組み合わせる。このとき、第１基板Ｗ１と第２基板Ｗ２との組が５組形成される。演算部１００１ｂは、残りの第１基板グループＧＲ１２、ＧＲ１３、ＧＲ１４およびＧＲ１５と、残りの第２基板グループＧＲ２２、ＧＲ２３、ＧＲ２４およびＧＲ２５とについても、同様にして、第１基板Ｗ１と第２基板Ｗ２とを組み合わせる。これにより、第１基板Ｗ１と第２基板Ｗ２との組が２５組形成される。

【0079】

なお、例えば、対応する第１基板グループＧＲ１１および第２基板グループＧＲ２１内における、第１基板Ｗ１と第２基板Ｗ２との組み合わせ方法は、特に限定されない。例えば、図５に示したように、不良品チップ（第１不良品チップＣ１ｂ、第２不良品チップＣ２ｂ）の少ない方から順に、第１基板Ｗ１と第２基板Ｗ２とを組み合わせてもよい。また、例えば、フープ内における高さの近い基板同士を組み合わせてもよい。

【0080】

第１実施形態では、上記のように、演算部１００１ｂは、複数枚の第１基板Ｗ１の第１チップ情報に基づいて、複数枚の第１基板Ｗ１を複数の第１基板グループＧＲ１に分け、複数枚の第２基板Ｗ２の第２チップ情報に基づいて、複数枚の第２基板Ｗ２を複数の第２基板グループＧＲ２に分ける。そして、演算部１００１ｂは、対応する第１基板グループＧＲ１および第２基板グループＧＲ２同士で、第１基板Ｗ１と第２基板Ｗ２とを組み合わせる。

【0081】

従って、第１不良品チップＣ１ｂの数の比較的多い第１基板Ｗ１と、第２不良品チップＣ２ｂの数の比較的少ない第２基板Ｗ２とが貼り合わせられることを抑制できる。同様に、第１不良品チップＣ１ｂの数の比較的少ない第１基板Ｗ１と、第２不良品チップＣ２ｂの数の比較的多い第２基板Ｗ２とが貼り合わせられることを抑制できる。よって、積層半導体チップの不良品が製造されることを抑制できる。その結果、積層半導体チップの歩留まりを向上させることができる。

【0082】

また、上記のように、演算部１００１ｂは、対応する第１基板グループＧＲ１および第２基板グループＧＲ２同士で、第１基板Ｗ１と第２基板Ｗ２との組み合わせを計算する。従って、対応する第１基板グループＧＲ１および第２基板グループＧＲ２同士で、第１基板Ｗ１と第２基板Ｗ２とを組み合わせることができる。なお、後述するように、積層良品チップの数が最も多くなるように、第１基板Ｗ１と第２基板Ｗ２との組み合わせを計算する場合であっても、対応する第１基板グループＧＲ１および第２基板グループＧＲ２同士で、第１基板Ｗ１と第２基板Ｗ２との組み合わせを計算するので、例えば上記特許文献１と比べて、演算負荷が大きくなることを抑制できる。

【0083】

以上のように、本実施形態では、演算負荷が大きくなるのを抑制しながら、積層半導体チップの歩留まりを向上させることができる。

【0084】

また、上記のように、演算部１００１ｂは、基板数情報と、複数の第１チップ情報とに基づいて、複数枚の第１基板Ｗ１を複数の第１基板グループＧＲ１に分ける。また、演算部１００１ｂは、基板数情報と、複数の第２チップ情報とに基づいて、複数枚の第２基板Ｗ２を複数の第２基板グループＧＲ２に分ける。従って、各第１基板グループＧＲ１に含まれる第１基板Ｗ１の数、および、各第２基板グループＧＲ２に含まれる第２基板Ｗ２の数が多くなることを抑制できる。よって、例えば、後述するように、積層良品チップの数が最も多くなるように、第１基板Ｗ１と第２基板Ｗ２との組み合わせを計算する場合であっても、演算負荷が大きくなることを容易に抑制できる。

【0085】

また、上記のように、演算部１００１ｂは、グループ数情報と、複数の第１チップ情報とに基づいて、複数枚の第１基板Ｗ１を複数の第１基板グループＧＲ１に分ける。また、演算部１００１ｂは、グループ数情報と、複数の第２チップ情報とに基づいて、複数枚の第２基板Ｗ２を複数の第２基板グループＧＲ２に分ける。従って、第１基板グループＧＲ１の数が少なくなりすぎたり、多くなりすぎたりすることを抑制できる。また、第２基板グループＧＲ２の数が少なくなりすぎたり、多くなりすぎたりすることを抑制できる。

【0086】

次に、図６を参照して、第１実施形態の接合ユニットＪＵについて説明する。図６は、第１実施形態の接合ユニットＪＵの構造を概略的に示す斜視図である。図６に示すように、接合ユニットＪＵは、第１部材１０と、第１部材１０に対向して配置される第２部材２０と、基台２と、第１移動機構１００と、第２移動機構２００とを備える。

【0087】

基台２は、第１部材１０、第２部材２０、第１移動機構１００および第２移動機構２００等を支持する。基台２は、第１移動機構１００および第２移動機構２００等の重さおよび熱によって変形しにくい材料によって形成される。基台２は、例えば、石材によって形成される。これにより、基台２の真直度および平面度を高めることが可能である。なお、基台２の下方には、除振台（図示せず）が配置されている。これにより、床面からの振動が第１部材１０、第２部材２０、第１移動機構１００および第２移動機構２００等に伝達されることを抑制できる。除振台は、特に限定されるものではないが、例えば、アクティブ除振台であってもよい。アクティブ除振台は、例えば、振動を検出するセンサ、および、振動の伝達を抑えるアクチュエータを備える。

【0088】

第１部材１０と第２部材２０とは、互いに対向するように配置される。なお、第１部材１０と第２部材２０とは、常時、対向しなくてもよい。本実施形態では、第１部材１０と第２部材２０とは、後述するように第１基板Ｗ１と第２基板Ｗ２とを貼り合わせる際に、対向して配置される。

【0089】

第１部材１０と第２部材２０とは、所定距離をおいて離隔する。第１部材１０と第２部材２０とが離隔する方向は、特に限定されるものではないが、例えば、上下方向（Ｚ方向）である。本実施形態では、第１部材１０は、第２部材２０の上方に配置される。

【0090】

第１部材１０および第２部材２０は、第１部材１０と第２部材２０とが対向する方向（Ｚ方向）に対して交差する方向（Ｘ方向およびＹ方向）に、相対的に移動可能に構成されている。具体的には、第２部材２０は、第１部材１０に対して移動可能に構成されている。本実施形態では、第２部材２０は、第２移動機構２００によって第１部材１０に対して移動される。なお、貼り合わせ装置１は、第１部材１０を上記交差する方向（Ｘ方向およびＹ方向）に移動させる移動部（図示せず）をさらに備えてもよい。そして、第１部材１０は、図示しない移動部によって第２部材２０に対して上記交差する方向（Ｘ方向およびＹ方向）に移動可能であってもよい。

【0091】

貼り合わせ装置１は、第１基板Ｗ１と第２基板Ｗ２とを位置合わせする。貼り合わせ装置１は、第１基板Ｗ１および第２基板Ｗ２の離隔方向に対して交差する方向（ここでは、水平方向）に、第１基板Ｗ１と第２基板Ｗ２とを位置合わせする。

【0092】

本実施形態では、第１部材１０は、第１基板Ｗ１を保持する。本実施形態では、第１部材１０は、後述するように、第１基板Ｗ１を上下反転させたり、第１基板Ｗ１を上下に移動させたりする。

【0093】

第１部材１０は、第１ステージ１１と、第１ステージ１１に固定される第１保持部１２とを有する。第１ステージ１１は、第１保持部１２が取り付けられる一方面１１ａを有する。第１ステージ１１は、例えば、直方体形状を有する。第１ステージ１１は、例えば、線膨張係数の小さいセラミックまたは金属等によって形成される。

【0094】

第１保持部１２は、第１基板Ｗ１を保持する。第１保持部１２による保持方法は、特に限定されるものではないが、例えば、バキューム式である。つまり、第１保持部１２は、第１基板Ｗ１の裏面（第２基板Ｗ２に貼り合わせる面とは反対側の面）を吸着する。なお、第１保持部１２による保持方法は、第１基板Ｗ１の端部を挟持する挟持式であってもよい。ただし、第１基板Ｗ１と第２基板Ｗ２とを貼り合わせる際に、第１保持部１２が第２部材２０および／または第２基板Ｗ２に接触することを避けるために、第１保持部１２による保持方法は、バキューム式であることが好ましい。第１保持部１２は、例えば、円柱形状または円板形状を有する。第１保持部１２は、例えば、線膨張係数の小さいセラミックまたは金属等によって形成される。

【0095】

本実施形態では、第２部材２０は、第２基板Ｗ２を保持する。本実施形態では、第２部材２０は、後述するように、第２基板Ｗ２を基台２の上面に沿って水平方向に移動させる。また、第２部材２０は、後述するように、第２基板Ｗ２を周方向に回転させる。

【0096】

第２部材２０は、第２ステージ２１と、第２ステージ２１に固定される第２保持部２２とを有する。第２ステージ２１は、第２保持部２２を保持する。第２ステージ２１は、例えば、直方体形状を有する。第２ステージ２１は、例えば、線膨張係数の小さいセラミックまたは金属等によって形成される。

【0097】

第２保持部２２は、第２基板Ｗ２を保持する。第２保持部２２による保持方法は、特に限定されるものではないが、例えば、バキューム式である。つまり、第２保持部２２は、第２基板Ｗ２の裏面（第１基板Ｗ１に貼り合わせる面とは反対側の面）を吸着する。なお、第２保持部２２による保持方法は、第２基板Ｗ２の端部を挟持する挟持式であってもよい。ただし、第２基板Ｗ２と第２基板Ｗ２とを貼り合わせる際に、第２保持部２２が第１部材１０および／または第１基板Ｗ１に接触することを避けるために、第２保持部２２による保持方法は、バキューム式であることが好ましい。第２保持部２２は、例えば、円柱形状または円板形状を有する。第２保持部２２は、例えば、線膨張係数の小さいセラミックまたは金属等によって形成される。

【0098】

また、第２保持部２２は、周方向に回転可能に構成されている。具体的には、第２保持部２２は、第２保持部２２の中心回りに回転可能に構成されている。言い換えると、第２保持部２２は、第２基板Ｗ２を周方向に回転させる。また、第２保持部２２は、第２基板Ｗ２を水平面内で回転させる。

【0099】

第１移動機構１００は、第１部材１０を移動させる。本実施形態では、第１移動機構１００は、第１部材１０を上下反転させたり、第１部材１０を上下に移動させたりする。これにより、第１基板Ｗ１が上下反転されたり、上下に移動されたりする。

【0100】

具体的には、第１移動機構１００は、反転部１１０と、昇降部１２０と、第１ガントリー１３０とを有する。図６では、第１ガントリー１３０を２点鎖線で描いている。

【0101】

反転部１１０は、第１部材１０を上下反転させる。反転部１１０は、第１部材１０に固定される回転軸部１１１と、回転軸部１１１を回転させる第１回転部（図示せず）とを有する。回転軸部１１１は、第１部材１０を貫通する１つの軸部によって構成されていてもよいし、第１部材１０を挟んで配置される一対の軸部によって構成されていてもよい。第１回転部は、例えば、ステッピングモータを有する。第１回転部が回転軸部１１１を１８０°回転させることによって、第１部材１０が上下反転する。

【0102】

なお、本実施形態では、接合ユニットＪＵは、角度検出部（図示せず）を備える。角度検出部は、第２部材２０に対する第１部材１０の角度を検出する。角度検出部は、例えば、３つ以上の測距センサを含む。測距センサは、例えば、第１部材１０の一方面１１ａに取り付けられており、第２部材２０までの距離を測定する。測距センサの検出結果に基づいて回転軸部１１１を回転させることによって、第１部材１０を第２部材２０に対して平行に配置できる。これにより、第１基板Ｗ１を第２基板Ｗ２に対して平行に配置できる。角度検出部は、第２部材２０に対する第１部材１０の角度を検出できれば、測距センサ以外のセンサまたは装置を含んでもよい。

【0103】

昇降部１２０は、第１部材１０を上下に移動させる。昇降部１２０は、一対の支持部材１２１と、一対の昇降機構１２２とを有する。支持部材１２１は、反転部１１０を支持する。支持部材１２１は、反転部１１０の回転軸部１１１を回転可能に支持する。

【0104】

昇降機構１２２は、複数の可動子１２２ａと、複数のレール（図示せず）とを有する。可動子１２２ａは、支持部材１２１に固定される。１つの支持部材１２１に対して２つの可動子１２２ａが固定される。可動子１２２ａは、レールに沿って移動する。可動子１２２ａは、例えば、コイルを有する。また、可動子１２２ａは、レール（図示せず）に沿って移動した距離を検出するエンコーダを有する。なお、全ての可動子１２２ａがコイルおよびエンコーダを有していなくてもよく、１つ以上の可動子１２２ａがコイルおよびエンコーダを有していてもよい。

【0105】

レール（図示せず）は、鉛直方向に延びるように、第１ガントリー１３０に固定されている。レールは、複数の磁石を有する。複数の磁石は、Ｎ極とＳ極とが鉛直方向に沿って交互に並ぶように配置されている。可動子１２２ａのコイルに電流を通電することによって、可動子１２２ａがレールに沿って移動する。可動子１２２ａがレールに沿って上下に移動することによって、第１部材１０が上下に移動する。

【0106】

第２移動機構２００は、第２部材２０を移動させる。本実施形態では、第２移動機構２００は、第２部材２０を基台２の上面に沿って水平方向に移動させる。また、本実施形態では、第２移動機構２００は、第２部材２０の第２保持部２２を周方向に回転させる。言い換えると、第２移動機構２００は、第２部材２０の第２保持部２２を水平面内で回転させる。

【0107】

具体的には、第２移動機構２００は、平行移動部２１０と、第２回転部（図示せず）とを有する。平行移動部２１０は、第２部材２０を基台２の上面に沿って平行移動させる。平行移動部２１０は、第２部材２０をＸ方向に移動させる移動部２１１と、第２部材２０をＹ方向に移動させる移動部２１２と、移動部２１１および移動部２１２の間に配置される支持台２１３とを有する。

【0108】

移動部２１１は、支持台２１３上に配置される。移動部２１１は、リニアモータ２１１１と、リニアガイド２１１２とを有する。本実施形態では、移動部２１１は、一対のリニアモータ２１１１と、一対のリニアガイド２１１２とを有する。

【0109】

一対のリニアモータ２１１１は、第２部材２０の第２ステージ２１のＹ方向外側に配置される。一対のリニアモータ２１１１は、Ｙ方向に互いに所定距離を隔てて配置される。各リニアモータ２１１１は、Ｘ方向に延びるレールと、レールに沿って移動する可動子とを有する。可動子は、第２ステージ２１に固定される。可動子がレールに沿って移動することによって、第２部材２０がＸ方向に移動する。

【0110】

一対のリニアガイド２１１２は、第２部材２０の第２ステージ２１と支持台２１３との間に配置される。一対のリニアガイド２１１２は、Ｙ方向に所定距離を隔てて配置される。一対のリニアガイド２１１２は、一対のリニアモータ２１１１に沿ってそれぞれ配置される。リニアガイド２１１２は、第２部材２０を高精度に直線状に移動させる。

【0111】

移動部２１２は、基台２上に配置される。移動部２１２は、リニアモータ２１２１と、リニアガイド２１２２とを有する。本実施形態では、移動部２１２は、一対のリニアモータ２１２１と、一対のリニアガイド２１２２とを有する。

【0112】

一対のリニアモータ２１２１は、支持台２１３と基台２との間に配置される。一対のリニアモータ２１２１は、Ｘ方向に互いに所定距離を隔てて配置される。各リニアモータ２１２１は、Ｙ方向に延びるレールと、レールに沿って移動する可動子とを有する。可動子は、支持台２１３に固定される。可動子がレールに沿って移動することによって、支持台２１３および第２部材２０がＹ方向に移動する。

【0113】

一対のリニアガイド２１２２は、支持台２１３と基台２との間に配置される。一対のリニアガイド２１２２は、Ｘ方向に所定距離を隔てて配置される。一対のリニアガイド２１２２は、一対のリニアモータ２１２１に沿ってそれぞれ配置される。リニアガイド２１２２は、支持台２１３および第２部材２０を高精度に直線状に移動させる。

【0114】

第２回転部（図示せず）は、第２部材２０の第２保持部２２の下部に取り付けられている。第２回転部（図示せず）は、第２保持部２２を周方向に回転させる。つまり、第２回転部（図示せず）は、第２基板Ｗ２を水平面内で周方向に回転させる。第２回転部（図示せず）は、例えば、モータを含む。本実施形態では、第２回転部（図示せず）は、ダイレクトドライブモータを含む。これにより、第２基板Ｗ２の回転角度を高精度に制御できる。

【0115】

接合ユニットＪＵは、第１基板検出部３１０を備える。第１基板検出部３１０は、第１基板Ｗ１を検出する。具体的には、第１基板Ｗ１は、１つ以上のアライメントマークを有する。第１基板検出部３１０は、第１基板Ｗ１のアライメントマークを検出する。なお、第１基板検出部３１０は、第１ステージ１１の一方面１１ａが下方を向いた状態で、第１基板Ｗ１のアライメントマークを検出する。

【0116】

第１基板検出部３１０は、第２ステージ２１に固定されている。第１基板検出部３１０は、例えば、カメラを含む。第１基板検出部３１０は、撮像素子を含む。例えば、撮像素子は、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサーまたはＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサーである。第１基板検出部３１０は、撮像した撮像データを制御装置９０に送信する。撮像データは、画像データを含む。本実施形態では、第１基板検出部３１０は、カメラ３１１を有する。

【0117】

接合ユニットＪＵは、第２基板検出部３２０を備える。第２基板検出部３２０は、第２基板Ｗ２を検出する。具体的には、第２基板Ｗ２は、１つ以上のアライメントマークを有する。第２基板検出部３２０は、第２基板Ｗ２のアライメントマークを検出する。

【0118】

接合ユニットＪＵは、第２ガントリー３５０を備え、第２基板検出部３２０は、第２ガントリー３５０に固定されている。なお、図６では、第２ガントリー３５０の一部を２点鎖線で描いている。第２基板検出部３２０は、例えば、カメラを含む。第２基板検出部３２０は、撮像素子を含む。例えば、撮像素子は、ＣＣＤイメージセンサーまたはＣＭＯＳイメージセンサーである。第２基板検出部３２０は、撮像した撮像データを制御装置９０に送信する。撮像データは、画像データを含む。本実施形態では、第２基板検出部３２０は、カメラ３２１を有する。

【0119】

接合ユニットＪＵでは、制御部９１は、第１基板Ｗ１と第２基板Ｗ２とを位置合わせする際に、第１基板検出部３１０および第２基板検出部３２０の検出結果に基づいて、第１基板Ｗ１と第２基板Ｗ２とを位置合わせする。

【0120】

次に、図７を参照して、引き続き、貼り合わせ装置１を説明する。図７は、第１実施形態の貼り合わせ装置１のブロック図である。

【0121】

図７に示すように、制御装置９０は、貼り合わせ装置１の各種動作を制御する。制御装置９０は、センターロボットＣＲ、活性化ユニットＡＵ、洗浄ユニットＣＵ、および、接合ユニットＪＵを制御する。具体的には、制御装置９０は、センターロボットＣＲ、活性化ユニットＡＵ、洗浄ユニットＣＵ、および、接合ユニットＪＵに制御信号を送信することによって、センターロボットＣＲ、活性化ユニットＡＵ、洗浄ユニットＣＵ、および、接合ユニットＪＵを制御する。

【0122】

制御部９１は、活性化ユニットＡＵを制御して、第１基板Ｗ１および第２基板Ｗ２に対するプラズマ処理を制御する。例えば、制御部９１は、活性化ユニットＡＵの出力電圧および処理時間を制御する。

【0123】

制御部９１は、洗浄ユニットＣＵを制御して、第１基板Ｗ１および第２基板Ｗ２に対する洗浄処理を制御する。例えば、制御部９１は、洗浄ユニットＣＵのバルブ（図示せず）を開状態または閉状態にすることによって、第１基板Ｗ１および第２基板Ｗ２に対して洗浄液を供給したり、洗浄液の供給を停止したりする。

【0124】

制御部９１は、接合ユニットＪＵを制御する。具体的には、制御部９１は、第１移動機構１００および第２移動機構２００を制御する。

【0125】

制御部９１は、例えば、第１移動機構１００を制御して、第１部材１０に保持された第１基板Ｗ１を上下反転する。制御部９１は、例えば、第１移動機構１００を制御して、反転された第１基板Ｗ１を下方に移動させ、第１基板Ｗ１と第２基板Ｗ２とを貼り合わせる。

【0126】

制御部９１は、例えば、第１基板検出部３１０の検出結果に基づいて、第１基板Ｗ１の位置を検出する。また、制御部９１は、例えば、第２基板検出部３２０の検出結果に基づいて、第２基板Ｗ２の位置を検出する。従って、制御部９１は、例えば、第１基板検出部３１０および第２基板検出部３２０の検出結果に基づいて、第１基板Ｗ１と第２基板Ｗ２との相対的な位置関係を計算することができる。

【0127】

さらに具体的には、制御部９１は、センターロボットＣＲを制御して、センターロボットＣＲによって基板を受け渡しする。例えば、センターロボットＣＲは、第１ロードポートＬＰ１のフープから未処理の第１基板Ｗ１を受け取って、活性化ユニットＡＵに第１基板Ｗ１を搬入する。また、センターロボットＣＲは、活性化処理された第１基板Ｗ１を活性化ユニットＡＵから受け取って、洗浄ユニットＣＵに搬送する。また、センターロボットＣＲは、洗浄処理された第１基板Ｗ１を洗浄ユニットＣＵから受け取って、接合ユニットＪＵに搬送する。同様に、センターロボットＣＲは、第２ロードポートＬＰ２のフープから未処理の第２基板Ｗ２を受け取って、活性化ユニットＡＵに第２基板Ｗ２を搬入する。また、センターロボットＣＲは、活性化処理された第２基板Ｗ２を活性化ユニットＡＵから受け取って、洗浄ユニットＣＵに搬送する。また、センターロボットＣＲは、洗浄処理された第２基板Ｗ２を洗浄ユニットＣＵから受け取って、接合ユニットＪＵに搬送する。

【0128】

本実施形態では、第１基板Ｗ１は、第１ロードポートＬＰ１から活性化ユニットＡＵおよび洗浄ユニットＣＵを経由して、第１ロードポートＬＰ１に戻ることなく、接合ユニットＪＵに搬送される。同様に、第２基板Ｗ２は、第２ロードポートＬＰ２から活性化ユニットＡＵおよび洗浄ユニットＣＵを経由して、第２ロードポートＬＰ２に戻ることなく、接合ユニットＪＵに搬送される。このため、本実施形態では、制御部９１は、演算装置１０００により組み合わせられた第１基板Ｗ１と第２基板Ｗ２とを選択して、第１ロードポートＬＰ１および第２ロードポートＬＰ２から活性化ユニットＡＵに搬送する。

【0129】

なお、第１基板Ｗ１は、第１ロードポートＬＰ１から活性化ユニットＡＵおよび洗浄ユニットＣＵを経由して、第１ロードポートＬＰ１に一旦戻された後に、接合ユニットＪＵに搬送されてもよい。同様に、第２基板Ｗ２は、第２ロードポートＬＰ２から活性化ユニットＡＵおよび洗浄ユニットＣＵを経由して、第２ロードポートＬＰ２に一旦戻された後に、接合ユニットＪＵに搬送されてもよい。この場合、制御部９１は、演算装置１０００により組み合わせられた第１基板Ｗ１と第２基板Ｗ２とを選択して、第１ロードポートＬＰ１および第２ロードポートＬＰ２から接合ユニットＪＵに搬送する。

【0130】

次に、図８を参照して、本実施形態の演算装置１０００による、第１基板Ｗ１と第２基板Ｗ２との組み合わせ演算方法について説明する。図８は、第１実施形態の演算装置１０００による、第１基板Ｗ１と第２基板Ｗ２との組み合わせを計算する演算処理を示すフローチャートである。本実施形態では、第１基板Ｗ１と第２基板Ｗ２との組み合わせを計算する演算処理は、ステップＳ１～ステップＳ３を含む。ステップＳ１～ステップＳ３は、制御部１００１によって実行される。なお、ステップＳ２は、本発明の「グループ分け工程」の一例である。また、ステップＳ３は、本発明の「組合せ工程」の一例である。

【0131】

図８に示すように、ステップＳ１において、制御部１００１は、情報を取得する。具体的には、制御部１００１の取得部１００１ａは、第１チップ情報、第２チップ情報、グループ数情報および基板数情報を、記憶部１００３から取得する。

【0132】

次に、ステップＳ２において、制御部１００１は、複数枚の第１基板Ｗ１を複数の第１基板グループＧＲ１に分け、複数枚の第２基板Ｗ２を複数の第２基板グループＧＲ２に分ける。具体的には、制御部１００１の演算部１００１ｂは、第１チップ情報に基づいて、複数枚の第１基板Ｗ１を複数の第１基板グループＧＲ１に分ける。また、演算部１００１ｂは、第２チップ情報に基づいて、複数枚の第２基板Ｗ２を複数の第２基板グループＧＲ２に分ける。

【0133】

このとき、本実施形態では、演算部１００１ｂは、第１チップ情報、グループ数情報および基板数情報に基づいて、複数枚の第１基板Ｗ１を複数の第１基板グループＧＲ１に分ける。また、演算部１００１ｂは、第２チップ情報、グループ数情報および基板数情報に基づいて、複数枚の第２基板Ｗ２を複数の第２基板グループＧＲ２に分ける。

【0134】

次に、ステップＳ３において、制御部１００１は、対応する第１基板グループＧＲ１および第２基板グループＧＲ２同士で、第１基板Ｗ１と第２基板Ｗ２との組み合わせを計算する。具体的には、制御部１００１の演算部１００１ｂは、例えば、第１基板グループＧＲ１１の５枚の第１基板Ｗ１と、第２基板グループＧＲ２１の５枚の第２基板Ｗ２との組み合わせを計算する。また、演算部１００１ｂは、残りの第１基板グループＧＲ１２、ＧＲ１３、ＧＲ１４およびＧＲ１５と、残りの第２基板グループＧＲ２２、ＧＲ２３、ＧＲ２４およびＧＲ２５とについても、同様にして、第１基板Ｗ１と第２基板Ｗ２との組み合わせを計算する。

【0135】

このとき、本実施形態では、演算部１００１ｂは、不良品チップ（第１不良品チップＣ１ｂ、第２不良品チップＣ２ｂ）の少ない方から順に、第１基板Ｗ１と第２基板Ｗ２とを組み合わせる。これにより、図５に示したように、第１基板Ｗ１と第２基板Ｗ２との組が２５組形成される。

【0136】

以上のようにして、本実施形態の演算装置１０００による第１基板Ｗ１と第２基板Ｗ２との組み合わせ演算処理が終了する。なお、第１基板Ｗ１と第２基板Ｗ２との組み合わせを示す組み合わせ情報は、演算装置１０００から貼り合わせ装置１に送信され、貼り合わせ装置１の制御装置９０の記憶部９３に記憶される。なお、組み合わせ情報は、各第１基板Ｗ１の識別番号および各第２基板Ｗ２の識別番号を含む。

【0137】

次に、図９を参照して、本実施形態の貼り合わせ装置１による基板貼り合わせ方法について説明する。図９は、第１実施形態の貼り合わせ装置１による、第１基板Ｗ１と第２基板Ｗ２との貼り合わせ方法を示すフローチャートである。本実施形態では、第１基板Ｗ１と第２基板Ｗ２とのを貼り合わせ方法は、ステップＳ１０１～ステップＳ１０４を含む。ステップＳ１０１～ステップＳ１０４は、制御部９１によって実行される。なお、ステップＳ１０１は、本発明の「取得する工程」の一例である。また、ステップＳ１０４は、本発明の「貼り合わせ工程」の一例である。

【0138】

図９に示すように、ステップＳ１０１において、制御部９１は、情報を取得する。具体的には、制御部９１は、組み合わせ情報を取得する。

【0139】

次に、ステップＳ１０２において、制御部９１は、活性化処理を実行する。このとき、本実施形態では、制御部９１は、演算装置１０００によって組み合わせられた第１基板Ｗ１および第２基板Ｗ２に対して、活性化処理を実行する。具体的には、制御部９１は、センターロボットＣＲを制御して、第１ロードポートＬＰ１から活性化ユニットＡＵに第１基板Ｗ１を搬入する。そして、制御部９１は、活性化ユニットＡＵを制御して、第１基板Ｗ１に対してプラズマ処理を行う。同様に、制御部９１は、センターロボットＣＲを制御して、第２ロードポートＬＰ２から活性化ユニットＡＵに第２基板Ｗ２を搬入する。そして、制御部９１は、活性化ユニットＡＵを制御して、第２基板Ｗ２に対してプラズマ処理を行う。

【0140】

次に、ステップＳ１０３において、制御部９１は、洗浄処理を実行する。具体的には、制御部９１は、センターロボットＣＲを制御して、活性化ユニットＡＵから洗浄ユニットＣＵに第１基板Ｗ１を搬入する。そして、制御部９１は、洗浄ユニットＣＵを制御して、第１基板Ｗ１に対して洗浄処理を行う。同様に、制御部９１は、センターロボットＣＲを制御して、活性化ユニットＡＵから洗浄ユニットＣＵに第２基板Ｗ２を搬入する。そして、制御部９１は、洗浄ユニットＣＵを制御して、第２基板Ｗ２に対して洗浄処理を行う。

【0141】

次に、ステップＳ１０４において、制御部９１は、接合処理を実行する。具体的には、制御部９１は、センターロボットＣＲを制御して、洗浄ユニットＣＵから接合ユニットＪＵに第１基板Ｗ１を搬入する。同様に、制御部９１は、センターロボットＣＲを制御して、洗浄ユニットＣＵから接合ユニットＪＵに第２基板Ｗ２を搬入する。そして、制御部９１は、接合ユニットＪＵを制御して、第１基板Ｗ１と第２基板Ｗ２とを貼り合わせて接合する接合処理を行う。

【0142】

以上のようにして、本実施形態の貼り合わせ装置１による基板貼り合わせ処理が終了する。

【0143】

なお、本実施形態では、ステップＳ１０２において、第１基板Ｗ１および第２基板Ｗ２を並行して処理するように記載したが、第１基板Ｗ１の活性化処理と、第２基板Ｗ２の活性化処理とを順に行ってもよい。また、ステップＳ１０３において、第１基板Ｗ１および第２基板Ｗ２を並行して処理するように記載したが、第１基板Ｗ１の洗浄処理と、第２基板Ｗ２の洗浄処理とを順に行ってもよい。また、例えば、第１基板Ｗ１の活性化処理の後に、第１基板Ｗ１の洗浄処理と第２基板Ｗ２の活性化処理とを並行して行ってもよい。また、例えば、第１基板Ｗ１の活性化処理および洗浄処理が終了した後に、第２基板Ｗ２の活性化処理および洗浄処理を行ってもよい。

【0144】

（第２実施形態）
図１０を参照して、本発明の第２実施形態による演算装置１０００について説明する。図１０は、第２実施形態の演算装置１０００による第１基板Ｗ１および第２基板Ｗ２の組み合わせの計算を説明するための図であり、各第１基板Ｗ１に含まれる第１不良品チップＣ１ｂの数、および、各第２基板Ｗ２に含まれる第２不良品チップＣ２ｂの数を示す図である。第２実施形態では、第１実施形態とは異なり、第１基板グループＧＲ１の数、および、第２基板グループＧＲ２の数が予め決められていない例について説明する。

【0145】

図１０に示すように、演算部１００１ｂは、第１実施形態と同様、複数枚の第１基板Ｗ１の第１チップ情報に基づいて、複数枚の第１基板Ｗ１を複数の第１基板グループＧＲ１に分ける。また、演算部１００１ｂは、第１実施形態と同様、複数枚の第２基板Ｗ２の第２チップ情報に基づいて、複数枚の第２基板Ｗ２を複数の第２基板グループＧＲ２に分ける。

【0146】

具体的には、演算部１００１ｂは、第１実施形態と同様、複数枚の第１基板Ｗ１を第１不良品チップＣ１ｂの少ない順に並べる。また、演算部１００１ｂは、第１実施形態と同様、複数枚の第２基板Ｗ２を第２不良品チップＣ２ｂの少ない順に並べる。

【0147】

ここで、本実施形態では、第１不良品チップＣ１ｂの数が第１所定数以下である第１基板Ｗ１の数をＡ枚とし、第２不良品チップＣ２ｂの数が第１所定数以下である第２基板Ｗ２の数をＢ枚とし、ＡおよびＢのうちの少ない方の数をＣとする。この場合、演算部１００１ｂは、第１不良品チップＣ１ｂの数が第１所定数以下である第１基板Ｗ１のうちの、Ｃ枚の第１基板Ｗ１を、１つ目の第１基板グループＧＲ１１にする。また、演算部１００１ｂは、第２不良品チップＣ２ｂの数が第１所定数以下である第２基板Ｗ２のうちの、Ｃ枚の第２基板Ｗ２を、１つ目の第２基板グループＧＲ２１にする。

【0148】

具体的には、本実施形態では、第１所定数を例えば５個とする。この場合、第１不良品チップＣ１ｂの数が５個以下である第１基板Ｗ１の数は、１２（＝Ａ）枚となる。また、第２不良品チップＣ２ｂの数が５個以下である第２基板Ｗ２の数は、１０（＝Ｂ）枚となる。これにより、ＡおよびＢのうちの少ない方の数は、１０（＝Ｃ）となる。

【0149】

そして、演算部１００１ｂは、第１不良品チップＣ１ｂの数が５個以下である第１基板Ｗ１のうちの、１０枚の第１基板Ｗ１を、１つ目の第１基板グループＧＲ１１にする。また、演算部１００１ｂは、第２不良品チップＣ２ｂの数が５個以下である第２基板Ｗ２のうちの、１０枚の第２基板Ｗ２を、１つ目の第２基板グループＧＲ２１にする。このようにして、１つ目の第１基板グループＧＲ１１、および、１つ目の第２基板グループＧＲ２１が決められる。

【0150】

次に、本実施形態では、演算部１００１ｂは、基板数情報に基づいて、１つ目の第１基板グループＧＲ１１以外の第１基板Ｗ１を、２つ目以降の第１基板グループＧＲ１に分ける。また、演算部１００１ｂは、基板数情報に基づいて、１つ目の第２基板グループＧＲ２１以外の第２基板Ｗ２を、２つ目以降の第２基板グループＧＲ２に分ける。

【0151】

基板数情報は、２つ目以降の第１基板グループＧＲ１に含まれる第１基板Ｗ１の数、および、２つ目以降の第２基板グループＧＲ２に含まれる第２基板Ｗ２の数を示す。具体的には、本実施形態では、基板数情報は、２つ目以降の各第１基板グループＧＲ１に含まれる第１基板Ｗ１の数を５枚とする情報、および、２つ目以降の各第２基板グループＧＲ２に含まれる第２基板Ｗ２の数を５枚とする情報を示す。従って、本実施形態では、第１基板グループＧＲ１２～ＧＲ１４の各々には、５枚の第１基板Ｗ１が含まれる。また、第２基板グループＧＲ２２～ＧＲ２４の各々には、５枚の第２基板Ｗ２が含まれる。なお、最後の第１基板グループＧＲ１（ここでは、第１基板グループＧＲ１４）に含まれる第１基板Ｗ１の数は、基板数情報に定められた数（ここでは、５枚）より少なくてもよい。同様に、最後の第２基板グループＧＲ２（ここでは、第２基板グループＧＲ２４）に含まれる第２基板Ｗ２の数は、基板数情報に定められた数（ここでは、５枚）より少なくてもよい。

【0152】

このようにして、２つ目以降の第１基板グループＧＲ１２～ＧＲ１４、および、２つ目以降の第２基板グループＧＲ２２～ＧＲ２４に分けられる。

【0153】

第２実施形態では、上記のように、演算部１００１ｂは、第１不良品チップＣ１ｂの数が第１所定数以下である第１基板Ｗ１のうちの、Ｃ枚の第１基板Ｗ１を、１つ目の第１基板グループＧＲ１１にする。また、演算部１００１ｂは、第２不良品チップＣ２ｂの数が第１所定数以下である第２基板Ｗ２のうちの、Ｃ枚の第２基板Ｗ２を、１つ目の第２基板グループＧＲ２１にする。従って、１つ目の第１基板グループＧＲ１１における各第１基板Ｗ１の第１不良品チップＣ１ｂの数を制限できる。また、１つ目の第２基板グループＧＲ２１における各第２基板Ｗ２の第２不良品チップＣ２ｂの数を制限できる。

【0154】

また、上記のように、演算部１００１ｂは、基板数情報に基づいて、１つ目の第１基板グループＧＲ１１以外の第１基板Ｗ１を、２つ目以降の第１基板グループＧＲ１に分ける。また、演算部１００１ｂは、基板数情報に基づいて、１つ目の第２基板グループＧＲ２１以外の第２基板Ｗ２を、２つ目以降の第２基板グループＧＲ２に分ける。従って、２つ目以降の第１基板グループＧＲ１に含まれる第１基板Ｗ１の数が多くなりすぎることを容易に抑制できる。また、２つ目以降の第２基板グループＧＲ２に含まれる第２基板Ｗ２の数が多くなりすぎることを容易に抑制できる。

【0155】

第２実施形態のその他の構成、および、その他の効果は、第１実施形態と同様である。

【0156】

第２実施形態では、第１基板Ｗ１と第２基板Ｗ２との組み合わせ演算方法のグループ分け工程（ステップＳ２）において、演算部１００１ｂは、第１不良品チップＣ１ｂの数が第１所定数以下である第１基板Ｗ１のうちの、Ｃ枚の第１基板Ｗ１を、１つ目の第１基板グループＧＲ１１にし、第２不良品チップＣ２ｂの数が第１所定数以下である第２基板Ｗ２のうちの、Ｃ枚の第２基板Ｗ２を、１つ目の第２基板グループＧＲ２１にする。

【0157】

また、グループ分け工程（ステップＳ２）において、演算部１００１ｂは、基板数情報に基づいて、１つ目の第１基板グループＧＲ１１以外の第１基板Ｗ１を、２つ目以降の第１基板グループＧＲ１１に分ける。また、演算部１００１ｂは、基板数情報に基づいて、１つ目の第２基板グループＧＲ２１以外の第２基板Ｗ２を、２つ目以降の第２基板グループＧＲ２１に分ける。

【0158】

第２実施形態のその他の演算方法および処理フローは、第１実施形態と同様である。

【0159】

（第３実施形態）
図１１を参照して、本発明の第３実施形態による演算装置１０００について説明する。図１１は、第３実施形態の演算装置１０００による第１基板Ｗ１および第２基板Ｗ２の組み合わせの計算を説明するための図であり、各第１基板Ｗ１に含まれる第１不良品チップＣ１ｂの数、および、各第２基板Ｗ２に含まれる第２不良品チップＣ２ｂの数を示す図である。第３実施形態では、第２実施形態とは異なり、２つ目以降の基板グループ（第１基板グループＧＲ１、第２基板グループＧＲ２）も、不良品チップ（第１不良品チップＣ１ｂ、第２不良品チップＣ２ｂ）の数によって決められる例について説明する。言い換えると、第３実施形態では、第２実施形態とは異なり、２つ目以降の基板グループ（第１基板グループＧＲ１、第２基板グループＧＲ２）も、基板数情報に基づくことなく計算される例について説明する。

【0160】

図１１に示すように、第３実施形態では、第２実施形態と同様、第１不良品チップＣ１ｂの数が第１所定数以下である第１基板Ｗ１の数をＡ枚とし、第２不良品チップＣ２ｂの数が第１所定数以下である第２基板Ｗ２の数をＢ枚とし、ＡおよびＢのうちの少ない方の数をＣとする。この場合、演算部１００１ｂは、第１不良品チップＣ１ｂの数が第１所定数以下である第１基板Ｗ１のうちの、Ｃ枚の第１基板Ｗ１を、１つ目の第１基板グループＧＲ１１にする。また、演算部１００１ｂは、第２不良品チップＣ２ｂの数が第１所定数以下である第２基板Ｗ２のうちの、Ｃ枚の第２基板Ｗ２を、１つ目の第２基板グループＧＲ２１にする。

【0161】

具体的には、本実施形態では、第１所定数を例えば４個とする。この場合、第１不良品チップＣ１ｂの数が４個以下である第１基板Ｗ１の数は、１０（＝Ａ）枚となる。また、第２不良品チップＣ２ｂの数が４個以下である第２基板Ｗ２の数は、９（＝Ｂ）枚となる。これにより、ＡおよびＢのうちの少ない方の数は、９（＝Ｃ）となる。

【0162】

そして、演算部１００１ｂは、第１不良品チップＣ１ｂの数が４個以下である第１基板Ｗ１のうちの、９枚の第１基板Ｗ１を、１つ目の第１基板グループＧＲ１１にする。また、演算部１００１ｂは、第２不良品チップＣ２ｂの数が４個以下である第２基板Ｗ２のうちの、９枚の第２基板Ｗ２を、１つ目の第２基板グループＧＲ２１にする。このようにして、１つ目の第１基板グループＧＲ１１、および、１つ目の第２基板グループＧＲ２１が決められる。

【0163】

次に、本実施形態では、１つ目の第１基板グループＧＲ１１以外の第１基板Ｗ１で、かつ、第１不良品チップＣ１ｂの数が第１所定数よりも大きい第２所定数以下である第１基板Ｗ１の数をＤ枚とする。また、１つ目の第２基板グループＧＲ２１以外の第２基板Ｗ２で、かつ、第２不良品チップＣ２ｂの数が第２所定数以下である第２基板Ｗ２の数をＥ枚とする。また、ＤおよびＥのうちの少ない方の数をＦとする。この場合、演算部１００１ｂは、１つ目の第１基板グループＧＲ１１以外の第１基板Ｗ１で、かつ、第１不良品チップＣ１ｂの数が第２所定数以下である第１基板Ｗ１のうちの、Ｆ枚の第１基板Ｗ１を、２つ目の第１基板グループＧＲ１２にする。また、演算部１００１ｂは、１つ目の第２基板グループＧＲ２１以外の第２基板Ｗ２で、かつ、第２不良品チップＣ２ｂの数が第２所定数以下である第２基板Ｗ２のうちの、Ｆ枚の第２基板Ｗ２を、２つ目の第２基板グループＧＲ２２にする。

【0164】

具体的には、本実施形態では、第２所定数を例えば９個とする。この場合、１つ目の第１基板グループＧＲ１１以外の第１基板Ｗ１で、かつ、第１不良品チップＣ１ｂの数が９個以下である第１基板Ｗ１の数は、１０（＝Ｄ）枚となる。また、１つ目の第２基板グループＧＲ２１以外の第２基板Ｗ２で、かつ、第２不良品チップＣ２ｂの数が９個以下である第２基板Ｗ２の数は、１２（＝Ｅ）枚となる。これにより、ＤおよびＥのうちの少ない方の数は、１０（＝Ｆ）となる。

【0165】

そして、演算部１００１ｂは、１つ目の第１基板グループＧＲ１１以外の第１基板Ｗ１で、かつ、第１不良品チップＣ１ｂの数が９個以下である第１基板Ｗ１のうちの、１０枚の第１基板Ｗ１を、２つ目の第１基板グループＧＲ１２にする。また、演算部１００１ｂは、１つ目の第２基板グループＧＲ２１以外の第２基板Ｗ２で、かつ、第２不良品チップＣ２ｂの数が９個以下である第２基板Ｗ２のうちの、１０枚の第２基板Ｗ２を、２つ目の第２基板グループＧＲ２２にする。このようにして、２つ目の第１基板グループＧＲ１２、および、２つ目の第２基板グループＧＲ２２が決められる。

【0166】

次に、本実施形態では、演算部１００１ｂは、第１不良品チップＣ１ｂの数が第２所定数よりも大きい第１基板Ｗ１を、３つ目の第１基板グループＧＲ１３に分ける。また、演算部１００１ｂは、第２不良品チップＣ２ｂの数が第２所定数よりも大きい第２基板Ｗ２を、３つ目の第２基板グループＧＲ２３に分ける。言い換えると、演算部１００１ｂは、１つ目および２つ目の第１基板グループＧＲ１（ＧＲ１１、ＧＲ１２）以外の第１基板Ｗ１を、３つ目の第１基板グループＧＲ１３にする。また、演算部１００１ｂは、１つ目および２つ目の第２基板グループＧＲ２（ＧＲ２１、ＧＲ２２）以外の第２基板Ｗ２を、３つ目の第２基板グループＧＲ２３にする。

【0167】

このようにして、第１基板グループＧＲ１１～ＧＲ１３、および、第２基板グループＧＲ２１～ＧＲ２３に分けられる。

【0168】

なお、本実施形態では、不良品チップ（第１不良品チップＣ１ｂ、第２不良品チップＣ２ｂ）の数が第２所定数よりも大きい基板を、３つ目のグループ（第１基板グループＧＲ１３、第２基板グループＧＲ２３）に分ける例について説明したが、本発明はこれに限らない。３つ目のグループ（第１基板グループＧＲ１３、第２基板グループＧＲ２３）以降も、２つ目のグループ（第１基板グループＧＲ１２、第２基板グループＧＲ２２）と同様にして分けてもよい。

【0169】

第３実施形態では、上記のように、演算部１００１ｂは、１つ目の第１基板グループＧＲ１１以外の第１基板Ｗ１で、かつ、第１不良品チップＣ１ｂの数が第２所定数以下である第１基板Ｗ１のうちの、Ｆ枚の第１基板Ｗ１を、２つ目の第１基板グループＧＲ１２にする。また、演算部１００１ｂは、１つ目の第２基板グループＧＲ２１以外の第２基板Ｗ２で、かつ、第２不良品チップＣ２ｂの数が第２所定数以下である第２基板Ｗ２のうちの、Ｆ枚の第２基板Ｗ２を、２つ目の第２基板グループＧＲ２２にする。従って、２つ目の第１基板グループＧＲ１２における各第１基板Ｗ１の第１不良品チップＣ１ｂの数を制限できる。また、２つ目の第２基板グループＧＲ２２における各第２基板Ｗ２の第２不良品チップＣ２ｂの数を制限できる。

【0170】

第３実施形態のその他の構成、および、その他の効果は、第２実施形態と同様である。

【0171】

第３実施形態では、グループ分け工程（ステップＳ２）において、演算部１００１ｂは、１つ目の第１基板グループＧＲ１１以外の第１基板Ｗ１で、かつ、第１不良品チップＣ１ｂの数が第２所定数以下である第１基板Ｗ１のうちの、Ｆ枚の第１基板Ｗ１を、２つ目の第１基板グループＧＲ１２にする。また、演算部１００１ｂは、１つ目の第２基板グループＧＲ２１以外の第２基板Ｗ２で、かつ、第２不良品チップＣ２ｂの数が第２所定数以下である第２基板Ｗ２のうちの、Ｆ枚の第２基板Ｗ２を、２つ目の第２基板グループＧＲ２２にする。

【0172】

第３実施形態のその他の演算方法および処理フローは、第２実施形態と同様である。

【0173】

（第４実施形態）
本発明の第４実施形態による演算装置１０００について説明する。第４実施形態では、第１実施形態～第３実施形態とは異なり、対応する第１基板グループＧＲ１および第２基板グループＧＲ２同士で、不良品チップの位置情報に基づいて、第１基板Ｗ１と第２基板Ｗ２との組み合わせを計算する例について説明する。

【0174】

本実施形態では、第１チップ情報は、第１基板Ｗ１内における第１不良品チップＣ１ｂの位置を示す位置情報を含む。第２チップ情報は、第２基板Ｗ２内における第２不良品チップＣ２ｂの位置を示す位置情報を含む。なお、第１基板Ｗ１内における第１不良品チップＣ１ｂの位置を示すことは、第１基板Ｗ１内における第１良品チップＣ１ａの位置を示すことと実質的に同じである。また、第２基板Ｗ２内における第２不良品チップＣ２ｂの位置を示すことは、第２基板Ｗ２内における第２良品チップＣ２ａの位置を示すことと実質的に同じである。

【0175】

本実施形態では、演算部１００１ｂは、複数の第１チップ情報と、複数の第２チップ情報とに基づいて、対応する第１基板グループＧＲ１および第２基板グループＧＲ２同士で、複数枚の第１基板Ｗ１と複数枚の第２基板Ｗ２との組み合わせを計算する。以下、第１実施形態のグループ分けの結果を用いて説明する。

【0176】

具体的には、演算部１００１ｂは、第１チップ情報および第２チップ情報に基づいて、第１基板Ｗ１と第２基板Ｗ２とを貼り合わせたときの、積層半導体チップの良品の数（または、不良品の数）を計算する。

【0177】

例えば、第１実施形態の第１基板グループＧＲ１１の第１基板Ｗ１と第２基板グループＧＲ２１の第２基板Ｗ２との組み合わせを計算する場合、１枚の第１基板Ｗ１に対する５枚の第２基板Ｗ２の組み合わせの数は、５通り存在する。第１基板Ｗ１は５枚あるので、２５通り（＝５通り×５枚）について、演算部１００１ｂは、積層半導体チップの良品の数を計算する。

【0178】

そして、演算部１００１ｂは、５枚の第１基板Ｗ１と５枚の第２基板Ｗ２との全ての組み合わせについて、積層半導体チップの良品の数を計算する。このとき、５枚の第１基板Ｗ１と５枚の第２基板Ｗ２との組み合わせの数は、１２０（＝５×４×３×２×１）通り存在する。よって、演算部１００１ｂは、１２０通りについて、積層半導体チップの良品の数を計算する。

【0179】

演算部１００１ｂは、積層半導体チップの良品の数が最も多くなるように、第１基板Ｗ１と第２基板Ｗ２とを組み合わせる。

【0180】

そして、演算部１００１ｂは、対応する第１基板グループＧＲ１２～ＧＲ１５および第２基板グループＧＲ２２～ＧＲ２５同士についても同様にして、第１基板Ｗ１と第２基板Ｗ２とを組み合わせる。

【0181】

第４実施形態では、上記のように、演算部１００１ｂは、複数の第１チップ情報と、複数の第２チップ情報とに基づいて、対応する第１基板グループＧＲ１および第２基板グループＧＲ２同士で、複数枚の第１基板Ｗ１と複数枚の第２基板Ｗ２との組み合わせを計算する。従って、対応する第１基板グループＧＲ１および第２基板グループＧＲ２同士において、積層半導体チップの歩留まりを容易に向上させることができる。

【0182】

また、演算部１００１ｂは、複数の第１チップ情報と複数の第２チップ情報とに基づいて、対応する第１基板グループＧＲ１および第２基板グループＧＲ２同士で、積層半導体チップの良品（積層良品チップ）の数が最も多くなるように、第１基板Ｗ１と第２基板Ｗ２との組み合わせを計算する。従って、対応する第１基板グループＧＲ１および第２基板グループＧＲ２同士において、積層半導体チップの歩留まりを最大化できる。

【0183】

第４実施形態のその他の構成、および、その他の効果は、第１実施形態～第３実施形態と同様である。

【0184】

第４実施形態では、第１基板Ｗ１と第２基板Ｗ２との組み合わせ演算方法の組み合わせ工程（ステップＳ３）において、演算部１００１ｂは、複数の第１チップ情報と、複数の第２チップ情報とに基づいて、複数枚の第１基板Ｗ１と複数枚の第２基板Ｗ２との組み合わせを計算する。

【0185】

また、組み合わせ工程（ステップＳ３）において、演算部１００１ｂは、第１チップ情報と第２チップ情報とに基づいて、対応する第１基板グループＧＲ１および第２基板グループＧＲ２同士で、第１基板Ｗ１と第２基板Ｗ２とを重ね合わせた際に第１基板Ｗ１の第１良品チップＣ１ａと第２基板Ｗ２の第２良品チップＣ２ａとが重なる積層良品チップの数が最も多くなるように、第１基板Ｗ１と第２基板Ｗ２との組み合わせを計算する。

【0186】

第４実施形態のその他の演算方法および処理フローは、第１実施形態～第３実施形態と同様である。

【0187】

（第５実施形態）
本発明の第５実施形態による演算装置１０００について説明する。第５実施形態では、第４実施形態とは異なり、対応する第１基板グループＧＲ１および第２基板グループＧＲ２において、不良品チップの数が少ない場合、積層不良品チップの数に基づくことなく、第１基板Ｗ１と第２基板Ｗ２とを組み合わせる例について説明する。

【0188】

本実施形態では、第４実施形態と同様、第１チップ情報は、第１基板Ｗ１内における第１不良品チップＣ１ｂの位置を示す位置情報を含む。第２チップ情報は、第２基板Ｗ２内における第２不良品チップＣ２ｂの位置を示す位置情報を含む。

【0189】

本実施形態では、第４実施形態とは異なり、対応する第１基板グループＧＲ１および第２基板グループＧＲ２内において、不良品チップの数が比較的少ない場合、積層不良品チップの数を計算することなく、第１基板Ｗ１と第２基板Ｗ２とを組み合わせる。言い換えると、例えば、第１基板グループＧＲ１１および第２基板グループＧＲ２内において、各第１基板Ｗ１の第１不良品チップＣ１ｂの数、および、各第２基板Ｗ２の第２不良品チップＣ２ｂの数の全てが、所定値（ここでは、５個とする）以下である場合、積層良品チップの数が最も多くなるか否かにかかわらずに、第１基板Ｗ１と第２基板Ｗ２とを組み合わせる。以下、第１実施形態のグループ分けの結果を用いて説明する。

【0190】

具体的には、例えば、図５に示した例では、第１基板グループＧＲ１１の各第１基板Ｗ１の第１不良品チップＣ１ｂの数の全てが、５個以下である。また、第２基板グループＧＲ２１の各第２基板Ｗ２の第２不良品チップＣ２ｂの数の全てが、５個以下である。従って、演算部１００１ｂは、積層良品チップの数を計算することなく、第１基板Ｗ１と第２基板Ｗ２とを組み合わせる。例えば、不良品チップ（第１不良品チップＣ１ｂ、第２不良品チップＣ２ｂ）の少ない方から順に、第１基板Ｗ１と第２基板Ｗ２とを組み合わせてもよい。また、例えば、フープ内における高さの近い基板同士を組み合わせてもよい。

【0191】

また、第１基板グループＧＲ１２の各第１基板Ｗ１の第１不良品チップＣ１ｂの数の全てが、５個以下である。また、第２基板グループＧＲ２２の各第２基板Ｗ２の第２不良品チップＣ２ｂの数の全てが、５個以下である。従って、演算部１００１ｂは、第１基板グループＧＲ１２および第２基板グループＧＲ２２についても、第１基板グループＧＲ１１および第２基板グループＧＲ２１と同様、積層良品チップの数を計算することなく、第１基板Ｗ１と第２基板Ｗ２とを組み合わせる。

【0192】

その一方、第１基板グループＧＲ１３の各第１基板Ｗ１の第１不良品チップＣ１ｂの数の少なくとも１つは、５個以下ではない。また、第２基板グループＧＲ２３の各第２基板Ｗ２の第２不良品チップＣ２ｂの少なくとも１つは、５個以下ではない。従って、演算部１００１ｂは、第４実施形態と同様にして、第１基板Ｗ１と第２基板Ｗ２との組み合わせを計算する。第１基板グループＧＲ１４、ＧＲ１５、および、第２基板グループＧＲ２４、ＧＲ２５についても同様である。

【0193】

第５実施形態では、上記のように、演算部１００１ｂは、対応する第１基板グループＧＲ１１および第２基板グループＧＲ２内において、各第１基板Ｗ１の第１不良品チップＣ１ｂの数、および、各第２基板Ｗ２の第２不良品チップＣ２ｂの数の全てが、所定値以下である場合、積層良品チップの数が最も多くなるか否かにかかわらずに、第１基板Ｗ１と第２基板Ｗ２とを組み合わせる。従って、第１基板グループＧＲ１１の第１基板Ｗ１の数、および、第２基板グループＧＲ２１の第２基板Ｗ２の数が多い場合であっても、第１基板Ｗ１と第２基板Ｗ２との組み合わせを計算する際の演算負荷を抑制できる。

【0194】

なお、対応する第１基板グループＧＲ１１および第２基板グループＧＲ２内において、各第１基板Ｗ１の第１不良品チップＣ１ｂの数、および、各第２基板Ｗ２の第２不良品チップＣ２ｂの数は、少ない。このため、第１不良品チップＣ１ｂと第２不良品チップＣ２ｂとが重なる可能性は低いので、積層良品チップを計算しなくても、歩留まりの低下を抑制できる。

【0195】

第５実施形態のその他の構成、および、その他の効果は、第４実施形態と同様である。

【0196】

第５実施形態では、第１基板Ｗ１と第２基板Ｗ２との組み合わせ演算方法の組み合わせ工程（ステップＳ３）において、演算部１００１ｂは、対応する第１基板グループＧＲ１および第２基板グループＧＲ２において、各第１基板Ｗ１の第１不良品チップＣ１ｂの数、および、各第２基板Ｗ２の第２不良品チップＣ２ｂの全てが、所定値以下である場合、積層良品チップの数が最も多くなるか否かにかかわらずに、第１基板Ｗ１と第２基板Ｗ２を組み合わせる。

【0197】

第５実施形態のその他の演算方法および処理フローは、第４実施形態と同様である。

【0198】

以上、図面を参照して本発明の実施形態を説明した。ただし、本発明は、上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能である。また、上記の実施形態に開示される複数の構成要素を適宜組み合わせることによって、種々の発明の形成が可能である。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。図面は、理解しやすくするために、それぞれの構成要素を主体に模式的に示しており、図示された各構成要素の厚み、長さ、個数、間隔等は、図面作成の都合上から実際とは異なる場合もある。また、上記の実施形態で示す各構成要素の材質、形状、寸法等は一例であって、特に限定されるものではなく、本発明の効果から実質的に逸脱しない範囲で種々の変更が可能である。

【0199】

例えば、上記実施形態では、演算装置１０００を貼り合わせ装置１および検査装置３０００とは別に設ける例について示したが、本発明はこれに限らない。例えば、貼り合わせ装置１が演算装置１０００を備えてもよいし、検査装置３０００が演算装置１０００を備えてもよい。

【0200】

また、例えば第１実施形態において、各第１基板グループＧＲ１に含まれる第１基板Ｗ１の数を全て同じ（第１実施形態では、５枚）にする例について説明したが、本発明はこれに限らない。例えば、第１基板グループＧＲ１１～ＧＲ１５のそれぞれに含まれる第１基板Ｗ１の数を異ならせてもよい。

【0201】

また、上記実施形態では、複数の第１基板Ｗ１および複数の第２基板Ｗ２をそれぞれ３つ～５つのグループに分ける例について示したが、本発明はこれに限らない。例えば、複数の第１基板Ｗ１および複数の第２基板Ｗ２をそれぞれ２つまたは６つ以上のグループに分けてもよい。また、例えば、複数の第１基板Ｗ１および複数の第２基板Ｗ２をそれぞれ２５個のグループに分けてもよい。ただし、複数の第１基板グループＧＲ１の少なくとも１つには複数の第１基板Ｗ１が含まれているとともに、複数の第２基板グループＧＲ２の少なくとも１つには複数の第２基板Ｗ２が含まれていることが好ましい。

【0202】

また、上記実施形態では、２５枚の第１基板Ｗ１と２５枚の第２基板Ｗ２とを組み合わせる例について示したが、本発明はこれに限らない。第１基板Ｗ１および第２基板Ｗ２の数は、２４枚以下であってもよいし、２６枚以上であってもよい。

【0203】

また、上記実施形態では、２枚の基板を貼り合わせる例について示したが、本発明はこれに限らない。例えば、３枚以上の基板を貼り合わせる場合にも、本発明を適用可能である。

【産業上の利用可能性】

【0204】

本発明は、演算装置、基板貼り合わせシステム、演算方法、および、基板貼り合わせ方法に好適に用いられる。

【符号の説明】

【0205】

１ ：貼り合わせ装置
１０００ ：演算装置
１００１ａ ：取得部
１００１ｂ ：演算部
２０００ ：基板貼り合わせシステム
Ｃ１ ：第１半導体チップ
Ｃ１ａ ：第１良品チップ
Ｃ１ｂ ：第１不良品チップ
Ｃ２ ：第２半導体チップ
Ｃ２ａ ：第２良品チップ
Ｃ２ｂ ：第２不良品チップ
ＧＲ１、ＧＲ１１、ＧＲ１２、ＧＲ１３、ＧＲ１４、ＧＲ１５ ：第１基板グループ
ＧＲ２、ＧＲ２１、ＧＲ２２、ＧＲ２３、ＧＲ２４、ＧＲ２５ ：第２基板グループ
Ｓ１０１ ：ステップ（取得する工程）
Ｓ１０４ ：ステップ（貼り合わせ工程）
Ｓ２ ：ステップ（グループ分け工程）
Ｓ３ ：ステップ（組合せ工程）
Ｗ１ ：第１基板
Ｗ２ ：第２基板

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】