特開 2024-136863 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024136863

(43)【公開日】2024-10-04

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/52 20060101AFI20240927BHJP

   H01L 23/50 20060101ALI20240927BHJP

【ＦＩ】

H01L21/52 A

H01L23/50 M

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2023048153

(22)【出願日】2023-03-24

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】100120031

【弁理士】

【氏名又は名称】宮嶋 学

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118843

【弁理士】

【氏名又は名称】赤岡 明

(74)【代理人】

【識別番号】100152205

【弁理士】

【氏名又は名称】吉田 昌司

(72)【発明者】

【氏名】片廻 陸

(72)【発明者】

【氏名】小嶋 秀春

(72)【発明者】

【氏名】鈴木 健之

【テーマコード（参考）】

5F047

5F067

【Ｆターム（参考）】

5F047AA11

5F047AB06

5F047BA01

5F047BA32

5F047BB11

5F047BB16

5F047CB03

5F067BE02

5F067DA14

(57)【要約】

【課題】簡易かつ安価に製造でき、リードフレームに対する半導体チップの面積占有率が改善された半導体装置を提供する。
【解決手段】本実施形態に係る半導体装置は、リードフレームと、半導体チップとを備える。前記リードフレームは、フレーム主面と、前記フレーム主面に設けられたフレーム凸部とを有する。前記半導体チップは、半導体層と、前記半導体層の底面に設けられ、前記フレーム凸部に接合された電極とを有する。前記半導体チップの前記電極は、前記フレーム凸部を囲う突起部を有し、前記突起部の外側面は、前記半導体層の側面と面一である。
【選択図】図１Ｂ

【特許請求の範囲】

【請求項1】

フレーム主面と、前記フレーム主面に設けられたフレーム凸部とを有するリードフレームと、
半導体層と、前記半導体層の底面に設けられ、前記フレーム凸部に接合された電極とを有する半導体チップと、
を備え、
前記半導体チップの前記電極は、前記フレーム凸部を囲う突起部を有し、
前記突起部の外側面は、前記半導体層の側面と面一である、半導体装置。

【請求項2】

前記電極のうち前記半導体層に接する面と反対側の電極主面と、前記突起部とによって画成された凹部が、前記リードフレームの前記フレーム凸部と嵌合している、請求項１に記載の半導体装置。

【請求項3】

前記半導体チップの前記電極は、前記フレーム凸部側から順に、第１の金属層と、前記第１の金属層に積層され、前記第１の金属層と異なる材料から構成された第２の金属層とを有する、請求項１に記載の半導体装置。

【請求項4】

前記第１の金属層のヤング率は、前記第２の金属層のヤング率よりも大きい、請求項３に記載の半導体装置。

【請求項5】

前記第１の金属層の材料は、ニッケルおよび／または銅を含み、
前記第２の金属層の材料は、アルミニウムおよび／または銀を含む、請求項４に記載の半導体装置。

【請求項6】

前記第１の金属層の厚みは、前記第２の金属層の厚みよりも小さい、請求項３～５のいずれかに記載の半導体装置。

【請求項7】

前記半導体層において前記電極と接する面は平坦である、請求項１に記載の半導体装置。

【請求項8】

前記半導体チップの前記突起部と前記リードフレームの前記フレーム主面が離間するように、前記フレーム凸部の高さは、前記突起部の高さよりも高い、請求項１に記載の半導体装置。

【請求項9】

前記リードフレームの前記フレーム凸部は、複数の小凸部を有する、請求項１に記載の半導体装置。

【請求項10】

前記リードフレームの前記フレーム凸部は、四角錐形状を有する、請求項１に記載の半導体装置。

【請求項11】

前記リードフレームの前記フレーム主面に、前記フレーム凸部と高さが異なる第２のフレーム凸部が設けられ、
前記半導体装置は、第２の半導体層と、前記第２の半導体層の底面に設けられ、前記第２のフレーム凸部に接合された第２の電極とを有し、前記半導体チップと異なる厚みを有する第２の半導体チップをさらに備え、
前記第２の半導体チップの前記第２の電極は、前記第２のフレーム凸部を囲う第２の突起部を有し、
前記第２の突起部の外側面は、前記第２の半導体層の側面と面一であり、
前記半導体チップの上面の高さと前記第２の半導体チップの上面の高さが同じである、請求項１に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

リードフレームを用いて製造される半導体装置として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＦＲＤ（Fast Recovery Diode）等がある。これらの半導体装置を製造する工程においては、半導体チップをリードフレームにマウントする工程が含まれる。

【0003】

このマウント工程においては、半導体チップの位置や角度がずれるという課題がある。この課題に対して、従来は、ずれを抑制することや、ずれを許容することによって対応されている。しかし、ずれを抑制する場合、位置調整工程を加えることによる工程難度の上昇や、別途の治具を必要とすることによるコストの上昇などの問題があった。一方、ずれを許容する場合、リードフレームに対する半導体チップの面積占有率が低下し、半導体装置の小型化が妨げられる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第４１７４９７８号

【特許文献2】特開２００７－２２７７６２号公報

【特許文献3】特開平５－３０８０８４号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明の実施形態は、簡易かつ安価に製造でき、リードフレームに対する半導体チップの面積占有率が改善された半導体装置を提供する。

【課題を解決するための手段】

【0006】

本実施形態に係る半導体装置は、リードフレームと、半導体チップとを備える。前記リードフレームは、フレーム主面と、前記フレーム主面に設けられたフレーム凸部とを有する。前記半導体チップは、半導体層と、前記半導体層の底面に設けられ、前記フレーム凸部に接合された電極とを有する。前記半導体チップの前記電極は、前記フレーム凸部を囲う突起部を有し、前記突起部の外側面は、前記半導体層の側面と面一である。

【図面の簡単な説明】

【0007】

【図1A】第１の実施形態に係る半導体装置の平面図である。

【図1B】第１の実施形態に係る半導体装置の図１ＡにおけるＩ－Ｉ線に沿う断面図である。

【図2】実施形態に係る半導体チップの断面図である。

【図3A】実施形態に係る半導体ウェーハをダイシングした後の、ダイシング部分における半導体チップのＳＥＭ画像である。

【図3B】比較例に係る半導体ウェーハをダイシングした後の、ダイシング部分における半導体チップのＳＥＭ画像である。

【図4】実施形態に係る半導体チップのＳＥＭ画像である。

【図5】第１の実施形態に係る半導体装置の製造方法を説明するための図である。

【図6】マウント工程におけるセルフアライメントについて説明するための図である。

【図7A】第１の実施形態の変形例１に係る半導体装置の平面図である。

【図7B】第１の実施形態の変形例１に係る半導体装置の図７ＡにおけるＩＩ－ＩＩ線に沿う断面図である。

【図8A】第１の実施形態の変形例２に係る半導体装置の平面図である。

【図8B】第１の実施形態の変形例２に係る半導体装置の図８ＡにおけるＩＩＩ－ＩＩＩ線に沿う断面図である。

【図9】第２の実施形態に係る半導体装置の断面図である。

【図10A】比較例に係る半導体装置の位置ずれについて説明するための図である。

【図10B】比較例に係る半導体装置の角度ずれについて説明するための図である。

【発明を実施するための形態】

【0008】

以下、図面を参照して本発明に係る実施形態を説明する。実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

【0009】

また、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、たとえば、「平行」、「同じ」等の用語等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。

【0010】

（第１の実施形態）
図１Ａ～図４を参照して、第１の実施形態に係る半導体装置１について説明する。図１Ａは、本実施形態に係る半導体装置１の平面図である。図１Ｂは、本実施形態に係る半導体装置１の図１ＡにおけるＩ－Ｉ線に沿う断面図である。図２は、実施形態に係る半導体チップ２０の断面図である。図３Ａは、実施形態に係る半導体ウェーハをダイシングした後の、ダイシング部分における半導体チップ２０の走査型電子顕微鏡画像（ＳＥＭ画像）である。図３Ｂは、比較例に係る半導体ウェーハをダイシングした後の、ダイシング部分における半導体チップのＳＥＭ画像である。図４は、実施形態に係る半導体チップ２０のＳＥＭ画像である。なお、図３Ａおよび図３Ｂは、いずれも半導体ウェーハをダイシングした後のダイシング部分を表しているため、図３Ａおよび図３Ｂには、当該ダイシング部分を中心として２つの半導体チップの端部分がそれぞれ図示されている。

【0011】

図１Ａ～図２に示すように、本実施形態に係る半導体装置１は、リードフレーム１０と、半導体チップ２０と、接合材３０とを備える。

【0012】

リードフレーム１０は、フレーム主面１１と、フレーム主面１１に設けられたフレーム凸部１２とを有する。フレーム凸部１２は、フレーム主面１１における半導体チップ２０をマウントする領域（搭載領域）となる。図１Ａに示すように、フレーム凸部１２の大きさは、平面視で半導体チップ２０よりも一回り小さい。なお、リードフレーム１０は、図示しないリードなどを有してもよい。

【0013】

半導体チップ２０は、図１Ｂ～図３に示すように、半導体層２１と、半導体層２１の底面に設けられた電極２２とを有する。半導体装置１において、半導体チップ２０の電極２２は、接合材３０を介してリードフレーム１０のフレーム凸部１２に接合されている。図１Ａに示すように、本実施形態では半導体チップ２０が平面視で正方形状であるため、フレーム凸部１２は正方形状である。なお、これに限られず、半導体チップ２０は、平面視で長方形状であってもよい。この場合、フレーム凸部１２は平面視で長方形状となる。

【0014】

本実施形態では、半導体チップ２０はＩＧＢＴである。なお、半導体チップ２０の種類は特に限定されず、たとえば、半導体チップ２０は、ＭＯＳＦＥＴ、ＦＲＤなどであってもよい。

【0015】

半導体層２１は、半導体チップ２０の種類に応じて形成されたｐ型半導体領域およびｎ型半導体領域を含む。半導体層２１は、たとえばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）の内いずれかを含む半導体からなる半導体層である。半導体層２１の材料としてシリコンが用いられる場合、ｎ型不純物として、たとえばヒ素、リンまたはアンチモンが用いられ、ｐ型不純物として、たとえばホウ素が用いられる。なお、半導体層２１は、エピタキシャル層であってもよいし、ウェハが個片化された半導体基板であってもよいし、あるいは、エピタキシャル層と半導体基板から構成されてもよい。

【0016】

電極２２は、本実施形態では、ＩＧＢＴのコレクタ電極である。この場合、半導体層２１のうち、電極２２に接する面はｐ型半導体領域となる。

【0017】

接合材３０は、半導体チップ２０をリードフレーム１０に接合する。より詳しくは、半導体チップ２０の電極２２をリードフレーム１０のフレーム凸部１２に接合する。接合材３０としては、半田、導電性のペーストなど、種々のものが適用可能である。なお、図１Ｂおよび図２において、接合材３０は、半導体チップ２０よりも横方向に広がっているが、これに限られず、接合材３０は、半導体チップ２０と同じ幅であってもよい。

【0018】

次に、電極２２の詳細について説明する。図１Ｂ～図３Ａおよび図４に示すように、電極２２は、半導体層２１に接する面と反対側の電極主面２３と、電極主面２３に設けられた突起部２４とを有する。図４に示すように、突起部２４は、電極主面２３を囲むように設けられている。電極２２がフレーム凸部１２に接合された半導体装置１においては、図１Ｂおよび図２に示すように、突起部２４は、フレーム凸部１２を囲う。また、本実施形態に係る半導体装置１では、電極主面２３はフレーム凸部１２の頂面１２ｂと対向し、頂面１２ｂが向く方向と垂直な方向でみたとき、突起部２４はフレーム凸部１２を囲む。

【0019】

また、本実施形態では、図２に示すように、電極２２の電極主面２３および突起部２４によって画成された凹部Ｃが、リードフレーム１０のフレーム凸部１２と嵌合している。より詳しくは、マウント後の突起部２４の先端は、フレーム凸部１２の上面よりも低い高さに位置し、フレーム凸部１２は、左右の突起部２４の間に位置する。このように、凹部Ｃとフレーム凸部１２が嵌合することにより、半導体チップ２０をフレーム凸部１２にマウントする際に、ずれを抑制することができる。なお、本願にいう「嵌合」は、フレーム凸部１２と電極２２の凹部Ｃとが厳密に嵌合する場合に限られず、半導体チップ２０がフレーム凸部１２上に位置決めされる程度に緩く嵌合する場合も含む。

【0020】

また、図２および図３Ａに示すように、本実施形態では、突起部２４の外側面２４ａは、半導体層２１の側面２１ａと面一である。言い換えると、外側面２４ａと側面２１ａは同一平面上に位置する。より詳しくは、電極２２の側面２２ａは突起部２４の外側面２４ａを含み、側面２２ａは半導体層２１の側面２１ａと面一である。一方、突起部２４の内側面２４ｂは、外側面２４ａと鋭角に交わり、先端から遠ざかるにつれてより内側（電極主面２３の中央側）に向かうような形状である。より詳しくは、突起部２４の横方向の長さは、突起部２４の先端から電極主面２３に向かうにつれて長くなっていく。後述するように、突起部２４はダイシングの際に形成されるバリであるため、このような形状となる。

【0021】

電極２２の内部構成について説明する。図２および図３Ａに示すように、電極２２は、フレーム凸部１２側から順に、すなわち、半導体チップ２０内においては電極主面２３側から順に、金属層２５と、金属層２５に積層された金属層２６とを有する。

【0022】

金属層２５は、半導体チップ２０の底面を形成し、金属層２６よりも硬い（すなわち、ヤング率が大きい）金属からなる。金属層２５の材料は、たとえばニッケル、銅、またはこれらの両方を含む。本実施形態では、金属層２５の材料は、主にニッケルである。なお、金属層２５の上に、さらに、金（Ａｕ）などからなる表面処理層が設けられてもよい。

【0023】

金属層２６は、金属層２５と異なる材料から構成され、金属層２５よりも柔らかい（すなわち、ヤング率が小さい）金属からなる。金属層２６の材料は、たとえばアルミニウム、銀、またはこれらの両方を含む。本実施形態では、金属層２６の材料は、主にアルミニウムである。

【0024】

また、図２に示すように、金属層２５の厚みＴ１は、金属層２６の厚みＴ２よりも小さい。特に、突起部２４の外側面２４ａおよび電極２２の側面２２ａにおいて（すなわち、半導体チップ２０を側方から見て）、金属層２６は金属層２５よりも厚い。

【0025】

詳しくは後述するが、このように、柔らかく厚い金属層２６の上に、硬く薄い金属層２５を設けることにより、ダイシングの際に強固なバリ状の突起部２４を形成することができる。

【0026】

ここで、図３Ｂを参照して、比較例に係る半導体チップについて説明する。比較例に係る半導体チップ２００においては、強固な突起部が形成されない。図３Ｂに示すように、半導体チップ２００は、半導体層２１０の上に電極２２０が設けられている。電極２２０は、硬い金属層２５０と、柔らかい金属層２６０を有するが、金属層２６０の厚みは、金属層２５０の厚み以下である。そのため、図３Ｂに示すように、比較例に係る半導体チップ２００では、突起部２４０が強固なものとならない。よって、マウント工程において突起部２４０を用いて、半導体チップ２００とフレーム凸部１２を嵌合させ、半導体チップのずれを抑制することは困難である。

【0027】

（第１の実施形態の製造方法）
次に、図５および図６を参照して、第１の実施形態に係る半導体装置１の製造方法について説明する。図５は、本実施形態に係る半導体装置１の製造方法を説明するための図である。図６は、マウント工程におけるセルフアライメントについて説明するための図である。

【0028】

まず、図５（１）に示すように、平坦なリードフレーム部材６０を用意する。リードフレーム部材６０は、リードフレーム１０を作製するための板状の材料であり、フレーム主面１１と、フレーム主面１１の反対側の裏面１４とを有する。

【0029】

次に、図５（１）に示すように、プレス機７０を用いて、リードフレーム部材６０の裏面１４から、リードフレーム部材６０をプレスする。これにより、図５（２）に示すように、フレーム主面１１にフレーム凸部１２を形成する。

【0030】

次に、図５（３）に示すように、半導体チップ２０をリードフレーム１０にマウントする。より詳しくは、まず、フレーム凸部１２に接合材３０を塗布し、次に、チップマウンターを用いて半導体チップ２０をマウントする。このとき、図６に示すように、半導体チップ２０のマウント位置がずれていたとしても、フレーム凸部１２と凹部Ｃとが嵌合するように半導体チップ２０が自動的に移動するセルフアライメント効果が生じる。すなわち、電極２２の突起部２４がフレーム凸部１２を囲うように移動する。より詳しくは、図６に示す例において、半導体チップ２０は、２点鎖線の位置から矢印の方向（右斜め下方向）に移動し、実線で示した半導体チップ２０の位置に移動する。これにより、半導体チップ２０はリードフレーム１０の所定位置（フレーム凸部１２）に接合される。

【0031】

以上の工程により、半導体装置１を製造することができる。このように、第１の実施形態に係る半導体装置１の製造方法によれば、フレーム凸部１２を有するリードフレーム１０と、フレーム凸部１２を囲う突起部２４を有する半導体チップ２０とを備える半導体装置１を簡易に製造することができる。すなわち、位置調整工程を加えることによる工程難度の上昇や、別途の治具を必要とすることによるコストの上昇などを回避し、簡易かつ低コストで半導体装置１を製造することができる。

【0032】

なお、半導体チップ２０は、たとえば次のように製造される。

【0033】

まず、半導体層２１と、半導体層２１の底部に設けられた電極層と有する半導体ウェーハ（図示せず）を用意する。当該電極層は、電極主面側（外側）から順に、ダイシング後に電極２２の金属層２５となる硬い金属層と、ダイシング後に電極２２の金属層２６となる柔らかい金属層とを有する。

【0034】

次に、電極層と反対側からダイシングブレードを当て半導体ウェーハをダイシングすることにより半導体チップ２０を形成する。ダイシングの際、電極層において、柔らかい金属層が大きく伸びる一方、硬い金属層はあまり伸びない。そのため、硬い金属層が厚みを維持したまま下方に変形し、当該変形により生じた隙間を柔らかい金属層が埋めるように変形する。これにより、図３Ａに示すように、硬い金属層２５と、柔らかい金属層２６とを有する突起部２４が形成される。また、図３Ａに示すように、突起部２４の外側面２４ａは、半導体層２１の側面２１ａと面一となる。より詳しくは、突起部２４の外側面２４ａを含む電極２２の側面２２ａは、半導体層２１の側面２１ａと面一となる。さらに、ダイシングは半導体チップ２０の四方において行われるため、突起部２４は電極主面２３を囲むように形成される。

【0035】

なお、上記の説明においては、リードフレーム部材６０の裏面１４からリードフレーム部材６０をプレスすることにより、フレーム凸部１２を形成した。これに限られず、リードフレーム部材６０のフレーム主面１１からリードフレーム部材６０をプレスすることにより、フレーム凸部１２を形成してもよい。また、プレス加工に限らず、リードフレーム部材６０にフレーム凸部１２となる部材を固定することでフレーム凸部１２を形成してもよい。

【0036】

以上説明したように、第１の実施形態に係る半導体装置１によれば、リードフレーム１０にフレーム凸部１２が設けられ、フレーム凸部１２に半導体チップ２０の電極２２が接合され、電極２２がフレーム凸部１２を囲う突起部２４を有する。すなわち、電極主面２３および突起部２４によって画成された凹部Ｃが、フレーム凸部１２と嵌合している。これにより、半導体チップ２０をマウントする際に、セルフアライメント効果が得られるため、半導体チップ２０がフレーム凸部１２に適切にマウントされる。

【0037】

ここで、リードフレームに対する半導体チップの面積占有率について、図１０Ａおよび図１０Ｂを参照して説明する。図１０Ａは、比較例に係る半導体装置の位置ずれについて説明するための図である。図１０Ｂは、比較例に係る半導体装置の角度ずれについて説明するための図である。

【0038】

図１０Ａに示すように、強固な突起部を有していない半導体チップ２００を、リードフレーム１００のフレーム主面１１０に接合する際に、半導体チップ２００がフレーム主面１１０と平行な方向に移動することがある。また、図１０Ｂに示すように、半導体チップ２００を、リードフレーム１００のフレーム主面１１０に接合する際に、半導体チップ２００がフレーム主面１１０と平行な平面内で回転することがある。

【0039】

このように、強固な突起部を有していない半導体チップ２００を凸部を設けていないリードフレーム１００にマウントする場合、平面視で搭載領域ＭＲを半導体チップ２００よりも大きく設計する必要がある。したがって、半導体装置を小型化することが難しくなる。

【0040】

一方、本実施形態に係る半導体装置１では、セルフアライメント効果によりずれが抑制されることから、リードフレーム１０における搭載領域は、半導体チップ２０の大きさと同程度でよい。そのため、リードフレーム１０に対する半導体チップ２０の面積占有率を改善することができ、半導体装置１を小型化することができる。

【0041】

また、セルフアライメント効果によりずれが抑制されるため、半導体チップ２０のマウント工程において、位置調整工程や、別途または専用の治具を必要とせず、半導体装置１を簡易かつ安価に製造できる。

【0042】

また、専用の治具を必要としないため、異なるサイズの半導体チップ２０を容易に製造することができる。

【0043】

なお、たとえば半導体装置１が縦型のＮｃｈ ＭＯＳＦＥＴである場合や、半導体装置１がＦＲＤであり、電極２２がＦＲＤのカソード電極である場合、半導体層２１のうち、電極２２に接する面はｎ型半導体領域となる。この場合、金属層２６と半導体層２１との間に、当該ｎ型半導体領域と電極２２とのオーミック接合を形成する第３の金属層が設けられてもよい。第３の金属層の材料は、たとえばチタンである。チタンは、金属層２６の一例であるアルミニウムと比べるとヤング率は大きいものの、金属層２６と比べて厚みが十分小さければ、ダイシングの際に強固な突起部２４の形成が可能である。このように、第３の金属層を設けることにより、電極２２がｎ型半導体領域に接する場合であっても、電気特性を損なうことなく突起部２４を形成することができる。

【0044】

また、半導体層２１において電極２２と接する面は平坦であってもよい。すなわち、半導体層２１自体が、フレーム凸部１２を囲う突起部を有していなくてもよい。これにより、半導体の特性への影響を抑制することができる。さらに、金属層２５，２６の厚みを均一にすることができ、電極主面２３を囲う均一な突起部２４を形成することができる。そのため、半導体チップ２０をマウントする際に、半導体チップ２０がフレーム主面１１と平行な軸を中心に回転することを抑制することができる。なお、半導体層２１と電極２２の密着性を向上させるために、半導体の特性への影響が少ない範囲で、半導体層２１のうち電極２２に接する面が粗化されている場合も、半導体層２１において電極２２と接する面が平坦であることに含まれる。

【0045】

また、図２に示すように、フレーム凸部１２の高さＬ１は、突起部２４の高さＬ２より高くてもよい。これにより、半導体チップ２０を接合する際に、半導体チップ２０の突起部２４の先端とリードフレーム１０のフレーム主面１１が離間するため、突起部２４の先端がフレーム主面１１に当接することによる接合強度の低下を抑制することができる。

【0046】

また、図２に示すように、凹部Ｃに充填される接合材３０の厚みＬ３は、突起部２４の高さＬ２よりも小さくてもよい。これにより、突起部２４によるセルフアライメント効果を向上させることができる。

【0047】

（第１の実施形態の変形例１）
図７Ａおよび図７Ｂを参照して、第１の実施形態の変形例１について説明する。図７Ａは、本変形例に係る半導体装置の平面図である。図７Ｂは、本変形例に係る半導体装置の図７ＡにおけるＩＩ－ＩＩ線に沿う断面図である。

【0048】

本変形例と第１の実施形態との相違点の１つは、フレーム凸部の形状である。以下、本変形例について、第１の実施形態との相違点を中心に説明し、同様の部分の説明は省略する。

【0049】

図７Ａおよび図７Ｂに示すように、本変形例において、リードフレーム１０Ａのフレーム凸部は、格子状に整列した複数の小凸部１２ａを有する。複数の小凸部１２ａの形状は、たとえば四角錐台形状である。

【0050】

このように、複数の小凸部１２ａを設けることにより、異なるサイズの半導体チップ２０を、リードフレーム１０Ａに接合することができる。サイズの小さい半導体チップ２０については、小凸部１２ａ間の隙間に突起部２４が位置するようにリードフレーム１０Ａに接合すればよい。よって、本変型例によれば、一種類のリードフレーム１０Ａにより、複数種類の半導体チップ２０に対応することができる。

【0051】

また、接合の際に接合材３０が小凸部１２ａ間の隙間に浸透しやすく、接合後、接合材３０は、第１の実施形態よりも多くの表面積を有することとなるため、リードフレーム１０Ａと半導体チップ２０の接合強度を向上させることができる。

【0052】

なお、このような複数の小凸部１２ａは、複数の小凸部１２ａに対応する型を有するプレス機を用いて、リードフレーム１０Ａのフレーム主面１１側からプレスすることにより形成してもよい。

【0053】

また、小凸部１２ａの数、各小凸部１２ａの大きさおよび配列形態は、図７Ａおよび図７Ｂに示したものに限定されず、任意である。たとえば、図７Ａでは縦方向と横方向にそれぞれ同じ数の小凸部１２ａが並び、フレーム凸部は、全体として正方形状となっているが、これに限定されず、縦方向と横方向にそれぞれ異なる数の小凸部１２ａが並び、全体として長方形状であってもよい。各小凸部１２ａの平面形状は四角形に限らず、三角形等の他の多角形または円状であってもよい。

【0054】

（第１の実施形態の変形例２）
図８Ａおよび図８Ｂを参照して、第１の実施形態の変形例２について説明する。図８Ａは、本変形例に係る半導体装置の平面図である。図８Ｂは、本変形例に係る半導体装置の図８ＡにおけるＩＩＩ－ＩＩＩ線に沿う断面図である。

【0055】

本変形例と第１の実施形態との相違点の１つは、フレーム凸部の形状である。以下、本変形例について、第１の実施形態との相違点を中心に説明し、同様の部分の説明は省略する。

【0056】

図８Ａおよび図８Ｂに示すように、本変形例では、リードフレーム１０Ｂのフレーム凸部１２Ｂは、四角錐形状を有する。半導体チップ２０は、電極２２の辺がフレーム凸部１２Ｂの辺と平行になるように位置決めされた状態でリードフレーム１０Ｂに接合される。これにより、リードフレーム１０Ｂは、フレーム凸部１２Ｂよりも辺が短い半導体チップ２０であればどのようなサイズにも対応することができる。よって、本変型例によれば、さらに柔軟に、異なるサイズの半導体チップ２０に対応することができる。

【0057】

なお、フレーム凸部１２Ｂは、フレーム凸部１２Ｂに対応する型を有するプレス機を用いて、リードフレーム１０Ｂのフレーム主面１１側からプレスすることにより形成してもよい。

【0058】

また、フレーム凸部１２Ｂは、上面が平らな四角錐台形状であってもよい。

【0059】

（第２の実施形態）
図９を参照して、第２の実施形態に係る半導体装置について説明する。図９は、本実施形態に係る半導体装置の断面図である。以下、本実施形態について、第１の実施形態との相違点を中心に説明し、同様の部分の説明は省略する。

【0060】

図９に示すように、本実施形態に係る半導体装置は、第１の実施形態に係る半導体装置１に加えて、さらに、半導体チップ４０と、半導体チップ４０をリードフレーム１０Ｃに接合する接合材５０とを備える。また、リードフレーム１０Ｃのフレーム主面１１には、半導体チップ４０用のフレーム凸部１３が設けられている。

【0061】

半導体チップ４０は、半導体チップ２０と異なる厚みを有する点以外は、半導体チップ２０と同様の構成を有する。すなわち、半導体チップ４０は、半導体層４１と、半導体層４１の底面に設けられた電極４２とを有する。電極４２は、半導体層４１に接する面と反対側の電極主面４３と、電極主面４３を囲むように設けられた突起部４４とを有する。また、突起部４４の外側面は、半導体層４１の側面と面一である。また、半導体チップ４０の電極４２をリードフレーム１０Ｃのフレーム凸部１３に接合した半導体装置において、突起部４４はフレーム凸部１３を囲う。すなわち、電極主面４３はフレーム凸部１３の頂面１３ｂと対向し、頂面１３ｂが向く方向と垂直な方向でみたとき、突起部４４はフレーム凸部１３を囲む。半導体チップ４０は、フレーム凸部１３と、電極主面４３および突起部４４で画成された凹部とによって位置決めされる。

【0062】

また、フレーム凸部１３は、フレーム凸部１２と高さが異なる。より詳しくは、フレーム凸部１２，１３の高さは、半導体チップ２０，４０を接合した後に、半導体チップ２０の上面の高さと半導体チップ４０の上面の高さが同じ高さＨになるような高さである。よって、図９に示すように、半導体チップ２０よりも半導体チップ４０の方が薄い場合、半導体チップ２０用のフレーム凸部１２よりも半導体チップ４０用のフレーム凸部１３の方が高さが高い。

【0063】

このように、第２の実施形態に係る半導体装置によれば、異なる厚みを有する複数の半導体チップ２０，４０を１つのリードフレーム１０Ｃにマウントする場合に、異なる高さを有するフレーム凸部１２，１３を設けるという簡易な構成により、半導体チップ２０，４０の上面の高さが揃った半導体装置を提供することができる。そのため、たとえば半導体チップ２０と半導体チップ４０の間をワイヤーで電気的に接続するワイヤボンディングを安定化することができる。

【0064】

なお、半導体チップ４０は、半導体チップ２０と同じ厚みであってもよい。この場合、フレーム凸部１３は、フレーム凸部１２と同じ高さであってもよい。

【0065】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0066】

１ 半導体装置
１０，１０Ａ，１０Ｂ，１０Ｃ リードフレーム
１１ フレーム主面
１２，１２Ｂ，１３ フレーム凸部
１２ａ 小凸部
１２ｂ，１３ｂ 頂面
１４ 裏面
２０，４０ 半導体チップ
２１，４１ 半導体層
２２，４２ 電極
２３，４３ 電極主面
２５，２６，４５，４６ 金属層
２４，４４ 突起部
３０，５０ 接合材
６０ リードフレーム部材
７０ プレス機
Ｃ 凹部
Ｈ 高さ
ＭＲ 搭載領域

【図1A】

【図1B】

【図2】

【図3A】

【図3B】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図8A】

【図8B】

【図9】

【図10A】

【図10B】