知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024136995
(43)【公開日】2024-10-04
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/78 20060101AFI20240927BHJP
H01L 23/48 20060101ALI20240927BHJP
【ＦＩ】
H01L29/78 652Q
H01L29/78 653C
H01L29/78 652G
H01L29/78 656A
H01L29/78 652L
H01L23/48 G
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023048323
(22)【出願日】2023-03-24
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(71)【出願人】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】110004026
【氏名又は名称】弁理士法人ｉＸ
(72)【発明者】
【氏名】生野 徹
(72)【発明者】
【氏名】西島 直也
(72)【発明者】
【氏名】大西 孝治
(57)【要約】
【課題】オン抵抗を低減した半導体装置を提供する。
【解決手段】実施形態は、半導体部と、第１電極と、第２電極と、第１制御電極と、第２制御電極と、導電部材と、接合部材と、を備える。第１電極、第２電極、第１制御電極および第２制御電極は、半導体部上に設けられる。導電部材は、半導体部の下に設けられる。接合部材は、半導体部と導電部材との間に設けられる。薄肉部の厚さは、搭載部よりも薄い。平面視で、半導体部および導電部材は、矩形であり、導電部材は、半導体部を搭載する搭載部と搭載部を囲む薄肉部を有する。半導体部の頂点は、薄肉部に位置する。
【選択図】図１
【解決手段】実施形態は、半導体部と、第１電極と、第２電極と、第１制御電極と、第２制御電極と、導電部材と、接合部材と、を備える。第１電極、第２電極、第１制御電極および第２制御電極は、半導体部上に設けられる。導電部材は、半導体部の下に設けられる。接合部材は、半導体部と導電部材との間に設けられる。薄肉部の厚さは、搭載部よりも薄い。平面視で、半導体部および導電部材は、矩形であり、導電部材は、半導体部を搭載する搭載部と搭載部を囲む薄肉部を有する。半導体部の頂点は、薄肉部に位置する。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１面と前記第１面の反対側に位置する第２面とを有する半導体部であって、前記第１面と前記第２面との間に設けられた第１領域と、前記第１面と前記第２面との間に設けられた第２領域と、前記第１領域と前記第２領域とを接続する半導体基板と、を有する半導体部と、
前記第１領域で前記第１面上に設けられた第１電極と、
前記第２領域で前記第１面上に、前記第１電極から離れて設けられた第２電極と、
前記第１領域に設けられ、前記第１電極と前記半導体基板との間に流れる電流を制御する第１制御電極と、
前記第２領域に設けられ、前記第２電極と前記半導体基板との間に流れる電流を制御する第２制御電極と、
前記第２面に対向して配置された第３面と、前記第３面の反対側に位置する第４面と、を有し、前記第３面を介して、前記半導体基板と電気的に接続された導電部材と、
前記半導体基板と前記導電部材との間に設けられた導電性を有する接合部材と、
を備え、
前記導電部材は、
前記第３面と前記第４面との間に設けられた搭載部と、
前記第４面の反対側に位置する第５面を有し、前記第５面と前記第４面との間の厚さが前記搭載部の厚さよりも薄い厚さを有する薄肉部と、
を含み、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記第２面と前記第５面との間に設けられ、
平面視で、
前記導電部材の外周の形状および前記半導体部の外周の形状は、それぞれ矩形であり、
前記導電部材の４つの第１頂点は、前記半導体部の４つの第２頂点に対応して配置され、
前記導電部材の外周は、前記半導体部の外周に一致するか、前記半導体部の外周よりも外側に位置し、
前記４つの第２頂点のうち、少なくとも１つの第２頂点は、前記薄肉部の領域内に位置するように配置された半導体装置。
前記第１領域で前記第１面上に設けられた第１電極と、
前記第２領域で前記第１面上に、前記第１電極から離れて設けられた第２電極と、
前記第１領域に設けられ、前記第１電極と前記半導体基板との間に流れる電流を制御する第１制御電極と、
前記第２領域に設けられ、前記第２電極と前記半導体基板との間に流れる電流を制御する第２制御電極と、
前記第２面に対向して配置された第３面と、前記第３面の反対側に位置する第４面と、を有し、前記第３面を介して、前記半導体基板と電気的に接続された導電部材と、
前記半導体基板と前記導電部材との間に設けられた導電性を有する接合部材と、
を備え、
前記導電部材は、
前記第３面と前記第４面との間に設けられた搭載部と、
前記第４面の反対側に位置する第５面を有し、前記第５面と前記第４面との間の厚さが前記搭載部の厚さよりも薄い厚さを有する薄肉部と、
を含み、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記第２面と前記第５面との間に設けられ、
平面視で、
前記導電部材の外周の形状および前記半導体部の外周の形状は、それぞれ矩形であり、
前記導電部材の４つの第１頂点は、前記半導体部の４つの第２頂点に対応して配置され、
前記導電部材の外周は、前記半導体部の外周に一致するか、前記半導体部の外周よりも外側に位置し、
前記４つの第２頂点のうち、少なくとも１つの第２頂点は、前記薄肉部の領域内に位置するように配置された半導体装置。
【請求項2】
平面視で、前記４つの第２頂点のそれぞれは、前記薄肉部の領域内に位置するように配置された請求項１記載の半導体装置。
【請求項3】
平面視で、前記半導体部は、前記半導体部の外周が前記薄肉部と前記搭載部との境界を囲み、前記境界の外側に位置するように配置された請求項２記載の半導体装置。
【請求項4】
平面視で、前記薄肉部は、前記４つの第１頂点のうちの少なくとも１つの第１頂点を含む三角形の外周形状を有する請求項３記載の半導体装置。
【請求項5】
第１面と前記第１面の反対側に位置する第２面とを有する半導体部であって、前記第１面と前記第２面との間に設けられた第１領域と、前記第１面と前記第２面との間に設けられた第２領域と、前記第１領域と前記第２領域とを接続する半導体基板と、を有する半導体部と、
前記第１領域で前記第１面上に設けられた第１電極と、
前記第２領域で前記第１面上に、前記第１電極から離れて設けられた第２電極と、
前記第１領域に設けられ、前記第１電極と前記半導体基板との間に流れる電流を制御する第１制御電極と、
前記第２領域に設けられ、前記第２電極と前記半導体基板との間に流れる電流を制御する第２制御電極と、
前記第２面に対向して配置された第３面と、前記第３面の反対側に位置する第４面と、を有し、
前記第３面を介して、前記半導体基板と電気的に接続された導電部材と、
前記半導体基板と前記導電部材との間に配置された導電性を有する接合部材と、
を備え、
前記導電部材は、
前記第３面と前記第４面との間に設けられた搭載部と、
前記第４面の反対側に位置する第５面を有し、前記第５面と前記第４面との間の厚さが前記搭載部の厚さよりも薄い複数の薄肉部と、
を含み、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記第２面と前記第５面との間に設けられ、
平面視で、
前記導電部材および前記半導体部の外周は、それぞれ矩形であり、
前記導電部材の４つの第１頂点は、前記半導体部の４つの第２頂点に対応して配置され、
前記導電部材の外周は、前記半導体部の外周に一致するか、前記半導体部の外周よりも外側に位置し、
前記４つの第１頂点は、前記複数の薄肉部の領域内にそれぞれ配置された半導体装置。
前記第１領域で前記第１面上に設けられた第１電極と、
前記第２領域で前記第１面上に、前記第１電極から離れて設けられた第２電極と、
前記第１領域に設けられ、前記第１電極と前記半導体基板との間に流れる電流を制御する第１制御電極と、
前記第２領域に設けられ、前記第２電極と前記半導体基板との間に流れる電流を制御する第２制御電極と、
前記第２面に対向して配置された第３面と、前記第３面の反対側に位置する第４面と、を有し、
前記第３面を介して、前記半導体基板と電気的に接続された導電部材と、
前記半導体基板と前記導電部材との間に配置された導電性を有する接合部材と、
を備え、
前記導電部材は、
前記第３面と前記第４面との間に設けられた搭載部と、
前記第４面の反対側に位置する第５面を有し、前記第５面と前記第４面との間の厚さが前記搭載部の厚さよりも薄い複数の薄肉部と、
を含み、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記第２面と前記第５面との間に設けられ、
平面視で、
前記導電部材および前記半導体部の外周は、それぞれ矩形であり、
前記導電部材の４つの第１頂点は、前記半導体部の４つの第２頂点に対応して配置され、
前記導電部材の外周は、前記半導体部の外周に一致するか、前記半導体部の外周よりも外側に位置し、
前記４つの第１頂点は、前記複数の薄肉部の領域内にそれぞれ配置された半導体装置。
【請求項6】
前記導電部材は、前記第３面に設けられた溝部を有し、
前記溝部は、前記搭載部から前記薄肉部にわたって設けられ、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記溝部内に設けられた請求項５記載の半導体装置。
前記溝部は、前記搭載部から前記薄肉部にわたって設けられ、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記溝部内に設けられた請求項５記載の半導体装置。
【請求項7】
前記導電部材は、前記第３面に設けられた凹部を有し、
前記溝部は、前記凹部から前記薄肉部にわたって設けられ、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記凹部内に設けられた請求項６記載の半導体装置。
前記溝部は、前記凹部から前記薄肉部にわたって設けられ、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記凹部内に設けられた請求項６記載の半導体装置。
【請求項8】
前記導電部材は、前記第３面に設けられた複数の溝部を有し、
前記複数の溝部は、互いに分離され、前記４つの第１頂点に向けてそれぞれ配置され、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記複数の溝部内に設けられた請求項５記載の半導体装置。
前記複数の溝部は、互いに分離され、前記４つの第１頂点に向けてそれぞれ配置され、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記複数の溝部内に設けられた請求項５記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【0002】
１つの共通の半導体基板上に、電気的に分離されたソース電極を有する２つのトランジスタを形成し、半導体基板を２つのトランジスタのドレイン電極とした半導体装置が知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特許第３６５０００８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の実施形態は、オン抵抗を低減した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0005】
実施形態に係る半導体装置は、第１面と前記第１面の反対側に位置する第２面とを有する半導体部であって、前記第１面と前記第２面との間に設けられた第１領域と、前記第１面と前記第２面との間に設けられた第２領域と、前記第１領域と前記第２領域とを接続する半導体基板と、を有する半導体部と、前記第１領域で前記第１面上に設けられた第１電極と、前記第２領域で前記第１面上に、前記第１電極から離れて設けられた第２電極と、前記第１領域に設けられ、前記第１電極と前記半導体基板との間に流れる電流を制御する第１制御電極と、前記第２領域に設けられ、前記第２電極と前記半導体基板との間に流れる電流を制御する第２制御電極と、前記第２面に対向して配置された第３面と、前記第３面の反対側に位置する第４面と、を有し、前記第３面を介して、前記半導体基板と電気的に接続された導電部材と、前記半導体基板と前記導電部材との間に設けられた導電性を有する接合部材と、を備える。前記導電部材は、前記第３面と第４面との間に設けられた搭載部と、前記第４面の反対側に位置する第５面を有し、前記第５面と前記第４面との間の厚さが前記搭載部の厚さよりも薄い厚さを有する薄肉部と、を含む。前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記第２面と前記第５面との間にも設けられる。平面視で、前記導電部材の外周の形状および前記半導体部の外周の形状は、それぞれ矩形であり、前記導電部材の４つの第１頂点は、前記半導体部の４つの第２頂点に対応して配置され、前記導電部材の外周は、前記半導体部の外周に一致するか、前記半導体部の外周よりも外側に位置し、前記４つの第２頂点のうち、少なくとも１つの第２頂点は、前記薄肉部の領域内に位置するように配置される。
【図面の簡単な説明】
【0006】
【図1】第１の実施形態に係る半導体装置を例示する模式的な平面図である。
【図2】第１の実施形態に係る半導体装置を例示する模式的な側面図である。
【図4】第１の実施形態に係る半導体装置の一部を例示する模式的な側面図である。
【図5】比較例の半導体装置の一部を例示する模式的な側面図である。
【図6】比較例の半導体装置の一部を例示する模式的な側面図である。
【図7】第１の実施形態に係る半導体装置の一部を例示する模式的な側面図である。
【図8】第１の実施形態の変形例に係る半導体装置を例示する模式的な平面図である。
【図9】第１の実施形態の他の変形例に係る半導体装置を例示する模式的な平面図である。
【図10】第２の実施形態に係る半導体装置を例示する模式的な平面図である。
【図11】第２の実施形態に係る半導体装置の一部である導電部材を例示する模式的な斜視図である。
【図12】第２の実施形態に係る半導体装置の一部を例示する模式図である。
【図13】第２の実施形態に係る半導体装置の一部を例示する模式図である。
【図14】第２の実施形態の変形例に係る半導体装置を例示する模式的な側面図である。
【図15】第２の実施形態の変形例に係る半導体装置の一部を例示する模式的な斜視図である。
【図16】第２の実施形態の他の変形例に係る半導体装置を例示する模式的な側面図である。
【図17】第２の実施形態の他の変形例に係る半導体装置の一部を例示する模式的な斜視図である。
【発明を実施するための形態】
【0007】
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明および図面において、ｎ＋、ｎ－およびｐ＋、ｐの表記は、各不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」および「－」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「－」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にｐ形不純物とｎ形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。なお、キャリア濃度は、実効的な不純物濃度とみなすものとする。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明および図面において、ｎ＋、ｎ－およびｐ＋、ｐの表記は、各不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」および「－」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「－」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にｐ形不純物とｎ形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。なお、キャリア濃度は、実効的な不純物濃度とみなすものとする。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
【0008】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置を例示する模式的な平面図である。
図２は、第１の実施形態に係る半導体装置を例示する模式的な側面図である。
図３は、図１のＩＩＩ－ＩＩＩ線における模式的な断面図である。
図１～図３に示すように、本実施形態に係る半導体装置１は、半導体部５０と、第１電極１０と、第２電極２０と、第１制御電極７１と、第２制御電極７２と、導電部材３０と、接合部材８０と、を備える。第１電極１０は、第１ソースパッドＳ１に電気的に接続されている。第２電極２０は、第２ソースパッドＳ２に電気的に接続されている。第１電極１０および第２電極２０は、それぞれソース電極として機能する。第１制御電極７１は、第１ゲートパッドＧ１に電気的に接続されている。第２制御電極７２は、第２ゲートパッドＧ２に接続されている。第１制御電極７１および第２制御電極７２は、ゲート電極として機能する。
図１は、第１の実施形態に係る半導体装置を例示する模式的な平面図である。
図２は、第１の実施形態に係る半導体装置を例示する模式的な側面図である。
図３は、図１のＩＩＩ－ＩＩＩ線における模式的な断面図である。
図１～図３に示すように、本実施形態に係る半導体装置１は、半導体部５０と、第１電極１０と、第２電極２０と、第１制御電極７１と、第２制御電極７２と、導電部材３０と、接合部材８０と、を備える。第１電極１０は、第１ソースパッドＳ１に電気的に接続されている。第２電極２０は、第２ソースパッドＳ２に電気的に接続されている。第１電極１０および第２電極２０は、それぞれソース電極として機能する。第１制御電極７１は、第１ゲートパッドＧ１に電気的に接続されている。第２制御電極７２は、第２ゲートパッドＧ２に接続されている。第１制御電極７１および第２制御電極７２は、ゲート電極として機能する。
【0009】
半導体部５０は、導電部材３０上に配置される。接合部材８０は、半導体部５０と導電部材３０との間に配置される。半導体部５０は、第１面５１と第２面５２とを有する。第２面５２は、第１面５１の反対側に位置する面である。
【0010】
以下では、ＸＹＺの３次元座標系を用いて説明することがある。Ｘ軸およびＹ軸は、互いに直交する。Ｘ軸およびＹ軸を含む平面は、第１面５１または第２面５２に平行であるものとする。Ｚ軸は、Ｘ軸およびＹ軸に直交する。第２面５２から第１面５１に向かう方向をＺ軸の正方向とする。Ｚ軸の正方向を「上」、「上方」と呼び、Ｚ軸の負方向を「下」、「下方」と呼ぶことがあるが、これらの呼び方は重力の方向を示すものではない。「上」から見る場合および「下」から見る場合を平面視ということがある。また、ＸＹ平面に直交する方向から見る場合を側面視ということがある。
【0011】
半導体部５０の第２面５２には、導電層５６が設けられている。導電層５６は、半導体部５０とオーミック接続されている。半導体部５０は、導電層５６および導電性を有する接合部材８０を介して、導電部材３０に電気的に接続されている。
【0012】
導電層５６は、半導体基板５３に電気的に接続されている。図３に関連して後述するように、半導体装置１は、第１トランジスタＱ１および第２トランジスタＱ２を含んでおり、第１トランジスタＱ１および第２トランジスタＱ２は、共通の半導体基板５３、導電層５６、接合部材８０および導電部材３０で電気的に接続されている。第１トランジスタＱ１および第２トランジスタＱ２は、電気的に分離された第１電極１０および第２電極２０を有しており、第１トランジスタＱ１および第２トランジスタＱ２がオンすると、半導体基板５３、導電層５６、接合部材８０および導電部材３０を介して、第１電極１０と第２電極２０との間が導通する。つまり、第１トランジスタＱ１および第２トランジスタＱ２は、双方向のスイッチを構成する。
【0013】
半導体部５０において、半導体基板５３は、第１トランジスタＱ１および第２トランジスタＱ２の共通のドレイン電極に対応する。電気的には、第１トランジスタＱ１および第２トランジスタＱ２の共通のドレイン電極である半導体基板５３は、導電層５６、接合部材８０および導電部材３０に積層されている。
【0014】
導電部材３０は、高い導電率を有する金属等によって形成されている。導電部材３０は、Ｚ軸方向の長さ、つまり導電部材３０の厚さは、十分に厚い。例えば、導電部材３０の厚さは、半導体部５０の厚さと同程度から７倍程度であり、０．０５ｍｍ～０．３ｍｍ程度とされる。導電部材３０の導電率は、第１半導体層５４、半導体基板５３、導電層５６および接合部材８０よりも、十分高い。導電部材３０を第１トランジスタＱ１および第２トランジスタＱ２の共通のドレイン電極に並列に接続することによって、半導体装置１は、低いオン抵抗を有する双方向スイッチとして機能する。
【0015】
導電部材３０の構成について説明する。
図１に示すように、導電部材３０の外周は、平面視で、４つの頂点（第１頂点）３３ａ～３３ｄを有する矩形である。導電部材３０の外周は、平面視で、辺部Ｌ３３ａｂ～Ｌ３３ｄａで形成される矩形である。辺部Ｌ３３ａｂは、頂点３３ａ、３３ｂの間の直線である。辺部Ｌ３３ｂｃは、頂点３３ｂ、３３ｃの間の直線である。辺部Ｌ３３ｃｄは、頂点３３ｃ、３３ｄの間の直線である。辺部Ｌ３３ｄａは、頂点３３ｄ、３３ａの間の直線である。導電部材３０は、このような、矩形の板状の部材である。
図１に示すように、導電部材３０の外周は、平面視で、４つの頂点（第１頂点）３３ａ～３３ｄを有する矩形である。導電部材３０の外周は、平面視で、辺部Ｌ３３ａｂ～Ｌ３３ｄａで形成される矩形である。辺部Ｌ３３ａｂは、頂点３３ａ、３３ｂの間の直線である。辺部Ｌ３３ｂｃは、頂点３３ｂ、３３ｃの間の直線である。辺部Ｌ３３ｃｄは、頂点３３ｃ、３３ｄの間の直線である。辺部Ｌ３３ｄａは、頂点３３ｄ、３３ａの間の直線である。導電部材３０は、このような、矩形の板状の部材である。
【0016】
導電部材３０は、薄肉部３２と搭載部３４とを有する。薄肉部３２は、導電部材３０の外縁で搭載部３４に連続して設けられており、搭載部３４を囲んでいる。平面視で、薄肉部３２と搭載部３４との境界は、４つの頂点３５ａ～３５ｄを有する矩形である。薄肉部３２と搭載部３４との境界を搭載部３４の外周ということがある。搭載部３４の外周は、辺部Ｌ３５ａｂ～Ｌ３５ｄａで形成される矩形である。辺部Ｌ３５ａｂは、頂点３５ａ、３５ｂの間の直線である。辺部Ｌ３５ｂｃは、頂点３５ｂ、３５ｃの間の直線である。辺部Ｌ３５ｃｄは、頂点３５ｃ、３５ｄの間の直線である。辺部Ｌ３５ｄａは、頂点３５ｄ、３５ａの間の直線である。搭載部３４は、４つの頂点３５ａ～３５ｄおよび４つの辺部Ｌ３５ａｂ～Ｌ３５ｄａで囲まれた矩形の部分である。薄肉部３２は、４つ頂点３３ａ～３３ｄおよび４つの辺部Ｌ３３ａｂ～Ｌ３３ｄａで囲まれた矩形の部分と搭載部３４の外周との間の部分である。
【0017】
図２に示すように、導電部材３０は、第３面３１ａ、第４面３１ｂおよび第５面３１ｃを有する。導電部材３０の第３面３１ａは、全面にわたってほぼ平坦な面であり、半導体部５０の第２面５２に対向して配置されている。第３面３１ａは、搭載部３４の面である。第４面３１ｂは、第３面３１ａの反対側に位置する面である。第４面３１ｂは、全面にわたってほぼ平坦な面である。第５面３１ｃは、薄肉部３２の面である。第５面３１ｃは、第３面３１ａと同じ側に位置し、第４面３１ｂの反対側に位置する面である。なお、図２では、図示の煩雑さを避けるため、導電層５６の表記を省略している。図４～図７、図１２、１３についても同様に導電層５６の表記を省略している。
【0018】
搭載部３４の厚さは、搭載部３４の全体にわたって、ほぼ一定である。薄肉部３２の厚さは、搭載部３４の厚さよりも薄い。薄肉部３２の厚さは、Ｚ軸方向に沿って、第３面３１ａから第５面３１ｃにわたる長さである。搭載部３４の厚さは、Ｚ軸方向に沿って、第３面３１ａから第４面３１ｂにわたる長さである。図２の具体例では、薄肉部３２は、薄肉部３２と搭載部３４との境界では、搭載部３４と同じ厚さであり、境界から薄肉部３２の外縁に向かって次第に薄くなる。薄肉部３２の面である第５面３１ｃは、曲面であり、側面視で、第５面３１ｃは、第５面３１ｃ側に中心を有する円または楕円の円弧の一部である。
【0019】
薄肉部の形状は、この例に限らず、他の形状であってもよい。例えば、薄肉部は、薄肉部と搭載部との境界から直線的に厚さが低減されるようにしてもよい。あるいは、薄肉部は、薄肉部と搭載部との境界から階段上に厚さが低減されるようにしてもよい。
【0020】
半導体部５０は、平面視で、頂点（第２頂点）５３ａ～５３ｄを有する矩形の板状の部材である。半導体部５０の平面視での外周は、辺部Ｌ５３ａｂ～Ｌ５３ｄａで形成される矩形である。辺部Ｌ５３ａｂは、頂点５３ａ、５３ｂの間の直線である。辺部Ｌ５３ｂｃは、頂点５３ｂ、５３ｃの間の直線である。辺部Ｌ５３ｃｄは、頂点５３ｃ、５３ｄの間の直線である。辺部Ｌ５３ｄａは、頂点５３ｄ、５３ａの間の直線である。
【0021】
平面視において、半導体部５０は、半導体部５０の外周が、搭載部３４の外周と薄肉部３２の外周との間に位置するように配置される。つまり、半導体部５０の頂点５３ａ～５３ｄは、搭載部３４の頂点３５ａ～３５ｄと薄肉部３２の頂点３３ａ～３３ｄとの間にそれぞれ位置する。半導体部５０の辺部Ｌ５３ａｂ～Ｌ５３ｄａは、搭載部３４の辺部Ｌ３５ａｂ～Ｌ３５ｄａと薄肉部３２の辺部Ｌ３３ａｂ～Ｌ３３ｄａとの間にそれぞれ位置する。半導体装置１への熱ストレス印加時に発生する応力を均等化する観点から、好ましくは、半導体部５０の辺部Ｌ５３ａｂ～Ｌ５３ｄａは、薄肉部３２の辺部Ｌ３３ａ～Ｌ３３ｄにそれぞれほぼ平行に位置するように配置され、搭載部３４の辺部Ｌ３５ａ～Ｌ３５ｄにそれぞれほぼ平行に位置するように配置される。
【0022】
半導体部５０の第２面５２と導電部材３０の第３面３１ａとの間に、接合部材８０が設けられている。接合部材８０は、半導体部５０の第２面５２と導電部材３０の第５面３１ｃとの間にも設けられている。
【0023】
導電部材３０では、第３面３１ａから第５面３１ｃにわたるＺ軸方向の長さは、第３面３１ａから第４面３１ｂにわたるＺ軸方向の長さよりも短い。そのため、第２面５２と第５面３１ｃとの間の接合部材８０の厚さは、第２面５２と第３面３１ａとの間の接合部材８０の厚さよりも厚い。
【0024】
接合部材８０は、例えばハンダ、導電性接着剤または導電性ペースト等である。導電部材３０は、例えば、ＣｕやＡｌ等を含む合金等で形成されている。半導体部５０は、Ｓｉ等で形成されている。接合部材８０および導電部材３０の線膨張係数は、半導体部５０の線膨張係数より大きい。そのため、これらを含む半導体装置１に熱ストレスを印加すると、半導体部５０、接合部材８０および導電部材３０の線膨張の違いにより、半導体部５０に応力が集中する。熱ストレスによる応力は、半導体部５０の外縁で集中することがあり、半導体部５０の頂点５３ａ～５３ｄを含む角の部分でより集中する場合がある。
【0025】
接合部材８０の弾性係数は、導電部材３０および半導体部５０の弾性係数よりも小さい。つまり、接合部材８０は、導電部材３０および半導体部５０よりも柔らかい。そのため、半導体装置１に熱ストレスが印加され、導電部材３０が線膨張係数に応じて変形しても、接合部材８０がその変形を緩和して、半導体部５０に対する応力の集中を緩和することができる。本実施形態に係る半導体装置１では、半導体部５０の外縁付近において、接合部材８０の厚さが厚くなるように導電部材３０の薄肉部３２を形成しているので、半導体部５０の全体にわたって、熱ストレスによる応力の集中を緩和することができる。
【0026】
一方、導電部材３０の搭載部３４と半導体部５０との間では、接合部材８０の厚さは十分に薄い。接合部材８０の導電率が導電部材３０の導電率が小さい場合には、接合部材８０の搭載部３４における厚さを薄くすることによって、半導体部５０と導電部材３０との間の電気抵抗を低減することができ、半導体装置１のオン抵抗をより低くすることが可能になる。また、搭載部３４と半導体部５０との間で接合部材８０が十分に薄いことによって、熱抵抗が低減され、半導体装置１の発熱を抑制し、温度上昇にともなうオン抵抗の上昇を抑制することができる。
【0027】
図４は、本実施形態に係る半導体装置の一部を例示する模式的な側面図である。
図５および図６は、比較例の半導体装置の一部を例示する模式的な側面図である。
図４～図６は、本実施形態に係る半導体装置１において、導電部材３０の薄肉部３２深さと接合部材８０の厚さとの関係を示している。
図４～図６では、Ｈ１～Ｈ３は、薄肉部３２の深さを表している。薄肉部３２の深さは、Ｚ軸に平行な方向であって、第３面３１ａから第４面３１ｂにわたる長さから、辺部Ｌ３３ｄａから第４面３１ｂにわたる長さを差し引いた長さである。
図４には、薄肉部３２の深さＨ１が適切な場合の例が示されている。
図５には、薄肉部３２の深さＨ２が浅すぎる場合の例が示されている。
図６には、薄肉部３２の深さＨ３が深すぎる場合の例が示されている。
図４～図６に示すように、深さＨ１～Ｈ３の関係は、Ｈ２＜Ｈ１＜Ｈ３である。図４～図６のそれぞれの場合において、薄肉部３２に導入される接合部材８０の体積は、同じであるものとする。
図５および図６は、比較例の半導体装置の一部を例示する模式的な側面図である。
図４～図６は、本実施形態に係る半導体装置１において、導電部材３０の薄肉部３２深さと接合部材８０の厚さとの関係を示している。
図４～図６では、Ｈ１～Ｈ３は、薄肉部３２の深さを表している。薄肉部３２の深さは、Ｚ軸に平行な方向であって、第３面３１ａから第４面３１ｂにわたる長さから、辺部Ｌ３３ｄａから第４面３１ｂにわたる長さを差し引いた長さである。
図４には、薄肉部３２の深さＨ１が適切な場合の例が示されている。
図５には、薄肉部３２の深さＨ２が浅すぎる場合の例が示されている。
図６には、薄肉部３２の深さＨ３が深すぎる場合の例が示されている。
図４～図６に示すように、深さＨ１～Ｈ３の関係は、Ｈ２＜Ｈ１＜Ｈ３である。図４～図６のそれぞれの場合において、薄肉部３２に導入される接合部材８０の体積は、同じであるものとする。
【0028】
図４に示すように、薄肉部３２の深さＨ１が適切な場合には、薄肉部３２に導入された接合部材８０の厚さは、深さＨ１にほぼ等しい。また、接合部材８０は、半導体部５０の辺部Ｌ５３ｄａの位置をはみ出すことがない。
【0029】
図５に示すように、薄肉部３２の深さＨ２が浅すぎる場合には、薄肉部３２に導入された接合部材８０の厚さは、深さＨ２にほぼ等しい。一方、接合部材８０は、半導体部５０の辺部Ｌ５３ｄａを超えて、はみ出した結果、半導体部５０の側面に到達し得る。深さＨ２がさらに浅い場合には、薄肉部３２に導入された接合部材８０は、半導体部５０の側面からさらに上面にまで這い上がり得る。半導体部５０の側面や上面には、異なる電位を有する電極等が形成される場合があり、はみ出した接合部材８０により、半導体装置１の短絡故障等を生じるおそれがある。
【0030】
図６に示すように、薄肉部３２の深さＨ３が深すぎる場合には、薄肉部３２に導入された接合部材８０の厚さは、深さＨ３よりも薄い。そのため、熱ストレスによる導電部材３０の膨張、収縮による応力の集中に対する接合部材８０の緩和効果が低減される。接合部材８０がハンダ等の場合には、接合部材８０と第５面３１ｃとの接触面積が小さくなると、濡れ面積も小さくなるので、接合部材８０が半導体部５０の側面に流れる場合があり、図５に示した例と同様に、半導体装置１の短絡故障等を生じるおそれがある。
【0031】
上述のように、薄肉部３２には、適切な深さが存在し得る。
図７は、第１の実施形態に係る半導体装置の一部を例示する模式的な側面図である。
図７には、薄肉部３２の適切な深さＨ１を設定するための一例が示されている。本実施形態に係る半導体装置１では、薄肉部３２の適切な深さＨ１を設定するために、以下の導電部材３０の形状と半導体部５０の形状との間の相互の関係が満たされることが好ましい。すなわち、導電部材３０の形状と半導体部５０の形状との間の相互の関係とは、導電部材３０の厚さが、半導体部５０の厚さの１倍～７倍程度であり、導電部材３０の厚さが、０．０５ｍｍ～０．３０ｍｍ程度である。また、半導体部５０の辺部Ｌ５３ｄａの位置は、導電部材３０の辺部Ｌ３３ｄａの位置と同程度から０．１ｍｍ程度内側である。
図７は、第１の実施形態に係る半導体装置の一部を例示する模式的な側面図である。
図７には、薄肉部３２の適切な深さＨ１を設定するための一例が示されている。本実施形態に係る半導体装置１では、薄肉部３２の適切な深さＨ１を設定するために、以下の導電部材３０の形状と半導体部５０の形状との間の相互の関係が満たされることが好ましい。すなわち、導電部材３０の形状と半導体部５０の形状との間の相互の関係とは、導電部材３０の厚さが、半導体部５０の厚さの１倍～７倍程度であり、導電部材３０の厚さが、０．０５ｍｍ～０．３０ｍｍ程度である。また、半導体部５０の辺部Ｌ５３ｄａの位置は、導電部材３０の辺部Ｌ３３ｄａの位置と同程度から０．１ｍｍ程度内側である。
【0032】
長さｄは、辺部Ｌ３５ｄａのＸ軸上の位置から辺部Ｌ３３ｄａのＸ軸上の位置までの長さであり、薄肉部３２のＸ軸方向の長さである。長さｄ／２は、辺部Ｌ３５ｄａのＸ軸上の位置から辺部Ｌ３３ｄａのＸ軸上の位置までの長さの１／２の長さである。この例では、薄肉部３２の厚さは、外縁に向かうほど薄いので、ｄ／２における深さＨ１’は、ｄにおける深さＨ１よりも薄い。
【0033】
θは、搭載部３４と薄肉部３２との境界、すなわち、辺部Ｌ３５ｄａにおける第２面５２に対する角度を示している。接合部材８０がハンダ等の場合には、十分な体積の接合部材８０が薄肉部３２に導入されるように、第５面３１ｃで接合部材８０が十分に濡れる角度が設定される。接合部材８０の濡れ性接触角θＬとすると、角度θは、以下の式（１）を満足することが好ましい。
【0034】
θ＝θＬ±１０％ （１）
【0035】
接合部材８０がハンダ等の場合には、式（１）を満たした上で、Ｈ１は、以下の式（２）を満たすことが好ましい。
【0036】
Ｈ１＝５ｈ±３ｈ （２）
ここで、ｈは、搭載部３４における接合部材８０の厚さである。接合部材８０の厚さは、Ｚ軸の方向に沿って、第２面５２から第３面３１ａにわたる長さである。この例のように、Ｈ１’＜Ｈ１の場合には、式（２）のＨ１をＨ１’に置き換えた場合に、Ｈ１’が式（２）を満たすことが好ましい。
ここで、ｈは、搭載部３４における接合部材８０の厚さである。接合部材８０の厚さは、Ｚ軸の方向に沿って、第２面５２から第３面３１ａにわたる長さである。この例のように、Ｈ１’＜Ｈ１の場合には、式（２）のＨ１をＨ１’に置き換えた場合に、Ｈ１’が式（２）を満たすことが好ましい。
【0037】
式（１）および式（２）は、少なくとも一方を満たすことが好ましく、両方を満たすことがより好ましい。式（１）および式（２）の関係を満たすことによって、適切な厚さの接合部材８０を薄肉部３２に設けることができる。
【0038】
図４～図７では、辺部Ｌ３３ｄａの方向から見た場合の例について説明したが、他の辺部から見た場合も同様に、式（１）および式（２）の関係を満たすことによって、適切な厚さの接合部材８０を薄肉部３２に設けることができる。
【0039】
次に、第１トランジスタＱ１および第２トランジスタＱ２の構成について説明する。図３に戻って説明を続ける。
図３に示すように、半導体部５０は、半導体基板５３と、半導体基板５３上に設けられた第１半導体層５４と、第１半導体層５４内に設けられた第２半導体層１３および第３半導体層１４と、第２半導体層１３内に設けられた第４半導体層１５と、第３半導体層１４内に設けられた第５半導体層１６とを有する。
図３に示すように、半導体部５０は、半導体基板５３と、半導体基板５３上に設けられた第１半導体層５４と、第１半導体層５４内に設けられた第２半導体層１３および第３半導体層１４と、第２半導体層１３内に設けられた第４半導体層１５と、第３半導体層１４内に設けられた第５半導体層１６とを有する。
【0040】
半導体基板５３は、例えば、ｎ型のシリコン基板である。第１半導体層５４は、例えば、ｎ型のシリコン層である。第１半導体層５４のｎ型不純物濃度は、半導体基板５３のｎ型不純物濃度よりも低い。第１半導体層５４は、半導体基板５３上に例えばエピタキシャル成長される。
【0041】
第２半導体層１３および第３半導体層１４は、例えば、ｐ型のシリコン層である。第２半導体層１３の底面、側面、第３半導体層１４の底面、および側面に、第１半導体層５４が接している。
【0042】
第４半導体層１５および第５半導体層１６は、例えば、ｎ型のシリコン層である。第４半導体層１５および第５半導体層１６のｎ型不純物濃度は、第１半導体層５４のｎ型不純物濃度よりも高い。第４半導体層１５の底面および側面に、第２半導体層１３が接している。第５半導体層１６の底面および側面に、第３半導体層１４が接している。
【0043】
第１半導体層５４の表面、第２半導体層１３の表面、第３半導体層１４の表面、第４半導体層１５の表面、および第５半導体層１６の表面は、半導体部５０の第１面５１を構成する。半導体基板５３の裏面は、半導体部５０の第２面５２を構成する。
【0044】
半導体部５０は、第１面５１と第２面５２との間に、第１領域６１と第２領域６２を有する。第１領域６１と第２領域６２は、半導体部５０のＸ軸方向に沿って並んでいる。
【0045】
半導体基板５３および第１半導体層５４は、第１領域６１および第２領域６２に共通に設けられている。第２半導体層１３および第４半導体層１５は、第１領域６１に設けられている。第３半導体層１４および第５半導体層１６は、第２領域６２に設けられている。
【0046】
第１領域６１には、ゲート電極である複数の第１制御電極７１が設けられている。第１制御電極７１は、例えばトレンチゲートであり、第１領域６１内をＺ軸方向に沿って延びている。第１制御電極７１の上面、側面、および底面は絶縁膜７３で覆われている。第１制御電極７１の側面は、絶縁膜７３を介して、第２半導体層１３に対向している。
【0047】
第２領域６２には、ゲート電極である複数の第２制御電極７２が設けられている。第２制御電極７２は、例えばトレンチゲートであり、第２領域６２内をＺ軸方向に沿って延びている。第２制御電極７２の上面、側面、および底面は絶縁膜７４で覆われている。第２制御電極７２の側面は、絶縁膜７４を介して、第３半導体層１４に対向している。
【0048】
例えば、複数の第１制御電極７１は、Ｘ軸方向に離隔して並んでおり、複数の第１の制御電極７１のそれぞれは、Ｙ軸方向に延びている。また、複数の第２制御電極７２は、Ｘ軸方向に離隔して並んでおり、複数の第２制御電極７２のそれぞれは、Ｙ軸方向に延びている。
【0049】
半導体部５０の第１領域６１における第１面５１上に、ソース電極である第１電極１０が設けられている。第１電極１０は、半導体部５０の第１面５１において第４半導体層１５に接する第１金属部１１と、第１金属部１１上に設けられた第１ソースパッドＳ１とを有する。
【0050】
第１金属部１１の面積は、第１ソースパッドＳ１の面積よりも広い。第１金属部１１の面積は、第１金属部１１が半導体部５０の第１面５１に接する面積、または第１金属部１１の表面の面積を表す。第１ソースパッドＳ１の面積は、第１ソースパッドＳ１の表面の面積を表す。換言すると、Ｘ－Ｙ平面における第１金属部１１の少なくとも一部の面積は、Ｘ－Ｙ平面における第１ソースパッドＳ１の少なくとも一部の面積よりも広い。
【0051】
第１金属部１１は、例えばアルミニウムを主に含み、半導体部５０との接触抵抗を低減するコンタクト層として機能する。第１ソースパッドＳ１の最表面には、例えばハンダの濡れ性に優れた金膜を含む。その金膜と第１金属部１１と間には、それら両者の密着性を高める例えばニッケル膜が形成される。
【0052】
半導体部５０の第１領域６１における第１面５１上に、第１配線層７７が設けられている。第１配線層７７は、第１制御電極７１と電気的に接続されている。第１配線層７７と第１電極１０との間、および第１配線層７７と半導体部５０の間には、絶縁膜７５が設けられている。
【0053】
半導体部５０の第２領域６２における第１面５１上に、ソース電極である第２電極２０が設けられている。第２電極２０は、半導体部５０の第１面５１において第５半導体層１６に接する第３金属部２１と、第３金属部２１上に設けられた第２ソースパッドＳ２とを有する。
【0054】
第３金属部２１の面積は、第２ソースパッドＳ２の面積よりも広い。第３金属部２１の面積は、第３金属部２１が半導体部５０の第１面５１に接する面積、または第３金属部２１の表面（図３における上面）の面積を表す。第２ソースパッドＳ２の面積は、第２ソースパッドＳ２の表面（図３における上面）の面積を表す。換言すると、Ｘ－Ｙ平面における第３金属部２１の少なくとも一部の面積は、Ｘ－Ｙ平面における第２ソースパッドＳ２の少なくとも一部の面積よりも広い。
【0055】
第３金属部２１は、例えばアルミニウムを主に含み、半導体部５０との接触抵抗を低減するコンタクト層として機能する。第２ソースパッドＳ２の最表面には、例えばハンダの濡れ性に優れた金膜を含む。その金膜と第３金属部２１と間には、それら両者の密着性を高める例えばニッケル膜が形成される。
【0056】
半導体部５０の第２領域６２における第１面５１上に、第２配線層７８が設けられている。第２配線層７８は、第２制御電極７２と電気的に接続されている。第２配線層７８と第２電極２０との間、および第２配線層７８と半導体部５０の間には、絶縁膜７６が設けられている。
【0057】
半導体部５０の第１面５１上に絶縁膜８０が設けられている。絶縁膜８０は、第１電極１０の第１金属部１１および第２電極２０の第３金属部２１を覆っている。また、絶縁膜８０は、第１電極１０の第１ソースパッドＳ１の側面、および第２電極２０の第２ソースパッドＳ２の側面を覆っている。第１電極１０の第１ソースパッドＳ１の表面、および第２電極２０の第２ソースパッドＳ２の表面は、絶縁膜８０から露出している。
【0058】
半導体部５０の第２面５２に、導電層５６が設けられている。導電層５６は、半導体部５０における第１領域６１および第２領域６２に共通に設けられており、第１領域６１と第２領域６２とを電気的に接続する。導電層５６は、半導体基板５３よりも抵抗率の低い金属を含み、Ｓｉを含む半導体基板５３とオーミック接続される金属を含む。導電層５６は、ＡｇやＴｉ、Ｎｉ等を含む。
【0059】
半導体装置１では、以上説明した構造により、半導体基板５３を共有する第１トランジスタＱ１および第２トランジスタＱ２を有する。第１トランジスタＱ１および第２トランジスタＱ２は、Ｘ方向において隣り合っている。第１トランジスタＱ１および第２トランジスタＱ２は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。
【0060】
第１電極１０は第１トランジスタＱ１のソース電極として機能し、第４半導体層１５は第１電極１０と電気的に接続されたソース層として機能する。第１制御電極７１に所定電圧を印加すると、第２半導体層１３における第１制御電極７１と対向する部分にチャネルが形成される。
【0061】
第２電極２０は第２トランジスタＱ２のソース電極として機能し、第５半導体層１６は第２電極２０と電気的に接続されたソース層として機能する。第２制御電極７２に所定電圧を印加すると、第３半導体層１４における第２制御電極７２と対向する部分にチャネルが形成される。
【0062】
第１電極１０と第２電極２０は、互いに離れて配置され、電気的に分離されている。
【0063】
第１電極１０の第１金属部１１上に、例えば２つの第１ソースパッドＳ１が設けられている。第２電極２０の第３金属部２１上に、例えば２つの第２ソースパッドＳ２が設けられている。
【0064】
また、半導体部５０の第１面５１上には、第１配線層７７を介して第１制御電極７１と電気的に接続された第１ゲートパッドＧ１と、第２配線層７８を介して第２制御電極７２と電気的に接続された第２ゲートパッドＧ２が設けられている。第１ゲートパッドＧ１の周囲および第２ゲートパッドＧ２の周囲は絶縁膜７９で覆われ、第１ゲートパッドＧ１の表面および第２ゲートパッドＧ２の表面が絶縁膜７９から露出している。
【0065】
実施形態の半導体装置１は、例えばＬｉイオン電池等のための充放電保護回路に組み込まれ、双方向のスイッチとして使用される。本実施形態に係る半導体装置１では、半導体部５０の第２面５２に対向させ、接合部材８０を介して導電部材３０を配置し、半導体部５０と導電部材３０とを電気的に接続している。導電部材３０は、導電部材３０の導電率が十分に高くなるように構成されているので、第１トランジスタＱ１および第２トランジスタＱ２の直列回路に双方向に電流に流したときの電圧降下を低減することができる。
【0066】
上述では、第１トランジスタＱ１および第２トランジスタＱ２は、トレンチゲート構造を有するものとしたが、これに限らず、その他の任意の適切なトランジスタ構造とすることができる。例えば、第１トランジスタＱ１および第２トランジスタＱ２は、プレーナゲート構造を有するものとしてもよい。
【0067】
本実施形態に係る半導体装置１の効果について説明する。
本実施形態に係る半導体装置１は、半導体部５０と、第１電極１０と、第２電極２０と、第１制御電極７１と、第２制御電極７２と、導電部材３０と、接合部材８０と、を備える。２つのトランジスタＱ１、Ｑ２は、半導体部５０において、半導体基板５３および第１半導体層５４は、トランジスタＱ１、Ｑ２の共通のドレイン電極として機能する。つまり、トランジスタＱ１、Ｑ２では、半導体基板５３および第１半導体層５４を共通とすることによって、ドレイン電極同士が電気的に接続されている。半導体部５０の裏面である第２面５２には、導電性を有する接合部材８０を介して、導電部材３０が配置され、導電部材３０は、半導体部５０の半導体基板５３に電気的に接続されている。導電部材３０の導電率は、半導体基板５３および第１半導体層５４の導電率よりも十分高い。そのため２つのトランジスタＱ１、Ｑ２のドレイン電極同士は、低抵抗で電気的に接続され、半導体装置１は、低オン抵抗の双方向スイッチとすることができる。
本実施形態に係る半導体装置１は、半導体部５０と、第１電極１０と、第２電極２０と、第１制御電極７１と、第２制御電極７２と、導電部材３０と、接合部材８０と、を備える。２つのトランジスタＱ１、Ｑ２は、半導体部５０において、半導体基板５３および第１半導体層５４は、トランジスタＱ１、Ｑ２の共通のドレイン電極として機能する。つまり、トランジスタＱ１、Ｑ２では、半導体基板５３および第１半導体層５４を共通とすることによって、ドレイン電極同士が電気的に接続されている。半導体部５０の裏面である第２面５２には、導電性を有する接合部材８０を介して、導電部材３０が配置され、導電部材３０は、半導体部５０の半導体基板５３に電気的に接続されている。導電部材３０の導電率は、半導体基板５３および第１半導体層５４の導電率よりも十分高い。そのため２つのトランジスタＱ１、Ｑ２のドレイン電極同士は、低抵抗で電気的に接続され、半導体装置１は、低オン抵抗の双方向スイッチとすることができる。
【0068】
導電部材３０は、搭載部３４と薄肉部３２とを有しており、薄肉部３２は、搭載部３４の周囲に設けられている。薄肉部３２の厚さは、搭載部３４の厚さよりも薄い。平面視で、半導体部５０の外周は、薄肉部３２の領域である。搭載部３４と半導体部５０との間には、接合部材８０が設けられ、接合部材８０は、薄肉部３２と半導体部５０との間にも設けられている。薄肉部３２の厚さは、搭載部３４の厚さよりも薄いので、薄肉部３２では、接合部材８０の厚さは、搭載部３４における接合部材８０の厚さよりも厚い。接合部材８０の弾性係数は、半導体部５０および導電部材３０の弾性係数よりも低い。そのため、半導体装置１に熱ストレスを印加した場合に、導電部材３０は、半導体部５０よりも大きく伸縮する。導電部材３０の収縮は、接合部材８０によって緩和される。導電部材３０の伸縮による応力は、半導体部の外縁付近に集中するので薄肉部３２に導入された接合部材８０によって応力集中が緩和される。
【0069】
搭載部３４における接合部材８０の厚さは、薄肉部３２における接合部材８０の厚さよりも薄い。接合部材８０の導電率が導電部材３０の導電率よりも低い場合であっても、半導体部５０と導電部材３０との間の電気抵抗は、十分に低くすることが可能である。また、接合部材８０の熱伝導率が導電部材３０の熱伝導率よりも低い場合であっても、半導体部５０と導電部材３０との間の熱抵抗は、十分に低くすることが可能である。
【0070】
半導体基板を共通のドレイン電極として２つのトランジスタを直列に接続した半導体装置が知られている（例えば、特許文献１）。ドレイン電極の電気抵抗を低減させるために半導体基板に高い導電率を有する金属板を接続することによって、半導体装置のオン抵抗は低減できる。
【0071】
半導体装置は、電子機器を構成する回路基板等に実装する場合に、ハンダ槽を経由させる場合がある。ハンダ槽は、２００℃を超える高温となることもあり、半導体装置に大きな熱ストレスが印加される。また、半導体装置は、半導体装置の保存温度範囲内での温度サイクル試験や所定温度範囲での温度衝撃試験等の信頼性試験を通過することが求められる。
【0072】
導電部材３０は、半導体部５０および接合部材８０よりも高い導電率を有する材料で形成することができ、導電部材３０を十分な厚さとすることは、十分に低い抵抗値を実現する上で有効である。一方、導電部材３０の厚さを厚くすることによって、導電部材３０の体積が増大するので、熱膨張係数によって増大する体積も増大し、これに応じて発生する応力も増大する。本実施形態に係る半導体装置１では、導電部材３０の外縁に薄肉部３２を設けて、薄肉部３２における接合部材８０の体積を増やすことによって、導電部材３０の体積増加によって発生する応力にもとづく半導体部５０の変形を緩和することができる。そのため、熱ストレス環境下においても、本実施形態に係る半導体装置１は、半導体部５０への応力の集中を緩和することができ、低オン抵抗と耐熱環境との両立が可能である。
【0073】
（変形例１）
図８は、第１の実施形態の変形例に係る半導体装置を例示する模式的な平面図である。
図８に示すように、本変形例に係る半導体装置１０１ａは、導電部材１３０ａの構成が、図１に示した半導体装置１の場合と相違する。他の構成は、半導体装置１に場合と同じであり、同一の構成要素には、同一の符号を付して詳細な説明を省略する。
図８は、第１の実施形態の変形例に係る半導体装置を例示する模式的な平面図である。
図８に示すように、本変形例に係る半導体装置１０１ａは、導電部材１３０ａの構成が、図１に示した半導体装置１の場合と相違する。他の構成は、半導体装置１に場合と同じであり、同一の構成要素には、同一の符号を付して詳細な説明を省略する。
【0074】
半導体装置１０１ａの導電部材１３０ａは、薄肉部１３２と搭載部１３４とを有する。薄肉部１３２は、導電部材１３０ａの外縁に設けられており、搭載部１３４を囲んでいる。平面視で、薄肉部１３２と搭載部１３４との境界は、８つの頂点１３５ａ～１３５ｈを有する矩形である。薄肉部１３２と搭載部１３４との境界は、辺部Ｌ１３５ａ～Ｌ１３５ｈで形成される八角形である。辺部Ｌ１３５ａ～Ｌ１３５ｈは、隣り合う２つの頂点の間の直線である。辺部Ｌ１３５ａ、Ｌ１３５ｃ、Ｌ１３５ｅ、Ｌ１３５ｇは、他の辺部よりも短い長さを有している。
【0075】
搭載部３４は、８つの頂点１３５ａ～１３５ｈおよび８つの辺部Ｌ１３５ａ～Ｌ１３５ｈで囲まれた八角形の部分である。薄肉部１３２は、４つ頂点３３ａ～３３ｄおよび４つの辺部Ｌ３３ａｂ～３３ｄａで囲まれた矩形の部分と搭載部１３４との間の部分である。
【0076】
【0077】
平面視において、半導体部５０は、半導体部の外周が、搭載部１３４の外周と薄肉部１３２の外周との間に位置するように配置される。本変形例に係る半導体装置１０１ａでは、搭載部１３４の外周が八角形であるため、半導体部５０の頂点は、図１に示した半導体装置１の場合よりも、搭載部１３４の辺部からより離れて配置される。例えば、頂点５３ａでは、頂点５３ａと辺部Ｌ１３５ａとの間の最短距離は、辺部Ｌ３３ａｂと辺部Ｌ５３ａｂとの間の最短距離よりも長い。つまり、本変形に係る半導体装置１０１ａでは、半導体部５０の頂点を含む角部において、半導体部５０の他の外縁の部分よりも、接合部材８０の体積を十分に大きくすることができる。
【0078】
接合部材を介して、半導体部と導電部材とを接合したモデルを用いて、応力シミュレーションを行うと、半導体部の頂点を含む角部において、応力がより集中する。そのため、本変形例に係る半導体装置１０１ａでは、薄肉部１３２の頂点３３ａ～３３ｄをそれぞれ含む薄肉部１３２の領域を増大させることによって、半導体部５０の頂点を含む角部を覆う接合部材８０の体積を増大させる。これによって、熱ストレスを印加した場合の半導体部５０への応力の集中をより効果的に緩和させることができる。
【0079】
（変形例２）
図９は、第１の実施形態の他の変形例に係る半導体装置を例示する模式的な平面図である。
図９に示すように、本変形例に係る半導体装置１０１ｂは、導電部材１３０ｂの構成が、図１に示した半導体装置１の場合と相違する。他の構成は、半導体装置１に場合と同じであり、同一の構成要素には、同一の符号を付して詳細な説明を省略する。
図９は、第１の実施形態の他の変形例に係る半導体装置を例示する模式的な平面図である。
図９に示すように、本変形例に係る半導体装置１０１ｂは、導電部材１３０ｂの構成が、図１に示した半導体装置１の場合と相違する。他の構成は、半導体装置１に場合と同じであり、同一の構成要素には、同一の符号を付して詳細な説明を省略する。
【0080】
半導体装置１０１ｂの導電部材１３０ｂは、薄肉部１３２ａ～１３２ｄと搭載部１３４ａとを有する。薄肉部１３２ａの外周は、頂点３３ａ、１３５ａ１、１３５ｂ１を含む直角三角形である。薄肉部１３２ｂの外周は、頂点３３ｂ、１３５ｃ１、１３５ｄ１を含む直角三角形である。薄肉部１３２ｃの外周は、頂点３３ｃ、１３５ｅ１、１３５ｆ１を含む直角三角形である。薄肉部１３２ｄの外周は、頂点３３ｄ、１３５ｇ１、１３５ｈ１をｆを含む直角三角形である。
【0081】
図示しないが、薄肉部１３２ａ～１３２ｄの側面視での形状は、例えば、図１および図２に示した半導体装置１の場合と同様に、薄肉部１３２ａ～１３２ｄと搭載部１３４との境界から外縁に向かってそれぞれ次第に薄くなる。
【0082】
平面視において、半導体部５０は、半導体部の外周が、導電部材１３０ｂの外周の内側に位置するように配置される。本変形例に係る半導体装置１０１ｂでは、半導体部５０の頂点５３ａ～５３ｄをそれぞれ含む角部は、薄肉部１３２ａ～１３２ｄにそれぞれ位置するように配置される。具体的には、半導体部５０の頂点５３ａは、頂点３３ａ、１３５ａ１、１３５ｂ１を含む直角三角形の内側に位置するように配置される。半導体部５０の頂点５３ｂは、頂点３３ｂ、１３５ｃ１、１３５ｄ１を含む直角三角形の内側に位置するように配置される。半導体部５０の頂点５３ｃは、頂点３３ｃ、１３５ｅ１、１３５ｆ１を含む直角三角形の内側に位置するように配置される。半導体部５０の頂点５３ｄは、頂点３３ｄ、１３５ｇ１、１３５ｈ１を含む直角三角形の内側に位置するように配置される。
【0083】
図６に関連して説明したように、半導体部と導電部材とを接合したモデルを用いて、応力シミュレーションを行うと、半導体部の頂点を含む角部において、応力がより集中する。半導体部の厚さや形状、導電部材の材質等によっては、半導体部５０の辺部にはほとんど応力が集中せず、もっぱら半導体部５０の角部に応力が集中する場合がある。そのような場合には、本変形例の導電部材１３０ｂを適用することによって、半導体部５０の角部への応力の集中を緩和することができる。本変形例では、導電部材１３０ｂの角部のみに、薄肉部１３２ａ～１３２ｄを形成するので、導電部材１３０ｂの成型加工が容易になるとの利点がある。
【0084】
また、半導体部の厚さや形状、導電部材の材質等によっては、半導体部５０の４つの角部すべてに応力が集中する場合に限らない。また、半導体部５０、接合部材８０および導電部材３０の相互の接合時等に発生し得る位置ずれ等によっても、半導体部５０の４つの角部のうちの一部に応力が集中する場合も生じ得る。そのため、応力シミュレーション等によって、応力が集中する角部に対応する位置に導電部材の薄肉部を設けるようにしてもよい。
【0085】
（第２の実施形態）
図１０は、第２の実施形態に係る半導体装置を例示する模式的な平面図である。
図１１は、第２の実施形態に係る半導体装置の一部である導電部材を例示する模式的な斜視図である。
図１０に示すように、本実施形態に係る半導体装置２０１は、導電部材２３０の構成が、図１に示した半導体装置１の場合と相違する。他の構成は、半導体装置１に場合と同じであり、同一の構成要素には、同一の符号を付して詳細な説明を省略する。
図１０は、第２の実施形態に係る半導体装置を例示する模式的な平面図である。
図１１は、第２の実施形態に係る半導体装置の一部である導電部材を例示する模式的な斜視図である。
図１０に示すように、本実施形態に係る半導体装置２０１は、導電部材２３０の構成が、図１に示した半導体装置１の場合と相違する。他の構成は、半導体装置１に場合と同じであり、同一の構成要素には、同一の符号を付して詳細な説明を省略する。
【0086】
図１０に示すように、半導体装置２０１は、図１に示した導電部材３０に代えて、導電部材２３０を備える。図１０および図１１に示すように、導電部材２３０は、薄肉部１３２ａ～１３２ｄと、搭載部２３４と、溝部２３６ａ～２３６ｄと、を有する。薄肉部１３２ａ～１３２ｄは、図９に関連して説明した変形例の薄肉部１３２ａ～１３２ｄと同じであり、詳細な説明を省略する。
【0087】
導電部材２３０では、搭載部２３４に溝部２３６ａ～２３６ｄが設けられている。溝部２３６ａ～２３６ｄは、導電部材２３０の第３面２３１ａの側で、第３面２３１ａに凹部を形成するように設けられている。第３面２３１ａは、半導体部５０の第２面５２に対向する位置に配置される面である。溝部２３６ａは、導電部材２３０の重心Ｃから薄肉部１３２ａに向かって設けられている。溝部２３６ｂは、導電部材２３０の重心Ｃから薄肉部１３２ｂに向かって設けられている。溝部２３６ｃは、導電部材２３０の重心Ｃから薄肉部１３２ｃに向かって設けられている。溝部２３６ｄは、導電部材２３０の重心Ｃから薄肉部１３２ｄに向かって設けられている。
【0088】
溝部２３６ａ～２３６ｄの幅Ｗ１は、好ましくは、薄肉部１３２ａ～１３２ｄの幅Ｗ２よりも狭い。薄肉部１３２ａの幅Ｗ２は、頂点３３ａに隣り合う２つの頂点１３５ａ１、１３５ｂ１の間の長さである。他の薄肉部１３２ｂ～１３２ｄについても同様である。このようにすることによって、接合部材８０の薄肉部１３２ａ～１３２ｄへの導入を円滑にすることが可能になり、薄肉部１３２ａ～１３２ｄにおいて、十分な体積の接合部材８０を形成することができる。
【0089】
図１２および図１３は、第２の実施形態に係る半導体装置の一部を例示する模式図である。
図１２は、導電部材２３０の薄肉部１３２ａの深さ、溝部２３６ａの深さおよび半導体部５０の厚さの相互の関係を示している。
長さｄ１は、図１１の頂点１３５ａ１と頂点１３５ｂ１とを結んだ線分から頂点３３ａまでの最短の長さである。長さｄ３は、頂点１３５ａ１と頂点１３５ｂ１とを結んだ線分から頂点５３ａまでの最短の長さである。長さｄ２は、頂点５３ａから頂点３３ａまでの最短の長さである。つまり、ｄ１＝ｄ２＋ｄ３である。
厚さＴｓｉは、半導体部５０の厚さである。厚さＴｍは、導電部材２３０の厚さである。Ｔｄは、第３面２３１ａから溝部２３６ａの底部２３６ａＢまでのＺ軸に沿う方向の長さであり、溝部２３６ａの深さを表している。
図１２は、導電部材２３０の薄肉部１３２ａの深さ、溝部２３６ａの深さおよび半導体部５０の厚さの相互の関係を示している。
長さｄ１は、図１１の頂点１３５ａ１と頂点１３５ｂ１とを結んだ線分から頂点３３ａまでの最短の長さである。長さｄ３は、頂点１３５ａ１と頂点１３５ｂ１とを結んだ線分から頂点５３ａまでの最短の長さである。長さｄ２は、頂点５３ａから頂点３３ａまでの最短の長さである。つまり、ｄ１＝ｄ２＋ｄ３である。
厚さＴｓｉは、半導体部５０の厚さである。厚さＴｍは、導電部材２３０の厚さである。Ｔｄは、第３面２３１ａから溝部２３６ａの底部２３６ａＢまでのＺ軸に沿う方向の長さであり、溝部２３６ａの深さを表している。
【0090】
本実施形態に係る半導体装置２０１において、半導体部５０の頂点５３ａを含む半導体部５０の角の部分における熱ストレス印加時の応力の集中を緩和するには、これらの形状の相互の関係が適切な範囲となることが好ましい。これらの形状の相互の関係は、具体的には、溝部２３６ａの幅Ｗ１と薄肉部１３２ａの幅Ｗ２との関係である。これらの関係は、図１０に示されている。また、これらの形状の相互の関係は、具体的には、薄肉部１３２ａにおける半導体部５０の頂点５３ａの位置である。図１２では、ｄ２とｄ３との関係として示されている。また、これらの形状の他の相互の関係は、導電部材２３０の厚さＴｍと溝部２３６ａの深さＴｄとの関係である。なお、これらの相互の関係に関しては、第１の実施形態の場合と同様に、以下の関係が満たされることが好ましい。すなわち、導電部材２３０の厚さＴｍは、半導体部５０の厚さＴｓｉの１倍～７倍程度であり、導電部材２３０の厚さＴｍは、０．０５ｍｍ～０．３０ｍｍ程度であり、ｄ２は０ｍｍから０．１ｍｍ程度とされる。
【0091】
応力集中の緩和のための第１の条件は、以下の式（３）により与えられる。
Ｗ１≦Ｗ２ （３）
溝部２３６ａの幅Ｗ１を、薄肉部１３２ａの幅Ｗ２よりも狭くすることによって、十分な体積を有する接合部材８０を薄肉部１３２ａに形成することが可能になる。
Ｗ１≦Ｗ２ （３）
溝部２３６ａの幅Ｗ１を、薄肉部１３２ａの幅Ｗ２よりも狭くすることによって、十分な体積を有する接合部材８０を薄肉部１３２ａに形成することが可能になる。
【0092】
応力集中の緩和のための第２の条件は、以下の式（４）により与えられる。
ｄ２＜ｄ３ （４）
式（４）を満たすことによって、半導体部５０の頂点を含む角部に応力が集中する場合に、導電部材２３０の熱ストレスによる膨張、収縮を、十分な体積を有する接合部材８０によって緩和することが可能になる。
ｄ２＜ｄ３ （４）
式（４）を満たすことによって、半導体部５０の頂点を含む角部に応力が集中する場合に、導電部材２３０の熱ストレスによる膨張、収縮を、十分な体積を有する接合部材８０によって緩和することが可能になる。
【0093】
応力集中の緩和のための第３の条件は、以下の式（５）により与えられる。
Ｔｄ＝（１／１０）×Ｔｍ～（１／１．３）×Ｔｍ （５）
溝部２３６ａの近傍に応力が集中する場合には、溝部２３６ａが十分な深さを有することによって、導電部材２３０の熱ストレスによる膨張、収縮を、十分な体積の接合部材８０によって緩和することが可能になる。なお、導電部材２３０の製造時のばらつき等を考慮して、溝部２３６ａにおける導電部材２３０の厚さが薄くなりすぎることを防止するために、式（５）の上限値が設けられている。
Ｔｄ＝（１／１０）×Ｔｍ～（１／１．３）×Ｔｍ （５）
溝部２３６ａの近傍に応力が集中する場合には、溝部２３６ａが十分な深さを有することによって、導電部材２３０の熱ストレスによる膨張、収縮を、十分な体積の接合部材８０によって緩和することが可能になる。なお、導電部材２３０の製造時のばらつき等を考慮して、溝部２３６ａにおける導電部材２３０の厚さが薄くなりすぎることを防止するために、式（５）の上限値が設けられている。
【0094】
式（３）～式（５）の条件は、すべて満足されることが好ましいが、半導体部の厚さや形状、導電部材の材質等に応じて、一部の条件を満たすようにしてもよい。
【0095】
図１３には、溝部２３６ａの深さを半導体部５０の第２面５２を基準にした場合の半導体部５０の厚さＴｓｉ、導電部材２３０の厚さＴｍ’および溝部２３６ａの深さＴｄ’の相互の関係を示している。つまり、図１３に示すように、導電部材２３０の厚さＴｍ’および溝部２３６ａの深さＴｄ’は、第２面５２と第３面２３１ａとの間での接合部材８０を含めた導電部材２３０の厚さにもとづいて示されている。
【0096】
接合部材８０の熱伝導率が導電部材２３０の熱伝導率よりも低い場合には、第２面５２と第３面２３１ａとの間での接合部材８０の厚さは薄い方が好ましい。
【0097】
式（３）～式（５）の条件は、すべて満足されることが好ましいが、半導体部の厚さや形状、導電部材の材質等に応じて、一部の条件を満たすようにしてもよい。例えば、製品ごとに、応力シミュレーション等を行って、応力の集中する箇所を判断した上で、適切な条件を満たすように設定される。
【0098】
本実施形態に係る半導体装置２０１の効果について説明する。
本実施形態に係る半導体装置２０１は、第１の実施形態に係る半導体装置１と同様の効果を奏する。そのほか、以下の効果を奏する。
本実施形態に係る半導体装置２０１は、導電部材２３０を備える。導電部材２３０は、薄肉部１３２ａ～１３２ｄと、搭載部１３４と、溝部２３６ａ～２３６ｄと、を有している。溝部２３６ａ～２３６ｄは、搭載部１３４から薄肉部１３２ａ～１３２ｄに向けてそれぞれ設けられている。溝部２３６ａ～２３６ｄを設けることによって、薄肉部１３２ａ～１３２ｄへの接合部材８０を十分に導入することができる。
本実施形態に係る半導体装置２０１は、第１の実施形態に係る半導体装置１と同様の効果を奏する。そのほか、以下の効果を奏する。
本実施形態に係る半導体装置２０１は、導電部材２３０を備える。導電部材２３０は、薄肉部１３２ａ～１３２ｄと、搭載部１３４と、溝部２３６ａ～２３６ｄと、を有している。溝部２３６ａ～２３６ｄは、搭載部１３４から薄肉部１３２ａ～１３２ｄに向けてそれぞれ設けられている。溝部２３６ａ～２３６ｄを設けることによって、薄肉部１３２ａ～１３２ｄへの接合部材８０を十分に導入することができる。
【0099】
溝部２３６ａ～２３６ｄに関して、式（３）～式（５）または式（３）および式（４）を適切に満たすことによって、薄肉部１３２ａ～１３２ｄへの十分な体積の接合部材８０を形成することが可能となり、応力の集中する箇所への溝部の配置により、効果的に応力集中を緩和させることが可能になる。
【0100】
（変形例１）
図１４は、第２の実施形態の変形例に係る半導体装置を例示する模式的な側面図である。
図１５は、第２の実施形態の変形例に係る半導体装置の一部を例示する模式的な斜視図である。
図１４に示すように、本変形例に係る半導体装置２０１ａは、導電部材２３０ａの構成が、図１０に示した半導体装置２０１の場合と相違する。他の構成は、半導体装置２０１に場合と同じであり、同一の構成要素には、同一の符号を付して詳細な説明を省略する。
図１４は、第２の実施形態の変形例に係る半導体装置を例示する模式的な側面図である。
図１５は、第２の実施形態の変形例に係る半導体装置の一部を例示する模式的な斜視図である。
図１４に示すように、本変形例に係る半導体装置２０１ａは、導電部材２３０ａの構成が、図１０に示した半導体装置２０１の場合と相違する。他の構成は、半導体装置２０１に場合と同じであり、同一の構成要素には、同一の符号を付して詳細な説明を省略する。
【0101】
図１４に示すように、半導体装置２０１ａは、図１０に示した導電部材２３０に代えて、導電部材２３０ａを備える。図１４および図１５に示すように、導電部材２３０ａは、薄肉部１３２ａ～１３２ｄと、搭載部２３４と、溝部２３６ａ～２３６ｄと、凹部２３７と、を有する。薄肉部１３２ａ～１３２ｄ、搭載部２３４および溝部２３６ａ～２３６ｄは、図１０および図１１に関連して説明した第２の実施形態の場合と同じであり、詳細な説明を省略する。
【0102】
導電部材２３０ａでは、搭載部２３４に凹部２３７が設けられている。凹部２３７は、搭載部のほぼ中央部付近に設けられている。溝部２３６ａ～２３６ｄは、凹部２３７から薄肉部１３２ａ～１３２ｄに向けてそれぞれ設けられている。
【0103】
凹部２３７は、溝部２３６ａ～２３６ｄの深さと同じ深さとされる。したがって、凹部２３７および溝部２３６ａ～２３６ｄの深さは、図１２および図１３に関連して説明した深さＴｄまたは深さＴｄ’に対応し、式（５）の条件を満たすように値が設定されることが好ましい。
【0104】
導電部材２３０ａを半導体部５０に接合する工程において、導電部材２３０ｂの搭載部２３４に凹部２３７を設けることによって、導電部材２３０ａと半導体部５０との間に、十分な体積の接合部材８０を供給することが可能になる。十分な体積を有する接合部材８０を導電部材２３０ａと半導体部５０との間のより広い領域に設けることによって、より広範囲に応力の集中を緩和させる効果を実現することができる。
【0105】
【0106】
（変形例２）
図１６は、第２の実施形態の他の変形例に係る半導体装置を例示する模式的な側面図である。
図１７は、第２の実施形態の他の変形例に係る半導体装置の一部を例示する模式的な斜視図である。
図１６に示すように、本変形例に係る半導体装置２０１ｂは、導電部材２３０ｂの構成が、図１０に示した半導体装置２０１の場合と相違する。他の構成は、半導体装置２０１に場合と同じであり、同一の構成要素には、同一の符号を付して詳細な説明を省略する。
図１６は、第２の実施形態の他の変形例に係る半導体装置を例示する模式的な側面図である。
図１７は、第２の実施形態の他の変形例に係る半導体装置の一部を例示する模式的な斜視図である。
図１６に示すように、本変形例に係る半導体装置２０１ｂは、導電部材２３０ｂの構成が、図１０に示した半導体装置２０１の場合と相違する。他の構成は、半導体装置２０１に場合と同じであり、同一の構成要素には、同一の符号を付して詳細な説明を省略する。
【0107】
図１６に示すように、半導体装置２０１ｂは、図１０に示した導電部材２３０に代えて、導電部材２３０ｂを備える。図１６および図１７に示すように、導電部材２３０ｂは、薄肉部１３２ａ～１３２ｄと、搭載部２３４と、溝部２３６ａ１～２３６ｄ１と、を有する。薄肉部１３２ａ～１３２ｄおよび搭載部１３４は、図１０および図１１に関連して説明した第２の実施形態の場合と同じであり、詳細な説明を省略する。
【0108】
本変形例では、導電部材２３０ｂの溝部２３６ａ１～２３６ｄ１は、図１０および図１１に関連して説明した導電部材２３０の溝部２３６ａ～２３６ｄと異なり、搭載部２３４の中央部である重心Ｃにおいて、接続されておらず、互いに分離されている。溝部２３６ａ１～２３６ｄ１のそれぞれは、搭載部２３４の重心Ｃから離れた位置から薄肉部１３２ａ～１３２ｄに延びている。
【0109】
本変形例では、搭載部１３４の中央部付近に溝部が形成されていないので、導電部材２３０ｂと半導体部５０との間の接合部材８０の厚さを薄くすることができる。接合部材８０は、導電部材２３０ｂに比べて、導電率および熱伝導率が低い場合があるので、接合部材８０の厚さを薄くすることによって、抵抗値の増大および発熱を抑制することが可能になる。その一方で、溝部２３６ａ１～２３６ｄ１を介して、十分な体積を有する接合部材８０を薄肉部１３２ａ～１３２ｄに形成することが可能になる。
【0110】
このようにして、オン抵抗を低減した半導体装置を実現することができる。
【0111】
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【0112】
実施形態は、以下の態様を含む。
【0113】
（付記１）
第１面と前記第１面の反対側に位置する第２面とを有する半導体部であって、前記第１面と前記第２面との間に設けられた第１領域と、前記第１面と前記第２面との間に設けられた第２領域と、前記第１領域と前記第２領域とを接続する半導体基板と、を有する半導体部と、
前記第１領域で前記第１面上に設けられた第１電極と、
前記第２領域で前記第１面上に、前記第１電極から離れて設けられた第２電極と、
前記第１領域に設けられ、前記第１電極と前記半導体基板との間に流れる電流を制御する第１制御電極と、
前記第２領域に設けられ、前記第２電極と前記半導体基板との間に流れる電流を制御する第２制御電極と、
前記第２面に対向して配置された第３面と、前記第３面の反対側に位置する第４面と、を有し、前記第３面を介して、前記半導体基板と電気的に接続された導電部材と、
前記半導体基板と前記導電部材との間に設けられた導電性を有する接合部材と、
を備え、
前記導電部材は、
前記第３面と前記第４面との間に設けられた搭載部と、
前記第４面の反対側に位置する第５面を有し、前記第５面と前記第４面との間の厚さが前記搭載部の厚さよりも薄い厚さを有する薄肉部と、
を含み、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記第２面と前記第５面との間に設けられ、
平面視で、
前記導電部材の外周の形状および前記半導体部の外周の形状は、それぞれ矩形であり、
前記導電部材の４つの第１頂点は、前記半導体部の４つの第２頂点に対応して配置され、
前記導電部材の外周は、前記半導体部の外周に一致するか、前記半導体部の外周よりも外側に位置し、
前記４つの第２頂点のうち、少なくとも１つの第２頂点は、前記薄肉部の領域内に位置するように配置された半導体装置。
第１面と前記第１面の反対側に位置する第２面とを有する半導体部であって、前記第１面と前記第２面との間に設けられた第１領域と、前記第１面と前記第２面との間に設けられた第２領域と、前記第１領域と前記第２領域とを接続する半導体基板と、を有する半導体部と、
前記第１領域で前記第１面上に設けられた第１電極と、
前記第２領域で前記第１面上に、前記第１電極から離れて設けられた第２電極と、
前記第１領域に設けられ、前記第１電極と前記半導体基板との間に流れる電流を制御する第１制御電極と、
前記第２領域に設けられ、前記第２電極と前記半導体基板との間に流れる電流を制御する第２制御電極と、
前記第２面に対向して配置された第３面と、前記第３面の反対側に位置する第４面と、を有し、前記第３面を介して、前記半導体基板と電気的に接続された導電部材と、
前記半導体基板と前記導電部材との間に設けられた導電性を有する接合部材と、
を備え、
前記導電部材は、
前記第３面と前記第４面との間に設けられた搭載部と、
前記第４面の反対側に位置する第５面を有し、前記第５面と前記第４面との間の厚さが前記搭載部の厚さよりも薄い厚さを有する薄肉部と、
を含み、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記第２面と前記第５面との間に設けられ、
平面視で、
前記導電部材の外周の形状および前記半導体部の外周の形状は、それぞれ矩形であり、
前記導電部材の４つの第１頂点は、前記半導体部の４つの第２頂点に対応して配置され、
前記導電部材の外周は、前記半導体部の外周に一致するか、前記半導体部の外周よりも外側に位置し、
前記４つの第２頂点のうち、少なくとも１つの第２頂点は、前記薄肉部の領域内に位置するように配置された半導体装置。
【0114】
（付記２）
平面視で、前記４つの第２頂点のそれぞれは、前記薄肉部の領域内に位置するように配置された付記１記載の半導体装置。
平面視で、前記４つの第２頂点のそれぞれは、前記薄肉部の領域内に位置するように配置された付記１記載の半導体装置。
【0115】
（付記３）
平面視で、前記半導体部は、前記半導体部の外周が前記薄肉部と前記搭載部との境界を囲み、前記境界の外側に位置するように配置された付記２記載の半導体装置。
平面視で、前記半導体部は、前記半導体部の外周が前記薄肉部と前記搭載部との境界を囲み、前記境界の外側に位置するように配置された付記２記載の半導体装置。
【0116】
（付記４）
平面視で、前記薄肉部は、前記４つの第１頂点のうちの少なくとも１つの第１頂点を含む三角形の外周形状を有する付記１～３のいずれか１つに記載の半導体装置。
平面視で、前記薄肉部は、前記４つの第１頂点のうちの少なくとも１つの第１頂点を含む三角形の外周形状を有する付記１～３のいずれか１つに記載の半導体装置。
【0117】
（付記５）
第１面と前記第１面の反対側に位置する第２面とを有する半導体部であって、前記第１面と前記第２面との間に設けられた第１領域と、前記第１面と前記第２面との間に設けられた第２領域と、前記第１領域と前記第２領域とを接続する半導体基板と、を有する半導体部と、
前記第１領域で前記第１面上に設けられた第１電極と、
前記第２領域で前記第１面上に、前記第１電極から離れて設けられた第２電極と、
前記第１領域に設けられ、前記第１電極と前記半導体基板との間に流れる電流を制御する第１制御電極と、
前記第２領域に設けられ、前記第２電極と前記半導体基板との間に流れる電流を制御する第２制御電極と、
前記第２面に対向して配置された第３面と、前記第３面の反対側に位置する第４面と、を有し、
前記第３面を介して、前記半導体基板と電気的に接続された導電部材と、
前記半導体基板と前記導電部材との間に配置された導電性を有する接合部材と、
を備え、
前記導電部材は、
前記第３面と前記第４面との間に設けられた搭載部と、
前記第４面の反対側に位置する第５面を有し、前記第５面と前記第４面との間の厚さが前記搭載部の厚さよりも薄い複数の薄肉部と、
を含み、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記第２面と前記第５面との間に設けられ、
平面視で、
前記導電部材および前記半導体部の外周は、それぞれ矩形であり、
前記導電部材の４つの第１頂点は、前記半導体部の４つの第２頂点に対応して配置され、
前記導電部材の外周は、前記半導体部の外周に一致するか、前記半導体部の外周よりも外側に位置し、
前記４つの第１頂点は、前記複数の薄肉部の領域内にそれぞれ配置された半導体装置。
第１面と前記第１面の反対側に位置する第２面とを有する半導体部であって、前記第１面と前記第２面との間に設けられた第１領域と、前記第１面と前記第２面との間に設けられた第２領域と、前記第１領域と前記第２領域とを接続する半導体基板と、を有する半導体部と、
前記第１領域で前記第１面上に設けられた第１電極と、
前記第２領域で前記第１面上に、前記第１電極から離れて設けられた第２電極と、
前記第１領域に設けられ、前記第１電極と前記半導体基板との間に流れる電流を制御する第１制御電極と、
前記第２領域に設けられ、前記第２電極と前記半導体基板との間に流れる電流を制御する第２制御電極と、
前記第２面に対向して配置された第３面と、前記第３面の反対側に位置する第４面と、を有し、
前記第３面を介して、前記半導体基板と電気的に接続された導電部材と、
前記半導体基板と前記導電部材との間に配置された導電性を有する接合部材と、
を備え、
前記導電部材は、
前記第３面と前記第４面との間に設けられた搭載部と、
前記第４面の反対側に位置する第５面を有し、前記第５面と前記第４面との間の厚さが前記搭載部の厚さよりも薄い複数の薄肉部と、
を含み、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記第２面と前記第５面との間に設けられ、
平面視で、
前記導電部材および前記半導体部の外周は、それぞれ矩形であり、
前記導電部材の４つの第１頂点は、前記半導体部の４つの第２頂点に対応して配置され、
前記導電部材の外周は、前記半導体部の外周に一致するか、前記半導体部の外周よりも外側に位置し、
前記４つの第１頂点は、前記複数の薄肉部の領域内にそれぞれ配置された半導体装置。
【0118】
（付記６）
前記導電部材は、前記第３面に設けられた溝部を有し、
前記溝部は、前記搭載部から前記薄肉部にわたって設けられ、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記溝部内に設けられた付記５記載の半導体装置。
前記導電部材は、前記第３面に設けられた溝部を有し、
前記溝部は、前記搭載部から前記薄肉部にわたって設けられ、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記溝部内に設けられた付記５記載の半導体装置。
【0119】
（付記７）
前記導電部材は、前記第３面に設けられた凹部を有し、
前記溝部は、前記凹部から前記薄肉部にわたって設けられ、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記凹部内に設けられた付記６記載の半導体装置。
前記導電部材は、前記第３面に設けられた凹部を有し、
前記溝部は、前記凹部から前記薄肉部にわたって設けられ、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記凹部内に設けられた付記６記載の半導体装置。
【0120】
（付記８）
前記導電部材は、前記第３面に設けられた複数の溝部を有し、
前記複数の溝部は、互いに分離され、前記４つの第１頂点に向けてそれぞれ配置され、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記複数の溝部内に設けられた付記５記載の半導体装置。
前記導電部材は、前記第３面に設けられた複数の溝部を有し、
前記複数の溝部は、互いに分離され、前記４つの第１頂点に向けてそれぞれ配置され、
前記接合部材は、前記第２面と前記第３面との間に設けられるとともに、前記複数の溝部内に設けられた付記５記載の半導体装置。
【符号の説明】
【0121】
１、１０１ａ、１０１ｂ、２０１、２０１ａ、２０１ｂ…半導体装置、１０…第１電極、２０…第２電極、３０、１３０ａ、１３０ｂ、２３０、２３０ａ、２３０ｂ…導電部材、３１ａ…第３面、３１ｂ…第４面、３１ｃ…第５面、３２、１３２、１３２ａ～１３２ｄ…薄肉部、３４、１３４、１３４ａ、２３４…搭載部、３３ａ～３３ｄ、３５ａ～３５ｄ、５３ａ～５３ｄ、１３５ａ～１３５ｈ、１３５ａ１～１３５ｈ１…頂点、５０…半導体部、５１…第１面、５２…第２面、５３…半導体基板、６１…第１領域、６２…第２領域、７１…第１制御電極、７２…第２制御電極、８０…接合部材、２３６ａ～２３６ｄ、２３６ａ１～２３６ｄ１…溝部、２３７…凹部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】