特開 2024-137055 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024137055

(43)【公開日】2024-10-04

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 25/04 20230101AFI20240927BHJP

【ＦＩ】

H01L25/04 Z

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2023048412

(22)【出願日】2023-03-24

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】100120031

【弁理士】

【氏名又は名称】宮嶋 学

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118843

【弁理士】

【氏名又は名称】赤岡 明

(74)【代理人】

【識別番号】100125151

【弁理士】

【氏名又は名称】新畠 弘之

(72)【発明者】

【氏名】村崎 剛志

(57)【要約】

【課題】半導体装置の大型化を抑制しつつ、ノイズの抑制が可能である半導体装置を提供する。
【解決手段】本実施形態によれば、半導体装置は、基板と、半導体チップと、コンデンサと、を備える。基板は、少なくとも接地端子を有し、接地端子と同電位である。半導体チップは、基板に配置され、接地端子と第１ボンディングワイヤを介して接続され、所定のクロック周波数で駆動する回路と、アナログ回路と、を有する。コンデンサは、基板に配置され、回路、及びアナログ回路の少なくともいずれかに接続配線を介して一端が接続される。
【選択図】図１

【特許請求の範囲】

【請求項1】

少なくとも接地端子を有し、接地端子と同電位である基板と、
前記基板に配置され、前記接地端子と第１ボンディングワイヤを介して接続され、所定のクロック周波数で駆動する回路と、アナログ回路と、を有する半導体チップと、
前記基板に配置され、前記回路、及び前記アナログ回路の少なくともいずれかに接続配線を介して一端が接続されるコンデンサと、
を、備える、半導体装置。

【請求項2】

前記接続配線のインダクタンスと、前記コンデンサの容量との直列共振は、前記クロック周波数に基づく、請求項１に記載の半導体装置。

【請求項3】

前記接続配線に直列接続されるオンチップインダクタを、更に備える、請求項２に記載の半導体装置。

【請求項4】

前記接続配線は、一端が前記アナログ回路の入力側の配線に接続され、他端が前記コンデンサの前記一端と接続される、請求項２に記載の半導体装置。

【請求項5】

前記半導体チップは、前記接地端子と前記第１ボンディングワイヤを介して接続される第２配線を更に有し、
前記基板と前記第２配線とを接続する第３配線を、更に備える、請求項２に記載の半導体装置。

【請求項6】

前記回路は、デジタル回路、及び電源回路の少なくともいずれかであり、
前記アナログ回路は、一端が前記回路に接続され、他端が前記第２配線に接続される、請求項５に記載の半導体装置。

【請求項7】

前記コンデンサは、他端が前記基板に接続される積層セラミックチップコンデンサである、請求項１に記載の半導体装置。

【請求項8】

前記コンデンサは、前記他端が導電性の材料を介して前記基板に接続される、請求項７に記載の半導体装置。

【請求項9】

前記コンデンサは、前記接続配線に接続される一端側は、絶縁部を介して前記基板に配置される、請求項８に記載の半導体装置。

【請求項10】

前記コンデンサは、前記基板に第１主面側が配置された高誘電率フィルムと、前記高誘電率フィルムの前記第１主面と反対側の第２主面に配置される金属板とを有し、
前記金属板に前記接続配線が接続される、請求項１に記載の半導体装置。

【請求項11】

前記コンデンサは、前記基板上の複数の領域に配置される、請求項９に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

半導体チップを有する半導体装置においては、半導体チップ内、または、半導体チップの上部にノイズ低減用のコンデンサが構成される場合がある。ところが、半導体チップは、集積度が進んでおり、その内部にコンデンサを構成するスペースを構成するのが困難となってしまう。また、半導体チップの上部にコンデンサを構成すると、半導体チップの厚みが増加してしまう。これにより、半導体装置が大型化する恐れがある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００４－１６５５５８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明が解決しようとする課題は、半導体装置の大型化を抑制しつつ、ノイズの抑制が可能である半導体装置を提供することである。

【課題を解決するための手段】

【0005】

本実施形態によれば、半導体装置は、基板と、半導体チップと、コンデンサと、を備える。基板は、少なくとも接地端子を有し、接地端子と同電位である。半導体チップは、基板に配置され、接地端子と第１ボンディングワイヤを介して接続され、所定のクロック周波数で駆動する回路と、アナログ回路と、を有する。コンデンサは、基板に配置され、回路、及びアナログ回路の少なくともいずれかに接続配線を介して一端が接続される。

【図面の簡単な説明】

【0006】

【図1】本実施形態に係る半導体装置を表す平面図。

【図2】オンチップインダクタの例を示す図。

【図3】コンデンサを縦置きにした場合の図１のＢＢ断面図。

【図4】第１実施形態の変形例１に係る半導体装置の構成例を示す図。

【図5】第１実施形態の変形例２に係る半導体装置の構成例を示す図。

【発明を実施するための形態】

【0007】

以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、通信装置、及び通信方法の特徴的な構成および動作を中心に説明するが、通信装置、及び通信方法には以下の説明で省略した構成および動作が存在しうる。

【0008】

（第１実施形態）

【0009】

以下に、本発明の各実施形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

【0010】

図１は、本実施形態に係る半導体装置１００を表す平面図である。図１に示すように、本実施形態に係る半導体装置１００は、基板１０と、半導体チップ２０と、コンデンサ３０と、複数のボンディングパッド（電極端子）４０と、複数のグランド線５０と、ＧＮＤ配線６０ａと、複数のボンディングワイヤ７０と、ボンディングワイヤ８０とを備える。

【0011】

また、半導体チップ２０は、例えばレギュレータ内蔵ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）であり、リニアレギュレータ（ＬＤＯ：Ｌｏｗ Ｄｒｏｐｏｕｔ）２００と、デジタル回路２０２と、アナログ回路２０４とを、有する。例えば、リニアレギュレータ２００、及びデジタル回路２０２は、トランジスタのスイッチングなどによりアナログ回路２０４のノイズ源となり得る。これらのリニアレギュレータ２００、及デジタル回路２０２は、例えばＣＬＫ周波数ｆｃｌｋを有する。さらにまた、半導体チップ２０の電極パッド６０と基板１０のボンディングパッド４０とはボンディングワイヤ７０により接続されている。なお、本実施形態に係るリニアレギュレータ２００が電源回路に対応する。

【0012】

基板１０は、フレームであり、例えば導電性の基板である。或いは、基板１０の所定の範囲の領域には導電性の導体膜が構成される。

【0013】

複数のボンディングパッド４０と、基板１０との間は、例えば絶縁膜により絶縁されている。これらのボンディングパッド４０のなかの、ボンディングパッド４０ａは、電源端子（Ｖｃｃ）に相当する。また、ボンディングパッド４０ｂは、接地端子（Ｖｓｓ）に相当する。なお、本実施形態に係るボンディングパッド４０ｂが、接地端子に対応する。

【0014】

複数のグランド線５０それぞれの一端は、ボンディングパッド４０ｂに接続されるＧＮＤ配線６０ａに接続される。ＧＮＤ配線６０ａは、例えば、アナログ回路２０４の出力端子とボンディングパッド４０ｂとの間を接続する配線である。

【0015】

一方で、複数のグランド線５０それぞれの他端は、基板１０に接続される。このように、半導体チップ２０内のＧＮＤ配線６０ａからフレームである基板１０に、複数のグランド線５０によりボンディングを構成し、フレームによるグランドプレーン（Ｇｒａｎｄ Ｐｌａｎｅ）を形成する。すなわち、複数のグランド線５０により基板１０は、ＧＮＤ配線６０ａと同電位となる。なお、本実施形態に係るボンディングパッド４０ｂと、ＧＮＤ配線６０ａとを接続するボンディングワイヤ７０が第１ボンディングワイヤに対応し、ＧＮＤ配線６０ａが、第２配線に対応し、グランド線５０が第３配線に対応する。

【0016】

コンデンサ３０は、例えば積層セラミックチップコンデンサ（ＭＬＣＣ）である。このコンデンサ３０の一端側の接続ノードｎ１０と、アナログ回路２０４の入力端側のノードｎ２０とは、ボンディングワイヤ８０で接続される。また、コンデンサ３０の一端側は、絶縁シート３０２により絶縁される。一方で、コンデンサ３０の他端側は、例えば半田や銀ペーストなどの導電性材３００により直接的に基板１０に接続され、基板１０と同電位となる。なお、本実施形態に係る導電性材３００が導電性の材料に対応し、絶縁シート３０２が絶縁部に対応する。

【0017】

上述のように、デジタル回路２０２は、例えばクロック（ＣＬＫ）周波数ｆｃｌｋを有する。このため、コンデンサ３０の容量は、ボンディングワイヤ８０のインダクタンスＬｘとＭＬＣＣの直列共振回路を形成する容量Ｃｘに構成される。例えば、ノイズ源となり得るデジタル部のＣＬＫ周波数ｆｃｌｋやその高調波ｆｃｌｋ＊ｎの周波数に共振点を設定することが考えられる。すなわち、ＣＬＫ周波数ｆｃｌｋ＝１／（２π×Ｓｑｒｔ（Ｌｘ＊Ｃｘ））において共振点での虚部が０となり、極めて小さい寄生抵抗（実部）で対地（Ｇｒａｎｄ）にショートされるため共振周波数付近のノイズ除去が容易になる。一般に、基板１０は、複数のボンディングパッド４０を構成する領域を除いて、回路素子などを構成しない領域を有する。このため、このような領域にコンデンサ３０を構成することにより、半導体装置１の大型化を抑制しつつ、ノイズを抑制可能となる。

【0018】

なお、半導体チップ２０は、一例であり、これらの構成に限定されない。例えば、半導体チップ２０は、コンデンサ３０の接続により、目的とする配線領域のノイズ抑制が可能となる。また、アナログ回路２０４の他端側の寄生容量、及びインダクタンスは、複数のグランド線５０により調整可能となる。例えば、複数のグランド線５０は、複数のボンディングワイヤ７０と並列配置することにより、寄生容量を増加させることが可能となる。また、本実施形態に係るボンディングワイヤ８０が、接続配線に対応する。

【0019】

図２は、オンチップインダクタ９０の例を示す図である。図２に示すように、ボンディングワイヤ８０にオンチップインダクタ９０を直列に接続することにより、インダクタンスＬｘを調整することも可能である。

【0020】

図３は、コンデンサ３０を縦置きにした場合の図１のＢＢ断面図である、図３に示すように、コンデンサ３０を縦置きにしてもよい。この場合には、絶縁シート３０２が不要となる。

【0021】

以上説明したように、本実施形態によれば、グランドプレーンを形成した基板１０に、ノイズ低減用のコンデンサ３０を配置し、一端をデジタル回路２０２の接続されるノードｎ２０に接続することとした。これにより、半導体装置１の大型化や、厚みの増加を抑制しつつ、ノードｎ２０におけるデジタル回路２０２に起因するノイズの抑制が可能となる。また、ノードｎ２０をアナログ回路２０４の入力側に構成することにより、ノードｎ２０を介して接続されるアナログ回路２０４に対するデジタル回路２０２に起因するノイズの抑制が可能となる。

【0022】

（第１実施形態の変形例１）
図４は、第１実施形態の変形例１に係る半導体装置１ａの構成例を示す図である。図４に示すように、コンデンサ３０ａは、高誘電率フィルム３０４と、金属板３０６とを有する。基板１０に、高誘電率フィルム３０４を貼り付け、その上部に金属板３０６を配置し、コンデンサコンデンサ３０ａを構成する。このように、ＩＣフレームである基板１０を電極として用いるため、半導体装置１ａをより薄型化が可能となるとともに、コンデンサ３０ａの部品点数を抑制できる。

【0023】

（第１実施形態の変形例２）
図５は、第１実施形態の変形例２に係る半導体装置１ｂの構成例を示す図である。図５に示すように、コンデンサ３０ｂを更に有する。コンデンサ３０ｂは、高誘電率フィルム３０４と、金属板３０６とを有する。すなわち、基板１０に、高誘電率フィルム３０４を貼り付け、その上部に金属板３０６を配置し、コンデンサコンデンサ３０ｂを構成する。このように、ＩＣフレームである基板１０を電極として用いるため、半導体装置１ａをより薄型化が可能となるとともに、コンデンサ３０ａの部品点数を抑制できる。また、複数のコンデンサ３０ａ、３０ｂを構成することにより、容量調整やボンディングワイヤ８０、８０ａのインダクタ調整が容易となる。

【0024】

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態に含まれる、例えば、基板１０、半導体チップ２０、コンデンサ３０、３０ａ、３０ｂ、複数のグランド線５０などの各要素の具体的な構成に関しては、当業者が公知の技術から適宜選択することが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

【符号の説明】

【0025】

１、１ａ、１ｂ：半導体装置、１０：基板、２０：半導体チップ、３０、３０ａ、３０ｂ：コンデンサ、４０、４０ａ、４０ｂ：ボンディングパッド、５０：グランド線、６０ａ：ＧＮＤ配線７０：ボンディングワイヤ、８０、８０ａ：ボンディングワイヤ、９０：オンチップインダクタ、２０２：デジタル回路、２０４：アナログ回路、３００：導電性材、３０２：絶縁シート。

【図1】

【図2】

【図3】

【図4】

【図5】