知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024137066
(43)【公開日】2024-10-07
(54)【発明の名称】メモリシステム
(51)【国際特許分類】
G06F 12/00 20060101AFI20240927BHJP
G06F 12/06 20060101ALI20240927BHJP
【ＦＩ】
G06F12/00 550Z
G06F12/06 515Q
G06F12/00 597U
G06F12/06 540A
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023048421
(22)【出願日】2023-03-24
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(72)【発明者】
【氏名】尾西 翔平
(72)【発明者】
【氏名】長谷川 揚平
【テーマコード（参考）】
5B160
【Ｆターム（参考）】
5B160AA06
5B160AA14
5B160HA01
5B160MM01
5B160NA03
(57)【要約】
【課題】メモリモジュール間のウェアレベルにおける管理情報のデータ量を削減する。
【解決手段】実施形態によれば、メモリシステムは、第１メモリ領域ＬＤ０と、第２メモリ領域ＬＤ２と、第１メモリ領域及び第２メモリ領域とホストデバイス２との接続を制御し、第１メモリ領域に対応する第１インターリーブ構成情報３２を生成し、ホストデバイスからアクセス要求を受信した場合、第１インターリーブ設定情報に基づいて第１メモリ領域を選択し、第１メモリ領域の疲弊蓄積量に基づいて、第１インターリーブ設定情報を、第１メモリ領域には対応せず第２メモリ領域に対応する第２インターリーブ設定情報に更新するように構成された制御部１０と、を含む。
【選択図】図１
【解決手段】実施形態によれば、メモリシステムは、第１メモリ領域ＬＤ０と、第２メモリ領域ＬＤ２と、第１メモリ領域及び第２メモリ領域とホストデバイス２との接続を制御し、第１メモリ領域に対応する第１インターリーブ構成情報３２を生成し、ホストデバイスからアクセス要求を受信した場合、第１インターリーブ設定情報に基づいて第１メモリ領域を選択し、第１メモリ領域の疲弊蓄積量に基づいて、第１インターリーブ設定情報を、第１メモリ領域には対応せず第２メモリ領域に対応する第２インターリーブ設定情報に更新するように構成された制御部１０と、を含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１メモリ領域と、
第２メモリ領域と、
前記第１メモリ領域及び前記第２メモリ領域とホストデバイスとの接続を制御し、
前記第１メモリ領域に対応する第１インターリーブ設定情報を生成し、
前記ホストデバイスからアクセス要求を受信した場合、前記第１インターリーブ設定情報に基づいて前記第１メモリ領域を選択し、
前記第１メモリ領域の疲弊蓄積量に基づいて、前記第１インターリーブ設定情報を、前記第１メモリ領域には対応せず前記第２メモリ領域に対応する第２インターリーブ設定情報に更新する
ように構成された制御部と、
を備える、メモリシステム。
第２メモリ領域と、
前記第１メモリ領域及び前記第２メモリ領域とホストデバイスとの接続を制御し、
前記第１メモリ領域に対応する第１インターリーブ設定情報を生成し、
前記ホストデバイスからアクセス要求を受信した場合、前記第１インターリーブ設定情報に基づいて前記第１メモリ領域を選択し、
前記第１メモリ領域の疲弊蓄積量に基づいて、前記第１インターリーブ設定情報を、前記第１メモリ領域には対応せず前記第２メモリ領域に対応する第２インターリーブ設定情報に更新する
ように構成された制御部と、
を備える、メモリシステム。
【請求項2】
前記第１メモリ領域を含む第１記憶部と、
前記第２メモリ領域を含む第２記憶部と
を更に備え、
前記第１記憶部は、前記制御部に、前記第１メモリ領域の前記疲弊蓄積量を出力するように構成される、
請求項１に記載のメモリシステム。
前記第２メモリ領域を含む第２記憶部と
を更に備え、
前記第１記憶部は、前記制御部に、前記第１メモリ領域の前記疲弊蓄積量を出力するように構成される、
請求項１に記載のメモリシステム。
【請求項3】
前記第１インターリーブ設定情報は、前記第１メモリ領域の識別情報を含む、
請求項１に記載のメモリシステム。
請求項１に記載のメモリシステム。
【請求項4】
前記第１メモリ領域の前記疲弊蓄積量は、前記第２メモリ領域の疲弊蓄積量よりも多い、
請求項１に記載のメモリシステム。
請求項１に記載のメモリシステム。
【請求項5】
前記制御部は、前記第１インターリーブ設定情報を前記第２インターリーブ設定情報に更新した後、前記ホストデバイスから受信した書き込み要求に基づいて、前記第１インターリーブ設定情報に対応する前記第１メモリ領域の第１データを更新して、前記第２インターリーブ設定情報に対応する前記第２メモリ領域に移動するように構成される、
請求項１に記載のメモリシステム。
請求項１に記載のメモリシステム。
【請求項6】
前記制御部は、前記第１インターリーブ設定情報に対応するコピー状態テーブルを含み、前記コピー状態テーブルに基づいて、前記第１インターリーブ設定情報に対応する前記第１メモリ領域の前記第１データが移動済みか否かを管理するように構成される、
請求項５に記載のメモリシステム。
請求項５に記載のメモリシステム。
【請求項7】
前記制御部は、前記第１インターリーブ設定情報を前記第２インターリーブ設定情報に更新した後に前記ホストデバイスから読み出し要求を受信した場合、前記コピー状態テーブルを参照し、
読み出し対象の第２データが前記第１メモリ領域から前記第２メモリ領域に移動済みではない場合、前記第１インターリーブ設定情報に基づいて前記第１メモリ領域から前記第２データを読み出し、
前記第２データが前記第１メモリ領域から前記第２メモリ領域に移動済みの場合、前記第２インターリーブ設定情報に基づいて前記第２メモリ領域から前記第２データを読み出すように構成される、
請求項６に記載のメモリシステム。
読み出し対象の第２データが前記第１メモリ領域から前記第２メモリ領域に移動済みではない場合、前記第１インターリーブ設定情報に基づいて前記第１メモリ領域から前記第２データを読み出し、
前記第２データが前記第１メモリ領域から前記第２メモリ領域に移動済みの場合、前記第２インターリーブ設定情報に基づいて前記第２メモリ領域から前記第２データを読み出すように構成される、
請求項６に記載のメモリシステム。
【請求項8】
前記制御部は、前記書き込み要求に基づいて前記第１データを更新する場合、前記コピー状態テーブルを参照し、
前記第１データが移動済みの場合、前記第２インターリーブ設定情報に基づいて前記第２メモリ領域に更新した前記第１データを書き込み、
前記第１データが移動済みではない場合、前記第１インターリーブ設定情報に基づいて前記第１メモリ領域から前記第１データを読み出し、前記第２インターリーブ設定情報に基づいて前記第２メモリ領域に更新した前記第１データを書き込み、前記コピー状態テーブルを更新するように構成される、
請求項６に記載のメモリシステム。
前記第１データが移動済みの場合、前記第２インターリーブ設定情報に基づいて前記第２メモリ領域に更新した前記第１データを書き込み、
前記第１データが移動済みではない場合、前記第１インターリーブ設定情報に基づいて前記第１メモリ領域から前記第１データを読み出し、前記第２インターリーブ設定情報に基づいて前記第２メモリ領域に更新した前記第１データを書き込み、前記コピー状態テーブルを更新するように構成される、
請求項６に記載のメモリシステム。
【請求項9】
前記制御部は、前記コピー状態テーブルを参照し、前記第１メモリ領域の移動済みではない第３データを前記第２メモリ領域に移動し、前記コピー状態テーブルを更新するように構成される、
請求項６に記載のメモリシステム。
請求項６に記載のメモリシステム。
【請求項10】
前記制御部は、前記第１インターリーブ設定情報に基づいて前記第１メモリ領域への接続を設定する第１デコーダと、前記第２インターリーブ設定情報に基づいて前記第２メモリ領域への接続を設定する第２デコーダと、含み、
前記第１インターリーブ設定情報を前記第２インターリーブ設定情報に更新する場合、前記第１デコーダは前記第２インターリーブ設定情報に基づいて前記第２メモリ領域に接続され、前記第２デコーダは前記第１インターリーブ設定情報に基づいて前記第１メモリ領域に接続される、
請求項１に記載のメモリシステム。
前記第１インターリーブ設定情報を前記第２インターリーブ設定情報に更新する場合、前記第１デコーダは前記第２インターリーブ設定情報に基づいて前記第２メモリ領域に接続され、前記第２デコーダは前記第１インターリーブ設定情報に基づいて前記第１メモリ領域に接続される、
請求項１に記載のメモリシステム。
【請求項11】
前記制御部は、前記第１メモリ領域の前記疲弊蓄積量及び前記第１メモリ領域で実行されたウェアレベリングの情報に基づいて、前記第１インターリーブ設定情報を前記第２インターリーブ設定情報に更新するように構成される、
請求項１に記載のメモリシステム。
請求項１に記載のメモリシステム。
【請求項12】
複数の記憶部と、
前記複数の記憶部とホストデバイスとの接続を制御し、
前記複数の記憶部の間の疲弊蓄積量の偏りに基づいて前記複数の記憶部の間でのデータの入れ替えを実行するか否かを判断し、
前記複数の記憶部の各々で実行されたウェアレベリングの情報と、前記ウェアレベリングの周期と、前記ウェアレベリングのデータサイズに基づいて、前記複数の記憶部の中から前記入れ替えの対象となる記憶部を選択する
ように構成された制御部と
を備える、メモリシステム。
前記複数の記憶部とホストデバイスとの接続を制御し、
前記複数の記憶部の間の疲弊蓄積量の偏りに基づいて前記複数の記憶部の間でのデータの入れ替えを実行するか否かを判断し、
前記複数の記憶部の各々で実行されたウェアレベリングの情報と、前記ウェアレベリングの周期と、前記ウェアレベリングのデータサイズに基づいて、前記複数の記憶部の中から前記入れ替えの対象となる記憶部を選択する
ように構成された制御部と
を備える、メモリシステム。
【請求項13】
前記ウェアレベリングの情報は、前記ウェアレベリングが実行された論理アドレスのリストである、
請求項１２に記載のメモリシステム。
請求項１２に記載のメモリシステム。
【請求項14】
前記ウェアレベリングの情報は、前記ウェアレベリングが実行された論理アドレスと前記論理アドレスに対応する前記ウェアレベリングの実行回数のリストである、
請求項１２に記載のメモリシステム。
請求項１２に記載のメモリシステム。
【請求項15】
制御部は、前記複数の記憶部の中から前記疲弊蓄積量の最も多い第１記憶部を前記入れ替えにおけるデータの移動元の記憶部として選択し、前記第１記憶部において、前記ウェアレベリングが実行された論理アドレスと前記論理アドレスに対応する前記ウェアレベリングの実行回数との積が予め設定された第１閾値より大きい場合、前記論理アドレスに対応するページを移動元ページとして選択するように構成される、
請求項１２に記載のメモリシステム。
請求項１２に記載のメモリシステム。
【請求項16】
前記複数の記憶部は、第２記憶部と前記第２記憶部よりも疲弊の耐久性が低い第３記憶部とを含み、
前記制御部は、前記積が前記第１閾値よりも大きい第２閾値よりも大きい場合、前記入れ替えにおけるデータの移動先として、前記第２記憶部を選択し、前記積が前記第２閾値以下である場合、前記入れ替えにおけるデータの移動先として、前記第３記憶部を選択するように構成される、
請求項１５に記載のメモリシステム。
前記制御部は、前記積が前記第１閾値よりも大きい第２閾値よりも大きい場合、前記入れ替えにおけるデータの移動先として、前記第２記憶部を選択し、前記積が前記第２閾値以下である場合、前記入れ替えにおけるデータの移動先として、前記第３記憶部を選択するように構成される、
請求項１５に記載のメモリシステム。
【請求項17】
前記第１記憶部の前記疲弊蓄積量は、前記第３記憶部の疲弊蓄積量よりも多い、
請求項１６に記載のメモリシステム。
請求項１６に記載のメモリシステム。
【請求項18】
前記制御部は、前記第３記憶部の負荷情報を取得し、前記第３記憶部に予め設定された第３閾値以上の負荷がかかっている場合、前記入れ替えにおけるデータの移動先として、前記第３記憶部を選択しないように構成される、
請求項１６に記載のメモリシステム。
請求項１６に記載のメモリシステム。
【請求項19】
前記制御部は、前記第２記憶部のアクセス率が予め設定された第４閾値以上である場合、前記入れ替えにおけるデータの移動先として、前記第２記憶部を選択しないように構成される、
請求項１６に記載のメモリシステム。
請求項１６に記載のメモリシステム。
【請求項20】
前記ウェアレベリングの情報は、前記ウェアレベリングが実行された時間に関する情報を更に含む、
請求項１３に記載のメモリシステム。
請求項１３に記載のメモリシステム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、メモリシステムに関する。
【背景技術】
【0002】
ホストデバイスとメモリシステムとの接続規格の１つとしてＣＸＬ（Compute Express Link）（登録商標）がある。ＣＸＬは、ＰＣＩｅ（Peripheral Component Interconnect-Express）（登録商標）と物理的には同じ信号を使用している。ＣＸＬは、３つのプロトコル（ＣＸＬ．ｉｏ）、（ＣＸＬ．ｃａｃｈｅ）、及び（ＣＸＬ．ｍｅｍ）から構成される。ＣＸＬ．ｉｏは、ＰＣＩｅベースのプロトコルである。ＣＸＬ．ｃａｃｈｅは、ホストデバイスとメモリシステムとがキャッシュコヒーレンシを維持してアクセスするためのプロトコルである。ＣＸＬ．ｍｅｍは、メモリシステムが備えるメモリデバイスにコヒーレントにアクセスするためのプロトコルである。また、ＣＸＬ２．０に対応するメモリシステムは、複数のホストデバイスに対応する。ＣＸＬ２．０に対応するメモリシステムは、１つのメモリデバイスを複数のデバイスに仮想的に分割できるメモリプーリング機能を有する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願公開第２０２２／０３０８７６６号明細書
【特許文献2】米国特許出願公開第２０２２／００５０６１０号明細書
【特許文献3】米国特許第１１４３６１３７号明細書
【特許文献4】米国特許出願公開第２０２１／０２９４７３９号明細書
【特許文献5】米国特許出願公開第２０２２／０２６１１６０号明細書
【特許文献6】米国特許第１０７３３１１０号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の一実施形態では、メモリモジュール間のウェアレベルにおける管理情報のデータ量を削減できるメモリシステムを提供する。
【課題を解決するための手段】
【0005】
実施形態に係るメモリシステムは、第１メモリ領域と、第２メモリ領域と、前記第１メモリ領域及び前記第２メモリ領域とホストデバイスとの接続を制御し、前記第１メモリ領域に対応する第１インターリーブ構成情報を生成し、前記ホストデバイスからアクセス要求を受信した場合、前記第１インターリーブ設定情報に基づいて前記第１メモリ領域を選択し、前記第１メモリ領域の疲弊蓄積量に基づいて、前記第１インターリーブ設定情報を、前記第１メモリ領域には対応せず前記第２メモリ領域に対応する第２インターリーブ設定情報に更新するように構成された制御部と、を含む。
【図面の簡単な説明】
【0006】
【図1】第１実施形態に係るメモリシステムを備えるデータ処理装置の全体構成を示すブロック図。
【図2】第１実施形態に係るメモリシステムの備えるメモリモジュールのメモリの論理的構成を示すブロック図。
【図3】第１実施形態に係るメモリシステムの備える疲弊カウンタテーブル３１の具体例を示すテーブル。
【図4】第１実施形態に係るメモリシステムの備えるインターリーブ設定情報の具体例を示すテーブル。
【図5】第１実施形態に係るメモリシステムの備えるコピー状態テーブルの具体例を示すテーブル。
【図6】第１実施形態に係るメモリシステムにおけるインターリーブ設定更新処理のフローチャート。
【図7】第１実施形態に係るメモリシステムにおけるインターリーブ数決定の具体例を示す図。
【図8】第１実施形態に係るメモリシステムにおけるインターリーブ数決定の具体例を示す図。
【図9】第１実施形態に係るメモリシステムにおけるインターリーブ粒度決定の具体例を示す図。
【図10】第１実施形態に係るメモリシステムにおけるターゲット論理デバイス選択のフローチャート。
【図11】第１実施形態に係るメモリシステムにおけるコピーオンライト処理のフローチャート。
【図12】第１実施形態に係るメモリシステムにおけるコピーオンライト処理の具体例を示す論理デバイスの構成図。
【図13】第１実施形態に係るメモリシステムにおける移動元のインターリーブセットのアドレスを特定してデータを読み出す場合の具体例を示す図。
【図14】第１実施形態に係るメモリシステムにおけるコピー完了処理のフローチャート。
【図15】第１実施形態に係るメモリシステムにおけるバックグラウンドコピー処理のフローチャート。
【図16】第１実施形態の第１変形例に係るメモリシステムにおけるターゲット論理デバイス選択のフローチャート。
【図17】第１実施形態の第２変形例に係るメモリシステムにおけるターゲット論理デバイスの選択を説明する図。
【図18】第１実施形態の第３変形例に係るメモリシステムを備えるデータ処理装置の全体構成を示すブロック図。
【図19】第２実施形態に係るメモリシステムを備えるデータ処理装置の全体構成を示すブロック図。
【図20】第２実施形態に係るメモリシステムの備えるマッピングテーブルの具体例を示すテーブル。
【図21】第２実施形態に係るメモリシステムの備えるモジュール管理情報の具体例を示すテーブル。
【図22】第２実施形態に係るメモリシステムの備えるウェアレベリング履歴情報の具体例を示すテーブル。
【図23】第２実施形態に係るメモリシステムにおいてウェアレベリングにおけるデータ移動を示すフローチャート。
【図24】第２実施形態に係るメモリシステムにおける移動元ページ決定のフローチャート。
【図25】第２実施形態に係るメモリシステムにおける移動先ページ決定のフローチャート。
【図26】第２実施形態の第１変形例に係るメモリシステムの備えるウェアレベリング履歴情報の具体例を示すテーブル。
【図27】第２実施形態の第２変形例に係るメモリシステムの備える論理アドレスリストの具体例を示すテーブル。
【図28】第２実施形態の第２変形例に係るメモリシステムにおいてウェアレベリングにおけるデータ移動を示すフローチャート。
【図29】第２実施形態の第２変形例に係るメモリシステムにおける移動元ページ決定のフローチャート。
【図30】第２実施形態の第２変形例に係るメモリシステムにおける移動先ページ決定のフローチャート。
【図31】第２実施形態の第３変形例に係るメモリシステムにおける移動先ページ決定のフローチャート。
【図32】第２実施形態の第４変形例に係るメモリシステムにおける移動先ページ決定のフローチャート。
【図33】第２実施形態の第5変形例に係るメモリシステムを備えるデータ処理装置の全体構成を示すブロック図。
【図34】第３実施形態に係るメモリシステムを備えるデータ処理装置の全体構成を示すブロック図。
【図35】第３実施形態に係るメモリシステムにおいてウェアレベリングにおけるデータ移動を示すフローチャート。
【図36】第３実施形態に係るメモリシステムにおける移動元のインターリーブセットの選択の第１具体例を説明する図。
【図37】第３実施形態に係るメモリシステムにおける移動元のインターリーブセットの選択の第２具体例を説明する図。
【図38】第３実施形態に係るメモリシステムにおける移動元のインターリーブセットの選択の第３具体例を説明する図。
【図39】第３実施形態に係るメモリシステムにおけるターゲット論理デバイス選択の第１具体例を説明する図。
【図40】第３実施形態に係るメモリシステムにおけるターゲット論理デバイス選択の第２具体例を説明する図。
【図41】第３実施形態に係るメモリシステムにおけるターゲット論理デバイス選択の第３具体例を説明する図。
【発明を実施するための形態】
【0007】
以下に実施形態が図面を参照して記述される。各実施形態は、発明の技術的思想を具体化するための装置や方法を例示している。図面は模式的又は概念的なものであり、各図面の寸法及び比率等は必ずしも現実のものと同一とは限らない。ある実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。本発明の技術的思想は、構成要素の形状、構造、配置等によって特定されるものではない。
【0008】
なお、以下の記述において、略同一の機能及び構成を有する構成要素については、同一の符号が付される。参照符号を構成する文字の後の数字は、同じ文字を含んだ参照符号によって参照され、且つ同様の構成を有する要素同士を区別するために使用される。同じ文字を含んだ参照符号で示される要素を相互に区別する必要がない場合、これらの要素はそれぞれ文字を含んだ参照符号により参照される。
【0009】
【0010】
図１に示すように、データ処理装置１は、ホストデバイス２及びメモリシステム３を含む。なお、メモリシステム３には、複数のホストデバイス２が接続されていてもよい。本実施形態では、ホストデバイス２とメモリシステム３とを相互接続するための接続規格としてＣＸＬ２．０（登録商標）が適用される場合について説明する。なお、接続規格は、ＣＸＬ２．０に限定されない。
【0011】
ホストデバイス２は、メモリシステム３にアクセスする情報処理装置（コンピューティングデバイス）である。例えば、ホストデバイス２は、メモリシステム３にデータの書き込み動作または読み出し動作を要求（命令）する。例えば、書き込み要求には、データ、コマンド、及びホスト物理アドレス（HPA: Host Physical Address）が含まれる。読み出し要求には、コマンド及びホスト物理アドレスＨＰＡが含まれる。例えば、ホストデバイス２は、ＣＸＬ．ｍｅｍプロトコルに基づいて、メモリシステム３に要求（アクセス要求）を送信する。
【0012】
メモリシステム３は、ホストバスを介して、ホストデバイス２に接続される。なお、メモリシステム３は、ネットワークあるいは無線通信を介して、ホストデバイス２に接続されてもよい。メモリシステム３は、ホストデバイス２からのアクセス要求に基づいて、書き込み動作または読み出し動作等を実行する。メモリシステム３は、アクセス要求（コマンド）に基づく動作が完了すると、ホストデバイス２にコマンド応答を送信する。
【0013】
ファブリックマネージャー（FM: Fabric Manager）４は、メモリシステム３におけるメモリリソースの動的な管理と、ホストデバイス２に対するメモリリソースの割り当て管理に用いられる。換言すれば、ファブリックマネージャー４は、ホストデバイス２側から見えるメモリシステム３のメモリリソースの構成を管理する。例えば、ファブリックマネージャー４は、データ処理装置１のいずれかのハードウェア上で動作するソフトウェアである。なお、ファブリックマネージャー４の専用回路が設けられてもよい。ファブリックマネージャー４は、ホストデバイス２にて実行されてもよいし、メモリシステム３にて実行されてもよい。ファブリックマネージャー４は、ファブリックマネージャーＡＰＩ（Application Programing Interface）を介して、システム管理部１２に管理コマンドを送信する。
【0014】
１．１．２ メモリシステムの構成
引き続き、図１を参照して、メモリシステム３の構成の一例について説明する。
引き続き、図１を参照して、メモリシステム３の構成の一例について説明する。
【0015】
図１に示すように、メモリシステム３は、制御部１０及び複数のメモリモジュール（記憶部）２０を含む。図１の例では、メモリシステム３は、４つのメモリモジュール２０＿０～２０＿３を含む。以下では、メモリモジュール２０を、「デバイス」または単に「モジュール」とも表記する。
【0016】
制御部１０は、ＣＸＬ２．０におけるＣＸＬスイッチに相当する。制御部１０は、ホストデバイス２とメモリモジュール２０との接続を制御する。制御部１０は、ホストデバイス２に対するメモリモジュール２０のメモリリソースの割り当てを制御する。
【0017】
制御部１０は、１つのメモリモジュール２０のメモリ領域を仮想的に分割できる。制御部１０は、分割したメモリ領域の各々を１つの「論理デバイス」として管理する。制御部１０は、１つのデータを分割して、分割データを複数の論理デバイスに記憶させる（以下、「インターリーブ」と表記する）機能を有する。
【0018】
制御部１０は、複数のメモリモジュール２０（論理デバイス）の間でウェアレベリング（以下、「モジュール間ウェアレベリング」とも表記する）を実行し得る。モジュール間ウェアレベリングは、例えば、疲弊蓄積量が比較的多いメモリモジュール２０（論理デバイス）のデータと、疲弊蓄積量が比較的少ないメモリモジュール２０（論理デバイス）のデータとを入れ替えることにより、疲弊蓄積量を平準化する処理である。疲弊蓄積量は、メモリモジュール２０におけるメモリの劣化の度合いを示す量である。疲弊蓄積量は、例えば、書き込み動作、消去動作、あるいは読み出し動作等によるメモリの疲弊量及び実行回数等に基づく。
【0019】
制御部１０は、システムデコーダ１１、システム管理部１２、アクセス管理部１３、及びバッファ１４を含む。システムデコーダ１１、システム管理部１２、アクセス管理部１３、及びバッファ１４は、内部バスを介して相互に接続される。なお、システムデコーダ１１、システム管理部１２、及びアクセス管理部１３は、制御部１０内に設けられたＣＰＵ（Central Processing Unit）が実行するプログラムによってその機能が実現されてもよいし、個別の回路によって構成されてもよい。
【0020】
システムデコーダ１１は、ＣＸＬ２．０におけるＨＤＭ（Host-managed Device Memory）デコーダに相当する。例えば、制御部１０は、図示せぬ上流ポート（USP: Upstream Port）または仮想上流ポート（vUSP: Virtual Upstream Port）を含む。制御部１０は、上流ポート（USP: Upstream Port）または仮想上流ポート（vUSP: Virtual Upstream Port）を介してホストデバイス２と接続される。例えば、システムデコーダ１１は、上流ポートまたは仮想上流ポート内に設けられる。
【0021】
例えば、メモリシステム３に複数のホストデバイス２が接続されている場合、メモリシステム３は、複数のホストデバイス２にそれぞれ対応する複数のシステムデコーダ１１を含む。システムデコーダ１１は、システム管理部１２から受信したインターリーブ設定情報３２に基づいて、対応するホストデバイス２と、１つまたは複数のメモリモジュール２０との接続を設定する。システムデコーダ１１は、設定に基づいて、アクセス管理部１３とメモリモジュール２０との接続を制御する。システムデコーダ１１は、ホストデバイス２から受信したアクセス要求をアクセス管理部１３に送信する。本実施形態のシステムデコーダ１１は、ホストデバイス２から受信したアクセス要求（書き込み要求または読み出し要求）に含まれるホスト物理アドレスＨＰＡを変換しない。システムデコーダ１１は、アクセス管理部１３に、ホスト物理アドレスＨＰＡをそのまま送信する。
【0022】
システム管理部１２は、ファブリックマネージャー４から管理コマンドを受信する。ファブリックマネージャー４がホストデバイス２内に構成される場合、システム管理部１２は、ホストバスを介して、ファブリックマネージャー４と接続されてもよいし、別のバス（例えば、イーサネット（登録商標）などの通信規格に対応）を介して、ファブリックマネージャー４と接続されてもよい。システム管理部１２は、ＣＸＬ２．０におけるファブリックマネージャーエンドポイント（FM Endpoint）としての機能を有する。システム管理部１２は、ファブリックマネージャーＡＰＩを介して受信した管理コマンドとインターリーブ設定情報３２とに基づいて、システムデコーダ１１を制御する。
【0023】
システム管理部１２は、モジュール間ウェアレベリング（以下、単に「ウェアレベリング」とも表記する）を制御する。例えば、システム管理部１２は、インターリーブ設定情報３２を生成する。また、システム管理部１２は、ウェアレベリングの際、インターリーブ設定情報３２を更新する。すなわち、システム管理部１２は、インターリーブの設定を動的に構成し得る。システム管理部１２は、更新したインターリーブ設定情報３２を、システムデコーダ１１に送信する。
【0024】
システム管理部１２は、ウェアレベリングにおけるデータの移動を制御する。システム管理部１２は、ウェアレベリングにおけるデータ移動として、コピーオンライト（CoW: Copy on Write）処理を実行する。コピーオンライト処理は、移動元アドレスから移動先アドレスへのデータの移動（コピー）を、メモリモジュール２０における書き込み動作（データ更新）のタイミングで実行する動作である。コピーオンライト処理の詳細については後述する。
【0025】
システム管理部１２は、バッファ１４内に記憶されている疲弊カウンタテーブル３１、インターリーブ設定情報３２、及びコピー状態テーブル３３を更新する。
【0026】
疲弊カウンタテーブル３１は、各論理デバイスの疲弊蓄積量及び記憶容量に関するテーブルである。システム管理部１２は、各メモリモジュール２０から受信した疲弊蓄積量の情報に基づいて疲弊カウンタテーブル３１を更新する。
【0027】
インターリーブ設定情報３２は、ホストデバイス２（システムデコーダ１１）に接続される論理デバイスの個数（以下、「インターリーブ数」とも表記する）、対象となる論理デバイスへのデータの割り当て順序、及びインターリーブに対応する論理デバイス内のメモリ領域のデータサイズ（以下、「インターリーブ粒度」とも表記する）に関する情報である。システム管理部１２は、疲弊カウンタテーブル３１に基づいてウェアレベリングの実行を決定すると、インターリーブ設定情報３２を更新する。
【0028】
コピー状態テーブル３３は、コピーオンライト処理におけるデータのコピー状態に関するテーブルである。システム管理部１２は、データがコピーされた際、すなわち書き込み動作が実行された際に、コピー状態テーブル３３を更新する。
【0029】
アクセス管理部１３は、システムデコーダ１１の制御に基づいて、メモリモジュール２０との接続を管理する。アクセス管理部１３は、各メモリモジュール２０に対応する図示せぬ下流ポート（DSP: Downstream Port）または仮想下流ポート（vDSP: Virtual Downstream Port）を介して、各メモリモジュール２０に接続される。例えば、アクセス管理部１３は、ＣＸＬ．ｍｅｍプロトコルに基づいて、メモリモジュール２０にアクセス要求を送信する。例えば、アクセス要求が書き込み要求である場合、アクセス管理部１３は、対象となるメモリモジュール２０に、データ、コマンド、及びホスト物理アドレスＨＰＡを送信する。また、例えば、アクセス管理部１３は、ＣＸＬ．ｉｏプロトコルに基づいて、各メモリモジュール２０に、インターリーブ設定情報３２を送信する。
【0030】
バッファ１４は、揮発性メモリである。バッファ１４は、データを一時的に記憶する。例えば、バッファ１４は、ＳＲＡＭ（Static Random Access Memory）である。バッファ１４は、疲弊カウンタテーブル３１、インターリーブ設定情報３２、及びコピー状態テーブル３３等を記憶する。なお、データを永続的に記憶するために、制御部１０の外部または内部に図示せぬ不揮発性メモリが設けられてもよいし、いずれかのメモリモジュール２０の不揮発性のメモリ領域が用いられてもよい。
【0031】
次に、メモリモジュール２０の構成について説明する。メモリモジュール２０は、ＣＸＬ２．０におけるＣＸＬメモリに相当する。例えば、メモリモジュール２０は、ＣＸＬ２．０におけるＴｙｐｅ３デバイスである。メモリモジュール２０は、記憶媒体（半導体記憶装置）である。メモリモジュール２０は、揮発性の記憶媒体であってもよいし、不揮発の記憶媒体であってもよい。また、各メモリモジュール２０の構成は異なっていてもよい。以下では、メモリモジュール２０＿０～２０＿３が、不揮発性メモリとしてＮＡＮＤ型フラッシュメモリを搭載したＳＳＤ（Solid State Drive）である場合について説明する。ＮＡＮＤ型フラッシュメモリは、比較的疲弊に対する耐久性の低い（以下、「低Ｅｎｄｕｒａｎｃｅ」とも表記する）メモリである。この場合、制御部１０は、メモリモジュール２０＿０～２０＿３に対してモジュール間ウェアレベリングを実行し得る。
【0032】
メモリモジュール２０は、メモリデコーダ２１、メモリ制御部２２、及びメモリ２３を含む。
【0033】
メモリデコーダ２１は、ＣＸＬ２．０におけるＨＤＭ（Host-managed Device Memory）デコーダに相当する。メモリデコーダ２１は、制御部１０から受信したインターリーブ設定情報３２に基づいて、ホスト物理アドレスＨＰＡをメモリ２３に対応したデバイス物理アドレス（DPA: Device Physical Address）に変換する。例えば、メモリデコーダ２１は、インターリーブにより分散された不連続のホスト物理アドレスＨＰＡを、連続したデバイス物理アドレスに変換する。
【0034】
メモリ制御部２２は、メモリモジュール２０全体を制御する。メモリ制御部２２は、メモリ２３のメモリ領域を管理する。メモリ制御部２２は、制御部１０から受信した信号に基づいて、書き込み動作、読み出し動作、または消去動作を実行する。例えば、メモリ制御部２２は、制御部４０に、疲弊蓄積量に関する情報を送信する。
【0035】
メモリ２３は、例えば、複数のＮＡＮＤ型フラッシュメモリを含む。メモリ２３は、複数のメモリチップを含み得る。この場合、複数のメモリチップは、それぞれが独立して動作し得る。
【0036】
１．１．３ メモリモジュールのメモリの論理的構成
次に、図２を参照して、メモリモジュール２０のメモリ２３の論理的構成の一例について説明する。図２は、メモリモジュール２０のメモリ２３の論理的構成を示すブロック図である。
次に、図２を参照して、メモリモジュール２０のメモリ２３の論理的構成の一例について説明する。図２は、メモリモジュール２０のメモリ２３の論理的構成を示すブロック図である。
【0037】
図２に示すように、各メモリモジュール２０のメモリ２３は、例えば２つの論理デバイスＬＤに仮想的に分割される。なお、各メモリ２３における論理デバイスＬＤの個数は、任意である。メモリ２３は１つの論理デバイスＬＤであってもよい。以下の説明において、メモリモジュール２０＿０～２０＿３の論理デバイスＬＤを区別する場合、メモリモジュール２０＿０の２つの論理デバイスＬＤを論理デバイスＬＤ０及びＬＤ１と表記する。メモリモジュール２０＿１の２つの論理デバイスＬＤを論理デバイスＬＤ２及びＬＤ３と表記する。メモリモジュール２０＿２の２つの論理デバイスＬＤを論理デバイスＬＤ４及びＬＤ５と表記する。メモリモジュール２０＿３の２つの論理デバイスＬＤを論理デバイスＬＤ６及びＬＤ７と表記する。
【0038】
各論理デバイスＬＤは、複数のチャンクＣＫに分割される。チャンクＣＫは、インターリーブに対応するメモリ領域の単位である。すなわち、チャンクＣＫのデータサイズがインターリーブ粒度である。例えば、１回の書き込み動作において一括してデータが書き込まれるメモリ領域を「ページ」と定義すると、チャンクＣＫのデータサイズ（インターリーブ粒度）は、ページのデータサイズよりも大きい。すなわち、チャンクＣＫは、複数のページを含む。図２の例では、各論理デバイスＬＤは、８個のチャンクＣＫ０～ＣＫ７を含む。
【0039】
【0040】
図３に示すように、疲弊カウンタテーブル３１は、論理デバイスＬＤ毎に疲弊蓄積量と記憶容量に関する情報を含む。例えば、疲弊蓄積量は、１回の書き込み動作による疲弊量と書き込み動作の回数との積と、１回の読み出し動作による疲弊量と読み出し動作の回数との積とを和算した結果である。例えば、書き込み動作と読み出し動作とでは、１回の動作による疲弊量が異なる。図３の例では、論理デバイスＬＤ０の疲弊蓄積量は、１０００である。論理デバイスＬＤ１の疲弊蓄積量は、３０である。論理デバイスＬＤ２の疲弊蓄積量は、５０００である。論理デバイスＬＤ３の疲弊蓄積量は、２５００である。論理デバイスＬＤ０、ＬＤ１、ＬＤ２、及びＬＤ３の記憶容量はいずれも１ＴＢである。なお、図３の例では、疲弊カウンタテーブル３１が、論理デバイスＬＤ毎に疲弊蓄積量に関する情報を有する場合について説明したが、これに限定されない。疲弊カウンタテーブル３１は、メモリモジュール２０毎に疲弊蓄積量に関する情報を有していてもよいし、チャンクＣＫ毎に疲弊蓄積量に関する情報を有していてもよいし、デバイス物理アドレス毎、すなわち、ページ毎に疲弊蓄積量に関する情報を有していてもよい。
【0041】
１．３ インターリーブ設定情報の具体例
次に、図４を参照して、インターリーブ設定情報３２の具体例について説明する。図４は、インターリーブ設定情報３２の具体例を示すテーブルである。図４の例は、１つのシステムデコーダ１１（ホストデバイス２）に対応するインターリーブ設定情報３２を示している。制御部１０は、システムデコーダ１１毎に異なるインターリーブの設定を有する。
次に、図４を参照して、インターリーブ設定情報３２の具体例について説明する。図４は、インターリーブ設定情報３２の具体例を示すテーブルである。図４の例は、１つのシステムデコーダ１１（ホストデバイス２）に対応するインターリーブ設定情報３２を示している。制御部１０は、システムデコーダ１１毎に異なるインターリーブの設定を有する。
【0042】
図４に示すように、例えば、インターリーブ設定情報３２は、インターリーブ数ＩＷ(インターリーブウェイ数ＩＷとも表記する）、インターリーブ粒度ＩＧ（すなわち、チャンクＣＫのサイズ）、及びターゲットとなる論理デバイスＬＤ（以下、「ターゲットＬＤ」とも表記する）の情報を含む。以下、インターリーブ数ＩＷ、インターリーブ粒度ＩＧ、及びターゲット論理デバイスＬＤの組み合わせをインターリーブセットＩＳと表記する。例えば、インターリーブセットＩＳは、ＣＸＬ規格に準ずる。インターリーブ設定情報３２には、複数のシステムデコーダ１１に対応した複数のインターリーブセットＩＳが含まれ得る。
【0043】
本実施形態のウェアレベリングにはコピーオンライト処理が適用される。コピーオンライト処理の場合、データの移動（コピー）が完了するまで、データは更新前のインターリーブセットＩＳに対応する論理デバイスＬＤに記憶されている。このため、コピーオンライト処理が完了するまでは、バッファ１４に、更新前（ウェアレベリング実行前）のインターリーブセットＩＳと、更新後（ウェアレベリング実行後）のインターリーブセットＩＳとが記憶され得る。なお、更新前のインターリーブセットＩＳは、バッファ１４以外のメモリ領域に退避されてもよい。
【0044】
図４の例では、更新前のインターリーブ数ＩＷは１であり、インターリーブ粒度ＩＧは１ＫＢである。そして、ターゲットとなる論理デバイスＬＤはＬＤ０である。これに対し、更新後のインターリーブ数ＩＷは４であり、インターリーブ粒度は１ＫＢである。そして、ターゲットとなる論理デバイスＬＤは、ＬＤ３→ＬＤ４→ＬＤ２→ＬＤ６である。これは、論理デバイスＬＤ３、ＬＤ４、ＬＤ２、ＬＤ６のチャンクＣＫが、この順序で繰り返し選択されることを示している。なお、図４の例では更新後のターゲット論理デバイスＬＤに論理デバイスＬＤ０と同一メモリモジュール２０＿０の論理デバイスＬＤ１が含まれていないが、論理デバイスＬＤ１が含まれていてもよい。
【0045】
【0046】
図５に示すように、コピー状態テーブル３３は、複数のインターリーブセットＩＳに対応する。図５の例では、コピー状態テーブル３３は、３つインターリーブセットＩＳに対応する。同時に実行できるウェアレベリングの個数は、コピー状態テーブル３３のインターリーブセットＩＳの識別番号ＩＤ数に基づく。
【0047】
コピー状態テーブル３３は、インターリーブセットＩＳの識別番号ＩＤ０～ＩＤ２の各々に対応するコピーサイズ及びコピーフラッグに関する情報を含む。コピーサイズは、ウェアレベリングにおけるデータ移動の単位である。換言すると、コピーサイズは、ウェアレベリングの管理単位である。コピーサイズは、インターリーブ粒度ＩＧの整数倍に設定され得る。例えば、コピーサイズは、チャンクＣＫのサイズと同じであってもよい。例えば、コピーサイズは、インターリーブ粒度ＩＧの倍数を表す。図５の例では、インターリーブセットＩＳのＩＤ０のコピーサイズは１である。すなわち、コピーサイズは、インターリーブ粒度ＩＧの１倍であることを示す。また、インターリーブセットＩＳのＩＤ１のコピーサイズは１６である。インターリーブセットＩＳのＩＤ４のコピーサイズは４である。
【0048】
コピーフラッグは、ウェアレベリングの管理単位毎にコピーステータス（コピー済みが否か）を示すフラグである。例えば、コピーサイズがチャンクＣＫのサイズと同じである場合、１ビットの情報が１つのチャンクＣＫに対応する。図５の例では、“１”は、コピー済みを示し、“０”は、コピー未了を示す。システム管理部１２は、コピーフラッグが全て“１”になると、コピーオンライト処理が完了したと判断する。すなわち、システム管理部１２は、ウェアレベリングが終了したと判断する。なお、コピーフラッグは、圧縮されてもよい。
【0049】
１．５ インターリーブ設定更新処理
次に、インターリーブ設定更新処理の一例について説明する。インターリーブ設定更新処理は、ウェレベリング発動時に実行される動作である。
次に、インターリーブ設定更新処理の一例について説明する。インターリーブ設定更新処理は、ウェレベリング発動時に実行される動作である。
【0050】
【0051】
図６に示すように、まず、システム管理部１２は、ウェアレベリングの発動を決定すると、ウェアレベリング（Ｗ／Ｌ）の対象となるインターリーブセットＩＳ（以下、「移動元ＩＳ」とも表記する）を選択する（Ｓ１１０１）。例えば、システム管理部１２は、論理デバイスＬＤ間の疲弊蓄積量の偏りが、予め設定された閾値以上となった場合、疲弊蓄積量が最も多いインターリーブセットＩＳを移動元のインターリーブセットＩＳとして選択する。あるいは、システム管理部１２は、疲弊カウンタテーブル３１を参照し、インターリーブセットＩＳに対応する論理デバイスＬＤの疲弊蓄積量が予め設定された閾値以上となった場合、当該インターリーブセットＩＳを移動元のインターリーブセットＩＳとして選択する。
【0052】
システム管理部１２は、移動先のインターリーブ数ＩＷ及びインターリーブ粒度ＩＧを決定する（Ｓ１１０２）。
【0053】
システム管理部１２は、移動先のインターリーブセットＩＳを構成するターゲット論理デバイスＬＤを選択する（Ｓ１１０３）。これにより、移動先（更新後）のインターリーブセットＩＳの構成が決定される。
【0054】
システム管理部１２は、インターリーブ設定情報３２の移動元（更新前）のインターリーブセットＩＳを退避させる（Ｓ１１０４）。例えば、システム管理部１２は、インターリーブ設定情報３２の移動元（更新前）のインターリーブセットＩＳを、インターリーブ設定情報３２から別のメモリ領域に退避する。
【0055】
システム管理部１２は、コピー状態テーブル３３のコピーステータスを初期化する（Ｓ１１０５）。より具体的には、システム管理部１２は、コピー状態テーブル３３において、移動元のインターリーブセットＩＳに対応するコピーフラッグをオール“０”状態とする。
【0056】
システム管理部１２は、インターリーブ設定情報３２を移動先のインターリーブセットＩＳに更新する（Ｓ１１０６）。より具体的には、システム管理部１２は、インターリーブ設定情報３２を、Ｓ１１０２及びＳ１１０３において決定したインターリーブ数ＩＷ、インターリーブ粒度ＩＧ、及びターゲット論理デバイスＬＤに更新する。例えば、システム管理部１２は、更新したインターリーブ設定情報３２を、システムデコーダ１１に送信する。
【0057】
システム管理部１２は、移動先のインターリーブセットＩＳに対応する論理デバイスＬＤ（以下、「移動先論理デバイスＬＤ」とも表記する）、すなわちメモリモジュール２０に更新後のインターリーブセットＩＳを送信し、論理デバイスＬＤに関するインターリーブ設定を更新する（Ｓ１１０７）。
【0058】
１．５．２ インターリーブ数決定の具体例
次に、図７及び図８を参照して、図６のステップＳ１１０２において説明したインターリーブ数ＩＷ決定の具体例について説明する。図７及び図８は、インターリーブ数ＩＷ決定の具体例を示す図である。
次に、図７及び図８を参照して、図６のステップＳ１１０２において説明したインターリーブ数ＩＷ決定の具体例について説明する。図７及び図８は、インターリーブ数ＩＷ決定の具体例を示す図である。
【0059】
図７に示すように、例えば、システム管理部１２は、インターリーブセットＩＳを更新する際に、インターリーブ数ＩＷを２倍に増やしていってもよい。例えば、移動元のインターリーブセットＩＳのインターリーブ数ＩＷが１である場合、インターリーブセットＩＳの更新により、インターリーブ数ＩＷは２に更新される。また、例えば、移動元のインターリーブセットＩＳのインターリーブ数ＩＷが２である場合、インターリーブセットＩＳの更新により、インターリーブ数ＩＷは４に更新される。なお、ＣＸＬ２．０では、インターリーブ数の最大値は８である。
【0060】
なお、移動元のインターリーブセットＩＳの疲弊蓄積量の大きさに応じて、インターリーブ数ＩＷの増分を決定してもよい。例えば、図４を用いて説明したインターリーブ設定情報３２のように、インターリーブ数ＩＷを１から４に更新してもよい。
【0061】
図８に示すように、移動元のインターリーブセットＩＳに対応する複数の論理デバイスＬＤの疲弊蓄積量に偏りがある場合、システム管理部１２は、インターリーブ数ＩＷを減らして、疲弊蓄積量の少ない論理デバイスＬＤにデータを移動させてもよい。これにより、論理デバイスＬＤ間での疲弊蓄積量を平準化し得る。例えば、移動元のインターリーブセットＩＳのインターリーブ数ＩＷが４である場合、インターリーブセットＩＳの更新により、インターリーブ数ＩＷは１に更新されてもよい。
【0062】
１．５．３ インターリーブ粒度決定の具体例
次に、図９を参照して、図６のステップＳ１１０２において説明したインターリーブ粒度ＩＧ決定の具体例について説明する。図９は、インターリーブ粒度ＩＧ決定の具体例を示す図である。
次に、図９を参照して、図６のステップＳ１１０２において説明したインターリーブ粒度ＩＧ決定の具体例について説明する。図９は、インターリーブ粒度ＩＧ決定の具体例を示す図である。
【0063】
図９に示すように、例えば、インターリーブ粒度ＩＧは、論理デバイスＬＤ内（またはメモリモジュール２０内）で実行されるウェアレベリングにおけるデータの移動単位の整数倍とする。図９の例では、論理デバイスＬＤ内のウェアレベリングのデータ移動のサイズ（粒度）が１ＫｉＢである。これに対し、モジュール間ウェアレベリングにおけるインターリーブ粒度ＩＧは、４倍の４ＫｉＢに設定される。この場合、メモリモジュール２０は、指定ベンダー固有拡張機能（DVSEC: Designated Vendor-Specific Extended Capabilities）として、論理デバイスＬＤ内ウェアレベリングの粒度、あるいはインターリーブ粒度ＩＧとして好ましい粒度を制御部１０に提示してもよい。
【0064】
１．５．４ ターゲット論理デバイスＬＤの選択
次に、図１０を参照して、図６のステップＳ１１０３において説明したターゲット論理デバイスＬＤの選択の流れの一例について説明する。図１０は、ターゲット論理デバイスＬＤ選択のフローチャートである。
次に、図１０を参照して、図６のステップＳ１１０３において説明したターゲット論理デバイスＬＤの選択の流れの一例について説明する。図１０は、ターゲット論理デバイスＬＤ選択のフローチャートである。
【0065】
図１０に示すように、システム管理部１２は、未使用の論理デバイスＬＤがあるか確認する（Ｓ１２０１）。例えば、システム管理部１２は、いずれのインターリーブセットＩＳにも割り当てられていない、すなわち、未使用の論理デバイスＬＤがあるか確認する。
【0066】
未使用の論理デバイスＬＤがある場合（Ｓ１２０１＿Ｙｅｓ）、システム管理部１２は、未使用の論理デバイスＬＤの中から、最も疲弊蓄積量が少ない論理デバイスＬＤをターゲット論理デバイスＬＤとして選択する（Ｓ１２０２）。
【0067】
システム管理部１２は、ターゲット論理デバイスＬＤへの未使用論理デバイスＬＤの割り当てが完了したか確認する（Ｓ１２０３）。全てのターゲット論理デバイスＬＤの割り当てが完了した場合（Ｓ１２０３＿Ｙｅｓ）、システム管理部１２は、ターゲット論理デバイスＬＤの選択を終了する。他方で、割り当て未了のターゲット論理デバイスＬＤがある場合（Ｓ１２０３＿Ｎｏ）、システム管理部１２は、ステップＳ１２０１に進み、未使用の論理デバイスＬＤがあるか確認する。
【0068】
また、ステップＳ１２０１において、未使用の論理デバイスＬＤが無い場合（Ｓ１２０１＿Ｎｏ）、システム管理部１２は、割り当てエラー処理を実行する（Ｓ１２０４）。割り当てエラー処理として、システム管理部１２は、未使用の論理デバイスＬＤができるまで一定期間待機してもよい。また、システム管理部１２は、メモリモジュール２０にガベージコレクションを実行させ、未使用の論理デバイスＬＤを確保してもよい。更には、システム管理部１２は、ウェアレベリング処理を取り消してもよい。システム管理部１２は、割り当てエラー処理後、ステップＳ１２０１に進み、未使用の論理デバイスＬＤがあるか確認する。
【0069】
１．６ コピーオンライト処理
次に、コピーオンライト処理について説明する。
次に、コピーオンライト処理について説明する。
【0070】
１．６．１ コピーオンライト処理の流れ
まず、図１１を参照して、コピーオンライト処理の流れの一例について説明する。図１１は、コピーオンライト処理のフローチャートである。図１１の例は、ウェアレベリングが実行された後に、ホストデバイス２のアクセス要求（書き込み要求または読み出し要求）を実行する場合を示している。
まず、図１１を参照して、コピーオンライト処理の流れの一例について説明する。図１１は、コピーオンライト処理のフローチャートである。図１１の例は、ウェアレベリングが実行された後に、ホストデバイス２のアクセス要求（書き込み要求または読み出し要求）を実行する場合を示している。
【0071】
図１１に示すように、メモリシステム３は、ホストデバイス２からコマンド（アクセス要求）を受信する（Ｓ１３０１）。例えばコマンドは、書き込み要求または読み出し要求に対応するコマンドである。
【0072】
システム管理部１２は、コピー状態テーブル３３を参照して、対象データが移動元のインターリーブセットＩＳに対応する論理デバイスＬＤ（以下、「移動元論理デバイスＬＤ」とも表記する）から移動先論理デバイスＬＤにコピー済みか確認する（Ｓ１３０２）。すなわち、システム管理部１２は、移動先論理デバイスＬＤの対象チャンクＣＫにデータがあるか確認する。
【0073】
対象データがコピー済みではない場合（Ｓ１３０２＿Ｎｏ）、システム管理部１２は、対象データが記憶されている移動元のインターリーブセットＩＳの対象アドレスを特定し、データを読み出す（Ｓ１３０３）。すなわち、システム管理部１２は、移動元論理デバイスＬＤのデータが記憶されているアドレスを特定して、データを読み出す。
【0074】
システム管理部１２は、コマンドが書き込み要求のコマンドか確認する（Ｓ１３０４）。
【0075】
コマンドが書き込み要求のコマンドである場合（Ｓ１３０４＿Ｙｅｓ）、システム管理部１２は、ホストデバイス２から受信した書き込みデータに基づいて読み出しデータを更新する。システム管理部１２は、移動先論理デバイスＬＤに、更新データを書き込む（Ｓ１３０５）。
【0076】
システム管理部１２は、書き込み動作が終了すると、コピー完了処理を実行する（Ｓ１３０６）。コピー完了処理は、コピー状態テーブル３３を更新する動作である。
【0077】
コマンドが書き込み要求のコマンドではない場合（Ｓ１３０４＿Ｎｏ）、すなわち、コマンドが読み出し要求のコマンドである場合、システム管理部１２は、そのままＳ１３０８に進む。
【0078】
また、ステップＳ１３０２において、対象データが移動元論理デバイスＬＤから移動先論理デバイスＬＤにコピー済みである場合（Ｓ１３０２＿Ｙｅｓ）、システム管理部１２は、移動先論理デバイスＬＤの対象アドレスにデータアクセスする（Ｓ１３０７）。例えば、コマンドが読み出し要求のコマンドである場合、システム管理部１２は、移動先論理デバイスＬＤの対象アドレスのデータを読み出す。また、例えば、コマンドが書き込み要求のコマンドである場合、システム管理部１２は、移動先論理デバイスＬＤに書き込みデータを書き込む。
【0079】
システム管理部１２は、コマンドに対応する処理が完了した旨を知らせるコマンド応答をホストデバイス２に送信する。例えば、読み出し要求の場合、システム管理部１２は、コマンド応答として、読み出しデータをホストデバイス２に送信する。
【0080】
１．６．２ コピーオンライト処理の具体例
次に、図１２を参照して、コピーオンライト処理の具体例について説明する。図１２は、コピーオンライト処理の具体例を示す論理デバイスＬＤの構成図である。図１２の例は、図４のインターリーブ設定情報３２に示すように、論理デバイスＬＤ０が移動元論理デバイスＬＤであり、論理デバイスＬＤ２、ＬＤ３、ＬＤ４、及びＬＤ６が移動先論理デバイスＬＤ、すなわちターゲット論理デバイスＬＤである場合を示している。例えば、ターゲット論理デバイスＬＤは、論理デバイスＬＤ３、ＬＤ４、ＬＤ２、ＬＤ６の順に遷移する。図１２の例では、移動元論理デバイスＬＤ０のチャンクＣＫ０～ＣＫ７に記憶されているオリジナルデータをＯＧ－０～ＯＧ－７と表記する。オリジナルデータＯＧ－０～ＯＧ－７に対応するコピーデータ（更新データ）をＣＰ－０～ＣＰ－７とそれぞれ表記する。
次に、図１２を参照して、コピーオンライト処理の具体例について説明する。図１２は、コピーオンライト処理の具体例を示す論理デバイスＬＤの構成図である。図１２の例は、図４のインターリーブ設定情報３２に示すように、論理デバイスＬＤ０が移動元論理デバイスＬＤであり、論理デバイスＬＤ２、ＬＤ３、ＬＤ４、及びＬＤ６が移動先論理デバイスＬＤ、すなわちターゲット論理デバイスＬＤである場合を示している。例えば、ターゲット論理デバイスＬＤは、論理デバイスＬＤ３、ＬＤ４、ＬＤ２、ＬＤ６の順に遷移する。図１２の例では、移動元論理デバイスＬＤ０のチャンクＣＫ０～ＣＫ７に記憶されているオリジナルデータをＯＧ－０～ＯＧ－７と表記する。オリジナルデータＯＧ－０～ＯＧ－７に対応するコピーデータ（更新データ）をＣＰ－０～ＣＰ－７とそれぞれ表記する。
【0081】
図１２に示すように、論理デバイスＬＤ０の８つのチャンクＣＫには、オリジナルデータＯＧ－０～ＯＧ－７がそれぞれ記憶されている。この状態でウェアレベリングが実行されると、移動先のインターリーブセットＩＳに基づいて、移動先論理デバイスＬＤ３では、コピーデータＣＰ－０及びＣＰ－４にそれぞれ対応する２つのチャンクＣＫが割り当てられる。２つのチャンクのデバイス物理アドレスは、メモリモジュール２０＿１のメモリデコーダ２１により決定される。このため、移動元論理デバイスＬＤ０のオリジナルデータＯＧ－０及びＯＧ－４が記憶されているチャンクＣＫのデバイス物理アドレスと、移動先論理デバイスＬＤ３のコピーデータＣＰ－０及びＣＰ－４に割り当てらえるチャンクＣＫのデバイス物理アドレスとは異なっていてもよい。図１２の例では、移動先論理デバイスＬＤ３のコピーデータＣＰ－０に対応するチャンクＣＫは、コピー未了の状態である。この場合、コピーデータＣＰ－０に対応するチャンクＣＫには、コピーデータＣＰ－０が記憶されておらず、移動元論理デバイスＬＤ０に、オリジナルデータＯＧ－０が残っている。また、コピーデータＣＰ－４に対応するチャンクＣＫは、コピー済みの状態である。この場合、コピーデータＣＰ－４に対応するチャンクＣＫには、コピーデータＣＰ－４が記憶されている。
【0082】
移動先論理デバイスＬＤ４では、コピーデータＣＰ－１及びＣＰ－５にそれぞれ対応する２つのチャンクＣＫが割り当てられる。コピーデータＣＰ－１及びコピーデータＣＰ－５に対応するチャンクＣＫは、それぞれコピー済みの状態である。この場合、コピーデータＣＰ－１及びＣＰ－５に対応するチャンクＣＫには、コピーデータＣＰ－１及びＣＰ－５がそれぞれ記憶されている。
【0083】
移動先論理デバイスＬＤ２では、コピーデータＣＰ－２及びＣＰ－６にそれぞれ対応する２つのチャンクＣＫが割り当てられる。コピーデータＣＰ－２及びコピーデータＣＰ－６に対応するチャンクＣＫは、コピー未了の状態である。この場合、コピーデータＣＰ－２及びＣＰ－６に対応するチャンクＣＫには、コピーデータＣＰ－２及びＣＰ－６がそれぞれ記憶されておらず、移動元論理デバイスＬＤ０に、オリジナルデータＯＧ－２及びＯＧ－６が残っている。
【0084】
移動先論理デバイスＬＤ６では、コピーデータＣＰ－３及びＣＰ－７にそれぞれ対応する２つのチャンクＣＫが割り当てられる。コピーデータＣＰ－３に対応するチャンクＣＫは、コピー未了の状態である。この場合、コピーデータＣＰ－３に対応するチャンクＣＫには、コピーデータＣＰ－３が記憶されておらず、移動元論理デバイスＬＤ０に、オリジナルデータＯＧ－３が残っている。また、コピーデータＣＰ－７に対応するチャンクＣＫは、コピー済みの状態である。この場合、コピーデータＣＰ－７に対応するチャンクＣＫには、コピーデータＣＰ－７が記憶されている。
【0085】
１．６．３ 移動元のインターリーブセットのアドレスを特定してデータを読み出す場合の具体例
次に、図１３を参照して、図１１のステップＳ１３０２において説明した移動元のインターリーブセットＩＳのアドレスを特定してデータを読み出す場合の具体例について説明する。図１３は、移動元のインターリーブセットＩＳのアドレスを特定してデータを読み出す場合の具体例を示す図である。
次に、図１３を参照して、図１１のステップＳ１３０２において説明した移動元のインターリーブセットＩＳのアドレスを特定してデータを読み出す場合の具体例について説明する。図１３は、移動元のインターリーブセットＩＳのアドレスを特定してデータを読み出す場合の具体例を示す図である。
【0086】
図１３に示すように、例えば、システムデコーダ１１は、ホストデバイス２からホスト物理アドレスＨＰＡを含むアクセス要求を受信する。対象データが移動元論理デバイスＬＤ０から移動先論理デバイスＬＤ３にコピーされていない場合、システムデコーダ１１は、移動元のインターリーブセットＩＳを参照して、移動元論理デバイスＬＤ０（メモリモジュール２０＿０）にホスト物理アドレスＨＰＡを送信する。メモリモジュール２０＿０のメモリデコーダ２１は、ホスト物理アドレスＨＰＡからデバイス物理アドレスを特定する。メモリモジュール２０＿０のメモリ制御部２２は、論理デバイスＬＤ０のデバイス物理アドレスに対応するページからコピー未了のデータ（以下、「未コピーデータ」とも表記する）を読み出して、制御部１０に送信する。
【0087】
ホストデバイス２の要求が書き込み要求である場合、移動元論理デバイスＬＤ０の読み出しデータがホストデバイス２から受信した書き込みデータに基づいて更新され、更新データ（及びホスト物理アドレスＨＰＡ）が、移動先論理デバイスＬＤ３に送信される。
【0088】
【0089】
図１４に示すように、システム管理部１２は、移動元論理デバイスＬＤのデータがコピーされると、コピー状態テーブル３３におけるコピーステータスを更新する（Ｓ１４０１）。例えば、システム管理部１２は、コピーが実行されたチャンクＣＫに対応するコピーフラッグを“０”（コピー未了）から“１”（コピー済み）に更新する。
【0090】
システム管理部１２は、コピー状態テーブル３３を参照して、移動元のインターリーブセットＩＳのデータが全てコピーされたか確認する（Ｓ１４０２）。すなわち、システム管理部１２は、移動元のインターリーブセットＩＳに対応するコピーフラッグがオール“１”であるか確認する。
【0091】
全てのコピーが完了した場合（Ｓ１４０２＿Ｙｅｓ）、システム管理部１２は、移動元のインターリーブセットＩＳを削除する（Ｓ１４０３）。
【0092】
次に、システム管理部１２は、コピー状態テーブル３３において、移動元のインターリーブセットＩＳに対応する識別番号ＩＤの情報を削除する（Ｓ１４０４）。
【0093】
また、ステップＳ１４０２において、全てのデータのコピーが完了していない場合（Ｓ１４０２＿Ｎｏ）、システム管理部１２は、コピー完了処理をそのまま終了させる。すなわち、システム管理部１２は、移動元のインターリーブセットＩＳに関する情報の削除を実行しない。
【0094】
【0095】
例えば、ホストデバイス２からの書き込み要求がないと、未コピーデータが残存し、コピーオンライト処理が完了しない。すなわち、ウェアレベリングが完了しない。このような場合に、バックグラウンドコピー処理が実行される。バックグラウンドコピー処理は、定期的あるいはメモリシステム３が待機状態にある場合等に、移動元論理デバイスＬＤの未コピーデータを、移動先論理デバイスＬＤにコピーする処理である。例えば、バックグラウンドコピー処理では、移動元論理デバイスＬＤから読み出された未コピーデータが、移動先論理デバイスＬＤにそのままコピーされる。バックグラウンドコピー処理により、システム管理部１２は、コピーステータスを更新できる。
【0096】
図１５に示すように、システム管理部１２は、コピー状態テーブル３３を参照して（Ｓ１５０１）、全てのコピーが完了しているか確認する（Ｓ１５０２）。すなわち、システム管理部１２は、完了していないウェアレベリング（コピーオンライト処理）があるか確認する。
【0097】
全てのコピーが完了していない場合（Ｓ１５０２＿Ｎｏ）、システム管理部１２は、未コピーデータに対応する移動元論理デバイスＬＤのアドレスを特定して、移動元論理デバイスＬＤから未コピーデータを読み出す（Ｓ１５０３）。
【0098】
システム管理部１２は、読み出した未コピーデータを、移動先のインターリーブセットＩＳの対応するチャンクＣＫに書き込む（Ｓ１５０４）。すなわち、システム管理部１２は、移動先論理デバイスＬＤに未コピーデータをコピーする。
【0099】
システム管理部１２は、コピー状態テーブル３３を参照して、移動元のインターリーブセットＩＳのコピーステータスを更新する（Ｓ１５０５）。
【0100】
システム管理部１２は、バックグラウンドコピー処理を一定期間スリープさせる（Ｓ１５０６）。スリープ期間は、任意に設定可能である。例えば、スリープ期間は、ウェアレベリングの発生頻度に応じて、短縮または延長されてもよい。システム管理部１２は、スリープ期間終了後、ステップＳ１５０１に進む。
【0101】
また、ステップＳ１５０２において、全てのコピーが完了している場合（Ｓ１５０２＿Ｙｅｓ）、システム管理部１２は、移動元のインターリーブセットＩＳを削除する（Ｓ１５０７）。
【0102】
次に、システム管理部１２は、コピー状態テーブル３３において、移動元のインターリーブセットＩＳに対応する識別番号ＩＤの情報を削除する（Ｓ１５０８）。
【0103】
１．７ 本実施形態に係る効果
本実施形態に係る構成であれば、メモリシステム３は、メモリモジュール間のウェアレベルにおける管理情報のデータ量を削減できる。本効果につき、詳述する。
本実施形態に係る構成であれば、メモリシステム３は、メモリモジュール間のウェアレベルにおける管理情報のデータ量を削減できる。本効果につき、詳述する。
【0104】
例えば、複数のメモリモジュール間でのウェアレベルを実行する場合、各メモリモジュールのメモリ領域のアドレス管理のためにマッピングテーブルが用いられる。メモリの増加にともない、マッピングテーブルのデータ量は増加する。例えば、２５６ＧｉＢの記憶容量を有するメモリモジュールが８個ある場合、これに対応するマッピングテーブルのデータ量は、２ＧｉＢに達する。
【0105】
これに対し、本実施形態に係る構成であれば、制御部１０は、インターリーブ設定情報３２及びコピー状態テーブル３３を用いてモジュール間ウェアレベリングを実行できる。また、制御部１０は、ホスト物理アドレスＨＰＡを、メモリモジュール２０にそのまま送信できる。よって、マッピングテーブルを省略できる。これにより、例えば、２５６ＧｉＢの記憶容量を有するメモリモジュールが８個ある場合、インターリーブ設定情報３２及びコピー状態テーブル３３を含む管理情報のデータ量を最大数十ＭｉＢ程度に抑制できる。よって、メモリシステム３は、メモリモジュール間のウェアレベルにおける管理情報のデータ量を削減できる。
【0106】
更に、本実施形態に係る構成であれば、モジュール間ウェアレベリングにおけるデータの移動にコピーオンライト処理を適用できる。コピーオンライト処理では、データの更新があった場合に書き込み動作が実行される。このため、無効データの増加による、書き込み倍率（ＷＡＦ：write amplification factor）の増加を抑制できる。よって、データ移動のコストを低減できる。
【0107】
更に、本実施形態に係る構成であれば、制御部１０は、モジュール間ウェアレベリングの際、メモリモジュール２０の疲弊状態に応じて、インターリーブセットの設定を動的に変更できる。インターリーブの設定をして、ターゲット論理デバイスＬＤを変更することにより、疲弊負荷をメモリモジュール間で分散できる。
【0108】
１．８ 第１実施形態の変形例
次に、第１実施形態について３つの変形例を説明する。以下、第１実施形態と異なる点を中心に説明する。
次に、第１実施形態について３つの変形例を説明する。以下、第１実施形態と異なる点を中心に説明する。
【0109】
１．８．１ 第１変形例
まず、第１実施形態の第１変形例について説明する。第１変形例では、第１実施形態と異なるターゲット論理デバイスＬＤの選択の流れの一例について説明する。図１６は、ターゲット論理デバイスＬＤ選択のフローチャートである。
まず、第１実施形態の第１変形例について説明する。第１変形例では、第１実施形態と異なるターゲット論理デバイスＬＤの選択の流れの一例について説明する。図１６は、ターゲット論理デバイスＬＤ選択のフローチャートである。
【0110】
図１６に示すように、システム管理部１２は、移動元のインターリーブセットＩＳのインターリーブ数ＩＷよりもインターリーブ数ＩＷが大きいインターリーブセットＩＳを探索する（Ｓ１６０１）。
【0111】
インターリーブセットＩＳが１個以上見つかった場合（ステップＳ１６０２＿Ｙｅｓ）、システム管理部１２は、見つかったインターリーブセットＩＳの中から、対応する論理デバイスＬＤの疲弊蓄積量が最も少ないインターリーブセットＩＳを選択する（Ｓ１６０３）。
【0112】
システム管理部１２は、移動元のインターリーブセットＩＳに対応する論理デバイスＬＤの疲弊蓄積量（以下、「移動元ＩＳ疲弊蓄積量」とも表記する）と、選択したインターリーブセットＩＳに対応する論理デバイスＬＤの疲弊蓄積量（以下、「選択ＩＳ疲弊蓄積量」とも表記する）とを比較する（Ｓ１６０４）。
【0113】
移動元ＩＳ疲弊蓄積量と選択ＩＳ疲弊蓄積量との差分が、予め設定された閾値より大きい場合（Ｓ１６０４＿Ｙｅｓ）、すなわち、選択ＩＳ疲弊蓄積量が移動元ＩＳ疲弊蓄積量に対して十分に小さい場合、システム管理部１２は、選択インターリーブセットＩＳに対応する複数の論理デバイスＬＤのうち、疲弊蓄積量が少ない論理デバイスＬＤから順に、移動先のインターリーブセットＩＳのインターリーブ数ＩＷと同じ個数の論理デバイスＬＤを選択する（Ｓ１６０５）。
【0114】
インターリーブセットＩＳが見つからなかった場合（ステップＳ１６０２＿Ｎｏ）、または移動元ＩＳ疲弊蓄積量と選択ＩＳ疲弊蓄積量との差分が、予め設定された閾値以下である場合（Ｓ１６０４＿Ｎｏ）、システム管理部１２は、割り当てエラー処理を実行する（Ｓ１６０６）。割り当てエラー処理として、システム管理部１２は、一定期間待機してからターゲット論理デバイスＬＤの選択を実行してもよい。また、システム管理部１２は、ウェアレベリング処理を取り消してもよい。システム管理部１２は、割り当てエラー処理後、ステップＳ１６０１に進む。
【0115】
１．８．２ 第２変形例
次に、第１実施形態の第２変形例について説明する。第２変形例では、第１実施形態及び第１実施形態の第１変形例と異なるターゲット論理デバイスＬＤの選択の一例について説明する。図１７は、ターゲット論理デバイスＬＤの選択を説明する図である。
次に、第１実施形態の第２変形例について説明する。第２変形例では、第１実施形態及び第１実施形態の第１変形例と異なるターゲット論理デバイスＬＤの選択の一例について説明する。図１７は、ターゲット論理デバイスＬＤの選択を説明する図である。
【0116】
図１７に示すように、システム管理部１２は、システムデコーダ１１に関連付けられたインターリーブセットＩＳをスワップしてもよい。より具体的には、例えば、制御部１０は、２つのシステムデコーダ１１＿０及び１１＿１を含む。以下、システムデコーダ１１＿０をシステムデコーダ＃０と表記する。システムデコーダ１１＿１をシステムデコーダ＃１と表記する。例えば、インターリーブセットＩＳ＃０は、システムデコーダ＃０に関連付けられる。システムデコーダ＃０は、インターリーブセットＩＳ＃０に対応する論理デバイスＬＤ０と接続される。インターリーブセットＩＳ＃１は、システムデコーダ＃１に関連付けられる。システムデコーダ＃１は、インターリーブセットＩＳ＃１の論理デバイスＬＤ４及びＬＤ５に接続される。この状態において、例えば、インターリーブセットＩＳ＃０のウェアレベリングが実行され、インターリーブセットＩＳ＃０は、疲弊蓄積量が比較的少ないインターリーブセットＩＳ＃１とスワップされる。すなわち、インターリーブセットＩＳ＃０は、システムデコーダ＃１に関連付けられる。インターリーブセットＩＳ＃１は、システムデコーダ＃０に関連付けられる。この結果、システムデコーダ＃０は、インターリーブセットＩＳ＃１に対応する論理デバイスＬＤ４及びＬＤ５と接続される。システムデコーダ＃１は、インターリーブセットＩＳ＃０に対応する論理デバイスＬＤ０と接続される。
【0117】
１．８．３ 第３変形例
次に、第１実施形態の第３変形例について説明する。第３変形例では、メモリシステム３が電源断保護（PLP: Power-Loss Protection）機能を有する場合の一例について説明する。図１８は、データ処理装置１の全体構成を示すブロック図である。
次に、第１実施形態の第３変形例について説明する。第３変形例では、メモリシステム３が電源断保護（PLP: Power-Loss Protection）機能を有する場合の一例について説明する。図１８は、データ処理装置１の全体構成を示すブロック図である。
【0118】
図１８に示すように、メモリシステム３は、制御部１０、複数のメモリモジュール２０、電源制御部２５、キャパシタ２６、及び不揮発性メモリ２７を含む。制御部１０及びメモリモジュール２０の構成は、第１実施形態と同様である。
【0119】
電源制御部２５は、メモリシステム３における電源供給を制御する。電源制御部２５は、制御部１０及び不揮発性メモリ２７に電源を供給する。電源制御部２５は、電源断を検知すると、制御部１０に電源断検知を通知し、キャパシタ２６からの電力供給に自動的に切り替える。
【0120】
キャパシタ２６は、電源断に備えて電荷を蓄積する容量素子である。キャパシタ２６は電源断が発生した際に、電源制御部２５の制御に基づいて、電源制御部２５に電力を供給する。
【0121】
不揮発性メモリ２７は、例えば、ＮＡＮＤ型フラッシュメモリである。なお、不揮発性メモリ２７は、ストレージクラスメモリ（SCM: Storage Class Memory）であってもよい。不揮発性メモリ２７は、電源断が発生した際の退避データを記憶する。例えば、不揮発性メモリ２７には、システム管理部１２の制御に基づいて、バッファ１４内の未書き込みデータ、各種テーブル及び情報等が記憶される。不揮発性メモリ２７に退避されたデータは、電源復帰後に読み出され、電源断前の状態が復元される。
【0122】
１．８．４ 第１乃至第３変形例に係る効果
第１乃至第３変形例に係る構成であれば、第１実施形態と同様の効果が得られる。
第１乃至第３変形例に係る構成であれば、第１実施形態と同様の効果が得られる。
【0123】
第１実施形態の第１変形例に係る構成であれば、未使用の論理デバイスＬＤが無い場合においても、使用中のインターリーブセットＩＳに対応する論理デバイスＬＤをターゲット論理デバイスＬＤとして選択できる。これにより、割り当てエラーの発生頻度を低減できる。
【0124】
第１実施形態の第２変形例に係る構成であれば、複数のシステムデコーダ１１間でインターリーブセットＩＳをスワップできる。これにより、使用頻度が高いシステムデコーダ１１のインターリーブセットＩＳを、疲弊蓄積量が比較的少ないインターリーブセットＩＳと入れ替えることにより、疲弊蓄積量の偏りを平準化できる。
【0125】
第１実施形態の第３変形例に係る構成であれば、電源断が発生した場合においても、ウェアレベリングに関する情報の消失を抑制できる。
【0126】
２．第２実施形態
次に、第２実施形態について説明する。第２実施形態では、第１実施形態と異なるメモリシステム３の構成及びウェアレベリングの方法について説明する。以下、第１実施形態と異なる点を中心に説明する。
次に、第２実施形態について説明する。第２実施形態では、第１実施形態と異なるメモリシステム３の構成及びウェアレベリングの方法について説明する。以下、第１実施形態と異なる点を中心に説明する。
【0127】
【0128】
図１９に示すように、メモリシステム３は、制御部４０及び複数の第１メモリモジュール（記憶部）６０及び複数の第２メモリモジュール（記憶部）６１を含む。第１メモリモジュール６０及び第２メモリモジュール６１は、例えば、ＣＸＬ２．０におけるＣＸＬメモリに相当する。例えば、第１メモリモジュール６０及び第２メモリモジュール６１は、ＣＸＬ２．０におけるＴｙｐｅ３デバイスである。図１９の例では、メモリシステム３は、２つの第１メモリモジュール６０＿０及び６０＿１及び４つの第２メモリモジュール６１＿０～６１＿３を含む。
【0129】
第１メモリモジュール６０は、比較的疲弊の耐久性が高い高Ｅｎｄｕｒａｎｃｅのメモリを有するメモリモジュールである。例えば、第１メモリモジュール６０は、モジュール間ウェアレベリングにおけるデータの移動元の対象外とされる。なお、第１メモリモジュール６０は、モジュール間ウェアレベリングにおけるデータの移動先として選択され得る。本実施形態では、第１メモリモジュール６０がＤＲＡＭ（Dynamic Random Access Memory）である場合について説明する。なお、第１メモリモジュール６０は、ＤＲＡＭに限定されない。以下、第１メモリモジュール６０を、ＤＲＡＭモジュール６０とも表記する。第１メモリモジュール６０及び６０＿１を限定する場合、ＤＲＡＭ＃０モジュール６０＿０、及びＤＲＡＭ＃１モジュール６０＿１とそれぞれ表記する。なお、第１メモリモジュール６０は、設けられていなくてもよい。
【0130】
第２メモリモジュール６１は、第１メモリモジュール６０よりも低Ｅｎｄｕｒａｎｃｅのメモリを有するメモリモジュールである。制御部４０は、第２メモリモジュール６１に対してモジュール間ウェアレベリングを実行する。本実施形態では、第２メモリモジュール６１がストレージクラスメモリである場合について説明する。なお、第２メモリモジュール６１は、ストレージクラスメモリに限定されない。例えば、第２メモリモジュール６１は、第１実施形態のメモリモジュール２０と同様にＮＡＮＤ型フラッシュメモリを搭載したＳＳＤであってもよい。以下、第２メモリモジュール６１をＳＣＭモジュール６１とも表記する。第２メモリモジュール６１＿０、６１＿１、６１＿２、及び６１＿３を限定する場合、ＳＣＭ＃０モジュール６１＿０、ＳＣＭ＃１モジュール６１＿１、ＳＣＭ＃２モジュール６１＿２、及びＳＣＭ＃３モジュール６１＿３とそれぞれ表記する。
【0131】
ＳＣＭモジュール６１は、ウェアレベリング（Ｗ／Ｌ）履歴情報管理部６２及び疲弊カウンタ６３を含む。
【0132】
ウェアレベリング履歴情報管理部６２は、ＳＣＭモジュール６１内で実行されたウェアレベリング（以下、「モジュール内ウェアレベリング」とも表記する）の履歴情報を管理する。例えば、ウェアレベリング履歴情報管理部６２は、ウェアレベリング履歴情報を制御部４０の移動先・移動元決定部４４に送信する。
【0133】
疲弊カウンタ６３は、ＳＣＭモジュール６１の図示せぬメモリ領域における疲弊蓄積量をカウントする。疲弊カウンタ６３は、疲弊蓄積量を制御部４０のモジュール情報管理部４３に送信する。
【0134】
制御部４０は、ＣＸＬ２．０におけるＣＸＬスイッチに相当する。制御部４０は、ホストデバイス２と第１メモリモジュール６０と第２メモリモジュール６１との接続を制御する。制御部１０は、第１メモリモジュール６０及び第２メモリモジュール６１のメモリリソースの割り当てを制御する。制御部１０は、１つのメモリモジュール２０のメモリ領域を仮想的に分割できる。以下では、説明を簡略化するため、１つのＳＣＭモジュール６１が１つの論理デバイスＬＤに対応する場合について説明する。
【0135】
制御部４０は、モジュール間ウェアレベリングを実行し得る。なお、本実施形態のモジュール間ウェアレベリングは、ページ単位で実行され得る。
【0136】
制御部４０は、マッピング管理部４１、モジュール間ウェアレベリング（Ｗ／Ｌ）制御部４２、モジュール情報管理部４３、移動先・移動元決定部４４、及びバッファ４５を含む。マッピング管理部４１、モジュール間ウェアレベリング制御部４２、モジュール情報管理部４３、移動先・移動元決定部４４、及びバッファ４５は、内部バスを介して相互に接続される。なお、マッピング管理部４１、モジュール間ウェアレベリング制御部４２、モジュール情報管理部４３、及び移動先・移動元決定部４４は、制御部４０内に設けられたＣＰＵ（Central Processing Unit）が実行するプログラムによってその機能が実現されてもよいし、個別の回路によって構成されてもよい。
【0137】
マッピング管理部４１は、ホスト物理アドレスＨＰＡと、これに対応するモジュール識別子及び論理アドレスとの組を示すマッピングテーブル５１を管理する。すなわち、本実施形態の制御部４０は、ホスト物理アドレスＨＰＡを論理アドレスに変換して各モジュール（ＤＲＡＭモジュール６０及びＳＣＭモジュール６１）に送信する。各モジュールでは、論理アドレスがデバイス物理アドレスに変換される。
【0138】
モジュール間ウェアレベリング制御部４２は、ＳＣＭモジュール６１間の疲弊蓄積量の偏りを検知し、ウェアレベリング及びこれに対応するマッピング更新処理を実行する。
【0139】
モジュール情報管理部４３は、各ＳＣＭモジュール６１の疲弊蓄積量、記憶容量、ウェアレベリング周期、及びウェアレベリング粒度に関するモジュール管理情報５２を管理する。
【0140】
移動先・移動元決定部４４は、モジュール管理情報５２及び各ＳＣＭモジュール６１のウェアレベリング履歴情報に基づいて、ウェアレベリングにおける移動元ページ及び移動先ページを決定する。
【0141】
バッファ４５は、揮発性メモリである。例えば、バッファ４５は、ＳＲＡＭである。バッファ４５は、データを一時的に記憶する。バッファ１４は、マッピングテーブル５１及びモジュール管理情報５２を記憶する。また、バッファ４５は、各ＳＣＭモジュール６１から受信したウェアレベリング履歴情報を記憶し得る。
【0142】
【0143】
図２０に示すように、マッピングテーブル５１の各エントリには、インデックス、モジュール識別子、及び論理アドレスが記憶される。インデックスは、ホスト物理アドレスＨＰＡに対応する。例えば、ホスト物理アドレスＨＰＡが０ｘ３ｅ５２６８ｃｄである場合、インデックスは、０ｘ３ｅ５２６８とされる。モジュール識別子は、ＤＲＡＭモジュール６０及びＳＣＭモジュール６１のいずれか１つを特定する識別子である。例えば、モジュール識別子２２がＳＣＭ＃２モジュール６１＿２に対応する場合、ＳＣＭ＃２モジュール６１＿２に、インデックス０ｘ３ｅ５２６８に関連付けられた論理アドレス０ｘ１２３４が送信される。
【0144】
【0145】
図２１に示すように、モジュール管理情報５２は、ＳＣＭモジュール６１毎に疲弊蓄積量、記憶容量、ウェアレベリング周期（Ｗ／Ｌ周期）、ウェアレベリング粒度（Ｗ／Ｌ粒度）に関する情報を含む。ウェアレベリング周期はモジュール内ウェアレベリングの周期である。ウェアレベリング粒度は、モジュール内ウェアレベリングにおけるコピーデータサイズである。図２１の例では、ＳＣＭ＃０モジュール６１＿０の疲弊蓄積量は１０００である。記憶容量は１ＴＢである。ウェアレベリング周期は１０００である。そして、ウェアレベリング粒度は、１ＫＢである。また、ＳＣＭ＃１モジュール６１＿１の疲弊蓄積量は、３０である。記憶容量は１ＴＢである。ウェアレベリング周期は３００である。そして、ウェアレベリング粒度は、４ＫＢである。ＳＣＭ＃２モジュール６１＿２の疲弊蓄積量は、５０００である。記憶容量は１ＴＢである。ウェアレベリング周期は２０００である。そして、ウェアレベリング粒度は、１２８Ｂである。ＳＣＭ＃３モジュール６１＿３の疲弊蓄積量は、２５００である。記憶容量は１ＴＢである。ウェアレベリング周期は５０００である。そして、ウェアレベリング粒度は、１２８Ｂである。なお、図２１の例では、モジュール管理情報５２が、ＳＣＭモジュール６１毎に疲弊蓄積量に関する情報を有する場合について説明したが、これに限定されない。モジュール管理情報５２は、ページ毎に疲弊蓄積量に関する情報を有していてもよい。
【0146】
２．４ ウェアレベリング履歴情報の具体例
次に、図２２を参照して、ウェアレベリング履歴情報の具体例について説明する。図２２は、ウェアレベリング履歴情報の具体例を示すテーブルである。図２２の例は、１つのＳＣＭモジュール６１のウェアレベリング履歴情報を示す。
次に、図２２を参照して、ウェアレベリング履歴情報の具体例について説明する。図２２は、ウェアレベリング履歴情報の具体例を示すテーブルである。図２２の例は、１つのＳＣＭモジュール６１のウェアレベリング履歴情報を示す。
【0147】
図２２に示すように、ウェアレベリング履歴情報は、ＳＣＭモジュール６１で実行されたモジュール内ウェアレベリングに対応してエントリが生成される。例えば、ウェアレベリング履歴情報のエントリ数は、ＳＣＭモジュール６１で実行されたモジュール内ウェアレベリングの実行回数と同じである。各エントリには、モジュール内ウェアレベリングが実行されたページの論理アドレスが記録される。すなわち、ウェアレベリング履歴情報は、ウェアレベリングが実行された論理アドレスのリストである。各モジュールのウェアレベリング履歴情報管理部６２は、ウェアレベリング履歴情報として論理アドレスを記憶することにより、制御部４０のモジュール情報管理部４３とアドレス情報を共有しやすくなる。図２２の例では、Ｎ個（Ｎは０以上の整数）エントリ０～（Ｎ－１）が生成されている。例えば、エントリ０の論理アドレスは０ｘ１００である。エントリ１の論理アドレスは０ｘ００２である。エントリＮ－１の論理アドレスは０ｘ３５６である。
【0148】
なお、ウェアレベリング履歴情報は、ウェアレベリングが実行された時間に関するタイムスタンプを記憶しておいてもよい。この場合、モジュール間ウェアレベリングの移動元ページは、モジュール内ウェアレベリングが実行された時間的局所性を考慮して選択されてもよい。すなわち、比較的短時間に集中してウェアレベリングが繰り替えされたＳＣＭモジュール６１のページが移動元ページとして選択されてもよい。
【0149】
２．５ ウェアレベリングにおけるデータ移動の流れ
次に、図２３を参照して、ウェアレベリングにおけるデータ移動の流れの一例について説明する。図２３は、ウェアレベリングにおけるデータ移動を示すフローチャートである。
次に、図２３を参照して、ウェアレベリングにおけるデータ移動の流れの一例について説明する。図２３は、ウェアレベリングにおけるデータ移動を示すフローチャートである。
【0150】
図２３に示すように、移動先・移動元決定部４４は、モジュール情報管理部４３から各ＳＣＭモジュール６１の疲弊蓄積量に関する情報を取得する（Ｓ２１０１）。
【0151】
移動先・移動元決定部４４は、モジュール間で疲弊蓄積量に偏りがあるか確認する（Ｓ２１０２）。すなわち、移動先・移動元決定部４４は、各ＳＣＭモジュール６１の疲弊蓄積量のばらつきが予め設定された閾値以上であるか確認する。
【0152】
疲弊蓄積量に偏りがない場合（Ｓ２１０２＿Ｎｏ）、移動先・移動元決定部４４は、ステップＳ２１０１に進む。また、疲弊蓄積量に偏りがある場合（Ｓ２１０２＿Ｙｅｓ）、移動先・移動元決定部４４は、各ＳＣＭモジュール６１からウェアレベリング履歴情報を取得する（Ｓ２１０３）。すなわち、移動先・移動元決定部４４は、疲弊蓄積量の偏りを検知すると、各ＳＣＭモジュール６１からウェアレベリング履歴情報を取得する。
【0153】
次に、移動先・移動元決定部４４は、モジュール情報管理部４３から各ＳＣＭモジュール６１のウェアレベリング周期及びウェアレベリング粒度に関する情報を取得する（Ｓ２１０４）。モジュール情報管理部４３は、移動先・移動元決定部４４に、モジュール管理情報５２のウェアレベリング周期及びウェアレベリング粒度などに関する情報を送信する。
【0154】
移動先・移動元決定部４４は、ウェアレベリング履歴情報及びモジュール管理情報５２に基づいて、移動元ページを決定する（Ｓ２１０５）。例えば、移動先・移動元決定部４４は、疲弊蓄積量の最も多いＳＣＭモジュール６１を移動元のＳＣＭモジュール６１として選択する。そして、移動先・移動元決定部４４は、ウェアレベリング履歴情報を参照して、ウェアレベリングの実行回数が多い論理アドレスに対応するページを移動元ページとして選択する。
【0155】
次に、移動先・移動元決定部４４は、ウェアレベリング履歴情報及びモジュール管理情報５２に基づいて、移動先ページを決定する（Ｓ２１０６）。例えば、移動先・移動元決定部４４は、疲弊蓄積量の比較的少ないＳＣＭモジュール６１のページを移動先ページとして選択する。
【0156】
移動先・移動元決定部４４は、モジュール管理情報５２に基づいて、モジュール間ウェアレベリングのデータ移動の粒度を決定する（Ｓ２１０７）。例えば、移動先・移動元決定部４４は、移動元のＳＣＭモジュール６１及び移動先のＳＣＭモジュール６１のそれぞれのウェアレベリング粒度と制御部４０のマッピングテーブル５１におけるマッピング管理粒度との最小公倍数をデータ移動の粒度として決定する。
【0157】
モジュール間ウェアレベリング制御部４２は、移動元ページのデータと、移動先ページのデータとを入れ替える（Ｓ２１０８）。モジュール間ウェアレベリング制御部４２は、データ移動の粒度に合わせてデータの入れ替えを実行する。なお、移動先ページにデータが記憶されていない場合、モジュール間ウェアレベリング制御部４２は、移動元ページのデータを、移動先ページにコピーする。
【0158】
マッピング管理部は、データの入れ替えに対応して、マッピングテーブルを変更する（Ｓ２１０９）。
【0159】
【0160】
図２４に示すように、移動先・移動元決定部４４は、各ＳＣＭモジュール６１の疲弊蓄積量を比較して、移動元のＳＣＭモジュール６１を決定する（Ｓ２２０１）。移動先・移動元決定部４４は、疲弊蓄積量の最も多いＳＣＭモジュール６１を、移動元のＳＣＭモジュール６１として選択する。
【0161】
移動先・移動元決定部４４は、移動元のＳＣＭモジュール６１のウェアレベリング履歴情報を参照し、ウェアレベリング履歴情報に頻出するページの論理アドレスとウェアレベリング回数を抽出する（Ｓ２２０２）。例えば、ウェアレベリング回数は、ウェアレベリング履歴情報に、同一の論理アドレスが出現した回数である。
【0162】
移動先・移動元決定部４４は、抽出した論理アドレスの書き込み量を算出する（Ｓ２２０３）。例えば、移動先・移動元決定部４４は、ウェアレベリング回数とウェアレベリング周期との積を書き込み量として算出する。なお、本実施形態では、書き込み量を算出する場合について説明するがこれに限定されない。例えば、論理アドレス毎に読み出し動作あるいは消去処理に基づく疲弊蓄積量を算出し、これに基づいて移動元ページ及び移動先ページを選択してもよい。
【0163】
書き込み量が予め設定された第１閾値よりも大きい場合（Ｓ２２０４＿Ｙｅｓ）、移動先・移動元決定部４４は、抽出した論理アドレスに対応するページを移動元ページとして選択する（Ｓ２２０５）。換言すれば、移動先・移動元決定部４４は、書き込み量が第１閾値よりも大きいページを、移動元ページとして選択する。
【0164】
書き込み量が予め設定された第１閾値以下である場合（Ｓ２２０４＿Ｎｏ）、移動先・移動元決定部４４は、ウェアレベリング履歴情報に記載の論理アドレス以外の論理アドレスに対応するページを移動元ページとして選択する（Ｓ２２０６）。なお、移動先・移動元決定部４４は、移動元ページとして、ウェアレベリング履歴情報に含まれる論理アドレスに対応するページを選択してもよい。
【0165】
【0166】
図２５に示すように、移動先・移動元決定部４４は、移動元のＳＣＭモジュール６１のウェアレベリング履歴情報を参照し、ウェアレベリング履歴情報に頻出するページの論理アドレスとウェアレベリング回数とを抽出する（Ｓ２３０１）。なお、ステップＳ２３０１における動作は、図２４を用いて説明したステップＳ２２０２におけると同様である。このため、例えば、図２４のステップＳ２２０２が先に実行され、論理アドレス及びウェアレベリング回数の抽出結果がバッファ４５等に記憶済みである場合、移動先・移動元決定部４４は、ステップＳ２３０１において、抽出結果を参照し、移動元のＳＣＭモジュール６１を参照する動作を省略してもよい。
【0167】
移動先・移動元決定部４４は、抽出した論理アドレスの書き込み量を算出する（Ｓ２３０２）。例えば、移動先・移動元決定部４４は、ウェアレベリング回数とウェアレベリング周期との積を書き込み量として算出する。なお、ステップＳ２３０２における動作は、図２４を用いて説明したステップＳ２２０３におけると同様である。このため、例えば、図２４のステップＳ２２０３が先に実行され、書き込み量の算出結果がバッファ４５等に記憶済みである場合、移動先・移動元決定部４４は、ステップＳ２３０２において、算出結果を参照し、書き込み量の演算処理を省略してもよい。
【0168】
書き込み量が予め設定された第２閾値よりも大きい場合（Ｓ２３０３＿Ｙｅｓ）、移動先・移動元決定部４４は、移動先としてＤＲＡＭモジュール６０を選択する（Ｓ２２０４）。第２閾値は第１閾値よりも大きい閾値である。例えば、移動先・移動元決定部４４は、書き込み量が第２閾値よりも大きい場合、アクセスが集中して疲弊蓄積量の増加が顕著であると判断して、移動先に高ＥｎｄｕｒａｎｃｅのＤＲＡＭモジュール６０（第１メモリモジュール６０）を選択する。
【0169】
移動先・移動元決定部４４は、データを追い出す追い出しアルゴリズムに基づいて、移動先ページを決定する（Ｓ２３０５）。例えば、追い出しアルゴリズムには、ＬＲＵ（Least Recently Used）方式、ＬＦＵ（Least Frequency Used）等がある。ＬＲＵ方式は、最も長い時間参照されていないページのデータを追い出す方式である。ＬＦＵ方式は、最も使用頻度が低いページのデータを追い出す方式である。なお、追い出しアルゴリズムには、他の方式が用いられてもよい。
【0170】
また、書き込み量が予め設定された第２閾値以下である場合（Ｓ２３０３＿Ｎｏ）、移動先・移動元決定部４４は、疲弊蓄積量が最も少ないＳＣＭモジュール６１を移動先として選択する（Ｓ２３０６）。
【0171】
移動先・移動元決定部４４は、選択したＳＣＭモジュール６１のウェアレベリング履歴情報に記載されていない論理アドレスの中からランダムに移動先ページを選択する（Ｓ２３０７）。なお、移動先ページの選択はランダムでなくてもよい。予め選択順序が決まっていてもよい。
【0172】
２．８ 本実施形態に係る効果
本実施形態に係る構成であれば、メモリシステム３は、メモリモジュール間のウェアレベルにおける管理情報のデータ量を削減できる。本効果につき、詳述する。
本実施形態に係る構成であれば、メモリシステム３は、メモリモジュール間のウェアレベルにおける管理情報のデータ量を削減できる。本効果につき、詳述する。
【0173】
例えば、複数のメモリモジュール間でのウェアレベルを実行する場合、アクセス量が比較的多いホットページの検出、すなわちウェアレベリングの移動元ページの決定には膨大なメモリリソースが必要となる。例えば、４０９６ＧＢの記憶容量を有するＳＣＭモジュールの場合、論理アドレス毎にアクセス数をカウントするアクセスカウンタテーブルのデータ量は、３２ＧＢに達する。メモリモジュールの記憶容量の増加にともない、アクセスカウンタテーブルのデータ量は増加する。
【0174】
これに対し、本実施形態に係る構成であれば、制御部４０は、メモリモジュール毎に実行されるモジュール内ウェアレベリングの履歴情報と、モジュール管理情報５２とを用いてモジュール間ウェアレベリングを実行できる。よって、アクセスカウンタテーブルを省略できる。各メモリモジュール６１のウェアレベリング履歴情報を用いることにより、ウェアレベリングの移動元ページの決定に必要なメモリリソース量を低減できる。よって、メモリシステム３は、メモリモジュール間のウェアレベルにおける管理情報のデータ量を削減できる。
【0175】
２．９ 第２実施形態の変形例
次に、第２実施形態について５つの変形例を説明する。以下、第２実施形態と異なる点を中心に説明する。
次に、第２実施形態について５つの変形例を説明する。以下、第２実施形態と異なる点を中心に説明する。
【0176】
２．９．１ 第１変形例
まず、第２実施形態の第１変形例について説明する。第１変形例では、ウェアレベリング履歴情報にタイムスタンプが含まれる場合について説明する。図２６は、ウェアレベリング履歴情報の具体例を示すテーブルである。以下、第２実施形態の図２２と異なる点について説明する。
まず、第２実施形態の第１変形例について説明する。第１変形例では、ウェアレベリング履歴情報にタイムスタンプが含まれる場合について説明する。図２６は、ウェアレベリング履歴情報の具体例を示すテーブルである。以下、第２実施形態の図２２と異なる点について説明する。
【0177】
図２６に示すように、ウェアレベリング履歴情報の各エントリには、モジュール内ウェアレベリングが実行されたページの論理アドレス及びタイムスタンプが記録される。図２６の例では、Ｎ個（Ｎは０以上の整数）エントリ０～（Ｎ－１）が生成されている。例えば、エントリ０のタイムスタンプは０である。エントリ１のタイムスタンプは１００である。エントリＮ－１のタイムスタンプは５０２０である。エントリ１及びエントリＮ－１のタイムスタンプは、エントリ０のウェアレベリングが実行されてからエントリに対応するウェアレベリングが実行されるまでの経過時間を示す。
【0178】
ウェアレベリング履歴情報にタイムスタンプの情報が含まれている場合、第２実施形態の図２４を用いて説明した移動元ページ決定の流れにおいて、タイムスタンプを考慮した移動元ページの選択ができる。例えば、図２４のステップＳ２２０２において、移動先・移動元決定部４４は、ウェアレベリング履歴情報に出現する論理アドレスのウェアレベリング回数をカウントする際に、同一論理アドレスに対するウェアレベリングの時間間隔が予め設定された閾値以上である場合にはカウントしない、等の時間的局所性を考慮したカウントができる。
【0179】
２．９．２ 第２変形例
次に、第２実施形態の第２変形例について説明する。第２変形例では、ＳＣＭモジュール６１内で、ホットページを判別し、制御部４０に、ホットページの論理アドレスリストを送信する場合について説明する。
次に、第２実施形態の第２変形例について説明する。第２変形例では、ＳＣＭモジュール６１内で、ホットページを判別し、制御部４０に、ホットページの論理アドレスリストを送信する場合について説明する。
【0180】
【0181】
本実施形態の各ＳＣＭモジュールのウェアレベリング履歴情報管理部６２は、ウェアレベリング履歴情報に基づいて、論理アドレスリストを生成する。論理アドレスリストは、モジュール内ウェアレベリングが実行された論理アドレス毎にウェアレベリング回数をカウントしたリストである。ウェアレベリング履歴情報管理部６２は、論理アドレスリストを参照して、ウェアレベリング回数の多いページを、書き込み動作及び読み出し動作が頻繁に実行された（すなわち、書き込み量が多い）ホットページとして判別し得る。換言すれば、論理アドレスリストは、ホットページのリストである。
【0182】
図２７に示すように、論理アドレスリストの各エントリには、モジュール内ウェアレベリングが実行されたページの論理アドレス及び当該論理アドレスのウェアレベリング回数が記録される。図２７の例では、Ｎ個（Ｎは０以上の整数）エントリ０～（Ｎ－１）が生成されている。例えば、エントリ０の論理アドレス０ｘ１００におけるウェアレベリング回数は１０回である。エントリ１の論理アドレス０ｘ００２におけるウェアレベリング回数は１回である。エントリＮ－１の論理アドレス０ｘ３５６におけるウェアレベリング回数は４回である。
【0183】
２．９．２．２ ウェアレベリングにおけるデータ移動の流れ
次に、図２８を参照して、ウェアレベリングにおけるデータ移動の流れの一例について説明する。図２８は、ウェアレベリングにおけるデータ移動を示すフローチャートである。以下、第２実施形態の図２３と異なる点について説明する。
次に、図２８を参照して、ウェアレベリングにおけるデータ移動の流れの一例について説明する。図２８は、ウェアレベリングにおけるデータ移動を示すフローチャートである。以下、第２実施形態の図２３と異なる点について説明する。
【0184】
【0185】
疲弊蓄積量に偏りがある場合（Ｓ２１０２＿Ｙｅｓ）、移動先・移動元決定部４４は、各ＳＣＭモジュール６１からホットページの論理アドレスリストを取得する（Ｓ２１２０）。
【0186】
ステップＳ２１０４は、図２３と同様である。
【0187】
移動先・移動元決定部４４は、論理アドレスリスト及びモジュール管理情報５２に基づいて、移動元ページを決定する（Ｓ２１２１）。例えば、移動先・移動元決定部４４は、モジュール管理情報５２に基づいて、疲弊蓄積量の最も多いＳＣＭモジュール６１を移動元のＳＣＭモジュール６１として選択する。そして、移動先・移動元決定部４４は、選択したＳＣＭモジュール６１の論理アドレスリストを参照して、ウェアレベリングの実行回数が多い論理アドレスに対応するページを移動元ページとして選択する。
【0188】
次に、移動先・移動元決定部４４は、論理アドレスリスト及びモジュール管理情報５２に基づいて、移動先ページを決定する（Ｓ２１２２）。例えば、移動先・移動元決定部４４は、疲弊蓄積量の比較的少ないＳＣＭモジュール６１のウェアレベリングの実行回数が比較的少ないページを移動先ページとして選択する。
【0189】
２．９．２．３ 移動元ページ決定の流れ
次に、図２９を参照して、移動元ページ決定の流れの一例について説明する。図２９は、移動元ページ決定のフローチャートである。以下、第２実施形態の図２４と異なる点を中心に説明する。
次に、図２９を参照して、移動元ページ決定の流れの一例について説明する。図２９は、移動元ページ決定のフローチャートである。以下、第２実施形態の図２４と異なる点を中心に説明する。
【0190】
【0191】
移動元のＳＣＭモジュールを決定した後、移動先・移動元決定部４４は、移動元のＳＣＭモジュール６１の論理アドレスリストを参照し、ウェアレベリング履歴情報に頻出するページの論理アドレスとウェアレベリング回数を抽出する（Ｓ２２０２）。
【0192】
移動先・移動元決定部４４は、図２４と同様に、抽出した論理アドレスの書き込み量を算出する（Ｓ２２０３）。
【0193】
書き込み量が予め設定された第１閾値よりも大きい場合（Ｓ２２０４＿Ｙｅｓ）、図２４と同様に、移動先・移動元決定部４４は、抽出した論理アドレスに対応するページを移動元ページとして選択する（Ｓ２２０５）。
【0194】
書き込み量が予め設定された第１閾値以下である場合（Ｓ２２０４＿Ｎｏ）、移動先・移動元決定部４４は、論理アドレスリストに記載の論理アドレス以外の論理アドレスに対応するページを移動元ページとして選択する（Ｓ２２０６）。なお、移動先・移動元決定部４４は、移動元ページとして、論理アドレスリストに含まれる論理アドレスに対応するページを選択してもよい。
【0195】
２．９．２．４ 移動先ページ決定の流れ
次に、図３０を参照して、移動先ページ決定の流れの一例について説明する。図３０は、移動先ページ決定のフローチャートである。以下、第２実施形態の図２５と異なる点を中心に説明する。
次に、図３０を参照して、移動先ページ決定の流れの一例について説明する。図３０は、移動先ページ決定のフローチャートである。以下、第２実施形態の図２５と異なる点を中心に説明する。
【0196】
図３０に示すように、移動先・移動元決定部４４は、移動元のＳＣＭモジュール６１の論理アドレスリストを参照し、論理アドレスリストの先頭（エントリ０）から順に論理アドレス及びウェアレベリング回数を抽出する（Ｓ２３２０）。
【0197】
移動先・移動元決定部４４は、図２５と同様に、抽出した論理アドレスの書き込み量を算出する（Ｓ２３０２）。例えば、移動先・移動元決定部４４は、ウェアレベリング回数とウェアレベリング周期との積を書き込み量として算出する。
【0198】
書き込み量が予め設定された第２閾値よりも大きい場合（Ｓ２３０３＿Ｙｅｓ）、移動先・移動元決定部４４は、図２５と同様に、ステップＳ２３０４及びステップＳ２３０５を実行する。
【0199】
また、書き込み量が予め設定された第２閾値以下である場合（Ｓ２３０３＿Ｎｏ）、移動先・移動元決定部４４は、図２５と同様に、疲弊蓄積量が最も少ないＳＣＭモジュール６１を移動先として選択する（Ｓ２３０６）。
【0200】
移動先・移動元決定部４４は、選択したＳＣＭモジュール６１の論理アドレスリストに記載されていない論理アドレスの中からランダムに移動先ページを選択する（Ｓ２３２１）。なお、移動先ページの選択はランダムでなくてもよい。予め選択順序が決まっていてもよい。
【0201】
２．９．３ 第３変形例
次に、第２実施形態の第３変形例について説明する。第３変形例では、高負荷のＳＣＭモジュール６１を移動先として選択しない場合について説明する。図３１は、移動先ページ決定のフローチャートである。以下、第２実施形態の図２５と異なる点を中心に説明する。
次に、第２実施形態の第３変形例について説明する。第３変形例では、高負荷のＳＣＭモジュール６１を移動先として選択しない場合について説明する。図３１は、移動先ページ決定のフローチャートである。以下、第２実施形態の図２５と異なる点を中心に説明する。
【0202】
【0203】
移動先・移動元決定部４４は、ステップＳ２１０６の後、選択したＳＣＭモジュール６１の負荷状況を確認する（Ｓ２３３０）。例えば、移動先・移動元決定部４４は、各ＳＣＭモジュール６１の使用帯域を監視したり、直近の読み出し要求に対してＳＣＭモジュール６１から返される応答に含まれる負荷情報（DevLoad）を取得したりすることでＳＣＭモジュール６１の負荷状況を把握する。
【0204】
ＳＣＭモジュール６１の負荷が予め設定された第３閾値よりも小さい場合（Ｓ２３３０＿Ｙｅｓ）、移動先・移動元決定部４４は、図２５と同様に、選択したＳＣＭモジュール６１のウェアレベリング履歴情報に記載されていない論理アドレスに対応するページの中からランダムに移動先ページを選択する（Ｓ２３０７）。なお、移動先ページの選択はランダムでなくてもよい。予め選択順序が決まっていてもよい。
【0205】
また、ＳＣＭモジュール６１の負荷が予め設定された第３閾値以上である場合（Ｓ２３３０＿Ｎｏ）、移動先・移動元決定部４４は、他のＳＣＭモジュール６１を移動先として選択する（Ｓ２３３１）。すなわち、移動先・移動元決定部４４は、負荷が高いＳＣＭモジュール６１を移動先として選択しない。
【0206】
２．９．４ 第４変形例
次に、第２実施形態の第４変形例について説明する。第４変形例では、ヒット率が高いＤＲＡＭモジュール６０を移動先として選択しない場合について説明する。ヒット率が高いＤＲＡＭモジュール６０は、ＳＣＭモジュール６１における疲弊蓄積量の増加抑制に寄与している。図３２は、移動先ページ決定のフローチャートである。以下、第２実施形態の図２５と異なる点を中心に説明する。
次に、第２実施形態の第４変形例について説明する。第４変形例では、ヒット率が高いＤＲＡＭモジュール６０を移動先として選択しない場合について説明する。ヒット率が高いＤＲＡＭモジュール６０は、ＳＣＭモジュール６１における疲弊蓄積量の増加抑制に寄与している。図３２は、移動先ページ決定のフローチャートである。以下、第２実施形態の図２５と異なる点を中心に説明する。
【0207】
【0208】
書き込み量が予め設定された第２閾値よりも大きい場合（Ｓ２３０３＿Ｙｅｓ）、移動先・移動元決定部４４は、各ＤＲＡＭモジュール６０のヒット率（アクセス率）を確認する（Ｓ２３４０）。例えば、移動先・移動元決定部４４は、対象となるＤＲＡＭモジュール６０に対するアクセス数と、全てのＤＲＡＭモジュール６０及びＳＣＭモジュール６１に対するアクセス数の合計との比から、ヒット率（アクセス率）を算出する。
【0209】
ＤＲＡＭモジュール６０のヒット率が予め設定された第４閾値よりも小さい場合（Ｓ２３４０＿Ｙｅｓ）、移動先・移動元決定部４４は、図２５と同様に、移動先としてＤＲＡＭモジュール６０を選択する（Ｓ２２０４）。
【0210】
移動先・移動元決定部４４は、図２５と同様に、データを追い出す追い出しアルゴリズムに基づいて、移動先ページを決定する（Ｓ２３０５）。
【0211】
また、書き込み量が予め設定された第２閾値以下である場合（Ｓ２３０３＿Ｎｏ）またＤＲＡＭモジュール６０のヒット率が第４閾値以上である場合（Ｓ２３４０＿Ｎｏ）、移動先・移動元決定部４４は、図２５と同様に、疲弊蓄積量が最も少ないＳＣＭモジュール６１を移動先として選択する（Ｓ２３０６）。
【0212】
移動先・移動元決定部４４は、図２５と同様に、選択したＳＣＭモジュール６１のウェアレベリング履歴情報に記載されていない論理アドレスに対応するページの中からランダムに移動先ページを選択する（Ｓ２３０７）。
【0213】
２．９．５ 第５変形例
次に、第２実施形態の第５変形例について説明する。第５変形例では、第２実施形態と異なるデータ処理装置１の構成の一例について説明する。図３３は、データ処理装置１の全体構成を示すブロック図である。
次に、第２実施形態の第５変形例について説明する。第５変形例では、第２実施形態と異なるデータ処理装置１の構成の一例について説明する。図３３は、データ処理装置１の全体構成を示すブロック図である。
【0214】
図３３に示すように、ホストデバイス２に、マッピング管理部４１、モジュール間ウェアレベリング制御部４２、モジュール情報管理部４３、及び移動先・移動元決定部４４が設けられてもよい。他の構成は、図１９と同様である。
【0215】
２．９．６ 第１乃至第５変形例に係る効果
第１乃至第５変形例に係る構成であれば、第２実施形態と同様の効果が得られる。
第１乃至第５変形例に係る構成であれば、第２実施形態と同様の効果が得られる。
【0216】
第２実施形態の第１変形例に係る構成であれば、ウェアレベリング履歴情報にタイムスタンプの情報を含むことができる。よって、移動元ページを決定する、タイムスタンプを考慮した移動元ページの選択ができる。
【0217】
第２実施形態の第２変形例に係る構成であれば、各ＳＣＭモジュール６１のウェアレベリング履歴情報管理部６２は、論理アドレスリストを生成できる。制御部４０は、論理アドレスリストに基づいて、移動元ページを選択できる。
【0218】
第２実施形態の第３変形例に係る構成であれば、高負荷のＳＣＭモジュール６１を移動先から外すことができる。これにより、ＳＣＭモジュール６１間において負荷を分散できる。
【0219】
第２実施形態の第４変形例に係る構成であれば、ヒット率が高いＤＲＡＭモジュール６０を移動先から外すことができる。これにより、疲弊蓄積量の増加抑制に寄与している、ヒット率が高いＤＲＡＭモジュール６０はそのままにして、ＳＣＭモジュール６１における疲弊蓄積量の増加抑制にあまり寄与しないヒット率が低い他のＤＲＡＭモジュール６０を選択できる。
【0220】
第２実施形態の第５変形例に係る構成であれば、ホストデバイス２がマッピング管理部４１、モジュール間ウェアレベリング制御部４２、モジュール情報管理部４３、及び移動先・移動元決定部４４の機能を有するができる。これにより、制御部４０の回路規模を低減できる。
【0221】
３．第３実施形態
次に、第３実施形態について説明する。第３実施形態では、第１及び第２実施形態と異なるメモリシステム３の構成及びウェアレベリングの方法について説明する。以下、第１及び第２実施形態と異なる点を中心に説明する。
次に、第３実施形態について説明する。第３実施形態では、第１及び第２実施形態と異なるメモリシステム３の構成及びウェアレベリングの方法について説明する。以下、第１及び第２実施形態と異なる点を中心に説明する。
【0222】
【0223】
図３４に示すように、メモリシステム３は、制御部７０及び複数のメモリモジュール（記憶部）９０を含む。例えば、メモリモジュール９０は、ＣＸＬ２．０におけるＴｙｐｅ３デバイスである。図３４の例では、メモリシステム３は、４つのメモリモジュール９０＿０～９０＿３を含む。以下の説明では、メモリモジュールを単に「モジュール」とも表記する。
【0224】
制御部７０は、ＣＸＬ２．０におけるＣＸＬスイッチに相当する。制御部７０は、ホストデバイス２とメモリモジュール９０との接続を制御する。制御部７０は、ホストデバイス２に対するメモリモジュール９０のメモリリソースの割り当てを制御する。
【0225】
制御部７０は、１つのメモリモジュール９０のメモリ領域を仮想的に分割できる。制御部７０は、分割したメモリ領域の各々を１つの「論理デバイス」として管理する。制御部７０は、インターリーブ機能を有する。制御部７０は、モジュール間ウェアレベリングを実行し得る。
【0226】
制御部７０は、システムデコーダ７１、マッピング管理部７２、モジュール間ウェアレベリング制御部７３、及びバッファ７４を含む。システムデコーダ７１、マッピング管理部７２、モジュール間ウェアレベリング制御部７３、及びバッファ７４は、内部バスを介して相互に接続される。なお、システムデコーダ７１、マッピング管理部７２、及びモジュール間ウェアレベリング制御部７３は、制御部７０内に設けられたＣＰＵ（Central Processing Unit）が実行するプログラムによってその機能が実現されてもよいし、個別の回路によって構成されてもよい。
【0227】
システムデコーダ７１は、ＣＸＬ２．０におけるＨＤＭ（Host-managed Device Memory）デコーダに相当する。本実施形態のシステムデコーダ７１は、第１実施形態と同様に、ホスト物理アドレスＨＰＡを論理アドレスに変換しない。すなわち、制御部７０は、ホスト物理アドレスＨＰＡをメモリモジュール９０にそのまま送信する。
【0228】
マッピング管理部７２は、データ移動処理部７５、コピー状態管理部７６、及びインターリーブ設定管理部７７を含む。
【0229】
データ移動処理部７５は、ウェアレベリングにおけるデータ移動を処理する。本実施形態では、ウェアレベリングにおけるデータ移動には、コピーオンライト処理が適用される。
【0230】
コピー状態管理部７６は、コピー状態テーブル８１を管理する。コピー状態テーブル８１は、第１実施形態のコピー状態テーブル３３と同様に、コピーオンライト処理におけるデータのコピー状態に関するテーブルである。コピー状態管理部７６は、データがコピー（書き込み動作が実行）された際に、コピー状態テーブル８１を更新する。
【0231】
インターリーブ設定管理部７７は、インターリーブ設定情報８２を管理する。インターリーブ設定情報８２は、第１実施形態のインターリーブ設定情報３２と同様に、インターリーブ数ＩＷ、対象となる論理デバイスへのデータの割り当て順序、及びインターリーブ粒度ＩＧに関する情報を含む。インターリーブ設定管理部７７は、ウェアレベリングの際に、インターリーブ設定情報８２を更新する。
【0232】
モジュール間ウェアレベリング制御部７３は、モジュール間ウェアレベリングを制御する。モジュール間ウェアレベリング制御部７３は、モジュール情報管理部７８及び移動先・移動元決定部７９を含む。
【0233】
モジュール情報管理部７８は、第２実施形態のモジュール情報管理部４３と同様である。モジュール情報管理部７８は、各メモリモジュール９０（論理デバイスＬＤ）の疲弊蓄積量、記憶容量、ウェアレベリング周期、及びウェアレベリング粒度に関するモジュール管理情報８３を管理する。
【0234】
移動先・移動元決定部７９は、第２実施形態の移動先・移動元決定部４４と同様である。移動先・移動元決定部７９は、モジュール管理情報８３及び各メモリモジュール９０のウェアレベリング履歴情報に基づいて、ウェアレベリングにおける移動元ページ及び移動先ページを決定する。
【0235】
バッファ７４は、揮発性メモリである。例えば、バッファ７４は、ＳＲＡＭである。バッファ７４は、コピー状態テーブル８１、インターリーブ設定情報８２、及びモジュール管理情報８３を記憶する。また、バッファ７４は、各メモリモジュール９０から受信したウェアレベリング履歴情報を記憶し得る。
【0236】
次に、メモリモジュール９０の構成について説明する。メモリモジュール９０は、ＣＸＬ２．０におけるＣＸＬメモリに相当する。例えば、メモリモジュール９０は、ＣＸＬ２．０におけるＴｙｐｅ３デバイスである。メモリモジュール９０は、記憶媒体（半導体記憶装置）である。メモリモジュール９０は、揮発性の記憶媒体であってもよいし、不揮発の記憶媒体であってもよい。また、各メモリモジュール９０の構成は異なっていてもよい。以下では、メモリモジュール９０＿０～９０＿３が、低Ｅｎｄｕｒａｎｃｅである場合について説明する。メモリモジュール９０は、第１実施形態のメモリモジュール２０あるいは、第２実施形態の第２メモリモジュール６１に相当する。制御部７０は、メモリモジュール９０＿０～９０＿３に対してモジュール間ウェアレベリングを実行し得る。
【0237】
メモリモジュール９０は、ウェアレベリング制御部９１及びメモリ９２を含む。
【0238】
ウェアレベリング制御部９１は、モジュール内ウェアレベリングを制御する。ウェアレベリング制御部９１は、ウェアレベリング履歴情報管理部９３を含む。
【0239】
ウェアレベリング履歴情報管理部９３は、第２実施形態のウェアレベリング履歴情報管理部６２と同様である。ウェアレベリング履歴情報管理部９３は、メモリモジュール９０内で実行されたモジュール内ウェアレベリングの履歴情報を管理する。例えば、ウェアレベリング履歴情報管理部９３は、ウェアレベリング履歴情報を制御部７０の移動先・移動元決定部７９に送信する。なお、本実施形態では、メモリモジュール９０は、制御部７０からホスト物理アドレスＨＰＡを受信するため、ウェアレベリング履歴情報は、第２実施形態の図２２で説明した論理アドレスの替わりにホスト物理アドレスＨＰＡの情報を含む。
【0240】
メモリ９２は、例えば、複数のＮＡＮＤ型フラッシュメモリを含む。
【0241】
３．２ ウェアレベリングにおけるデータ移動の流れ
次に、図３５を参照して、ウェアレベリングにおけるデータ移動の流れの一例について説明する。図３５は、ウェアレベリングにおけるデータ移動を示すフローチャートである。
次に、図３５を参照して、ウェアレベリングにおけるデータ移動の流れの一例について説明する。図３５は、ウェアレベリングにおけるデータ移動を示すフローチャートである。
【0242】
図３５に示すように、移動先・移動元決定部７９は、モジュール情報管理部７８から各メモリモジュール９０の疲弊蓄積量に関する情報を取得する（Ｓ３１０１）。モジュール情報管理部７８は、移動先・移動元決定部７９に、モジュール管理情報８３の疲弊蓄積量に関する情報を送信する。
【0243】
移動先・移動元決定部７９は、モジュール間で疲弊蓄積量に偏りがあるか確認する（Ｓ３１０２）。すなわち、移動先・移動元決定部７９は、各メモリモジュール９０の疲弊蓄積量のばらつきが予め設定された閾値以上であるか確認する。なお、移動先・移動元決定部７９は、メモリモジュール９０が複数の論理デバイスＬＤに仮想的に分割されている場合、論理デバイスＬＤ間で疲弊蓄積量に偏りがあるか確認してもよい。
【0244】
疲弊蓄積量に偏りがない場合（Ｓ３１０２＿Ｎｏ）、移動先・移動元決定部７９は、ステップＳ３１０１に進む。また、疲弊蓄積量に偏りがある場合（Ｓ３１０２＿Ｙｅｓ）、移動先・移動元決定部７９は、各メモリモジュール９０からウェアレベリング履歴情報を取得する（Ｓ３１０３）。
【0245】
次に、移動先・移動元決定部７９は、モジュール情報管理部７８から各メモリモジュール９０のウェアレベリング周期及びウェアレベリング粒度に関する情報を取得する（Ｓ３１０４）。モジュール情報管理部７８は、移動先・移動元決定部７９に、モジュール管理情報８３のウェアレベリング周期及びウェアレベリング粒度などに関する情報を送信する。
【0246】
移動先・移動元決定部７９は、ウェアレベリング履歴情報、モジュール管理情報８３、及びインターリーブ設定情報８２に基づいて、移動元のインターリーブセットＩＳを決定する（Ｓ３１０５）。例えば、移動先・移動元決定部７９は、疲弊蓄積量の比較的多いメモリモジュール９０の論理デバイスＬＤに対応するインターリーブセットＩＳを移動元のインターリーブセットＩＳとして選択する。
【0247】
移動先・移動元決定部７９は、移動先のインターリーブ数ＩＷ及びインターリーブ粒度ＩＧを決定する（Ｓ３１０６）。インターリーブ数ＩＷ及びインターリーブ粒度ＩＧの決定方法は、第１実施形態と同様である。
【0248】
移動先・移動元決定部７９は、モジュール管理情報（疲弊蓄積量）８４に基づいて、移動先のインターリーブセットＩＳを構成するターゲット論理デバイスＬＤを選択する（Ｓ３１０７）。例えば、ターゲット論理デバイスＬＤの選択の流れは、第１実施形態と同様である。
【0249】
移動先・移動元決定部７９は、インターリーブ設定情報８２の移動元（更新前）のインターリーブセットＩＳを退避させる（Ｓ３１０８）。例えば、移動先・移動元決定部７９は、インターリーブ設定情報８２の移動元（更新前）のインターリーブセットＩＳを、別のメモリ領域に退避する。
【0250】
移動先・移動元決定部７９は、コピー状態テーブル８１のコピーステータスを初期化する（Ｓ３１０９）。より具体的には、移動先・移動元決定部７９は、移動元のインターリーブセットＩＳに対応するコピーフラッグをオール“０”状態とする。
【0251】
移動先・移動元決定部７９は、インターリーブ設定情報８２を移動先のインターリーブセットＩＳに更新する（Ｓ３１１０）。より具体的には、移動先・移動元決定部７９は、インターリーブ設定情報８２を、Ｓ３１０６及びＳ３１０７において決定したインターリーブ数ＩＷ、インターリーブ粒度ＩＧ、及びターゲット論理デバイスＬＤに更新する。例えば、移動先・移動元決定部７９は、更新したインターリーブ設定情報８２を、システムデコーダ７１に送信する。
【0252】
移動先・移動元決定部７９は、移動先のインターリーブセットＩＳに対応する論理デバイスＬＤに更新後のインターリーブセットＩＳを送信し、論理デバイスＬＤに関するインターリーブ設定を更新する（Ｓ１１１１）。
【0253】
３．３ 移動元のインターリーブセット選択の具体例
次に、図３５のステップＳ３１０５において説明した移動元のインターリーブセットＩＳの選択の具体例について説明する。
次に、図３５のステップＳ３１０５において説明した移動元のインターリーブセットＩＳの選択の具体例について説明する。
【0254】
【0255】
図３６に示すように、移動先・移動元決定部７９は、ウェアレベリング履歴情報を参照して、ホットページを検出する。そして、移動先・移動元決定部７９は、ホットページが存在するインターリーブセットＩＳを移動元として選択する。図３６の例では、インターリーブセットＩＳ＃０に対応する論理デバイスＬＤにホットページが含まれる。このため、移動先・移動元決定部７９は、移動元として、インターリーブセットＩＳ＃０を選択する。
【0256】
【0257】
図３７に示すように、例えば、複数のホットページが存在する場合、移動先・移動元決定部７９は、ホットページ数の最も多いインターリーブセットＩＳを移動元として選択する。図３７の例では、インターリーブセットＩＳ＃０に対応する２つの論理デバイスＬＤに、ホットページが２個ずつ含まれる。すなわち、インターリーブセットＩＳ＃０に対するホットページ数は４である。インターリーブセットＩＳ＃１に対応する２つの論理デバイスＬＤに、ホットページが１個ずつ含まれる。すなわち、インターリーブセットＩＳ＃１に対するホットページ数は２である。インターリーブセットＩＳ＃２に対応する１つの論理デバイスＬＤに、ホットページが３個含まれる。すなわち、インターリーブセットＩＳ＃２に対するホットページ数は３である。このため、移動先・移動元決定部７９は、最もホットページ数の多いインターリーブセットＩＳ＃０を、移動元として選択する。
【0258】
なお、各ホットページの書き込み量も考慮して移動先のインターリーブセットＩＳが選択されてもよい。
【0259】
【0260】
図３８に示すように、例えば、複数のホットページが存在する場合、移動先・移動元決定部７９は、論理デバイスＬＤに含まれるホットページ数の最も多いインターリーブセットＩＳを移動元として選択する。図３８の例では、インターリーブセットＩＳ＃０に対応する２つの論理デバイスＬＤの最大ホットページ数は２である。インターリーブセットＩＳ＃１に対応する２つの論理デバイスＬＤの最大ホットページは１である。インターリーブセットＩＳ＃２に対応する１つの論理デバイスＬＤの最大ホットページは３である。このため、移動先・移動元決定部７９は、論理デバイスＬＤあたりのホットページ数が最も多いインターリーブセットＩＳ＃２を、移動元として選択する。
【0261】
なお、各ホットページの書き込み量も考慮して移動先のインターリーブセットＩＳが選択されてもよい。
【0262】
３．４ ターゲット論理デバイス選択の具体例
次に、図３５のステップＳ３１０７において説明したターゲット論理デバイスＬＤの選択の具体例について説明する。
次に、図３５のステップＳ３１０７において説明したターゲット論理デバイスＬＤの選択の具体例について説明する。
【0263】
【0264】
図３９に示すように、移動先・移動元決定部７９は、予めいずれのインターリーブセットＩＳにも割り当てられていない空き状態の論理デバイスＬＤをプールしておく。移動先・移動元決定部７９は、空き状態の論理デバイスＬＤのプール（以下、「空きＬＤプール」とも表記する）の中から、疲弊蓄積量の少ない論理デバイスＬＤを優先して選択する。図３９の例では、空きＬＤプールの中に６つの論理デバイスＬＤがプールされている。６つの論理デバイスＬＤの疲弊蓄積量は、図３９の紙面左側から順に１、２０、１０、８、４０、及び１３である。移動先のインターリーブセットＩＳのインターリーブ数ＩＷは、４である。このため、移動先・移動元決定部７９は、疲弊蓄積量が少ない方から順に、疲弊蓄積量１の論理デバイスＬＤ、疲弊蓄積量８の論理デバイスＬＤ、疲弊蓄積量１０の論理デバイスＬＤ、及び疲弊蓄積量１３論理デバイスＬＤを、ターゲット論理デバイスＬＤとして選択する。
【0265】
【0266】
図４０に示すように、空きＬＤプールの論理デバイスＬＤが不足している場合、移動先・移動元決定部７９は、使用中のインターリーブセットＩＳのインターリーブ数ＩＷを減少させて空き状態の論理デバイスＬＤを確保する。図４０の例では、使用中のインターリーブセットＩＳのインターリーブ数ＩＷは、４である。移動先・移動元決定部７９は、この使用中のインターリーブセットＩＳのインターリーブ数ＩＷを２に減少させて、２個の空き状態の論理デバイスＬＤを確保する。そして、移動先・移動元決定部７９は、確保した２個の空き状態の論理デバイスＬＤを、ターゲット論理デバイスＬＤとして選択する。
【0267】
【0268】
図４１に示すように、空きＬＤプールの空き状態の論理デバイスＬＤがホットページを含む場合、あるいは空き状態の論理デバイスＬＤの書き込み量が予め設定された閾値よりも大きい場合、移動先・移動元決定部７９は、空きＬＤプールの論理デバイスＬＤを選択せずに、高耐久ＬＤプールの中から空き状態の高Ｅｎｄｕｒａｎｃｅな論理デバイスＬＤを選択してもよい。高耐久ＬＤプールは、空き状態の高Ｅｎｄｕｒａｎｃｅな論理デバイスＬＤのプールである。高Ｅｎｄｕｒａｎｃｅな論理デバイスＬＤは、例えば、ＤＲＡＭである。図４１の例では、移動先・移動元決定部７９は、空きＬＤプールのホットページを含む論理デバイスＬＤの替わりに、高耐久プールの論理デバイスＬＤを、ターゲット論理デバイスＬＤとして選択する。
【0269】
３．４．３ 第４具体例
次に、第４具体例について説明する。移動先・移動元決定部７９は、第１実施形態の第２変形例と同様に、使用中のインターリーブセットＩＳの中から疲弊蓄積量の少ないインターリーブセットＩＳを移動先として選択し、移動元のインターリーブセットＩＳとスワップしてもよい。
次に、第４具体例について説明する。移動先・移動元決定部７９は、第１実施形態の第２変形例と同様に、使用中のインターリーブセットＩＳの中から疲弊蓄積量の少ないインターリーブセットＩＳを移動先として選択し、移動元のインターリーブセットＩＳとスワップしてもよい。
【0270】
３．５ 本実施形態に係る効果
本実施形態に係る構成であれば、メモリシステム３は、マッピングテーブル及びアクセスカウンタテーブルを削除できる。よって、メモリシステム３は、メモリモジュール間のウェアレベルにおける管理情報のデータ量を削減できる。
本実施形態に係る構成であれば、メモリシステム３は、マッピングテーブル及びアクセスカウンタテーブルを削除できる。よって、メモリシステム３は、メモリモジュール間のウェアレベルにおける管理情報のデータ量を削減できる。
【0271】
また、本実施形態に係る構成であれば、第１実施形態と同様に、ウェアレベリングにおけるデータの移動にコピーオンライト処理を適用できる。よって、データ移動のコストを低減できる。
【0272】
４．変形例等
上記実施形態によれば、メモリシステムは、第１メモリ領域（ＬＤ０）と、第２メモリ領域（ＬＤ２）と、第１メモリ領域及び第２メモリ領域とホストデバイス（２）との接続を制御し、第１メモリ領域に対応する第１インターリーブ構成情報（３２）を生成し、ホストデバイスからアクセス要求を受信した場合、第１インターリーブ設定情報に基づいて第１メモリ領域を選択し、第１メモリ領域の疲弊蓄積量に基づいて、第１インターリーブ設定情報を、第１メモリ領域には対応せず第２メモリ領域に対応する第２インターリーブ設定情報に更新するように構成された制御部（１０）と、を含む。
上記実施形態によれば、メモリシステムは、第１メモリ領域（ＬＤ０）と、第２メモリ領域（ＬＤ２）と、第１メモリ領域及び第２メモリ領域とホストデバイス（２）との接続を制御し、第１メモリ領域に対応する第１インターリーブ構成情報（３２）を生成し、ホストデバイスからアクセス要求を受信した場合、第１インターリーブ設定情報に基づいて第１メモリ領域を選択し、第１メモリ領域の疲弊蓄積量に基づいて、第１インターリーブ設定情報を、第１メモリ領域には対応せず第２メモリ領域に対応する第２インターリーブ設定情報に更新するように構成された制御部（１０）と、を含む。
【0273】
上記実施形態により、メモリモジュール間のウェアレベルにおける管理情報のデータ量を削減したメモリシステムを提供できる。
【0274】
なお、実施形態は上記で説明した形態に限られず、種々の変形が可能である。また、上記実施形態は、可能な限り組み合わせることができる。
【0275】
更に、上記実施形態における「接続」とは、間に例えばトランジスタあるいは抵抗等、他の何かを介在させて間接的に接続されている状態も含む。
【0276】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0277】
１…データ処理装置、２…ホストデバイス、３…メモリシステム、４…ファブリックマネージャー、１０、４０、７０…制御部、１１、７１…システムデコーダ、１２…システム管理部、１３…アクセス管理部、１４、４５、７４…バッファ、２０、９０…メモリモジュール、２１…メモリデコーダ、２２…メモリ制御部、２３、９２…メモリ、２５…電源制御部、２６…キャパシタ、２７…不揮発性メモリ、３１…疲弊カウンタテーブル、３２、８２…インターリーブ設定情報、３３、８１…コピー状態テーブル、４１、７２…マッピング管理部、４２、７３…モジュール間ウェアレベリング制御部、４３、７８…モジュール情報管理部、４４、７９…移動先・移動元決定部、５１…マッピングテーブル、５２、８３…モジュール管理情報、６０…第１メモリモジュール、６１…第２メモリモジュール、６２、９３…ウェアレベリング履歴情報管理部、６３…疲弊カウンタ、７５…データ移動処理部、７６…コピー状態管理部、７７…インターリーブ設定管理部、９１…ウェアレベリング制御部、ＣＫ…チャンク、ＩＳ…インターリーブセット、ＬＤ…論理デバイス
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
