特開 2024-137104 信号伝送回路及びスナバ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024137104

(43)【公開日】2024-10-07

(54)【発明の名称】信号伝送回路及びスナバ回路

(51)【国際特許分類】

   H02M 3/28 20060101AFI20240927BHJP

【ＦＩ】

H02M3/28 R

H02M3/28 H

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2023048492

(22)【出願日】2023-03-24

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】100120031

【弁理士】

【氏名又は名称】宮嶋 学

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118843

【弁理士】

【氏名又は名称】赤岡 明

(74)【代理人】

【識別番号】100202429

【弁理士】

【氏名又は名称】石原 信人

(72)【発明者】

【氏名】党 博文

(72)【発明者】

【氏名】荒井 誠

(72)【発明者】

【氏名】大高 章二

(72)【発明者】

【氏名】村崎 剛志

(72)【発明者】

【氏名】北原 高也

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA02

5H730AA14

5H730AS01

5H730BB25

5H730BB57

5H730DD04

5H730DD41

5H730EE01

5H730FG01

(57)【要約】

【課題】センタータップがないトランスにおいて不要なパスに流れる電流を抑制する
【解決手段】信号伝送回路は、送信側の第1系統から受信側の第2系統に信号を送信する回路である。前記第1系統は、インダクタと、第1スイッチにより制御される、第1電流源と、前記第1電流源と前記インダクタを介して直列に接続され、第2スイッチにより制御される、第2電流源と、前記第1電流源と並列に接続され、接地点との接続を制御する、第3スイッチと、前記第2電流源と並列に接続され、接地点との接続を制御する、第4スイッチと、を備える。
【選択図】図1

【特許請求の範囲】

【請求項1】

送信側の第1系統から受信側の第2系統に信号を送信する回路であって、
前記第1系統は、
インダクタと、
第1スイッチにより制御される、第1電流源と、
前記第1電流源と前記インダクタを介して直列に接続され、第2スイッチにより制御される、第2電流源と、
前記第1電流源と並列に接続され、接地点との接続を制御する、第3スイッチと、
前記第2電流源と並列に接続され、接地点との接続を制御する、第4スイッチと、
を備える、
信号伝送回路。

【請求項2】

前記第1スイッチと前記第3スイッチは、オン、オフが同期され、
前記第2スイッチと前記第4スイッチは、オン、オフが同期され、
前記第1スイッチ及び前記第2スイッチは同じタイミングでオンしない、
請求項1に記載の信号伝送回路。

【請求項3】

前記第1系統は、さらに、
前記第3スイッチと並列に接地点との間に接続され、第1フィルタ回路と、
前記第4スイッチと並列に接地点との間に接続され、第2フィルタ回路と、
を備える、
請求項1又は請求項2に記載の信号伝送回路。

【請求項4】

前記第1フィルタ回路は、直列に接続される、第1抵抗及び第1キャパシタを備え、
前記第2フィルタ回路は、直列に接続される、第2抵抗及び第2キャパシタを備える、
請求項3に記載の信号伝送回路。

【請求項5】

前記第1系統は、さらに、
前記第3スイッチと一部が直列に接続され、一部が並列に接地点との間に接続される第3フィルタ回路と、
前記第4スイッチと一部が直列に接続され、一部が並列に接地点との間に接続される第4フィルタ回路と、
を備える、
請求項1又は請求項2に記載の信号伝送回路。

【請求項6】

前記第3フィルタは、
前記第3スイッチと直列に接続される、第3抵抗と、
前記第3スイッチと並列に接続され、前記第3抵抗と直列に接続される、第3キャパシタと、
を備え、
前記第4フィルタは、
前記第4スイッチと直列に接続される、第4抵抗と、
前記第4スイッチと並列に接続され、前記第4抵抗と直列に接続される、第4キャパシタと、
を備える。
請求項5に記載の信号伝送回路。

【請求項7】

インダクタに流れる電流を制御する回路であって、
第1スイッチにより制御される、第1電流源と、
前記第1電流源と前記インダクタを介して直列に接続され、第2スイッチにより制御される、第2電流源と、
前記第1電流源と並列に接続され、接地点との接続を制御する、第3スイッチと、
前記第2電流源と並列に接続され、接地点との接続を制御する、第4スイッチと、
を備える、
スナバ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、信号伝送回路及びスナバ回路に関する。

【背景技術】

【0002】

デジタルアイソレータ等においては、インダクタを介した非接触型の信号の送受信が実行されている。これらの回路は、インダクタ間にセンタータップを設けることで、余分な電流が回路に流れることを抑制している。一方で、例えば装置の小型化といった理由によりセンタータップを配置しないことがあるが、このようなセンタータップを配置しない場合においては、送信側のスナバ回路に電流が流れるという問題が発生しうる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開2001-333576号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

そこで、実施形態が解決しようとする限定されない課題の1つは、センタータップがないトランスにおいて不要なパスに流れる電流を抑制することである。

【課題を解決するための手段】

【0005】

一実施形態によれば、信号伝送回路は、送信側の第1系統から受信側の第2系統に信号を送信する回路である。前記第1系統は、インダクタと、第1スイッチにより制御される、第1電流源と、前記第1電流源と前記インダクタを介して直列に接続され、第2スイッチにより制御される、第2電流源と、前記第1電流源と並列に接続され、接地点との接続を制御する、第3スイッチと、前記第2電流源と並列に接続され、接地点との接続を制御する、第4スイッチと、を備える。

【図面の簡単な説明】

【0006】

【図1】一実施形態に係るデジタルアイソレータの一例を模式的に示す図。

【図2】一実施形態に係るトランス部の一例を模式的に示す図。

【図3】一実施形態に係るトランス部の一例を模式的に示す図。

【図4】一実施形態に係るトランス部の一例を模式的に示す図。

【図5】一実施形態に係るトランス部の一例を模式的に示す図。

【発明を実施するための形態】

【0007】

以下、図面を参照して実施形態について説明する。

【0008】

図1は、一実施形態に係るデジタルアイソレータの一例を示す図である。本開示において説明する形態は、このような一般的なデジタルアイソレータに適用することができる。

【0009】

デジタルアイソレータ 1 は、コンダクタを用いることで、入力された差動信号を絶縁された領域を介して第1次側 (第1系統側) から入力された差動信号 (入力差動信号 INP/INN) を整流して第2次側 (第2系統側) へと出力 (出力差動信号 OUTP/OUTN) する回路である。デジタルアイソレータ 1 は、トランス部 10 を介して整流された信号を伝達する。

【0010】

第1系統 (送信側、第1次側) に入力された差動信号は、ΔΣ変調器 20 においてΔΣ変調され、必要に応じてバッファ 22 を介して、データ変調器 24 においてデータ変調され、ドライバ 26 を介してスナバ回路 28 に入力される。

【0011】

スナバ回路 28 は、トランス部 10 に備えられ、第1系統においてこのスナバ回路 28 を介してコンダクタへとノイズが制御された信号が伝播され、コンダクタンスにより第2系統に伝播した信号が第2系統におけるスナバ回路 48 を介して高長波のノイズが抑制されて出力される。

【0012】

第1系統において出力される信号は、増幅器 30 で増幅され、クロック復号器 32 により復号され、必要に応じてバッファ 34 を介して、ΔΣ変調器 20 にフィードバックされる。

【0013】

第2系統側 (受信側、第2次側) では、トランス部 10 においてスナバ回路 48 を介して受信した信号を増幅器 50 において増幅し、データ復号器 52 においてデータを復号し、DAC 56 においてデジタル信号からアナログ信号へと変換し、必要に応じてローパスフィルタ 58 等のフィルタを介して出力される。

【0014】

第2系統側においては、信号発生器 40 によりクロック信号を発生させ、クロック変調器 44 がこのクロック信号に基づいてクロック変調をしてドライバ 46 を介してスナバ回路 48 を制御し、また、このクロック信号を用いてDAC 56 におけるデジタル－アナログ信号の変換を実行することでコンダクタが受信した信号を適切にアナログ信号へと変換して出力する。

【0015】

本開示においてはトランス部 10 において発生しうる電流が望ましくないパスへと流れるのを防止するセンタータップを有しないスナバ回路について説明する。

【0016】

(第1実施形態)
トランス部 10 は、スナバ回路と、絶縁された状態で信号の送受信を実行する第1次側のコンダクタと、第2次側のコンダクタとを備える。

【0017】

図2は、一実施形態に係るトランス部の一例を模式的に示す回路図である。トランス部 10 は、コンダクタ 100 、 102 と、スイッチ Sw1 、 Sw2 、 Sw3 、 Sw4 と、電流源 I1 、 I2 と、抵抗 R1 、 R2 、 R5 、 R6 と、キャパシタ C1 、 C2 と、フィルタ 104 と、を備える。

【0018】

電流源 I1 は、コンダクタ 100 の一端と接続し、スイッチ Sw1 を介して接地点と接続する。スイッチ Sw1 のオン／オフにより、電流源 I1 が出力する電流により、信号がコンダクタ 100 へと送信される。

【0019】

スイッチ Sw1 は、電流源 I1 と接地点との間に接続される。第1系統から第2系統へと伝達される信号は、図1におけるドライバ 26 において変換され、スイッチ Sw1 をオン／オフさせる。

【0020】

電流源 I2 は、コンダクタ 100 の他端と接続し、スイッチ Sw2 を介して接地点と接続する。スイッチ Sw2 のオン／オフにより、電流源 I2 が出力する電流により、信号がコンダクタ 100 へと送信される。

【0021】

スイッチ Sw2 は、電流源 I2 と接地点との間に接続される。第1系統から第2系統へと伝達される信号は、図1におけるドライバ 26 において変換され、スイッチ Sw2 をオン／オフさせる。

【0022】

ドライバ 26 は、差動信号の正方向の信号に対してスイッチ Sw1 が適切に導通するように、負方向の信号に対してスイッチ Sw2 が適切に導通するようにそれぞれのスイッチの駆動電圧を生成し、それぞれのスイッチを駆動させる。

【0023】

絶縁を介して送受信される信号は、例えば、図1のデータ変調器 24 により、パルス信号を用いた信号に変換される。このように変換することで、スイッチ Sw1 、 Sw2 をオン／オフすることで、それぞれ正方向及び負方向の信号の伝達を実現する。

【0024】

換言すると、電流源 I1 、 I2 、及び、スイッチ Sw1 、 Sw2 により差動信号が生成され、コンダクタ 100 、 102 を介して第2系統へと送信される。

【0025】

スイッチ Sw1 及びスイッチ Sw2 は、一例として、同じタイミングでオンしないように制御される。

【0026】

抵抗 R1 及びキャパシタ C1 は、インダクタ 100 の一端と、接地点との間に直列に接続される。抵抗 R1 及びキャパシタ C1 は、電流源 I1 及びスイッチ Sw1 において発振される信号のフィルタの一部として動作する第1フィルタ回路 120 を形成する。第1フィルタ回路 120 は、図に示すように電流源 I1 及びスイッチ Sw1 と並列に接続される。一例としてこの抵抗 R1 及びキャパシタ C1 は、ローパスフィルタの一部として動作する。

【0027】

抵抗 R2 及びキャパシタ C2 は、インダクタ 100 の他端と、接地点との間に直列に接続される。抵抗 R2 及びキャパシタ C2 は、電流源 I2 及びスイッチ Sw2 において発振される信号のフィルタの一部として動作する第2フィルタ回路 122 を形成する。第2フィルタ回路 122 は、図に示すように電流源 I2 及びスイッチ Sw2 と並列に接続される。一例としてこの抵抗 R2 及びキャパシタ C2 は、ローパスフィルタの一部として動作する。

【0028】

スイッチ Sw3 は、インダクタ 100 の一端と、接地点との間に接続される。スイッチ Sw3 は、スイッチ Sw2 と同期して駆動するスイッチである。スイッチ Sw3 は、電流源 I2 及びスイッチ Sw2 により発振され、インダクタ 100 を介して伝達された信号が回路の他の要素に影響を与えないように電流を接地点へと流す。

【0029】

スイッチ Sw4 は、インダクタ 100 の他端と、接地点との間に接続される。スイッチ Sw4 は、スイッチ Sw1 と同期して駆動するスイッチである。スイッチ Sw4 は、電流源 I1 及びスイッチ Sw1 により発振され、インダクタ 100 を介して伝達された信号が回路の他の要素に影響を与えないように電流を接地点へと流す。

【0030】

インダクタ 100 には、上記のようにスイッチ Sw1 、 Sw2 により定義された方向の電流が流れる。

【0031】

インダクタ 102 は、インダクタ 100 と相互誘導をするように配置され、インダクタ 100 に流れた電流の変化により発生した磁場に基づいた電流を流す素子である。

【0032】

抵抗 R5 は、インダクタ 102 の一端と、接地点との間に接続される。

【0033】

抵抗 R6 は、インダクタ 102 の他端と、接地点との間に接続される。

【0034】

フィルタ 104 は、インダクタ 102 において発生した電流に基づく両端の電位差をフィルタリングして伝播する。例えば、フィルタ 104 は、高調波成分 (ノイズ成分) を抑制して信号を出力する。

【0035】

図3は、一実施形態に係るトランス部 10 のスイッチのオン／オフの状態を示す図である。上述したように、スイッチ Sw1 、 Sw4 が同期して動作し、スイッチ Sw2 、 Sw3 が同期して動作する。図３は、スイッチ Sw1 、Sw4 がオンし、スイッチ Sw2 、 Sw3 がオフしている状態を示す図である。

【0036】

このタイミングでは、スイッチ Sw1 がオンし、電流源 I1 で発生している電流が第1フィルタ回路 120 を介してフィルタリングされ、電流i_TXがインダクタ 100 へと流れる。この電流i_TXの発生による電流の時間変化は、インダクタ 100 において電圧v_TXを発生させるとともに、インダクタ 100 、 102 及びフィルタ 104 を介して、このパルス信号がローパスフィルタを介した信号 (電圧v_FIL) として出力される。

【0037】

インダクタ 100 を通過した電流は、オンしているスイッチ Sw4 を介して接地点へと流れる。この結果、回路の他の素子に余剰な電流が流れるのを防止することができる。

【0038】

スイッチ Sw2 、 Sw3 が同期してオンする場合も同様の動作により、余剰な電流を抑制することができる。

【0039】

以上のように、本実施形態によれば、スナバ回路において電流が接地点へと流れるパスを形成することで、意図しない回路素子へ余剰な電流が流れるのを抑制することが可能となる。このスナバ回路を用いることで、インダクタのセンタータップを配置することを回避した上で高調波のノイズを除去することができる。この結果、センタータップを有する場合と同等の特性を有しつつも、回路面積を削減し、回路のレイアウトの自由度を向上させることができる。

【0040】

図4は、トランス部 10 の実装の一例を示す回路図である。この図4に示すように、それぞれのスイッチは、MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) であってもよい。スイッチのそれぞれは、特に、n型のMOSFETで形成することができる。

【0041】

(第2実施形態)
図5は、第2実施形態に係るトランス部 10 の一例を示す図である。トランス部 10 は、前述の実施形態における第1フィルタ回路 120 及び第2フィルタ回路 122 の代わりに、第3フィルタ回路 124 及び第4フィルタ回路 126 を形成する。

【0042】

第3フィルタ回路 124 は、インダクタ 100 の一端と、接地点と、の間に直列に接続される抵抗 R3 及びキャパシタ C3 により形成される。抵抗 R3 は、スイッチ Sw3 を介して接地点と接続される。キャパシタ C3 は、抵抗 R3 との接続ノードから、スイッチ Sw3 と並列に接続される。

【0043】

第4フィルタ回路 126 は、インダクタ 100 の他端と、接地点と、の間に直列に接続される抵抗 R4 及びキャパシタ C4 により形成される。抵抗 R4 は、スイッチ Sw4 を介して接地点と接続される。キャパシタ C4 は、抵抗 R4 との接続ノードから、スイッチ Sw4 と並列に接続される。

【0044】

スイッチ Sw1 、 Sw4 がオンする場合には、抵抗 R3 及びキャパシタ C3 は、前述の実施形態と同様にフィルタの一部として動作する。一方で、インダクタ 100 を介して伝播された電流は、抵抗 R4 及びスイッチ Sw4 を介して接地点へと流れる。

【0045】

このようにフィルタ回路とスイッチの配置を変更してもよい。

【0046】

上記の2つの実施形態においては、フィルタ回路を第1系統側に備えている構成としたが、これに限定されるものではない。スナバ回路に配置される他の回路素子がある場合にも、同様にスイッチの切り替えをすることで、それらの素子へ余剰な高周波の電流が流れることを抑制することができる。

【0047】

換言すると、本開示におけるデジタルアイソレータは、第1系統から第2系統に信号を送信する回路でありスナバ回路を備える。スナバ回路は、第1電流源と、第1電流源から流れる電流を制御する第1スイッチと、第2電流源と、第2電流源から流れる電流を制御する第2スイッチと、第1電流源と並列に接続され、接地点との接続を制御する、第3スイッチと、前記第2電流源と並列に接続され、接地点との接続を制御する、第4スイッチと、を備える構成であればよい。第1スイッチと第4スイッチは、同期してオン／オフし、第2スイッチと第3スイッチは、同期してオン／オフする。そして、第1スイッチと第2スイッチは、排他的にオンする。

【0048】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0049】

1: デジタルアイソレータ、
10: トランス部、
100 、 102: コンダクタ、
104: フィルタ、
120: 第1フィルタ回路、
122: 第2フィルタ回路、
124: 第3フィルタ回路、
126: 第4フィルタ回路、
C1 、 C2 、 C3 、 C4: キャパシタ、
I1 、 I2: 電流源、
R1 、 R2 、 R3 、 R4 、 R5 、 R6: 抵抗、
Sw1 、 Sw2 、 Sw3 、 Sw4: スイッチ

【図1】

【図2】

【図3】

【図4】

【図5】