▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024137260
(43)【公開日】2024-10-07
(54)【発明の名称】半導体回路
(51)【国際特許分類】
H02J 1/00 20060101AFI20240927BHJP
【ＦＩ】
H02J1/00 306K
H02J1/00 304E
H02J1/00 308B
H02J1/00 308J
H02J1/00 306D
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023048714
(22)【出願日】2023-03-24
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(71)【出願人】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(72)【発明者】
【氏名】渡邊 昌敏
(72)【発明者】
【氏名】林 庸行
(72)【発明者】
【氏名】戸田 修二
【テーマコード（参考）】
5G165
【Ｆターム（参考）】
5G165CA01
5G165DA01
5G165DA02
5G165EA02
5G165FA02
5G165HA01
5G165HA07
5G165HA16
5G165JA04
5G165JA09
5G165KA01
5G165KA04
5G165LA01
5G165LA02
5G165MA10
5G165NA05
(57)【要約】
【課題】半導体回路の特性を向上する。
【解決手段】実施形態の半導体回路は、第１の電源電圧ＶＩＮ１の出力を制御する第１のスイッチＳＷＡと、第２の電源電圧ＶＩＮ２の出力を制御する第２のスイッチＳＷＡと、を含み、第１及び第２の電源電圧ＶＩＮ１，ＶＩＮ２を切り替えるスイッチ回路１１と、第１の電源電圧ＶＩＮ１の入力に関連付けられた第１の制御信号ＥＮ１及び第２の電源電圧ＶＩＮ２の入力に関連付けられた第２の制御信号ＥＮ２を受け、第１及び第２の電源電圧ＶＩＮ１，ＶＩＮ２の入力を検出し、第１及び第２の制御信号ＥＮ１，ＥＮ２と第１及び第２の電源電圧ＶＩＮ１，ＶＩＮ２の検出結果とに基づいて、スイッチ回路１１の動作モードを制御する制御回路１５と、を含む。
【選択図】 図３
【解決手段】実施形態の半導体回路は、第１の電源電圧ＶＩＮ１の出力を制御する第１のスイッチＳＷＡと、第２の電源電圧ＶＩＮ２の出力を制御する第２のスイッチＳＷＡと、を含み、第１及び第２の電源電圧ＶＩＮ１，ＶＩＮ２を切り替えるスイッチ回路１１と、第１の電源電圧ＶＩＮ１の入力に関連付けられた第１の制御信号ＥＮ１及び第２の電源電圧ＶＩＮ２の入力に関連付けられた第２の制御信号ＥＮ２を受け、第１及び第２の電源電圧ＶＩＮ１，ＶＩＮ２の入力を検出し、第１及び第２の制御信号ＥＮ１，ＥＮ２と第１及び第２の電源電圧ＶＩＮ１，ＶＩＮ２の検出結果とに基づいて、スイッチ回路１１の動作モードを制御する制御回路１５と、を含む。
【選択図】 図３
【特許請求の範囲】
【請求項1】
第１の電源電圧の出力を制御する第１のスイッチと、第２の電源電圧の出力を制御する第２のスイッチと、を含み、前記第１の電源電圧と前記第２の電源電圧とを切り替るスイッチ回路と、
前記第１の電源電圧の入力に関連付けられた第１の制御信号及び前記第２の電源電圧の入力に関連付けられた第２の制御信号を受け、前記第１及び第２の電源電圧の入力を検出し、前記第１及び第２の制御信号と前記第１及び第２の電源電圧の検出結果とに基づいて、前記スイッチ回路の動作モードを制御する制御回路と、
を具備する半導体回路。
前記第１の電源電圧の入力に関連付けられた第１の制御信号及び前記第２の電源電圧の入力に関連付けられた第２の制御信号を受け、前記第１及び第２の電源電圧の入力を検出し、前記第１及び第２の制御信号と前記第１及び第２の電源電圧の検出結果とに基づいて、前記スイッチ回路の動作モードを制御する制御回路と、
を具備する半導体回路。
【請求項2】
前記第１及び第２の電源電圧の入力を検出する検出回路を、さらに含み、
前記検出回路は、前記第１及び第２の電源電圧に対する減算処理を実行する減算回路を含む、
請求項１に記載の半導体回路。
前記検出回路は、前記第１及び第２の電源電圧に対する減算処理を実行する減算回路を含む、
請求項１に記載の半導体回路。
【請求項3】
前記検出回路は、前記減算処理の結果に基づいて、前記動作モードを示すモード信号を前記制御回路に出力する、
請求項２に記載の半導体回路。
請求項２に記載の半導体回路。
【請求項4】
前記制御回路は、
前記第１及び第２のスイッチの動作を制御するドライバ回路と、
前記モード信号と前記第１及び第２の制御信号を用いて、前記ドライバ回路を制御するゲートドライバ制御回路と、
を含む、
請求項３に記載の半導体回路。
前記第１及び第２のスイッチの動作を制御するドライバ回路と、
前記モード信号と前記第１及び第２の制御信号を用いて、前記ドライバ回路を制御するゲートドライバ制御回路と、
を含む、
請求項３に記載の半導体回路。
【請求項5】
前記第１及び第２のスイッチのそれぞれは、
電源系統に接続される第１のソースと、第１のドレインと、を有する第１のトランジスタと、
出力端子に接続される第２のソースと、前記第１のドレインに接続される第２のドレインと、を有する第２のトランジスタと、
を含み、
前記第１のトランジスタの動作は、前記制御回路からの第１のゲート信号に基づいて制御され、
前記第２のトランジスタの動作は、前記制御回路からの第２のゲート信号に基づいて、制御される、
請求項１に記載の半導体回路。
電源系統に接続される第１のソースと、第１のドレインと、を有する第１のトランジスタと、
出力端子に接続される第２のソースと、前記第１のドレインに接続される第２のドレインと、を有する第２のトランジスタと、
を含み、
前記第１のトランジスタの動作は、前記制御回路からの第１のゲート信号に基づいて制御され、
前記第２のトランジスタの動作は、前記制御回路からの第２のゲート信号に基づいて、制御される、
請求項１に記載の半導体回路。
【請求項6】
第１のモードの前記動作モードによって、前記第１及び第２のスイッチが動作する場合、前記第１の制御信号が第１のレベルから第２のレベルへシフトした後、前記第１及び第２のトランジスタは、オンし、
前記第１のモードと異なる第２のモードの前記動作モードによって、前記第１及び第２のスイッチが動作する場合、前記第１の制御信号が前記第１のレベルから前記第２のレベルへシフトするのに応じて、前記第２のトランジスタがオンし、前記第２のトランジスタがオンした後、前記第１のトランジスタは、オンする、
請求項５に記載の半導体回路。
前記第１のモードと異なる第２のモードの前記動作モードによって、前記第１及び第２のスイッチが動作する場合、前記第１の制御信号が前記第１のレベルから前記第２のレベルへシフトするのに応じて、前記第２のトランジスタがオンし、前記第２のトランジスタがオンした後、前記第１のトランジスタは、オンする、
請求項５に記載の半導体回路。
【請求項7】
前記第２のモードの前記動作モードによって、前記第１及び第２のスイッチが動作する場合、前記第１の制御信号が前記第２のレベルから前記第１のレベルへシフトするのに応じて、前記第１のトランジスタがオフし、前記第１のトランジスタがオフした後、前記第２のトランジスタは、オフする、
請求項６に記載の半導体回路。
請求項６に記載の半導体回路。
【請求項8】
前記第１のモードの前記動作モードによって、前記第１及び第２のスイッチが動作する場合、前記第１の制御信号が前記第２のレベルから前記第１のレベルへシフトするのに応じて、前記第１及び第２のトランジスタがオフする、
請求項７に記載の半導体回路。
請求項７に記載の半導体回路。
【請求項9】
前記第１のモードは、前記第１の電源電圧と前記第２の電源電圧との間において電源電圧が切り替えられる場合、前記スイッチ回路からの前記第１の電源電圧の出力と前記スイッチ回路からの前記第２の電源電圧の出力との間において、電源電圧の出力が、停止され、
前記第２のモードは、前記第１の電源電圧と前記第２の電源電圧との間において電源電圧が切り替えられる場合、前記スイッチ回路からの電圧の出力が、前記スイッチ回路からの前記第１の電源電圧の出力と前記スイッチ回路からの前記第２の電源電圧の出力との間で連続して切り替えられる、
請求項６に記載の半導体回路。
前記第２のモードは、前記第１の電源電圧と前記第２の電源電圧との間において電源電圧が切り替えられる場合、前記スイッチ回路からの電圧の出力が、前記スイッチ回路からの前記第１の電源電圧の出力と前記スイッチ回路からの前記第２の電源電圧の出力との間で連続して切り替えられる、
請求項６に記載の半導体回路。
【請求項10】
前記動作モードは、
前記スイッチ回路から出力される電圧が前記第１の電源電圧と前記第２の電源電圧との間において連続して変化する第１のモードと、
前記スイッチ回路からの前記第１の電源電圧の出力と前記第２の電源電圧の出力との間において前記電圧の出力が停止される第２のモードと、
前記スイッチ回路から出力される電圧が前記第１の電源電圧から前記第２の電源電圧へ変化する時に前記第１の電源電圧から前記第２の電源電圧へ連続して変化し、前記電圧が前記第１の電源電圧から前記第２の電源電圧に変化した後に前記電圧が前記第２の電源電圧から前記第１の電源電圧へ変化する時に前記第１の電源電圧の出力と前記第２の電源電圧の出力との間において前記電圧の出力が停止される第３のモードと、
前記電圧が前記第１の電源電圧から前記第２の電源電圧へ変化する時に前記第１の電源電圧の出力と前記第２の電源電圧の出力との間において前記電圧の出力が停止され、前記電圧が前記第１の電源電圧から前記第２の電源電圧に変化した後に前記電圧が前記第２の電源電圧から前記第１の電源電圧へ変化する時に前記第２の電源電圧から前記第１の電源電圧へ連続して変化する第４のモードと、
を含む、
請求項１に記載の半導体回路。
前記スイッチ回路から出力される電圧が前記第１の電源電圧と前記第２の電源電圧との間において連続して変化する第１のモードと、
前記スイッチ回路からの前記第１の電源電圧の出力と前記第２の電源電圧の出力との間において前記電圧の出力が停止される第２のモードと、
前記スイッチ回路から出力される電圧が前記第１の電源電圧から前記第２の電源電圧へ変化する時に前記第１の電源電圧から前記第２の電源電圧へ連続して変化し、前記電圧が前記第１の電源電圧から前記第２の電源電圧に変化した後に前記電圧が前記第２の電源電圧から前記第１の電源電圧へ変化する時に前記第１の電源電圧の出力と前記第２の電源電圧の出力との間において前記電圧の出力が停止される第３のモードと、
前記電圧が前記第１の電源電圧から前記第２の電源電圧へ変化する時に前記第１の電源電圧の出力と前記第２の電源電圧の出力との間において前記電圧の出力が停止され、前記電圧が前記第１の電源電圧から前記第２の電源電圧に変化した後に前記電圧が前記第２の電源電圧から前記第１の電源電圧へ変化する時に前記第２の電源電圧から前記第１の電源電圧へ連続して変化する第４のモードと、
を含む、
請求項１に記載の半導体回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体回路に関する。
【背景技術】
【0002】
機器の用途又は機器の接続先に応じて、適した動作モードで電源を切り替えることが、半導体回路に求められている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００８－１８２８２２号公報
【特許文献2】特開２０１０－１０４１９５号公報
【特許文献3】特開２０１５－１９８４７４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
半導体回路の特性を向上する。
【課題を解決するための手段】
【0005】
実施形態の半導体回路は、第１の電源電圧の出力を制御する第１のスイッチと、第２の電源電圧の出力を制御する第２のスイッチと、を含み、前記第１の電源電圧と第２の電源電圧とを切り替るスイッチ回路と、前記第１の電源電圧の入力に関連付けられた第１の制御信号及び前記第２の電源電圧の入力に関連付けられた第２の制御信号を受け、前記第１及び第２の電源電圧の入力を検出し、前記第１及び第２の制御信号と前記第１及び第２の電源電圧の検出結果とに基づいて、前記スイッチ回路の動作モードを制御する制御回路と、を含む。
【図面の簡単な説明】
【0006】
【図1】実施形態の半導体回路を含む電子機器の構成例を示す図。
【図2】実施形態の半導体回路の動作モードを示す図。
【図3】実施形態の半導体回路の構成例を示す図。
【図4】実施形態の半導体回路の入力電圧検出回路の構成例を示す図。
【図5】実施形態の半導体回路の入力電圧検出回路の構成例を示す図。
【図6】実施形態の半導体回路の入力ロジック回路の構成例を示す図。
【図7】実施形態の半導体回路の入力ロジック回路の構成例を示す図。
【図8】実施形態の半導体回路の入力ロジック回路の構成例を示す図。
【図9】実施形態の半導体回路の入力ロジック回路の構成例を示す図。
【図10】実施形態の半導体回路の入力ロジック回路の動作例を示す図。
【図11】実施形態の半導体回路のゲートドライバ制御回路の構成例を示す図。
【図12】実施形態の半導体回路のゲートドライバ制御回路の動作例を示す図。
【図13】実施形態の半導体回路の動作例を示す図。
【図14】実施形態の半導体回路の変形例を示す図。
【発明を実施するための形態】
【0007】
【0008】
以下の説明において、同一の機能及び構成を有する要素については、同一符号を付す。また、以下の各実施形態において、末尾に区別化のための数字／英字を伴った参照符号を付された構成要素（例えば、回路、配線、各種の電圧及び信号など）が、相互に区別されなくとも良い場合、末尾の数字／英字が省略された記載（参照符号）が用いられる。
【0009】
【0010】
図１は、本実施形態の半導体回路を含む電子機器を説明するための図である。
【0011】
図１に示されるように、電子機器１は、本実施形態の半導体回路１０、及び、コア回路２０を含む。例えば、電子機器１は、ヘルスケア機器、医療機器、産業機械、オーディオ機器、映像機器、携帯端末、大容量電源機器、又は、充電機器などである。
【0012】
コア回路２０は、複数の信号線を介して、端子（コネクタ）９０に供給された信号ＳＩＧを受ける。コア回路２０は、受けた信号ＳＩＧに基づいて、各種の信号処理及び／又は動作シーケンスを、実行する。コア回路２０は、内部処理によって生成された信号ＳＩＧを、複数の信号線を介して、電子機器１の外部へ出力する。
【0013】
本実施形態の半導体回路１０は、電源切替回路１０である。
【0014】
電源切替回路１０は、複数の電源系統（電源線）Ａｐｗ、Ｂｐｗ，Ｃｐｗ，Ｚｐｗに接続される。電源系統Ａｐｗは、電源端子（電源コネクタ）９１Ａを介して、電源電圧（入力電圧ともよばれる）ＶＩＮ１を受ける。電源系統Ｂｐｗは、電源端子９１Ｂを介して、電源電圧ＶＩＮ２を受ける。電源系統Ｃｐｗは、電源端子９１Ｃを介して、電源電圧ＶＩＮ３を受ける。電源系統Ｚｐｗは、電源端子９２を介して、グランド電圧ＶＧＮＤを受ける。電源電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３は、互いに異なる正の電圧値を有する。グランド電圧ＶＧＮＤは、例えば、０Ｖである。グランド電圧ＶＧＮＤは、電源電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３より低い正の電圧値又は負の電圧値を有する場合もある。
【0015】
例えば、電源系統Ａｐｗは、バッテリー（例えば、蓄電池）から電源電圧ＶＩＮ１を供給される。例えば、電源系統Ｂｐｗは、ワイヤレス給電機器から電源電圧ＶＩＮ２を供給される。電源系統Ｃｐｗは、ケーブル（例えば、電源ケーブル又はＵＳＢケーブル）から電源電圧ＶＩＮ３を供給される。
【0016】
電源切替回路１０は、供給された複数の電源電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３のうち１つを、コア回路２０へ送る。
【0017】
電源切替回路１０は、スイッチ回路１１及び制御回路１５を含む。
【0018】
スイッチ回路１１は、各電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３，ＶＧＮＤを、コア回路２０に転送する。スイッチ回路１１は、コア回路２０に対する電源電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３の供給（出力）及び遮断を制御するための複数のスイッチＳＷＡ，ＳＷＢ，ＳＷＣを含む。
【0019】
スイッチＳＷＡは、電源系統Ａｐｗに対応する。スイッチＳＷＡの一端（ノード、端子）は、電源系統Ａｐｗに接続される。スイッチＳＷＡの他端（ノード、端子）は、スイッチ回路１１の出力端子を介して、コア回路２０に接続される。スイッチＳＷＡがオン状態である場合、スイッチＳＷＡは、電圧ＶＩＮ１をコア回路２０に転送（供給、出力）する。スイッチＳＷＡがオフ状態である場合、電圧ＶＩＮ１を遮断する。
【0020】
スイッチＳＷＢは、電源系統Ｂｐｗに対応する。スイッチＳＷＢの一端は、電源系統Ｂｐｗに接続される。スイッチＳＷＢの他端は、スイッチ回路１１の出力端子を介して、コア回路２０に接続される。スイッチＳＷＢがオン状態である場合、スイッチＳＷＢは、電圧ＶＩＮ２をコア回路２０に転送する。スイッチＳＷＢがオフ状態である場合、電圧ＶＩＮ２を遮断する。
【0021】
スイッチＳＷＣは、電源系統Ｃｐｗに対応する。スイッチＳＷＣの一端は、電源系統Ｃｐｗに接続される。スイッチＳＷＣの他端は、スイッチ回路１１の出力端子を介して、コア回路２０に接続される。スイッチＳＷＣがオン状態である場合、スイッチＳＷＣは、電圧ＶＩＮ３をコア回路２０に転送する。スイッチＳＷＣがオフ状態である場合、電圧ＶＩＮ３を遮断する。
【0022】
スイッチＳＷＡ，ＳＷＢ，ＳＷＣのオン及びオフは、制御回路１５によって、制御される。以下において、電源電圧の供給及び遮断のためのスイッチＳＷＡ，ＳＷＢ，ＳＷＣは、電源スイッチともよばれる。電源系統Ａｐｗ，Ｂｐｗ，Ｃｐｗに印加される電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３は、電源電圧とよばれる。
【0023】
制御回路１５は、各電源系統Ａｐｗ，Ｂｐｗ，Ｃｐｗから電源電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３を受ける。制御回路１５は、信号端子９５を介して制御信号ＣＮＴを受ける。制御回路１５は、電源スイッチＳＷＡ，ＳＷＢ，ＳＷＣに制御信号を送る。
【0024】
制御回路１５は、電源電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３の検出結果、及び、制御信号ＣＮＴに基づいて、スイッチ回路１１の各電源スイッチＳＷＡ，ＳＷＢ，ＳＷＣのオン及びオフを制御する。
【0025】
本実施形態の電源切替回路１０は、入力電圧検出回路（単に、電圧検出回路ともよばれる）１１０を、例えば、制御回路１５内に含む。入力電圧検出回路１１０は、供給されている電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３を検出できる。尚、入力電圧検出回路１１０は、制御回路１５の外部に設けられてもよい。
【0026】
本実施形態の電源切替回路１０は、コア回路２０に供給される電源電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３の切替を、供給された電源電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３の検出結果に基づいて複数の動作モードのうちいずれか１つを用いて、実行する。
【0027】
図２は、本実施形態の電源切替回路１０が実行する複数の動作モードを説明するための図である。図２の（ａ）、（ｂ）、（ｃ）及び（ｄ）のそれぞれは、本実施形態の電源切替回路１０が実行する動作モードにおける、電源切替回路１０から出力される電圧の波形パターンを示している。図２の（ａ）、（ｂ）、（ｃ）及び（ｄ）のそれぞれにおいて、グラフの横軸は時間に対応し、グラフの縦軸は電圧に対応する。
【0028】
図２の（ａ）の動作モードにおいて、電源切替回路１０は、或る電源系統の電源電圧Ｖ１を、時刻ｔ１ａから時刻ｔ２ａまでの期間において出力する。
【0029】
時刻ｔ２ａにおいて、電源切替回路１０は、電源系統を切り替える。時刻ｔ２ａから時刻ｔ３ａまでの期間において、電源切替回路１０の出力電圧が増加する。
【0030】
電源切替回路１０は、時刻ｔ３ａにおいて、他の電源系統の電源電圧Ｖ２を出力する。電源電圧Ｖ２は、電源電圧Ｖ１より高い。
【0031】
例えば、電源切替回路１０は、時刻ｔ３ａから時刻ｔ４ａまでの期間において電源電圧Ｖ２を出力した後、時刻ｔ４ａにおいて、電源系統を切り替える。時刻ｔ４ａから時刻ｔ５ａまでの期間において、電源切替回路１０の出力電圧が減少する。例えば、電源切替回路１０は、時刻ｔ５ａにおいて、電源電圧Ｖ１を出力する。尚、時刻ｔ４ａ及び時刻ｔ５ａにおいて、電源電圧Ｖ２から電源電圧Ｖ１以外の電源電圧に対応する電源系統に、切り替えられてもよい。
【0032】
このように、図２の（ａ）の動作モードは、電源電圧を遮断すること無しに、電源切替回路１０の出力電圧を、電源電圧Ｖ１から電源電圧Ｖ２に連続的（シームレス）に切り替える。例えば、図２の（ａ）の動作モードは、ＭＢＢ（Make before brake）モードとよばれる。
【0033】
図２の（ｂ）の動作モードにおいて、電源切替回路１０は、或る電源系統の電源電圧Ｖ１を、時刻ｔ１ｂから時刻ｔ２ｂまでの期間において出力する。時刻ｔ２ｂにおいて、電源切替回路１０は、電源系統から電気的に分離され、電源電圧Ｖ１の供給を遮断する。時刻ｔ２ｂから時刻ｔ３ｂまでの期間において、電源切替回路１０の出力電圧が減少する。
【0034】
電源切替回路１０は、時刻ｔ３ｂにおいて、電源電圧Ｖ１より低いグランド電圧ＶＧＮＤを出力する。時刻ｔ３ｂから時刻ｔ４ｂまでの期間において、電源切替回路１０は、電源の遮断状態を継続し、グランド電圧ＶＧＮＤを出力する。
【0035】
電源切替回路１０は、時刻ｔ４ｂにおいて、電源系統の切替によって、他の電源系統に接続される。時刻ｔ４ｂから時刻ｔ５ａまでの期間において、電源切替回路１０の出力電圧が増加する。時刻ｔ５ｂにおいて、電源切替回路１０は、電源電圧Ｖ２を出力する。
【0036】
例えば、電源切替回路１０は、時刻ｔ５ｂから時刻ｔ６ｂまでの期間において電源電圧Ｖ２を出力した後、時刻ｔ６ｂにおいて、電源電圧Ｖ２の供給を遮断する。時刻ｔ６ｂから時刻ｔ７ｂまでの期間において、電源切替回路１０の出力電圧が減少する。例えば、電源切替回路１０は、時刻ｔ７ｂから時刻ｔ８ｂまでの期間において、グランド電圧ＶＧＮＤを出力する。
【0037】
例えば、電源切替回路１０は、時刻ｔ８ｂにおいて、電源系統に接続される。時刻ｔ８ｂから時刻ｔ９ｂまでの期間において、電源切替回路１０の出力電圧が増加する。時刻ｔ９ｂにおいて、電源切替回路１０は、電源電圧Ｖ１を出力する。尚、時刻ｔ９ｂにおいて、電源電圧Ｖ２の電源系統から電源電圧Ｖ１以外の電源電圧に対応する電源系統に、切り替えられてもよい。
【0038】
このように、図２の（ｂ）の動作モードは、電源系統を切り替える場合に電源電圧の供給を遮断し、電源切替回路１０の出力電圧を、電源電圧Ｖ１から電源電圧Ｖ２に（又は、電源電圧Ｖ２から電源電圧Ｖ１に）切り替える。図２の（ｂ）の動作モードにおいて、電源電圧Ｖ１の出力と電源電圧Ｖ２の出力との間の期間に、グランド電圧が出力される期間が設けられている。例えば、第２の動作モードは、ＢＢＭ（Brake before make）モードとよばれる。
【0039】
図２の（ｃ）の動作モードにおいて、電源切替回路１０は、（ａ）の動作モードと同様に、電源電圧Ｖ１を、時刻ｔ１ｃから時刻ｔ２ｃまでの期間において出力する。時刻ｔ２ｃにおいて、電源切替回路１０は、電源系統を切り替える。時刻ｔ３ｃにおいて、電源切替回路１０は、電源電圧Ｖ２を出力する。
【0040】
電源切替回路１０は、時刻ｔ３ｃから時刻ｔ４ｃまでの期間において電源電圧Ｖ２を出力した後、時刻ｔ４ｃにおいて、電源電圧Ｖ２の供給を遮断する。電源切替回路１０は、時刻ｔ５ｃから時刻ｔ６ｃまでの期間において、グランド電圧ＶＧＮＤを出力する。
【0041】
電源切替回路１０は、時刻ｔ６ｃにおいて、電源系統に電気的に接続され、電源電圧の供給を再開する。時刻ｔ７ｃにおいて、電源切替回路１０は、電源電圧Ｖ１を出力する。
【0042】
このように、図２の（ｃ）の動作モードは、低い電源電圧Ｖ１から高い電源電圧Ｖ２に切り替える場合に電源電圧の供給の遮断無しに電源系統を連続的に切り替え、高い電源電圧Ｖ２から低い電源電圧Ｖ１に切り替える場合に電源電圧の供給を遮断する。例えば、第３の動作モードは、ＭＭＢｔｏＢＢＭモードとよばれる。
【0043】
図２の（ｄ）の動作モードにおいて、電源切替回路１０は、（ｂ）の動作モードと同様に、電源電圧Ｖ１を、時刻ｔ１ｄから時刻ｔ２ｄまでの期間において出力する。時刻ｔ２ｄにおいて、電源切替回路１０は、電源系統から電気的に分離され、電源電圧の供給を遮断する。時刻ｔ３ｄにおいて、電源切替回路１０は、グランド電圧ＶＧＮＤを出力する。
【0044】
電源切替回路１０は、時刻ｔ３ｄから時刻ｔ４ｄまでの期間においてグランド電圧ＶＧＮＤを出力した後、時刻ｔ４ｄにおいて、電源電圧の供給を再開する。電源切替回路１０は、時刻ｔ５ｄから時刻ｔ６ｄまでの期間において、電源電圧Ｖ２を出力する。
【0045】
電源切替回路１０は、時刻ｔ６ｄにおいて、電源系統を切り替える。時刻ｔ７ｄにおいて、電源切替回路１０は、電源電圧Ｖ１を出力する。
【0046】
このように、図２の（ｄ）の動作モードは、低い電源電圧Ｖ１から高い電源電圧Ｖ２に切り替える場合に電源電圧の供給を遮断してから電源系統を切り替え、高い電源電圧Ｖ２から低い電源電圧Ｖ１に切り替える場合に電源電圧の供給の遮断無しに、電源系統を連続的に切り替える。例えば、第４の動作モードは、ＢＢＭｔｏＭＭＢモードとよばれる。
【0047】
本実施形態の電源切替回路１０は、４つの動作モードによる電源系統の切替を、電源切替回路１０に入力された電源電圧の検出結果に応じて、適した動作モードによって実行する。
【0048】
（ａ）電源切替回路
図３は、本実施形態の電源切替回路１０の内部構成を説明するための模式図である。
図３は、本実施形態の電源切替回路１０の内部構成を説明するための模式図である。
【0049】
図３に示されるように、電源切替回路１０は、上述のように、スイッチ回路１１内に、複数の電源スイッチＳＷ（ＳＷＡ，ＳＷＢ，ＳＷＣ）を含む。
【0050】
電源スイッチＳＷＡは、電源線１９０Ａと出力ノード（出力端子）ＮＤｏｕｔとの間に設けられている。電源スイッチＳＷＡの一端は、電源線１９０Ａに電気的に接続される。電源スイッチＳＷＡの他端は、出力ノードＮＤｏｕｔに電気的に接続される。電源スイッチＳＷＡのオン又はオフによって、電源線１９０Ａと出力ノードＮＤｏｕｔとの間の電気的な接続又は分離が、制御され得る。
【0051】
電源スイッチＳＷＢは、電源線１９０Ｂと出力ノードＮＤｏｕｔとの間に設けられている。電源スイッチＳＷＢの一端は、電源線１９０Ｂに電気的に接続される。電源スイッチＳＷＢの他端は、出力ノードＮＤｏｕｔに電気的に接続される。電源スイッチＳＷＢのオン又はオフによって、電源線１９０Ｂと出力ノードＮＤｏｕｔとの間の電気的な接続又は分離が、制御され得る。
【0052】
電源スイッチＳＷＣは、電源線１９０Ｃと出力ノードＮＤｏｕｔとの間に設けられている。電源スイッチＳＷＣの一端は、電源線１９０Ｃに電気的に接続される。電源スイッチＳＷＣの他端は、出力ノードＮＤｏｕｔに電気的に接続される。電源スイッチＳＷＣのオン又はオフによって、電源線１９０Ｃと出力ノードＮＤｏｕｔとの間の電気的な接続又は分離が、制御され得る。
【0053】
電源スイッチＳＷのそれぞれは、コモンドレインＭＯＳＦＥＴである。電源スイッチＳＷとしてのコモンドレインＭＯＳＦＥＴは、２つのトランジスタ（ＭＯＳＦＥＴ）ＴＲ１(ＴＲ１ａ，ＴＲ１ｂ，ＴＲ１ｃ)，ＴＲ２(ＴＲ２ａ，ＴＲ２ｂ，ＴＲ２ｃ)を含む。
【0054】
トランジスタＴＲ１の電流経路の一端（ソース）は、対応する電源線１９０（１９０Ａ，１９０Ｂ，１９０Ｃ）に接続される。トランジスタＴＲ２の電流経路の一端（ソース）は、電源切替回路１０の出力ノード（出力端子）ＮＤｏｕｔに接続される。トランジスタＴＲ１の電流経路の他端（ドレイン）は、トランジスタＴＲ２の電流経路の他端（ドレイン）に接続される。トランジスタＴＲ１のゲート及びトランジスタＴＲ２のゲートは、ドライバ回路（ゲートドライバ回路ともよばれる）１４０に接続される。ゲート信号（制御信号）ｇ１（ｇ１ａ，ｇ１ｂ，ｇ１ｃ）が、トランジスタＴＲ１のゲートに接続されたスイッチ１４５（１４５ａ、１４５ｂ、１４５ｃ）に供給される。ゲート信号（制御信号）ｇ２（ｇ２ａ，ｇ２ｂ，ｇ２ｃ）が、トランジスタＴＲ２のゲートに接続されたスイッチ１４６（１４６ａ、１４６ｂ、１４６ｃ）に供給される。ゲート信号ｇ１（ｇ１ａ，ｇ１ｂ，ｇ１ｃ），ｇ２（ｇ２ａ，ｇ２ｂ，ｇ２ｃ）に応じて、コモンドレインＭＯＳＦＥＴを含む電源スイッチＳＷのオン及びオフ、及び、コモンドレインＭＯＳＦＥＴの動作タイミングが、制御される。
【0055】
オン状態の電源スイッチＳＷによって選択された電源系統の電圧ＶＩＮが、スイッチ回路１１から出力される電源電圧（出力電圧ともよばれる）ＶＢＵＳとして、電源切替回路１０から出力される。
【0056】
本実施形態の電源切替回路１０において、制御回路１５は、入力電圧検出回路１１０、入力ロジック回路１２０、ゲートドライバ制御回路１３０、及びドライバ回路１４０を含む。
【0057】
入力電圧検出回路１１０は、各電源系統Ａｐｗ，Ｂｐｗ，Ｃｐｗに対応する電源線１９０Ａ，１９０Ｂ，１９０Ｃに接続される。入力電圧検出回路１１０は、各電源系統Ａｐｗ，Ｂｐｗ，Ｃｐｗにおける電源電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３の供給状態（入力の有無）、及び、電源電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３の大小関係を検出できる。入力電圧検出回路１１０は、入力された電源電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３の検出結果の基づく制御信号ＭＤを、ゲートドライバ制御回路１３０に供給する。例えば、制御信号ＭＤは、電源切替回路１０が実行すべき動作モードを示す信号である。
【0058】
入力ロジック回路１２０は、制御信号ＣＮＴに含まれる各種の制御信号ＥＮ１，ＥＮ２，ＥＮ３，ＭＤｘを受ける。
【0059】
制御信号ＥＮ１，ＥＮ２，ＥＮ３は、複数の電源系統のうち有効状態に設定される電源系統を示す信号（イネーブル信号）である。換言すると、制御信号ＥＮ（ＥＮ１，ＥＮ２，ＥＮ３）は、有効状態の電源電圧ＶＩＮを示す信号である。制御信号ＥＮ１は、電源電圧ＶＩＮ１の入力に関連付けられている。制御信号ＥＮ２は、電源電圧ＶＩＮ２の入力に関連付けられている。制御信号ＥＮ３は、電源電圧ＶＩＮ３の入力に関連付けられている。
【0060】
信号ＭＤｘは、電源切替回路１０の外部から電源切替回路１０が実行すべき動作モードを通知する信号である。
【0061】
入力ロジック回路１２０は、入力された各種の制御信号ＥＮ，ＭＤｘを用いた計算処理（例えば、論理演算）を実行する。入力ロジック回路１２０は、計算処理の結果に基づく制御信号ＳＬを、入力電圧検出回路１１０及びゲートドライバ制御回路１３０に供給する。
【0062】
ゲートドライバ制御回路１３０は、入力電圧検出回路１１０から制御信号ＭＤ及び入力ロジック回路１２０から制御信号ＳＬを受ける。ゲートドライバ制御回路１３０は、制御信号ＭＤ及び制御信号ＳＬを用いた計算処理に基づく制御信号ＳＧを生成する。ゲートドライバ制御回路１３０は、制御信号ＳＧを、ドライバ回路１４０に送る。
【0063】
ドライバ回路１４０は、ゲートドライバ制御回路１３０から制御信号ＳＧを受ける。ドライバ回路１４０は、制御信号ＳＧに基づいて、各電源スイッチＳＷの動作を制御する。
【0064】
ドライバ回路１４０は、複数の電源スイッチＳＷＡ，ＳＷＢ，ＳＷＣのそれぞれに対応するように、複数の昇圧回路１４１（１４１ａ，１４１ｂ，１４１ｃ）及び複数のゲートドライバ１４２（１４２ａ，１４２ｂ，１４２ｃ）を含む。
【0065】
昇圧回路１４１は、対応する電源線１９０に接続される。昇圧回路１４１は、接続された電源線１９０からの電源電圧ＶＩＮを受ける。昇圧回路１４１は、ゲートドライバ制御回路１３０からの制御信号ＳＧに応じて、電源電圧ＶＩＮを昇圧する。昇圧回路１４１は、昇圧した電圧（例えば、電源スイッチＳＷの駆動電圧）を、対応するゲートドライバ１４２に供給する。
【0066】
ゲートドライバ１４２は、対応する電源スイッチＳＷに接続される。ゲートドライバ１４２は、昇圧回路１４１から昇圧された電圧を受ける。ゲートドライバ１４２は、ゲートドライバ制御回路１３０から制御信号ＳＧを受ける。ゲートドライバ１４２は、昇圧された電圧及び制御信号ＳＧを用いて、ゲート電圧（駆動電圧）を生成する。ゲートドライバ１４２は、生成したゲート電圧を、スイッチ１４５（１４５ａ，１４５ｂ，１４５ｃ），１４６（１４６ａ，１４６ｂ，１４６ｃ）を介して、対応する電源スイッチＳＷに供給する。
【0067】
スイッチ１４５，１４６は、ゲートドライバ１４２と電源スイッチＳＷとの間の接続を、制御する。ゲート信号ｇ１ａ，ｇ１ｂ，ｇ１ｃは、スイッチ１４５ａ，１４５ｂ，１４５ｃにそれぞれ供給される。ゲート信号ｇ２ａ，ｇ２ｂ，ｇ２ｃは、スイッチ１４６ａ，１４６ｂ，１４６ｃにそれぞれ供給される。ゲート信号ｇ１ａ，ｇ１ｂ，ｇ１ｃ，ｇ２ａ，ｇ２ｂ，ｇ２ｃによって、スイッチ１４５，１４６は、オン又はオフする。ゲート信号ｇ１ａ，ｇ１ｂ，ｇ１ｃ，ｇ２ａ，ｇ２ｂ，ｇ２ｃによって、異なる電源スイッチＳＷの動作タイミングは、、それぞれ独立に制御される。ゲート信号ｇ１ａ，ｇ１ｂ，ｇ１ｃ，ｇ２ａ，ｇ２ｂ，ｇ２ｃによって、各電源スイッチＳＷ内のトランジスタＴＲ１，ＴＲ２の動作タイミングは、同時に制御される。
【0068】
保護回路１５０は、例えば、ゲートドライバ制御回路１３０に接続される。保護回路１５０は、ゲートドライバ制御回路１３０を保護する。例えば、保護回路１５０は、ＥＳＤ保護回路などを含む。
【0069】
【0070】
図４は、本実施形態の電源切替回路１０における、入力電圧検出回路１１０の内部構成の一例を示す回路図である。
【0071】
入力電圧検出回路１１０は、抵抗回路（分圧回路）２７０（２７０ａ，２７０ｂ、２７０ｃ）を介して、電源電圧ＶＩＮ（ＶＩＮ１，ＶＩＮ２，ＶＩＮ３）を受ける。
【0072】
抵抗回路２７０ａは、複数の抵抗体２７１ａ，２７２ａを含む。抵抗体２７１ａの一端は、電源電圧ＶＩＮ１を受ける。抵抗体２７１ａの他端は、接続ノードＮＤ１を介して、抵抗体２７２ａの一端に接続される。抵抗体２７２ａの他端は、接地される。抵抗回路２７０ａは、電源電圧ＶＩＮ１を分圧する。例えば、抵抗回路２７０ａは、０．０５×ＶＩＮ１程度の電圧を、接続ノードＮＤ１から出力する。
【0073】
抵抗回路２７０ｂは、抵抗体２７１ｂ，２７２ｂを含む。抵抗体２７１ｂの一端は、電源電圧ＶＩＮ２を受ける。抵抗体２７１ｂの他端は、接続ノードＮＤ２を介して、抵抗体２７２ｂの一端に接続される。抵抗体２７２ｂの他端は、接地される。抵抗回路２７０ｂは、電源電圧ＶＩＮ２を分圧する。例えば、抵抗回路２７０ｂは、０．０５×ＶＩＮ２程度の電圧を、接続ノードＮＤ２から出力する。
【0074】
抵抗回路２７０ｃは、抵抗体２７１ｃ，２７２ｃを含む。抵抗体２７１ｃの一端は、電源電圧ＶＩＮ３を受ける。抵抗体２７１ｃの他端は、接続ノードＮＤ３を介して、抵抗体２７２ｃの一端に接続される。抵抗体２７２ｃの他端は、接地される。抵抗回路２７０ｃは、電源電圧ＶＩＮ３を分圧する。例えば、抵抗回路２７０ｃは、０．０５×ＶＩＮ３程度の電圧を、接続ノードＮＤ３から出力する。
【0075】
入力電圧検出回路１１０は、複数の演算増幅器２００（２００Ａ，２００Ｂ，２００Ｃ）を含む。演算増幅器２００は、３つの抵抗回路２７０のうち対応する２つの抵抗回路２７０のそれぞれから分圧された電源電圧ＶＩＮを受ける。演算増幅器２００は、コンパレータとして機能する。
【0076】
演算増幅器２００Ａは、抵抗回路２７０ａ及び抵抗回路２７０ｂに対応する。演算増幅器２００Ａは、電源電圧ＶＩＮ１及び電源電圧ＶＩＮ２に関連付けられている。演算増幅器２００Ａの一方の入力端子（例えば、反転入力端子）は、抵抗回路２７０ａの接続ノードＮＤ１に接続される。演算増幅器２００Ａの他方の入力端子（例えば、非反転入力端子）は、抵抗回路２７０ｂの接続ノードＮＤ２に接続される。演算増幅器２００Ａは、電源電圧ＶＩＮ１の分圧電圧を一方の入力端子において受け、電源電圧ＶＩＮ２の分圧電圧を他方の入力端子において受ける。演算増幅器２００Ａは、電源電圧ＶＩＮ１及び電源電圧ＶＩＮ２の比較結果を示す出力信号Ｃｍｐｏｕｔ１を、出力する。出力信号Ｃｍｐｏｕｔ１は、電源電圧ＶＩＮ１及び電源電圧ＶＩＮ２の比較結果に基づいて、“Ｈ”レベル又は“Ｌ”レベルの信号レベルを取り得る。出力信号Ｃｍｐｏｕｔ１は、後述の制御回路２５０に供給される。
【0077】
演算増幅器２００Ｂは、抵抗回路２７０ａ及び抵抗回路２７０ｃに対応する。演算増幅器２００Ｂは、電源電圧ＶＩＮ１及び電源電圧ＶＩＮ３に関連付けられている。演算増幅器２００Ｂの一方の入力端子（例えば、反転入力端子）は、抵抗回路２７０ａの接続ノードＮＤ１に接続される。演算増幅器２００Ｂの他方の入力端子（例えば、非反転入力端子）は、抵抗回路２７０ｃの接続ノードＮＤ３に接続される。演算増幅器２００Ｂは、電源電圧ＶＩＮ１の分圧電圧を一方の入力端子において受け、電源電圧ＶＩＮ３の分圧電圧を他方の入力端子において受ける。演算増幅器２００Ｂは、電源電圧ＶＩＮ１及び電源電圧ＶＩＮ３の比較結果を示す出力信号Ｃｍｐｏｕｔ２を、出力する。出力信号Ｃｍｐｏｕｔ２は、電源電圧ＶＩＮ１及び電源電圧ＶＩＮ３の比較結果に基づいて、“Ｈ”レベル又は“Ｌ”レベルの信号レベルを取り得る。出力信号Ｃｍｐｏｕｔ２は、後述の制御回路２５０に供給される。
【0078】
演算増幅器２００Ｃは、抵抗回路２７０ｂ及び抵抗回路２７０ｃに対応する。演算増幅器２００Ｃは、電源電圧ＶＩＮ２及び電源電圧ＶＩＮ３に関連付けられている。演算増幅器２００Ｃの一方の入力端子（例えば、反転入力端子）は、抵抗回路２７０ｂの接続ノードＮＤ２に接続される。演算増幅器２００Ｃの他方の入力端子（例えば、非反転入力端子）は、抵抗回路２７０ｃの接続ノードＮＤ３に接続される。演算増幅器２００Ｃは、電源電圧ＶＩＮ２の分圧電圧を一方の入力端子において受け、電源電圧ＶＩＮ３の分圧電圧を他方の入力端子において受ける。演算増幅器２００Ｃは、電源電圧ＶＩＮ２及び電源電圧ＶＩＮ３の比較結果を示す出力信号Ｃｍｐｏｕｔ３を、出力する。出力信号Ｃｍｐｏｕｔ３は、電源電圧ＶＩＮ２及び電源電圧ＶＩＮ３の比較結果に基づいて、“Ｈ”レベル又は“Ｌ”レベルの信号レベルを取り得る。出力信号Ｃｍｐｏｕｔ３は、後述の制御回路２５０に出力される。
【0079】
入力電圧検出回路１１０は、複数のスイッチ２１１，２１２，２１３，２１４を含む。
【0080】
スイッチ２１１の一端は、抵抗回路２７０ａの接続ノードＮＤ１に接続される。スイッチ２１１の他端は、スイッチＳＷＨａ及びスイッチＳＷＬｂに接続される。スイッチ２１２の一端は、抵抗回路２７０ｂの接続ノードＮＤ２に接続される。スイッチ２１２の他端は、スイッチＳＷＨｂ及びスイッチＳＷＬａに接続される。スイッチ２１３の一端は、抵抗回路２７０ｃの接続ノードＮＤ３に接続される。スイッチ２１３の他端は、スイッチＳＷＨａ及びスイッチＳＷＬｂに接続される。スイッチ２１４の一端は、抵抗回路２７０ｃの接続ノードＮＤ３に接続される。スイッチ２１４の他端は、スイッチＳＷＨｂ及びスイッチＳＷＬａに接続される。
【0081】
スイッチ２１１，２１２，２１３，２１４のオン及びオフは、入力ロジック回路１２０からの制御信号ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４に基づいて、設御される。スイッチ２１１のオン／オフは、制御信号ＳＷ１によって、制御される。スイッチ２１２のオン／オフは、制御信号ＳＷ２によって、制御される。スイッチ２１３のオン／オフは、制御信号ＳＷ３によって、制御される。スイッチ２１４のオン／オフは、制御信号ＳＷ４によって、制御される。
【0082】
スイッチ２１１がオン状態に設定された場合、スイッチ２１２又はスイッチ２１４がオン状態に設定され、スイッチ２１３はオフ状態に設定される。スイッチ２１２がオン状態に設定された場合、スイッチ２１１又はスイッチ２１３がオン状態に設定され、スイッチ２１４はオフ状態に設定される。スイッチ２１３がオン状態に設定された場合、スイッチ２１２がオン状態に設定され、スイッチ２１１，２１４はオフ状態に設定される。スイッチ２１４がオン状態に設定された場合、スイッチ２１１がオン状態に設定され、スイッチ２１２，２１３はオフ状態に設定される。
【0083】
制御信号ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の信号レベルは、入力ロジック回路１２０に供給された制御信号ＥＮ１，ＥＮ２，ＥＮ３に応じて、設定される。
【0084】
入力電圧検出回路１１０は、複数の演算増幅器２２０（２２０Ｈ，２２０Ｌ）を含む。演算増幅器２２０は、減算回路として機能する。減算回路としての演算増幅器２２０は、供給された電源電圧に対して減算処理を実行する。
【0085】
演算増幅器２２０Ｈの一方の入力端子（例えば、反転入力端子）は、抵抗体２８２Ｈを介して、演算増幅器２２０Ｈの出力端子に接続される。演算増幅器の他方の入力端子（例えば、非反転入力端子）は、抵抗体２８１Ｈを介して、グランド端子に接続される。演算増幅器２２０Ｈの一方の入力端子は、抵抗体２８０ａ、スイッチＳＷＨａ及びスイッチ２１１を介して、抵抗回路２７０ａの接続ノードＮＤ１に接続される。演算増幅器２２０Ｈの一方の入力端子は、抵抗体２８０ａ、スイッチＳＷＨａ及びスイッチ２１３を介して、抵抗回路２７０ｃの接続ノードＮＤ３に接続される。演算増幅器２２０Ｈの他方の入力端子は、抵抗体２８０ｂ、スイッチＳＷＨｂ及びスイッチ２１２を介して、抵抗回路２７０ｂの接続ノードＮＤ２に接続される。演算増幅器２２０Ｈの他方の入力端子は、抵抗体２８０ｂ、スイッチＳＷＨｂ及びスイッチ２１４を介して、抵抗回路２７０ｃの接続ノードＮＤ３に接続される。
【0086】
スイッチＳＷＨａ，ＳＷＨｂがオン状態に設定された場合、演算増幅器２２０Ｈの一方の入力端子は、オン状態のスイッチ２１３を介して、電源電圧ＶＩＮ３の分圧電圧を受ける、又は、オン状態のスイッチ２１１を介して、電源電圧ＶＩＮ１の分圧電圧を受ける。スイッチＳＷＨａ，ＳＷＨｂがオン状態に設定された場合、演算増幅器２２０Ｈの他方の入力端子は、オン状態のスイッチ２１２を介して電源電圧ＶＩＮ２の分圧電圧を受ける、又は、オン状態のスイッチ２１４を介して電源電圧ＶＩＮ３の分圧電圧を受ける。演算増幅器２２０Ｈは、供給された２つの電圧に応じて、出力信号ＶＯＵＴ１を出力する。
【0087】
演算増幅器２２０Ｌの一方の入力端子（例えば、反転入力端子）は、抵抗体２８２Ｌを介して、演算増幅器２２０Ｌの出力端子に接続される。演算増幅器２２０Ｌの他方の入力端子（例えば、非反転入力端子）は、抵抗体２８１Ｌを介して、グランド端子に接続される。演算増幅器２２０Ｌの一方の入力端子は、抵抗体２８３ａ、スイッチＳＷＬａ及びスイッチ２１２を介して、抵抗回路２７０ｂの接続ノードＮＤ２に接続される。演算増幅器２２０Ｌの一方の入力端子は、抵抗体２８３ａ、スイッチＳＷＬａ及びスイッチ２１４を介して、抵抗回路２７０ｃの接続ノードＮＤ３に接続される。演算増幅器２２０Ｌの他方の入力端子は、抵抗体２８３ｂ、スイッチＳＷＬｂ及びスイッチ２１１を介して、抵抗回路２７０ａの接続ノードＮＤ１に接続される。演算増幅器２２０Ｌの他方の入力端子は、抵抗体２８３ｂ、スイッチＳＷＬｂ及びスイッチ２１３を介して、抵抗回路２７０ｃの接続ノードＮＤ３に接続される。
【0088】
スイッチＳＷＬａ，ＳＷＬｂがオン状態に設定された場合、演算増幅器２２０Ｌの一方の入力端子は、オン状態のスイッチ２１２を介して、電源電圧ＶＩＮ２の分圧電圧を受ける、又は、オン状態のスイッチ２１４を介して、電源電圧ＶＩＮ３の分圧電圧を受ける。スイッチＳＷＬａ，ＳＷＬｂがオン状態に設定された場合、演算増幅器２２０Ｌの他方の入力端子は、オン状態のスイッチ２１１を介して、電源電圧ＶＩＮ１の分圧電圧を受ける、又は、オン状態のスイッチ２１３を介して、電源電圧ＶＩＮ３の分圧電圧を受ける。演算増幅器２２０Ｌは、供給された２つの電圧に応じて、出力信号ＶＯＵＴ２を出力する。
【0089】
スイッチＳＷＨ（ＳＷＨａ，ＳＷＨｂ）及びスイッチＳＷＬ（ＳＷＬａ，ＳＷＬｂ）のうちいずれか一方が、制御回路２５０からの制御信号ＳＱに応じて、オン状態に設定される。２つの演算増幅器２２０Ｈ，２２０Ｌのうちいずれか一方が、スイッチＳＷＨ，ＳＷＬのオン及びオフに応じて、活性化される。活性化された演算増幅器２２０（２２０Ｈ，２２０Ｌ）が、電源電圧ＶＩＮを受ける。
【0090】
スイッチＳＷＨ，ＳＷＬのオン及びオフは、制御回路２５０によって制御される。
【0091】
図５は、制御回路２５０の内部構成を示す回路図である。
【0092】
図５に示されるように、制御回路２５０は、複数のＡＮＤゲート７０１，７０２，７０３、複数のスイッチ７０４，７０５，７０６、及びＯＲゲート７１０を含む。
【0093】
ＡＮＤゲート７０１は、一方の入力端子において、制御信号ＳＷ１を受ける。ＡＮＤゲート７０１は、他方の入力端子において、制御信号ＳＷ２を受ける。ＡＮＤゲート７０１の出力端子は、スイッチ７０４の制御端子に接続される。ＡＮＤゲート７０１は、制御信号ＳＷ１及び制御信号ＳＷ２の論理積演算（ＡＮＤ演算）を実行する。ＡＮＤゲート７０１は、ＡＮＤ演算の結果を示す信号を、制御信号として、スイッチ７０４に供給する。
【0094】
ＡＮＤゲート７０２は、一方の入力端子において、制御信号ＳＷ１を受ける。ＡＮＤゲート７０２は、他方の入力端子において、制御信号ＳＷ４を受ける。ＡＮＤゲート７０２の出力端子は、スイッチ７０５の制御端子に接続される。ＡＮＤゲート７０２は、制御信号ＳＷ１及び制御信号ＳＷ４のＡＮＤ演算を実行する。ＡＮＤゲート７０２は、ＡＮＤ演算の結果を示す信号を、制御信号として、スイッチ７０５に供給する。
【0095】
ＡＮＤゲート７０３は、一方の入力端子において、制御信号ＳＷ２を受ける。ＡＮＤゲート７０３は、他方の入力端子において、制御信号ＳＷ３を受ける。ＡＮＤゲート７０３の出力端子は、スイッチ７０６の制御端子に接続される。ＡＮＤゲート７０３は、制御信号ＳＷ２及び制御信号ＳＷ３のＡＮＤ演算を実行する。ＡＮＤゲート７０３は、ＡＮＤ演算の結果を示す信号を、制御信号として、スイッチ７０６に供給する。
【0096】
スイッチ７０４の一方の入力端子は、信号Ｃｍｐｏｕｔ１を受ける。スイッチ７０４の他方の入力端子は、ＯＲゲート７１０の第１の入力端子に接続される。スイッチ７０４の制御端子は、ＡＮＤゲート７０１の出力信号を受ける。スイッチ７０４は、ＡＮＤゲート７０１の出力信号（制御信号ＳＷ１，ＳＷ２のＡＮＤ演算の結果）に応じて、オン又はオフする。オン状態のスイッチ７０４は、信号Ｃｍｐｏｕｔ１を、ＯＲゲート７１０に供給する。
【0097】
スイッチ７０５の一方の入力端子は、信号Ｃｍｐｏｕｔ２を受ける。スイッチ７０５の他方の入力端子は、ＯＲゲート７１０の第２の入力端子に接続される。スイッチ７０５の制御端子は、ＡＮＤゲート７０２の出力信号を受ける。スイッチ７０５は、ＡＮＤゲート７０２の出力信号（制御信号ＳＷ１，ＳＷ４のＡＮＤ演算の結果）に応じて、オン又はオフする。オン状態のスイッチ７０５は、信号Ｃｍｐｏｕｔ２を、ＯＲゲート７１０に供給する。
【0098】
スイッチ７０６の一方の入力端子は、信号Ｃｍｐｏｕｔ３を受ける。スイッチ７０６の他方の入力端子は、ＯＲゲート７１０の第３の入力端子に接続される。スイッチ７０６の制御端子は、ＡＮＤゲート７０３の出力信号を受ける。スイッチ７０６は、ＡＮＤゲート７０３の出力信号（制御信号ＳＷ２，ＳＷ３のＡＮＤ演算の結果）に応じて、オン又はオフする。オン状態のスイッチ７０６は、信号Ｃｍｐｏｕｔ３を、ＯＲゲート７１０に供給する。
【0099】
ＯＲゲート７１０は、スイッチ７０４からの信号Ｃｍｐｏｕｔ１、スイッチ７０５からの信号Ｃｍｐｏｕｔ２、及びスイッチ７０６からの信号Ｃｍｐｏｕｔ３を受ける。ＯＲゲート７１０は、信号Ｃｍｐｏｕｔ１，Ｃｍｐｏｕｔ２，Ｃｍｐｏｕｔ３の論理和演算（ＯＲ演算）を実行する。ＯＲゲート７１０は、ＯＲ演算の結果を示す信号ＳＱを、スイッチＳＷＨ，ＳＷＬの制御端子に供給する。
【0100】
これによって、スイッチＳＷＨ，ＳＷＬは、制御信号ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４及び信号Ｃｍｐｏｕｔ１，Ｃｍｐｏｕｔ２，Ｃｍｐｏｕｔ３に応じて、オン又はオフする。
【0101】
図４に戻って、入力電圧検出回路１１０は、演算増幅器２３０（２３０Ａ，２３０Ｂ）及びＯＲゲート２４０を含む。演算増幅器２３０は、コンパレータとして機能する。
【0102】
演算増幅器２３０Ａの一方の入力端子は、演算増幅器２２０Ｈの出力端子に接続される。演算増幅器２３０Ａの他方の入力端子は、抵抗回路２９０ａに接続される。抵抗回路２９０ａは、抵抗体２９１ａ及び抵抗体２９２ａを含む。抵抗体２９１ａの一端は、バンドギャップ電圧ＶＢＧが印加された端子（電源端子ＶＢＧ）に接続され、抵抗体２９１ａの他端は、接続ノードＮａを介して、抵抗体２９２ａの一端に接続される。抵抗体２９２ａの他端は、グランド端子に接続される。抵抗回路２９０ａは、バンドギャップ電圧ＶＢＧを分圧し、参照電圧ＶＲＥＦを接続ノードＮａから出力する。２つの抵抗体２９１ａ，２９２ａの接続ノードＮａは、演算増幅器２３０Ａの他方の入力端子に接続される。演算増幅器２３０Ａの出力端子は、ＯＲゲート２４０の一方の入力端子に接続される。演算増幅器２３０Ａは、演算増幅器２２０Ｈからの電圧ＶＯＵＴ１と抵抗回路２９０ａからの参照電圧ＶＲＥＦとを比較する。演算増幅器２３０Ａは、比較結果に応じた“Ｈ”レベル又は“Ｌ”レベルの信号を、ＯＲゲート２４０に出力する。
【0103】
演算増幅器２３０Ｂの一方の入力端子は、演算増幅器２２０Ｌの出力端子に接続される。演算増幅器２３０Ｂの他方の入力端子は、抵抗回路２９０ｂに接続される。抵抗回路２９０ｂは、抵抗体２９１ｂ及び抵抗体２９２ｂを含む。抵抗体２９１ｂの一端は、電源端子ＶＢＧに接続され、抵抗体２９１ｂの他端は、接続ノードＮｂを介して、抵抗体２９２ｂの一端に接続される。抵抗体２９２ｂの他端は、グランド端子に接続される。２つの抵抗体２９１ｂ，２９２ｂの接続ノードＮｂは、演算増幅器２３０Ｂの他方の入力端子に接続される。抵抗回路２９０ｂは、参照電圧ＶＲＥＦを接続ノードＮｂから出力する。演算増幅器２３０Ｂの出力端子は、ＯＲゲート２４０の他方の入力端子に接続される。演算増幅器２３０Ｂは、演算増幅器２２０Ｌからの電圧ＶＯＵＴ２と抵抗回路２９０ｂからの参照電圧ＶＲＥＦとを比較する。演算増幅器２３０Ｂは、比較結果に応じた“Ｈ”レベル又は“Ｌ”レベルの信号を、ＯＲゲート２４０に出力する。
【0104】
ＯＲゲート２４０の一方の入力端子は、演算増幅器２３０Ａの出力端子に接続される。ＯＲゲート２４０の他方の入力端子は、演算増幅器２３０Ｂの出力端子に接続される。ＯＲゲートの出力端子は、ゲートドライバ制御回路１３０に接続される。
【0105】
ＯＲゲート２４０は、減算回路２２０Ｈの計算処理の結果に応じた演算増幅器２３０Ａの出力信号と減算回路２２０Ｌの計算処理の結果に応じた演算増幅器２３０Ｂの出力信号とのＯＲ演算を実行する。ＯＲゲート２４０は、ＯＲ演算の結果を示すモード信号ＭＤを、ゲートドライバ制御回路１３０に出力する。モード信号ＭＤは、“Ｈ”レベル又は“Ｌ”レベルの信号レベルを取り得る。例えば、“Ｈ（１）”レベルのモード信号ＭＤは、ＭＢＢモードを示す。例えば、“Ｌ（０）”レベルのモード信号ＭＤは、ＢＢＭモードを示す。
【0106】
ゲートドライバ制御回路１３０は、入力電圧検出回路１１０からのモード信号ＭＤ及び制御信号ＥＮ１，ＥＮ２，ＥＮ３に基づいて、電源スイッチＳＷＡ，ＳＷＢ，ＳＷＣを制御するためのゲート信号ｇ１ａ，ｇ２ａ，ｇ１ｂ，ｇ２ｂ，ｇ１ｃ，ｇ２ｃを制御する。
【0107】
このように、本実施形態の電源切替回路１０において、入力電圧検出回路１１０は、入力された電源電圧ＶＩＮを検出する。入力電圧検出回路１１０は、入力された電源電圧ＶＩＮに基づいて、電源切替回路１０の実行すべき動作モードを示すモード信号ＭＤを、決定する。
【0108】
これによって、本実施形態の電源切替回路１０は、適した動作モードによって、自動的に電源系統（出力すべき電源電圧）を切り替えることができる。
【0109】
尚、電源系統の切替は、電源切替回路１０の外部から供給された外部モード信号ＭＤｘによって、制御される場合もある。
【0110】
（ａ－２）入力ロジック回路
図６を参照して、本実施形態の電源切替回路１０における、入力ロジック回路１２０の内部構成について、説明する。
図６を参照して、本実施形態の電源切替回路１０における、入力ロジック回路１２０の内部構成について、説明する。
【0111】
図６は、本実施形態の電源切替回路１０における、入力ロジック回路１２０の内部構成の一例を示すブロック図である。
【0112】
図６に示されるように、入力ロジック回路１２０は、判定回路４０と、ロジック回路５０とを含む。
【0113】
判定回路４０は、制御信号ＥＮ（ＥＮ１，ＥＮ２，ＥＮ３）を受ける。判定回路４０は、制御信号ＥＮの判定結果に基づいて、制御信号ＸＡ，ＸＢ，ＸＣを、ロジック回路５０に出力する。判定回路４０は、３つの回路ブロック４１Ａ，４１Ｂ，４１Ｃを含む。回路ブロック４１Ａは、供給された制御信号ＥＮに基づいて、制御信号ＸＡをロジック回路５０に出力する。回路ブロック４１Ｂは、供給された制御信号ＥＮに基づいて、制御信号ＸＢをロジック回路５０に出力する。回路ブロック４１Ｃは、供給された制御信号ＥＮに基づいて、制御信号ＸＣをロジック回路５０に出力する。
【0114】
ロジック回路５０は、回路ブロック４１Ａ，４１Ｂ，４１Ｃのそれぞれからの制御信号ＸＡ，ＸＢ，ＸＣに基づいて、制御信号ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の信号レベルを制御する。
【0115】
制御信号ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４は、入力電圧検出回路１１０のスイッチ２１１，２１２，２１３，２１４に供給される。制御信号ＳＷ１は、スイッチ２１１のオン及びオフを制御する。制御信号ＳＷ２は、スイッチ２１２のオン及びオフを制御する。制御信号ＳＷ３は、スイッチ２１３のオン及びオフを制御する。制御信号ＳＷ４は、スイッチ２１４のオン及びオフを制御する。
【0116】
【0117】
図７の（ａ）は、判定回路４０における、回路ブロック４１Ａの内部構成を示す回路図である。
【0118】
図７の（ａ）に示されるように、回路ブロック４１Ａは、インバータ４００ａ、複数のトランジスタ４０１ａ，４０２ａ、複数の抵抗体４０３ａ，４０４ａ，４０５ａ，４０６ａ，４０７ａ、複数の演算増幅器４０８ａ，４０９ａ、及び、論理ゲート４１０ａを含む。
【0119】
インバータ（ＮＯＴゲート）４００ａの入力端子は、制御信号ＥＮ２が供給される端子４９２に接続される。インバータ４００ａの出力端子は、トランジスタ４０１ａのゲートに接続される。インバータ４００ａは、制御信号ＥＮ２の反転信号を出力する。
【0120】
トランジスタ４０１ａは、Ｐ型の電界効果トランジスタである。トランジスタ４０１ａの電流経路の一端は、内部電源電圧（例えば、電圧ＶＤＤ）が印加された内部電源線４９０に接続される。トランジスタ４０１ａの電流経路の他端は、内部ノードＮＶＡに接続される。トランジスタ４０１ａのゲートは、インバータ４００ａの出力端子に接続される。トランジスタ４０１ａは、制御信号ＥＮ２の反転信号に応じて、オン又はオフする。
【0121】
トランジスタ４０２ａは、Ｎ型の電界効果トランジスタである。トランジスタ４０２ａの電流経路の一端は、内部ノードＮＶＡに接続される。トランジスタ４０２ａの電流経路の他端は、グランド端子に接続される。トランジスタ４０２ａのゲートは、制御信号ＥＮ１が供給される端子４９１に接続される。トランジスタ４０２ａは、制御信号ＥＮ１に応じて、オン又はオフする。
【0122】
複数の抵抗体４０３ａ，４０４ａ，４０５ａ，４０６ａ，４０７ａのそれぞれは、抵抗値Ｒ１を有する。
【0123】
抵抗体４０３ａの一端は、内部電源線４９０に接続される。抵抗体４０３ａの他端は、内部ノードＮＶＡに接続される。抵抗体４０４ａの一端は、内部ノードＮＶＡに接続される。抵抗体４０４ａの他端は、グランド端子に接続される。抵抗体４０５ａの一端は、内部電源線４９０に接続される。抵抗体４０５ａの他端は、内部ノードＮ１ａに接続される。抵抗体４０６ａの一端は、内部ノードＮ１ａに接続される。抵抗体４０６ａの他端は、内部ノードＮ２ａに接続される。抵抗体４０７ａの一端は、内部ノードＮ２ａに接続される。抵抗体４０７ａの他端は、グランド端子に接続される。
【0124】
演算増幅器４０８ａ，４０９ａは、コンパレータとして機能する。
【0125】
演算増幅器４０８ａの一方の入力端子（例えば、非反転入力端子）は、内部ノードＮ１ａに接続される。演算増幅器４０８ａの他方の入力端子（例えば、反転入力端子）は、内部ノードＮＶＡに接続される。演算増幅器４０８ａの出力端子は、論理ゲート４１０ａの一方の入力端子に接続される。演算増幅器４０８ａは、内部ノードＮＶＡの電圧ＶＡと内部ノードＮ１ａの電圧との比較結果に応じた信号ＳＡ１を、論理ゲート４１０ａに出力する。
【0126】
演算増幅器４０９ａの一方の入力端子（例えば、非反転入力端子）は、内部ノードＮＶＡに接続される。演算増幅器４０９ａの他方の入力端子（例えば、反転入力端子）は、内部ノードＮ２ａに接続される。演算増幅器４０９ａの出力端子は、論理ゲート４１０ａの他方の入力端子に接続される。演算増幅器４０９ａは、内部ノードＮ２ａの電圧と内部ノードＮＶＡの電圧ＶＡとの比較結果に応じた信号ＳＡ２を論理ゲート４１０ａに出力する。
【0127】
尚、内部ノードＮ１ａの電位は、内部電源電圧の０．６６倍程度になる。内部ノードＮ２ａの電位は、内部電源電圧の０．３３倍程度になる。
【0128】
論理ゲート４１０ａは、ＸＯＲゲートである。ＸＯＲゲート４１０ａの一方の入力端子は、演算増幅器４０８ａの出力端子に接続される。ＸＯＲゲート４１０ａの他方の入力端子は、演算増幅器４０９ａの出力端子に接続される。ＸＯＲゲート４１０ａの出力端子は、ロジック回路５０に接続される。
【0129】
ＸＯＲゲート４１０ａは、演算増幅器４０８ａからの信号ＳＡ１と演算増幅器４０９ａからの信号ＳＡ２との排他的論理和演算（ＸＯＲ演算）を実行する。ＸＯＲゲート４１０ａは、ＸＯＲ演算の結果を示す信号ＸＡを、ロジック回路５０に出力する。
【0130】
回路ブロック４１Ａは、３つの電源電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３のうち、電源電圧ＶＩＮ１及び電源電圧ＶＩＮ２の電源系統の切替に関する判定を行う。例えば、電源電圧ＶＩＮ１は、電源電圧ＶＩＮ２（及び電源電圧ＶＩＮ３）より低い。例えば、電源電圧ＶＩＮ２は、電源電圧ＶＩＮ１より高く、電源電圧ＶＩＮ３より低い。
【0131】
制御信号ＥＮ１は、電源電圧ＶＩＮ１の入力に関連付けられている。制御信号ＥＮ２は、電源電圧ＶＩＮ２の入力に関連付けられている。
【0132】
【0133】
回路ブロック４１Ａは、電源電圧を、低電圧である電源電圧（以下では、低電源電圧ともよばれる）ＶＩＮ１と中電圧である電源電圧（以下では、中電源電圧ともよばれる）ＶＩＮ２との間で切り替える場合に、制御信号ＸＡの信号レベルを、電源電圧ＶＩＮ１の入力及び／又は電源電圧ＶＩＮ２の入力の検知に応じて“１（Ｈ）”レベルに維持する。
【0134】
例えば、図７の（ｂ）のパターンＰＡ１に示されるように、電源電圧が低電源電圧ＶＩＮ１から中電源電圧ＶＩＮ２に切り替えられる場合、電源電圧ＶＩＮ２の入力に応じて、制御信号ＥＮ１の信号レベルが“１”レベルから“０（Ｌ）”レベルに変わり、制御信号ＥＮ２の信号レベルが“０”レベルから“１”レベルに変わる。尚、制御信号ＥＮ３の信号レベルは、“０”レベルに維持される。
【0135】
制御信号ＥＮ１の信号レベルが“１”レベルから“０”レベルに変わった場合、トランジスタ４０２ａはオフする。制御信号ＥＮ２の信号レベルが“０”レベルから“１”レベルへ変わった場合、トランジスタ４０１ａは、オンする。この結果として、内部ノードＮＶＡの電圧ＶＡは、“０”レベルから“１”レベルへ変わる。電圧ＶＡは、内部ノードＮ１ａ，Ｎ２ａの電圧より高くなる。
【0136】
内部ノードＮＶＡの電圧ＶＡの変化に応じて、演算増幅器４０８ａの出力信号ＳＡ１は、“１”レベルから“０”レベルに変わる。これと共に、演算増幅器４０９ａの出力信号ＳＡ２は、“０”レベルから“１”レベルに変わる。
【0137】
ＸＯＲゲート４１０ａは、“１”レベルから“０”レベルに変わる信号ＳＡ１と、“０”レベルから“１”レベルに変わる信号ＳＡ２と、を受ける。
【0138】
ＸＯＲゲート４１０ａが、“１”レベルの信号ＳＡ１と“０”レベルの信号ＳＡ２を受けていた場合、ＸＯＲゲート４１０ａの制御信号ＸＡは、“１”レベルである。信号ＳＡ１，ＳＡ２の遷移に応じて、ＸＯＲゲート４１０ａが、“０”レベルの信号ＳＡ１と“１”レベルの信号ＳＡ２を受けた場合、ＸＯＲゲート４１０ａの制御信号ＸＡは、“１”レベルである。
【0139】
このように、低電源電圧ＶＩＮ１から中電源電圧ＶＩＮ２への切り替わりのタイミングにおいて、回路ブロック４１Ａの制御信号ＸＡは、“１”レベルに維持される。
【0140】
図７の（ｂ）のパターンＰＡ２に示されるように、電源電圧が中電源電圧ＶＩＮ２から低電源電圧ＶＩＮ１に切り替えられる場合、電源電圧ＶＩＮ１の入力に応じて、制御信号ＥＮ１の信号レベルが“０”レベルから“１”レベルに変わり、制御信号ＥＮ２の信号レベルが“１”レベルから“０”レベルに変わる。
【0141】
制御信号ＥＮ１の信号レベルが“０”レベルから“１”レベルに変わった場合、トランジスタ４０２ａはオンする。制御信号ＥＮ２の信号レベルが“１”レベルから“０”レベルへ変わった場合、トランジスタ４０１ａは、オフする。この結果として、内部ノードＮＶＡの電圧ＶＡは、“１”レベルから“０”レベルへ変わる。電圧ＶＡは、内部ノードＮ１ａ，Ｎ２ａの電圧より低くなる。
【0142】
内部ノードＮＶＡの電圧ＶＡの変化に応じて、演算増幅器４０８ａの出力信号ＳＡ１は、“０”レベルから“１”レベルに変わる。これと共に、演算増幅器４０９ａの出力信号ＳＡ２は、“１”レベルから“０”レベルに変わる。
【0143】
ＸＯＲゲート４１０ａは、“０”レベルから“１”レベルに変わる信号ＳＡ１と、“１”レベルから“０”レベルに変わる信号ＳＡ２と、を受ける。
【0144】
ＸＯＲゲート４１０ａが、“０”レベルの信号ＳＡ１と“１”レベルの信号ＳＡ２を受けていた場合、ＸＯＲゲート４１０ａの制御信号ＸＡは、“１”レベルである。信号ＳＡ１，ＳＡ２の遷移に応じて、ＸＯＲゲート４１０ａが、“１”レベルの信号ＳＡ１と“０”レベルの信号ＳＡ２を受けた場合、ＸＯＲゲート４１０ａの制御信号ＸＡは、“１”レベルである。
【0145】
このように、中電源電圧ＶＩＮ２から低電源電圧ＶＩＮ１への切り替わりのタイミングにおいて、回路ブロック４１Ａの制御信号ＸＡは、“１”レベルに維持される。
【0146】
電源電圧ＶＩＮ１と電源電圧ＶＩＮ２との間の電源電圧の切替以外において、ＸＯＲゲート４１０ａの制御信号ＸＡの遷移パターンは、“１”レベルから“０”レベルへの遷移パターン、又は、“０”レベルから“１”レベルへの遷移パターンとなる。
【0147】
このように、回路ブロック４１Ａは、制御信号ＥＮ１及び制御信号ＥＮ２の信号レベルの遷移が生じた場合、“１”レベルの信号ＸＡの出力を継続する。
【0148】
したがって、回路ブロック４１Ａは、低電源電圧ＶＩＮ１から中電源電圧ＶＩＮ２への切替、又は、中電源電圧ＶＩＮ２から低電源電圧ＶＩＮ１への切替を、特定できる。
【0149】
例えば、信号ＸＡの信号レベルが、低電源電圧ＶＩＮ１と中電源電圧ＶＩＮ２との切り替わり期間中に“１”レベルに維持される場合、電源切替回路１０は、ＭＢＢモードで動作する。
【0150】
【0151】
図８の（ａ）は、判定回路４０における、回路ブロック４１Ｂの内部構成を示す回路図である。
【0152】
図８の（ａ）に示されるように、回路ブロック４１Ｂは、インバータ４００ｂ、複数のトランジスタ４０１ｂ，４０２ｂ、複数の抵抗体４０３ｂ，４０４ｂ，４０５ｂ，４０６ｂ，４０７ｂ、複数の演算増幅器４０８ｂ，４０９ｂ、及び、論理ゲート（ＸＯＲゲート）４１０ｂを含む。
【0153】
回路ブロック４１Ｂにおいて、構成要素４００ｂ，４０１ｂ，・・・，４１０ｂ間の接続関係は、図７の（ａ）の回路ブロック４１Ａと実質的に同じである。但し、以下の点で、回路ブロック４１Ｂの構成は、回路ブロック４１Ａの構成と異なる。
【0154】
インバータ４００ｂは、端子４９３に供給された制御信号ＥＮ３を受ける。インバータ４００ｂは、制御信号ＥＮ３の反転信号を、Ｐ型のトランジスタ４０１ｂのゲートに出力する。
【0155】
演算増幅器４０８ｂは、内部ノードＮ１ｂの電圧と内部ノードＮＶＢの電圧ＶＢとの大小関係に応じて、信号ＳＢ１を、ＸＯＲゲート４１０ｂの一方の入力端子に出力する。
【0156】
演算増幅器４０９ｂは、内部ノードＮ２ｂの電圧と内部ノードＮＶＢの電圧ＶＢとの大小関係に応じて、信号ＳＢ２を、ＸＯＲゲート４１０ｂの他方の入力端子に出力する。
【0157】
ＸＯＲゲート４１０ｂは、信号ＳＢ１，ＳＢ２のＸＯＲ演算の結果を示す信号ＸＢを、ロジック回路５０に出力する。
【0158】
回路ブロック４１Ｂは、３つの電源電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３のうち、低電源電圧ＶＩＮ１及び高電圧である電源電圧（以下では、高電源電圧ともよばれる）ＶＩＮ３の電源系統の切替に関する判定を行う。制御信号ＥＮ３は、電源電圧ＶＩＮ３の入力に関連付けられている。
【0159】
【0160】
回路ブロック４１Ｂは、電源電圧を、低電圧である電源電圧ＶＩＮ１と高電圧である電源電圧ＶＩＮ３との間で切り替える場合に、制御信号ＸＢの信号レベルを、電源電圧ＶＩＮ１の入力及び／又は電源電圧ＶＩＮ３の入力の検知に応じて“１”レベルに維持する。
【0161】
例えば、図８の（ｂ）のパターンＰＢ１に示されるように、電源電圧が低電源電圧ＶＩＮ１から高電源電圧ＶＩＮ３に切り替えられる場合、電源電圧ＶＩＮ３の入力に応じて、制御信号ＥＮ１の信号レベルが“１”レベルから“０”レベルに変わり、制御信号ＥＮ３の信号レベルが“０”レベルから“１”レベルに変わる。尚、制御信号ＥＮ２の信号レベルは、“０”レベルに維持される。
【0162】
制御信号ＥＮ１の信号レベルが“１”レベルから“０”レベルに変わった場合、トランジスタ４０２ｂはオフする。制御信号ＥＮ３の信号レベルが“０”レベルから“１”レベルへ変わった場合、トランジスタ４０１ｂは、オンする。この結果として、内部ノードＮＶＢの電圧ＶＢは、“０”レベルから“１”レベルへ変わる。電圧ＶＢは、内部ノードＮ１ｂ，Ｎ２ｂの電圧より高くなる。
【0163】
内部ノードＮＶＢの電圧ＶＢの変化に応じて、演算増幅器４０８ｂの出力信号ＳＢ１は、“１”レベルから“０”レベルに変わる。これと共に、演算増幅器４０９ｂの出力信号ＳＢ２は、“０”レベルから“１”レベルに変わる。
【0164】
ＸＯＲゲート４１０ｂは、“１”レベルから“０”レベルに変わる信号ＳＢ１と、“０”レベルから“１”レベルに変わる信号ＳＢ２と、を受ける。
【0165】
ＸＯＲゲート４１０ｂが、“１”レベルの信号ＳＢ１と“０”レベルの信号ＳＢ２を受けていた場合、ＸＯＲゲート４１０ｂの制御信号ＸＢは、“１”レベルである。信号ＳＢ１，ＳＢ２の遷移に応じて、ＸＯＲゲート４１０ｂが、“０”レベルの信号ＳＢ１と“１”レベルの信号ＳＢ２を受けた場合、ＸＯＲゲート４１０ｂの制御信号ＸＢは、“１”レベルである。
【0166】
このように、低電源電圧ＶＩＮ１から高電源電圧ＶＩＮ３への切り替わりのタイミングにおいて、回路ブロック４１Ｂの制御信号ＸＢは、“１”レベルに維持される。
【0167】
図８の（ｂ）のパターンＰＢ２に示されるように、電源電圧が高電源電圧ＶＩＮ３から低電源電圧ＶＩＮ１に切り替えられる場合、電源電圧ＶＩＮ１の入力に応じて、制御信号ＥＮ１の信号レベルが“０”レベルから“１”レベルに変わり、制御信号ＥＮ３の信号レベルが“１”レベルから“０”レベルに変わる。
【0168】
制御信号ＥＮ１の信号レベルが“０”レベルから“１”レベルに変わった場合、トランジスタ４０２ｂはオンする。制御信号ＥＮ３の信号レベルが“１”レベルから“０”レベルへ変わった場合、トランジスタ４０１ｂは、オフする。この結果として、内部ノードＮＶＢの電圧ＶＢは、“１”レベルから“０”レベルへ変わる。電圧ＶＢは、内部ノードＮ１ｂ，Ｎ２ｂの電圧より低くなる。
【0169】
内部ノードＮＶＢの電圧ＶＢの変化に応じて、演算増幅器４０８ｂの出力信号ＳＢ１は、“０”レベルから“１”レベルに変わる。これと共に、演算増幅器４０９ｂの出力信号ＳＢ２は、“１”レベルから“０”レベルに変わる。
【0170】
ＸＯＲゲート４１０ｂは、“０”レベルから“１”レベルに変わる信号ＳＢ１と、“１”レベルから“０”レベルに変わる信号ＳＢ２と、を受ける。
【0171】
ＸＯＲゲート４１０ｂが、“０”レベルの信号ＳＢ１と“１”レベルの信号ＳＢ２を受けていた場合、ＸＯＲゲート４１０ｂの制御信号ＸＢは、“１”レベルである。信号ＳＢ１，ＳＢ２の遷移に応じて、ＸＯＲゲート４１０ｂが、“１”レベルの信号ＳＢ１と“０”レベルの信号ＳＢ２を受けた場合、ＸＯＲゲート４１０ｂの制御信号ＸＢは、“１”レベルである。
【0172】
このように、高電源電圧ＶＩＮ３から低電源電圧ＶＩＮ１への切り替わりのタイミングにおいて、回路ブロック４１Ｂの制御信号ＸＢは、“１”レベルに維持される。
【0173】
電源電圧ＶＩＮ１と電源電圧ＶＩＮ３との間の電源電圧の切替以外において、ＸＯＲゲート４１０ｂの制御信号ＸＢの遷移パターンは、“１”レベルから“０”レベルへの遷移パターン、又は、“０”レベルから“１”レベルへの遷移パターンとなる。
【0174】
このように、回路ブロック４１Ｂは、制御信号ＥＮ１及び制御信号ＥＮ３の信号レベルの遷移が生じた場合、“１”レベルの信号ＸＢの出力を継続する。
【0175】
したがって、回路ブロック４１Ｂは、低電源電圧ＶＩＮ１から高電源電圧ＶＩＮ３への切替、又は、高電源電圧ＶＩＮ３から低電源電圧ＶＩＮ１への切替を、特定できる。
【0176】
【0177】
図９の（ａ）は、判定回路４０における、回路ブロック４１Ｃの内部構成を示す回路図である。
【0178】
図９の（ａ）に示されるように、回路ブロック４１Ｃは、インバータ４００ｃ、複数のトランジスタ４０１ｃ，４０２ｃ、複数の抵抗体４０３ｃ，４０４ｃ，４０５ｃ，４０６ｃ，４０７ｃ、複数の演算増幅器４０８ｃ，４０９ｃ、及び、論理ゲート（ＸＯＲゲート）４１０ｃを含む。
【0179】
回路ブロック４１Ｃにおいて、構成要素４００ｃ，４０１ｃ，・・・，４１０ｃ間の接続関係は、図７の（ａ）の回路ブロック４１Ａ及び図８の（ｂ）の回路ブロック４１Ｂと実質的に同じである。但し、以下の点で、回路ブロック４１Ｃの構成は、回路ブロック４１Ａ，４１Ｂの構成と異なる。
【0180】
インバータ４００ｃは、制御信号ＥＮ３を受ける。インバータ４００ｃは、制御信号ＥＮ３の反転信号を、Ｐ型のトランジスタ４０１ｃのゲートに出力する。
【0181】
Ｎ型のトランジスタ４０２ｃは、制御信号ＥＮ２を、ゲートに受ける。
【0182】
演算増幅器４０８ｃは、内部ノードＮ１ｃの電圧と内部ノードＮＶＣの電圧ＶＣとの大小関係に応じて、信号ＳＣ１を、ＸＯＲゲート４１０ｃの一方の入力端子に出力する。
【0183】
演算増幅器４０９ｃは、内部ノードＮ２ｃの電圧と内部ノードＮＶＣの電圧ＶＣとの大小関係に応じて、信号ＳＣ２を、ＸＯＲゲート４１０ｃの他方の入力端子に出力する。
【0184】
ＸＯＲゲート４１０ｃは、信号ＳＣ１，ＳＣ２のＸＯＲ演算の結果を示す信号ＸＣを出力する。
【0185】
回路ブロック４１Ｃは、３つの電源電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３のうち、中電源電圧ＶＩＮ２及び高電源電圧ＶＩＮ３の電源系統の切替に関する判定を行う。
【0186】
【0187】
回路ブロック４１Ｃは、電源電圧を、中電圧である電源電圧ＶＩＮ２と高電圧である電源電圧ＶＩＮ３との間で切り替える場合に、制御信号ＸＣの信号レベルを、電源電圧ＶＩＮ２の入力及び／又は電源電圧ＶＩＮ３の入力の検知に応じて“１”レベルに維持する。
【0188】
例えば、図９の（ｂ）のパターンＰＣ１に示されるように、電源電圧が中電源電圧ＶＩＮ２から高電源電圧ＶＩＮ３に切り替えられる場合、高電源電圧ＶＩＮ３の入力に応じて、制御信号ＥＮ２の信号レベルが“１”レベルから“０”レベルに変わり、制御信号ＥＮ３の信号レベルが“０”レベルから“１”レベルに変わる。尚、制御信号ＥＮ１の信号レベルは、“０”レベルに維持される。
【0189】
制御信号ＥＮ２の信号レベルが“１”レベルから“０”レベルに変わった場合、トランジスタ４０２ｃはオフする。制御信号ＥＮ３の信号レベルが“０”レベルから“１”レベルへ変わった場合、トランジスタ４０１ｃは、オンする。この結果として、内部ノードＮＶＣの電圧ＶＣは、“０”レベルから“１”レベルへ変わる。電圧ＶＣは、内部ノードＮ１ｃ，Ｎ２ｃの電圧より高くなる。
【0190】
内部ノードＮＶＣの電圧ＶＣの変化に応じて、演算増幅器４０８ｃの出力信号ＳＣ１は、“１”レベルから“０”レベルに変わる。これと共に、演算増幅器４０９ｃの出力信号ＳＣ２は、“０”レベルから“１”レベルに変わる。
【0191】
ＸＯＲゲート４１０ｃは、“１”レベルから“０”レベルに変わる信号ＳＣ１と、“０”レベルから“１”レベルに変わる信号ＳＣ２と、を受ける。
【0192】
ＸＯＲゲート４１０ｃが、“１”レベルの信号ＳＣ１と“０”レベルの信号ＳＣ２を受けていた場合、ＸＯＲゲート４１０ｃの制御信号ＸＣは、“１”レベルである。信号ＳＣ１，ＳＣ２の遷移に応じて、ＸＯＲゲート４１０ｃが、“０”レベルの信号ＳＣ１と“１”レベルの信号ＳＣ２を受けた場合、ＸＯＲゲート４１０ｃの制御信号ＸＣは、“１”レベルである。
【0193】
このように、中電源電圧ＶＩＮ２から高電源電圧ＶＩＮ３への切り替わりのタイミングにおいて、回路ブロック４１Ｃの制御信号ＸＣは、“１”レベルに維持される。
【0194】
図９の（ｂ）のパターンＰＣ２に示されるように、電源電圧が高電源電圧ＶＩＮ３から中電源電圧ＶＩＮ２に切り替えられる場合、電源電圧ＶＩＮ２の入力に応じて、制御信号ＥＮ２の信号レベルが“０”レベルから“１”レベルに変わり、制御信号ＥＮ３の信号レベルが“１”レベルから“０”レベルに変わる。
【0195】
制御信号ＥＮ２の信号レベルが“０”レベルから“１”レベルに変わった場合、トランジスタ４０２ｃはオンする。制御信号ＥＮ３の信号レベルが“１”レベルから“０”レベルへ変わった場合、トランジスタ４０１ｃは、オフする。この結果として、内部ノードＮＶＣの電圧ＶＣは、“１”レベルから“０”レベルへ変わる。電圧ＶＣは、内部ノードＮ１ｃ，Ｎ２ｃの電圧より低くなる。
【0196】
内部ノードＮＶＣの電圧ＶＣの変化に応じて、演算増幅器４０８ｃの出力信号ＳＣ１は、“０”レベルから“１”レベルに変わる。これと共に、演算増幅器４０９ｃの出力信号ＳＣ２は、“１”レベルから“０”レベルに変わる。
【0197】
ＸＯＲゲート４１０ｃは、“０”レベルから“１”レベルに変わる信号ＳＣ１と、“１”レベルから“０”レベルに変わる信号ＳＣ２と、を受ける。
【0198】
ＸＯＲゲート４１０ｃが、“０”レベルの信号ＳＣ１と“１”レベルの信号ＳＣ２を受けていた場合、ＸＯＲゲート４１０ｃの制御信号ＸＣは、“１”レベルである。信号ＳＣ１，ＳＣ２の遷移に応じて、ＸＯＲゲート４１０ｃが、“１”レベルの信号ＳＣ１と“０”レベルの信号ＳＣ２を受けた場合、ＸＯＲゲート４１０ｃの制御信号ＸＣは、“１”レベルである。
【0199】
このように、電源電圧ＶＩＮ３から電源電圧ＶＩＮ２への切り替わりのタイミングにおいて、回路ブロック４１Ｃの制御信号ＸＣは、“１”レベルに維持される。
【0200】
電源電圧ＶＩＮ２と電源電圧ＶＩＮ３との間の電源電圧の切替以外において、ＸＯＲゲート４１０ｃの制御信号ＸＣの遷移パターンは、“１”レベルから“０”レベルへの遷移パターン、又は、“０”レベルから“１”レベルへの遷移パターンとなる。
【0201】
このように、回路ブロック４１Ｃは、制御信号ＥＮ２及び制御信号ＥＮ３の信号レベルの遷移が生じた場合、“１”レベルの信号ＸＣの出力を継続する。
【0202】
したがって、回路ブロック４１Ｃは、中電源電圧ＶＩＮ２から高電源電圧ＶＩＮ３への切替、又は、高電源電圧ＶＩＮ３から中電源電圧ＶＩＮ２への切替を、特定できる。
【0203】
ロジック回路５０は、各回路ブロック４１Ａ，４１Ｂ，４１Ｃからの信号ＸＡ，ＸＢ，ＸＣを受ける。ロジック回路５０は、信号ＸＡ，ＸＢ，ＸＣに対して各種の計算処理（例えば、論理演算）を実行する。ロジック回路５０は、供給された信号ＸＡ，ＸＢ，ＸＣに基づいて、入力電圧検出回路のスイッチ２１１，２１２，２１３，２１４の制御信号ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の信号レベルを、制御する。
【0204】
図１０は、本実施形態の電源切替回路１０における、制御信号ＥＮ１，ＥＮ２，ＥＮ３に応じた、信号ＸＡ，ＸＢ，ＸＣ及び信号ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の遷移のシミュレーション結果を示す図である。
【0205】
図１０において、横軸は時間に対応し、縦軸は各信号の信号レベルに対応する。
【0206】
図１０に示されるように、制御信号ＥＮ１が“１”レベルから“０”レベルに遷移し、制御信号ＥＮ２が“０”レベルから“１”レベルへ遷移した場合（パターンＰ１ａ）、信号ＸＡは、２サイクルにわたって、“１”レベルに維持される。この場合において、信号ＳＷ１及び信号ＳＷ２が、“１”レベルに設定される。これによって、スイッチ２１１及びスイッチ２１２が、オン状態に設定される。
【0207】
制御信号ＥＮ１が“０”レベルから“１”レベルに遷移し、制御信号ＥＮ２が“１”レベルから“０”レベルへ遷移した場合（パターンＰ１ｂ）、信号ＸＡは、２サイクルにわたって、“１”レベルに維持される。この場合において、信号ＳＷ１及び信号ＳＷ２が、“１”レベルに設定される。これによって、スイッチ２１１及びスイッチ２１２が、オン状態に設定される。
【0208】
制御信号ＥＮ１が“１”レベルから“０”レベルに遷移し、制御信号ＥＮ３が“０”レベルから“１”レベルへ遷移した場合（パターンＰ２ａ）、信号ＸＢは、２サイクルにわたって、“１”レベルに維持される。この場合において、信号ＳＷ１及び信号ＳＷ４が、“１”レベルに設定される。これによって、スイッチ２１１及びスイッチ２１４が、オン状態に設定される。
【0209】
制御信号ＥＮ１が“０”レベルから“１”レベルに遷移し、制御信号ＥＮ３が“１”レベルから“０”レベルへ遷移した場合（パターンＰ２ｂ）、信号ＸＢは、２サイクルにわたって、“１”レベルに維持される。この場合において、信号ＳＷ１及び信号ＳＷ４が、“１”レベルに設定される。これによって、スイッチ２１１及びスイッチ２１４が、オン状態に設定される。
【0210】
制御信号ＥＮ２が“１”レベルから“０”レベルに遷移し、制御信号ＥＮ３が“０”レベルから“１”レベルへ遷移した場合（パターンＰ３ａ）、信号ＸＣは、２サイクルにわたって、“１”レベルに維持される。この場合において、信号ＳＷ２及び信号ＳＷ３が、“１”レベルに設定される。これによって、スイッチ２１２及びスイッチ２１３が、オン状態に設定される。
【0211】
制御信号ＥＮ２が“０”レベルから“１”レベルに遷移し、制御信号ＥＮ３が“１”レベルから“０”レベルへ遷移した場合（パターンＰ３ｂ）、信号ＸＣは、２サイクルにわたって、“１”レベルに維持される。この場合において、信号ＳＷ２及び信号ＳＷ３が、“１”レベルに設定される。これによって、スイッチ２１２及びスイッチ２１３が、オン状態に設定される。
【0212】
このように、判定回路４０及びロジック回路５０を含む入力ロジック回路１２０によって、制御信号ＥＮ１，ＥＮ２，ＥＮ３の信号レベルの遷移に応じて、入力電圧検出回路１１０内のスイッチ２１１，２１２，２１３，２１４のオン及びオフが、制御される。
【0213】
これによって、入力電圧検出回路１１０は、入力された電源電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３を検出できる。
【0214】
【0215】
ゲートドライバ制御回路１３０は、ドライバ回路１４０の動作を制御する。上述のように、ドライバ回路１４０は、複数の電源スイッチＳＷ（ＳＷＡ，ＳＷＢ，ＳＷＣ）のそれぞれに対応するように、複数のゲートドライバ１４２（１４２ａ，１４２ｂ，１４２ｃ）を含む。
【0216】
ゲートドライバ制御回路１３０は、各ゲートドライバ１４２を制御するための回路ブロック（以下では、制御ブロックとよばれる）１３１を含む。例えば、制御ブロック１３１の数は、ゲートドライバ１４２及び電源スイッチＳＷの数と同数である。
【0217】
図１１は、本実施形態の電源切替回路１０における、ゲートドライバ制御回路１３０の内部構成を示す回路図である。
【0218】
図１１に示されるように、ゲートドライバ制御回路１３０において、複数の制御ブロック１３１を含む。制御ブロック１３１のそれぞれは、対応するゲートドライバ１４２に接続される。各制御ブロック１３１は、１つのゲートドライバ１４２に対応する。制御ブロック１３１は、複数のインバータ６０１，６０２，６０３，６０４と、複数の抵抗体６１１，６１２と、ＮＯＲゲート６１５と、ＮＡＮＤゲート６１６と、複数のスイッチ６２１，６２２を含む。
【0219】
ゲートドライバ制御回路１３０において、制御ブロック１３１は、制御信号ＥＮ（ｘ）を受ける。制御信号ＥＮ（ｘ）は、端子６９９に供給される。制御ブロック１３１は、制御信号ＥＮ（ｘ）に応じて、ゲート信号ｇ１（ｙ），ｇ２（ｙ）を、対応するゲートドライバ１４２に対応するスイッチ１４５，１４６に出力する。ここで、“ｘ”は、対応するゲートドライバ１４２に応じて、“１”、“２”、及び“３”のうちいずれか１つの値を取り得る。“ｙ”は、対応する電源スイッチＳＷＡ，ＳＷＢ，ＳＷＣに応じて、“ａ”、“ｂ”、及び“ｃ”のうちいずれか１つの値を取り得る。
【0220】
インバータ６０１の入力端子は、端子６９９に接続される。インバータ６０１の出力端子は、ＮＯＲゲート６１５の一方の入力端子に接続される。インバータ６０１は、制御信号ＥＮ（ｘ）の反転信号を出力する。
【0221】
インバータ６０２の入力端子は、端子６９９に接続される。インバータ６０２の出力端子は、抵抗体６１１を介して、ＮＯＲゲート６１５の他方の入力端子に接続される。インバータ６０２は、制御信号ＥＮ（ｘ）の反転信号を出力する。
【0222】
インバータ６０３の入力端子は、端子６９９に接続される。インバータ６０３の出力端子は、ＮＡＮＤゲート６１６の一方の入力端子に接続される。インバータ６０３は、制御信号ＥＮ（ｘ）の反転信号を出力する。
【0223】
インバータ６０４の入力端子は、端子６９９に接続される。インバータ６０４の出力端子は、抵抗体６１２を介して、ＮＡＮＤゲート６１６の他方の入力端子に接続される。インバータ６０４は、制御信号ＥＮ（ｘ）の反転信号を出力する。
【0224】
抵抗体６１１の一端は、インバータ６０２の出力端子に接続される。抵抗体６１１の他端は、ＮＯＲゲート６１５の他方の入力端子に接続される。抵抗体６１２の一端は、インバータ６０４の出力端子に接続される。抵抗体６１２の他端は、ＮＡＮＤゲート６１６の他方の入力端子に接続される。
【0225】
ＮＯＲゲート６１５は、一方の入力端子において、インバータ６０１からの制御信号ＥＮ（ｘ）の反転信号を受ける。ＮＯＲゲート６１５は、他方の入力端子において、インバータ６０２及び抵抗体６１１からの制御信号ＥＮ（ｘ）の反転信号を受ける。ＮＯＲゲート６１５の他方の入力端子において、遅延された制御信号ＥＮ（ｘ）の反転信号が、供給される。ＮＯＲゲート６１５は、供給された２つの信号の否定論理和演算（ＮＯＲ演算）を行う。ＮＯＲゲート６１５は、ＮＯＲ演算の結果を示す信号を、ゲート信号ｇ１（ｙ）として出力する。ＮＯＲゲート６１５から出力される信号は、スイッチ６２１を介して、ゲート信号ｇ２（ｙ）として出力される。
【0226】
ＮＡＮＤゲート６１６は、一方の入力端子において、インバータ６０３からの制御信号ＥＮ（ｘ）の反転信号を受ける。ＮＡＮＤゲート６１６は、他方の入力端子において、インバータ６０４および抵抗体６１２からの制御信号ＥＮ（ｘ）の反転信号を受ける。ＮＡＮＤゲート６１６の他方の入力端子において、遅延された制御信号ＥＮ（ｘ）の反転信号が、供給される。ＮＡＮＤゲート６１６は、供給された２つの信号の否定論理積演算（ＮＡＮＤ演算）を行う。ＮＡＮＤゲート６１６は、ＮＡＮＤ演算の結果を示す信号を、スイッチ６２２を介して、ゲート信号ｇ２（ｙ）として出力する。
【0227】
スイッチ６２１は、ＮＯＲゲート６１５の出力端子とスイッチ１４６の制御端子との間に設けられている。スイッチ６２２は、ＮＡＮＤゲート６１６の出力端子とスイッチ１４６の制御端子との間に設けられている。スイッチ６２１及びスイッチ６２２は、モード信号ＭＤを受ける。モード信号ＭＤの信号レベルに応じて、スイッチ６２１及びスイッチ６２２のうちいずれか一方が、オンする。
【0228】
例えば、ゲート信号ｇ１（ｙ），ｇ２（ｙ）は、スイッチ１４５，１４６にそれぞれ供給される。スイッチ１４５，１４６は、ゲート信号ｇ１（ｙ），ｇ２（ｙ）に応じて、オン又はオフする。
【0229】
ゲートドライバ１４２は、制御信号ＥＮ（ｘ）及びゲート信号ｇ１（ｙ），ｇ２（ｙ）に基づいて、スイッチ１４５，１４６を介して、電源スイッチＳＷ内のＴＲ１，ＴＲ２のゲートに、駆動電圧を供給する。例えば、“１”レベルの制御信号ＥＮ（ｘ）を受けたゲートドライバ１４２は、電源スイッチＳＷのトランジスタＴＲ１，ＴＲ２をオン状態に設定する駆動電圧（ゲート電圧）を、出力する。
【0230】
スイッチ１４５の一端は、ゲートドライバ１４２の出力端子に接続される。スイッチ１４５の他端は、トランジスタＴＲ１のゲートに接続される。スイッチ１４５の制御端子は、ゲート信号ｇ１（ｙ）を受ける。スイッチ１４５は、ゲート信号ｇ１（ｙ）に基づいて、ゲートドライバ１４２とトランジスタＴＲ１との間の電気的な接続を制御する。スイッチ１４５がオン状態である場合、ゲートドライバ１４２からの駆動電圧が、トランジスタＴＲ１のゲートに供給される。スイッチ１４５がオフ状態である場合、ゲートドライバ１４２からの駆動電圧は、トランジスタＴＲ１のゲートに供給されない。
【0231】
スイッチ１４６の一端は、ゲートドライバ１４２の出力端子に接続される。スイッチ１４６の他端は、トランジスタＴＲ２のゲートに接続される。スイッチ１４６の制御端子は、ゲート信号ｇ２（ｙ）を受ける。スイッチ１４６は、ゲート信号ｇ２（ｙ）に基づいて、ゲートドライバ１４２とトランジスタＴＲ２との間の電気的な接続を制御する。スイッチ１４６がオン状態である場合、ゲートドライバ１４２からの駆動電圧が、トランジスタＴＲ２のゲートに供給される。スイッチ１４６がオフ状態である場合、ゲートドライバ１４２からの駆動電圧は、トランジスタＴＲ２のゲートに供給されない。
【0232】
ゲートドライバ制御回路１３０の制御ブロック１３１からのゲート信号ｇ１（ｙ），ｇ２（ｙ）に基づいて、ゲートドライバ１４２と電源スイッチＳＷとの導通状態が制御される。この結果として、電源スイッチＳＷの動作状態が、制御され得る。
【0233】
尚、ゲートドライバ１４２が、制御ブロック１３１の制御に基づいて、ゲート信号ｇ１（ｙ），ｇ２（ｙ）をトランジスタＴＲ１，ＴＲ２に供給するように、制御ブロック１３１及びゲートドライバ１４２が構成されてもよい。
【0234】
図１２は、本実施形態の電源切替回路１０における、ゲートドライバ制御回路１３０の動作例を示すタイミングチャートである。
【0235】
図１２に示されるように、時刻ｔ６０から時刻ｔ６４までの期間において、モード信号ＭＤは、例えば、“０（Ｌ）”レベルに設定される。“０”レベルのモード信号ＭＤは、実行すべき動作モードがＢＢＭモードであることを示している。尚、モード信号ＭＤは、入力電圧検出回路１１０から供給された信号でもよいし、電源切替回路１０の外部から供給された信号（外部モード信号ＭＤｘ）でもよい。
【0236】
時刻ｔ６１において、制御信号ＥＮ（ｘ）の信号レベルが、“０”レベルから“１”レベルへ変わる。“１”レベルの信号が、インバータ６０１，６０２，６０３，６０４のそれぞれに供給される。インバータ６０１，６０２，６０３，６０４のそれぞれは、“０”レベルの信号を、出力する。
【0237】
ＮＯＲゲート６１５は、一方の入力端子において、インバータ６０１からの信号を受ける。ＮＯＲゲート６１５は、他方の入力端子において、抵抗体６１１を介してインバータ６０２からの信号を受ける。インバータ６０２の出力信号は、抵抗体６１１によって遅延して、ＮＯＲゲート６１５に供給される。それゆえ、ＮＯＲゲート６１５は、インバータ６０１からの“０”レベルの信号を受けている期間の冒頭において、インバータ６０２からの“１”レベルの信号を受けている。この結果として、ＮＯＲゲート６１５の出力信号の信号レベルは、制御信号ＥＮ（ｘ）における“０”レベルから“１”レベルの遷移のタイミングに比較して、抵抗体６１１の抵抗値に応じた遅延時間の経過後において、“０”レベルから“１”レベルへ遷移する。
【0238】
ＮＡＮＤゲート６１６は、一方の入力端子において、インバータ６０３からの信号を受ける。ＮＡＮＤゲート６１６は、他方の入力端子において、抵抗体６１２を介してインバータ６０４からの信号を受ける。インバータ６０４の出力信号は、抵抗体６１２によって遅延して、ＮＡＮＤゲート６１６に供給される。それゆえ、ＮＡＮＤゲート６１６は、インバータ６０３からの“０”レベルの信号を受けている期間の冒頭において、インバータ６０４からの“１”レベルの信号を受けている。この結果として、ＮＡＮＤゲート６１６の出力信号の信号レベルは、制御信号ＥＮ（ｘ）における“０”レベルから“１”レベルの遷移のタイミングに比較して、抵抗体６１２の抵抗値に応じた遅延時間の経過後において、“０”レベルから“１”レベルへ遷移する。
【0239】
時刻ｔ６２において、ＮＯＲゲート６１５の出力信号が、ゲート信号ｇ１（ｙ）として出力される。それゆえ、“１”レベルのゲート信号ｇ１（ｙ）が、コモンドレインＭＯＳＦＥＴの一方のトランジスタＴＲ１のゲートに、供給される。トランジスタＴＲ１は、ゲート信号ｇ１（ｙ）の遅延に応じて、オンする。
【0240】
モード信号ＭＤが“０”レベルである期間において、スイッチ６２１がオンし、スイッチ６２２がオフする。オフ状態のスイッチ６２２によって、ＮＡＮＤゲート６１６の出力信号は、遮断される。それゆえ、オン状態のスイッチ６２１を介して、ＮＯＲゲート６１５の出力信号が、ゲート信号ｇ２（ｙ）として出力される。この結果として、時刻ｔ６２において、“１”レベルのゲート信号ｇ２（ｙ）が、コモンドレインＭＯＳＦＥＴの他方のトランジスタＴＲ２のゲートに、供給される。トランジスタＴＲ２は、ゲート信号ｇ２（ｙ）の遅延に応じて、オンする。
【0241】
このように、モード信号ＭＤが“０”レベルである場合、ゲート信号ｇ２（ｙ）の位相は、ゲート信号ｇ１（ｙ）の位相と同じである。したがって、トランジスタＴＲ１，ＴＲ２の両方が、実質的に同時にオンする。
【0242】
時刻ｔ６２から時刻ｔ６３までの期間において、コモンドレインＭＯＳＦＥＴからなる電源スイッチＳＷは、オンする。オン状態の電源スイッチＳＷを介して、電源電圧ＶＩＮ（ｘ）が、電源切替回路１０の入力端子から出力端子へ転送される。
【0243】
時刻ｔ６３において、制御信号ＥＮ（ｘ）の信号レベルは、“１”レベルから“０”レベルに遷移される。インバータ６０１，６０２，６０３，６０４は、“０”レベルの信号を受ける。インバータ６０１，６０２，６０３，６０４は、“１”レベルの信号を出力する。インバータ６０１からの“１”レベルの信号によって、ＮＯＲゲート６１５の出力信号は、時刻ｔ６３において、“１”レベルから“０”レベルに変わる。これによって、ゲート信号ｇ１（ｙ），ｇ２（ｙ）の信号レベルは、“１”レベルから“０”レベルに変わる。
【0244】
“０”レベルのゲート信号ｇ１（ｙ），ｇ２（ｙ）によって、スイッチ１４５，１４６は、オフする。オフ状態のスイッチ１４５，１４６によって、ゲートドライバ１４２から電源スイッチＳＷへの駆動電圧の供給は、停止する。電源スイッチＳＷは、電源電圧ＶＩＮ（ｘ）の転送を、終了する。
【0245】
このように、電源切替回路１０がＢＢＭモードによって動作するように、コモンドレインＭＯＳＦＥＴからなる電源スイッチＳＷの動作が、制御される。
【0246】
尚、インバータ６０１から“１”レベルの信号を受けてから或る遅延時間の経過の後、ＮＯＲゲート６１５は、インバータ６０２からの“１”レベルの信号を受ける。インバータ６０１から“１”レベルの信号及びインバータ６０２からの“１”レベルの信号を受けた場合、ＮＯＲゲート６１５の出力信号は、“０”レベルである。
【0247】
時刻ｔ６４において、モード信号ＭＤの信号レベルが、“０”レベルから“１”レベルへ変わる。“１”レベルのモード信号ＭＤは、実行すべき動作モードがＭＢＢモードであることを示している。
【0248】
時刻ｔ６５において、制御信号ＥＮ（ｘ）の信号レベルは、“０”レベルから“１”レベルへ変わる。インバータ６０１，６０２，６０３，６０４は、“１”レベルの制御信号ＥＮ（ｘ）を受ける。インバータ６０１，６０２，６０３，６０４は、“０”レベルの信号を出力する。上述のように、インバータ６０２の出力信号は、インバータ６０１の出力信号よりも遅延して、ＮＯＲゲート６１５に供給される。それゆえ、ゲート信号ｇ１（ｙ）の信号レベルは、制御信号ＥＮ（ｘ）の“０”レベルから“１”レベルの遷移のタイミング（時刻ｔ６５）よりも後の時刻ｔ６６において、“０”レベルから“１”レベルに変わる。
【0249】
ここで、“１”レベルのモード信号ＭＤによって、スイッチ６２１がオフされ、スイッチ６２２がオンされる。この場合において、ＮＡＮＤゲート６１６の出力信号が、ゲート信号ｇ２（ｙ）に選択される。ＮＡＮＤゲート６１６が、インバータ６０３からの“０”レベルの信号を受けている期間の冒頭において、抵抗体６１２によって遅延されたインバータ６０４からの“１”レベルの信号を受けている。それゆえ、時刻ｔ６５において、信号の遅延の影響無しに、ＮＡＮＤゲート６１６からの“１”レベルの信号が、オン状態のスイッチ６２２を介して、ゲート信号ｇ２（ｙ）として出力される。ＮＡＮＤゲート６１６は、インバータ６０４から受ける信号の信号レベルが“０”レベルから“１”レベルに変わった後も、“１”レベルの信号を出力する。
【0250】
この結果として、時刻ｔ６５から時刻ｔ６７までの期間において、ゲート信号ｇ２（ｙ）の信号レベルは、“１”レベルとなる。ゲート信号ｇ２（ｙ）の信号レベルは、ゲート信号ｇ１（ｙ）の信号レベルが“１”レベルに変化する前に、“１”レベルとなる。
【0251】
このように、時刻ｔ６５から時刻ｔ６６までの期間において、コモンドレインＭＯＳＦＥＴのトランジスタＴＲ１は、ゲート信号ｇ１（ｙ）の遅延に応じて、オフする。これに対して、時刻ｔ６５から時刻ｔ６６までの期間において、コモンドレインＭＯＳＦＥＴのトランジスタＴＲ２は、オンする。この結果として、コモンドレインＭＯＳＦＥＴの負荷側のトランジスタＴＲ２によって、電源電圧が、転送される。時刻ｔ６６から時刻ｔ６７までの期間において、トランジスタＴＲ１は、オンする。これによって、オン状態のコモンドレインＭＯＳＦＥＴからなる電源スイッチＳＷを介して、電源電圧ＶＩＮが、電源切替回路１０の入力端子から出力端子へ転送される。
【0252】
時刻ｔ６７において、制御信号ＥＮ（ｘ）の信号レベルが、“１”レベルから“０”レベルに変わる。これによって、ＮＯＲゲート６１５からの出力信号に応じたゲート信号ｇ１（ｙ）の信号レベルは、“１”レベルから“０”レベルに変わる。
【0253】
上述のように、ＮＡＮＤゲート６１６は、遅延された信号を、インバータ６０４から受ける。それゆえ、ＮＡＮＤゲート６１６がインバータ６０３から“１”レベルの信号を受けたとしても、インバータ６０４から遅延された“０”レベルの信号が供給されている期間において、ＮＡＮＤゲート６１６は、“１”レベルの信号を、ゲート信号ｇ２（ｙ）として出力する。それゆえ、時刻ｔ６７から時刻ｔ６８までの期間において、ゲート信号ｇ２（ｙ）の信号レベルは、遅延によって、“１”レベルに維持される。
【0254】
この結果として、コモンドレインＭＯＳＦＥＴのトランジスタＴＲ２は、コモンドレインＭＯＳＦＥＴのトランジスタＴＲ１がオフした後も、ゲート信号ｇ２（ｙ）の遅延に応じた或る期間においてオン状態に維持される。このように、ゲートドライバ制御回路１３０の制御によって、コモンドレインＭＯＳＦＥＴの負荷側のトランジスタＴＲ２が、トランジスタＴＲ１のオフよりも遅延してオフされる。この結果として、ＭＢＢモードにおいて、オン状態からオフ状態へ遷移したコモンドレインＭＯＳＦＥＴにおける電流の逆流が、防止される。
【0255】
時刻ｔ６８において、インバータ６０４からＮＡＮＤゲート６１６への“１”レベルの信号の供給によって、ゲート信号ｇ２（ｙ）の信号レベルは、“１”レベルから“０”レベルに変わる。これによって、コモンドレインＭＯＳＦＥＴからなる電源スイッチＳＷは、オフする。電源スイッチＳＷを介した電源電圧ＶＩＮ（ｘ）の転送は、終了する。
【0256】
このように、電源切替回路１０がＭＢＢモードによって動作するように、コモンドレインＭＯＳＦＥＴからなる電源スイッチＳＷの動作が、制御される。
【0257】
図１２に示されるゲートドライバ制御回路１３０による制御によって、電源電圧ＶＩＮ（ｘ）が、コモンドレインＭＯＳＦＥＴからなる電源スイッチＳＷを介して、電源切替回路１０から後段の回路へ、転送される。
【0258】
以上のように、ゲートドライバ制御回路１３０は、ゲートドライバ１４２による電源スイッチＳＷの動作を、制御できる。
【0259】
（２）動作例
図１３を参照して、本実施形態の電源切替回路１０の動作例について説明する。
図１３を参照して、本実施形態の電源切替回路１０の動作例について説明する。
【0260】
【0261】
【0262】
時刻ｔ２０において、電源電圧ＶＩＮ１が、電源線１９０Ａに供給され、電源電圧ＶＩＮ２が、電源線１９０Ｂに供給される。
【0263】
時刻ｔ２０から時刻ｔ２１において、電源電圧ＶＩＮの入力の検出によって、或る大きさの出力電圧ＶＢＵＳが、電源スイッチＳＷＡ（又は電源スイッチＳＷＢ）を介して、出力される。
【0264】
時刻ｔ２１において、ＭＢＢモードによる電源系統の切替が開始される。電源スイッチＳＷＡが、オン状態に設定される。これによって、電源電圧ＶＩＮ１に応じた出力電圧ＶＢＵＳが、出力される。
【0265】
時刻ｔ２２において、電源スイッチＳＷＢが、オン状態に設定される。これによって、電源電圧の供給に使用される電源系統は、電源電圧ＶＩＮ１の電源系統から電源電圧ＶＩＮ２の電源系統へ変わる。時刻ｔ２２において、例えば、電源スイッチＳＷＡは、オン状態に維持されていてもよい。
【0266】
時刻ｔ２３において、電源電圧ＶＩＮ２の出力電圧ＶＢＵＳが、出力される。このように、ＭＢＢモードによって、電源電圧ＶＩＮ１から電源電圧ＶＩＮ２への切替が、実行される。
【0267】
この後、電源電圧ＶＩＮ２から電源電圧ＶＩＮ１への電源系統の切替が、実行される。
【0268】
電源電圧ＶＩＮ２の出力電圧が出力された後、時刻ｔ２４において、電源スイッチＳＷＢは、オフ状態に設定される。出力電圧ＶＢＵＳの大きさは、電源電圧ＶＩＮ２から電源電圧ＶＩＮ１へ、変わる。これによって、電源電圧ＶＩＮ１の出力電圧ＶＢＵＳが、出力される。
【0269】
時刻ｔ２５において、電源電圧ＶＩＮ３が、供給される。これと共に、電源電圧ＶＩＮ２の供給が、停止される。
【0270】
電源電圧ＶＩＮ３（及び電源電圧ＶＩＮ１）の検出に応じて、ＭＢＢモードによる電源電圧の切替に連続して、ＢＢＭモードによる電源電圧の切替が、実行される。
【0271】
時刻ｔ２５において、電源スイッチＳＷＡ，ＳＷＢ，ＳＷＣは、オフ状態に設定される。これによって、出力電圧ＶＢＵＳは、グランド電圧（０Ｖ）となる。
【0272】
時刻ｔ２６において、電源スイッチＳＷＣが、オン状態に設定される。電源電圧ＶＩＮ３の出力電圧ＶＢＵＳが、出力される。このように、ＢＢＭモードによって、電源電圧ＶＩＮ１から電源電圧ＶＩＮ３への切替が、実行される。
【0273】
時刻ｔ２７において、電源スイッチＳＷＣが、オフ状態に設定される。これによって、出力電圧ＶＢＵＳは、グランド電圧となる。これによって、ＢＢＭモードによる電源電圧の切替は、完了する。
【0274】
ＢＢＭモードによる電源電圧の切替に連続して、ＭＢＢモードによる電源電圧の切替が、実行される。
【0275】
時刻ｔ２８において、電源スイッチＳＷＡがオン状態に設定される。これによって、電源電圧ＶＩＮ１の出力電圧ＶＢＵＳが、出力される。この後、電源電圧ＶＩＮ２が、供給される。
【0276】
電源電圧ＶＩＮ２の供給の検出によって、電源スイッチＳＷＢが、オン状態に設定される。これによって、時刻ｔ２９において、出力電圧ＶＢＵＳの大きさは、電源電圧ＶＩＮ１から電源電圧ＶＩＮ２へ連続して変わる。
【0277】
以上のように、本実施形態の電源切替回路１０は、図２に示されるような複数の動作モードによる電源系統の切替を実現できる。本実施形態の電源切替回路１０において、複数の動作モードによる電源系統の切替は、入力電圧検出回路１１０による電源電圧の検出結果に基づいて、自動的に実行される。
【0278】
（３）変形例
図１４を参照して、本実施形態の電源切替回路１０の変形例について、説明する。
図１４を参照して、本実施形態の電源切替回路１０の変形例について、説明する。
【0279】
図１４は、本実施形態の電源切替回路１０の変形例を示す回路図である。
【0280】
電源切替回路１０に供給される電源電圧の数が、２つである場合もある。また、２つの電源電圧の大小関係が、不定である場合もある。
【0281】
このような場合において、図１４に示される入力電圧検出回路１１０Ｘによって、適した動作モードによって電源電圧を切り替えることができる。
【0282】
図１４に示されるように、電源電圧ＶＩＮａ及び電源電圧ＶＩＮｂが、変形例の入力電圧検出回路１１０Ｘに供給される。
【0283】
電源電圧ＶＩＮａは、抵抗体２７１ａ，２７２ａを含む抵抗回路２７０ａに印加される。電源電圧ＶＩＮａは、抵抗体２７１ａの一端に印加される。抵抗体２７１ａの他端は、接続ノードＮＤ１ｘを介して、抵抗体２７２ａの一端に接続される。抵抗体２７２ａの他端は、接地される。電源電圧ＶＩＮａは、抵抗回路２７０ａによって分圧される。
【0284】
電源電圧ＶＩＮｂは、抵抗体２７１ｂ，２７２ｂを含む抵抗回路２７０ｂに印加される。電源電圧ＶＩＮｂは、抵抗体２７１ｂの一端に印加される。抵抗体２７１ｂの他端は、接続ノードＮＤ２ｘを介して、抵抗体２７２ｂの一端に接続される。抵抗体２７２ｂの他端は、接地される。電源電圧ＶＩＮｂは、抵抗回路２７０ｂによって分圧される。
【0285】
電源電圧ＶＩＮａ及び電源電圧ＶＩＮｂの大小関係は、不定である。
【0286】
入力電圧検出回路１１０Ｘは、複数の演算増幅器２００Ｘ，２２０Ｈ，２２０Ｌ，２３０Ａ，２３０Ｂ、を含む。
【0287】
演算増幅器２００Ｘの一方の入力端子（例えば、非反転入力端子）は、抵抗回路２７０ａの接続ノードＮＤ１ｘに接続される。演算増幅器２００Ｘの他方の入力端子（例えば、反転入力端子）は、抵抗回路２７０ｂの接続ノードＮＤ２ｘに接続される。
【0288】
演算増幅器２００Ｘは、コンパレータとして機能する。演算増幅器２００Ｘは、分圧された電源電圧ＶＩＮａ及び分圧された電源電圧ＶＩＮｂの大小関係を比較する。電源電圧ＶＩＮａが電源電圧ＶＩＮｂより高い場合、演算増幅器２００Ｘは、“１”レベルの信号ＣｍｐｏｕｔＸを出力する。電源電圧ＶＩＮａが電源電圧ＶＩＮｂより低い場合、演算増幅器２００Ｘは、“０”レベルの信号ＣｍｐｏｕｔＸを出力する。
【0289】
演算増幅器２２０Ｈの一方の入力端子（例えば、非反転入力端子）は、抵抗体２８０ｂ及びスイッチＳＷＨｂを介して、抵抗回路２７０ｂの接続ノードＮＤ２ｘに接続される。これによって、演算増幅器２２０Ｈの一方の入力端子は、分圧された電源電圧ＶＩＮｂを受ける。演算増幅器２２０Ｈの他方の入力端子（例えば、反転入力端子）は、抵抗体２８０ａ及びスイッチＳＷＨａを介して、抵抗回路２７０ａの接続ノードＮＤ１ｘに接続される。これによって、演算増幅器２２０Ｈの他方の入力端子は、分圧された電源電圧ＶＩＮａを受ける。
【0290】
演算増幅器２２０Ｈは、減算回路として機能する。演算増幅器２２０Ｈは、供給された２つの電圧ＶＩＮａ，ＶＩＮｂの電位差を増幅する。演算増幅器２２０Ｈは、増幅された電圧ＶＯＵＴ１を、後段の演算増幅器２３０Ａに出力する。
【0291】
演算増幅器２２０Ｌの一方の入力端子（例えば、非反転入力端子）は、抵抗体２８３ｂ及びスイッチＳＷＬｂを介して、抵抗回路２７０ａの接続ノードＮＤ１ｘに接続される。これによって、演算増幅器２２０Ｌの一方の入力端子は、分圧された電源電圧ＶＩＮａを受ける。演算増幅器２２０Ｌの他方の入力端子（例えば、反転入力端子）は、抵抗体２８３ａ及びスイッチＳＷＬａを介して、抵抗回路２７０ｂの接続ノードＮＤ２ｘに接続される。これによって、演算増幅器２２０Ｌの他方の入力端子は、分圧された電源電圧ＶＩＮｂを受ける。
【0292】
演算増幅器２２０Ｌは、減算回路として機能する。演算増幅器２２０Ｌは、供給された２つの電圧ＶＩＮａ，ＶＩＮｂの電位差を増幅する。演算増幅器２２０Ｌは、増幅された電圧ＶＯＵＴ２を、後段の演算増幅器２３０Ｂに出力する。
【0293】
スイッチＳＷＨは、演算増幅器２００Ｘの出力信号ＣｍｐｏｕｔＸの信号レベルに応じて、オン又はオフする。例えば、出力信号ＣｍｐｏｕｔＸの信号レベルが、“１（Ｈ）”レベルである場合、スイッチＳＷＨは、オンする。
【0294】
スイッチＳＷＬは、演算増幅器２００Ｘの出力信号ＣｍｐｏｕｔＸの信号レベルに応じて、オン又はオフする。例えば、出力信号ＣｍｐｏｕｔＸの信号レベルが、“０（Ｌ）”レベルである場合、スイッチＳＷＬは、オンする。
【0295】
このように、スイッチＳＷＨ，ＳＷＬのオン及びオフによって、２つの演算増幅器２２０Ｈ，２２０Ｌのうちいずれか一方が、電源電圧ＶＩＮａ，ＶＩＮｂを受ける。
【0296】
演算増幅器２３０Ａの一方の入力端子（例えば、非反転入力端子）は、抵抗回路２９０ａからの参照電圧ＶＲＥＦを受ける。演算増幅器２３０Ａの他方の入力端子（例えば、反転入力端子）は、演算増幅器２２０Ｈからの出力信号ＶＯＵＴ１を受ける。演算増幅器２３０Ａの出力端子は、ゲートドライバ制御回路１３０に接続される。
【0297】
演算増幅器２３０Ａは、コンパレータとして機能する。演算増幅器２３０Ａは、参照電圧ＶＲＥＦ及び電圧ＶＯＵＴ１の比較結果を示す信号ＭＤを、ゲートドライバ制御回路１３０に出力する。
【0298】
演算増幅器２３０Ｂの一方の入力端子（例えば、非反転入力端子）は、抵抗回路２９０ｂからの参照電圧ＶＲＥＦを受ける。演算増幅器２３０Ｂの他方の入力端子（例えば、反転入力端子）は、演算増幅器２２０Ｌからの出力信号ＶＯＵＴ２を受ける。演算増幅器２３０Ｂの出力端子は、ゲートドライバ制御回路１３０に接続される。
【0299】
演算増幅器２３０Ｂは、コンパレータとして機能する。演算増幅器２３０Ｂは、参照電圧ＶＲＥＦ及び電圧ＶＯＵＴ２の比較結果を示す信号ＭＤを、ゲートドライバ制御回路１３０に出力する。
【0300】
演算増幅器２３０Ａ，２３０Ｂから出力される信号ＭＤは、モード信号である。
【0301】
ゲートドライバ制御回路１３０Ａは、モード信号ＭＤを、２つの演算増幅器２３０Ａ，２３０Ｂのうちいずれか一方から受ける。ゲートドライバ制御回路１３０Ａは、供給されたモード信号ＭＤ及び制御信号ＥＮ１，ＥＮ２に応じて、ゲート信号ｇ１ａ，ｇ２ａ，ｇ１ｂ，ｇ２ｂの信号レベルを制御する。
【0302】
電源電圧ＶＩＮａ，ＶＩＮｂの大小関係に応じて、減算回路としての演算増幅器２２０Ｈ，２２０Ｌの何れか一方の出力信号ＶＯＵＴに応じて、電源電圧ＶＩＮａ，ＶＩＮｂに応じたモード信号ＭＤが、出力される。
【0303】
電源電圧ＶＩＮａが電源電圧ＶＩＮｂより高い場合、“Ｈ”レベルの信号ＣｍｐｏｕｔＸに応じて、演算増幅器２２０Ｈ，２３０Ａが、電源電圧ＶＩＮａ，ＶＩＮｂに応じたモード信号ＭＤを、出力する。
【0304】
電源電圧ＶＩＮａが電源電圧ＶＩＮｂより低い場合、“Ｌ”レベルの信号ＣｍｐｏｕｔＸに応じて、演算増幅器２２０Ｌ，２３０Ｂが、電源電圧ＶＩＮａ，ＶＩＮｂに応じたモード信号ＭＤを、出力する。
【0305】
このように、変形例の入力電圧検出回路１１０Ｘは、大小関係が不明な２つの電源電圧ＶＩＮａ，ＶＩＮｂに対して、適した動作モードによって電源系統を切り替えるためのモード信号ＭＤを、設定できる。
【0306】
（４）まとめ
本実施形態の電源切替回路１０は、減算回路を用いた入力電圧検出回路を含む。
本実施形態の電源切替回路１０は、減算回路を用いた入力電圧検出回路を含む。
【0307】
本実施形態において、入力電圧検出回路１１０は、電源切替回路１０に供給された複数の電源電圧ＶＩＮを検出する。入力電圧検出回路１１０は、電源電圧ＶＩＮの検出結果に基づいて、電源系統Ａｐｗ，Ｂｐｗ，Ｃｐｗを切り替えるための電源スイッチ（例えば、コモンドレインＭＯＳＦＥＴ）ＳＷＡ，ＳＷＢ，ＳＷＣの動作を制御する。
【0308】
これによって、本実施形態の電源切替回路１０は、入力された電源電圧ＶＩＮの大きさに応じて、より適した動作モードによって、電源電圧の切替を実行できる。
【0309】
また、本実施形態の電源切替回路１０は、回路を集積化できる。それゆえ、本実施形態の電源切替回路１０は、回路内の部品数を削減できる。この結果として、本実施形態の電源切替回路１０は、デバイスの製造コストの削減、又は、デバイスのサイズの削減に、貢献できる。
【0310】
以上のように、本実施形態の半導体回路は、半導体回路の特性を向上できる。
【0311】
（５） その他
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0312】
１０：半導体回路（電源切替回路）、１１０：入力電圧検出回路、１２０：入力ロジック回路、１３０：ゲートドライバ制御回路、１４０：ドライバ回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
