特開 2024-137305 シリアルデータ受信装置およびシリアルデータ受信方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024137305

(43)【公開日】2024-10-07

(54)【発明の名称】シリアルデータ受信装置およびシリアルデータ受信方法

(51)【国際特許分類】

   H04L 7/00 20060101AFI20240927BHJP

   H04L 25/49 20060101ALI20240927BHJP

   H03M 7/14 20060101ALI20240927BHJP

【ＦＩ】

H04L7/00 830

H04L25/49 A

H03M7/14 B

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023048775

(22)【出願日】2023-03-24

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】真狩 弘夫

【テーマコード（参考）】

5K029

5K047

【Ｆターム（参考）】

5K029GG03

5K029HH21

5K029HH26

5K047FF17

5K047GG13

5K047LL05

(57)【要約】

【課題】ビットエラーが発生したパケット以外のパケットに、ビットエラーの影響が及ぶのを低減できるシリアルデータ受信装置等を提供する。
【解決手段】実施形態のシリアルデータ受信装置は、検出部と、アラインメント部とを備える。検出部は、シリアルデータから変換された、アラインメントが調整されていない３ワード分のパラレルデータのビット配列の中から、１ワード分のアイドルコードまたはエンドコードと、１ワード分の先頭コードと、が順に連続する特定のビット配列を検出する。アラインメント部は、検出された特定のビット配列のビット境界に基づき、ワードデータのアラインメントを調整する。
【選択図】図１０

【特許請求の範囲】

【請求項1】

シリアルデータから変換された、アラインメントが調整されていない３ワード分のパラレルデータのビット配列の中から、データコードがないことを示す１ワード分のアイドルコードまたはパケットの終端を示す１ワード分のエンドコードと、パケットの先頭を示す１ワード分の先頭コードと、が順に連続する特定のビット配列を検出する検出部と、
検出された前記特定のビット配列のビット境界に基づき、ワードデータのアラインメントを調整するアラインメント部と、
を備えるシリアルデータ受信装置。

【請求項2】

受信した前記シリアルデータを、第１のビット幅のパラレルデータに変換して、１ワード分のデータとして送信するシリアル・パラレル変換部を備え、
前記検出部は、
前記シリアル・パラレル変換部から受信した連続する２ワード分のデータのビット配列の中から、前記アイドルコードのビット配列と、前記エンドコードのビット配列とを探索して、何れか一方が検出された場合に第１の検出信号を送信する第１の検出部と、
前記第１の検出部から前記第１の検出信号を受信して、前記第１の検出部が次の１ワード分のデータを含む連続する２ワード分のデータのビット配列の中から前記何れか一方を検出している期間、前記第１の検出信号を保持するラッチ回路と、
前記シリアル・パラレル変換部から受信した連続する２ワード分のデータのビット配列の中から、前記先頭コードのビット配列を検出し、前記ラッチ回路に前記第１の検出信号が保持されている期間に前記先頭コードのビット配列が検出されたら、アラインメントのビット境界を示す境界指示信号を送信する第２の検出部と、
を有し、
前記アラインメント部は、前記第２の検出部から前記境界指示信号を受信した場合に、前記シリアル・パラレル変換部から受信した連続する２ワード分のデータのビット配列の中から、アラインメントを調整した１ワードデータを送信し、
前記アラインメント部から受信した前記第１のビット幅の１ワードデータを、前記第１のビット幅よりも狭い第２のビット幅の１ワードデータにデコードするデコーダ、
をさらに備える請求項１に記載のシリアルデータ受信装置。

【請求項3】

前記アラインメント部は、前記境界指示信号を受信した以後は、アラインメントを調整した１ワードデータを送信する毎に、タイミング信号を送信し、
前記アラインメント部から前記タイミング信号を受信し、受信した前記タイミング信号の数をカウントし、前記先頭コードと前記エンドコードとを除く１パケット分のワード数がカウントされたらパケット終了信号を送信するカウンタと、
前記デコーダから受信される１ワードデータを少なくとも１パケット分保持するバッファと、
前記カウンタから前記パケット終了信号を受信するまでに前記バッファに保持された１パケット分のデータの内の、前記先頭コードと前記エンドコードとを除くデータのビットエラーを検出し、ビットエラーが検出された場合にエラー信号を送信する誤り検出部と、
前記誤り検出部から前記エラー信号を受信した場合に、ビットエラーが検出されたパケットを再度送信するようシリアルデータ送信装置に要求する再送処理部と、
をさらに備える請求項２に記載のシリアルデータ受信装置。

【請求項4】

前記シリアルデータは、８Ｂ１０Ｂ方式でエンコードされたデータであり、
前記第１のビット幅は１０ビット、前記第２のビット幅は８ビットであり、
前記デコーダは、８Ｂ１０Ｂ方式のコード表を参照して、１０ビットコードから８ビットデータにデコードする１０Ｂ８Ｂデコーダである、
請求項２に記載のシリアルデータ受信装置。

【請求項5】

シリアルデータから変換された、アラインメントが調整されていない３ワード分のパラレルデータのビット配列の中から、データコードがないことを示す１ワード分のアイドルコードまたはパケットの終端を示す１ワード分のエンドコードと、パケットの先頭を示す１ワード分の先頭コードと、が順に連続する特定のビット配列を検出する検出ステップと、
検出された前記特定のビット配列のビット境界に基づき、ワードデータのアラインメントを調整するアラインメントステップと、
を備えるシリアルデータ受信方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、パケット単位で送信されるシリアルデータを受信するシリアルデータ受信装置およびシリアルデータ受信方法に関する。

【背景技術】

【0002】

データを１ビットずつ連続的に送受信するシリアル通信方式が、従来から広く用いられている。高速シリアル通信では、８ビットのデータを１０ビットのコード（シンボルともいう）に変換して送信する８Ｂ１０Ｂ方式が普及している。

【0003】

８Ｂ１０Ｂ方式では、８ビットのデータを１０ビットのコードに変換する際に、データ中の「１」と「０」の数の差が常に＋／－１以内となるようにし、さらにビット値「０」や「１」が５ビット以上連続しないようにランレングスを制限している。これにより、シリアル信号に含まれる低周波成分を抑制し、シンボル間干渉（ＩＳＩ：Inter Symbol Interference）ジッタを低減できる。さらに、８Ｂ１０Ｂ方式では、「０」と「１」が交互に複数繰り返す最大トグル周波数がコードをまたいで連続しないようにしている。これにより、シリアル信号に含まれる高周波成分も抑制している。

【0004】

ところで、複数のワードデータで構成されるパケットをシリアルデータ送信装置から送信し、シリアルデータ受信装置で受信したときに、ノイズ等の影響でビットエラーが発生することがある。シリアルデータ受信装置は、例えば、ＣＲＣ（Cyclic Redundancy Check：巡回冗長検査）などの誤り検出方式を採用して、ビットエラーの発生を検出している。そして、ビットエラーを検出した場合、シリアルデータ受信装置は、パケットの再送要求をシリアルデータ送信装置へ送信する。

【0005】

しかし、発生したビットエラーによっては、ビットエラーが発生したパケット以外のパケットに、ビットエラーの影響が及ぶことがある。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特許第４９６７３４１号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

そこで、実施形態は、ビットエラーが発生したパケット以外のパケットに、ビットエラーの影響が及ぶのを低減できるシリアルデータ受信装置およびシリアルデータ受信方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

実施形態のシリアルデータ受信装置は、シリアルデータから変換された、アラインメントが調整されていない３ワード分のパラレルデータのビット配列の中から、データコードがないことを示す１ワード分のアイドルコードまたはパケットの終端を示す１ワード分のエンドコードと、パケットの先頭を示す１ワード分の先頭コードと、が順に連続する特定のビット配列を検出する検出部と、検出された前記特定のビット配列のビット境界に基づき、ワードデータのアラインメントを調整するアラインメント部と、を備える。

【図面の簡単な説明】

【0009】

【図1】比較例に係わるシリアルデータ受信装置の構成を示すブロック図である。

【図2】第１の実施形態および比較例に係わり、８Ｂ１０Ｂ方式におけるパケットの一般的な構成例を示す図である。

【図3】第１の実施形態および比較例に係わり、８Ｂ１０Ｂ方式において、送信するデータがないときに、データコードがないことを示すアイドルコードを送信する例を示す図である。

【図4】第１の実施形態および比較例に係わり、８Ｂ１０Ｂ方式において用いられるデータコード表の一部の例を示す図表である。

【図5】第１の実施形態および比較例に係わり、８Ｂ１０Ｂ方式において用いられる制御コード表の例を示す図表である。

【図6】第１の実施形態および比較例に係わり、８Ｂ１０Ｂ方式において、パケットの先頭を示す先頭コードと、一例としての２つのデータコードと、を並べて示す図表である。

【図7】第１の実施形態および比較例に係わり、図６に示す２つのデータコードが連続して送信された際に、ビットエラーが発生すると、先頭コードと同一のビット配列が生じる例を示す図である。

【図8】第１の実施形態および比較例に係わり、パケット内にビットエラーが発生したときに、ビットエラーが発生したフレームが棄却される例を示す図である。

【図9】比較例に係わり、あるパケット内に発生したビットエラーにより先頭コードと同一のビット配列が生じたときに、ビットエラーが発生したフレームだけでなく、さらに次のフレームが棄却される例を示す図である。

【図10】第１の実施形態に係わるシリアルデータ受信装置の構成を示すブロック図である。

【図11】第１の実施形態に係わり、ビットエラーにより先頭コードと同一のビット配列が生じても、ビットエラーが発生したフレームの次のフレームは棄却されない例を示す図である。

【図12】第１の実施形態の変形例に係わるシリアルデータ受信装置の構成を示すブロック図である。

【発明を実施するための形態】

【0010】

以下、図面を参照して比較例および実施形態を説明する。図１は、比較例に係わるシリアルデータ受信装置の構成を示すブロック図である。

【0011】

シリアルデータ受信装置は、シリアル通信システムにおいて、シリアルデータ送信装置（トランスミッタ）から通信経路を経由して送信されたシリアルデータを受信するレシーバである。なお、以下では、８Ｂ１０Ｂ方式を採用したシリアル通信システムの例を説明する。

【0012】

比較例のシリアルデータ受信装置は、シリアル・パラレル変換部１と、先頭コード検出部２と、アラインメント部３と、１０Ｂ８Ｂデコーダ４と、カウンタ５と、バッファ６と、再送処理部７と、を有する。

【0013】

シリアル・パラレル変換部１は、シリアルデータＤＡＴＡを受信して、シリアルデータＤＡＴＡを第１のビット幅（８Ｂ１０Ｂ方式では１０ビット）のパラレルデータに変換し、１ワード分のデータとして送信する。

【0014】

具体的に、シリアル・パラレル変換部１は、シリアルデータＤＡＴＡとクロックＣＬＫとを受信する。シリアル・パラレル変換部１は、クロックＣＬＫに同期して順次に受信した１０ビット分のシリアルデータＤＡＴＡを、パラレルデータ［９：０］に変換して送信する。

【0015】

なお、［９：０］は、０番目のビットから９番目のビットまでの１０ビットデータであることを示す。また、シリアルデータ受信装置内においてパラレルデータとして転送される１０ビットまたは８ビットのデータを、適宜、ワードデータという。

【0016】

シリアル・パラレル変換部１は、入力したシリアルデータＤＡＴＡを、単純に１０ビット毎にパラレルデータ［９：０］に変換しているだけである。このため、パラレルデータ［９：０］は、シリアルデータ送信装置が送信した２つのワードデータにまたがっていることが一般的であり、後段のアラインメント部３による処理が必要となる。

【0017】

先頭コード検出部２（第２の検出部）は、シリアル・パラレル変換部１から受信した１０ビットのワードデータを、連続する２ワード分保持する。先頭コード検出部２は、保持する２ワード分のデータのビット配列の中から、パケットｐｋｔの先頭を示す１ワード分の先頭コードＫ２８．５（制御コード（Ｋコード）の１つ）（図５参照）と一致する１０ビットのビット配列を探索する。

【0018】

探索の結果、先頭コードＫ２８．５と一致するビット配列が検出されたら、先頭コード検出部２は、アラインメントのビット境界（ワード境界）を示す境界指示信号Ｓｉｇ１を送信する。境界指示信号Ｓｉｇ１は、シリアル・パラレル変換部１から受信するワードデータの１０ビット境界を、何ビット分ずらせば正しいワードデータが得られるかを示す情報を含む。

【0019】

アラインメント部３は、シリアル・パラレル変換部１から受信した１０ビットのワードデータを、連続する２ワード分保持する。アラインメント部３は、先頭コード検出部２から境界指示信号Ｓｉｇ１を受信するまでは、シリアル・パラレル変換部１から受信したパラレルデータをそのまま送信する。アラインメント部３は、先頭コード検出部２から境界指示信号Ｓｉｇ１を受信した場合に、保持している連続する２ワード分のデータのビット配列の中に正しい１０ビット境界を設定してアラインメントを調整し、アラインメントを調整した１ワードデータを１０Ｂ８Ｂデコーダ４へ送信する。

【0020】

また、アラインメント部３は、境界指示信号Ｓｉｇ１を受信した以後は、アラインメントを調整した１ワードデータを送信する毎に、タイミング信号Ｓｉｇ３をカウンタ５へ送信する。

【0021】

１０Ｂ８Ｂデコーダ４（８Ｂ１０Ｂ方式におけるデコーダ）は、アラインメント部３から受信した第１のビット幅（８Ｂ１０Ｂ方式では１０ビット）の１ワードデータを、図４に示すようなデータコード（Ｄコード）表および図５に示すような制御コード表を参照して、第１のビット幅よりも狭い第２のビット幅（８Ｂ１０Ｂ方式では８ビット）の１ワードデータにデコードする。なお、データコード表と制御コード表とをまとめて、単にコード表と呼ぶことにする。

【0022】

図２は、第１の実施形態および比較例に係わり、８Ｂ１０Ｂ方式におけるパケットｐｋｔの一般的な構成例を示す図である。図５は、第１の実施形態および比較例に係わり、８Ｂ１０Ｂ方式において用いられる制御コード表の例を示す図表である。

【0023】

図２および図５に示すように、８Ｂ１０Ｂ方式において、パケットｐｋｔの先頭を示す１ワード分の制御コードである先頭コードＫ２８．５は、「Ｃｏｍｍａ」と呼ばれる。また、パケットｐｋｔの終端を示す１ワード分の制御コードであるエンドコードＫ２９．７は、「ＥＮＤ」と呼ばれる。

【0024】

１つのパケットｐｋｔは、先頭コードＫ２８．５（Ｃｏｍｍａ）で開始され、エンドコードＫ２９．７（ＥＮＤ）で終端する。先頭コードＫ２８．５とエンドコードＫ２９．７で挟まれた部分にデータコード（Ｄ＊＊．＊）（なお、Ｄ＊＊．＊は、下記に説明するように、Ｄ０．０～Ｄ３１．７の何れか）が配置される。１つのパケットｐｋｔに配置される先頭コードＫ２８．５とエンドコードＫ２９．７とを除くデータコードのワード数は、固定長のＮ個であるとする。この場合、先頭コードＫ２８．５およびエンドコードＫ２９．７を含む１つのパケットｐｋｔの固定長は、（Ｎ＋２）ワードとなる。

【0025】

カウンタ５は、アラインメント部３からタイミング信号Ｓｉｇ３を受信する。カウンタ５は、アラインメント部３が１０ビット境界を設定して以後に受信するタイミング信号Ｓｉｇ３の数をカウントアップする。カウンタ５は、カウントした値が、先頭コードＫ２８．５とエンドコードＫ２９．７で挟まれたデータコードのワード数Ｎに達したら、パケットｐｋｔのエンドに達したことを示すパケット終了信号Ｓｉｇ４をバッファ６へ送信する。また、カウンタ５は、先頭コードＫ２８．５に基づく境界指示信号Ｓｉｇ１を受信したアラインメント部３が１０ビット境界を再設定したら、リセットされる。

【0026】

バッファ６は、１０Ｂ８Ｂデコーダ４から送信される８ビットのワードデータを順次蓄積して、１パケットｐｋｔに対応する１フレーム分のデータを少なくとも保持する。

【0027】

バッファ６は、ＣＲＣ部６ａ（誤り検出部）を備える。ＣＲＣ部６ａは、カウンタ５からパケット終了信号Ｓｉｇ４を受信したら、バッファ６に保持された１フレーム内の先頭コードＫ２８．５とエンドコードＫ２９．７を除くデータコード（Ｄ＊＊．＊）のＣＲＣ（Cyclic Redundancy Check：巡回冗長検査）を行い、ビットエラーを検出する。ＣＲＣ部６ａがビットエラーを検出しない場合、バッファ６が保持しているフレームのデータは、後段の構成部により使用可能となる。

【0028】

一方、ＣＲＣ部６ａがビットエラーを検出したら、バッファ６が保持しているフレームのデータは棄却されて、後段の構成部による使用が不可能となる。さらに、ＣＲＣ部６ａは、ビットエラーが検出されたら、エラー信号Ｓｉｇ５を再送処理部７へ送信する。

【0029】

再送処理部７は、ＣＲＣ部６ａからエラー信号Ｓｉｇ５を受信したら、ビットエラーが検出されたパケットｐｋｔを再度送信することを要求する再送要求信号を、シリアル通信システムのシリアルデータ送信装置へ送信する。

【0030】

このような構成において、１０Ｂ８Ｂデコーダ４は、デコード結果が先頭コードＫ２８．５であった以降は、一定数（図２に示すＭ個）のワードデータが図４および図５に示すようなコード表に基づき正しくデコードされたか否かを監視し、正しくデコードされた場合にはイネーブル信号Ｓｉｇ２を先頭コード検出部２へ送信する。

【0031】

図３は、第１の実施形態および比較例に係わり、８Ｂ１０Ｂ方式において、送信するデータがないときに、データコードがないことを示すアイドルコードを送信する例を示す図である。

【0032】

図３に示す例では、第１のパケットｐｋｔ１の以前、および第１のパケットｐｋｔ１と第２のパケットｐｋｔ２との間がアイドル期間となっている。アイドル期間には、アイドルコードがシリアルデータ送信装置から送信される。１ワード分の制御コードであるアイドルコードＫ２８．３は、「Ｉｄｌｅ」と呼ばれる（図５参照）。

【0033】

１０Ｂ８Ｂデコーダ４は、デコード結果が先頭コードＫ２８．５であって、パケットｐｋｔが開始されたと認識して以降は、アラインメント部３により調整されたアラインメントが本当に正しいかを確認するために、その後の幾つか（図２に示すＭ個）のワード数のデータコードについても、正しくデコードされたか否かを監視する。

【0034】

図４は、第１の実施形態および比較例に係わり、８Ｂ１０Ｂ方式において用いられるデータコード表の一部の例を示す図表である。なお、図４には８Ｂ１０Ｂ方式で用いるデータコード表の一部としてデータコードＤ０．０～Ｄ７．０を図示しているが、実際のデータコード表は、Ｄ０．０～Ｄ３１．７までのデータコードを含む。

【0035】

図４において、１０ビット変換後のコードには、ランニング・ディスパリティ（ＲＤ：running disparity）がプラス（＋）／マイナス（－）の２種類が存在する。このため、データコードの種類は、２５６×２＝５１２種類となる。ランニング・ディスパリティの初期値はマイナスであり、シリアルデータ送信装置からは、ランニング・ディスパリティがマイナスのコードと、プラスのコードと、が原則的に交互に送信される。

【0036】

また、図５の例に示す制御コードは、ＲＤ＋／－を考慮すれば９×２＝１８種類ある。従って、データコードおよび制御コードを合わせたコードの種類は、例えば、５１２＋１８＝５３０種類となる。一方、１０ビットのビット配列は、１０２４種類ある。従って、コード表に存在しない１０ビットのビット配列が、およそ５００種類存在する。仮にランダムなビット配列のワードデータを受信した場合、１０Ｂ８Ｂデコーダ４は、コード表に存在しない１０ビット配列を、約１／２の確率で検出する。１０Ｂ８Ｂデコーダ４は、こうした正しくデコードされない１０ビット配列を監視する。

【0037】

１０Ｂ８Ｂ方式のシリアルデータ送信装置は、８ビットデータを、図４のデータコード表を参照して１０ビットのデータコードに変換（エンコード）し、図５の制御コード表に示すような１０ビットの制御コードを付加して送信する。

【0038】

１０Ｂ８Ｂデコーダ４は、先頭コードＫ２８．５をデコードした後に図２に示すＭ（Ｍ＜Ｎ）個のワードデータを受信している間は、受信した１０ビットデータがデータコード表に記載されていればイネーブル信号Ｓｉｇ２を先頭コード検出部２へ送信する。イネーブル信号Ｓｉｇ２は、データコードが正しくデコードされたから、１０ビット境界の同期を維持すべきであることを示す信号である。また、１０Ｂ８Ｂデコーダ４は、受信した１０ビットデータがデータコード表に記載されていない場合、イネーブル信号Ｓｉｇ２を先頭コード検出部２へ送信しない。

【0039】

さらに、１０Ｂ８Ｂデコーダ４は、受信したデータコードがＭ個に達するまで正しくデコードされた場合、現在設定されている１０ビット境界が正しいと判断する。そして、１０Ｂ８Ｂデコーダ４は、受信したデータコードがＭ個を超えたら、次の先頭コードＫ２８．５の検出が可能となるように、イネーブル信号Ｓｉｇ２の送信を停止する。

【0040】

先頭コード検出部２は、一旦先頭コードＫ２８．５を検出した後、イネーブル信号Ｓｉｇ２を受信している間は、アラインメント部３へ送信した境界指示信号Ｓｉｇ１が正しいとして、先頭コードＫ２８．５と一致する１０ビットのビット配列の探索を行わない。こうして、先頭コード検出部２がイネーブル信号Ｓｉｇ２を受信している間は、１０ビット境界の同期が維持される。

【0041】

一方、先頭コード検出部２は、イネーブル信号Ｓｉｇ２を受信しなくなったら、先頭コードＫ２８．５と一致する１０ビットのビット配列の探索を再開する。

【0042】

図６は、第１の実施形態および比較例に係わり、８Ｂ１０Ｂ方式において、パケットｐｋｔの先頭を示す先頭コードＫ２８．５と、一例としての２つのデータコードＤ９．３およびＤ２２．０と、を並べて示す図表である。図７は、第１の実施形態および比較例に係わり、図６に示す２つのデータコードＤ９．３およびＤ２２．０が連続して送信された際に、ビットエラーが発生すると、先頭コードＫ２８．５と同一のビット配列が生じる例を示す図である。

【0043】

図６に示すような、ＲＤ＋のデータコードＤ９．３と、ＲＤ＋のデータコードＤ２２．０とが連続して送信されると、図７に示すようなビット配列となる。図７において、点線の楕円で囲んだ部分のビット配列は「００１１０１１０１０」である。

【0044】

このとき、ＲＤ＋のデータコードＤ２２．０の先頭ビット「０」（図７において実線の四角で囲んだビット）がビットエラーにより「１」に変化すると、点線の楕円で囲んだ部分のビット配列は「００１１１１１０１０」となり、ＲＤ－の先頭コードＫ２８．５のビット配列と同じになる。

【0045】

なお、図７には、連続する２つのデータコードの内の、後側のデータコードに生じたビットエラーにより先頭コードＫ２８．５と同一のビット配列が生じる例を示したが、これに限らず、前側のデータコードに生じたビットエラーにより先頭コードＫ２８．５と同一のビット配列が生じることもある。

【0046】

図８は、第１の実施形態および比較例に係わり、パケットｐｋｔ内にビットエラーが発生したときに、ビットエラーが発生したフレームが棄却される例を示す図である。

【0047】

ＣＲＣ部６ａは、１フレーム内のデータコード全体の中にビットエラーが発生したか否かを検出する。シリアルデータ送信装置は、１フレーム内のデータコード全体を数とみなして、特定の数で割ったときの余りをデータコードに付加することで、余りが０となるようなデータコードを生成し、送信する。ＣＲＣ部６ａは、受信した１フレーム内のデータコード全体を特定の数で割って、余りが０であればビットエラーは発生しておらず、余りが０以外であればビットエラーが発生したと検出する。

【0048】

ビットエラーが発生したことをＣＲＣ部６ａが検出すると、ビットエラーが発生したフレームが棄却される（具体的には、後段の構成部による使用が不可能となる）。単純なビットエラーが発生しただけの場合、図８に示すように、ビットエラーが発生したフレームの次のフレームから、通常の動作が行われる。

【0049】

図９は、比較例に係わり、あるパケットｐｋｔ内に発生したビットエラーにより先頭コードＫ２８．５と同一のビット配列が生じたときに、ビットエラーが発生したフレームだけでなく、さらに次のフレームが棄却される例を示す図である。

【0050】

先頭コードＫ２８．５と同じビット配列が、図７を参照して説明したように、２つのワードデータの１０ビット境界を挟んで生じたとする。

【0051】

このき、先頭コードＫ２８．５と同じビット配列が生じた位置が、パケットｐｋｔの先頭から先頭コードＫ２８．５を除いてワード数Ｍ個以内の位置であれば、イネーブル信号Ｓｉｇ２を受信しているため、先頭コード検出部２は、先頭コードＫ２８．５と一致する１０ビットのビット配列の探索を行わない。

【0052】

従って、既に調整されている１０ビット境界の同期が維持されるため、図７に示す２ワードデータは、１ワードの正しいデータコードＤ９．３と、１ワードのビットエラーが生じたデータコードＤ２２．０であると解釈され、ビットエラーが生じたデータコードＤ２２．０を含む１つのフレームが棄却されるだけである。

【0053】

一方、先頭コードＫ２８．５と同じビット配列が生じた位置が、パケットｐｋｔの先頭から先頭コードＫ２８．５を除いてワード数Ｍ個を超えた位置であれば、イネーブル信号Ｓｉｇ２を受信していないため、先頭コード検出部２は、先頭コードＫ２８．５と一致する１０ビットのビット配列の探索を行う。従って、図７に示す２ワードデータの中から、先頭コードＫ２８．５と同一のビット配列が検出される。

【0054】

このとき検出されたビット配列を、疑似先頭コードＫ２８．５と呼ぶことにする。先頭コード検出部２は、２ワード内における疑似先頭コードＫ２８．５の位置に従った新たな境界指示信号Ｓｉｇ１をアラインメント部３へ送信する。これにより、アラインメント部３は、図７において点線の楕円で囲んだビット配列を新たな１０ビット境界として設定する。図９において、点線で示す新たな１０ビット境界は、実線で示す本来の１０ビット境界とはずれた位置に設定されている。そして、図９の点線で示すデータ列が、新たなパケットｐｋｔとしてアラインメント部３から順次送信される。

【0055】

カウンタ５は、疑似先頭コードＫ２８．５に基づく境界指示信号Ｓｉｇ１によりアラインメント部３が１０ビット境界を設定したらリセットされる。リセット時点ではカウント数が図２に示した１パケットｐｋｔ内のデータコードのワード数Ｎに達していないため、先頭コードＫ２８．５から疑似先頭コードＫ２８．５までのデータは棄却される。

【0056】

そして、カウンタ５は、疑似先頭コードＫ２８．５に基づく境界指示信号Ｓｉｇ１によりアラインメント部３が１０ビット境界を設定して以後に受信するタイミング信号Ｓｉｇ３の数を、上述と同様にカウントアップする。このとき、疑似先頭コードＫ２８．５に続いてアラインメント部３から送信されるワードデータのビット配列が、データコード表にあるデータコードＤ０．０～Ｄ３１．７のビット配列の何れかに一致したとする。本来のデータコードではないのに、データコード（Ｄ＊＊．＊）として認識されるビット配列を、以下では、疑似データコード（Ｄ＊＊．＊）と呼ぶことにする。

【0057】

図９の点線で示すような疑似データコード（Ｄ＊＊．＊）が連続して送信されている間に、図９の実線で示すように、本来の次のパケットｐｋｔの先頭コードＫ２８．５が送信されたとする。このとき、本来の次のパケットｐｋｔの先頭コードＫ２８．５の位置が、疑似先頭コードＫ２８．５からワード数Ｍ個以内であると、上述のように先頭コード検出部２は、先頭コードＫ２８．５と一致する１０ビットのビット配列の探索を行わない。そのため、本来の次のパケットｐｋｔの先頭コードＫ２８．５は認識されず、結果として、次のフレームも棄却される。

【0058】

こうして、ビットエラーにより先頭コードＫ２８．５と同一のビット配列が生じた場合、発生したビットエラーの位置によっては、ビットエラーが発生したフレームだけでなく、ビットエラーが発生したフレームの次のフレームまで影響が及んで、連続する２フレームが棄却されることがある。

【0059】

図１０は、第１の実施形態に係わるシリアルデータ受信装置の構成を示すブロック図である。図１０の説明において、上述と同様の部分に同一の符号を付して説明を適宜省略し、異なる点を主に説明する。

【0060】

第１の実施形態に係わるシリアルデータ受信装置は、図１に示した構成に加えて、エンドコード・アイドルコード検出部１１と、ラッチ回路１２と、を備えている。

【0061】

シリアル・パラレル変換部１はエンドコード・アイドルコード検出部１１へ接続される。エンドコード・アイドルコード検出部１１はラッチ回路１２へ接続される。ラッチ回路１２は、先頭コード検出部２へ接続される。

【0062】

また、１０Ｂ８Ｂデコーダ４は、図１に示したイネーブル信号Ｓｉｇ２を先頭コード検出部２へ送信せず、先頭コード検出部２は、イネーブル信号Ｓｉｇ２を処理に用いない。

【0063】

エンドコード・アイドルコード検出部１１は、シリアル・パラレル変換部１から受信した１０ビットのワードデータを、連続する２ワード分保持する。エンドコード・アイドルコード検出部１１は、保持する２ワード分のデータのビット配列の中から、データコードがないことを示す１ワード分のアイドルコードＫ２８．３のビット配列と、パケットｐｋｔの終端を示す１ワード分のエンドコードＫ２９．７のビット配列とに一致する１０ビットのビット配列を探索する。

【0064】

探索の結果、アイドルコードＫ２８．３とエンドコードＫ２９．７との何れか一方に一致するビット配列が検出された場合に、エンドコード・アイドルコード検出部１１は、第１の検出信号ＳｉｇＡをラッチ回路１２へ送信する。

【0065】

第１の検出信号ＳｉｇＡは、アイドルコードＫ２８．３とエンドコードＫ２９．７との何れか一方に一致するビット配列が、シリアル・パラレル変換部１から受信するワードデータの１０ビット境界を、何ビット分ずらした位置に検出されたかを示す情報を含む。

【0066】

ラッチ回路１２は、エンドコード・アイドルコード検出部１１から第１の検出信号ＳｉｇＡを受信して、第１の検出信号ＳｉｇＡを保持する。ラッチ回路１２が第１の検出信号ＳｉｇＡを保持する期間は、先頭コード検出部２が、次の１ワード分のデータを含む連続する２ワード分のデータのビット配列の中から、先頭コードＫ２８．５のビット配列を探索する期間である。

【0067】

この期間は、エンドコード・アイドルコード検出部１１が、次の１ワード分のデータを含む連続する２ワード分のデータのビット配列の中から、アイドルコードＫ２８．３とエンドコードＫ２９．７との何れか一方のビット配列を探索する期間と同一である。

【0068】

ラッチ回路１２は、第１の検出信号ＳｉｇＡを保持している期間は、第２の検出信号ＳｉｇＢを先頭コード検出部２へ送信する。第２の検出信号ＳｉｇＢは、上述した第１の検出信号ＳｉｇＡと同様の、１０ビット境界を何ビット分ずらすかを示す情報を含む。

【0069】

先頭コード検出部２は、ラッチ回路１２から第２の検出信号ＳｉｇＢを受信している期間に、２ワード分のデータのビット配列の中における、第２の検出信号ＳｉｇＢで示される１０ビット境界の位置に、先頭コードＫ２８．５と一致するビット配列が検出されるかを監視する。先頭コードＫ２８．５と一致するビット配列が検出されたら、先頭コード検出部２は、境界指示信号Ｓｉｇ１をアラインメント部３へ送信する。

【0070】

ここで送信される境界指示信号Ｓｉｇ１は、アイドルコードＫ２８．３とエンドコードＫ２９．７との何れか一方に一致するビット配列と、先頭コードＫ２８．５と一致するビット配列と、に共通する１０ビット境界の情報を含むことになる。

【0071】

こうして、先頭コード検出部２が境界指示信号Ｓｉｇ１をアラインメント部３へ送信するのは、シリアル・パラレル変換部１から、アイドルコードＫ２８．３と先頭コードＫ２８．５とが連続して送信されたとき、または、エンドコードＫ２９．７と先頭コードＫ２８．５とが連続して送信されたときの何れかとなる。

【0072】

上述したエンドコード・アイドルコード検出部１１（第１の検出部）と、ラッチ回路１２と、先頭コード検出部２（第２の検出部）とは、検出部を構成する。

【0073】

エンドコード・アイドルコード検出部１１がアイドルコードＫ２８．３またはエンドコードＫ２９．７を検出した連続する２ワード分のデータと、先頭コード検出部２が先頭コードＫ２８．５を検出した連続する２ワード分のデータとは、１ワード分ずれている。従って、検出部は、シリアルデータＤＡＴＡから変換された、アラインメントが調整されていない３ワード分のパラレルデータのビット配列の中から、アイドルコードＫ２８．３またはエンドコードＫ２９．７と、先頭コードＫ２８．５と、が順に連続する特定のビット配列を検出している。

【0074】

なお、先頭コード検出部２はイネーブル信号Ｓｉｇ２を受信しないため、検出部による特定のビット配列の検出は、シリアル・パラレル変換部１からワードデータが送信される毎に行われる。

【0075】

アラインメント部３は、特定のビット配列が検出された結果、先頭コード検出部２から境界指示信号Ｓｉｇ１を受信したら、上述したように保持している連続する２ワード分のデータのビット配列の中に正しい１０ビット境界を設定してアラインメントを調整し、アラインメントを調整した１ワードデータを１０Ｂ８Ｂデコーダ４へ送信する。

【0076】

第１の実施形態に係わるシリアルデータ受信装置のその他の構成および作用は、図１に示した比較例と同様である。

【0077】

図１１は、第１の実施形態に係わり、ビットエラーにより先頭コードＫ２８．５と同一のビット配列が生じても、ビットエラーが発生したフレームの次のフレームは棄却されない例を示す図である。

【0078】

図１１の例においても、図９の例と同様の、パケットｐｋｔの先頭から先頭コードＫ２８．５を除いてワード数Ｍ個を超えた位置で、ビットエラーにより、疑似先頭コードＫ２８．５が生じたとする。

【0079】

第１の実施形態の構成では、疑似先頭コードＫ２８．５の前に、アイドルコードＫ２８．３とエンドコードＫ２９．７との何れか一方に一致するビット配列が検出されない。従って、エンドコード・アイドルコード検出部１１から第１の検出信号ＳｉｇＡが送信されず、ラッチ回路１２から第２の検出信号ＳｉｇＢが送信されない。

【0080】

このため、先頭コード検出部２が境界指示信号Ｓｉｇ１を送信するための条件、つまり、先頭コードＫ２８．５と一致するビット配列が検出されるのが、第２の検出信号ＳｉｇＢを受信している期間であるという条件が成立しない。従って、先頭コード検出部２は、新たな境界指示信号Ｓｉｇ１をアラインメント部３へ送信せず、それまでの１０ビット境界の同期が維持される。

【0081】

その結果、図１１に示すように、ビットエラーが生じたフレームは棄却されるが、次のフレームに関しては、アイドルコードＫ２８．３と先頭コードＫ２８．５とが連続して検出されているため、棄却されることなく通常の動作が行われる。

【0082】

第１の実施形態によれば、パケット内でビットエラーにより疑似先頭コードＫ２８．５が生じたとしても、ビットエラーが発生したパケット以外のパケットに、ビットエラーの影響が及ぶのを低減できる。

【0083】

図１２は、第１の実施形態の変形例に係わるシリアルデータ受信装置の構成を示すブロック図である。

【0084】

本変形例は、図１０に示した第１の実施形態の構成から、エンドコード・アイドルコード検出部１１およびラッチ回路１２を省略している。その結果、本変形例は、図１に示した比較例に対して、１０Ｂ８Ｂデコーダ４がイネーブル信号Ｓｉｇ２を先頭コード検出部２へ送信せず、先頭コード検出部２がイネーブル信号Ｓｉｇ２を処理に用いない点が相違している。

【0085】

この場合、先頭コード検出部２による先頭コードＫ２８．５のビット配列の検出は、シリアル・パラレル変換部１からワードデータが送信される毎に行われる。その結果、疑似先頭コードＫ２８．５が検出される。

【0086】

ただし、疑似先頭コードＫ２８．５の後に送信される本来の次のパケットｐｋｔの先頭コードＫ２８．５も、先頭コード検出部２により検出される。

【0087】

このため、ビットエラーが発生したフレームの次のフレームは棄却されず、次のフレームから通常の動作が行われる。

【0088】

こうして、第１の実施形態の変形例によっても、ビットエラーが発生したパケット以外のパケットに、ビットエラーの影響が及ぶのを低減できる。

【0089】

なお、上述ではシリアルデータ受信装置を主に説明したが、本発明の実施形態は、各部の構成をそれぞれ処理ステップに読み替えたシリアルデータ受信方法であってもよい。

【0090】

また、上述では８Ｂ１０Ｂ方式のシリアル通信システムの例を説明したが、実施形態はこれに限定されない。実施形態は、パケットが１ワード分の先頭コードで開始され、先頭コードの前にデータコードがないことを示す１ワード分のアイドルコードまたはパケットの終端を示す１ワード分のエンドコードが配置されるシリアル通信システムに広く適用可能である。

【0091】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0092】

１…シリアル・パラレル変換部、２…先頭コード検出部、３…アラインメント部、４…１０Ｂ８Ｂデコーダ、５…カウンタ、６…バッファ、６ａ…ＣＲＣ部、７…再送処理部、１１…エンドコード・アイドルコード検出部、１２…ラッチ回路、ＣＬＫ…クロック、ＤＡＴＡ…シリアルデータ、Ｓｉｇ１…境界指示信号、Ｓｉｇ２…イネーブル信号、Ｓｉｇ３…タイミング信号、Ｓｉｇ４…パケット終了信号、Ｓｉｇ５…エラー信号、ＳｉｇＡ…第１の検出信号、ＳｉｇＢ…第２の検出信号、ｐｋｔ…パケット

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】