ホーム > 特許ランキング > ラピステクノロジー株式会社
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024137335
(43)【公開日】2024-10-07
(54)【発明の名称】アナログ・デジタル変換装置
(51)【国際特許分類】
H03M 1/10 20060101AFI20240927BHJP
H03M 1/08 20060101ALI20240927BHJP
【ＦＩ】
H03M1/10 A
H03M1/08 A
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2023048823
(22)【出願日】2023-03-24
(71)【出願人】
【識別番号】320012037
【氏名又は名称】ラピステクノロジー株式会社
(74)【代理人】
【識別番号】110001519
【氏名又は名称】弁理士法人太陽国際特許事務所
(72)【発明者】
【氏名】北 幸宏
【テーマコード（参考）】
5J022
【Ｆターム（参考）】
5J022AA02
5J022BA02
5J022CG01
(57)【要約】
【課題】アナログ電圧をデジタル値に変換して出力するアナログ・デジタル変換装置において、回路規模を抑制しつつ出力されるデジタル値の精度を確保する。
【解決手段】アナログ・デジタル変換装置は、一定電圧を出力するＢＧＲ回路と、負荷に供給される電圧を出力するＲＥＧ回路と、ＲＥＧ回路の出力電圧が基準電圧として入力されるＡＤＣと、ＢＧＲ回路の出力電圧と、デジタル値への変換対象であるアナログ電圧と、を選択的にＡＤＣに入力する選択部と、補正部を有する。補正部は、ＲＥＧ回路の出力電圧が標準レベルである場合のＢＧＲ回路のデジタル値である第１のデジタル値と、アナログ電圧をＡＤＣに入力する直前のＢＧＲ回路の出力電圧のデジタル値である第２のデジタル値に基づいて、デジタル値への変換対象であるアナログ電圧のデジタル値である第３のデジタル値を補正する。
【選択図】図１
【解決手段】アナログ・デジタル変換装置は、一定電圧を出力するＢＧＲ回路と、負荷に供給される電圧を出力するＲＥＧ回路と、ＲＥＧ回路の出力電圧が基準電圧として入力されるＡＤＣと、ＢＧＲ回路の出力電圧と、デジタル値への変換対象であるアナログ電圧と、を選択的にＡＤＣに入力する選択部と、補正部を有する。補正部は、ＲＥＧ回路の出力電圧が標準レベルである場合のＢＧＲ回路のデジタル値である第１のデジタル値と、アナログ電圧をＡＤＣに入力する直前のＢＧＲ回路の出力電圧のデジタル値である第２のデジタル値に基づいて、デジタル値への変換対象であるアナログ電圧のデジタル値である第３のデジタル値を補正する。
【選択図】図１
【特許請求の範囲】
【請求項1】
一定電圧を出力するバンドギャップリファレンス回路と、
負荷に供給される電圧を出力するレギュレータ回路と、
前記レギュレータ回路の出力電圧が基準電圧として入力されるアナログ・デジタル変換器と、
前記バンドギャップリファレンス回路の出力電圧と、デジタル値への変換対象であるアナログ電圧と、を選択的に前記アナログ・デジタル変換器に入力する選択部と、
前記レギュレータ回路の出力電圧が標準レベルである場合に、前記バンドギャップリファレンス回路の出力電圧を前記アナログ・デジタル変換器に入力することにより前記アナログ・デジタル変換器から出力される第１のデジタル値と、前記アナログ電圧を前記アナログ・デジタル変換器に入力する直前に前記バンドギャップリファレンス回路の出力電圧を前記アナログ・デジタル変換器に入力することにより前記アナログ・デジタル変換器から出力される第２のデジタル値に基づいて、前記アナログ電圧を前記アナログ・デジタル変換器に入力することにより前記アナログ・デジタル変換器から出力される第３のデジタル値を補正する補正部と、
を含むアナログ・デジタル変換装置。
負荷に供給される電圧を出力するレギュレータ回路と、
前記レギュレータ回路の出力電圧が基準電圧として入力されるアナログ・デジタル変換器と、
前記バンドギャップリファレンス回路の出力電圧と、デジタル値への変換対象であるアナログ電圧と、を選択的に前記アナログ・デジタル変換器に入力する選択部と、
前記レギュレータ回路の出力電圧が標準レベルである場合に、前記バンドギャップリファレンス回路の出力電圧を前記アナログ・デジタル変換器に入力することにより前記アナログ・デジタル変換器から出力される第１のデジタル値と、前記アナログ電圧を前記アナログ・デジタル変換器に入力する直前に前記バンドギャップリファレンス回路の出力電圧を前記アナログ・デジタル変換器に入力することにより前記アナログ・デジタル変換器から出力される第２のデジタル値に基づいて、前記アナログ電圧を前記アナログ・デジタル変換器に入力することにより前記アナログ・デジタル変換器から出力される第３のデジタル値を補正する補正部と、
を含むアナログ・デジタル変換装置。
【請求項2】
前記補正部は、
前記第１のデジタル値を取得し、
前記第２のデジタル値を取得し、
前記第２のデジタル値を取得した直後に前記第３のデジタル値を取得し、
前記第１のデジタル値及び前記第２のデジタル値に基づいて補正係数を導出し、
前記補正係数を用いて前記第３のデジタル値を補正する
請求項１に記載のアナログ・デジタル変換装置。
前記第１のデジタル値を取得し、
前記第２のデジタル値を取得し、
前記第２のデジタル値を取得した直後に前記第３のデジタル値を取得し、
前記第１のデジタル値及び前記第２のデジタル値に基づいて補正係数を導出し、
前記補正係数を用いて前記第３のデジタル値を補正する
請求項１に記載のアナログ・デジタル変換装置。
【請求項3】
前記補正係数は、前記第１のデジタル値と前記第２のデジタル値の比に相当する
請求項２に記載のアナログ・デジタル変換装置。
請求項２に記載のアナログ・デジタル変換装置。
【請求項4】
前記第２のデジタル値が取得された直後に、前記アナログ電圧が前記アナログ・デジタル変換器に入力されるように前記選択部を制御する制御部を更に含む
請求項１に記載のアナログ・デジタル変換装置。
請求項１に記載のアナログ・デジタル変換装置。
【請求項5】
前記制御部は、前記レギュレータ回路の出力電圧が所定範囲内にある場合に、前記バンドギャップリファレンス回路の出力電圧が前記アナログ・デジタル変換器に入力されるように前記選択部を制御する
請求項４に記載のアナログ・デジタル変換装置。
請求項４に記載のアナログ・デジタル変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
開示の技術は、アナログ・デジタル変換装置に関する。
【背景技術】
【0002】
アナログ電圧をデジタル値に変換して出力するアナログ・デジタル変換装置に関する技術として、以下の技術が知られている。例えば、特許文献１には、安定基準電流源と、安定基準電流源を電圧信号に変換する内部抵抗器と、電圧信号を受け取り、デジタル出力を提供するアナログ・デジタル変換器とを含む電子同調回路が記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平８－３２４１１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
アナログ・デジタル変換器は、基準電圧を分圧したものとアナログ電圧とを逐次比較した結果に基づいてデジタル値を出力する。そのため、基準電圧は電圧レベルが安定していることが要求される。アナログ・デジタル変換器を備えた従来の装置においては、安定した基準電圧を得るために専用の基準電圧生成回路が設けられている。基準電圧生成回路の出力には、電圧レベルを安定化させるために、容量が比較的大きいキャパシタが外付けされる。
【0005】
回路規模を小さくするために、ＩＣ（Integrated Circuit）内部にアナログ・デジタル変換器と共に設けられるレギュレータ回路の出力電圧をアナログ・デジタル変換器の基準電圧として用いることが考えられる。しかしながら、レギュレータ回路の出力電圧は、一般的には負荷に供給されるため、負荷の動作状態に応じて変動する。したがって、レギュレータ回路の出力電圧をアナログ・デジタル変換器の基準電圧として用いた場合には、アナログ・デジタル変換器から出力されるデジタル値の精度が低下する。
【0006】
開示の技術は、上記の点に鑑みてなされたものであり、アナログ電圧をデジタル値に変換して出力するアナログ・デジタル変換装置において、回路規模を抑制しつつ出力されるデジタル値の精度を確保することを目的とする。
【課題を解決するための手段】
【0007】
開示の技術に係るアナログ・デジタル変換装置は、一定電圧を出力するバンドギャップリファレンス回路と、負荷に供給される電圧を出力するレギュレータ回路と、前記レギュレータ回路の出力電圧が基準電圧として入力されるアナログ・デジタル変換器と、前記バンドギャップリファレンス回路の出力電圧と、デジタル値への変換対象であるアナログ電圧と、を選択的に前記アナログ・デジタル変換器に入力する選択部と、前記レギュレータ回路の出力電圧が標準レベルである場合に、前記バンドギャップリファレンス回路の出力電圧を前記アナログ・デジタル変換器に入力することにより前記アナログ・デジタル変換器から出力される第１のデジタル値と、前記アナログ電圧を前記アナログ・デジタル変換器に入力する直前に前記バンドギャップリファレンス回路の出力電圧を前記アナログ・デジタル変換器に入力することにより前記アナログ・デジタル変換器から出力される第２のデジタル値に基づいて、前記アナログ電圧を前記アナログ・デジタル変換器に入力することにより前記アナログ・デジタル変換器から出力される第３のデジタル値を補正する補正部と、を含む。
【発明の効果】
【0008】
開示の技術によれば、アナログ電圧をデジタル値に変換して出力するアナログ・デジタル変換装置において、回路規模を抑制しつつ出力されるデジタル値の精度を確保することが可能となる。
【図面の簡単な説明】
【0009】
【図1】開示の技術の実施形態に係るアナログ・デジタル変換装置の構成の一例を示す図である。
【図2】開示の技術の実施形態に係る制御部が実行する処理の流れの一例を示すフローチャートである。
【図3】開示の技術の実施形態に係る補正部が実行する処理の流れの一例を示すフローチャートである。
【図4】比較例に係るアナログ・デジタル変換装置の構成の一例を示す図である。
【発明を実施するための形態】
【0010】
以下、開示の技術の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一又は等価な構成要素及び部分には同一の参照符号を付与し、重複する説明は省略する。
【0011】
図１は、開示の技術の実施形態に係るアナログ・デジタル変換装置１０の構成の一例を示す図である。アナログ・デジタル変換装置１０は、半導体基板に設けられた集積回路によって構成されている。アナログ・デジタル変換装置１０は、バンドギャップリファレンス回路１１（以下、ＢＧＲ回路１１と表記する）、レギュレータ回路１２（以下、ＲＥＧ回路１２と表記する）、アナログ・デジタル変換器１３（以下、ＡＤＣ１３と表記する）、選択部１４、補正部１５及び制御部１６を有する。
【0012】
ＢＧＲ回路１１は、シリコンのバンドギャップ電圧を利用して、電源電圧、温度、プロセスに依存しない一定電圧ＶＢＧＲを生成する回路である。ＢＧＲ回路１１は、バンドギャップリファレンス回路の構成として一般的に知られている構成を有する。ＢＧＲ回路１１は、例えば、抵抗素子、２つのダイオード及び演算増幅回路（いずれも図示せず）を含み、ダイオード（ＰＮ接合）の負の温度特性を、２つのダイオードに同じ電流を流したときに発生する電圧差ΔＶＢＥの正の温度特性によってキャンセルするように動作することで電圧ＶＢＧＲを生成する。
【0013】
ＲＥＧ回路１２は、負荷２０に供給される電圧ＶＲＥＧを出力する。ＲＥＧ回路１２は、ＢＧＲ回路１１の出力電圧ＶＢＧＲを基準電圧として動作するリニアレギュレータであってもよい。ＲＥＧ回路１２は、例えば、電圧ＶＲＥＧを出力するドライバ（図示せず）と、電圧ＶＲＥＧの分圧がＢＧＲ回路１１の出力電圧ＶＢＧＲに一致するようにドライバを駆動するエラーアンプ（図示せず）とを含み得る。
【0014】
負荷２０は、アナログ・デジタル変換装置１０の負荷端子１７に接続される外付け回路である。負荷端子１７には、ＲＥＧ回路１２の出力電圧ＶＲＥＧを安定化させるためのキャパシタ２１が接続されている。しかしながら、ＲＥＧ回路１２の出力電圧ＶＲＥＧは、負荷２０の動作状態に応じて変化する。電圧レベルが変動し得るＲＥＧ回路１２の出力電圧ＶＲＥＧは、ＡＤＣ１３の基準電圧として利用される。
【0015】
選択部１４は、ＢＧＲ回路１１の出力電圧ＶＢＧＲと、デジタル値への変換対象であるアナログ電圧ＶＡと、を選択的にＡＤＣ１３に入力する。選択部１４は、一端がＢＧＲ回路１１の出力端に接続され、他端がＡＤＣ１３の入力端に接続されたスイッチ５０Ａと、一端がアナログ電圧ＶＡが入力されるアナログ入力端子１９に接続され、他端がＡＤＣ１３の入力端に接続されたスイッチ５０Ｂと、を有する。スイッチ５０Ａ及び５０Ｂは、それぞれ制御部１６から供給される制御信号に応じてオンオフする。スイッチ５０Ａがオン状態、スイッチ５０Ｂがオフ状態に制御されることで、ＢＧＲ回路１１の出力電圧ＶＢＧＲがＡＤＣ１３に入力され、スイッチ５０Ａがオフ状態、スイッチ５０Ｂがオン状態に制御されることで、アナログ電圧ＶＡがＡＤＣ１３に入力される。
【0016】
ＡＤＣ１３は、例えば、一般的な逐次比較型のアナログ・デジタル変換器である。上記したように、ＡＤＣ１３は、ＲＥＧ回路１２の出力電圧ＶＲＥＧを基準電圧として利用する。ＡＤＣ１３は、選択部１４を介して入力端に入力される電圧を、ＲＥＧ回路１２の出力電圧ＶＲＥＧの分圧と逐次比較し、比較結果に応じたデジタル値を出力する。ＡＤＣ１３の入力端には、選択部１４によって、ＢＧＲ回路１１の出力電圧ＶＢＧＲ及びデジタル値への変換対象であるアナログ電圧ＶＡが選択的に入力される。
【0017】
ＡＤＣ１３は、電圧レベルが変動し得るＲＥＧ回路１２の出力電圧ＶＲＥＧを基準電圧として利用するため、ＡＤＣ１３から出力されるデジタル値は正確性を欠いている場合がある。補正部１５は、ＡＤＣ１３から出力されるアナログ電圧ＶＡのデジタル値を、より正確な値に補正する機能を有する。
【0018】
補正部１５は、ＲＥＧ回路１２の出力電圧ＶＲＥＧが標準レベルである場合に、ＢＧＲ回路１１の出力電圧ＶＢＧＲをＡＤＣ１３に入力することによりＡＤＣ１３から出力されるデジタル値（以下、第１のデジタル値Ｄ１と称する）を取得する。すなわち、第１のデジタル値Ｄ１は、標準レベルの電圧ＶＲＥＧが基準電圧としてＡＤＣ１３に供給されているときの電圧ＶＢＧＲのデジタル値である。ＲＥＧ回路１２の出力電圧ＶＲＥＧが標準レベルである場合とは、例えば、負荷２０が動作を停止している状態又は負荷２０が定常状態にあることにより、ＲＥＧ回路１２の出力電圧ＶＲＥＧのレベルが標準的な状態にあることを意味する。補正部１５は、取得した第１のデジタル値Ｄ１をメモリ（図示せず）に保存する。なお、第１のデジタル値Ｄ１は、アナログ・デジタル変換装置１０の設計によって定まる値であり、変動することも想定されないので、シミュレーション又は測定等によって予め取得してメモリ（図示せず）に保存しておくことも可能である。
【0019】
補正部１５は、アナログ電圧ＶＡをＡＤＣ１３に入力する直前に、ＢＧＲ回路１１の出力電圧ＶＢＧＲをＡＤＣ１３に入力することによりＡＤＣ１３から出力されるデジタル値（以下、第２のデジタル値Ｄ２と称する）を取得する。すなわち、第２のデジタル値Ｄ２は、アナログ電圧ＶＡをＡＤＣ１３に入力する直前のタイミングにおける電圧ＶＲＥＧが基準電圧としてＡＤＣ１３に供給されているときの電圧ＶＢＧＲのデジタル値である。アナログ電圧ＶＡをＡＤＣ１３に入力する直前のタイミングにおける電圧ＶＲＥＧの電圧レベルは、標準レベルから変動している可能性がある。補正部１５は、取得した第２のデジタル値Ｄ２をメモリ（図示せず）に保存する。
【0020】
第１のデジタル値Ｄ１及び第２のデジタル値Ｄ２は、いずれもＲＥＧ回路１２の出力電圧ＶＲＥＧをＡＤＣ１３の基準電圧として利用した場合におけるＢＧＲ回路１１の出力電圧ＶＢＧＲのデジタル値であるが、基準電圧として供給される電圧ＶＲＥＧのレベルが互いに異なっている可能性がある。
【0021】
デジタル値Ｄ１は下記の（１）式によって表すことができ、デジタル値Ｄ２は下記の（２）式によって表すことができる。（１）式においてＶＲＥＧ１は、電圧レベルが標準レベルにあるときのＲＥＧ回路１２の出力電圧ＶＲＥＧである。（２）式においてＶＲＥＧ２は、アナログ電圧ＶＡをＡＤＣ１３に入力する直前のタイミングにおけるＲＥＧ回路１２の出力電圧ＶＲＥＧである。（１）式及び（２）式においてＮは、デジタル値Ｄ１及びＤ２のビット数であり、ＡＤＣ１３の分解能に相当する。
Ｄ１＝ＶＢＧＲ／ＶＲＥＧ１×２Ｎ ・・・（１）
Ｄ２＝ＶＢＧＲ／ＶＲＥＧ２×２Ｎ ・・・（２）
Ｄ１＝ＶＢＧＲ／ＶＲＥＧ１×２Ｎ ・・・（１）
Ｄ２＝ＶＢＧＲ／ＶＲＥＧ２×２Ｎ ・・・（２）
【0022】
補正部１５は、第２のデジタル値Ｄ２を取得した直後に、アナログ電圧ＶＡをＡＤＣ１３に入力することによりＡＤＣ１３から出力されるデジタル値（以下第３のデジタル値Ｄ３と称する）を取得する。第２のデジタル値Ｄ２及び第３のデジタル値Ｄ３の取得タイミングの時間差は小さいことから、ＡＤＣ１３が第３のデジタル値Ｄ３を出力する際にＡＤＣ１３に基準電圧として供給される電圧ＶＲＥＧのレベルは、ＡＤＣ１３が第２のデジタル値Ｄ２を出力する際にＡＤＣ１３に基準電圧として供給される電圧ＶＲＥＧのレベルと略同じとみなせる。したがって、デジタル値Ｄ３は、下記の（３）式によって表すことができる。
Ｄ３＝ＶＡ／ＶＲＥＧ２×２Ｎ ・・・（３）
Ｄ３＝ＶＡ／ＶＲＥＧ２×２Ｎ ・・・（３）
【0023】
補正部１５は、第１のデジタル値Ｄ１及び第２のデジタル値Ｄ２に基づいて、第３のデジタル値Ｄ３を補正する。具体的には、補正部１５は、第１のデジタル値Ｄ１と第２のデジタル値Ｄ２の比（Ｄ１／Ｄ２）に相当する補正係数Ｃを導出する。すなわち補正係数Ｃは、下記の（４）式によって表すことができる。
Ｃ＝Ｄ１／Ｄ２＝ＶＲＥＧ２／ＶＲＥＧ１ ・・・（４）
Ｃ＝Ｄ１／Ｄ２＝ＶＲＥＧ２／ＶＲＥＧ１ ・・・（４）
【0024】
補正部１５は、補正係数Ｃを用いた下記の（５）式によって表される演算を行うことにより、補正後のデジタル値Ｄ３＊を導出する。補正部１５によって導出された補正後のデジタル値Ｄ３＊は、デジタル出力端子１８から出力される。補正後のデジタル値Ｄ３＊は、電圧レベルが標準レベルにあるときのＲＥＧ回路１２の出力電圧ＶＲＥＧが、基準電圧としてＡＤＣ１３に供給されている場合におけるアナログ電圧ＶＡのデジタル値であり、アナログ電圧ＶＡの適正なデジタル値として想定される値である。
Ｄ３＊＝Ｃ×Ｄ３＝ＶＡ／ＶＲＥＧ１×２Ｎ ・・・（５）
Ｄ３＊＝Ｃ×Ｄ３＝ＶＡ／ＶＲＥＧ１×２Ｎ ・・・（５）
【0025】
制御部１６は、選択部１４を構成するスイッチ５０Ａ及び５０Ｂのオンオフを制御する。制御部１６は、ＲＥＧ回路１２の出力電圧ＶＲＥＧが標準レベルである場合に、スイッチ５０Ａをオン状態、スイッチ５０Ｂをオフ状態に制御する。これにより、ＲＥＧ回路１２の出力電圧ＶＲＥＧが標準レベルである場合に、ＢＧＲ回路１１の出力電圧ＶＢＧＲがＡＤＣ１３に入力され、補正部１５において第１のデジタル値Ｄ１が取得される。
【0026】
制御部１６は、ＲＥＧ回路１２の出力電圧ＶＲＥＧを監視しており、ＲＥＧ回路１２の出力電圧ＶＲＥＧが所定範囲内にある場合に、電圧ＶＲＥＧが標準レベルであると判定してスイッチ５０Ａをオン状態、スイッチ５０Ｂをオフ状態に制御してもよい。また、制御部１６は、負荷２０の動作状態を監視しており、負荷２０の動作状態が特定の状態（例えば、停止状態又は定常状態）にある場合に、電圧ＶＲＥＧが標準レベルであると判定してスイッチ５０Ａをオン状態、スイッチ５０Ｂをオフ状態に制御してもよい。また、制御部１６は、上位システムからの指令又は操作入力に基づいて、スイッチ５０Ａをオン状態、スイッチ５０Ｂをオフ状態に制御してもよい。
【0027】
制御部１６は、アナログ電圧ＶＡをＡＤＣ１３に入力する直前に、スイッチ５０Ａをオン状態、スイッチ５０Ｂをオフ状態に制御する。これにより、アナログ電圧ＶＡをＡＤＣ１３に入力する直前に、ＢＧＲ回路１１の出力電圧ＶＢＧＲがＡＤＣ１３に入力され、補正部１５において第２のデジタル値Ｄ２が取得される。制御部１６は、アナログ電圧ＶＡがアナログ入力端子１９に入力された場合に、スイッチ５０Ａをオン状態、スイッチ５０Ｂをオフ状態に制御してもよい。
【0028】
制御部１６は、補正部１５が第２のデジタル値Ｄ２を取得した直後に、スイッチ５０Ａをオフ状態、スイッチ５０Ｂをオン状態に制御する。これにより、第２のデジタル値Ｄ２が取得された直後に、アナログ電圧ＶＡがＡＤＣ１３に入力され、補正部１５において第３のデジタル値Ｄ３が取得される。
【0029】
制御部１６は、補正部１５における各デジタル値の取得がスイッチ５０Ａ及び５０Ｂの動作と連動するように、補正部１５の動作を制御する。なお、補正部１５及び制御部１６は、共通のＣＰＵ（Central Processing Unit）又は互いに異なるＣＰＵを含んで構成されていてもよい。
【0030】
図２は、制御部１６が実行する処理の流れの一例を示すフローチャートである。ステップＳ１において、制御部１６は、ＲＥＧ回路１２の出力電圧ＶＲＥＧが標準レベルであるか否かを判定する。制御部１６は、ＲＥＧ回路１２の出力電圧ＶＲＥＧが所定範囲内にある場合に、ＲＥＧ回路１２の出力電圧ＶＲＥＧが標準レベルであると判定してもよい。また、制御部１６は、負荷２０の動作状態を監視しており、負荷２０の動作状態が特定の状態（例えば、停止状態又は定常状態）にある場合に、ＲＥＧ回路１２の出力電圧ＶＲＥＧが標準レベルであると判定してもよい。
【0031】
ステップＳ２において制御部１６は、ＢＧＲ回路１１の出力電圧ＶＢＧＲがＡＤＣ１３に入力されるように選択部１４を制御する。すなわち、制御部１６は、スイッチ５０Ａをオン状態、スイッチ５０Ｂをオフ状態に制御する。ステップＳ３において制御部１６は、第１のデジタル値Ｄ１を取得すべき指示を補正部１５に供給する。ステップＳ４において制御部１６は、デジタル値への変換対象であるアナログ電圧ＶＡがアナログ入力端子１９に入力されたか否かを判定する。
【0032】
ステップＳ５において制御部１６は、ＢＧＲ回路１１の出力電圧ＶＢＧＲがＡＤＣ１３に入力されるように選択部１４を制御する。すなわち、制御部１６は、スイッチ５０Ａをオン状態、スイッチ５０Ｂをオフ状態に制御する。ステップＳ６において制御部１６は、第２のデジタル値Ｄ２を取得すべき指示を補正部１５に供給する。
【0033】
ステップＳ７において制御部１６は、アナログ電圧ＶＡがＡＤＣ１３に入力されるように選択部１４を制御する。すなわち、制御部１６は、スイッチ５０Ｂをオン状態、スイッチ５０Ａをオフ状態に制御する。ステップＳ７の処理は、ステップＳ６の処理の完了直後に実行される。ステップＳ８において制御部１６は、第３のデジタル値Ｄ３を取得すべき指示を補正部１５に供給する。
【0034】
なお、補正部１５における補正処理において、第１のデジタル値Ｄ１として予め取得された設計値又は測定値等を使用する場合には、ステップＳ１からステップＳ３までの処理を省略することが可能である。
【0035】
図３は、補正部１５が実行する処理の流れの一例を示すフローチャートである。ステップＳ１１において補正部１５は、図２のステップＳ３における制御部１６の指示に基づいて、ＡＤＣ１３から出力されるデジタル値（すなわち、ＲＥＧ回路１２の出力電圧ＶＲＥＧが標準レベルである場合に、ＢＧＲ回路１１の出力電圧ＶＢＧＲをＡＤＣ１３に入力することによりＡＤＣ１３から出力されるデジタル値）を第１のデジタル値Ｄ１として取得し、これをメモリ（図示せず）に保存する。なお、第１のデジタル値Ｄ１として予め取得された設計値又は測定値等を使用する場合には、本ステップにおける処理を省略することが可能である。
【0036】
ステップＳ１２において補正部１５は、図２のステップＳ６における制御部１６の指示に基づいて、ＡＤＣ１３から出力されるデジタル値（すなわち、アナログ電圧ＶＡをＡＤＣ１３に入力する直前に、ＢＧＲ回路１１の出力電圧ＶＢＧＲをＡＤＣ１３に入力することによりＡＤＣ１３から出力されるデジタル値）を第２のデジタル値Ｄ２として取得し、これをメモリ（図示せず）に保存する。
【0037】
ステップＳ１３において補正部１５は、図２のステップＳ８における制御部１６の指示に基づいて、ＡＤＣ１３から出力されるデジタル値（すなわち、第２のデジタル値Ｄ２が取得された直後に、アナログ電圧ＶＡをＡＤＣ１３に入力することによりＡＤＣ１３から出力されるデジタル値）を第３のデジタル値Ｄ３として取得し、これをメモリ（図示せず）に保存する。
【0038】
ステップＳ１４において補正部１５は、ステップＳ１１において取得した第１のデジタル値Ｄ１及びステップＳ１２において取得した第２のデジタル値Ｄ２を用いた（４）式に示される演算を行うことにより補正係数Ｃを導出する。
【0039】
ステップＳ１５において補正部１５は、ステップＳ１４において導出した補正係数Ｃを用いて、ステップＳ１３において取得した第３のデジタル値Ｄ３を補正する。すなわち、補正部１５は、第３のデジタル値Ｄ３について（５）式に示される演算を行うことにより、補正後の第３のデジタル値Ｄ３＊を導出する。
【0040】
図４は比較例に係るアナログ・デジタル変換装置１０Ｘの構成の一例を示す図である。比較例に係るアナログ・デジタル変換装置１０Ｘは、基準電圧生成回路３０（以下、ＲＥＦ回路３０と表記する）を有する。ＲＥＦ回路３０の出力電圧ＶＲＥＦは、ＡＤＣ１３の基準電圧として利用される。ＲＥＦ回路３０の出力電圧ＶＲＥＦを安定化させるために、ＲＥＦ回路３０の出力端に接続された接続端子２３には、外付けのキャパシタ２２が接続される。ＲＥＦ回路３０の出力電圧ＶＲＥＦは、負荷には供給されない。すなわち、ＲＥＦ回路３０はＡＤＣ１３専用の回路である。これにより、ＲＥＦ回路３０の出力電圧ＶＲＥＦの変動が抑制されるので、ＡＤＣ１３からは、常に正確なデジタル値が出力される。しかしながら、比較例に係るアナログ・デジタル変換装置１０Ｘによれば、ＡＤＣ１３専用のＲＥＦ回路３０及び外付けのキャパシタ２２を必要とするので回路規模が大きくなる。
【0041】
一方、開示の技術の実施形態に係るアナログ・デジタル変換装置１０は、一定電圧ＶＢＧＲを出力するＢＧＲ回路１１と、負荷２０に供給される電圧ＶＲＥＧを出力するＲＥＧ回路１２と、ＲＥＧ回路１２の出力電圧ＶＲＥＧが基準電圧として入力されるＡＤＣ１３と、ＢＧＲ回路１１の出力電圧ＶＢＧＲと、デジタル値への変換対象であるアナログ電圧ＶＡと、を選択的にＡＤＣ１３に入力する選択部１４と、補正部１５を有する。補正部１５は、ＲＥＧ回路１２の出力電圧ＶＲＥＧが標準レベルである場合に、ＢＧＲ回路１１の出力電圧ＶＢＧＲをＡＤＣ１３に入力することによりＡＤＣ１３から出力される第１のデジタル値Ｄ１を取得する。補正部１５は、デジタル値への変換対象であるアナログ電圧ＶＡをＡＤＣ１３に入力する直前にＢＧＲ回路１１の出力電圧ＶＢＧＲをＡＤＣ１３に入力することによりＡＤＣ１３から出力される第２のデジタル値Ｄ２を取得する。補正部１５は、第１のデジタル値Ｄ１及び第２のデジタル値Ｄ２に基づいて、デジタル値への変換対象であるアナログ電圧ＶＡをＡＤＣ１３に入力することによりＡＤＣ１３から出力される第３のデジタル値Ｄ３を補正する。
【0042】
開示の技術の実施形態に係るアナログ・デジタル変換装置１０によれば、ＡＤＣ１３に供給される基準電圧は、ＲＥＧ回路１２の出力電圧ＶＲＥＧが利用される。したがって、比較例に係るアナログ・デジタル変換装置１０Ｘが有するＡＤＣ１３専用のＲＥＦ回路３０及び外付けのキャパシタ２２が不要となるので、比較例に係るアナログ・デジタル変換装置１０Ｘよりも回路規模を小さくすることができる。すなわち、開示の技術の実施形態に係るアナログ・デジタル変換装置１０における選択部１４及び補正部１５を合わせた回路は、比較例に係るアナログ・デジタル変換装置１０ＸにおけるＲＥＦ回路３０及び外付けのキャパシタ２２を合わせた回路よりも、回路規模を小さくすることができる。
【0043】
一方、ＲＥＧ回路１２の出力電圧ＶＲＥＧは、負荷２０にも供給されるので電圧レベルが変動し得る。しかしながら、開示の技術の実施形態に係るアナログ・デジタル変換装置１０によれば、デジタル値への変換対象であるアナログ電圧ＶＡをＡＤＣ１３に入力することによりＡＤＣ１３から出力される第３のデジタル値Ｄ３は、ＲＥＧ回路１２の出力電圧ＶＲＥＧが標準レベルである場合に、ＢＧＲ回路１１の出力電圧ＶＢＧＲをＡＤＣ１３に入力することによりＡＤＣ１３から出力される第１のデジタル値Ｄ１及びアナログ電圧ＶＡをＡＤＣ１３に入力する直前にＢＧＲ回路１１の出力電圧ＶＢＧＲをＡＤＣ１３に入力することによりＡＤＣ１３から出力される第２のデジタル値Ｄ２に基づいて補正される。この補正は、ＲＥＧ回路１２の出力電圧ＶＲＥＧの変動による影響を除去するものである。すなわち、開示の技術の実施形態に係るアナログ・デジタル変換装置１０によれば、回路規模を抑制しつつ出力されるデジタル値の精度を確保することが可能となる。
【0044】
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
一定電圧を出力するバンドギャップリファレンス回路と、
負荷に供給される電圧を出力するレギュレータ回路と、
前記レギュレータ回路の出力電圧が基準電圧として入力されるアナログ・デジタル変換器と、
前記バンドギャップリファレンス回路の出力電圧と、デジタル値への変換対象であるアナログ電圧と、を選択的に前記アナログ・デジタル変換器に入力する選択部と、
前記レギュレータ回路の出力電圧が標準レベルである場合に、前記バンドギャップリファレンス回路の出力電圧を前記アナログ・デジタル変換器に入力することにより前記アナログ・デジタル変換器から出力される第１のデジタル値と、前記アナログ電圧を前記アナログ・デジタル変換器に入力する直前に前記バンドギャップリファレンス回路の出力電圧を前記アナログ・デジタル変換器に入力することにより前記アナログ・デジタル変換器から出力される第２のデジタル値に基づいて、前記アナログ電圧を前記アナログ・デジタル変換器に入力することにより前記アナログ・デジタル変換器から出力される第３のデジタル値を補正する補正部と、
を含むアナログ・デジタル変換装置。
（付記１）
一定電圧を出力するバンドギャップリファレンス回路と、
負荷に供給される電圧を出力するレギュレータ回路と、
前記レギュレータ回路の出力電圧が基準電圧として入力されるアナログ・デジタル変換器と、
前記バンドギャップリファレンス回路の出力電圧と、デジタル値への変換対象であるアナログ電圧と、を選択的に前記アナログ・デジタル変換器に入力する選択部と、
前記レギュレータ回路の出力電圧が標準レベルである場合に、前記バンドギャップリファレンス回路の出力電圧を前記アナログ・デジタル変換器に入力することにより前記アナログ・デジタル変換器から出力される第１のデジタル値と、前記アナログ電圧を前記アナログ・デジタル変換器に入力する直前に前記バンドギャップリファレンス回路の出力電圧を前記アナログ・デジタル変換器に入力することにより前記アナログ・デジタル変換器から出力される第２のデジタル値に基づいて、前記アナログ電圧を前記アナログ・デジタル変換器に入力することにより前記アナログ・デジタル変換器から出力される第３のデジタル値を補正する補正部と、
を含むアナログ・デジタル変換装置。
【0045】
（付記２）
前記補正部は、
前記第１のデジタル値を取得し、
前記第２のデジタル値を取得し、
前記第２のデジタル値を取得した直後に前記第３のデジタル値を取得し、
前記第１のデジタル値及び前記第２のデジタル値に基づいて補正係数を導出し、
前記補正係数を用いて前記第３のデジタル値を補正する
付記１に記載のアナログ・デジタル変換装置。
前記補正部は、
前記第１のデジタル値を取得し、
前記第２のデジタル値を取得し、
前記第２のデジタル値を取得した直後に前記第３のデジタル値を取得し、
前記第１のデジタル値及び前記第２のデジタル値に基づいて補正係数を導出し、
前記補正係数を用いて前記第３のデジタル値を補正する
付記１に記載のアナログ・デジタル変換装置。
【0046】
（付記３）
前記補正係数は、前記第１のデジタル値と前記第２のデジタル値の比に相当する
付記２に記載のアナログ・デジタル変換装置。
前記補正係数は、前記第１のデジタル値と前記第２のデジタル値の比に相当する
付記２に記載のアナログ・デジタル変換装置。
【0047】
（付記４）
前記第２のデジタル値が取得された直後に、前記アナログ電圧が前記アナログ・デジタル変換器に入力されるように前記選択部を制御する制御部を更に含む
付記１から付記３のいずれか１つに記載のアナログ・デジタル変換装置。
前記第２のデジタル値が取得された直後に、前記アナログ電圧が前記アナログ・デジタル変換器に入力されるように前記選択部を制御する制御部を更に含む
付記１から付記３のいずれか１つに記載のアナログ・デジタル変換装置。
【0048】
（付記５）
前記制御部は、前記レギュレータ回路の出力電圧が所定範囲内にある場合に、前記バンドギャップリファレンス回路の出力電圧が前記アナログ・デジタル変換器に入力されるように前記選択部を制御する
付記４に記載のアナログ・デジタル変換装置。
前記制御部は、前記レギュレータ回路の出力電圧が所定範囲内にある場合に、前記バンドギャップリファレンス回路の出力電圧が前記アナログ・デジタル変換器に入力されるように前記選択部を制御する
付記４に記載のアナログ・デジタル変換装置。
【符号の説明】
【0049】
１０、１０Ｘ アナログ・デジタル変換装置
１１ バンドギャップリファレンス回路
１２ レギュレータ回路
１３ アナログ・デジタル変換器
１４ 選択部
１５ 補正部
１６ 制御部
２０ 負荷
１１ バンドギャップリファレンス回路
１２ レギュレータ回路
１３ アナログ・デジタル変換器
１４ 選択部
１５ 補正部
１６ 制御部
２０ 負荷
【図1】
【図2】
【図3】
【図4】
