知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024137356
(43)【公開日】2024-10-07
(54)【発明の名称】光検出装置及び電子機器
(51)【国際特許分類】
H01L 27/146 20060101AFI20240927BHJP
H01L 21/76 20060101ALI20240927BHJP
【ＦＩ】
H01L27/146 A
H01L21/76 L
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023048849
(22)【出願日】2023-03-24
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(74)【代理人】
【識別番号】100114177
【弁理士】
【氏名又は名称】小林 龍
(74)【代理人】
【識別番号】100066980
【弁理士】
【氏名又は名称】森 哲也
(72)【発明者】
【氏名】今井 愼一
(72)【発明者】
【氏名】野中 信
(72)【発明者】
【氏名】塩山 正真
【テーマコード（参考）】
4M118
5F032
【Ｆターム（参考）】
4M118AA10
4M118AB01
4M118BA14
4M118CA03
4M118CA22
4M118DD04
4M118EA14
4M118FA06
4M118FA26
4M118FA27
4M118FA28
4M118FA33
4M118FA38
4M118GA02
4M118GB03
4M118GB07
4M118GB13
4M118GC07
4M118GD03
4M118GD04
4M118HA30
5F032AA35
5F032AA45
5F032AA47
5F032AA67
5F032AA70
5F032AA77
5F032AA78
5F032CA17
5F032CA21
5F032DA16
5F032DA33
5F032DA34
(57)【要約】
【課題】微細化に対応した光検出装置を提供する。
【解決手段】光検出装置は、一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した第１半導体層と、セル領域同士の間を区画しているトレンチ分離壁と、トレンチ分離壁の素子形成面寄りの端部に設けられ、平面視で、幅方向に沿った寸法がトレンチ分離壁の幅方向に沿った寸法より大きく、且つ絶縁材料からなる絶縁領域と、を備え、セル領域には光電変換部が構成されていて、セル領域は、絶縁領域のトレンチ分離壁側の面とは反対側の面に設けられた第１半導体領域を含む。
【選択図】図４Ａ
【解決手段】光検出装置は、一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した第１半導体層と、セル領域同士の間を区画しているトレンチ分離壁と、トレンチ分離壁の素子形成面寄りの端部に設けられ、平面視で、幅方向に沿った寸法がトレンチ分離壁の幅方向に沿った寸法より大きく、且つ絶縁材料からなる絶縁領域と、を備え、セル領域には光電変換部が構成されていて、セル領域は、絶縁領域のトレンチ分離壁側の面とは反対側の面に設けられた第１半導体領域を含む。
【選択図】図４Ａ
【特許請求の範囲】
【請求項1】
一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した第１半導体層と、
前記セル領域同士の間を区画しているトレンチ分離壁と、
前記トレンチ分離壁の前記素子形成面寄りの端部に設けられ、平面視で、幅方向に沿った寸法が前記トレンチ分離壁の幅方向に沿った寸法より大きく、且つ絶縁材料からなる絶縁領域と、を備え、
前記セル領域には光電変換部が構成されていて、
前記セル領域は、前記絶縁領域の前記トレンチ分離壁側の面とは反対側の面に設けられた第１半導体領域を含む、
光検出装置。
前記セル領域同士の間を区画しているトレンチ分離壁と、
前記トレンチ分離壁の前記素子形成面寄りの端部に設けられ、平面視で、幅方向に沿った寸法が前記トレンチ分離壁の幅方向に沿った寸法より大きく、且つ絶縁材料からなる絶縁領域と、を備え、
前記セル領域には光電変換部が構成されていて、
前記セル領域は、前記絶縁領域の前記トレンチ分離壁側の面とは反対側の面に設けられた第１半導体領域を含む、
光検出装置。
【請求項2】
胴部と前記胴部の一方の端部に一方の面が接続された頭部とを有した電極を備え、
前記セル領域のうち前記第１半導体領域の少なくとも一部を含む領域には、電荷蓄積領域が構成されていて、
前記胴部の他方の端部は、前記絶縁領域の前記素子形成面寄りの面に接し、
前記電極は、前記胴部の側面と前記頭部の一方の面とを介して、前記電荷蓄積領域に接している、
請求項１に記載の光検出装置。
前記セル領域のうち前記第１半導体領域の少なくとも一部を含む領域には、電荷蓄積領域が構成されていて、
前記胴部の他方の端部は、前記絶縁領域の前記素子形成面寄りの面に接し、
前記電極は、前記胴部の側面と前記頭部の一方の面とを介して、前記電荷蓄積領域に接している、
請求項１に記載の光検出装置。
【請求項3】
前記胴部の側面と前記頭部の一方の面とは、前記電荷蓄積領域が構成された前記第１半導体領域に接している、請求項２に記載の光検出装置。
【請求項4】
前記電極は、それぞれ異なる前記セル領域に設けられた複数の前記電荷蓄積領域に接している、請求項２に記載の光検出装置。
【請求項5】
縦断面視において、前記胴部を介して対向する２つの前記電荷蓄積領域同士の間の距離をｂとし、前記絶縁領域の水平方向に沿った寸法をａとした場合、ｂ＜ａの関係を満たす、請求項４に記載の光検出装置。
【請求項6】
前記縦断面視において、前記頭部の水平方向に沿った寸法をｃとした場合、ｂ≦ｃの関係を満たす、請求項５に記載の光検出装置。
【請求項7】
２行２列の４つの前記セル領域において、平面視で、前記電荷蓄積領域は、前記セル領域の互いに対向する角部に設けられていて、
前記胴部は、行方向及び厚み方向に沿って延在する第１延在部分と、列方向及び厚み方向に沿って延在し且つ平面視で前記第１延在部分に交差する第２延在部分とを有し、
前記電荷蓄積領域は、前記第１延在部分と前記第２延在部分とにより構成された凹角部で前記胴部に接している、請求項４に記載の光検出装置。
前記胴部は、行方向及び厚み方向に沿って延在する第１延在部分と、列方向及び厚み方向に沿って延在し且つ平面視で前記第１延在部分に交差する第２延在部分とを有し、
前記電荷蓄積領域は、前記第１延在部分と前記第２延在部分とにより構成された凹角部で前記胴部に接している、請求項４に記載の光検出装置。
【請求項8】
コンタクト胴部と前記コンタクト胴部の一方の端部に一方の面が接続されたコンタクト頭部とを有したコンタクト電極を備え、
前記セル領域のうち前記第１半導体領域の少なくとも一部を含む領域には、前記コンタクト電極を介して基準電位に固定されたコンタクト領域が構成されていて、
前記コンタクト胴部の他方の端部は、前記絶縁領域の前記素子形成面寄りの面に接し、
前記コンタクト電極は、前記コンタクト胴部の側面及び前記コンタクト頭部の一方の面を介して、前記コンタクト領域に接している、
請求項２に記載の光検出装置。
前記セル領域のうち前記第１半導体領域の少なくとも一部を含む領域には、前記コンタクト電極を介して基準電位に固定されたコンタクト領域が構成されていて、
前記コンタクト胴部の他方の端部は、前記絶縁領域の前記素子形成面寄りの面に接し、
前記コンタクト電極は、前記コンタクト胴部の側面及び前記コンタクト頭部の一方の面を介して、前記コンタクト領域に接している、
請求項２に記載の光検出装置。
【請求項9】
前記絶縁領域は、平面視で前記トレンチ分離壁が設けられた場所全体に対して設けられている、請求項２に記載の光検出装置。
【請求項10】
前記第１半導体領域は、前記素子形成面において、前記セル領域の縁部全体に亘って設けられている、請求項２に記載の光検出装置。
【請求項11】
前記第１半導体領域は、前記素子形成面において、前記セル領域の角部にのみ設けられている、請求項２に記載の光検出装置。
【請求項12】
前記電荷蓄積領域は前記セル領域のうち前記第１半導体領域のみからなる領域に構成されていて、平面視で前記電荷蓄積領域の全体が前記絶縁領域に重なっている、請求項２に記載の光検出装置。
【請求項13】
縦断面視において、前記胴部を介して対向する２つの前記電荷蓄積領域同士の間の距離をｂとし、前記頭部の水平方向に沿った寸法をｃとし、前記電荷蓄積領域の水平方向に沿った寸法をｄとした場合、ｃ≧２ｄ＋ｂの関係を満たす、請求項１２に記載の光検出装置。
【請求項14】
縦断面視において、前記胴部を介して対向する２つの前記電荷蓄積領域が水平方向に沿って占める幅は、同断面視における前記絶縁領域の水平方向に沿った寸法以下である、請求項１２に記載の光検出装置。
【請求項15】
隣り合う２つの前記セル領域と、隣り合う２つの前記セル領域同士の間で信号電荷が移動可能な経路とを有する位相差検出部を有し、
前記トレンチ分離壁のうち前記位相差検出部内の２つの前記セル領域同士の間に位置する部分を第１トレンチ分離壁とした場合、前記第１半導体領域は、平面視で前記第１トレンチ分離壁に重なる位置に設けられていて、前記位相差検出部内の２つの前記セル領域同士を接続し、
前記経路は、前記第１半導体領域に構成されている、
請求項１に記載の光検出装置。
前記トレンチ分離壁のうち前記位相差検出部内の２つの前記セル領域同士の間に位置する部分を第１トレンチ分離壁とした場合、前記第１半導体領域は、平面視で前記第１トレンチ分離壁に重なる位置に設けられていて、前記位相差検出部内の２つの前記セル領域同士を接続し、
前記経路は、前記第１半導体領域に構成されている、
請求項１に記載の光検出装置。
【請求項16】
前記第１トレンチ分離壁の前記素子形成面側の端部は、一部分が他の部分より厚み方向に沿って窪んでいて、
前記絶縁領域及び前記第１半導体領域は、前記端部のうち窪んだ部分にのみ設けられている、請求項１５に記載の光検出装置。
前記絶縁領域及び前記第１半導体領域は、前記端部のうち窪んだ部分にのみ設けられている、請求項１５に記載の光検出装置。
【請求項17】
前記第１トレンチ分離壁の前記窪んだ部分の側壁と前記第１半導体領域との間には、絶縁材料からなる絶縁分離領域が設けられている、請求項１６に記載の光検出装置。
【請求項18】
前記トレンチ分離壁の前記素子形成面側の端部は、一部分が他の部分より厚み方向に沿って窪んでいて、
前記絶縁領域及び前記第１半導体領域は、前記端部のうち窪んだ部分にのみ設けられていて、
前記第１半導体領域には、前記電荷蓄積領域、又は基準電位に固定されたコンタクト領域が構成されている、請求項２に記載の光検出装置。
前記絶縁領域及び前記第１半導体領域は、前記端部のうち窪んだ部分にのみ設けられていて、
前記第１半導体領域には、前記電荷蓄積領域、又は基準電位に固定されたコンタクト領域が構成されている、請求項２に記載の光検出装置。
【請求項19】
前記トレンチ分離壁の前記窪んだ部分の側壁と前記第１半導体領域との間には、絶縁材料からなる絶縁分離領域が設けられている、請求項１８に記載の光検出装置。
【請求項20】
光検出装置と、前記光検出装置に被写体からの像光を結像させる光学系と、を備え、
前記光検出装置は、
一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した第１半導体層と、
前記セル領域同士の間を区画しているトレンチ分離壁と、
前記トレンチ分離壁の前記素子形成面寄りの端部に設けられ、平面視で、幅方向に沿った寸法が前記トレンチ分離壁の幅方向に沿った寸法より大きく、且つ絶縁材料からなる絶縁領域と、を備え、
前記セル領域には光電変換部が構成されていて、
前記セル領域は、前記絶縁領域の前記トレンチ分離壁側の面とは反対側の面に設けられた第１半導体領域を含む、
電子機器。
前記光検出装置は、
一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した第１半導体層と、
前記セル領域同士の間を区画しているトレンチ分離壁と、
前記トレンチ分離壁の前記素子形成面寄りの端部に設けられ、平面視で、幅方向に沿った寸法が前記トレンチ分離壁の幅方向に沿った寸法より大きく、且つ絶縁材料からなる絶縁領域と、を備え、
前記セル領域には光電変換部が構成されていて、
前記セル領域は、前記絶縁領域の前記トレンチ分離壁側の面とは反対側の面に設けられた第１半導体領域を含む、
電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本技術（本開示に係る技術）は、光検出装置及び電子機器に関し、特に、微細化に対応した光検出装置及び電子機器に関する。
【背景技術】
【0002】
近年、画素のさらなる微細化が望まれている。画素の微細化に伴い、半導体領域を区画する分離構造としてトレンチ分離を用いる場合がある（例えば特許文献１）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２２－５５３５６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
画素のさらなる微細化は、容易に実現できるとは限らなかった。
【0005】
本技術は、微細化に対応した光検出装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【0006】
本技術の一態様に係る光検出装置は、一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した第１半導体層と、上記セル領域同士の間を区画しているトレンチ分離壁と、上記トレンチ分離壁の上記素子形成面寄りの端部に設けられ、平面視で、幅方向に沿った寸法が上記トレンチ分離壁の幅方向に沿った寸法より大きく、且つ絶縁材料からなる絶縁領域と、を備え、上記セル領域には光電変換部が構成されていて、上記セル領域は、上記絶縁領域の上記トレンチ分離壁側の面とは反対側の面に設けられた第１半導体領域を含む。
【0007】
本技術の一態様に係る電子機器は、上記光検出装置と、上記光検出装置に被写体からの像光を結像させる光学系と、を備える。
【図面の簡単な説明】
【0008】
【図1】本技術の第１実施形態に係る光検出装置の一構成例を示すチップレイアウト図である。
【図2】本技術の第１実施形態に係る光検出装置の一構成例を示すブロック図である。
【図3】本技術の第１実施形態に係る光検出装置の画素の等価回路図である。
【図4A】本技術の第１実施形態に係る光検出装置が有する画素の断面構成を示す縦断面図である。
【図4D】第１実施形態に係る第１半導体層の第１の面側における、電極と、電荷蓄積領域と、コンタクト領域と、第１半導体領域と、第２半導体領域と、の位置関係を示す説明図である。
【図4H】第１実施形態に係る胴部を平面視した平面図である。
【図5A】本技術の第１実施形態に係る光検出装置の製造方法を示す工程断面図である。
【図6】比較例に係る光検出装置が有する電極及び電荷蓄積領域の断面構成を示す縦断面図である。
【図7A】本技術の第１実施形態の変形例１に係る光検出装置が有する第１半導体層の第１の面側における、電極と、電荷蓄積領域と、第１半導体領域と、第２半導体領域と、の位置関係を示す説明図である。
【図8A】本技術の第１実施形態の変形例１に係る光検出装置の製造方法を示す工程断面図である。
【図9B】本技術の第１実施形態の変形例１に係る光検出装置において、セル領域の角部のみにシリコンがエピタキシャル成長された様子を示す説明図である。
【図10】平面視において、第１実施形態の変形例２に係る光検出装置１が有するゲート電極及び電極を示す説明図である。
【図11】平面視において、第１実施形態の変形例３に係る光検出装置１が有するゲート電極及び電極を示す説明図である。
【図12】平面視において、第１実施形態の変形例４に係る光検出装置１が有するゲート電極及び電極を示す説明図である。
【図13】平面視において、第１実施形態の変形例５に係る光検出装置１が有する電極を示す説明図である。
【図14A】本技術の第２実施形態に係る光検出装置おいて、胴部を横切る切断線に沿った平面で電極と、電荷蓄積領域と、絶縁領域と、を断面視した断面構成を示す縦断面図である。
【図14B】本技術の第２実施形態に係る光検出装置おいて、平面視における電荷蓄積領域と電極との間の位置関係及び寸法関係を示す説明図である。
【図15A】本技術の第２実施形態に係る光検出装置の製造方法を示す工程断面図である。
【図16】比較例に係る光検出装置が有するゲート電極及び電荷蓄積領域の、平面視における位置関係を示す説明図である。
【図17】本技術の第２実施形態に係る光検出装置が有するゲート電極及び電荷蓄積領域の、平面視における位置関係を示す説明図である。
【図18A】本技術の第２実施形態の変形例１に係る光検出装置が有するゲート電極及び電荷蓄積領域の、平面視における位置関係を示す説明図である。
【図18B】本技術の第２実施形態の変形例１に係る光検出装置が有するゲート電極及び電荷蓄積領域の、平面視における位置関係を示す説明図である。
【図19A】本技術の第２実施形態の変形例２に係る光検出装置の製造方法を示す工程断面図である。
【図20A】本技術の第３実施形態に係る光検出装置が有する位相差検出部の断面構成を示す縦断面図である。
【図20B】本技術の第３実施形態に係る位相差検出部の第１の面側における、第１半導体領域と、第１トレンチ分離壁と、の位置関係を示す説明図である。
【図20D】本技術の第３実施形態に係る２行２列に配列された４つの位相差検出部の、第１の面側における構成を示す説明図である。
【図21】本技術の第３実施形態に係る光検出装置の製造方法において、第１の面Ｓ１側からエッチングにより溝を形成する際に用いられるレジストパターンを示す平面図である。
【図22】本技術の第３実施形態に係る光検出装置の製造方法において、形成された絶縁領域の平面視における形状及び位置を示している。
【図23】本技術の第３実施形態に係る光検出装置の製造方法において、エピタキシャル成長により形成された第１半導体領域を示す縦断面図である。
【図24】比較例に係る光検出装置が有する画素の断面構成を示す縦断面図である。
【図25A】本技術の第３実施形態の変形例１に係る２行２列に配列された４つの位相差検出部の、第１の面側における構成を示す説明図である。
【図26】本技術の第３実施形態の変形例１に係る光検出装置の製造方法において、絶縁膜の不要な部分を除去して絶縁領域を得るためのエッチバックを行う際に用いられるレジストパターンを示す平面図である。
【図27】本技術の第３実施形態の変形例２に係る光検出装置が有する電荷蓄積領域の、第１の面Ｓ１側における平面構成を示す説明図である。
【図28】本技術の第３実施形態の変形例３に係る光検出装置が有する電荷蓄積領域の、第１の面Ｓ１側における平面構成を示す説明図である。
【図29】電子機器の概略的な構成の一例を示すブロック図である。
【発明を実施するための形態】
【0009】
以下、本技術を実施するための好適な形態について図面を参照しながら説明する。なお、以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。
【0010】
以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。又、本技術を説明するのに適した図面を採用しているため、図面相互間において構成の相違がある場合がある。
【0011】
また、以下に示す実施形態は、本技術の技術的思想を具体化するための装置や方法を例示するものであって、本技術の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本技術の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
【0012】
説明は以下の順序で行う。
１．第１実施形態
２．第２実施形態
３．第３実施形態
４．第４実施形態
電子機器への応用例
１．第１実施形態
２．第２実施形態
３．第３実施形態
４．第４実施形態
電子機器への応用例
【0013】
［第１実施形態］
この実施形態では、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである光検出装置に本技術を適用した一例について説明する。
この実施形態では、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである光検出装置に本技術を適用した一例について説明する。
【0014】
≪光検出装置の全体構成≫
まず、光検出装置１の全体構成について説明する。図１に示すように、本技術の第１実施形態に係る光検出装置１は、平面視したときの二次元平面形状が方形状の半導体チップ２を主体に構成されている。すなわち、光検出装置１は、半導体チップ２に搭載されている。この光検出装置１は、図２９に示すように、光学系（光学レンズ）１０２を介して被写体からの像光（入射光１０６）を取り込み、撮像面上に結像された入射光１０６の光量を画素単位で電気信号に変換して画素信号として出力する。
まず、光検出装置１の全体構成について説明する。図１に示すように、本技術の第１実施形態に係る光検出装置１は、平面視したときの二次元平面形状が方形状の半導体チップ２を主体に構成されている。すなわち、光検出装置１は、半導体チップ２に搭載されている。この光検出装置１は、図２９に示すように、光学系（光学レンズ）１０２を介して被写体からの像光（入射光１０６）を取り込み、撮像面上に結像された入射光１０６の光量を画素単位で電気信号に変換して画素信号として出力する。
【0015】
図１に示すように、光検出装置１が搭載された半導体チップ２は、互いに交差するＸ方向及びＹ方向を含む二次元平面において、中央部に設けられた方形状の画素領域２Ａと、この画素領域２Ａの外側に画素領域２Ａを囲むようにして設けられた周辺領域２Ｂとを備えている。画素領域２Ａは、例えば図２９に示す光学系１０２により集光される光を受光する受光面である。そして、画素領域２Ａには、Ｘ方向及びＹ方向を含む二次元平面において複数の画素３が行列状に配置されている。換言すれば、画素３は、二次元平面内で互いに交差するＸ方向（例えば行方向）及びＹ方向（例えば列方向）のそれぞれの方向に繰り返し配置されている。なお、本実施形態においては、一例としてＸ方向とＹ方向とが直交している。また、Ｘ方向とＹ方向との両方に直交する方向がＺ方向（厚み方向、積層方向）である。また、Ｚ方向に垂直な方向が水平方向である。
【0016】
図１に示すように、周辺領域２Ｂには、複数のボンディングパッド１４が配置されている。複数のボンディングパッド１４の各々は、例えば、半導体チップ２の二次元平面における４つの辺の各々の辺に沿って配列されている。複数のボンディングパッド１４の各々は、半導体チップ２を外部装置と電気的に接続する際に用いられる入出力端子である。
【0017】
＜ロジック回路＞
図２に示すように、半導体チップ２は、ロジック回路１３を備えている。ロジック回路１３は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７及び制御回路８などを含んでいる。ロジック回路１３は、電界効果トランジスタとして、例えば、ｎチャネル導電型のＭＯＳＦＥＴ（Ｍetal Ｏxide Ｓemiconductor Ｆield Ｅffect Ｔransistor）及びｐチャネル導電型のＭＯＳＦＥＴを有するＣＭＯＳ（Ｃomplenentary ＭＯＳ）回路で構成されている。
図２に示すように、半導体チップ２は、ロジック回路１３を備えている。ロジック回路１３は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７及び制御回路８などを含んでいる。ロジック回路１３は、電界効果トランジスタとして、例えば、ｎチャネル導電型のＭＯＳＦＥＴ（Ｍetal Ｏxide Ｓemiconductor Ｆield Ｅffect Ｔransistor）及びｐチャネル導電型のＭＯＳＦＥＴを有するＣＭＯＳ（Ｃomplenentary ＭＯＳ）回路で構成されている。
【0018】
垂直駆動回路４は、例えばシフトレジスタによって構成されている。垂直駆動回路４は、所望の画素駆動線１０を順次選択し、選択した画素駆動線１０に画素３を駆動するためのパルスを供給し、各画素３を行単位で駆動する。即ち、垂直駆動回路４は、画素領域２Ａの各画素３を行単位で順次垂直方向に選択走査し、各画素３の光電変換素子が受光量に応じて生成した信号電荷に基づく画素３からの画素信号を、垂直信号線１１を通してカラム信号処理回路５に供給する。
【0019】
カラム信号処理回路５は、例えば画素３の列毎に配置されており、１行分の画素３から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのＣＤＳ（Correlated Double Sampling：相関２重サンプリング）及びＡＤ（Analog Digital）変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１２との間に接続されて設けられる。
【0020】
水平駆動回路６は、例えばシフトレジスタによって構成されている。水平駆動回路６は、水平走査パルスをカラム信号処理回路５に順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から信号処理が行われた画素信号を水平信号線１２に出力させる。
【0021】
出力回路７は、カラム信号処理回路５の各々から水平信号線１２を通して順次に供給される画素信号に対し、信号処理を行って出力する。信号処理としては、例えば、バッファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。
【0022】
制御回路８は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等に出力する。
【0023】
＜画素＞
図３は、画素３の一構成例を示す等価回路図である。図示の例では、複数の画素３が、１つの読出し回路１５を共有している。より具体的には、４つの画素３が、１つの読出し回路１５を共有している。画素３のそれぞれは、光電変換素子ＰＤと、光電変換素子ＰＤで光電変換された信号電荷を電荷蓄積領域ＦＤに転送する転送トランジスタＴＲと、電荷蓄積領域（フローティングディフュージョン：Ｆloating Ｄiffusion）ＦＤと、を備えている。読出し回路１５は、電荷蓄積領域ＦＤの後段に接続されている。
図３は、画素３の一構成例を示す等価回路図である。図示の例では、複数の画素３が、１つの読出し回路１５を共有している。より具体的には、４つの画素３が、１つの読出し回路１５を共有している。画素３のそれぞれは、光電変換素子ＰＤと、光電変換素子ＰＤで光電変換された信号電荷を電荷蓄積領域ＦＤに転送する転送トランジスタＴＲと、電荷蓄積領域（フローティングディフュージョン：Ｆloating Ｄiffusion）ＦＤと、を備えている。読出し回路１５は、電荷蓄積領域ＦＤの後段に接続されている。
【0024】
光電変換素子ＰＤは、受光量に応じた信号電荷を生成する。光電変換素子ＰＤはまた、生成された信号電荷を一時的に蓄積（保持）する。光電変換素子ＰＤは、カソード側が転送トランジスタＴＲのソース領域と電気的に接続され、アノード側が基準電位線（例えばグランド）と電気的に接続されている。光電変換素子ＰＤとしては、例えばフォトダイオードが用いられている。
【0025】
転送トランジスタＴＲのドレイン領域は、電荷蓄積領域ＦＤと電気的に接続されている。転送トランジスタＴＲのゲート電極は、画素駆動線１０（図２参照）のうちの転送トランジスタ駆動線と電気的に接続されている。
【0026】
電荷蓄積領域ＦＤは、光電変換素子ＰＤから転送トランジスタＴＲを介して転送された信号電荷を一時的に蓄積して保持する。
【0027】
読出し回路１５は、電荷蓄積領域ＦＤに蓄積された信号電荷を読み出し、信号電荷に基づく画素信号を出力する。読出し回路１５は、これに限定されないが、画素トランジスタとして、例えば、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬと、リセットトランジスタＲＳＴと、を備えている。これらのトランジスタ（ＡＭＰ，ＳＥＬ，ＲＳＴ）は、例えば、酸化シリコン膜（ＳｉＯ２膜）からなるゲート絶縁膜と、ゲート電極と、ソース領域及びドレイン領域として機能する一対の主電極領域と、を有するＭＯＳＦＥＴで構成されている。また、これらのトランジスタとしては、ゲート絶縁膜が窒化シリコン膜（Ｓｉ３Ｎ４膜）、或いは窒化シリコン膜及び酸化シリコン膜などの積層膜からなるＭＩＳＦＥＴ（Ｍetal Ｉnsulator Ｓemiconductor ＦＥＴ）でも構わない。
【0028】
増幅トランジスタＡＭＰは、ソース領域が選択トランジスタＳＥＬのドレイン領域と電気的に接続され、ドレイン領域が電源線Ｖｄｄ及びリセットトランジスタのドレイン領域と電気的に接続されている。そして、増幅トランジスタＡＭＰのゲート電極は、電荷蓄積領域ＦＤ及びリセットトランジスタＲＳＴのソース領域と電気的に接続されている。
【0029】
選択トランジスタＳＥＬは、ソース領域が垂直信号線１１（ＶＳＬ）と電気的に接続され、ドレインが増幅トランジスタＡＭＰのソース領域と電気的に接続されている。そして、選択トランジスタＳＥＬのゲート電極は、画素駆動線１０（図２参照）のうちの選択トランジスタ駆動線と電気的に接続されている。
【0030】
リセットトランジスタＲＳＴは、ソース領域が電荷蓄積領域ＦＤ及び増幅トランジスタＡＭＰのゲート電極と電気的に接続され、ドレイン領域が電源線Ｖｄｄ及び増幅トランジスタＡＭＰのドレイン領域と電気的に接続されている。リセットトランジスタＲＳＴのゲート電極は、画素駆動線１０（図２参照）のうちのリセットトランジスタ駆動線と電気的に接続されている。
【0031】
≪光検出装置の具体的な構成≫
次に、光検出装置１の具体的な構成について、図４Ａから図４Ｈまでを用いて説明する。なお、図面によっては、バリアメタル層及びトランジスタのゲート絶縁膜の記載を省略している場合がある。
次に、光検出装置１の具体的な構成について、図４Ａから図４Ｈまでを用いて説明する。なお、図面によっては、バリアメタル層及びトランジスタのゲート絶縁膜の記載を省略している場合がある。
【0032】
＜光検出装置の積層構造＞
図４Ａは、図４Ｂ及び図４Ｃ等のＡ－Ａ切断線に沿って断面視した時の断面構成を示す横断面図である。図４Ａに示すように、光検出装置１（半導体チップ２）は、例えば、一方の面が第１の面Ｓ１であり他方の面が第２の面Ｓ２である第１半導体層２０と、第１配線層３０と、第２半導体層４０と、第２配線層５０と、図示を省略した第３半導体層と、をその順で積層した積層構造を有する。また、光検出装置１（半導体チップ２）は、第２の面Ｓ２側に光入射面側積層体６０を有する。
図４Ａは、図４Ｂ及び図４Ｃ等のＡ－Ａ切断線に沿って断面視した時の断面構成を示す横断面図である。図４Ａに示すように、光検出装置１（半導体チップ２）は、例えば、一方の面が第１の面Ｓ１であり他方の面が第２の面Ｓ２である第１半導体層２０と、第１配線層３０と、第２半導体層４０と、第２配線層５０と、図示を省略した第３半導体層と、をその順で積層した積層構造を有する。また、光検出装置１（半導体チップ２）は、第２の面Ｓ２側に光入射面側積層体６０を有する。
【0033】
＜第１半導体層＞
第１半導体層２０は、半導体基板で構成されている。第１半導体層２０は、これには限定されないが、例えば、主に単結晶シリコン（Ｓｉ）基板で構成されている。なお、第１の面Ｓ１を素子形成面又は主面と呼び、第２の面Ｓ２を光入射面又は裏面と呼ぶこともある。第１半導体層２０の画素領域２Ａに相当する部分には、平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域２０ａが設けられている。セル領域２０ａは、画素３毎に設けられている。例えば、分離領域２０ｂで区画された島状のセル領域２０ａが画素３毎に設けられている。なお、画素３の数は、図４Ａに限定されるものではない。
第１半導体層２０は、半導体基板で構成されている。第１半導体層２０は、これには限定されないが、例えば、主に単結晶シリコン（Ｓｉ）基板で構成されている。なお、第１の面Ｓ１を素子形成面又は主面と呼び、第２の面Ｓ２を光入射面又は裏面と呼ぶこともある。第１半導体層２０の画素領域２Ａに相当する部分には、平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域２０ａが設けられている。セル領域２０ａは、画素３毎に設けられている。例えば、分離領域２０ｂで区画された島状のセル領域２０ａが画素３毎に設けられている。なお、画素３の数は、図４Ａに限定されるものではない。
【0034】
セル領域２０ａには、半導体領域２１と、半導体領域２２とが構成されている。半導体領域２１は、第１導電型（例えばｐ型）又は真正半導体（ｉ型）であり、本実施形態では第１導電型（例えばｐ型）として、説明する。半導体領域２２は第２導電型（例えばｎ型）である。そして、セル領域２０ａには、図３に示した光電変換素子ＰＤが構成されていて、入射した光を光電変換し、信号電荷を生成する。以下、半導体領域２２を、光電変換部２２と呼ぶ場合がある。
【0035】
図４Ａに示すように、セル領域２０ａには、第２導電型（例えばｎ型）の半導体領域２３と、第１導電型（例えばｐ型）の半導体領域２４とが構成されている。半導体領域２３は、図３に示した電荷蓄積領域ＦＤに相当する。以下、半導体領域２３を電荷蓄積領域ＦＤと呼ぶ。電荷蓄積領域ＦＤは、光電変換部２２より不純物濃度が高い拡散領域である。半導体領域２４は、半導体領域２１を基準電位に固定するための配線が接続されるコンタクト領域である。以下、半導体領域２４をコンタクト領域２４と呼ぶ。コンタクト領域２４は、半導体領域２１より不純物濃度が高い拡散領域である。電荷蓄積領域ＦＤ及びコンタクト領域２４は、厚み方向において第１の面Ｓ１寄りの位置に設けられていて、第１の面Ｓ１に臨んでいても良い。また、セル領域２０ａは、図４Ｄに示す第１半導体領域２０ａ１を含む。第１半導体領域２０ａ１については、別途詳細に説明する。
【0036】
図４Ａに示すように、セル領域２０ａには、例えば、トランジスタＴ１が設けられている。トランジスタＴ１は、第１半導体層２０の第１の面Ｓ１寄りの位置に設けられている。トランジスタＴ１は、例えば、図３に示した転送トランジスタＴＲである。以下、トランジスタＴ１を転送トランジスタＴ１と呼ぶ。
【0037】
図４Ａに示すように、分離領域２０ｂには、セル領域２０ａ同士の間を区画する分離構造が設けられている。分離構造は、不純物分離構造及びトレンチ分離壁等の公知の構造であっても良い。本実施形態では、分離構造が図４Ａに示すトレンチ分離壁２５であるとして説明する。トレンチ分離壁２５は、第１半導体層２０の分離領域２０ｂに厚み方向に沿って溝ＦＴＩを形成し、溝ＦＴＩ内に分離材料を埋め込んだトレンチ構造である。トレンチ分離壁２５は、例えば、厚み方向に沿って第１の面Ｓ１から第２の面Ｓ２まで延在した溝ＦＴＩ内に分離材料を埋め込んだＦＴＩ（Full Trench Isolation）構造である。
【0038】
分離材料は、絶縁膜や金属などの公知の材料であっても良い。本実施形態では、トレンチ分離壁２５は、ポリシリコン２５ｂと、絶縁膜２５ａとを含んで構成されている。絶縁膜２５ａは、ポリシリコン２５ｂと半導体領域２１との間を絶縁している。図４Ｂは、図４ＡのＢ－Ｂ切断線に沿って断面視した時の断面構成を示す横断面図である。図４Ｂに示すように、トレンチ分離壁２５は、行方向及び厚み方向に沿って延在する部分と列方向及び厚み方向に沿って延在する部分とを有している。そして、行方向及び厚み方向に沿って延在する部分と列方向及び厚み方向に沿って延在する部分とが交差している。行方向及び厚み方向に沿って延在する部分と列方向及び厚み方向に沿って延在する部分とが交差する部分を、交差領域と呼ぶ。図４Ｂに示す例では、トレンチ分離壁２５は、平面視で行方向及び列方向に沿って格子状に設けられている。トレンチ分離壁２５の幅方向に沿った寸法は、Ｗ１である。
【0039】
図４Ｄに示すように、電荷蓄積領域ＦＤは、これには限定されないが、例えば、平面視でセル領域２０ａの角部に設けられている。より具体的には、１つの読出し回路１５を共有している２行２列の４つのセル領域２０ａにおいて、平面視で、電荷蓄積領域ＦＤは、セル領域２０ａの互いに対向する角部に設けられている。また、コンタクト領域２４は、これには限定されないが、例えば、平面視でセル領域２０ａの角部に設けられている。より具体的には、コンタクト領域２４は、セル領域２０ａの角部のうち電荷蓄積領域ＦＤが設けられた角部とは異なる角部に設けられている。２行２列の４つのセル領域２０ａにおいて、平面視で、コンタクト領域２４は、セル領域２０ａの互いに対向する角部に設けられている。
【0040】
＜絶縁領域＞
図４Ａに示すように、トレンチ分離壁２５の第１の面Ｓ１寄りの端部には、絶縁材料からなる絶縁領域２６が設けられている。絶縁領域２６は、一方の面（第２の面Ｓ２寄りの面）がトレンチ分離壁２５の第１の面Ｓ１寄りの端部に接している。図４Ｃは、図４ＡのＣ－Ｃ切断線に沿って断面視した時の断面構成を示す横断面図である。図４Ｃに示すように、絶縁領域２６は、平面視で、セル領域２０ａ同士の間を区画するように行方向及び列方向に沿って延在している。平面視で、絶縁領域２６は、トレンチ分離壁２５に沿って設けられ且つトレンチ分離壁２５に重なっている。より具体的には、平面視で、トレンチ分離壁２５の全体は、絶縁領域２６に重なっている。また、絶縁領域２６は、平面視でトレンチ分離壁２５が設けられた場所全体に対して設けられている。絶縁領域２６の幅方向に沿った寸法はＷ２であり、トレンチ分離壁２５の幅方向に沿った寸法Ｗ１より大きい（Ｗ２＞Ｗ１）。絶縁領域２６を構成する絶縁材料は、これには限定されないが、酸化シリコン（ＳｉＯ２）等の材料を挙げることができる。
図４Ａに示すように、トレンチ分離壁２５の第１の面Ｓ１寄りの端部には、絶縁材料からなる絶縁領域２６が設けられている。絶縁領域２６は、一方の面（第２の面Ｓ２寄りの面）がトレンチ分離壁２５の第１の面Ｓ１寄りの端部に接している。図４Ｃは、図４ＡのＣ－Ｃ切断線に沿って断面視した時の断面構成を示す横断面図である。図４Ｃに示すように、絶縁領域２６は、平面視で、セル領域２０ａ同士の間を区画するように行方向及び列方向に沿って延在している。平面視で、絶縁領域２６は、トレンチ分離壁２５に沿って設けられ且つトレンチ分離壁２５に重なっている。より具体的には、平面視で、トレンチ分離壁２５の全体は、絶縁領域２６に重なっている。また、絶縁領域２６は、平面視でトレンチ分離壁２５が設けられた場所全体に対して設けられている。絶縁領域２６の幅方向に沿った寸法はＷ２であり、トレンチ分離壁２５の幅方向に沿った寸法Ｗ１より大きい（Ｗ２＞Ｗ１）。絶縁領域２６を構成する絶縁材料は、これには限定されないが、酸化シリコン（ＳｉＯ２）等の材料を挙げることができる。
【0041】
図４Ｇは、図４ＤのＤ－Ｄ切断線に沿って断面視した時の断面構成を示す縦断面図である。図４Ｄ及び図４Ｇに示すように、絶縁領域２６の第１の面Ｓ１寄りの面には、セル領域２０ａ同士の間を区画するように行方向及び列方向に沿って延在した細幅絶縁領域２７が設けられている。
【0042】
図４Ｆは、図４ＤのＡ－Ａ切断線に沿った平面で断面視した時の断面構成の一部を拡大して示す縦断面図である。図４Ｆに示すように、電荷蓄積領域ＦＤが設けられている位置では、細幅絶縁領域２７が除去されて、電極７０が設けられている。平面視でコンタクト領域２４が設けられている位置についても同様の構成を有するため、図示及び説明を省略する場合がある。以下、コンタクト領域２４と電荷蓄積領域ＦＤとのうちの電荷蓄積領域ＦＤを例に説明する。コンタクト領域２４については、電荷蓄積領域ＦＤをコンタクト領域２４と読み替えれば良い。
【0043】
＜第１半導体領域＞
図４Ｆ及び図４Ｇに示すように、第１半導体領域２０ａ１は、厚み方向において、絶縁領域２６と第１の面Ｓ１との間に設けられていて、一方の面が絶縁領域２６の第１の面Ｓ１寄りの面に接し、他方の面が第１の面Ｓ１に臨んでいる。より具体的には、第１半導体領域２０ａ１は、セル領域２０ａのうち、絶縁領域２６の第１の面Ｓ１寄りの面に設けられた部分であり、且つ平面視で絶縁領域２６と重なる部分である。
図４Ｆ及び図４Ｇに示すように、第１半導体領域２０ａ１は、厚み方向において、絶縁領域２６と第１の面Ｓ１との間に設けられていて、一方の面が絶縁領域２６の第１の面Ｓ１寄りの面に接し、他方の面が第１の面Ｓ１に臨んでいる。より具体的には、第１半導体領域２０ａ１は、セル領域２０ａのうち、絶縁領域２６の第１の面Ｓ１寄りの面に設けられた部分であり、且つ平面視で絶縁領域２６と重なる部分である。
【0044】
図４Ｄは、第１の面Ｓ１側から第１半導体層２０を平面視した場合のセル領域２０ａを示す図である。図４Ｄに示すように、第１半導体領域２０ａ１は、セル領域２０ａ毎に設けられている。より具体的には、第１半導体領域２０ａ１は、平面視で第１の面Ｓ１側から観察すると、セル領域２０ａの縁部全体に亘って設けられている。隣接するセル領域２０ａの第１半導体領域２０ａ１同士は、間隔を空けて設けられていて、互いに接触していない。なお、セル領域２０ａのうち、平面視で絶縁領域２６より内側にある部分を第２半導体領域２０ａ２と呼び、第１半導体領域２０ａ１と区別する。
【0045】
図４Ｄに示すように、電荷蓄積領域ＦＤは、セル領域２０ａのうち第１半導体領域２０ａ１の少なくとも一部を含む領域に構成されている。より具体的には、電荷蓄積領域ＦＤは、セル領域２０ａのうち第１半導体領域２０ａ１と第２半導体領域２０ａ２との両方を含む領域に構成されている。
【0046】
＜電極＞
図４Ａに示すように、光検出装置１は電極７０を有している。電極７０には、電荷蓄積領域ＦＤに電気的に接続された電極７０と、コンタクト領域２４に電気的に接続された電極７０とがあるが、両者の構成は同様なので、ここでは、電荷蓄積領域ＦＤに電気的に接続された電極７０を例として説明する。
図４Ａに示すように、光検出装置１は電極７０を有している。電極７０には、電荷蓄積領域ＦＤに電気的に接続された電極７０と、コンタクト領域２４に電気的に接続された電極７０とがあるが、両者の構成は同様なので、ここでは、電荷蓄積領域ＦＤに電気的に接続された電極７０を例として説明する。
【0047】
電極７０は、読出し回路１５に接続された配線と各画素３の電荷蓄積領域ＦＤとを接続する電極であり、１つの読出し回路１５を共有する複数（本実施形態では４つ）の画素３に対して１つ設けられている。図４Ｅに示すように、電極７０は、胴部７１と胴部７１の一方の端部に一方の面が接続された頭部７２とを有する。図４Ｆに示すように、胴部７１の他方の端部は、絶縁領域２６の第１の面Ｓ１寄りの面（すなわち、トレンチ分離壁２５側とは反対側の面）に接していて、電極７０は、胴部７１の側面及び頭部７２の一方の面（第１半導体層２０側の面）を介して、電荷蓄積領域ＦＤに接している。より具体的には、電極７０の胴部７１の側面及び頭部７２の一方の面は、第１半導体領域２０ａ１のうち電荷蓄積領域ＦＤが構成された部分に接している。なお、これは、電極７０の胴部７１の側面及び頭部７２の一方の面が、電荷蓄積領域ＦＤが構成された第２半導体領域２０ａ２に接することを排除するものではない。胴部７１の側面とは、胴部７１の一方の端部と他方の端部とを接続する面である。そして、頭部７２の他方の面は第１配線層３０に臨んでいて、配線３２が接続されている。また、図４Ｅ及び図４Ｆに示すように、頭部７２は水平方向に沿って板状に延在し、頭部７２の一方の面の面積は胴部７１の一方の端部の面積より大きい。そのため、図４Ｅに示すように、縦断面視で頭部７２は胴部７１から水平方向に張り出して、電荷蓄積領域ＦＤに接することができる。図４Ｄに示すように、平面視で、電極７０は電荷蓄積領域ＦＤ同士が対向した位置に設けられている。そして胴部７１は、図４Ｅに示すように、セル領域２０ａ同士の間、より具体的には電荷蓄積領域ＦＤ同士の間を分離（区画）している。
【0048】
１つの電極７０は、１つの読出し回路１５を共有する複数の電荷蓄積領域ＦＤに接している。より具体的には、１つの電極７０は、それぞれ異なるセル領域２０ａに設けられた複数（本実施形態では４つ）の電荷蓄積領域ＦＤに接している。図４Ｈに示すように、胴部７１は、行方向及び厚み方向に沿って延在する第１延在部分７１ｘと、列方向及び厚み方向に沿って延在する第２延在部分７１ｙと、を有する。平面視で、第１延在部分７１ｘと第２延在部分７１ｙとは、互いに中央部で交差し、より具体的には直交している。この交差している部分を交差部分７１ｃと呼ぶ。そして、第１延在部分７１ｘと第２延在部分７１ｙとにより構成された胴部７１の４つの凹角部のそれぞれに、電荷蓄積領域ＦＤが接している。
【0049】
図４Ｆは、図４ＤのＡ－Ａ切断線に沿った平面で断面視した時の断面構成の一部を示す縦断面図である。図４Ｆの縦断面視における胴部７１を介して対向する２つの電荷蓄積領域ＦＤ同士の間の距離をｂとし、絶縁領域２６の水平方向に沿った寸法をａとした場合、距離ｂは寸法ａより小さい（ｂ＜ａ）という関係を満たす。また、縦断面視における頭部７２の水平方向に沿った寸法をｃとした場合、寸法ｃは距離ｂ以上（ｂ≦ｃ）という関係を満たす。寸法ｃと距離ｂとが等しい場合、頭部７２には胴部７１から張り出す部分が設けられていないことになる。
【0050】
なお、Ａ－Ａ切断線とは異なる切断線に沿った平面で交差部分７１ｃを断面視した場合であっても、距離ｂと、寸法ａと、寸法ｃとの関係は同じである。また、平面視で、交差部分７１ｃを横切らず、第１延在部分７１ｘ又は第２延在部分７１ｙを横切る切断線に沿った平面で光検出装置１を縦断面視した場合の断面構成においても、距離ｂと、寸法ａと、寸法ｃとの関係は同じである。
【0051】
電極７０を構成する材料は、公知の導電性材料である。電極７０を構成する材料は、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）などの公知の金属材料であっても良い。本実施形態では、電極７０がポリシリコン（Ｐｏｌｙ－Ｓｉ）により構成されているとして、説明する。
【0052】
なお、コンタクト領域２４に電気的に接続された電極７０をコンタクト電極７０と呼び、電荷蓄積領域ＦＤに電気的に接続された電極７０と区別する場合がある。その場合、コンタクト電極７０の胴部７１及び頭部７２を、コンタクト胴部７１及びコンタクト頭部７２と呼ぶ。
【0053】
＜転送トランジスタ＞
図４Ａ及び図４Ｅに示すように、転送トランジスタＴ１は、セル領域２０ａ毎に設けられている。転送トランジスタＴ１は、光電変換部２２内で生成された信号電荷を電荷蓄積領域ＦＤに転送可能なトランジスタである。例えば、転送トランジスタＴ１がオンした場合に光電変換部２２と電荷蓄積領域ＦＤとの間が導通し、信号電荷が電荷蓄積領域ＦＤに転送される。そして、転送トランジスタＴ１がオフした場合に光電変換部２２と電荷蓄積領域ＦＤとの間の導通が遮断される。
図４Ａ及び図４Ｅに示すように、転送トランジスタＴ１は、セル領域２０ａ毎に設けられている。転送トランジスタＴ１は、光電変換部２２内で生成された信号電荷を電荷蓄積領域ＦＤに転送可能なトランジスタである。例えば、転送トランジスタＴ１がオンした場合に光電変換部２２と電荷蓄積領域ＦＤとの間が導通し、信号電荷が電荷蓄積領域ＦＤに転送される。そして、転送トランジスタＴ１がオフした場合に光電変換部２２と電荷蓄積領域ＦＤとの間の導通が遮断される。
【0054】
転送トランジスタＴ１は、ゲート電極Ｇ１を有する。図４Ａに示すように、ゲート電極Ｇ１は、セル領域２０ａ内に埋設され且つ厚み方向に延在する柱状の第１部分Ｇ１ａと、第１配線層３０内に設けられ、第１部分Ｇ１ａの第１の面Ｓ１寄りの端部に接続され、且つ水平方向に板状に延在する第２部分Ｇ１ｂとを有する。なお、図４Ａ等の図面では、第１部分Ｇ１ａとセル領域２０ａとの間を絶縁するゲート絶縁膜の図示は、省略されている。
【0055】
＜第１配線層＞
図４Ａに示すように、第１配線層３０は、一方の面が第１半導体層２０に接し、他方の面が第２配線層５０に接した多層配線層である。第１配線層３０は、これには限定されないが、例えば、絶縁膜３１と、絶縁膜３１内に設けられた配線３２を有する。配線３２は、主に厚み方向に延在する縦配線と、主に水平方向に延在する横配線とを含む。絶縁膜３１は、例えば酸化シリコン（ＳｉＯ２）膜、窒化シリコン（Ｓｉ３Ｎ４）膜、酸窒化シリコン（ＳｉＯＮ）膜等の公知の絶縁膜を複数層積層した構成である。配線３２は、例えばポリシリコン等の半導体材料、銅（Ｃｕ）、タングステン（Ｗ）、アルミニウム（Ａｌ）等の金属材料など、公知の導電性材料である。
図４Ａに示すように、第１配線層３０は、一方の面が第１半導体層２０に接し、他方の面が第２配線層５０に接した多層配線層である。第１配線層３０は、これには限定されないが、例えば、絶縁膜３１と、絶縁膜３１内に設けられた配線３２を有する。配線３２は、主に厚み方向に延在する縦配線と、主に水平方向に延在する横配線とを含む。絶縁膜３１は、例えば酸化シリコン（ＳｉＯ２）膜、窒化シリコン（Ｓｉ３Ｎ４）膜、酸窒化シリコン（ＳｉＯＮ）膜等の公知の絶縁膜を複数層積層した構成である。配線３２は、例えばポリシリコン等の半導体材料、銅（Ｃｕ）、タングステン（Ｗ）、アルミニウム（Ａｌ）等の金属材料など、公知の導電性材料である。
【0056】
＜第２半導体層＞
第２半導体層４０は、半導体基板で構成されている。第２半導体層４０は、これには限定されないが、例えば、単結晶シリコン基板で構成されていて、一方の面が第１配線層３０に接し、他方の面が第２配線層５０に接している。第２半導体層４０には、トランジスタＴ２が複数設けられている。トランジスタＴ２は、例えば、図３に示した読出し回路１５を構成するトランジスタを含んでいる。
第２半導体層４０は、半導体基板で構成されている。第２半導体層４０は、これには限定されないが、例えば、単結晶シリコン基板で構成されていて、一方の面が第１配線層３０に接し、他方の面が第２配線層５０に接している。第２半導体層４０には、トランジスタＴ２が複数設けられている。トランジスタＴ２は、例えば、図３に示した読出し回路１５を構成するトランジスタを含んでいる。
【0057】
＜第２配線層＞
第２配線層５０は、一方の面が第２半導体層４０に接し、他方の面が図示を省略した第３半導体層に接した多層配線層である。第２配線層５０は、これには限定されないが、例えば、複数層積層された絶縁膜５１と、絶縁膜５１内に設けられた配線５２を有する。配線５２は、主に厚み方向に延在する縦配線と、主に水平方向に延在する横配線とを含む。縦配線は、図４Ａに示すように、第２半導体層を貫通する貫通配線を含んでいても良い。配線５２は、主に厚み方向に延在する縦配線と、主に水平方向に延在する横配線とを含む。絶縁膜５１は、例えば酸化シリコン（ＳｉＯ２）膜、窒化シリコン（Ｓｉ３Ｎ４）膜、酸窒化シリコン（ＳｉＯＮ）膜等の公知の絶縁膜を複数層積層した構成である。配線５２は、例えばポリシリコン等の半導体材料、銅（Ｃｕ）、タングステン（Ｗ）、アルミニウム（Ａｌ）等の金属材料など、公知の導電性材料である。
第２配線層５０は、一方の面が第２半導体層４０に接し、他方の面が図示を省略した第３半導体層に接した多層配線層である。第２配線層５０は、これには限定されないが、例えば、複数層積層された絶縁膜５１と、絶縁膜５１内に設けられた配線５２を有する。配線５２は、主に厚み方向に延在する縦配線と、主に水平方向に延在する横配線とを含む。縦配線は、図４Ａに示すように、第２半導体層を貫通する貫通配線を含んでいても良い。配線５２は、主に厚み方向に延在する縦配線と、主に水平方向に延在する横配線とを含む。絶縁膜５１は、例えば酸化シリコン（ＳｉＯ２）膜、窒化シリコン（Ｓｉ３Ｎ４）膜、酸窒化シリコン（ＳｉＯＮ）膜等の公知の絶縁膜を複数層積層した構成である。配線５２は、例えばポリシリコン等の半導体材料、銅（Ｃｕ）、タングステン（Ｗ）、アルミニウム（Ａｌ）等の金属材料など、公知の導電性材料である。
【0058】
配線５２及び第１配線層３０の配線３２により、例えば、電荷蓄積領域ＦＤに接続された電極７０の頭部７２と増幅トランジスタＡＭＰとを接続する電気経路、及びコンタクト領域２４に接続された電極７０の頭部７２に基準電位を供給する電気経路等の電気経路が構成されている。
【0059】
＜第３半導体層＞
図示を省略する第３半導体層は、半導体基板で構成されている。第３半導体層は、これには限定されないが、例えば、単結晶シリコン基板で構成されていて、一方の面が第２配線層５０に接している。第３半導体層には、例えば、図２に示したロジック回路１３を構成するトランジスタが設けられている。
図示を省略する第３半導体層は、半導体基板で構成されている。第３半導体層は、これには限定されないが、例えば、単結晶シリコン基板で構成されていて、一方の面が第２配線層５０に接している。第３半導体層には、例えば、図２に示したロジック回路１３を構成するトランジスタが設けられている。
【0060】
＜光入射面側積層体＞
光入射面側積層体６０は、これには限定されないが、例えば、平坦化膜６１と、カラーフィルタ６２、遮光壁６３、マイクロレンズ（オンチップレンズ）６４と、を第２の面Ｓ２側からその順で積層した積層構造を有する。平坦化膜６１は、公知の絶縁材料又は公知の樹脂材料で構成されていて、これには限定されないが、例えば、酸化シリコンで構成されていても良い。カラーフィルタ６２は、セル領域２０ａへの入射光を色分離する。遮光壁６３は、カラーフィルタ６２は、例えば樹脂性の材料で構成されている。カラーフィルタ６２同士の間には、迷光を遮光する遮光壁６３が設けられている。マイクロレンズ６４は、例えば樹脂性の材料で構成されている。
光入射面側積層体６０は、これには限定されないが、例えば、平坦化膜６１と、カラーフィルタ６２、遮光壁６３、マイクロレンズ（オンチップレンズ）６４と、を第２の面Ｓ２側からその順で積層した積層構造を有する。平坦化膜６１は、公知の絶縁材料又は公知の樹脂材料で構成されていて、これには限定されないが、例えば、酸化シリコンで構成されていても良い。カラーフィルタ６２は、セル領域２０ａへの入射光を色分離する。遮光壁６３は、カラーフィルタ６２は、例えば樹脂性の材料で構成されている。カラーフィルタ６２同士の間には、迷光を遮光する遮光壁６３が設けられている。マイクロレンズ６４は、例えば樹脂性の材料で構成されている。
【0061】
≪光検出装置の製造方法≫
以下、図５Ａから図５Ｊまでを参照して、光検出装置１の製造方法について説明する。なお、本実施形態では、主に絶縁領域２６と、電荷蓄積領域ＦＤと、電極７０との形成方法について説明し、それ以外の部分については説明を省略する。
以下、図５Ａから図５Ｊまでを参照して、光検出装置１の製造方法について説明する。なお、本実施形態では、主に絶縁領域２６と、電荷蓄積領域ＦＤと、電極７０との形成方法について説明し、それ以外の部分については説明を省略する。
【0062】
まず、図５Ａに示すように、公知の方法により、第１半導体層２０ｗの第１の面Ｓ１側から、溝ＦＴＩに埋め込まれたトレンチ分離壁２５を形成する。トレンチ分離壁２５の外周には、第１導電（例えばｐ型）のピニング領域２８が設けられている。その後、第１の面Ｓ１に対して、絶縁膜ｍ１、絶縁膜ｍ２、及び絶縁膜ｍ３を、その順で成膜する。絶縁膜ｍ１及び絶縁膜ｍ３は、例えば酸化シリコン膜であり、絶縁膜ｍ１は熱酸化により形成しても良い。絶縁膜ｍ２は、例えば窒化シリコン膜である。
【0063】
次に、ＳＴＩ（Shallow Trench Isolation）の技術を用いて、絶縁領域２６を形成する。具体的には、まず、図５Ｂに示すように、公知のリソグラフィ技術及びエッチング技術を用いて、平面視でトレンチ分離壁２５に重なるように、第１の面Ｓ１側から溝ＳＴＩを形成する。溝ＳＴＩは、平面視でトレンチ分離壁２５に重なる位置に格子状に設けられている。その際、まずレジストパターンをマスクとして絶縁膜ｍ１，ｍ２，ｍ３をエッチングし、それらの絶縁膜をハードマスクとして溝ＳＴＩを形成する。溝ＳＴＩは、絶縁膜ｍ１，ｍ２，ｍ３を貫通し、第１半導体層２０ｗ内まで達している。そして、溝ＳＴＩを形成する際に、トレンチ分離壁２５の第１の面Ｓ１寄りの部分が除去される。平面視で、溝ＳＴＩの幅方向の寸法は、溝ＦＴＩ（トレンチ分離壁２５）の幅方向の寸法より大きくしている。溝ＳＴＩは、平面視でトレンチ分離壁２５が設けられた場所全体に対して設けられている。そして、溝ＳＴＩの底面には、トレンチ分離壁２５が露出している。
【0064】
その後、図５Ｃに示すように、溝ＳＴＩの内部を埋めるように、絶縁膜ｍ４を成膜する。絶縁膜ｍ４は、例えば、酸化シリコン膜である。そして、図５Ｄに示すように、全面エッチバックを行い、絶縁膜ｍ４の不要な部分を除去する。そして、溝ＳＴＩの底部に残った絶縁膜ｍ４が絶縁領域２６を構成する。なお、絶縁膜ｍ３は、全面エッチバックの際に除去される。絶縁膜ｍ２のエッチングレートは、絶縁膜ｍ４及び絶縁膜ｍ３のエッチングレートより低く、エッチングされても僅かである。また、このエッチバックにより、溝ＳＴＩの側壁に、第１半導体層２０ｗを構成する半導体が露出する。溝ＳＴＩの側壁に露出した半導体面を、面２０ｃと呼ぶ。
【0065】
次に、図５Ｅに示すように、面２０ｃに対してシリコンをエピタキシャル成長させて、第１半導体領域２０ａ１を得る。エピタキシャル成長された第１半導体領域２０ａ１は、これには限定されないが、例えば、真正半導体（ｉ型）であるが、設計に応じてｐ型又はｎ型であっても良い。また、第１半導体領域２０ａ１の導電型は、設計に応じて第２半導体領域２０ａ２又は半導体領域２１と同じ導電型に形成されても良いし、異なる導電型に形成されても良い。シリコンは、半導体からなる面２０ｃに対して選択的にエピタキシャル成長され、例えば絶縁膜等半導体以外の材料からなる面には成長しない。また、エピタキシャル成長は、対向する面２０ｃに成長した第１半導体領域２０ａ１同士がつながらないように、成長時間を制御しながら行う。
【0066】
その後、図５Ｆに示すように、第１半導体領域２０ａ１を覆い且つ第１半導体領域２０ａ１同士の間の隙間を埋めるように、絶縁膜ｍ５を成膜する。そして、公知の化学機械研磨（ＣＭＰ）法、エッチバック等の公知の方法により、絶縁膜ｍ５の余分な部分及び絶縁膜ｍ１，ｍ２を除去する。これにより、図５Ｇに示すように、第１半導体領域２０ａ１同士の間に残った絶縁膜ｍ５が細幅絶縁領域２７を構成し、第１半導体領域２０ａ１及び第１の面Ｓ１が露出する。
【0067】
次に、図５Ｈに示すように、露出面にレジストパターンＲ１を形成する。レジストパターンＲ１は、電荷蓄積領域ＦＤを形成する位置に開口を有する。開口からは、第１半導体領域２０ａ１と第２半導体領域２０ａ２との両方が露出している。そして、レジストパターンＲ１をイオン注入マスクとして、半導体をｎ型にする公知の不純物を選択的にイオン注入することにより、電荷蓄積領域ＦＤを形成する。その後、レジストパターンＲ１を除去する。図示は省略するが、コンタクト領域２４についても同様に形成する。ただし、注入する不純物は、半導体をｐ型にする公知の不純物である。
【0068】
そして、図５Ｉに示すように、公知のリソグラフィ技術及びエッチング技術を用いて、平面視で電極７０を設ける位置の細幅絶縁領域２７を除去する。その後、図５Ｊに示すように、第１の面Ｓ１を覆い且つ第１半導体領域２０ａ１同士の間の隙間を埋めるように、公知の成膜技術によりポリシリコン膜を成膜する。そして、公知のリソグラフィ技術及びエッチング技術を用いポリシリコン膜の余分な部分をエッチングして電極７０を得る。これ以降は公知の製造方法を用いて処理を続けることにより、光検出装置１がほぼ完成する。そして、光検出装置１を個片化することにより、半導体チップ２を得る。
【0069】
≪第１実施形態の主な効果≫
以下、第１実施形態の主な効果を説明するが、その前に、図６に示す比較例に係る光検出装置について説明する。比較例においては、トレンチ分離壁２５の第１の面Ｓ１寄りの端部には、絶縁膜が埋め込まれたシャロ―トレンチ２６Ａが設けられている。そして、４つの電荷蓄積領域ＦＤは、シャロ―トレンチ２６Ａにより区画されている。電極７０Ａは、水平方向に延在する板状の部材のみからなり、第１半導体層２０側の面を介して、４つの電荷蓄積領域ＦＤに接触している。
以下、第１実施形態の主な効果を説明するが、その前に、図６に示す比較例に係る光検出装置について説明する。比較例においては、トレンチ分離壁２５の第１の面Ｓ１寄りの端部には、絶縁膜が埋め込まれたシャロ―トレンチ２６Ａが設けられている。そして、４つの電荷蓄積領域ＦＤは、シャロ―トレンチ２６Ａにより区画されている。電極７０Ａは、水平方向に延在する板状の部材のみからなり、第１半導体層２０側の面を介して、４つの電荷蓄積領域ＦＤに接触している。
【0070】
画素３が微細化されると、電荷蓄積領域ＦＤ及び電極７０Ａの寸法も小さくすることが求められる。しかし、電荷蓄積領域ＦＤ及び電極７０Ａの寸法が小さくなると、電荷蓄積領域ＦＤと電極７０Ａとの接触面積が減少し、接触抵抗が高くなる可能性があった。これにより、電荷蓄積領域ＦＤと電極７０Ａとの電気的接続が劣化する可能性があった。
【0071】
これに対して、本技術の第１実施形態に係る光検出装置１は、胴部７１と胴部７１の一方の端部に一方の面が接続された頭部７２とを有した電極７０を備え、セル領域２０ａのうち第１半導体領域２０ａ１の一部を含む領域には、電荷蓄積領域ＦＤが構成されていて、胴部７１の他方の端部は、絶縁領域２６の一方の面（第１の面Ｓ１寄りの面）に接し、電極７０は、胴部７１の側面と頭部７２の一方の面とを介して、電荷蓄積領域ＦＤに接している。このように、本技術の第１実施形態に係る光検出装置１では、頭部７２の一方の面に加えて胴部７１の側面においても電荷蓄積領域ＦＤに接するので、電荷蓄積領域ＦＤと電極７０との接触面積が減少するのを抑制でき、電荷蓄積領域ＦＤと電極７０との電気的接続が劣化するのを抑制できる。これにより、画素３が微細化された場合であっても、電荷蓄積領域ＦＤと電極７０との電気的接続が劣化するのを抑制できる。
【0072】
また、本技術の第１実施形態に係る光検出装置１では、セル領域２０ａは、絶縁領域２６のトレンチ分離壁２５側の面とは反対側の面に設けられた第１半導体領域２０ａ１を含む。これにより、第１の面Ｓ１側においてセル領域２０ａが占める領域を絶縁領域２６上まで増やすことができ、増えた領域に亘って電荷蓄積領域ＦＤを構成することができるので、電荷蓄積領域ＦＤの寸法が小さくなることを抑制できる。そのため、電荷蓄積領域ＦＤと電極７０との接触面積が減少するのを抑制でき、電荷蓄積領域ＦＤと電極７０との電気的接続が劣化するのを抑制できる。これにより、画素３が微細化された場合であっても、電荷蓄積領域ＦＤと電極７０との電気的接続が劣化するのを抑制できる。
【0073】
また、第１の面Ｓ１側においてセル領域２０ａが占める領域を絶縁領域２６上まで増やすことができるので、電極７０と電荷築盛境域ＦＤとの重ね合わせマージンが小さくなるのを抑制できる。また、第１の面Ｓ１側においてセル領域２０ａが占める領域を絶縁領域２６上まで増やすことができるので、ゲート電極Ｇ１の配置の自由度が上がる。
【0074】
また、本技術の第１実施形態に係る光検出装置１では、胴部７１の側面と頭部７２の一方の面とは、第１半導体領域２０ａ１のうち電荷蓄積領域ＦＤが構成された部分に接している。電極７０が、第１半導体領域２０ａ１に構成された電荷蓄積領域ＦＤに接しているので、電極７０の寸法、より具体的には頭部７２の平面視の寸法が大きくなるのを抑制しつつ、電荷蓄積領域ＦＤと電極７０との接触面積が減少するのを抑制できる。換言すると、頭部７２の平面視の寸法が同じであれば、電荷蓄積領域ＦＤと電極７０との接触面積を増やすことができる。
【0075】
また、本技術の第１実施形態に係る光検出装置１では、コンタクト領域２４についても、上述の電荷蓄積領域ＦＤと同じ効果を有する。
【0076】
なお、本実施形態において、図４Ｅに示すように、頭部７２は、第１半導体領域２０ａ１と第２半導体領域２０ａ２とのうちの第１半導体領域２０ａ１のみにおいて電荷蓄積領域ＦＤに接していたが、頭部７２は第１半導体領域２０ａ１と第２半導体領域２０ａ２との両方において電荷蓄積領域ＦＤに接していても良い。
【0077】
≪第１実施形態の変形例≫
以下、第１実施形態の変形例について、説明する。
以下、第１実施形態の変形例について、説明する。
【0078】
＜変形例１＞
第１実施形態に係る光検出装置１では、図４Ｄに示すように、第１半導体領域２０ａ１は、第１の面Ｓ１において、セル領域２０ａの縁部全体に亘って設けられていたが、本技術はこれには限定されない。図７Ａに示す第１実施形態の変形例１に係る光検出装置１では、第１半導体領域２０ａ１は、第１の面Ｓ１において、セル領域２０ａの角部にのみ設けられている。角部以外の部分は、図７Ｂに示すように、第１半導体領域２０ａ１が設けられていない。図７ＡのＡ－Ａ切断線に沿った平面で光検出装置１を縦断面視した断面構成は、図４Ｆと同じである。図７Ｂは、図７ＡのＥ－Ｅ切断線に沿った平面で光検出装置１を縦断面視した断面構成を示す。図７Ｂに示すように、セル領域２０ａの角部以外の領域には、第１半導体領域２０ａ１が設けられていない。図７Ａに示すように、電荷蓄積領域ＦＤは、セル領域２０ａの１つの角部に対して設けられた第１半導体領域２０ａ１の全ての領域を含む半導体領域に構成されている。
第１実施形態に係る光検出装置１では、図４Ｄに示すように、第１半導体領域２０ａ１は、第１の面Ｓ１において、セル領域２０ａの縁部全体に亘って設けられていたが、本技術はこれには限定されない。図７Ａに示す第１実施形態の変形例１に係る光検出装置１では、第１半導体領域２０ａ１は、第１の面Ｓ１において、セル領域２０ａの角部にのみ設けられている。角部以外の部分は、図７Ｂに示すように、第１半導体領域２０ａ１が設けられていない。図７ＡのＡ－Ａ切断線に沿った平面で光検出装置１を縦断面視した断面構成は、図４Ｆと同じである。図７Ｂは、図７ＡのＥ－Ｅ切断線に沿った平面で光検出装置１を縦断面視した断面構成を示す。図７Ｂに示すように、セル領域２０ａの角部以外の領域には、第１半導体領域２０ａ１が設けられていない。図７Ａに示すように、電荷蓄積領域ＦＤは、セル領域２０ａの１つの角部に対して設けられた第１半導体領域２０ａ１の全ての領域を含む半導体領域に構成されている。
【0079】
以下、図８Ａ、図８Ｂ、図９Ａ、及び図９Ｂを参照して、光検出装置１の製造方法について説明する。なお、本変形例では、上述の第１実施形態に係る製造方法と異なる部分についてのみ、説明する。図５Ｃに示す工程まで、上述の第１実施形態に係る製造方法と同じである。その後、図８Ａに示すように、ＣＭＰ法により、絶縁膜ｍ４の不要な部分及び絶縁膜ｍ３を除去する。そして、図８Ｂに示すように、絶縁膜ｍ２の露出面に対してレジストパターンＲ２を形成する。レジストパターンＲ２は、図８Ｂ及び図９Ａに示すように、電荷蓄積領域ＦＤ又はコンタクト領域２４が設けられる位置に開口Ｒ２ａを有する。そして、エッチバックは、開口Ｒ２ａから露出した絶縁膜ｍ４について行い、絶縁膜ｍ４のうちレジストに覆われた部分はエッチバックされない。なお、絶縁膜ｍ２のエッチングレートは、絶縁膜ｍ４及び絶縁膜ｍ３のエッチングレートより低く、エッチングされても僅かである。そして、図８Ｂに示すように、溝ＳＴＩの底部に残った絶縁膜ｍ４が絶縁領域２６を構成する。その後、レジストパターンＲ２を除去する。
【0080】
次に、図８Ｂに示した面２０ｃに対してシリコンをエピタキシャル成長させて、第１半導体領域２０ａ１を得る。なお、絶縁膜ｍ４のうちレジストパターンＲ２により保護されてエッチバックされなかった部分は、図７Ｂに示すように、セル領域２０ａの側面を覆っている。そのため、図９Ｂに示すように、角部にのみシリコンがエピタキシャル成長され、角部以外にはシリコンがエピタキシャル成長されない。
【0081】
この第１実施形態の変形例１に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
【0082】
また、第１実施形態の変形例１に係る光検出装置１では、電荷蓄積領域ＦＤ又はコンタクト領域２４が設けられるセル領域２０ａの角部において、第１の面Ｓ１側にセル領域２０ａが占める領域を絶縁領域２６上まで増やすことができ、増えた領域に亘って電荷蓄積領域ＦＤを構成することができるので、電荷蓄積領域ＦＤの寸法が小さくなることを抑制できる。そのため、電荷蓄積領域ＦＤと電極７０との接触面積が減少するのを抑制でき、電荷蓄積領域ＦＤと電極７０との電気的接続が劣化するのを抑制できる。これにより、画素３が微細化された場合であっても、電荷蓄積領域ＦＤと電極７０との電気的接続が劣化するのを抑制できる。
【0083】
＜変形例２＞
図１０に示す第１実施形態の変形例２に係る光検出装置１では、ゲート電極Ｇ１は、形状が方形であっても良く、平面視の面積が第１実施形態の場合より大きくても良い。また、平面視で、電極７０の頭部７２は、八角形ではなく方形であっても良い。また、図１０に示す画素は、位相差を検出する位相差検出部であっても良い。なお、図１０では、電荷蓄積領域ＦＤの図示を省略している。この第１実施形態の変形例２に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
図１０に示す第１実施形態の変形例２に係る光検出装置１では、ゲート電極Ｇ１は、形状が方形であっても良く、平面視の面積が第１実施形態の場合より大きくても良い。また、平面視で、電極７０の頭部７２は、八角形ではなく方形であっても良い。また、図１０に示す画素は、位相差を検出する位相差検出部であっても良い。なお、図１０では、電荷蓄積領域ＦＤの図示を省略している。この第１実施形態の変形例２に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
【0084】
＜変形例３＞
図１１に示す第１実施形態の変形例３に係る光検出装置１は、上述の変形例１と変形例２との組み合わせである。より具体的には、図１１に示すように、第１半導体領域２０ａ１はセル領域２０ａの角部のみに設けられていて、ゲート電極Ｇ１及び頭部７２は上述の変形例２と同じである。なお、図１１では、電荷蓄積領域ＦＤの図示を省略している。この第１実施形態の変形例３に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
図１１に示す第１実施形態の変形例３に係る光検出装置１は、上述の変形例１と変形例２との組み合わせである。より具体的には、図１１に示すように、第１半導体領域２０ａ１はセル領域２０ａの角部のみに設けられていて、ゲート電極Ｇ１及び頭部７２は上述の変形例２と同じである。なお、図１１では、電荷蓄積領域ＦＤの図示を省略している。この第１実施形態の変形例３に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
【0085】
＜変形例４＞
図１２に示す第１実施形態の変形例４に係る光検出装置１では、電極７０の頭部７２は平面視で楕円形であり、第１半導体領域２０ａ１はセル領域２０ａの角部のみに設けられている。なお、図１２では、電荷蓄積領域ＦＤの図示を省略している。この第１実施形態の変形例４に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
図１２に示す第１実施形態の変形例４に係る光検出装置１では、電極７０の頭部７２は平面視で楕円形であり、第１半導体領域２０ａ１はセル領域２０ａの角部のみに設けられている。なお、図１２では、電荷蓄積領域ＦＤの図示を省略している。この第１実施形態の変形例４に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
【0086】
＜変形例５＞
図１３に示す第１実施形態の変形例５に係る光検出装置１では、電極７０の頭部７２は平面視で円形であり、第１半導体領域２０ａ１はセル領域２０ａの角部のみに設けられている。なお、図１３では、電荷蓄積領域ＦＤの図示を省略している。この第１実施形態の変形例５に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
図１３に示す第１実施形態の変形例５に係る光検出装置１では、電極７０の頭部７２は平面視で円形であり、第１半導体領域２０ａ１はセル領域２０ａの角部のみに設けられている。なお、図１３では、電荷蓄積領域ＦＤの図示を省略している。この第１実施形態の変形例５に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
【0087】
＜変形例６＞
第１実施形態及びその変形例では、光検出装置１（半導体チップ２）は、例えば、第１半導体層２０と、第２半導体層４０と、図示を省略した第３半導体層との三層の半導体層を有していたが、本技術はこれには限定されない。第１実施形態の変形例６に係る光検出装置１では、三層の半導体層のうちの第１半導体層２０と第３半導体層との二層のみを有していても良い。その場合、第２半導体層４０に構成された素子は、第１半導体層２０等に構成されればよい。この第１実施形態の変形例６に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
第１実施形態及びその変形例では、光検出装置１（半導体チップ２）は、例えば、第１半導体層２０と、第２半導体層４０と、図示を省略した第３半導体層との三層の半導体層を有していたが、本技術はこれには限定されない。第１実施形態の変形例６に係る光検出装置１では、三層の半導体層のうちの第１半導体層２０と第３半導体層との二層のみを有していても良い。その場合、第２半導体層４０に構成された素子は、第１半導体層２０等に構成されればよい。この第１実施形態の変形例６に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
【0088】
［第２実施形態］
図１４Ａ及び図１４Ｂに示す本技術の第２実施形態について、以下に説明する。本第２実施形態に係る光検出装置１は、電荷蓄積領域ＦＤが占める領域の大きさが異なる。それ以外の光検出装置１の構成は、基本的に上述の第１実施形態の光検出装置１と同様の構成になっている。すでに説明した構成要素については、同じ符号を付してその説明を省略する。なお、図１４Ａは、胴部７１を横切る切断線に沿った平面で電極７０と、電荷蓄積領域ＦＤと、絶縁領域２６と、を断面視した断面構成を示す縦断面図である。本実施形態では、図１４Ａは、一例として、図１４Ｂに示す胴部７１の第１延在部分７１ｘを横切る切断線に沿った平面で電極７０を断面視した断面構成を示す縦断面図である。
図１４Ａ及び図１４Ｂに示す本技術の第２実施形態について、以下に説明する。本第２実施形態に係る光検出装置１は、電荷蓄積領域ＦＤが占める領域の大きさが異なる。それ以外の光検出装置１の構成は、基本的に上述の第１実施形態の光検出装置１と同様の構成になっている。すでに説明した構成要素については、同じ符号を付してその説明を省略する。なお、図１４Ａは、胴部７１を横切る切断線に沿った平面で電極７０と、電荷蓄積領域ＦＤと、絶縁領域２６と、を断面視した断面構成を示す縦断面図である。本実施形態では、図１４Ａは、一例として、図１４Ｂに示す胴部７１の第１延在部分７１ｘを横切る切断線に沿った平面で電極７０を断面視した断面構成を示す縦断面図である。
【0089】
電荷蓄積領域ＦＤは、セル領域２０ａのうち第１半導体領域２０ａ１のみからなる領域に構成されている。より具体的には、電荷蓄積領域ＦＤは、第１半導体領域２０ａ１と第２半導体領域２０ａ２とのうち第１半導体領域２０ａ１のみからなる領域に構成されていて、第２半導体領域２０ａ２には構成されていない。そして、平面視で電荷蓄積領域ＦＤの全体が絶縁領域２６に重なっていて、電荷蓄積領域ＦＤの第２の面Ｓ２側の面が絶縁領域２６に接している。すなわち、本実施形態の電荷蓄積領域ＦＤが占める領域は、第１実施形態の電荷蓄積領域ＦＤが占める領域より小さい。そのため、本実施形態に係る電荷蓄積領域ＦＤの不純物濃度は、第１実施形態に係る電荷蓄積領域ＦＤの不純物濃度より、高く設けている。電荷蓄積領域ＦＤが占める領域が小さくなっても、不純物濃度を高くすることにより、電荷を蓄積する性能が劣化するのを抑制できる。また、電荷蓄積領域ＦＤが占める領域が小さくなることにより電荷蓄積領域ＦＤと電極７０との接触面積が減少しても、不純物濃度を高くすることにより、接触抵抗が大きくなることを抑制できる。
【0090】
電荷蓄積領域ＦＤは、第１半導体領域２０ａ１のみからなる領域に構成されている。そのため、図１４Ａの縦断面視において、絶縁領域２６の水平方向に沿った寸法である寸法ａと、胴部７１を介して対向する２つの電荷蓄積領域ＦＤ同士の間の距離である距離ｂと、電荷蓄積領域ＦＤの水平方向に沿った寸法である寸法ｄと、の関係は、ａ≧２ｄ＋ｂで表すことができる。すなわち、寸法ｄの２倍の値に距離ｂの値を加えて得られた値は、寸法ａと同じ又はそれより小さい。換言すると、２ｄ＋ｂは、胴部７１を介して対向する２つの電荷蓄積領域ＦＤが水平方向に沿って占める幅である。
【0091】
また、図１４Ａ及び図１４Ｂに示すように、平面視で、頭部７２は電荷蓄積領域ＦＤの全体に重なっている。すなわち、上述の距離ｂ及び寸法ｄと、頭部７２の水平方向に沿った寸法である寸法ｃと、の関係は、ｃ≧２ｄ＋ｂで表すことができる。すなわち、寸法ｃは、寸法ｄの２倍の値に距離ｂの値を加えて得られた値と同じ又はそれより大きい。また、寸法ｃの値が定められている場合には、上式を満たすように距離ｂ及び寸法ｄを決めれば良い。
【0092】
また、寸法ｃの下限値は、これには限定されないが、例えば、トレンチ分離壁２５の幅と同じ幅であっても良い。また、寸法ｄの下限値は、これには限定されないが、例えば、寸法ｃの１／４から１／５までの範囲にあっても良い。
【0093】
なお、平面に沿った縦断面図であれば、図１４Ａとは異なる断面構成においても、寸法ａと、距離ｂと、寸法ｃと、寸法ｄと、の関係は同じである。
【0094】
≪光検出装置の製造方法≫
以下、図１５Ａから図１５Ｅまでを参照して、光検出装置１の製造方法について説明する。なお、本変形例では、上述の第１実施形態に係る製造方法と異なる部分についてのみ、説明する。また、以下の説明では第１実施形態に係る製造方法の説明に用いた図面についても、適宜参照する。
以下、図１５Ａから図１５Ｅまでを参照して、光検出装置１の製造方法について説明する。なお、本変形例では、上述の第１実施形態に係る製造方法と異なる部分についてのみ、説明する。また、以下の説明では第１実施形態に係る製造方法の説明に用いた図面についても、適宜参照する。
【0095】
図５Ｅまで、上述の第１実施形態に係る製造方法と同じである。その後、図１５Ａに示すように、露出面に、開口Ｒ５ａを有するレジストパターンＲ５を形成する。そして、レジストパターンＲ５をイオン注入のマスクとして、第１の面Ｓ１側から、半導体をｎ型にする公知の不純物を注入する。レジストパターンＲ５を構成するレジストは、エピタキシャル成長により得られた第１半導体領域２０ａ１のうちの一部を覆っている。そして、開口Ｒ５ａから、第１半導体領域２０ａ１のうちの他の一部が露出している。このような開口Ｒ５ａを介して不純物をイオン注入することにより、電荷蓄積領域ＦＤを、第１実施形態の場合と比べて狭い領域に設けることができる。また、電荷蓄積領域ＦＤを狭い領域に形成するには、ドーズ量を高くしてイオン注入する必要がある。本実施形態では、平面視で開口Ｒ５ａ全体が絶縁領域２６に重なっている。すなわち、平面視で絶縁領域２６の第１の面Ｓ１側の面に重なる半導体領域に、不純物を注入する。そのため、電荷蓄積領域ＦＤの不純物濃度を上げるために不純物のドーズ量を高くした場合であっても、不純物の進行が絶縁領域２６により遮られ、それより深い位置に達し難い。これにより、電荷蓄積領域ＦＤを形成したい領域に高濃度で不純物を留めることができ、微細且つ不純物濃度が高濃度な電荷蓄積領域ＦＤを形成できる。
【0096】
次に、図１５Ｂに示すように、電荷蓄積領域ＦＤ同士の間を埋めるように、露出面に対して絶縁膜ｍ５を成膜する。そして、ＣＭＰ法により絶縁膜ｍ５の余分な部分を除去し、その後、絶縁膜ｍ２を除去し、図１５Ｃに示す状態を得る。そして、図１５Ｄに示すように、エッチバックにより、絶縁膜ｍ１と、絶縁膜ｍ５の余分な部分とを除去する。電荷蓄積領域ＦＤ同士の間には絶縁膜ｍ５の一部が残されていて、以下、この残された絶縁膜ｍ５と絶縁領域２６とをあわせて絶縁領域２６と呼ぶ。次に、図１５Ｅに示すように、電荷蓄積領域ＦＤに接するように、電極７０を形成する。これ以降の処理は、第１実施形態で説明した処理と同じであり、説明を省略する。
【0097】
≪第２実施形態の主な効果≫
以下、第２実施形態の主な効果を説明するが、その前に、図１６に示す比較例に係る光検出装置について説明する。図１６に示すように、平面視で、電荷蓄積領域ＦＤとゲート電極Ｇ１が有する柱状の第１部分Ｇ１ａとの間の距離が小さくなり過ぎると、電荷蓄積領域ＦＤと第１部分Ｇ１ａとの間の電界強度が大きくなってＦＤ白点が悪化する可能性があった。しかし、電荷蓄積領域ＦＤと第１部分Ｇ１ａとの間の距離を広げるために電荷蓄積領域ＦＤ及び電極７０Ａを微細化すると、電荷蓄積領域ＦＤと電極７０Ａとの接触面積が減少し、接触抵抗が高くなる可能性があった。これにより、電荷蓄積領域ＦＤと電極７０Ａとの電気的接続が劣化する可能性があった。
以下、第２実施形態の主な効果を説明するが、その前に、図１６に示す比較例に係る光検出装置について説明する。図１６に示すように、平面視で、電荷蓄積領域ＦＤとゲート電極Ｇ１が有する柱状の第１部分Ｇ１ａとの間の距離が小さくなり過ぎると、電荷蓄積領域ＦＤと第１部分Ｇ１ａとの間の電界強度が大きくなってＦＤ白点が悪化する可能性があった。しかし、電荷蓄積領域ＦＤと第１部分Ｇ１ａとの間の距離を広げるために電荷蓄積領域ＦＤ及び電極７０Ａを微細化すると、電荷蓄積領域ＦＤと電極７０Ａとの接触面積が減少し、接触抵抗が高くなる可能性があった。これにより、電荷蓄積領域ＦＤと電極７０Ａとの電気的接続が劣化する可能性があった。
【0098】
これに対して、本技術の第２実施形態に係る光検出装置１は、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
【0099】
また、本技術の第２実施形態に係る光検出装置１では、電荷蓄積領域ＦＤはセル領域２０ａのうち第１半導体領域２０ａ１のみからなる領域に構成されていて、平面視で電荷蓄積領域ＦＤの全体が絶縁領域２６に重なっている。これにより、微細且つ不純物濃度が高濃度な電荷蓄積領域ＦＤを形成できる。そのため、本技術の第２実施形態に係る光検出装置１では、図１７に示すように、比較例と比べて電荷蓄積領域ＦＤと第１部分Ｇ１ａとの間の距離を広げることができる。これにより、電荷蓄積領域ＦＤと第１部分Ｇ１ａとの間の電界強度が大きくなるのを抑制でき、ＦＤ白点が悪化するのを抑制できる。また、不純物濃度が高濃度な電荷蓄積領域ＦＤを形成できるので、電荷蓄積領域ＦＤが占める領域が小さくなっても電荷を蓄積する性能が劣化するのを抑制でき、電荷蓄積領域ＦＤと電極７０との接触面積が減少しても両者の間の接触抵抗が大きくなることを抑制できる。
【0100】
また、本技術の第２実施形態に係る光検出装置１では、縦断面視において、胴部７１を介して対向する２つの電荷蓄積領域ＦＤ同士の間の距離をｂとし、頭部７２の水平方向に沿った寸法をｃとし、電荷蓄積領域ＦＤの水平方向に沿った寸法をｄとした場合、ｃ≧２ｄ＋ｂの関係を満たす。すなわち、平面視で、頭部７２は電荷蓄積領域ＦＤの全体に重なっているので、電荷蓄積領域ＦＤが占める領域が小さくなっても、電荷蓄積領域ＦＤに対して電極７０の頭部７２を有効に接触させることができる。なお、電荷蓄積領域ＦＤと電極７０との接触面積が第１実施形態の場合と同じであれば、本実施形態の方が電荷蓄積領域ＦＤの不純物濃度が高いので、接触抵抗を第１実施形態の場合より小さくすることができる。また、電荷蓄積領域ＦＤと電極７０との接触面積が第１実施形態の場合より小さくても、本実施形態の方が電荷蓄積領域ＦＤの不純物濃度が高いので、接触抵抗が大きくなるのを抑制できる。
【0101】
また、本技術の第２実施形態に係る光検出装置１では、縦断面視において、胴部７１を介して対向する２つの電荷蓄積領域ＦＤが水平方向に沿って占める幅は、同断面視における絶縁領域２６の水平方向に沿った寸法以下である。このように、複数の電荷蓄積領域ＦＤに対して１つの電極７０を設ける場合であっても、微細且つ不純物濃度が高濃度な電荷蓄積領域ＦＤを形成できる。
【0102】
≪第２実施形態の変形例≫
以下、第２実施形態の変形例について、説明する。
以下、第２実施形態の変形例について、説明する。
【0103】
＜変形例１＞
図１８Ａに示す第２実施形態の変形例１に係る光検出装置１は、第１実施形態の変形例１と第２実施形態との組み合わせである。より具体的には、図１８Ａに示すように、第１半導体領域２０ａ１は、セル領域２０ａの角部のみに設けられていて、そのような第１半導体領域２０ａ１に対して、第２実施形態の電荷蓄積領域ＦＤが設けられている。本変形例においても、寸法ａと、距離ｂと、寸法ｃと、寸法ｄと、の関係は同じである。また、電極７０と、電荷蓄積領域ＦＤと、第１半導体領域２０ａ１との位置関係及び大小関係は、図１８Ｂに示す関係であっても良い。この第２実施形態の変形例１に係る光検出装置１であっても、上述の第２実施形態に係る光検出装置１と同様の効果が得られる。
図１８Ａに示す第２実施形態の変形例１に係る光検出装置１は、第１実施形態の変形例１と第２実施形態との組み合わせである。より具体的には、図１８Ａに示すように、第１半導体領域２０ａ１は、セル領域２０ａの角部のみに設けられていて、そのような第１半導体領域２０ａ１に対して、第２実施形態の電荷蓄積領域ＦＤが設けられている。本変形例においても、寸法ａと、距離ｂと、寸法ｃと、寸法ｄと、の関係は同じである。また、電極７０と、電荷蓄積領域ＦＤと、第１半導体領域２０ａ１との位置関係及び大小関係は、図１８Ｂに示す関係であっても良い。この第２実施形態の変形例１に係る光検出装置１であっても、上述の第２実施形態に係る光検出装置１と同様の効果が得られる。
【0104】
＜変形例２＞
第２実施形態の変形例２に係る光検出装置１は、製造方法において第２実施形態と異なる。以下、図１９Ａ及び図１９Ｂを参照して、本変形例に係る光検出装置１の製造方法について説明する。なお、本変形例では、上述の第１実施形態及び第２実施形態に係る製造方法と異なる部分についてのみ、説明する。また、以下の説明では第１実施形態に係る製造方法の説明に用いた図面についても、適宜参照する。
第２実施形態の変形例２に係る光検出装置１は、製造方法において第２実施形態と異なる。以下、図１９Ａ及び図１９Ｂを参照して、本変形例に係る光検出装置１の製造方法について説明する。なお、本変形例では、上述の第１実施形態及び第２実施形態に係る製造方法と異なる部分についてのみ、説明する。また、以下の説明では第１実施形態に係る製造方法の説明に用いた図面についても、適宜参照する。
【0105】
図５Ｄまで、上述の第１実施形態に係る製造方法と同じである。その後、図１９Ａに示すように、面２０ｃに対してシリコンをエピタキシャル成長させて、第１半導体領域２０ａ１の一部を得る。エピタキシャル成長された第１半導体領域２０ａ１は、これには限定されないが、例えば、真正半導体（ｉ型）であるが、設計に応じてｐ型又はｎ型であっても良い。また、第１半導体領域２０ａ１の導電型は、設計に応じて第２半導体領域２０ａ２又は半導体領域２１と同じ導電型に形成されても良いし、異なる導電型に形成されても良い。
【0106】
次に、図１９Ｂに示すように、さらにシリコンをエピタキシャル成長させて、第１半導体領域２０ａ１の残りの部分を得る。その際、半導体をｎ型にする公知の不純物を注入しながらシリコンをエピタキシャル成長させる。これにより、ｎ型の第１半導体領域２０ａ１を形成することができ、形成されたｎ型の領域を電荷蓄積領域ＦＤとすることができる。これ以降は、第２実施形態の製造方法と同じであるので、説明を省略する。この第２実施形態の変形例２に係る光検出装置１であっても、上述の第２実施形態に係る光検出装置１と同様の効果が得られる。
【0107】
また、この第２実施形態の変形例１に係る光検出装置１では、レジストパターンＲ５を形成する必要が無く、リソグラフィ工程を減らす事ができる。
【0108】
＜変形例３＞
第２実施形態の変形例３に係る光検出装置１は、縦断面視した場合の絶縁領域２６の形状が平板状であり、図４Ｆ等に示す第１実施形態に係る絶縁領域２６の形状と同じである。この第２実施形態の変形例３に係る光検出装置１であっても、上述の第２実施形態に係る光検出装置１と同様の効果が得られる。
第２実施形態の変形例３に係る光検出装置１は、縦断面視した場合の絶縁領域２６の形状が平板状であり、図４Ｆ等に示す第１実施形態に係る絶縁領域２６の形状と同じである。この第２実施形態の変形例３に係る光検出装置１であっても、上述の第２実施形態に係る光検出装置１と同様の効果が得られる。
【0109】
［第３実施形態］
図２０Ａから図２０Ｄまでに示す本技術の第３実施形態について、以下に説明する。本第３実施形態に係る光検出装置１は、位相差検出部８０を含む。それ以外の光検出装置１の構成は、基本的に上述の第１実施形態の光検出装置１と同様の構成になっている。すでに説明した構成要素については、同じ符号を付してその説明を省略する。なお、図２０Ａは図２０ＢのＦ－Ｆ切断線に沿って断面視した時の断面構成を示す縦断面図であり、図２０Ｃは図２０ＢのＧ－Ｇ切断線に沿って断面視した時の断面構成を示す縦断面図であり、図２０Ｂは、第１の面Ｓ１における各構成要素の位置関係を示す説明図である。
図２０Ａから図２０Ｄまでに示す本技術の第３実施形態について、以下に説明する。本第３実施形態に係る光検出装置１は、位相差検出部８０を含む。それ以外の光検出装置１の構成は、基本的に上述の第１実施形態の光検出装置１と同様の構成になっている。すでに説明した構成要素については、同じ符号を付してその説明を省略する。なお、図２０Ａは図２０ＢのＦ－Ｆ切断線に沿って断面視した時の断面構成を示す縦断面図であり、図２０Ｃは図２０ＢのＧ－Ｇ切断線に沿って断面視した時の断面構成を示す縦断面図であり、図２０Ｂは、第１の面Ｓ１における各構成要素の位置関係を示す説明図である。
【0110】
なお、本実施形態に係る図面においては、第１半導体領域２０ａ１と第２半導体領域２０ａ２とを区別して描いている。また、本実施形態に係る図面においては、第１導電型（例えばｐ型）、第２導電型（例えばｎ型）、ｉ型等の半導体の導電型を互いに区別せずに描いている。また、本実施形態に係る図面においては、主に第１半導体層２０を中心に描いており、他の半導体層及び配線層等の図示を省略している場合がある。本実施形態に係る図面においては、光検出装置１の一部分のみを描いていて、図示を省略した部分がある。また、本実施形態に係る図面においては、第１半導体領域２０ａ１の形状をより分かりやすく示すために、電極７０等第１半導体領域２０ａ１に接するように設けられる電極や配線の記載を省略している。また、本実施形態のトレンチ分離壁２５は、第１実施形態の場合と同様にポリシリコン２５ｂと、絶縁膜２５ａとを含んで構成されているが、本実施形態に係る図面では、絶縁膜２５ａの図示を省略している。
【0111】
図２０Ａに示すように、位相差検出部８０は、隣り合う複数（本実施形態では２つ）のセル領域２０ａを含んでいる。なお、紙面右側のセル領域２０ａと紙面左側のセル領域２０ａとを互いに区別するために、紙面右側のセル領域をセル領域２０ａＲと呼び、紙面左側のセル領域をセル領域２０ａＬと呼ぶ。両者を区別しない場合には、単にセル領域２０ａと呼ぶ。光検出装置１は、位相差検出部８０を用いて、どの方向から光が入射したかを判定する。より具体的には、光検出装置１は、セル領域２０ａＲに蓄積された信号電荷量と、セル領域２０ａＬに蓄積された信号電荷量とを比較して、どの方向から光が入射したかを判定する。例えば、セル領域２０ａＲに蓄積された信号電荷量の方がセル領域２０ａＬに蓄積された信号電荷量より多い場合には、光は紙面左側から斜めに光検出装置１に入射したことが分かる。
【0112】
また、位相差検出部８０は、セル領域２０ａＲとセル領域２０ａＬとの間で信号電荷が移動可能な経路ＰＨを有する。経路ＰＨは、オーバーフローパスと呼ばれる場合がある。セル領域２０ａＲとセル領域２０ａＬとのうちの一方のセル領域で信号電荷が飽和した場合、一方のセル領域から他方のセル領域へ、経路ＰＨを介して信号電荷が移動する、すなわちオーバーフローする。位相差検出部８０は、１つの画素３としても機能することができる。位相差検出部８０が画素３としても機能する場合、セル領域２０ａＲに蓄積された信号電荷量とセル領域２０ａＬに蓄積された信号電荷量との和である加算信号を、画素信号として出力する。そのため、一方のセル領域で先に信号電荷が飽和した場合に信号電荷が他方のセル領域へオーバーフローすることにより、信号電荷の一部が捨てられるのを抑制できる。これにより、光量と加算信号との線形性が劣化するのを抑制できる。
【0113】
トレンチ分離壁２５のうち、位相差検出部８０内の２つのセル領域２０ａ（セル領域２０ａＲ、セル領域２０ａＬ）同士の間に位置する部分を、他の部分と区別するために第１トレンチ分離壁２５ｃと呼ぶ。第１トレンチ分離壁２５ｃと他のトレンチ分離壁２５とを区別しない場合、単にトレンチ分離壁２５と呼ぶ。図２０Ａ及び図２０Ｂに示すように、第１半導体領域２０ａ１は、平面視で第１トレンチ分離壁２５ｃに重なる位置に設けられていて、位相差検出部８０内のセル領域２０ａＲとセル領域２０ａＬとを接続している。より具体的には、セル領域２０ａＲに含まれる第１半導体領域２０ａ１とセル領域２０ａＬに含まれる第１半導体領域２０ａ１とが、平面視で第１トレンチ分離壁２５ｃに重なる位置において互いに接続されて１つになっている。そして、経路ＰＨは、平面視で第１トレンチ分離壁２５ｃに重なる位置に設けられた第１半導体領域２０ａ１に構成されている。経路ＰＨが構成された第１半導体領域２０ａ１の導電型は、設計に対応した導電型であれば良い。
【0114】
図２０Ｃに示すように、第１トレンチ分離壁２５ｃの第１の面Ｓ１側の端部は、一部分が他の部分より厚み方向に沿って窪んでいて、絶縁領域２６及び第１半導体領域２０ａ１は、第１トレンチ分離壁２５ｃの端部のうち窪んだ部分２５ｄにのみ設けられている。
【0115】
図２０Ｄは、２行２列に配列された４つの位相差検出部８０を示している。平面視で、４つの位相差検出部８０の互いに対向する角部には、電荷蓄積領域ＦＤが構成された第１半導体領域２０ａ１が設けられている。なお、本実施形態では、電極７０の図示を省略している。電荷蓄積領域ＦＤが構成された第１半導体領域２０ａ１は、平面視で四角の環状であり、位相差検出部８０の角部にある４つのセル領域２０ａの、互いに対向する角部同士を接続している。なお、経路ＰＨが構成された第１半導体領域２０ａ１と電荷蓄積領域ＦＤが構成された第１半導体領域２０ａ１と区別するために、経路ＰＨが構成された第１半導体領域２０ａ１を第１半導体領域２０ａ１ＰＨと呼び、電荷蓄積領域ＦＤが構成された第１半導体領域２０ａ１を第１半導体領域２０ａ１ＦＤと呼ぶ場合がある。両者を区別しない場合、単に第１半導体領域２０ａ１と呼ぶ。第１半導体領域２０ａ１ＦＤについても、第１半導体領域２０ａ１ＰＨと同様に、トレンチ分離壁２５の窪んだ部分２５ｄに設けられている。また、光検出装置１は、電荷蓄積領域ＦＤと同様の構成を有するコンタクト領域２４を有していても良く、上述の説明において電荷蓄積領域ＦＤをコンタクト領域２４と読み替えれば良い。電極７０を第１半導体領域２０ａ１ＦＤに対して設ける場合、電極７０の胴部７１を、環状の第１半導体領域２０ａ１ＦＤの中空部を埋めるように柱状にしても良い。
【0116】
≪光検出装置の製造方法≫
以下、図２１から図２３までを参照して、光検出装置１の製造方法について説明する。なお、本実施形態では、上述の第１実施形態に係る製造方法と異なる部分についてのみ、説明する。また、以下の説明で参照される縦断面図は、図２０ＢのＦ－Ｆ切断線に沿った縦断面図の一部を示している。また、以下の説明では第１実施形態に係る製造方法の説明に用いた図面についても、適宜参照する。
以下、図２１から図２３までを参照して、光検出装置１の製造方法について説明する。なお、本実施形態では、上述の第１実施形態に係る製造方法と異なる部分についてのみ、説明する。また、以下の説明で参照される縦断面図は、図２０ＢのＦ－Ｆ切断線に沿った縦断面図の一部を示している。また、以下の説明では第１実施形態に係る製造方法の説明に用いた図面についても、適宜参照する。
【0117】
図５Ａに示す工程まで、上述の第１実施形態に係る製造方法と同じである。その後、図２１に示すように、公知のリソグラフィ技術及びエッチング技術を用いて、平面視でトレンチ分離壁２５に重なるように、第１の面Ｓ１側から溝ＳＴＩを形成する。その際、まずレジストパターンＲ３を形成し、レジストパターンＲ３をマスクとして絶縁膜ｍ１，ｍ２，ｍ３をエッチングし、それらの絶縁膜をハードマスクとして溝ＳＴＩを形成しても良い。なお、上述の第１実施形態では溝ＳＴＩを平面視で格子状に形成していたが、本実施形態では、開口Ｒ３ａ１及び開口Ｒ３ａ２を有するレジストパターンＲ３を用いて、方形の領域に対してのみ溝ＳＴＩを形成する。レジストパターンＲ３の開口Ｒ３ａ１は平面視で第１半導体領域２０ａ１ＰＨを形成する位置に設けられていて、開口Ｒ３ａ２は平面視で第１半導体領域２０ａ１ＦＤを形成する位置に設けられている。
【0118】
その後、図５Ｃに示すように、溝ＳＴＩの内部を埋めるように、絶縁膜ｍ４を成膜し、図５Ｄに示すように、全面エッチバックを行い、絶縁膜ｍ４の不要な部分を除去する。そして、溝ＳＴＩの底部に残った絶縁膜ｍ４が絶縁領域２６を構成する。図２２は、絶縁領域２６の平面視における形状及び位置を示している。そして、図５Ｄ及び図２２に示す面２０ｃに対してシリコンをエピタキシャル成長させて、図２３に示す第１半導体領域２０ａ１を得る。なお、面２０ｃは、溝ＳＴＩの側壁に露出した半導体面である。なお、エピタキシャル成長は、上述の第１実施形態においては対向する面２０ｃに成長した第１半導体領域２０ａ１同士がつながらないように制御していたが、本実施形態では、図２３に示すように、対向する面２０ｃに成長した第１半導体領域２０ａ１同士がつながるように制御している。これにより、セル領域２０ａＲとセル領域２０ａＬとが第１半導体領域２０ａ１ＰＨにより電気的に接続され、第１半導体領域２０ａ１ＦＤが環状になる。
【0119】
エピタキシャル成長された第１半導体領域２０ａ１は、これには限定されないが、例えば、真正半導体（ｉ型）であるが、設計に応じてｐ型又はｎ型であっても良い。また、第１半導体領域２０ａ１の導電型は、設計に応じて第２半導体領域２０ａ２又は半導体領域２１と同じ導電型に形成されても良いし、異なる導電型に形成されても良い。これ以降の処理は、第１実施形態で説明した処理及び公知の位相差検出部８０の製造方法と同じであり、説明を省略する。
【0120】
≪第３実施形態の主な効果≫
以下、第３実施形態の主な効果を説明するが、その前に、画素３の微細化及び図２４に示す比較例について説明する。位相差検出部８０内の２つのセル領域２０ａ同士の間に不純物分離構造を設けることにより、厚み方向において第１の面Ｓ１側にオーバーフローパスである経路ＰＨを設けることができる。しかし、画素のさらなる微細化が望まれており、位相差検出部８０をより微細化する場合には、２つのセル領域２０ａ同士の間に不純物分離構造を設けることが容易ではなくなる可能性がある。その場合、図２４の比較例に示すように、２つのセル領域２０ａ同士の間を第１トレンチ分離壁２５ｃで分離することが求められる。そして、厚み方向においてオーバーフローパスである経路ＰＨをカラーフィルタ６２寄りの位置に設ける可能性がある。そのため、平面視で経路ＰＨに重なる第１トレンチ分離壁２５ｃの高さを、他のトレンチ分離壁２５ｅの高さと異なる高さに形成する必要があり、安定した高さ制御が容易ではない可能性がある。また、セル領域２０ａＲ及びセル領域２０ａＬの一方のセル領域において生成された信号電荷が他方のセル領域に移動して、分離特性が劣化する可能性がある。また、第１トレンチ分離壁２５ｃが酸化シリコンで形成されている場合、入射光Ｌは、屈折率が低いマイクロレンズ６４及びカラーフィルタ６２を通過した後、屈折率が高い半導体からなる経路ＰＨを通過し、その後再び屈折率が低い第１トレンチ分離壁２５ｃに入射する。その場合、入射光Ｌは、低屈折率領域、高屈折率領域、低屈折率領域に進み、特に高屈折率領域の経路ＰＨから低屈折率の第１トレンチ分離壁２５ｃに入射する際に光の反射や散乱が生じる可能性がある。
以下、第３実施形態の主な効果を説明するが、その前に、画素３の微細化及び図２４に示す比較例について説明する。位相差検出部８０内の２つのセル領域２０ａ同士の間に不純物分離構造を設けることにより、厚み方向において第１の面Ｓ１側にオーバーフローパスである経路ＰＨを設けることができる。しかし、画素のさらなる微細化が望まれており、位相差検出部８０をより微細化する場合には、２つのセル領域２０ａ同士の間に不純物分離構造を設けることが容易ではなくなる可能性がある。その場合、図２４の比較例に示すように、２つのセル領域２０ａ同士の間を第１トレンチ分離壁２５ｃで分離することが求められる。そして、厚み方向においてオーバーフローパスである経路ＰＨをカラーフィルタ６２寄りの位置に設ける可能性がある。そのため、平面視で経路ＰＨに重なる第１トレンチ分離壁２５ｃの高さを、他のトレンチ分離壁２５ｅの高さと異なる高さに形成する必要があり、安定した高さ制御が容易ではない可能性がある。また、セル領域２０ａＲ及びセル領域２０ａＬの一方のセル領域において生成された信号電荷が他方のセル領域に移動して、分離特性が劣化する可能性がある。また、第１トレンチ分離壁２５ｃが酸化シリコンで形成されている場合、入射光Ｌは、屈折率が低いマイクロレンズ６４及びカラーフィルタ６２を通過した後、屈折率が高い半導体からなる経路ＰＨを通過し、その後再び屈折率が低い第１トレンチ分離壁２５ｃに入射する。その場合、入射光Ｌは、低屈折率領域、高屈折率領域、低屈折率領域に進み、特に高屈折率領域の経路ＰＨから低屈折率の第１トレンチ分離壁２５ｃに入射する際に光の反射や散乱が生じる可能性がある。
【0121】
これに対して、本技術の第３実施例に係る光検出装置１では、経路ＰＨは、絶縁領域２６の第１トレンチ分離壁２５ｃ側の面とは反対側の面に設けられた第１半導体領域２０ａ１ＰＨに構成されている。このように、画素３が微細化された場合であっても、経路ＰＨを第２の面Ｓ２寄りの位置ではなく第１の面Ｓ１寄りの位置に設けることができる。そのため、厚み方向において、第１トレンチ分離壁２５ｃのカラーフィルタ６２側の端部の位置を、他のトレンチ分離壁２５のカラーフィルタ６２側の端部の位置に揃えることができ、分離特性が劣化するのを抑制できる。また、カラーフィルタ６２側に高屈折率の経路ＰＨが設けられていないので、入射光Ｌの反射や散乱が大きくなるのを抑制できる。また、第１トレンチ分離壁２５ｃのカラーフィルタ６２側の端部の位置を、他のトレンチ分離壁２５のカラーフィルタ６２側の端部の位置に揃えることができるので、第１の面Ｓ１側から第１トレンチ分離壁２５ｃと他のトレンチ分離壁２５とを形成する際に、全てのトレンチ分離壁を同じ深さで形成することができ、製造の負荷が大きくなるのを抑制できる。
【0122】
また、本技術の第３実施例に係る光検出装置１は、第１トレンチ分離壁２５ｃの第１の面Ｓ１寄りの端部と第１半導体領域２０ａ１ＰＨとの間に設けられ且つ絶縁材料からなる絶縁領域２６を有する。絶縁領域２６が第１トレンチ分離壁２５ｃと第１半導体領域２０ａ１ＰＨとの間に介在しているので、トレンチ分離壁２５がポリシリコン等の導電体からなる部分を有する場合、トレンチ分離壁２５の導電部分と経路ＰＨとを電気的に絶縁できる。また、経路ＰＨにおける信号電荷の流れを、主に水平方向に集中させることができる。また、絶縁領域２６を設けることにより、第１半導体領域２０ａ１と例えば光電変換部２２等の他の半導体領域との不純物濃度の濃度差を明確にすることができる。
【0123】
また、この第３実施形態に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１又は第２実施形態に係る光検出装置１と同様に、第１半導体領域２０ａ１の少なくとも一部を含む領域に、電荷蓄積領域ＦＤとコンタクト領域２４とを構成することができる。
【0124】
なお、絶縁領域２６は、第１実施形態に係る図４Ｃに示すように、平面視で格子状に設けても良い。
【0125】
≪第３実施形態の変形例≫
以下、第３実施形態の変形例について、説明する。
以下、第３実施形態の変形例について、説明する。
【0126】
＜変形例１＞
図２５Ａ及び図２５Ｂに示す第３実施形態の変形例１に係る光検出装置１では、第１トレンチ分離壁２５ｃの窪んだ部分２５ｄの側壁２５ｆと第１半導体領域２０ａ１ＰＨとの間には、絶縁材料からなる絶縁分離領域２９が設けられている。また、トレンチ分離壁２５の窪んだ部分２５ｄの側壁２５ｆと第１半導体領域２０ａ１ＦＤとの間には、絶縁材料からなる絶縁分離領域２９が設けられている。絶縁分離領域２９を構成する材料は、公知の絶縁材料である。絶縁分離領域２９は、絶縁領域２６を構成する材料と同じ材料により構成されていても良い。
図２５Ａ及び図２５Ｂに示す第３実施形態の変形例１に係る光検出装置１では、第１トレンチ分離壁２５ｃの窪んだ部分２５ｄの側壁２５ｆと第１半導体領域２０ａ１ＰＨとの間には、絶縁材料からなる絶縁分離領域２９が設けられている。また、トレンチ分離壁２５の窪んだ部分２５ｄの側壁２５ｆと第１半導体領域２０ａ１ＦＤとの間には、絶縁材料からなる絶縁分離領域２９が設けられている。絶縁分離領域２９を構成する材料は、公知の絶縁材料である。絶縁分離領域２９は、絶縁領域２６を構成する材料と同じ材料により構成されていても良い。
【0127】
以下、図２６を参照して、光検出装置１の製造方法について説明する。なお、本変形例では、上述の第３実施形態に係る製造方法と異なる部分についてのみ、説明する。より具体的には、本変形例に係る製造方法は、図５Ｃに示すように、溝ＳＴＩの内部を埋めるように、絶縁膜ｍ４を成膜する工程までは、第３実施形態に係る製造方法と同じである。その後、図示は省略するが、例えばＣＭＰ法により絶縁膜ｍ４の余分な部分と絶縁膜ｍ３とを除去する。これにより、絶縁膜ｍ２が露出する。
【0128】
次に、図２６に示すように、公知のリソグラフィ技術により、開口Ｒ４ａ１，Ｒ４ａ２を有するレジストパターンＲ４を形成する。開口Ｒ４ａ１は平面視で第１半導体領域２０ａ１ＰＨを形成する位置に設けられていて、開口Ｒ４ａ２は平面視で第１半導体領域２０ａ１ＦＤを形成する位置に設けられている。そして、開口Ｒ４ａ１，Ｒ４ａ２から露出する部分をエッチバックして、絶縁膜ｍ４の不要な部分を除去し、絶縁領域２６を得る。図２６において、開口Ｒ４ａ１，Ｒ４ａ２の形状と、図２１に示すレジストパターンＲ３の開口Ｒ３ａ１，Ｒ３ａ２の形状とを比較している。なお、平面視において、開口Ｒ３ａ１，Ｒ３ａ２の大きさは、トレンチ分離壁２５の窪んだ部分２５ｄの大きさと同じである。開口Ｒ４ａ１は、第１トレンチ分離壁２５ｃの延在方向（Ｙ方向）に沿った方向の寸法が開口Ｒ３ａ１より小さい。そのため、窪んだ部分２５ｄに埋め込まれた絶縁膜ｍ４のうちＹ方向に沿った両端は、レジストにより覆われていて、エッチバックされずに残る。これにより、第１半導体領域２０ａ１と第１トレンチ分離壁２５ｃの窪んだ部分２５ｄの側壁２５ｆとの間に絶縁分離領域２９を設けることができる。また、開口Ｒ４ａ１は、第１トレンチ分離壁２５ｃの幅方向（Ｘ方向）に沿った方向の寸法が開口Ｒ３ａ１より大きく、開口Ｒ４ａ１には絶縁膜ｍ２と絶縁膜ｍ４とが露出している。エッチバックでは、絶縁膜ｍ２と絶縁膜ｍ４とのエッチングレートの差により、たとえ絶縁膜ｍ２がエッチングされたとしても、僅かである。
【0129】
開口Ｒ４ａ２は、平面視でトレンチ分離壁２５が交差する位置に設けられている。そのため、Ｘ方向及びＹ方向の両方向の端部において絶縁膜ｍ４を残すように、開口Ｒ４ａ２の形状及び寸法を決めている。また、半導体面にシリコンをエピタキシャル成長させる必要があるので、面２０ｃに対しては絶縁膜ｍ４を残さないように、開口Ｒ４ａ２を広げている。より具体的には、開口Ｒ４ａ２の角部においてはＸ方向及びＹ方向に沿った寸法を開口Ｒ３ａ２より大きくし、角部同士の間では、少なくともトレンチ分離壁２５より幅が広い領域ではＸ方向及びＹ方向に沿った寸法を開口Ｒ３ａ２より小さくしている。これにより、第１半導体領域２０ａ１と第１トレンチ分離壁２５ｃの窪んだ部分２５ｄの側壁２５ｆとの間に絶縁分離領域２９を設けることができる。
【0130】
この第３実施形態の変形例１に係る光検出装置１であっても、上述の第３実施形態に係る光検出装置１と同様の効果が得られる。また、第３実施形態の変形例１に係る光検出装置１では、トレンチ分離壁２５の窪んだ部分２５ｄの側壁２５ｆと第１半導体領域２０ａ１との間に絶縁材料からなる絶縁分離領域２９を設けている。そのため、トレンチ分離壁２５が有するポリシリコン材料が絶縁分離領域２９に覆われた状態でシリコンをエピタキシャル成長させることができ、側壁２５ｆと面２０ｃとのうちの面２０ｃのみにシリコンを成長させることができる。これにより、トレンチ分離壁２５の側壁２５ｆにシリコン結晶が異常成長するのを抑制できる。
【0131】
＜変形例２＞
図２７に示す第３実施形態の変形例２に係る光検出装置１では、電荷蓄積領域ＦＤが構成された第１半導体領域２０ａ１ＦＤが環状ではなく、第１実施形態の場合と同様に、セル領域２０ａ毎に設けられた４つの部分からなる。なお、第１半導体領域２０ａ１ＦＤには、電荷蓄積領域ＦＤの代わりにコンタクト領域２４が設けられていても良い。
図２７に示す第３実施形態の変形例２に係る光検出装置１では、電荷蓄積領域ＦＤが構成された第１半導体領域２０ａ１ＦＤが環状ではなく、第１実施形態の場合と同様に、セル領域２０ａ毎に設けられた４つの部分からなる。なお、第１半導体領域２０ａ１ＦＤには、電荷蓄積領域ＦＤの代わりにコンタクト領域２４が設けられていても良い。
【0132】
第１半導体領域２０ａ１ＦＤを４つの部分に分けて設けるためには、図２１に示すレジストパターンＲ３の開口Ｒ３ａ１及び開口Ｒ３ａ２のうち、開口Ｒ３ａ２のＸ方向に沿った寸法及びＹ方向に沿った寸法を、開口Ｒ３ａ１のＸ方向（トレンチ分離壁２５の幅方向）に沿った寸法より大きくすれば良い。それにより、対向する面２０ｃに成長した第１半導体領域２０ａ１同士がつながるまでに要する時間は、第１半導体領域２０ａ１ＦＤを設ける位置で、第１半導体領域２０ａ１ＰＨを設ける位置より、長くすることができる。これにより、１つにつながった第１半導体領域２０ａ１ＰＨが得られた時点で、第１半導体領域２０ａ１ＦＤはまだつながっていない状態のままであり、図２７に示す第１半導体領域２０ａ１ＦＤが得られる。
【0133】
この第３実施形態の変形例２に係る光検出装置１であっても、上述の第３実施形態に係る光検出装置１と同様の効果が得られる。また、第３実施形態の変形例２に係る光検出装置１では、第１実施形態と同様の形状を有する電極７０を設けることができる。
【0134】
＜変形例３＞
図２８に示す第３実施形態の変形例３に係る光検出装置１では、電荷蓄積領域ＦＤが構成された第１半導体領域２０ａ１ＦＤが環状につながっていて、且つ中央部に十字状に隙間があっても良い。
図２８に示す第３実施形態の変形例３に係る光検出装置１では、電荷蓄積領域ＦＤが構成された第１半導体領域２０ａ１ＦＤが環状につながっていて、且つ中央部に十字状に隙間があっても良い。
【0135】
この第３実施形態の変形例３に係る光検出装置１であっても、上述の第３実施形態に係る光検出装置１と同様の効果が得られる。また、第３実施形態の変形例３に係る光検出装置１では、第１実施形態と同様の形状を有する電極７０を設けることができる。
【0136】
＜変形例４＞
第３実施形態では、トレンチ分離壁２５は、ポリシリコン２５ｂと、絶縁膜２５ａとを含んで構成されていたが、本技術はこれには限定されない。第３実施形態の変形例４に係る光検出装置１が有するトレンチ分離壁２５は、例えば酸化シリコンのような公知の絶縁膜のみにより構成されていても良い。
第３実施形態では、トレンチ分離壁２５は、ポリシリコン２５ｂと、絶縁膜２５ａとを含んで構成されていたが、本技術はこれには限定されない。第３実施形態の変形例４に係る光検出装置１が有するトレンチ分離壁２５は、例えば酸化シリコンのような公知の絶縁膜のみにより構成されていても良い。
【0137】
この第３実施形態の変形例４に係る光検出装置１であっても、上述の第３実施形態に係る光検出装置１と同様の効果が得られる。また、本変形例では、トレンチ分離壁２５が、経路ＰＨより屈折率が低い酸化シリコンのみにより構成されていて、その端部が第２の面Ｓ２側に臨んでいて、且つカラーフィルタ６２側に高屈折率の経路ＰＨが設けられていない。そのため、マイクロレンズ６４、カラーフィルタ６２、トレンチ分離壁２５の順で通過する光を考えた場合、光は、経路ＰＨより低屈折率のマイクロレンズ６４及びカラーフィルタ６２を通過した後、高屈折率の領域を介さず直接トレンチ分離壁２５に入射する。これにより、光が低屈折率領域から低屈折率領域に入射するので、トレンチ分離壁２５に入射する際の光の反射や散乱を抑制することができる。
【0138】
［第４実施形態］
＜１．電子機器への応用例＞
次に、図２９に示す本技術の第４実施形態に係る電子機器１００について説明する。電子機器１００は、固体撮像装置１０１と、光学レンズ１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とを備えている。電子機器１００は、これに限定されないが、例えば、カメラ等の電子機器である。また、電子機器１００は、固体撮像装置１０１として、上述の光検出装置１を備えている。
＜１．電子機器への応用例＞
次に、図２９に示す本技術の第４実施形態に係る電子機器１００について説明する。電子機器１００は、固体撮像装置１０１と、光学レンズ１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とを備えている。電子機器１００は、これに限定されないが、例えば、カメラ等の電子機器である。また、電子機器１００は、固体撮像装置１０１として、上述の光検出装置１を備えている。
【0139】
光学レンズ（光学系）１０２は、被写体からの像光（入射光１０６）を固体撮像装置１０１の撮像面上に結像させる。これにより、固体撮像装置１０１内に一定期間にわたって信号電荷が蓄積される。シャッタ装置１０３は、固体撮像装置１０１への光照射期間及び遮光期間を制御する。駆動回路１０４は、固体撮像装置１０１の転送動作及びシャッタ装置１０３のシャッタ動作を制御する駆動信号を供給する。駆動回路１０４から供給される駆動信号（タイミング信号）により、固体撮像装置１０１の信号転送を行う。信号処理回路１０５は、固体撮像装置１０１から出力される信号（画素信号）に各種信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、或いはモニタに出力される。
【0140】
このような構成により、電子機器１００では、固体撮像装置１０１において絶縁領域２６のトレンチ分離壁２５側の面とは反対側の面に設けられた第１半導体領域２０ａ１を含むので、映像信号の画質の向上を図ることができる。
【0141】
なお、電子機器１００は、カメラに限られるものではなく、他の電子機器であっても良い。例えば、携帯電話機等のモバイル機器向けカメラモジュール等の撮像装置であっても良い。
【0142】
また、電子機器１００は、固体撮像装置１０１として、第１実施形態から第３実施形態まで、及びそれら実施形態の変形例のいずれかに係る光検出装置１、又は第１実施形態から第３実施形態まで、及びそれら実施形態の変形例のうちの少なくとも２つの組み合わせに係る光検出装置１を備えることができる。
【0143】
［その他の実施形態］
上記のように、本技術は第１実施形態から第４実施形態までによって記載したが、この開示の一部をなす論述及び図面は本技術を限定するものであると理解すべきではない。この開示から当業者には様々な代替の実施形態、実施例及び運用技術が明らかとなろう。
上記のように、本技術は第１実施形態から第４実施形態までによって記載したが、この開示の一部をなす論述及び図面は本技術を限定するものであると理解すべきではない。この開示から当業者には様々な代替の実施形態、実施例及び運用技術が明らかとなろう。
【0144】
例えば、第１実施形態から第４実施形態までにおいて説明したそれぞれの技術的思想を互いに組み合わせることも可能である。例えば、上述の第１実施形態の変形例６に係る光検出装置１は半導体層を二層のみ備えていたが、このような技術的思想を、第２実施形態及び第３実施形態に記載の光検出装置１に適用することができる。また、例えば、上述の第３実施形態に係る光検出装置１は位相差検出部８０を備えていたが、このような技術的思想を、第１実施形態及び第２実施形態に記載の光検出装置１に適用する等、それぞれの技術的思想に沿った種々の組み合わせが可能である。
【0145】
また、本技術は、上述したイメージセンサとしての固体撮像装置の他、ToF（Time of Flight）センサともよばれる距離を測定する測距センサなども含む光検出装置全般に適用することができる。測距センサは、物体に向かって照射光を発光し、その照射光が物体の表面で反射され返ってくる反射光を検出し、照射光が発光されてから反射光が受光されるまでの飛行時間に基づいて物体までの距離を算出するセンサである。この測距センサの構造として、上述した画素３の構造を採用することができる。
【0146】
また、例えば、上述の構成要素を構成するとして挙げられた材料は、添加物や不純物等を含んでいても良い。
【0147】
このように、本技術はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本技術の技術的範囲は上記の説明から妥当な特許請求の範囲に記載された発明特定事項によってのみ定められるものである。
【0148】
また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があっても良い。
【0149】
なお、本技術は、以下のような構成としてもよい。
（１）
一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した第１半導体層と、
前記セル領域同士の間を区画しているトレンチ分離壁と、
前記トレンチ分離壁の前記素子形成面寄りの端部に設けられ、平面視で、幅方向に沿った寸法が前記トレンチ分離壁の幅方向に沿った寸法より大きく、且つ絶縁材料からなる絶縁領域と、を備え、
前記セル領域には光電変換部が構成されていて、
前記セル領域は、前記絶縁領域の前記トレンチ分離壁側の面とは反対側の面に設けられた第１半導体領域を含む、
光検出装置。
（２）
胴部と前記胴部の一方の端部に一方の面が接続された頭部とを有した電極を備え、
前記セル領域のうち前記第１半導体領域の少なくとも一部を含む領域には、電荷蓄積領域が構成されていて、
前記胴部の他方の端部は、前記絶縁領域の前記素子形成面寄りの面に接し、
前記電極は、前記胴部の側面と前記頭部の一方の面とを介して、前記電荷蓄積領域に接している、
（１）に記載の光検出装置。
（３）
前記胴部の側面と前記頭部の一方の面とは、前記電荷蓄積領域が構成された前記第１半導体領域に接している、（２）に記載の光検出装置。
（４）
前記電極は、それぞれ異なる前記セル領域に設けられた複数の前記電荷蓄積領域に接している、（２）又は（３）に記載の光検出装置。
（５）
縦断面視において、前記胴部を介して対向する２つの前記電荷蓄積領域同士の間の距離をｂとし、前記絶縁領域の水平方向に沿った寸法をａとした場合、ｂ＜ａの関係を満たす、（４）に記載の光検出装置。
（６）
前記縦断面視において、前記頭部の水平方向に沿った寸法をｃとした場合、ｂ≦ｃの関係を満たす、（５）に記載の光検出装置。
（７）
２行２列の４つの前記セル領域において、平面視で、前記電荷蓄積領域は、前記セル領域の互いに対向する角部に設けられていて、
前記胴部は、行方向及び厚み方向に沿って延在する第１延在部分と、列方向及び厚み方向に沿って延在し且つ平面視で前記第１延在部分に交差する第２延在部分とを有し、
前記電荷蓄積領域は、前記第１延在部分と前記第２延在部分とにより構成された凹角部で前記胴部に接している、（４）から（６）のいずれかに記載の光検出装置。
（８）
コンタクト胴部と前記コンタクト胴部の一方の端部に一方の面が接続されたコンタクト頭部とを有したコンタクト電極を備え、
前記セル領域のうち前記第１半導体領域の少なくとも一部を含む領域には、前記コンタクト電極を介して基準電位に固定されたコンタクト領域が構成されていて、
前記コンタクト胴部の他方の端部は、前記絶縁領域の前記素子形成面寄りの面に接し、
前記コンタクト電極は、前記コンタクト胴部の側面及び前記コンタクト頭部の一方の面を介して、前記コンタクト領域に接している、
（２）から（７）のいずれかに記載の光検出装置。
（９）
前記絶縁領域は、平面視で前記トレンチ分離壁が設けられた場所全体に対して設けられている、（２）から（８）のいずれかに記載の光検出装置。
（１０）
前記第１半導体領域は、前記素子形成面において、前記セル領域の縁部全体に亘って設けられている、（２）から（９）のいずれかに記載の光検出装置。
（１１）
前記第１半導体領域は、前記素子形成面において、前記セル領域の角部にのみ設けられている、（２）から（９）のいずれかに記載の光検出装置。
（１２）
前記電荷蓄積領域は前記セル領域のうち前記第１半導体領域のみからなる領域に構成されていて、平面視で前記電荷蓄積領域の全体が前記絶縁領域に重なっている、（２）から（１１）のいずれかに記載の光検出装置。
（１３）
縦断面視において、前記胴部を介して対向する２つの前記電荷蓄積領域同士の間の距離をｂとし、前記頭部の水平方向に沿った寸法をｃとし、前記電荷蓄積領域の水平方向に沿った寸法をｄとした場合、ｃ≧２ｄ＋ｂの関係を満たす、（１２）に記載の光検出装置。
（１４）
縦断面視において、前記胴部を介して対向する２つの前記電荷蓄積領域が水平方向に沿って占める幅は、同断面視における前記絶縁領域の水平方向に沿った寸法以下である、（１２）又は（１３）に記載の光検出装置。
（１５）
隣り合う２つの前記セル領域と、隣り合う２つの前記セル領域同士の間で信号電荷が移動可能な経路とを有する位相差検出部を有し、
前記トレンチ分離壁のうち前記位相差検出部内の２つの前記セル領域同士の間に位置する部分を第１トレンチ分離壁とした場合、前記第１半導体領域は、平面視で前記第１トレンチ分離壁に重なる位置に設けられていて、前記位相差検出部内の２つの前記セル領域同士を接続し、
前記経路は、前記第１半導体領域に構成されている、
（１）に記載の光検出装置。
（１６）
前記第１トレンチ分離壁の前記素子形成面側の端部は、一部分が他の部分より厚み方向に沿って窪んでいて、
前記絶縁領域及び前記第１半導体領域は、前記端部のうち窪んだ部分にのみ設けられている、（１５）に記載の光検出装置。
（１７）
前記第１トレンチ分離壁の前記窪んだ部分の側壁と前記第１半導体領域との間には、絶縁材料からなる絶縁分離領域が設けられている、（１６）に記載の光検出装置。
（１８）
前記トレンチ分離壁の前記素子形成面側の端部は、一部分が他の部分より厚み方向に沿って窪んでいて、
前記絶縁領域及び前記第１半導体領域は、前記端部のうち窪んだ部分にのみ設けられていて、
前記第１半導体領域には、前記電荷蓄積領域、又は基準電位に固定されたコンタクト領域が構成されている、（２）から（８）、及び（１２）から（１７）のいずれかに記載の光検出装置。
（１９）
前記トレンチ分離壁の前記窪んだ部分の側壁と前記第１半導体領域との間には、絶縁材料からなる絶縁分離領域が設けられている、（１８）に記載の光検出装置。
（２０）
光検出装置と、前記光検出装置に被写体からの像光を結像させる光学系と、を備え、
前記光検出装置は、
一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した第１半導体層と、
前記セル領域同士の間を区画しているトレンチ分離壁と、
前記トレンチ分離壁の前記素子形成面寄りの端部に設けられ、平面視で、幅方向に沿った寸法が前記トレンチ分離壁の幅方向に沿った寸法より大きく、且つ絶縁材料からなる絶縁領域と、を備え、
前記セル領域には光電変換部が構成されていて、
前記セル領域は、前記絶縁領域の前記トレンチ分離壁側の面とは反対側の面に設けられた第１半導体領域を含む、
電子機器。
（１）
一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した第１半導体層と、
前記セル領域同士の間を区画しているトレンチ分離壁と、
前記トレンチ分離壁の前記素子形成面寄りの端部に設けられ、平面視で、幅方向に沿った寸法が前記トレンチ分離壁の幅方向に沿った寸法より大きく、且つ絶縁材料からなる絶縁領域と、を備え、
前記セル領域には光電変換部が構成されていて、
前記セル領域は、前記絶縁領域の前記トレンチ分離壁側の面とは反対側の面に設けられた第１半導体領域を含む、
光検出装置。
（２）
胴部と前記胴部の一方の端部に一方の面が接続された頭部とを有した電極を備え、
前記セル領域のうち前記第１半導体領域の少なくとも一部を含む領域には、電荷蓄積領域が構成されていて、
前記胴部の他方の端部は、前記絶縁領域の前記素子形成面寄りの面に接し、
前記電極は、前記胴部の側面と前記頭部の一方の面とを介して、前記電荷蓄積領域に接している、
（１）に記載の光検出装置。
（３）
前記胴部の側面と前記頭部の一方の面とは、前記電荷蓄積領域が構成された前記第１半導体領域に接している、（２）に記載の光検出装置。
（４）
前記電極は、それぞれ異なる前記セル領域に設けられた複数の前記電荷蓄積領域に接している、（２）又は（３）に記載の光検出装置。
（５）
縦断面視において、前記胴部を介して対向する２つの前記電荷蓄積領域同士の間の距離をｂとし、前記絶縁領域の水平方向に沿った寸法をａとした場合、ｂ＜ａの関係を満たす、（４）に記載の光検出装置。
（６）
前記縦断面視において、前記頭部の水平方向に沿った寸法をｃとした場合、ｂ≦ｃの関係を満たす、（５）に記載の光検出装置。
（７）
２行２列の４つの前記セル領域において、平面視で、前記電荷蓄積領域は、前記セル領域の互いに対向する角部に設けられていて、
前記胴部は、行方向及び厚み方向に沿って延在する第１延在部分と、列方向及び厚み方向に沿って延在し且つ平面視で前記第１延在部分に交差する第２延在部分とを有し、
前記電荷蓄積領域は、前記第１延在部分と前記第２延在部分とにより構成された凹角部で前記胴部に接している、（４）から（６）のいずれかに記載の光検出装置。
（８）
コンタクト胴部と前記コンタクト胴部の一方の端部に一方の面が接続されたコンタクト頭部とを有したコンタクト電極を備え、
前記セル領域のうち前記第１半導体領域の少なくとも一部を含む領域には、前記コンタクト電極を介して基準電位に固定されたコンタクト領域が構成されていて、
前記コンタクト胴部の他方の端部は、前記絶縁領域の前記素子形成面寄りの面に接し、
前記コンタクト電極は、前記コンタクト胴部の側面及び前記コンタクト頭部の一方の面を介して、前記コンタクト領域に接している、
（２）から（７）のいずれかに記載の光検出装置。
（９）
前記絶縁領域は、平面視で前記トレンチ分離壁が設けられた場所全体に対して設けられている、（２）から（８）のいずれかに記載の光検出装置。
（１０）
前記第１半導体領域は、前記素子形成面において、前記セル領域の縁部全体に亘って設けられている、（２）から（９）のいずれかに記載の光検出装置。
（１１）
前記第１半導体領域は、前記素子形成面において、前記セル領域の角部にのみ設けられている、（２）から（９）のいずれかに記載の光検出装置。
（１２）
前記電荷蓄積領域は前記セル領域のうち前記第１半導体領域のみからなる領域に構成されていて、平面視で前記電荷蓄積領域の全体が前記絶縁領域に重なっている、（２）から（１１）のいずれかに記載の光検出装置。
（１３）
縦断面視において、前記胴部を介して対向する２つの前記電荷蓄積領域同士の間の距離をｂとし、前記頭部の水平方向に沿った寸法をｃとし、前記電荷蓄積領域の水平方向に沿った寸法をｄとした場合、ｃ≧２ｄ＋ｂの関係を満たす、（１２）に記載の光検出装置。
（１４）
縦断面視において、前記胴部を介して対向する２つの前記電荷蓄積領域が水平方向に沿って占める幅は、同断面視における前記絶縁領域の水平方向に沿った寸法以下である、（１２）又は（１３）に記載の光検出装置。
（１５）
隣り合う２つの前記セル領域と、隣り合う２つの前記セル領域同士の間で信号電荷が移動可能な経路とを有する位相差検出部を有し、
前記トレンチ分離壁のうち前記位相差検出部内の２つの前記セル領域同士の間に位置する部分を第１トレンチ分離壁とした場合、前記第１半導体領域は、平面視で前記第１トレンチ分離壁に重なる位置に設けられていて、前記位相差検出部内の２つの前記セル領域同士を接続し、
前記経路は、前記第１半導体領域に構成されている、
（１）に記載の光検出装置。
（１６）
前記第１トレンチ分離壁の前記素子形成面側の端部は、一部分が他の部分より厚み方向に沿って窪んでいて、
前記絶縁領域及び前記第１半導体領域は、前記端部のうち窪んだ部分にのみ設けられている、（１５）に記載の光検出装置。
（１７）
前記第１トレンチ分離壁の前記窪んだ部分の側壁と前記第１半導体領域との間には、絶縁材料からなる絶縁分離領域が設けられている、（１６）に記載の光検出装置。
（１８）
前記トレンチ分離壁の前記素子形成面側の端部は、一部分が他の部分より厚み方向に沿って窪んでいて、
前記絶縁領域及び前記第１半導体領域は、前記端部のうち窪んだ部分にのみ設けられていて、
前記第１半導体領域には、前記電荷蓄積領域、又は基準電位に固定されたコンタクト領域が構成されている、（２）から（８）、及び（１２）から（１７）のいずれかに記載の光検出装置。
（１９）
前記トレンチ分離壁の前記窪んだ部分の側壁と前記第１半導体領域との間には、絶縁材料からなる絶縁分離領域が設けられている、（１８）に記載の光検出装置。
（２０）
光検出装置と、前記光検出装置に被写体からの像光を結像させる光学系と、を備え、
前記光検出装置は、
一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した第１半導体層と、
前記セル領域同士の間を区画しているトレンチ分離壁と、
前記トレンチ分離壁の前記素子形成面寄りの端部に設けられ、平面視で、幅方向に沿った寸法が前記トレンチ分離壁の幅方向に沿った寸法より大きく、且つ絶縁材料からなる絶縁領域と、を備え、
前記セル領域には光電変換部が構成されていて、
前記セル領域は、前記絶縁領域の前記トレンチ分離壁側の面とは反対側の面に設けられた第１半導体領域を含む、
電子機器。
【0150】
本技術の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本技術が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本技術の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
【符号の説明】
【0151】
１ 光検出装置
２０ 第１半導体層
２０ａ，２０ａＬ，２０ａＲ セル領域
２０ａ１，２０ａ１ＦＤ，２０ａ１ＰＨ 第１半導体領域
２０ｂ 分離領域
２４ コンタクト領域（半導体領域）
２５ トレンチ分離壁
２５ｃ 第１トレンチ分離壁
２５ｄ 窪んだ部分
２５ｆ 側壁
２６ 絶縁領域
２９ 絶縁分離領域
７０ 電極
７０ コンタクト電極
７１ 胴部
７１ コンタクト胴部
７１ｘ 第１延在部分
７１ｙ 第２延在部分
７２ 頭部
７２ コンタクト頭部
８０ 位相差検出部
１００ 電子機器
１０２ 光学系
ａ 寸法
ｂ 距離
ｃ 寸法
ｄ 寸法
ＦＤ 電荷蓄積領域
ＰＨ 経路
Ｗ１，Ｗ２ 寸法
２０ 第１半導体層
２０ａ，２０ａＬ，２０ａＲ セル領域
２０ａ１，２０ａ１ＦＤ，２０ａ１ＰＨ 第１半導体領域
２０ｂ 分離領域
２４ コンタクト領域（半導体領域）
２５ トレンチ分離壁
２５ｃ 第１トレンチ分離壁
２５ｄ 窪んだ部分
２５ｆ 側壁
２６ 絶縁領域
２９ 絶縁分離領域
７０ 電極
７０ コンタクト電極
７１ 胴部
７１ コンタクト胴部
７１ｘ 第１延在部分
７１ｙ 第２延在部分
７２ 頭部
７２ コンタクト頭部
８０ 位相差検出部
１００ 電子機器
１０２ 光学系
ａ 寸法
ｂ 距離
ｃ 寸法
ｄ 寸法
ＦＤ 電荷蓄積領域
ＰＨ 経路
Ｗ１，Ｗ２ 寸法
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図4H】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図5G】
【図5H】
【図5I】
【図5J】
【図6】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10】
【図11】
【図12】
【図13】
【図14A】
【図14B】
【図15A】
【図15B】
【図15C】
【図15D】
【図15E】
【図16】
【図17】
【図18A】
【図18B】
【図19A】
【図19B】
【図20A】
【図20B】
【図20C】
【図20D】
【図21】
【図22】
【図23】
【図24】
【図25A】
【図25B】
【図26】
【図27】
【図28】
【図29】