特開 2024-137388 情報処理装置、命令挿入装置及び情報処理装置の制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024137388

(43)【公開日】2024-10-07

(54)【発明の名称】情報処理装置、命令挿入装置及び情報処理装置の制御方法

(51)【国際特許分類】

   G06F 9/30 20180101AFI20240927BHJP

   G06F 15/177 20060101ALI20240927BHJP

【ＦＩ】

G06F9/30 380

G06F9/30 350Z

G06F15/177 C

【審査請求】未請求

【請求項の数】21

【出願形態】ＯＬ

(21)【出願番号】P 2023048895

(22)【出願日】2023-03-24

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成３０年度、国立研究開発法人新エネルギー・産業技術総合開発機構「高効率・高速処理を可能とするＡＩチップ・次世代コンピューティングの技術開発／革新的ＡＩエッジコンピューティング技術の開発／ＦＰＧＡ ＩＰと可変精度演算コアの融合による超低消費電力エッジヘビーコンピューティング向けＳｏＣの研究開発」委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】515130201

【氏名又は名称】株式会社Ｐｒｅｆｅｒｒｅｄ Ｎｅｔｗｏｒｋｓ

(71)【出願人】

【識別番号】504150450

【氏名又は名称】国立大学法人神戸大学

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】田形 健二

(72)【発明者】

【氏名】牧野 淳一郎

【テーマコード（参考）】

5B033

5B045

【Ｆターム（参考）】

5B033BE07

5B033FA00

5B045JJ39

(57)【要約】

【課題】情報処理装置の動作の開始時、動作の停止時、又は、動作の開始時及び動作の停止時における消費電力量の急激な変化を軽減することで回路を正常に動作させる。
【解決手段】情報処理装置は、複数の演算命令を処理する１以上の演算ブロックと、前記複数の演算命令の処理期間において、前記複数の演算命令に含まれる最初の演算命令の処理期間を含む第１期間において処理される前記演算命令の比率が、前記第１期間より後の第２期間において処理される前記演算命令の比率より低くなるように、前記演算命令より消費電力が小さい他の命令を前記複数の演算命令の間に挿入して前記１以上の演算ブロックに出力する命令挿入部と、を有する。
【選択図】図４

【特許請求の範囲】

【請求項1】

複数の演算命令を処理する１以上の演算ブロックと、
前記複数の演算命令の処理期間において、前記複数の演算命令に含まれる最初の演算命令の処理期間を含む第１期間において処理される前記演算命令の比率が、前記第１期間より後の第２期間において処理される前記演算命令の比率より低くなるように、前記演算命令より消費電力が小さい他の命令を前記複数の演算命令の間に挿入して前記１以上の演算ブロックに出力する命令挿入部と、を有する、
情報処理装置。

【請求項2】

前記命令挿入部は、前記最初の演算命令の処理以降において、前記演算命令の比率が徐々に高くなるように前記他の命令を挿入する、
請求項１に記載の情報処理装置。

【請求項3】

前記演算命令の増加率を示す傾斜情報を書き換え可能に保持する傾斜保持部を有し、
前記命令挿入部は、前記傾斜保持部に保持された前記傾斜情報に基づいて、前記演算命令の比率を徐々に高くする、
請求項２に記載の情報処理装置。

【請求項4】

前記他の命令は、前記演算命令の処理結果に影響を与えない命令である、
請求項１に情報処理装置。

【請求項5】

前記他の命令は、前記演算命令に非依存な命令である、
請求項１に情報処理装置。

【請求項6】

前記複数の演算命令は、前記１以上の演算ブロックに演算を実行させる命令である、
請求項１に情報処理装置。

【請求項7】

２以上の前記演算ブロックを有し、
ＳＩＭＤ（Single Instruction Multiple Data）プロセッサとして動作する、
請求項１に記載の情報処理装置。

【請求項8】

前記命令挿入部は、前記複数の演算命令に含まれる最後の演算命令の後に、前記複数の演算命令の処理結果に影響を与えない複数の他の命令を前記１以上の演算ブロックに出力する、
請求項１乃至請求項７のいずれか１項に記載の情報処理装置。

【請求項9】

前記複数の他の命令は、少なくとも第１命令と前記第１命令より消費電力が大きな第２命令とを含む、
請求項８に記載の情報処理装置。

【請求項10】

前記命令挿入部は、前記第１命令の比率が前記第２命令の比率より徐々に高くなるように、前記複数の他の命令を前記１以上の演算ブロックに出力する、
請求項９に記載の情報処理装置。

【請求項11】

前記命令挿入部は、前記複数の演算命令の処理期間において、前記複数の演算命令に含まれる最後の演算命令の処理期間を含む第３期間において処理される前記演算命令の比率が、前記第３期間より前の前記第２期間において処理される前記演算命令の比率より低くなるように、前記他の命令を前記複数の演算命令の間に挿入して前記１以上の演算ブロックに出力する、
請求項１乃至請求項７のいずれか１項に記載の情報処理装置。

【請求項12】

複数の演算命令を処理する１以上の演算ブロックと、
前記複数の演算命令の処理期間後における第１期間において処理される第２命令の比率が、前記第１期間より後の第２期間において処理される前記第２命令の比率より高くなるように、前記第２命令及び前記第２命令より消費電力が小さい第１命令を前記１以上の演算ブロックに出力する命令挿入部と、を有し、
前記第１命令及び前記第２命令は、前記複数の演算命令の処理結果に影響を与えない、
情報処理装置。

【請求項13】

前記命令挿入部は、前記第２命令の比率が徐々に低くなるように前記第１命令及び前記第２命令を前記１以上の演算ブロックに出力する、
請求項１２に記載の情報処理装置。

【請求項14】

前記第１命令及び第２命令は、前記演算命令に非依存な命令である、
請求項１２に情報処理装置。

【請求項15】

２以上の前記演算ブロックを有し、
ＳＩＭＤ（Single Instruction Multiple Data）プロセッサとして動作する、
請求項１２乃至請求項１４のいずれか１項に記載の情報処理装置。

【請求項16】

データ転送命令に基づいてデータ転送を処理するデータ転送部を有し、
前記データ転送部は、前記データ転送の処理期間において、最初のデータ転送を含む第１期間におけるデータ転送の頻度を、前記第１期間より後の第２期間におけるデータ転送の頻度より低くする、
情報処理装置。

【請求項17】

前記データ転送部は、前記最初のデータ転送の処理期間以降におけるデータ転送の頻度を徐々に高くする、
請求項１６に記載の情報処理装置。

【請求項18】

少なくとも１つのメモリと、
少なくとも１つのプロセッサとを備え、
前記少なくとも１つのプロセッサは、
情報処理装置が処理する複数の演算命令を受け、前記複数の演算命令の処理期間において、前記複数の演算命令に含まれる最初の演算命令の処理期間を含む第１期間において処理される前記演算命令の比率が、前記第１期間より後の第２期間において処理される前記演算命令の比率より低くなるように、前記演算命令より消費電力が小さい他の命令を前記複数の演算命令の間に挿入して前記情報処理装置に処理させる演算命令列を生成する、
命令挿入装置。

【請求項19】

前記少なくとも１つのプロセッサは、前記複数の演算命令に含まれる最後の演算命令の後に、前記複数の演算命令の処理結果に影響を与えない複数の他の命令を前記情報処理装置に処理させる演算命令列を生成する、
請求項１８に記載の命令挿入装置。

【請求項20】

演算命令を処理する１以上の演算ブロックを有する情報処理装置の制御方法であって、
複数の演算命令の処理期間において、前記複数の演算命令に含まれる最初の演算命令の処理期間を含む第１期間において処理される前記演算命令の比率が、前記第１期間より後の第２期間において処理される前記演算命令の比率より低くなるように、前記演算命令より消費電力が小さい他の命令を前記複数の演算命令の間に挿入して前記１以上の演算ブロックに出力する、
情報処理装置の制御方法。

【請求項21】

前記複数の演算命令に含まれる最後の演算命令の後に、前記複数の演算命令の処理結果に影響を与えない複数の他の命令を前記１以上の演算ブロックに出力する、
請求項２０に記載の情報処理装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、情報処理装置、命令挿入装置及び情報処理装置の制御方法に関する。

【背景技術】

【0002】

プロセッサ等の情報処理装置は、半導体プロセスの進化に伴い、回路規模が増加し、消費電力が増加する傾向にある。今後、半導体プロセスのさらなる進化により、消費電力は増加していくと予想される。

【0003】

情報処理装置は、回路規模が大きく、同時に動作する回路が多いほど、動作の開始時又は動作の停止時に回路の消費電力量が急激に変化しやすいため、瞬間的に大きな電圧降下や上昇が発生するおそれがあり、あるいは、電源系統にノイズが発生するおそれがある。そして、電圧降下、上昇又は電源ノイズが発生した場合、回路が正常に動作しないおそれがある。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本開示では、情報処理装置の動作の開始時、動作の停止時、又は、動作の開始時及び動作の停止時における消費電力量の急激な変化を軽減することで回路を正常に動作させる。

【課題を解決するための手段】

【0005】

本発明の実施形態の情報処理装置は、複数の演算命令を処理する１以上の演算ブロックと、前記複数の演算命令の処理期間において、前記複数の演算命令に含まれる最初の演算命令の処理期間を含む第１期間において処理される前記演算命令の比率が、前記第１期間より後の第２期間において処理される前記演算命令の比率より低くなるように、前記演算命令より消費電力が小さい他の命令を前記複数の演算命令の間に挿入して前記１以上の演算ブロックに出力する命令挿入部と、を有する。

【図面の簡単な説明】

【0006】

【図1】本発明の一実施形態におけるプロセッサの一例を示すブロック図である。

【図2】プロセッサ及び外部メモリが搭載されるボードの一例を示すブロック図である。

【図3】第１命令及び第２命令の例を示す説明図である。

【図4】図１のプロセッサの動作の例を示すタイミング図である。

【図5】本発明の別の実施形態におけるプロセッサの一例を示すブロック図である。

【図6】本発明の別の実施形態におけるプロセッサの一例を示すブロック図である。

【図7】図６のプロセッサのＤＭＡ転送の例を示すタイミング図である。

【図8】本発明の別の実施形態における情報処理装置の一例を示すブロック図である。

【図9】図８のコンパイラが生成した命令コードと命令挿入部が生成した命令コードの例を示す説明図である。

【図10】図２及び図８に示したホストのハードウェア構成の一例を示すブロック図である。

【発明を実施するための形態】

【0007】

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。以下で説明する情報処理装置の一形態であるプロセッサは、サーバ等のコンピュータに搭載され、プログラムを実行することで、一例として、ニューラルネットワークの訓練又は推論において畳み込み演算等を実行してもよい。なお、以下で説明するプロセッサは、科学技術計算などに使用されてもよい。また、図１、図５、図６、図８に含まれる矩形又は台形で示す複数のブロックのうち、２以上のブロックは、１つにマージされてもよい。すなわち、１つのブロックの機能が他のブロックで実現されてもよい。複数のブロックの各々は、例えば、１又は複数の回路により実現される。

【0008】

図１は、本発明の一実施形態におけるプロセッサの一例を示すブロック図である。図１に示すプロセッサ１００は、制御部１１０及び複数の演算ブロック１２０を有する。なお、プロセッサ１００は、１個の演算ブロック１２０を有してもよい。例えば、プロセッサ１００は、バスＢＵＳを介して外部メモリ２００に接続される。プロセッサ１００は、情報処理装置の一例である。なお、図１に示すプロセッサ１００は、本発明の実施形態が適用される基本的な構成を示している。プロセッサ１００は、後述する図２に示す構成を有してもよい。

【0009】

制御部１１０は、命令フェッチ部１１１、命令バッファ１１２、命令デコーダ１１３、第１命令保持部１１４、第２命令保持部１１５、同期制御部１１６、命令発行判定部１１７、起動／停止制御部１１８及びセレクタ１１９を有する。起動／停止制御部１１８及びセレクタ１１９は、演算命令の処理が開始されるときに第１命令を挿入し、演算命令の処理が停止されるときに、第１命令及び第２命令を挿入する命令挿入部の一例である。命令挿入部は、命令挿入回路として実現されてもよい。

【0010】

なお、制御部１１０は、制御回路１１０として実現されてもよい。命令フェッチ部１１１、命令バッファ１１２、命令デコーダ１１３、第１命令保持部１１４、第２命令保持部１１５、同期制御部１１６、命令発行判定部１１７、起動／停止制御部１１８及びセレクタ１１９は、それぞれ命令フェッチ回路１１１、命令バッファ回路１１２、命令デコーダ回路１１３、第１命令保持回路１１４、第２命令保持回路１１５、同期制御回路１１６、命令発行判定回路１１７、起動／停止制御回路１１８及びセレクタ回路１１９として実現されてもよい。

【0011】

演算ブロック１２０は、１個又は複数のコア１２１と内部メモリ１２４とを有する。コア１２１は、複数の演算器１２２とレジスタファイル１２３とを有する。例えば、演算器１２２は、加算器、乗算器、積和演算器又はロードストアユニット等のいずれかでもよく、複数種の演算器でもよい。内部メモリ１２４は、例えば、アクセスレイテンシが固定のＳＲＡＭ（Static Random Access Memory）等である。また、例えば、演算ブロック１２０は、複数のステージを含むパイプラインにより構成され、複数のステージは、互いに異なる命令を並列に実行可能である。

【0012】

命令フェッチ部１１１は、バスＢＵＳに接続された外部メモリや図示しないメモリ等に保持されている命令をフェッチし、フェッチした命令を命令バッファ１１２に出力する。命令バッファ１１２は、命令フェッチ部１１１から供給される命令を保持するキューを有し、キューに保持した順に命令を命令デコーダ１１３に出力する。また、命令バッファ１１２は、命令発行判定部１１７にキューの先頭にある命令（先頭命令）を出力する。

【0013】

命令デコーダ１１３は、命令バッファ１１２から供給される命令（演算命令又はデータ転送命令等）をデコードすることで、演算ブロック１２０を制御する命令の制御情報を生成し、生成した制御情報をセレクタ１１９に出力する。命令の制御情報は、命令情報の一例である。命令が演算命令の場合、制御情報は、命令を実行する演算器（加算器又は乗算器等）の識別情報と、レジスタファイル１２３において演算に使用するレジスタの番号等とを含む。命令がデータ転送命令（ロード命令又はストア命令等）の場合、制御情報は、オペランドデータを保持するメモリ（内部メモリ１２４、外部メモリ２００等）のアドレスと、レジスタファイル１２３においてオペランドデータを保持するレジスタの番号等とを含む。命令デコーダ１１３がデコードする命令は、１以上の演算ブロック１２０により演算を実際に実行させて演算の実行結果を得るための命令であり、演算で使用するデータ又は演算結果を１以上の演算ブロックのレジスタファイル１２３に対して転送する命令である。

【0014】

なお、命令が間接アドレスを使用するデータ転送命令の場合、制御情報は、メモリのアドレスの代わりに、メモリのアドレスを格納するレジスタの番号を含んでもよい。さらに、データ転送命令が内部メモリ１２４と外部メモリ２００との間でのデータの転送を示す場合、制御情報は、転送元アドレスと転送先アドレスと転送するデータ数とを含んでもよい。

【0015】

以下では、セレクタ１１９を介して演算ブロック１２０に出力される命令の制御情報は、単に命令とも称される。命令デコーダ１１３は、後述する第１命令及び第２命令をデコードする機能を持たない。すなわち、第１命令及び第２命令は、プロセッサ１００の命令セットアーキテクチャに含まれない。

【0016】

第１命令保持部１１４は、例えば、第１命令をデコード済みの制御情報として保持するレジスタ等である。例えば、演算ブロック１２０が第１命令を実行するときの消費電力が、命令デコーダ１１３に供給されるＮＯＰ（No OPeration）命令以外の演算命令のうち、消費電力が最も小さい演算命令（例えば、加算命令）の消費電力より小さくなるように第１命令を設定してもよい。例えば、命令デコーダ１１３に供給されるＮＯＰ命令以外の演算命令は、演算ブロック１２０のコア１２１を動作させる命令である。

【0017】

第１命令の制御情報は、第１命令情報としてプロセッサ１００の外部から供給され、書き換え可能に第１命令保持部１１４に保持されてもよい。また、複数種の第１命令の制御情報が第１命令保持部１１４に保持され、複数種の第１命令の制御情報のいずれかが第１命令情報により選択されてセレクタ１１９に出力されてもよい。第１命令は、他の命令の一例であり、第１命令の制御情報は、他の命令の命令情報の一例である。第１命令の例は、図３で説明される。以下では、セレクタ１１９に供給される第１命令の制御情報と、第１命令の制御情報に応じてセレクタ１１９から演算ブロック１２０に出力される演算制御情報ＥＸは、第１命令とも称される。命令デコーダ１１３から出力される命令の制御情報に応じて、セレクタ１１９から演算ブロック１２０に出力される演算制御情報ＥＸは、演算命令とも称される。

【0018】

第２命令保持部１１５は、例えば、第２命令をデコード済みの制御情報として保持するレジスタ等である。例えば、演算ブロック１２０が第２命令を実行するときの消費電力は、演算ブロック１２０が第１命令を実行するときの消費電力よりも大きい。例えば、第１命令の消費電力は、第２命令の消費電力より小さく（第１命令＜第２命令）、演算命令の消費電力より小さい（第１命令＜演算命令）。以下では、演算ブロック１２０が第１命令を実行するときの消費電力は、第１命令の消費電力とも称され、演算ブロック１２０が第２命令を実行するときの消費電力は、第２命令の消費電力とも称される。

【0019】

第２命令の制御情報は、第２命令情報としてプロセッサ１００の外部から供給され、書き換え可能に第２命令保持部１１５に保持されてもよい。また、複数種の第２命令の制御情報が第２命令保持部１１５に保持され、複数種の第２命令の制御情報のいずれかが第２命令情報により選択されてセレクタ１１９に出力されてもよい。以下では、セレクタ１１９に供給される第２命令の制御情報と、第２命令の制御情報に応じてセレクタ１１９から演算ブロック１２０に出力される演算制御情報ＥＸは、第２命令とも称される。第２命令は、他の命令の一例であり、第２命令の制御情報は、他の命令の命令情報の一例である。第２命令の例は、図３で説明される。

【0020】

同期制御部１１６は、ロード命令等のデータ転送命令に対応してセレクタ１１９から受ける同期情報ＳＹＮＣに基づいて、データ転送命令によりレジスタファイル１２３に転送されたデータを使用する演算命令が演算器１２２により実行可能であることを判定した場合、実行可能情報を命令発行判定部１１７に出力する。例えば、データ転送命令と、データ転送命令によりレジスタファイル１２３に転送されたデータを使用して演算を実行する演算命令とは、共通の識別情報を含んでもよい。

【0021】

同期制御部１１６は、同期情報ＳＹＮＣを受けるまで、データ転送命令に対応する演算命令の実行可能情報の出力を抑止する。同期制御部１１６により、データ転送命令によるレジスタファイル１２３へのデータの転送と、転送されたデータを使用して演算を実行する演算命令とを待ち合わせることができる。すなわち、演算処理に使用するデータが内部メモリ１２４又は外部メモリ２００からレジスタファイル１２３に転送されるのを待ってから演算処理を開始することができる。

【0022】

同期制御部１１６は、演算命令に対応してセレクタ１１９又は演算ブロック１２０から受ける同期情報ＳＹＮＣに基づいて、レジスタファイル１２３に格納された演算命令の実行結果データを内部メモリ１２４又は外部メモリ２００に転送可能であることを判定した場合、転送可能情報を命令発行判定部１１７に出力する。同期制御部１１６は、同期情報ＳＹＮＣを受けるまで、演算命令に対応するデータ転送命令の実行可能情報の出力を抑止する。同期制御部１１６により、演算命令の実行結果データのレジスタファイル１２３への格納と、データ転送命令によるレジスタファイル１２３からのデータの読み出しとを待ち合わせることができる。すなわち、演算処理の完了を待ってから内部メモリ１２４又は外部メモリ２００へのデータ転送を開始することができる。

【0023】

なお、先行の演算命令と後続の演算命令との間にデータの依存性がある場合、セレクタ１１９は、先行の演算命令の演算結果がレジスタファイル１２３に格納されるタイミング（ＲＡＷ（Read After Write）又はＷＡＷ（Write After Write））又は先行の演算命令がレジスタファイル１２３からデータを読み出すタイミング（ＷＡＲ（Write After Read））に応じて同期情報ＳＹＮＣを出力してもよい。この場合、先行の演算命令と後続の演算命令とは、共通の識別情報を含んでもよい。そして、同期制御部１１６は、同期情報ＳＹＮＣに基づいて、後続の演算命令が実行可能であることを判定した場合、実行可能情報を命令発行判定部１１７に出力する。

【0024】

命令発行判定部１１７は、命令バッファ１１２のキューの先頭にある演算命令（先頭命令）を受け、先頭命令に対応する実行可能情報を同期制御部１１６から受けた場合、先頭命令が演算器１２２により実行可能であると判定する。命令発行判定部１１７は、先頭命令が実行可能な場合、起動／停止制御部１１８に先頭命令の実行を許可する起動情報を出力する。

【0025】

命令発行判定部１１７は、先頭命令に対応する実行可能情報を同期制御部１１６から受けるまで、起動情報の出力を抑止し、先頭命令が演算ブロック１２０に供給されることを待たせる。命令発行判定部１１７は、命令バッファ１１２のキューが空になったことを示す空情報を命令バッファ１１２から受けた場合、演算器１２２の動作を停止する停止情報を起動／停止制御部１１８に出力する。

【0026】

起動／停止制御部１１８は、命令発行判定部１１７からの起動情報に基づいて演算器１２２の起動を制御し、命令発行判定部１１７からの停止情報に基づいて演算器１２２の停止を制御する。起動／停止制御部１１８は、起動情報を命令発行判定部１１７から受けた場合、命令バッファ１１２から順次供給される演算命令の間に第１命令保持部１１４が保持する第１命令を挿入するように（混ぜ込むように）セレクタ１１９を制御する。

【0027】

このとき、起動／停止制御部１１８は、第１傾斜情報に基づいて演算命令の比率が第１命令の比率に対して徐々に増加するようにセレクタ１１９を制御する。ここで、比率は、区間に占める割合でもよく、期間に占める割合でもよい。例えば、第１傾斜情報は、演算命令の比率が１００％になるまでのサイクル数でもよく、演算命令の比率の増加率でもよい。第１傾斜情報は、プロセッサ１００の設計時に固定の情報に設定されてもよい。第１傾斜情報は、演算命令の増加率を示す傾斜情報の一例である。

【0028】

第１傾斜情報は、例えば、プロセッサ１００の起動時等に書き換え可能なＩ／Ｏレジスタ又はステータスレジスタ等に保持されてもよい。この場合、第１傾斜情報をソフトウェアにより変更することができ、プロセッサ１００の動作環境（温度、電圧）等に応じて、演算器１２２の起動制御を適切に実施することができる。なお、第１傾斜情報は、動作環境、ユーザの設定等に基づいて変更されてもよい。

【0029】

起動／停止制御部１１８は、停止情報を命令発行判定部１１７から受けた場合、第１命令保持部１１４が保持する第１命令の間に第２命令保持部１１５が保持する第２命令を挿入するように（混ぜ込むように）セレクタ１１９を制御する。

【0030】

このとき、起動／停止制御部１１８は、第２傾斜情報に基づいて第１命令の比率が第２命令の比率に対して徐々に増加するようにセレクタ１１９を制御する。例えば、第２傾斜情報は、第１命令の比率が１００％になるまでのサイクル数でもよく、第１命令の比率の増加率でもよい。第２傾斜情報は、プロセッサ１００の設計時に固定の情報に設定されてもよい。第２傾斜情報は、第１命令の増加率を示す傾斜情報の一例である。

【0031】

第２傾斜情報は、例えば、プロセッサ１００の起動時等に書き換え可能なレジスタに保持されてもよい。この場合、第２傾斜情報をソフトウェアにより変更することができ、プロセッサ１００の動作環境（温度、電圧）等に応じて、演算器１２２の停止制御を適切に実施することができる。なお、第２傾斜情報は、動作環境、ユーザの設定等に基づいて変更されてもよい。

【0032】

第１傾斜情報及び第２傾斜情報を保持するＩ／Ｏレジスタ等は、傾斜保持部の一例である。傾斜保持部は、傾斜保持回路として実現されてもよい。なお、第１傾斜情報及び第２傾斜情報が互いに同じサイクル数等に設定される場合、第１傾斜情報及び第２傾斜情報の代わりに１つの傾斜情報が起動／停止制御部１１８に供給されてもよい。

【0033】

セレクタ１１９は、起動／停止制御部１１８からの選択信号に基づいて、命令デコーダ１１３からの制御情報、第１命令保持部１１４からの第１命令の制御情報又は第２命令保持部１１５からの第２命令の制御情報のいずれかを選択する。

【0034】

セレクタ１１９は、レジスタファイル１２３にデータを格納するデータ転送命令を命令デコーダ１１３から受けた場合、受けたデータ転送命令を転送制御情報ＴＲとして演算ブロック１２０に出力する。また、セレクタ１１９は、データ転送命令の対象データがレジスタファイル１２３に格納されるまでに要するサイクル数を算出する。そして、セレクタ１１９は、算出したサイクル数をデータ転送命令の識別情報とともに同期情報ＳＹＮＣとして同期制御部１１６に出力する。

【0035】

セレクタ１１９は、命令バッファ１１２から出力される演算命令に基づいて演算器１２２が起動される場合、起動／停止制御部１１８からの指示に基づいて、命令デコーダ１１３からの演算命令及び第１命令保持部１１４からの第１命令を所定の比率で選択する。セレクタ１１９は、選択した命令を演算制御情報ＥＸとして演算ブロック１２０に順次出力する。

【0036】

セレクタ１１９は、命令バッファ１１２に保持される演算命令がなくなり、演算器１２２の動作が停止される場合、起動／停止制御部１１８からの指示に基づいて、第１命令保持部１１４からの第１命令及び第２命令保持部１１５からの第２命令を所定の比率で選択する。セレクタ１１９は、選択した命令を演算制御情報ＥＸとして演算ブロック１２０に順次出力する。

【0037】

演算ブロック１２０は、セレクタ１１９から受けるデータ転送命令に応じて、レジスタファイル１２３と内部メモリ１２４との間のデータ転送、又は、内部メモリ１２４と外部メモリ２００との間のデータ転送を実施する。なお、プロセッサ１００又は外部メモリ２００は、バスＢＵＳに接続される図示しないＤＭＡＣ（Direct Memory Access Controller）を有してもよい。この場合、内部メモリ１２４と外部メモリ２００との間のデータ転送は、ＤＭＡＣにより実施されてもよい。例えば、プロセッサ１００ＢがＤＭＡＣ１６０を有する例は、図６に示される。また、レジスタファイル１２３と内部メモリ１２４との間のデータ転送を実施するデータ転送命令と、内部メモリ１２４と外部メモリ２００との間のデータ転送を実施するデータ転送命令とが、命令セットアーキテクチャに含まれてもよい。

【0038】

演算ブロック１２０は、セレクタ１１９から受ける演算命令に応じて、演算に使用するデータをレジスタファイル１２３のレジスタのいずれかから読み出し、演算対象の演算器１２２に演算を実施させる。そして、演算ブロック１２０は、演算結果をレジスタファイル１２３のレジスタのいずれかに書き込む。

【0039】

例えば、演算ブロック１２０は、セレクタ１１９から受ける第１命令又は第２命令に応じて、演算に使用するデータをレジスタファイル１２３のレジスタのいずれかから読み出し、演算対象の演算器１２２に演算を実施させる。但し、演算ブロック１２０は、第１命令又は第２命令による演算結果をレジスタに格納しない。すなわち、第１命令及び第２命令は、命令デコーダ１１３がデコードする演算命令の演算結果に影響を与えずに電力を消費するダミーの演算命令である。また、第１命令及び第２命令は、命令デコーダ１１３がデコードする演算命令の内容（オペランド等）に非依存に決定されるダミーの演算命令でもよい。これらのダミーの演算命令は、他の命令の一例である。

【0040】

なお、この実施形態では、例えば、１つの演算命令に応じて複数の演算ブロック１２０の複数の演算器１２２が並列に動作して演算命令を並列に実行してもよい。すなわち、プロセッサ１００は、ＳＩＭＤ（Single Instruction Multiple Data）プロセッサとして動作してもよい。

【0041】

図２は、プロセッサ１００及び外部メモリ２００が搭載されるボードの一例を示すブロック図である。図２に示すボード３００には、図１のプロセッサ１００と外部メモリ２００とが搭載される。この場合、ボード３００が１つの情報処理装置として動作する。

【0042】

外部メモリ２００は、例えば、ホスト４００に接続される。なお、複数のボード３００がホスト４００に接続され、複数のボード３００に搭載される多数の演算ブロック１２０が１つのデータ転送命令及び１つの演算命令を並列に実施してもよい。この場合、複数のボード３００が１つの情報処理装置として動作する。

【0043】

ホスト４００は、外部メモリ２００に命令列と命令の実行に使用するデータとを格納し、各演算ブロック１２０に演算を実行させ、外部メモリ２００から各演算ブロック１２０の演算結果を取得する。また、ホスト４００は、プロセッサ１００の起動時又はプロセッサ１００の動作後の動作モード等の変更時に、図１に示した第１傾斜情報、第２傾斜情報、第１命令情報及び第２命令情報の１つ又は複数を各演算ブロック１２０の制御部１１０に設定可能である。

【0044】

第１傾斜情報、第２傾斜情報、第１命令情報及び第２命令情報は、例えば、Ｉ／Ｏレジスタの設定コマンドを使用してＩ／Ｏレジスタに設定され、制御部１１０で使用されてもよい。第１傾斜情報、第２傾斜情報、第１命令情報及び第２命令情報の各々は、全ての制御部１１０に共通に設定されてもよく、所定数の制御部１１０のグループ毎に設定されてもよい。

【0045】

プロセッサ１００は、複数の演算ブロック１２０と第１メモリ１３１とをそれぞれ有する複数の第１ブロック１３０を有する。また、プロセッサ１００は、複数の第１ブロック１３０と第２メモリ１４１とをそれぞれ有する複数の第２ブロック１４０を有する。さらに、プロセッサ１００は、複数の第２ブロック１４０の第２メモリ１４１と外部メモリ２００との間に配置された第３メモリ１５１を有する。そして、制御部１１０は、複数の第１ブロック１３０に共通に設けられる。

【0046】

図２に示すように、プロセッサ１００は、外部メモリ２００から演算ブロック１２０の内部メモリ１２４（図１）との間に、階層化された第３メモリ１５１、第２メモリ１４１及び第１メモリ１３１を有する。そして、演算命令は、外部メモリ２００から第３メモリ１５１、第２メモリ１４１及び第１メモリ１３１を介して複数の演算ブロック１２０の内部メモリ１２４に並列に供給され、各演算器１２２により実行される。

【0047】

データ転送命令は、外部メモリ２００から第３メモリ１５１、第２メモリ１４１及び第１メモリ１３１を介して複数の演算ブロック１２０に並列に供給される。そして、各演算ブロック１２０により、レジスタファイル１２３と内部メモリ１２４との間のデータ転送等が実施される。

【0048】

図３は、第１命令及び第２命令の例を示す説明図である。以下では、レジスタファイル１２３のレジスタＲ０、Ｒ１、Ｒ２が使用される例が示される。レジスタＲ０、Ｒ１、Ｒ２に保持されるデータは、データＲ０、Ｒ１、Ｒ２とも称される。

【0049】

例えば、命令フェッチ部１１１によりフェッチされる通常の加算命令ＡＤＤは、レジスタＲ１、Ｒ２の読み出しイネーブル（Read Enable=1）が設定され、レジスタＲ１、Ｒ２に保持された演算対象のデータＲ１、Ｒ２が演算器１２２に読み出され、演算器１２２は、読み出したデータＲ１、Ｒ２を加算する。データＲ１、Ｒ２の加算後、レジスタＲ０の書き込みイネーブル（Write Enable=1）が設定され、加算結果がレジスタＲ０に格納される。

【0050】

第１命令は、レジスタＲ１、Ｒ２の読み出しディセーブル（Read Enable=0）が設定され、レジスタＲ０の書き込みディセーブル（Write Enable=0）が設定されることを除き、加算命令ＡＤＤと同様である。第１命令（加算命令ＡＤＤ）は、レジスタＲ１、Ｒ２からのデータの読み出しがなく、レジスタＲ０へのデータの書き込みがないため、通常の加算命令ＡＤＤよりも消費電力が小さい。第１命令（ＮＯＰ）が通常の加算命令ＡＤＤよりも消費電力が小さいのは明らかである。なお、第１命令は、ＮＯＰ命令でもよく、コア１２１を実質的に動作させない命令でもよい。例えば、第１命令として、レジスタファイル１２３と内部メモリ１２４との間でデータを転送するデータ転送命令が使用されてもよい。この場合、レジスタファイル１２３又は内部メモリ１２４からのデータの読み出し時に読み出しディセーブルが設定され、内部メモリ１２４又はレジスタファイル１２３へのデータの書き込み時に書き込みディセーブルが設定される。また、第１命令は、同一の命令に限定されず、複数種の命令が使用されてもよい。

【0051】

第２命令は、レジスタＲ０の書き込みディセーブル（Write Enable=0）が設定されることを除き、加算命令ＡＤＤと同様である。第２命令は、レジスタＲ１、Ｒ２からのデータの読み出しがあるため、第１命令より消費電力が相対的に大きい。なお、第２命令は、加算命令だけでなく、乗算命令、シフト演算命令、データ転送命令などの命令が使用されてもよい。また、第２命令として、レジスタファイル１２３と内部メモリ１２４との間でデータを転送するデータ転送命令が使用されてもよい。この場合、レジスタファイル１２３又は内部メモリ１２４からのデータの読み出し時に読み出しイネーブルが設定され、内部メモリ１２４又はレジスタファイル１２３へのデータの書き込み時に書き込みディセーブルが設定される。また、第２命令は、例えば、加算命令、乗算命令、加算命令を順次実行するような複数種の命令が組み合わされて使用されてもよい。

【0052】

図４は、図１のプロセッサ１００の動作の例を示すタイミング図である。すなわち、図４は、演算処理装置の一例であるプロセッサ１００の制御方法の一例を示す。図４では、演算命令の供給開始時に第１命令を挿入する例と、演算命令の供給停止時に第１命令及び第２命令を挿入する例とが示される。図４に示す演算命令列への命令の挿入は、演算命令の供給開始時、演算命令の供給停止時、又は、演算命令の供給開始時及び演算命令の供給停止時に行われる。図４における第１命令又は第２命令を挿入する場合の動作例の命令列により示される期間（区間）は、複数の演算命令の処理期間（処理区間）を示す。すなわち、処理期間は、時間的概念に限らず、所定数の命令が処理される処理区間の概念を含む。比較例として、演算命令の供給開始時に第１命令を挿入しない例と、演算命令の供給停止時に第１命令及び第２命令を挿入しない例とが示される。

【0053】

以下では、命令デコーダ１１３により順次デコードされる複数の演算命令（ＮＯＰ命令を含まない）は、通常の命令と称される。通常の命令は、加算命令、乗算命令、除算命令、積和演算命令、行列演算命令、データ転送命令等である。図４に示す例では、第１命令としてＮＯＰ命令が使用されるが、第１命令は、ＮＯＰ命令に限定されず、ＮＯＰ命令と同等の消費電力を有する命令でもよい。例えば、第２命令が通常の命令より消費電力が小さい場合、第１命令の代わりに第２命令が挿入されてもよく、第１命令及び第２命令が挿入されてもよい。説明の簡単化のため、通常の命令、第１命令及び第２命令は１サイクルで実行されるとする。

【0054】

まず、命令デコーダ１１３からセレクタ１１９に通常の命令が供給され、演算処理が開始される場合、起動／停止制御部１１８は、第１傾斜情報に基づいて、通常の命令の間に第１命令を挿入する。第１傾斜情報は、第１命令に対する通常の命令の挿入頻度を徐々に高くする情報を含む。第１命令に対する通常の命令（演算命令）の挿入頻度が高いほど、通常の命令の比率（処理比率、実行比率）は高くなる。これにより、演算処理の開始時に消費電力が徐々に増加するため、電源電圧の電圧降下を軽減することができ、電源ノイズを軽減することができる。この結果、プロセッサ１００の誤動作を抑制して、動作マージンを向上することができる。なお、演算処理の開始時に消費電力が互いに異なる複数種の第１命令が挿入されてもよい。互いに異なる複数種の第１命令として、クロックを停止させて演算ブロック１２０に処理をさせないＮＯＰ命令と、レジスタファイル１２３からのデータの読み出しを行い、演算ブロック１２０のその他の回路を動作させないＮＯＰ命令等がある。演算命令の供給が開始される動作において最初に供給される通常の命令は、最初の演算命令の一例である。演算命令の供給が開始される動作において、最初の通常の命令の処理期間を含む期間は、第１期間の一例であり、第１期間より後の期間は、第２期間の一例である。典型的には、消費電力が徐々に増加する期間は、第１期間の一例であり、第１期間の後の第１命令を挟むことなく通常の命令が連続して供給される期間は、第２期間の一例である。なお、第１期間は、通常の命令の間に第１命令が挿入されるため、第１期間において処理される通常の命令の比率は、第２期間において処理される通常の命令の比率より低くなる。第１の処理期間及び第２の処理期間等の所定数の命令が処理又は供給される期間は、予め所定長の期間または所定長の区間に区切って定義されてもよい。

【0055】

また、命令デコーダ１１３からセレクタ１１９への通常の命令の供給が停止され、演算処理が停止する場合、起動／停止制御部１１８は、第２傾斜情報に基づいて、第１命令の間に第２命令を挿入する。第２傾斜情報は、第２命令に対する第１命令の挿入頻度を徐々に高くする情報を含む。第２命令に対する第１命令の挿入頻度が高いほど、第２命令の比率（処理比率、実行比率）は、演算処理を停止する前に処理される通常の命令の比率より小さくなる。これにより、演算処理の停止時に消費電力が徐々に減少するため、電源ノイズを軽減することができる。この結果、プロセッサ１００の誤動作を抑制して、動作マージンを向上することができる。なお、演算処理の停止時に、消費電力が互いに異なる複数種の第２命令が挿入されてもよい。演算処理が停止するときに最後に供給される演算命令は、最後の演算命令の一例である。演算命令の供給が停止される動作において、演算処理の停止直後の期間を含む期間は、第１期間の一例であり、第１期間より後の期間は、第２期間の一例である。典型的には、消費電力が徐々に減少する期間は、第１期間の一例であり、第１期間の後の第２命令を挟むことなく第１命令が連続して供給される期間は、第２期間の一例である。

【0056】

なお、図４では、演算処理の開始時に第１命令が挿入されるが、第１命令に加えて、第１命令以外の命令が挿入されてもよい。また、演算処理の停止時に第１命令及び第２命令が挿入されるが、第１命令及び第２命令に加えて、第１命令及び第２命令以外の命令が挿入されてもよい。

【0057】

また、演算命令の供給が停止される動作において、例えば、セレクタ１１９は、消費電力が徐々に減少する期間に、通常の命令の供給頻度を徐々に下げながら供給してもよい。例えば、セレクタ１１９は、第２命令の代わりに通常の命令を供給してもよい。この場合、消費電力が徐々に減少する期間において、通常の命令に対する第１命令の比率が徐々に高められる。演算処理の停止タイミングは、消費電力が徐々に減少する期間の最後になる。通常の命令の供給頻度が徐々に下げられる期間のうち、通常の命令の供給頻度が最初に下がる期間を含み、かつ、最後の通常の命令の処理期間を含む期間は、第３期間の一例であり、第３期間より前の期間は、第２期間の一例である。

【0058】

演算処理の開始時における消費電力量の急激な変化を軽減することで、大きな電圧降下、上昇又は電源ノイズを軽減し、回路を正常に動作させるものであれば、演算処理の開始時に挿入される複数の命令のうちの少なくとも一部の命令の消費電力が、命令デコーダ１１３から供給される複数の演算命令のうち消費電力が最も小さい演算命令の消費電力より大きくなるケースがあってもよい。

【0059】

同様に、演算処理の停止時における消費電力量の急激な変化を軽減することで、大きな電圧降下、上昇又は電源ノイズを軽減し、回路を正常に動作させるものであれば、演算処理の停止時に挿入される複数の命令のうちの少なくとも一部の命令の消費電力が、命令デコーダ１１３から供給される複数の演算命令のうち消費電力が最も小さい演算命令の消費電力より大きくなるケースがあってもよい。

【0060】

以上により、プロセッサ１００の動作の開始時、動作の停止時、又は、動作の開始時及び動作の停止時における消費電力量の急激な変化を軽減することで回路を正常に動作させることができる。また、プロセッサ１００の動作の開始時、動作の停止時、又は、動作の開始時及び動作の停止時における消費電力量の急激な変化を軽減することで、大きな電圧降下、上昇又は電源ノイズを軽減し、回路を正常に動作させることができる。

【0061】

一方、演算命令の供給開始時に第１命令を挿入しない場合、演算処理の開始とともに通常の命令が連続して実行されるため、消費電力が急激に増加する。したがって、演算処理の開始時に、電源電圧の大きな電圧降下が発生するおそれがあり、大きな電源ノイズが発生するおそれがある。また、演算命令の供給停止時に第２命令を挿入しない場合、演算処理の停止とともにＮＯＰ命令が連続して実行されるため、消費電力が急激に減少する。したがって、演算処理の停止時に、大きな電源ノイズが発生するおそれがある。

【0062】

以上、図１から図４に示す実施形態では、演算命令の供給開始時に、第１命令に対する通常の命令の挿入頻度を徐々に高くすることで、電源電圧の電圧降下を軽減することができ、電源ノイズを軽減することができる。また、演算命令の供給停止時に、第２命令に対する第１命令の挿入頻度を徐々に高くすることで、電源ノイズを軽減することができる。この結果、プロセッサ１００の誤動作を抑制して、動作マージンを向上することができる。すなわち、情報処理装置の一例であるプロセッサ１００の動作の開始時、動作の停止時、又は、動作の開始時及び動作の停止時における消費電力量の急激な変化を軽減することで回路を正常に動作させることができる。また、プロセッサ１００の動作の開始時、動作の停止時、又は、動作の開始時及び動作の停止時における消費電力量の急激な変化を軽減することで、大きな電圧降下、上昇又は電源ノイズを軽減し、回路を正常に動作させることができる。

【0063】

例えば、１つの演算命令を複数の演算器１２２で並列に実行するＳＩＭＤプロセッサ等において、顕著な電源ノイズの低減効果を得ることができ、動作マージンを向上することができる。動作マージンが向上するため、例えば、プロセッサ１００の動作周波数を高くすることが可能になる。換言すれば、電源ノイズを軽減するためにプロセッサ１００の動作周波数を下げることで、プロセッサ１００の処理性能が低下することを抑制することができる。

【0064】

第１命令保持部１１４に第１命令の制御情報を保持し、第２命令保持部１１５に第２命令の制御情報を保持し、セレクタ１１９により演算命令の制御情報、第１命令の制御情報又は第２命令の制御情報を選択して演算ブロック１２０に出力する。これにより、命令セットアーキテクチャを変更することなく、演算命令の間に第１命令又は第２命令を挿入することができる。

【0065】

第１命令保持部１１４に第１命令の制御情報を書き換え可能に保持し、第２命令保持部１１５に第２命令の制御情報を書き換え可能に保持することで、第１命令の制御情報及び第２命令の制御情報をソフトウェアで変更することができる。第１傾斜情報及び第２傾斜情報をＩ／Ｏレジスタ等に書き換え可能に保持することで、第１傾斜情報及び第２傾斜情報をソフトウェアにより変更することができる。これにより、プロセッサ１００の動作環境（温度、電圧）等に応じて、演算器１２２の起動制御及び停止制御を適切に実施することができる。

【0066】

図５は、本発明の別の実施形態におけるプロセッサの一例を示すブロック図である。図１と同様の要素については、同じ符号を付し、詳細な説明は省略する。図５に示すプロセッサ１００Ａの制御部１１０は、図１の命令デコーダ１１３の代わりに命令デコーダ１１３Ａを有する。プロセッサ１００Ａのその他の構成は、図１のプロセッサ１００と同様である。また、プロセッサ１００Ａが搭載されるボード３００は、図２と同様である。なお、プロセッサ１００Ａは、複数の演算ブロック１２０を有するが、１個の演算ブロック１２０を有してもよい。命令デコーダ１１３Ａは、命令デコーダ回路１１３Ａとして実現されてもよい。

【0067】

プロセッサ１００Ａの命令セットアーキテクチャには、第１命令及び第２命令が含まれる。このため、命令デコーダ１１３Ａは、第１命令及び第２命令の命令コードに基づいて、演算ブロック１２０を制御する制御情報をそれぞれ生成する。

【0068】

以上、図５に示す実施形態においても、上述した実施形態と同様に、演算命令の供給開始時に、第１命令に対する通常の命令の挿入頻度を徐々に高くすることで、電源電圧の電圧降下を軽減することができ、電源ノイズを軽減することができる。また、演算命令の供給停止時に、第２命令に対する第１命令の挿入頻度を徐々に高くすることで、電源ノイズを軽減することができる。この結果、プロセッサ１００Ａの誤動作を抑制して、動作マージンを向上することができる。また、第１傾斜情報及び第２傾斜情報をＩ／Ｏレジスタ等に書き換え可能に保持することで、第１傾斜情報及び第２傾斜情報をソフトウェアにより変更することができる。

【0069】

さらに、この実施形態では、第１命令保持部１１４に第１命令を保持し、第２命令保持部１１５に第２命令を保持し、命令デコーダ１１３Ａは、演算命令、第１命令及び第２命令をデコードする。したがって、第１命令及び第２命令を命令セットアーキテクチャに含めることができる。例えば、起動／停止制御部１１８による第１命令及び第２命令の挿入を停止するテストモードをプロセッサ１００Ａに搭載し、命令フェッチ部１１１がフェッチする命令列に第１命令及び第２命令を含めることで、演算処理の開始時及び停止時の電源ノイズを評価することができる。

【0070】

また、第１命令保持部１１４に第１命令を書き換え可能に保持し、第２命令保持部１１５に第２命令を書き換え可能に保持することで、第１命令及び第２命令をソフトウェアで変更することができる。これにより、プロセッサ１００Ａの動作環境（温度、電圧）等に応じて、演算器１２２の起動制御及び停止制御を適切に実施することができる。

【0071】

図６は、本発明の別の実施形態におけるプロセッサの一例を示すブロック図である。図１と同様の要素については、同じ符号を付し、詳細な説明は省略する。図６に示すプロセッサ１００Ｂは、バスＢＵＳと外部メモリ２００との間にＤＭＡＣ１６０を有する。なお、プロセッサ１００Ｂは、複数の演算ブロック１２０を有するが、１個の演算ブロック１２０を有してもよい。レジスタファイル１２３と外部メモリ２００との間のデータ転送は、ＤＭＡＣ１６０により実施される。

【0072】

このため、命令フェッチ部１１１がフェッチするデータ転送命令は、内部メモリ１２４とレジスタファイル１２３との間でデータを転送するロード命令／ストア命令と、外部メモリ２００とレジスタファイル１２３との間でデータを転送するＤＭＡ命令とを有する。ＤＭＡＣ１６０は、データ転送命令に基づいてデータ転送を処理するデータ転送部の一例である。データ転送部は、データ転送回路として実現されてもよい。

【0073】

制御部１１０は、図１の同期制御部１１６、命令デコーダ１１３及びセレクタ１１９の代わりに同期制御部１１６Ｂ、命令デコーダ１１３Ｂ及びセレクタ１１９Ｂを有する。プロセッサ１００Ｂのその他の構成は、図１のプロセッサ１００の構成と同様である。また、プロセッサ１００Ｂが搭載されるボード３００は、図２と同様である。同期制御部１１６Ｂ、命令デコーダ１１３Ｂ及びセレクタ１１９Ｂは、同期制御回路１１６Ｂ、命令デコーダ回路１１３Ｂ及びセレクタ回路１１９Ｂとして実現されてもよい。

【0074】

命令デコーダ１１３Ｂは、図１の命令デコーダ１１３の機能に加えて、ＤＭＡ命令をデコードする機能を有する。セレクタ１１９Ｂは、図１のセレクタ１１９の機能に加えて、命令デコーダ１１３Ｂから受けるＤＭＡ命令の制御情報ＤＭＡＣＮＴをＤＭＡＣ１６０に出力する機能を有する。

【0075】

同期制御部１１６Ｂは、図１の同期制御部１１６の機能に加えて、ＤＭＡＣ１６０からの転送終了信号ＴＥＮＤに基づいて、ＤＭＡ命令の実行によりレジスタファイル１２３に転送されたデータを使用して演算命令が実行可能であると判定し、実行可能情報を命令発行判定部１１７に出力する機能を有する。例えば、ＤＭＡ命令と、ＤＭＡ命令によりレジスタファイル１２３に転送されたデータを使用して演算を実行する演算命令とは、共通の識別情報を含んでもよい。

【0076】

ＤＭＡＣ１６０は、第３傾斜情報に基づいて、ＤＭＡ転送の開始時にデータ転送量を徐々に増加する機能と、第４傾斜情報に基づいて、ＤＭＡ転送の停止時にデータ転送量を徐々に減少する機能とを有する。第３傾斜情報は、データ転送量が１００％になるまでのサイクル数でもよく、データ転送量の増加率でもよい。第４傾斜情報は、データ転送量が０％になるまでのサイクル数でもよく、データ転送量の減少率でもよい。

【0077】

第３傾斜情報及び第４傾斜情報は、プロセッサ１００Ｂの設計時に固定の情報に設定されてもよい。また、第３傾斜情報及び第４傾斜情報は、例えば、プロセッサ１００Ｂの起動時等に設定可能なレジスタに保持されてもよい。第３傾斜情報及び第４傾斜情報は、例えば、プロセッサ１００の起動時等に書き換え可能なＩ／Ｏレジスタ又はステータスレジスタ等に保持されてもよい。この場合、第３傾斜情報及び第４傾斜情報をソフトウェアにより変更することができる。なお、第３傾斜情報、第４傾斜情報、又は、第３傾斜情報及び第４傾斜情報は、プロセッサ１００の動作環境（温度、電圧）、ユーザの設定等に基づいて変更されてもよい。

【0078】

なお、第３傾斜情報及び第４傾斜情報が互いに同じサイクル数等に設定される場合、第３傾斜情報及び第４傾斜情報の代わりに１つの傾斜情報がＤＭＡＣ１６０に供給されてもよい。また、プロセッサ１００Ｂは、演算命令の供給開始時に第１命令を挿入し、演算命令の供給停止時に第１命令及び第２命令を挿入する機能を持たなくてもよい。この場合、起動／停止制御部１１８は、第１命令及び第２命令の挿入をセレクタ１１９Ｂに指示する機能を持たない。

【0079】

また、プロセッサ１００Ｂは、演算命令の供給開始時に第１命令を挿入する機能と、演算命令の供給停止時に第１命令及び第２命令を挿入する機能とを持たなくてもよい。この場合、制御部１１０は、後述する図８に示すように、第１命令保持部１１４、第２命令保持部１１５及び起動／停止制御部１１８を持たなくてもよい。

【0080】

図７は、図６のプロセッサ１００ＢのＤＭＡ転送の例を示すタイミング図である。図７では、ＤＭＡ転送の開始時にデータ転送量を徐々に増加する例と、ＤＭＡ転送の停止時にデータ転送量を徐々に減少する例とが示される。また、比較例として、ＤＭＡ転送の開始時及びＤＭＡ転送の停止時にデータ転送量を変化させない例が示される。

【0081】

ＤＭＡＣ１６０は、ＤＭＡ転送の開始時に、データ転送を実施するサイクルとデータ転送を実施しないサイクルとを交互に繰り返し、データ転送を実施するサイクルの比率を徐々に高くする。その後、ＤＭＡＣ１６０は、データ転送を連続して実施する。これにより、ＤＭＡ転送の開始時の消費電力が徐々に増加するため、電源電圧の電圧降下を軽減することができ、電源ノイズを軽減することができる。この結果、プロセッサ１００Ｂの誤動作を抑制して、動作マージンを向上することができる。ＤＭＡ転送が開始される動作において、最初のデータ転送を含む期間は、第１期間の一例であり、第１期間より後の期間は、第２期間の一例である。典型的には、消費電力が徐々に増加する期間は、第１期間の一例であり、第１期間の後に間隙なくデータ転送が連続して実施される期間は、第２期間の一例である。

【0082】

ＤＭＡＣ１６０は、ＤＭＡ転送の停止時に、ダミーデータ転送を実施するサイクルを挿入し、ダミーデータ転送の挿入比率を徐々に低下させる。例えば、ＤＭＡＣ１６０は、ダミーデータ転送において、転送元のデータを読み出すが、読み出したデータの転送先への書き込みを実施しない。これにより、データの転送に影響を与えずに電力のみを消費させる。ダミーデータ転送の挿入により、ＤＭＡ転送の停止時の消費電力が徐々に減少するため、電源ノイズを軽減することができる。この結果、プロセッサ１００Ｂの誤動作を抑制して、動作マージンを向上することができる。ダミーデータ転送の頻度を徐々に低くして消費電力が徐々に減少する期間は、最後のデータ転送の処理期間後の期間の一例である。

【0083】

一方、ＤＭＡ転送の開始時に、データ転送を実施しないサイクルを挿入しない場合、消費電力が急激に増加するため、電源電圧の大きな電圧降下が発生するおそれがあり、大きな電源ノイズが発生するおそれがある。また、ＤＭＡ転送の停止時に、ダミーデータ転送を実施するサイクルを挿入しない場合、消費電力が急激に減少するため、大きな電源ノイズが発生するおそれがある。

【0084】

以上、図６及び図７に示す実施形態においても、図１から図４に示す実施形態と同様に、演算命令の供給開始時と演算命令の供給停止時に、電源ノイズを軽減することができ、プロセッサ１００の誤動作を抑制して、動作マージンを向上することができる。また、第１命令の制御情報及び第２命令の制御情報をソフトウェアで変更することができる。第１傾斜情報及び第２傾斜情報をソフトウェアにより変更することができる。

【0085】

さらに、この実施形態では、ＤＭＡ転送の開始時にデータ転送量を徐々に増加することで、消費電力が徐々に増加するため、電源電圧の電圧降下を軽減することができ、電源ノイズを軽減することができる。ＤＭＡ転送の停止時にデータ転送量を徐々に減少することで、消費電力が徐々に減少するため、電源ノイズを軽減することができる。この結果、プロセッサ１００Ｂの誤動作を抑制して、動作マージンを向上することができる。

【0086】

また、第３傾斜情報及び第４傾斜情報を、プロセッサ１００の起動時等に書き換え可能なＩ／Ｏレジスタ又はステータスレジスタ等に保持することで、第３傾斜情報及び第４傾斜情報をソフトウェアにより変更することができる。なお、図６のＤＭＡＣ１６０及びＤＭＡ転送の機能は、図５に示したプロセッサ１００Ａに実装されてもよい。

【0087】

図８は、本発明の別の実施形態における情報処理装置の一例を示すブロック図である。図５と同様の要素については、同じ符号を付し、詳細な説明は省略する。図８に示す情報処理装置は、プロセッサ１００Ｃが実行する命令を生成するコンパイラ４１０と命令挿入ブロック４２０とを含むホスト４００として機能する。ホスト４００は、少なくとも１つのメモリと、プログラムを実行する少なくとも１つのプロセッサとを有する。特に限定されないが、コンパイラ４１０及び命令挿入ブロック４２０は、例えば、ホスト４００が実行するプログラムにより実現される。なお、プロセッサ１００Ｃは、複数の演算ブロック１２０を有するが、１個の演算ブロック１２０を有してもよい。

【0088】

コンパイラ４１０は、ソースプログラムをプロセッサ１００Ｃが実行可能な命令コードに変換する。命令挿入ブロック４２０は、コンパイラ４１０が生成した命令コードに第１命令及び第２命令を挿入し、外部メモリ２００に転送する。図２と同様に、プロセッサ１００Ｃ及び外部メモリ２００は、ボード３００に搭載される。なお、命令挿入ブロック４２０は、ホスト４００の外部に配置されてもよい。命令挿入ブロック４２０は、第１命令及び第２命令を含む演算命令列を生成する命令挿入装置の一例である。

【0089】

プロセッサ１００Ｃは、図５の制御部１１０Ａの代わりに制御部１１０Ｃを有する。制御部１１０Ｃは、図５の制御部１１０Ａから第２命令保持部１１５、第１命令保持部１１４及び起動／停止制御部１１８を削除していることを除き、図５の制御部１１０Ａと同様の構成を有する。

【0090】

この実施形態では、プロセッサ１００Ｃが実行する命令列に第１命令及び第２命令が含まれる。このため、演算処理の開始時の第１命令の挿入処理と、演算処理の停止時の第１命令及び第２命令の挿入処理は不要である。すなわち、演算処理の開始時の第１命令の挿入処理と、演算処理の停止時の第１命令及び第２命令の挿入処理は、上述した実施形態の起動／停止制御部１１８による制御を実施することなく、コンパイラ４１０による命令コードの生成により実現されてもよい。命令発行判定部１１７は、命令バッファ１１２のキューの先頭にある先頭命令が実行可能になった場合、セレクタ１１９に先頭命令の実行を許可する起動情報を出力する。

【0091】

セレクタ１１９は、起動情報を受けた場合、先頭命令と、先頭命令に続く第１命令及び後続の命令とをデコードされた順に各演算ブロック１２０に出力する。セレクタ１１９は、停止情報を受けた場合、先頭命令と、先頭命令に続く第１命令、第２命令及び後続の命令とをデコードされた順に各演算ブロック１２０に出力する。そして、各演算ブロック１２０は、図４の第１命令又は第２命令を挿入する場合と同様に、命令を順次実行する。

【0092】

図９は、図８のコンパイラ４１０が生成した命令コードと命令挿入ブロック４２０が生成した命令コードの例を示す説明図である。例えば、コンパイラ４１０は、データ転送命令によりレジスタファイル１２３に転送されたデータを使用して演算を実行する演算命令列Ａ－Ｊを生成する。また、コンパイラ４１０は、演算命令列Ｋ－Ｐ（演算命令Ｐは、命令列の最後）を生成する。コンパイラ４１０は、演算命令列の始まりを示す識別情報を演算命令Ａに付加し、演算命令の終わりを示す識別情報を演算命令Ｐに付加してもよい。

【0093】

命令挿入ブロック４２０は、演算命令列の始まりを検出した場合、通常の命令の挿入頻度が徐々に高くなるように、通常の命令の間に第１命令を挿入する。命令挿入ブロック４２０は、演算命令列の終わりを検出した場合、第２命令に対する第１命令の挿入頻度が徐々に高くなるように、第１命令及び第２命令を挿入する。これにより、図４と同様に、演算処理の開始時に消費電力を徐々に増加させることができ、電源電圧の電圧降下を軽減して、電源ノイズを軽減することができる。また、演算処理の停止時に消費電力が徐々に減少させることができ、電源ノイズを軽減することができる。命令挿入ブロック４２０が、演算命令列が始まる場合に生成する命令列において、最初の通常の命令の処理期間を含む期間は、第１期間の一例であり、第１期間より後の期間は、第２期間の一例である。典型的には、第１命令の挿入頻度が徐々に低くなる期間は、第１期間の一例であり、第１期間の後の第１命令の挿入がなくなる期間は、第２期間の一例である。

【0094】

命令挿入ブロック４２０が、演算命令列が終わる場合に生成する命令列において、演算処理の停止直後の期間を含む期間は、第１期間の一例であり、第１期間より後の期間は、第２期間の一例である。典型的には、第２命令の挿入頻度が徐々に低くなる期間は、第１期間の一例であり、第１期間の後の第２命令を挟むことなく第１命令が連続して供給される期間は、第２期間の一例である。

【0095】

なお、命令挿入ブロック４２０は、演算命令列が終わる場合に、通常の命令の供給頻度を徐々に下げながら命令列を生成してもよい。この場合、通常の命令の間に、第２命令、第１命令、又は、第２命令及び第１命令が挿入される。通常の命令の供給頻度が徐々に下げられる期間のうち、通常の命令の供給頻度が最初に下がる期間を含み、かつ、最後の通常の命令が供給される期間を含む期間は、第３期間の一例であり、第３期間より前の期間は、第２期間の一例である。

【0096】

以上、図８及び図９に示す実施形態では、演算命令列の始まりに、第１命令に対する通常の命令の挿入頻度を徐々に高くする命令列を追加し、演算命令列の終わりに、第２命令に対する第１命令の挿入頻度を徐々に高くする命令列を追加する。これにより、命令挿入ブロック４２０が生成した命令列をプロセッサ１００Ｃが実行するときに、電源ノイズを軽減することができ、プロセッサ１００Ｃの誤動作を抑制して、動作マージンを向上することができる。

【0097】

例えば、１つの演算命令を複数の演算器１２２で並列に実行するＳＩＭＤプロセッサ等において、顕著な電源ノイズの低減効果を得ることができ、動作マージンを向上することができる。動作マージンが向上するため、例えば、プロセッサ１００Ｃの動作周波数を高くすることが可能になる。

【0098】

図１０は、図２及び図８に示したホスト４００のハードウェア構成の一例を示すブロック図である。ホスト４００は、一例として、プロセッサ２０と、主記憶装置３０（メモリ）と、補助記憶装置４０（メモリ）と、ネットワークインタフェース５０と、デバイスインタフェース６０と、を備え、これらがバス７０を介して接続されたコンピュータとして実現されてもよい。例えば、プロセッサ２０が命令挿入プログラムを実行することで、図９で説明した第１命令及び第２命令の挿入処理が実行される。

【0099】

本開示の処理、手段等の一部又は全部は、ネットワークを介してホスト４００と通信可能なクラウド上に設けられたプロセッサ及び記憶装置の少なくとも一方により実現されてもよい。このように、前述した実施形態におけるホスト４００は、１台又は複数台のコンピュータによる並列コンピューティングの形態であってもよい。

【0100】

プロセッサ２０は、少なくともコンピュータの制御又は演算のいずれかを行う電子回路（処理回路、Processing circuit、Processing circuitry、ＣＰＵ、ＧＰＵ、ＦＰＧＡ、ＡＳＩＣ等）であってもよい。また、プロセッサ２０は、汎用プロセッサ、特定の演算を実行するために設計された専用の処理回路又は汎用プロセッサと専用の処理回路との両方を含む半導体装置のいずれであってもよい。また、プロセッサ２０は、光回路を含むものであってもよいし、量子コンピューティングに基づく演算機能を含むものであってもよい。

【0101】

プロセッサ２０は、ホスト４００の内部構成の各装置等から入力されたデータやソフトウェアに基づいて演算処理を行ってもよく、演算結果や制御信号を各装置等に出力してもよい。プロセッサ２０は、ホスト４００のＯＳ（Operating System）や、アプリケーション等を実行することにより、ホスト４００を構成する各構成要素を制御してもよい。

【0102】

前述した実施形態におけるホスト４００は、１又は複数のプロセッサ２０により実現されてもよい。ここで、プロセッサ２０は、１チップ上に配置された１又は複数の電子回路を指してもよいし、２つ以上のチップあるいは２つ以上のデバイス上に配置された１又は複数の電子回路を指してもよい。複数の電子回路を用いる場合、各電子回路は有線又は無線により通信してもよい。

【0103】

主記憶装置３０は、プロセッサ２０が実行する命令及び各種データ等を記憶してもよく、主記憶装置３０に記憶された情報がプロセッサ２０により読み出されてもよい。補助記憶装置４０は、主記憶装置３０以外の記憶装置である。なお、これらの記憶装置は、電子情報を格納可能な任意の電子部品を意味するものとし、半導体のメモリでもよい。半導体のメモリは、揮発性メモリ又は不揮発性メモリのいずれでもよい。前述した実施形態におけるホスト４００において各種データ等を保存するための記憶装置は、主記憶装置３０又は補助記憶装置４０により実現されてもよい。

【0104】

前述した実施形態におけるホスト４００が、少なくとも１つの記憶装置（メモリ）と、この少なくとも１つの記憶装置に接続（結合）される少なくとも１つのプロセッサ２０で構成される場合、記憶装置１つに対して、少なくとも１つのプロセッサ２０が接続されてもよい。また、プロセッサ２０の１つに対して、少なくとも１つの記憶装置が接続されてもよい。また、複数のプロセッサ２０のうち少なくとも１つのプロセッサ２０が、複数の記憶装置のうち少なくとも１つの記憶装置に接続される構成を含んでもよい。また、複数台のホスト４００に含まれる記憶装置とプロセッサ２０によって、この構成が実現されてもよい。さらに、記憶装置がプロセッサ２０と一体になっている構成（例えば、Ｌ１キャッシュ、Ｌ２キャッシュを含むキャッシュメモリ）を含んでもよい。

【0105】

ネットワークインタフェース５０は、無線又は有線により、通信ネットワーク６００に接続するためのインタフェースである。ネットワークインタフェース５０は、既存の通信規格に適合したもの等、適切なインタフェースを用いればよい。ネットワークインタフェース５０により、通信ネットワーク６００を介して接続された外部装置７１０と情報のやり取りが行われてもよい。なお、通信ネットワーク６００は、ＷＡＮ（Wide Area Network）、ＬＡＮ（Local Area Network）、ＰＡＮ（Personal Area Network）等の何れか又はそれらの組み合わせであってもよく、ホスト４００と外部装置７１０との間で情報のやり取りが行われるものであればよい。ＷＡＮの一例としてインターネット等があり、ＬＡＮの一例としてＩＥＥＥ８０２．１１やイーサネット（登録商標）等があり、ＰＡＮの一例としてＢｌｕｅｔｏｏｔｈ（登録商標）やＮＦＣ（Near Field Communication）等がある。

【0106】

デバイスインタフェース６０は、外部装置７２０と直接接続するＵＳＢ等のインタフェースである。

【0107】

外部装置７１０は、ホスト４００と通信ネットワーク６００を介して接続されている装置である。外部装置７２０はホスト４００と直接接続されいる装置である。

【0108】

外部装置７１０又は外部装置７２０は、一例として、入力装置であってもよい。入力装置は、例えば、カメラ、マイクロフォン、モーションキャプチャ、各種センサ、キーボード、マウス、タッチパネル等のデバイスであり、取得した情報をホスト４００に与える。また、パーソナルコンピュータ、タブレット端末、スマートフォン等の入力部とメモリとプロセッサを備えるデバイスであってもよい。

【0109】

また、外部装置７１０又は外部装置７２０は、一例として、出力装置でもよい。出力装置は、例えば、ＬＣＤ（Liquid Crystal Display）、又は有機ＥＬ（Electro Luminescence）パネル等の表示装置であってもよいし、音声等を出力するスピーカ等であってもよい。また、パーソナルコンピュータ、タブレット端末、又はスマートフォン等の出力部とメモリとプロセッサを備えるデバイスであってもよい。

【0110】

また、外部装置７１０又は外部装置７２０は、記憶装置（メモリ）であってもよい。例えば、外部装置７１０はネットワークストレージ等であってもよく、外部装置７２０はＨＤＤ等のストレージであってもよい。

【0111】

また、外部装置７１０又は外部装置７２０は、前述した実施形態におけるホスト４００の構成要素の一部の機能を有する装置でもよい。つまり、ホスト４００は、外部装置７１０又は外部装置７２０の処理結果の一部又は全部を送信してもよいし、外部装置７１０又は外部装置７２０から処理結果の一部又は全部を受信してもよい。

【0112】

本明細書（請求項を含む）において、「ａ、ｂ及びｃの少なくとも１つ（一方）」又は「ａ、ｂ又はｃの少なくとも１つ（一方）」の表現（同様な表現を含む）が用いられる場合は、ａ、ｂ、ｃ、ａ－ｂ、ａ－ｃ、ｂ－ｃ又はａ－ｂ－ｃのいずれかを含む。また、ａ－ａ、ａ－ｂ－ｂ、ａ－ａ－ｂ－ｂ－ｃ－ｃ等のように、いずれかの要素について複数のインスタンスを含んでもよい。さらに、ａ－ｂ－ｃ－ｄのようにｄを有する等、列挙された要素（ａ、ｂ及びｃ）以外の他の要素を加えることも含む。

【0113】

本明細書（請求項を含む）において、「データを入力として／を用いて／データに基づいて／に従って／に応じて」等の表現（同様な表現を含む）が用いられる場合は、特に断りがない場合、データそのものを用いる場合や、データに何らかの処理を行ったもの（例えば、ノイズ加算したもの、正規化したもの、データから抽出した特徴量、データの中間表現等）を用いる場合を含む。また、「データを入力として／を用いて／データに基づいて／に従って／に応じて」何らかの結果が得られる旨が記載されている場合（同様な表現を含む）、特に断りがない場合、当該データのみに基づいて当該結果が得られる場合や、当該データ以外の他のデータ、要因、条件及び／又は状態にも影響を受けて当該結果が得られる場合を含む。また、「データを出力する」旨が記載されている場合（同様な表現を含む）、特に断りがない場合、データそのものを出力として用いる場合や、データに何らかの処理を行ったもの（例えば、ノイズ加算したもの、正規化したもの、データから抽出した特徴量、各種データの中間表現等）を出力として用いる場合を含む。

【0114】

本明細書（請求項を含む）において、「接続される（connected）」及び「結合される（coupled）」との用語が用いられる場合は、直接的な接続／結合、間接的な接続／結合、電気的（electrically）な接続／結合、通信的（communicatively）な接続／結合、機能的（operatively）な接続／結合、物理的（physically）な接続／結合等のいずれをも含む非限定的な用語として意図される。当該用語は、当該用語が用いられた文脈に応じて適宜解釈されるべきであるが、意図的に或いは当然に排除されるのではない接続／結合形態は、当該用語に含まれるものして非限定的に解釈されるべきである。

【0115】

本明細書（請求項を含む）において、「ＡがＢするよう構成される（A configured to B）」との表現が用いられる場合は、要素Ａの物理的構造が、動作Ｂを実行可能な構成を有するとともに、要素Ａの恒常的（permanent）又は一時的（temporary）な設定（setting/configuration）が、動作Ｂを実際に実行するように設定（configured/set）されていることを含んでよい。例えば、要素Ａが汎用プロセッサである場合、当該プロセッサが動作Ｂを実行可能なハードウェア構成を有するとともに、恒常的（permanent）又は一時的（temporary）なプログラム（命令）の設定により、動作Ｂを実際に実行するように設定（configured）されていればよい。また、要素Ａが専用プロセッサ、専用演算回路等である場合、制御用命令及びデータが実際に付属しているか否かとは無関係に、当該プロセッサの回路的構造等が動作Ｂを実際に実行するように構築（implemented）されていればよい。

【0116】

本明細書（請求項を含む）において、含有又は所有を意味する用語（例えば、「含む（comprising/including）」、「有する（having）」等）が用いられる場合は、当該用語の目的語により示される対象物以外の物を含有又は所有する場合を含む、open-endedな用語として意図される。これらの含有又は所有を意味する用語の目的語が数量を指定しない又は単数を示唆する表現（a又はanを冠詞とする表現）である場合は、当該表現は特定の数に限定されないものとして解釈されるべきである。

【0117】

本明細書（請求項を含む）において、ある箇所において「１つ又は複数（one or more）」、「少なくとも１つ（at least one）」等の表現が用いられ、他の箇所において数量を指定しない又は単数を示唆する表現（a又はanを冠詞とする表現）が用いられているとしても、後者の表現が「１つ」を意味することを意図しない。一般に、数量を指定しない又は単数を示唆する表現（a又はanを冠詞とする表現）は、必ずしも特定の数に限定されないものとして解釈されるべきである。

【0118】

本明細書において、ある実施形態の有する特定の構成について特定の効果（advantage/result）が得られる旨が記載されている場合、別段の理由がない限り、当該構成を有する他の１つ又は複数の実施形態についても当該効果が得られると理解されるべきである。但し、当該効果の有無は、一般に種々の要因、条件及び／又は状態に依存し、当該構成により必ず当該効果が得られるものではないと理解されるべきである。当該効果は、種々の要因、条件及び／又は状態が満たされたときに実施形態に記載の当該構成により得られるものに過ぎず、当該構成又は類似の構成を規定したクレームに係る発明において、当該効果が必ずしも得られるものではない。

【0119】

本明細書（請求項を含む）において、複数のハードウェアが所定の処理を行う場合、各ハードウェアが協働して所定の処理を行ってもよいし、一部のハードウェアが所定の処理の全てを行ってもよい。また、一部のハードウェアが所定の処理の一部を行い、別のハードウェアが所定の処理の残りを行ってもよい。本明細書（請求項を含む）において、「１又は複数のハードウェアが第１の処理を行い、前記１又は複数のハードウェアが第２の処理を行う」等の表現（同様な表現を含む）が用いられている場合、第１の処理を行うハードウェアと第２の処理を行うハードウェアは同じものであってもよいし、異なるものであってもよい。つまり、第１の処理を行うハードウェア及び第２の処理を行うハードウェアが、前記１又は複数のハードウェアに含まれていればよい。なお、ハードウェアは、電子回路、電子回路を含む装置等を含んでよい。

【0120】

本明細書（請求項を含む）において、複数の記憶装置（メモリ）がデータの記憶を行う場合、複数の記憶装置のうち個々の記憶装置は、データの一部のみを記憶してもよいし、データの全体を記憶してもよい。また、複数の記憶装置のうち一部の記憶装置がデータを記憶する構成を含んでもよい。

【0121】

以上、本開示の実施形態について詳述したが、本開示は上記した個々の実施形態に限定されるものではない。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲において、種々の追加、変更、置き換え、部分的削除等が可能である。例えば、前述した実施形態において、数値又は数式を説明に用いている場合、これらは例示的な目的で示されたものであり、本開示の範囲を限定するものではない。また、実施形態で示した各動作の順序も例示的なものであり、本開示の範囲を限定するものではない。

【0122】

本発明の態様は、例えば、以下のとおりである。
＜１＞
複数の演算命令を処理する１以上の演算ブロックと、
前記複数の演算命令の処理期間において、前記複数の演算命令に含まれる最初の演算命令の処理期間を含む第１期間において処理される前記演算命令の比率が、前記第１期間より後の第２期間において処理される前記演算命令の比率より低くなるように、前記演算命令より消費電力が小さい他の命令を前記複数の演算命令の間に挿入して前記１以上の演算ブロックに出力する命令挿入部と、を有する、
情報処理装置。
＜２＞
前記命令挿入部は、前記最初の演算命令の処理以降において、前記演算命令の比率が徐々に高くなるように前記他の命令を挿入する、
＜１＞に記載の情報処理装置。
＜３＞
前記演算命令の増加率を示す傾斜情報を書き換え可能に保持する傾斜保持部を有し、
前記命令挿入部は、前記傾斜保持部に保持された前記傾斜情報に基づいて、前記演算命令の比率を徐々に高くする、
＜２＞に記載の情報処理装置。
＜４＞
前記他の命令は、前記演算命令の処理結果に影響を与えない命令である、
＜１＞に情報処理装置。
＜５＞
前記他の命令は、前記演算命令に非依存な命令である、
＜１＞に情報処理装置。
＜６＞
前記複数の演算命令は、前記１以上の演算ブロックに演算を実行させる命令である、
＜１に情報処理装置。
＜７＞
２以上の前記演算ブロックを有し、
ＳＩＭＤ（Single Instruction Multiple Data）プロセッサとして動作する、
＜１＞に記載の情報処理装置。
＜８＞
前記命令挿入部は、前記複数の演算命令に含まれる最後の演算命令の後に、前記複数の演算命令の処理結果に影響を与えない複数の他の命令を前記１以上の演算ブロックに出力する、
＜１＞乃至＜７＞のいずれか１項に記載の情報処理装置。
＜９＞
前記複数の他の命令は、少なくとも第１命令と前記第１命令より消費電力が大きな第２命令とを含む、
＜８＞に記載の情報処理装置。
＜１０＞
前記命令挿入部は、前記第１命令の比率が前記第２命令の比率より徐々に高くなるように、前記複数の他の命令を前記１以上の演算ブロックに出力する、
＜９＞に記載の情報処理装置。
＜１１＞
前記命令挿入部は、前記複数の演算命令の処理期間において、前記複数の演算命令に含まれる最後の演算命令の処理期間を含む第３期間において処理される前記演算命令の比率が、前記第３期間より前の前記第２期間において処理される前記演算命令の比率より低くなるように、前記他の命令を前記複数の演算命令の間に挿入して前記１以上の演算ブロックに出力する、
＜１＞乃至＜７＞のいずれか１項に記載の情報処理装置。
＜１２＞
複数の演算命令を処理する１以上の演算ブロックと、
前記複数の演算命令の処理期間後における第１期間において処理される第２命令の比率が、前記第１期間より後の第２期間において処理される前記第２命令の比率より高くなるように、前記第２命令及び前記第２命令より消費電力が小さい第１命令を前記１以上の演算ブロックに出力する命令挿入部と、を有し、
前記第１命令及び前記第２命令は、前記複数の演算命令の処理結果に影響を与えない、
情報処理装置。
＜１３＞
前記命令挿入部は、前記第２命令の比率が徐々に低くなるように前記第１命令及び前記第２命令を前記１以上の演算ブロックに出力する、
＜１２＞に記載の情報処理装置。
＜１４＞
前記第１命令及び第２命令は、前記演算命令に非依存な命令である、
＜１２＞に情報処理装置。
＜１５＞
２以上の前記演算ブロックを有し、
ＳＩＭＤ（Single Instruction Multiple Data）プロセッサとして動作する、
＜１２＞乃至＜１４＞のいずれか１項に記載の情報処理装置。
＜１６＞
データ転送命令に基づいてデータ転送を処理するデータ転送部を有し、
前記データ転送部は、前記データ転送の処理期間において、最初のデータ転送を含む第１期間において転送するデータ転送の頻度を、前記第１期間より後の第２期間において転送するデータ転送の頻度より低くする、
情報処理装置。
＜１７＞
前記データ転送部は、最後のデータ転送の処理期間において転送するデータ転送の頻度を徐々に低くする、
＜１６＞に記載の情報処理装置。
＜１８＞
少なくとも１つのメモリと、
少なくとも１つのプロセッサとを備え、
前記少なくとも１つのプロセッサは、
情報処理装置が処理する複数の演算命令を受け、前記複数の演算命令の処理期間において、前記複数の演算命令に含まれる最初の演算命令の処理期間を含む第１期間において処理される前記演算命令の比率が、前記第１期間より後の第２期間において処理される前記演算命令の比率より低くなるように、前記演算命令より消費電力が小さい他の命令を前記複数の演算命令の間に挿入して前記情報処理装置に処理させる演算命令列を生成する、
命令挿入装置。
＜１９＞
前記複数の演算命令の処理期間において、前記複数の演算命令に含まれる最後の演算命令の処理期間を含む第３期間において処理される前記演算命令の比率が、前記第３期間より前の前記第２期間において処理される前記演算命令の比率より低くなるように、前記他の命令を前記複数の演算命令の間に挿入して前記情報処理装置に処理させる演算命令列を生成する、
＜１８＞に記載の命令挿入装置。
＜２０＞
演算命令を処理する１以上の演算ブロックを有する情報処理装置の制御方法であって、
複数の演算命令の処理期間において、前記複数の演算命令に含まれる最初の演算命令の処理期間を含む第１期間において処理される前記演算命令の比率が、前記第１期間より後の第２期間において処理される前記演算命令の比率より低くなるように、前記演算命令より消費電力が小さい他の命令を前記複数の演算命令の間に挿入して前記１以上の演算ブロックに出力する、
情報処理装置の制御方法。
＜２１＞
前記複数の演算命令の処理期間において、前記複数の演算命令に含まれる最後の演算命令の処理期間を含む第３期間において処理される前記演算命令の比率が、前記第３期間より前の前記第２期間において処理される前記演算命令の比率より低くなるように、前記他の命令を前記複数の演算命令の間に挿入して前記１以上の演算ブロックに出力する、
＜２０＞に記載の情報処理装置の制御方法。

【符号の説明】

【0123】

１００、１００Ａ、１００Ｂ、１００Ｃ プロセッサ
１１０、１１０Ａ、１１０Ｃ 制御部
１１１ 命令フェッチ部
１１２ 命令バッファ
１１３、１１３Ａ、１１３Ｂ 命令デコーダ
１１４ 第１命令保持部
１１５ 第２命令保持部
１１６、１１６Ｂ 同期制御部
１１７ 命令発行判定部
１１８ 起動／停止制御部
１１９、１１９Ｂ セレクタ
１２０ 演算ブロック
１２１ コア
１２２ 演算器
１２３ レジスタファイル
１２４ 内部メモリ
１３０ 第１ブロック
１３１ 第１メモリ
１４０ 第２ブロック
１４１ 第２メモリ
１５１ 第３メモリ
２００ 外部メモリ
３００ ボード
４００ ホスト
４１０ コンパイラ
４２０ 命令挿入ブロック
ＢＵＳ バス
ＤＭＡＣＮＴ 制御情報
ＥＸ 演算制御情報
ＳＹＮＣ 同期情報
ＴＲ 転送制御情報

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】