▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024137536
(43)【公開日】2024-10-07
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/78 20060101AFI20240927BHJP
H01L 29/12 20060101ALI20240927BHJP
H01L 29/739 20060101ALI20240927BHJP
【ＦＩ】
H01L29/78 652B
H01L29/78 652T
H01L29/78 652C
H01L29/78 652E
H01L29/78 652F
H01L29/78 652S
H01L29/78 652M
H01L29/78 655A
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023049091
(22)【出願日】2023-03-24
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(71)【出願人】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】100119035
【弁理士】
【氏名又は名称】池上 徹真
(74)【代理人】
【識別番号】100141036
【弁理士】
【氏名又は名称】須藤 章
(74)【代理人】
【識別番号】100178984
【弁理士】
【氏名又は名称】高下 雅弘
(72)【発明者】
【氏名】朝羽 俊介
(72)【発明者】
【氏名】河野 洋志
(57)【要約】
【課題】寄生抵抗を低減できる半導体装置を提供する。
【解決手段】実施形態の半導体装置は、第１の面と第２の面とを有する炭化珪素層と、第１の面の側の第１及び第２のゲート電極と、第１導電形の第１の炭化珪素領域と、第１の炭化珪素領域と第１の面との間の第２導電形の第２の炭化珪素領域と、第２の炭化珪素領域と第１の面との間の第２導電形の第３の炭化珪素領域と、第３の炭化珪素領域と第１の面との間の第１導電形の第４の炭化珪素領域と、第１の面の側の第１の電極と、第２の面の側の第２の電極とを備える。第１の電極は、第１のゲート電極と第２のゲート電極との間の第１の部分を含み、第１の部分は、第４の炭化珪素領域に接する第１の接触面と、第４の炭化珪素領域に接する第２の接触面と、第４の炭化珪素領域及び第３の炭化珪素領域に接する第３の接触面と、第３の炭化珪素領域に接する第４の接触面とを、有する。
【選択図】図１
【解決手段】実施形態の半導体装置は、第１の面と第２の面とを有する炭化珪素層と、第１の面の側の第１及び第２のゲート電極と、第１導電形の第１の炭化珪素領域と、第１の炭化珪素領域と第１の面との間の第２導電形の第２の炭化珪素領域と、第２の炭化珪素領域と第１の面との間の第２導電形の第３の炭化珪素領域と、第３の炭化珪素領域と第１の面との間の第１導電形の第４の炭化珪素領域と、第１の面の側の第１の電極と、第２の面の側の第２の電極とを備える。第１の電極は、第１のゲート電極と第２のゲート電極との間の第１の部分を含み、第１の部分は、第４の炭化珪素領域に接する第１の接触面と、第４の炭化珪素領域に接する第２の接触面と、第４の炭化珪素領域及び第３の炭化珪素領域に接する第３の接触面と、第３の炭化珪素領域に接する第４の接触面とを、有する。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１の面と前記第１の面と対向する第２の面とを有する炭化珪素層と、
前記炭化珪素層の前記第１の面の側に設けられた第１のゲート電極と、
前記炭化珪素層の前記第１の面の側に設けられた第２のゲート電極と、
前記炭化珪素層の中に設けられ、前記第１の面に接する第１の領域を有し、前記第１の領域は前記第１のゲート電極と対向する第１導電形の第１の炭化珪素領域と、
前記炭化珪素層の中に設けられ、前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第１の面に接する第２の領域を有し、前記第２の領域は前記第１のゲート電極と対向する第２導電形の第２の炭化珪素領域と、
前記炭化珪素層の中に設けられ、前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第３の炭化珪素領域と、
前記炭化珪素層の中に設けられ、前記第３の炭化珪素領域と前記第１の面との間に設けられた第１導電形の第４の炭化珪素領域と、
前記第１のゲート電極と前記第２の領域との間に設けられた第１のゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に設けられた第１の電極であって、
前記第１のゲート電極と前記第２のゲート電極との間に設けられた第１の部分を含み、
前記第１の部分は、前記炭化珪素層に接し前記第１の面と交差する第１の接触面と、前記炭化珪素層に接し前記第１の接触面と交差する第２の接触面と、前記炭化珪素層に接し前記第２の接触面と交差する第３の接触面と、前記炭化珪素層に接し前記第３の接触面と交差する第４の接触面と、を有し、
前記第１の接触面は、前記第４の炭化珪素領域に接し、前記第２の領域と対向し、
前記第２の接触面は、前記第４の炭化珪素領域に接し、前記第２の面と対向し、
前記第３の接触面は、前記第４の炭化珪素領域及び前記第３の炭化珪素領域に接し、
前記第４の接触面は、前記第３の炭化珪素領域に接し、前記第２の面と対向する、第１の電極と、
前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、
を備える半導体装置。
前記炭化珪素層の前記第１の面の側に設けられた第１のゲート電極と、
前記炭化珪素層の前記第１の面の側に設けられた第２のゲート電極と、
前記炭化珪素層の中に設けられ、前記第１の面に接する第１の領域を有し、前記第１の領域は前記第１のゲート電極と対向する第１導電形の第１の炭化珪素領域と、
前記炭化珪素層の中に設けられ、前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第１の面に接する第２の領域を有し、前記第２の領域は前記第１のゲート電極と対向する第２導電形の第２の炭化珪素領域と、
前記炭化珪素層の中に設けられ、前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第３の炭化珪素領域と、
前記炭化珪素層の中に設けられ、前記第３の炭化珪素領域と前記第１の面との間に設けられた第１導電形の第４の炭化珪素領域と、
前記第１のゲート電極と前記第２の領域との間に設けられた第１のゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に設けられた第１の電極であって、
前記第１のゲート電極と前記第２のゲート電極との間に設けられた第１の部分を含み、
前記第１の部分は、前記炭化珪素層に接し前記第１の面と交差する第１の接触面と、前記炭化珪素層に接し前記第１の接触面と交差する第２の接触面と、前記炭化珪素層に接し前記第２の接触面と交差する第３の接触面と、前記炭化珪素層に接し前記第３の接触面と交差する第４の接触面と、を有し、
前記第１の接触面は、前記第４の炭化珪素領域に接し、前記第２の領域と対向し、
前記第２の接触面は、前記第４の炭化珪素領域に接し、前記第２の面と対向し、
前記第３の接触面は、前記第４の炭化珪素領域及び前記第３の炭化珪素領域に接し、
前記第４の接触面は、前記第３の炭化珪素領域に接し、前記第２の面と対向する、第１の電極と、
前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、
を備える半導体装置。
【請求項2】
前記第１の面から前記第２の接触面までの前記第１の面から前記第２の面に向かう第１の方向の距離は、前記第４の炭化珪素領域の前記第１の方向の深さの３分の１以上である、請求項１記載の半導体装置。
【請求項3】
前記第１の面から前記第２の接触面までの、前記第１の面から前記第２の面に向かう第１の方向の距離は５０ｎｍ以上である、請求項１記載の半導体装置。
【請求項4】
前記第３の接触面と前記第４の炭化珪素領域とが接する部分の、前記第１の面から前記第２の面に向かう第１の方向の長さは、
前記第３の接触面と前記第３の炭化珪素領域とが接する部分の、前記第１の方向の長さよりも長い、請求項１記載の半導体装置。
前記第３の接触面と前記第３の炭化珪素領域とが接する部分の、前記第１の方向の長さよりも長い、請求項１記載の半導体装置。
【請求項5】
前記第１の部分は、前記第１の接触面、前記第２の接触面、前記第３の接触面、及び、前記第４の接触面を有するシリサイド領域を含む、請求項１記載の半導体装置。
【請求項6】
前記シリサイド領域はニッケルシリサイドを含む、請求項５記載の半導体装置。
【請求項7】
前記第１の面から前記第４の接触面までの、前記第１の面から前記第２の面に向かう第１の方向の距離は１５０ｎｍ以上である、請求項１記載の半導体装置。
【請求項8】
前記第１のゲート電極及び前記第２のゲート電極は、前記第１の面に平行な第３の方向に延び、
前記第１の電極は、前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第１の部分の前記第３の方向に位置する第２の部分を、更に含み、
前記第１の部分と前記第２の部分との間に前記第４の炭化珪素領域が設けられ、
前記第１の部分は、前記炭化珪素層に接し前記第４の接触面と交差する第５の接触面を更に有し、
前記第２の部分は、前記炭化珪素層に接する第６の接触面と、前記炭化珪素層に接し前記第６の接触面と交差する第７の接触面と、を有し、
前記第５の接触面は、前記第４の炭化珪素領域及び前記第３の炭化珪素領域に接し、
前記第６の接触面は、前記第４の炭化珪素領域及び前記第３の炭化珪素領域に接し、前記第５の接触面と対向し、
前記第７の接触面は、前記第３の炭化珪素領域に接し、前記第２の面と対向する、請求項１記載の半導体装置。
前記第１の電極は、前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第１の部分の前記第３の方向に位置する第２の部分を、更に含み、
前記第１の部分と前記第２の部分との間に前記第４の炭化珪素領域が設けられ、
前記第１の部分は、前記炭化珪素層に接し前記第４の接触面と交差する第５の接触面を更に有し、
前記第２の部分は、前記炭化珪素層に接する第６の接触面と、前記炭化珪素層に接し前記第６の接触面と交差する第７の接触面と、を有し、
前記第５の接触面は、前記第４の炭化珪素領域及び前記第３の炭化珪素領域に接し、
前記第６の接触面は、前記第４の炭化珪素領域及び前記第３の炭化珪素領域に接し、前記第５の接触面と対向し、
前記第７の接触面は、前記第３の炭化珪素領域に接し、前記第２の面と対向する、請求項１記載の半導体装置。
【請求項9】
前記第１の部分に接する前記第３の炭化珪素領域と、前記第２の部分に接する前記第３の炭化珪素領域は、前記第３の方向において連続する、請求項８記載の半導体装置。
【請求項10】
前記第１の電極は、前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第１の部分と前記第２の部分との間に位置する第３の部分を、更に含み、
前記第３の部分は、前記炭化珪素層に接する第８の接触面を有し、
前記第８の接触面は、前記第４の炭化珪素領域に接し、前記第２の面と対向する、請求項８記載の半導体装置。
前記第３の部分は、前記炭化珪素層に接する第８の接触面を有し、
前記第８の接触面は、前記第４の炭化珪素領域に接し、前記第２の面と対向する、請求項８記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【0002】
半導体デバイス用の材料として炭化珪素がある。炭化珪素はシリコンと比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば、例えば、高耐圧、低損失かつ高温動作可能なＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を実現することができる。
【0003】
炭化珪素を用いたＭＯＳＦＥＴの性能を向上させるために、オン抵抗を低減することが期待される。ＭＯＳＦＥＴのオン抵抗を低減するために、ＭＯＳＦＥＴの寄生抵抗を低減することが考えられる。ＭＯＳＦＥＴの寄生抵抗は、例えば、ソース領域の電気抵抗や、ソース電極とソース領域との間のコンタクト抵抗である。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１７－１６８６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明が解決しようとする課題は、寄生抵抗を低減できる半導体装置を提供することにある。
【課題を解決するための手段】
【0006】
実施形態の半導体装置は、第１の面と前記第１の面と対向する第２の面とを有する炭化珪素層と、前記炭化珪素層の前記第１の面の側に設けられた第１のゲート電極と、前記炭化珪素層の前記第１の面の側に設けられた第２のゲート電極と、前記炭化珪素層の中に設けられ、前記第１の面に接する第１の領域を有し、前記第１の領域は前記第１のゲート電極と対向する第１導電形の第１の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第１の面に接する第２の領域を有し、前記第２の領域は前記第１のゲート電極と対向する第２導電形の第２の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第３の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第３の炭化珪素領域と前記第１の面との間に設けられた第１導電形の第４の炭化珪素領域と、前記第１のゲート電極と前記第２の領域との間に設けられた第１のゲート絶縁層と、前記炭化珪素層の前記第１の面の側に設けられた第１の電極であって、前記第１のゲート電極と前記第２のゲート電極との間に設けられた第１の部分を含み、前記第１の部分は、前記炭化珪素層に接し前記第１の面と交差する第１の接触面と、前記炭化珪素層に接し前記第１の接触面と交差する第２の接触面と、前記炭化珪素層に接し前記第２の接触面と交差する第３の接触面と、前記炭化珪素層に接し前記第３の接触面と交差する第４の接触面と、を有し、前記第１の接触面は、前記第４の炭化珪素領域に接し、前記第２の領域と対向し、前記第２の接触面は、前記第４の炭化珪素領域に接し、前記第２の面と対向し、前記第３の接触面は、前記第４の炭化珪素領域及び前記第３の炭化珪素領域に接し、前記第４の接触面は、前記第３の炭化珪素領域に接し、前記第２の面と対向する、第１の電極と、前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、を備える。
【図面の簡単な説明】
【0007】
【図1】第１の実施形態の半導体装置の模式断面図。
【図2】第１の実施形態の模式上面図。
【図3】第１の実施形態の半導体装置の模式断面図。
【図4】第１の実施形態の半導体装置の拡大模式断面図。
【図5】第１の比較例の半導体装置の拡大模式断面図。
【図6】第２の比較例の半導体装置の拡大模式断面図。
【図7】第２の実施形態の半導体装置の模式断面図。
【図8】第２の実施形態の模式上面図。
【図9】第２の実施形態の半導体装置の模式断面図。
【図10】第２の実施形態の半導体装置の模式断面図。
【発明を実施するための形態】
【0008】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する場合がある。
【0009】
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記は、各導電形における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ形不純物濃度が相対的に高く、ｎ－はｎよりもｎ形不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ形不純物濃度が相対的に高く、ｐ－はｐよりもｐ形不純物濃度が相対的に低いことを示す。なお、ｎ＋形、ｎ－形を単にｎ形、ｐ＋形、ｐ－形を単にｐ形と記載する場合もある。
【0010】
実施形態の半導体装置の構成要素の厚さ、幅、間隔、深さなどの距離は、例えば、ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）又はＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）から得られる画像から求めることが可能である。
【0011】
実施形態の半導体装置の不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さ、厚さなどの距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の深さ、厚さ、幅、間隔などの距離は、例えば、ＳＣＭ像とＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）像との合成画像から求めることが可能である。また。不純物領域の深さ、厚さ、幅、間隔などの距離は、例えば、ＳＥＭで取得される画像から求めることが可能である。
【0012】
（第１の実施形態）
第１の実施形態の半導体装置は、第１の面と第１の面と対向する第２の面とを有する炭化珪素層と、炭化珪素層の第１の面の側に設けられた第１のゲート電極と、炭化珪素層の第１の面の側に設けられた第２のゲート電極と、炭化珪素層の中に設けられ、第１の面に接する第１の領域を有し、第１の領域は第１のゲート電極と対向する第１導電形の第１の炭化珪素領域と、炭化珪素層の中に設けられ、第１の炭化珪素領域と第１の面との間に設けられ、第１の面に接する第２の領域を有し、第２の領域は第１のゲート電極と対向する第２導電形の第２の炭化珪素領域と、炭化珪素層の中に設けられ、第２の炭化珪素領域と第１の面との間に設けられ、第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第３の炭化珪素領域と、炭化珪素層の中に設けられ、第３の炭化珪素領域と第１の面との間に設けられた第１導電形の第４の炭化珪素領域と、第１のゲート電極と第２の領域との間に設けられた第１のゲート絶縁層と、炭化珪素層の第１の面の側に設けられた第１の電極と、炭化珪素層の第２の面の側に設けられた第２の電極と、を備える。第１の電極は、第１のゲート電極と第２のゲート電極との間に設けられた第１の部分を含み、第１の部分は、炭化珪素層に接し第１の面と交差する第１の接触面と、炭化珪素層に接し第１の接触面と交差する第２の接触面と、炭化珪素層に接し第２の接触面と交差する第３の接触面と、炭化珪素層に接し第３の接触面と交差する第４の接触面と、を有する。第１の接触面は、第４の炭化珪素領域に接し、第２の領域と対向し、第２の接触面は、第４の炭化珪素領域に接し、第２の面と対向し、第３の接触面は、第４の炭化珪素領域及び第３の炭化珪素領域に接し、第４の接触面は、第３の炭化珪素領域に接し、第２の面と対向する。
第１の実施形態の半導体装置は、第１の面と第１の面と対向する第２の面とを有する炭化珪素層と、炭化珪素層の第１の面の側に設けられた第１のゲート電極と、炭化珪素層の第１の面の側に設けられた第２のゲート電極と、炭化珪素層の中に設けられ、第１の面に接する第１の領域を有し、第１の領域は第１のゲート電極と対向する第１導電形の第１の炭化珪素領域と、炭化珪素層の中に設けられ、第１の炭化珪素領域と第１の面との間に設けられ、第１の面に接する第２の領域を有し、第２の領域は第１のゲート電極と対向する第２導電形の第２の炭化珪素領域と、炭化珪素層の中に設けられ、第２の炭化珪素領域と第１の面との間に設けられ、第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第３の炭化珪素領域と、炭化珪素層の中に設けられ、第３の炭化珪素領域と第１の面との間に設けられた第１導電形の第４の炭化珪素領域と、第１のゲート電極と第２の領域との間に設けられた第１のゲート絶縁層と、炭化珪素層の第１の面の側に設けられた第１の電極と、炭化珪素層の第２の面の側に設けられた第２の電極と、を備える。第１の電極は、第１のゲート電極と第２のゲート電極との間に設けられた第１の部分を含み、第１の部分は、炭化珪素層に接し第１の面と交差する第１の接触面と、炭化珪素層に接し第１の接触面と交差する第２の接触面と、炭化珪素層に接し第２の接触面と交差する第３の接触面と、炭化珪素層に接し第３の接触面と交差する第４の接触面と、を有する。第１の接触面は、第４の炭化珪素領域に接し、第２の領域と対向し、第２の接触面は、第４の炭化珪素領域に接し、第２の面と対向し、第３の接触面は、第４の炭化珪素領域及び第３の炭化珪素領域に接し、第４の接触面は、第３の炭化珪素領域に接し、第２の面と対向する。
【0013】
図１は、第１の実施形態の半導体装置の模式断面図である。図２は、第１の実施形態の模式上面図である。図２は、ゲート電極のパターンと、炭化珪素層表面の炭化珪素領域及びソース電極のパターンとを重ねた図である。図３は、第１の実施形態の半導体装置の模式断面図である。図４は、第１の実施形態の半導体装置の拡大模式断面図である。
【0014】
【0015】
第１の実施形態の半導体装置は、炭化珪素を用いたプレーナゲート型の縦型ＭＯＳＦＥＴ１００である。第１の実施形態のＭＯＳＦＥＴ１００は、例えば、ボディ領域とソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。
【0016】
以下、第１導電形がｎ形、第２導電形がｐ形である場合を例に説明する。ＭＯＳＦＥＴ１００は、電子をキャリアとする縦型のｎチャネル型のＭＯＳＦＥＴである。
【0017】
ＭＯＳＦＥＴ１００は、炭化珪素層１０、ソース電極１２、ドレイン電極１４、第１のゲート絶縁層１６、第２のゲート絶縁層１７、第１のゲート電極１８、第２のゲート電極１９、及び、層間絶縁層２０を備える。ソース電極１２は、第１の電極の一例である。ドレイン電極１４は、第２の電極の一例である。
【0018】
ソース電極は、シリサイド領域１２ａと金属領域１２ｂを含む。ソース電極は、第１のコンタクト部分１２ｘを含む。第１のコンタクト部分１２ｘは、第１の部分の一例である。第１のコンタクト部分１２ｘは、第１の接触面ＣＰ１、第２の接触面ＣＰ２、第３の接触面ＣＰ３、及び、第４の接触面ＣＰ４を含む。
【0019】
炭化珪素層１０の中には、ｎ＋形のドレイン領域２２、ｎ－形のドリフト領域２４、ｐ形のボディ領域２６、ｐ＋形のボディコンタクト領域２７、ｎ＋形のソース領域２８が設けられる。ドリフト領域２４は、第１の炭化珪素領域の一例である。ボディ領域２６は、第２の炭化珪素領域の一例である。ボディコンタクト領域２７は、第３の炭化珪素領域の一例である。ソース領域２８は、第４の炭化珪素領域の一例である。
【0020】
ドリフト領域２４は、ＪＦＥＴ領域２４ｘを含む。ボディ領域２６は、チャネル領域２６ｘを含む。ＪＦＥＴ領域２４ｘは、第１の領域の一例である。チャネル領域２６ｘは、第２の領域の一例である。
【0021】
以下、第１の面Ｐ１から第２の面Ｐ２に向かう方向を第１の方向と定義する。また、第１の面に平行な方向を第２の方向、第１の面Ｐ１に平行で第２の方向に直交する方向を第３の方向と定義する。
【0022】
炭化珪素層１０は、ソース電極１２とドレイン電極１４との間に設けられる。炭化珪素層１０は、第１のゲート電極１８及び第２のゲート電極１９とドレイン電極１４との間に設けられる。炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ－ＳｉＣである。
【0023】
炭化珪素層１０は、第１の面（図１中“Ｐ１”）と第２の面（図１中“Ｐ２”）とを備える。以下、第１の面を表面、第２の面を裏面と称する場合がある。なお、以下、「深さ」とは、第１の面を基準とする深さを意味する。
【0024】
第１の面Ｐ１は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。また、第２の面Ｐ２は、例えば、（０００－１）面に対し０度以上８度以下傾斜した面である。（０００１）面はシリコン面と称される。（０００－１）面はカーボン面と称される。
【0025】
ｎ＋形のドレイン領域２２は、炭化珪素層１０の裏面側に設けられる。ドレイン領域２２は、例えば、窒素（Ｎ）をｎ形不純物として含む。ドレイン領域２２のｎ形不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
【0026】
ｎ－形のドリフト領域２４は、ドレイン領域２２と第１の面Ｐ１との間に設けられる。ドリフト領域２４は、ソース電極１２とドレイン電極１４との間に設けられる。
【0027】
ドリフト領域２４は、ドレイン領域２２上に設けられる。ドリフト領域２４は、例えば、ドレイン領域２２の上にエピタキシャル成長法を用いて形成された炭化珪素領域である。
【0028】
ドリフト領域２４は、第１の面Ｐ１に接するＪＦＥＴ領域２４ｘを含む。ＪＦＥＴ領域２４ｘは、第２の方向において隣り合うボディ領域２６の間に挟まれる。ＪＦＥＴ領域２４ｘは、第１のゲート電極１８と対向する。ＪＦＥＴ領域２４ｘは、第１のゲート絶縁層１６に接する。
【0029】
ドリフト領域２４は、例えば、窒素（Ｎ）をｎ形不純物として含む。ドリフト領域２４のｎ形不純物濃度は、ドレイン領域２２のｎ形不純物濃度よりも低い。ドリフト領域２４のｎ形不純物濃度は、例えば、４×１０１４ｃｍ－３以上１×１０１８ｃｍ－３以下である。ドリフト領域２４の厚さは、例えば、５μｍ以上１５０μｍ以下である。
【0030】
ｐ形のボディ領域２６は、ドリフト領域２４と第１の面Ｐ１との間に設けられる。ボディ領域２６は、第１の面Ｐ１において、第３の方向に延びる。複数のボディ領域２６が、第２の方向に離隔して配置される。
【0031】
ボディ領域２６は、第１の面Ｐ１に接するチャネル領域２６ｘを含む。チャネル領域２６ｘは、ＭＯＳＦＥＴ１００がオン動作する際に、キャリアが流れるチャネルが形成される領域である。
【0032】
チャネル領域２６ｘは、第２の方向においてＪＦＥＴ領域２４ｘとソース領域２８の間に挟まれる。チャネル領域２６ｘは、第１のゲート電極１８と対向する。チャネル領域２６ｘは、第１のゲート絶縁層１６に接する。
【0033】
ボディ領域２６は、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。ボディ領域２６のｐ形不純物濃度は、例えば、１×１０１７ｃｍ－３以上１×１０１８ｃｍ－３以下である。
【0034】
ボディ領域２６の深さは、例えば、５００ｎｍ以上１２００ｎｍ以下である。
【0035】
ボディ領域２６は、例えば、ソース電極１２の電位に固定される。
【0036】
ｐ＋形のボディコンタクト領域２７は、ボディ領域２６と第１の面Ｐ１との間に設けられる。ボディコンタクト領域２７は、第３の方向に延びる。
【0037】
ボディコンタクト領域２７のｐ形不純物濃度は、ボディ領域２６のｐ形不純物濃度よりも高い。
【0038】
ボディコンタクト領域２７は、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。ボディコンタクト領域２７のｐ形不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。
【0039】
ボディコンタクト領域２７の深さは、例えば、３００ｎｍ以上６００ｎｍ以下である。
【0040】
ボディコンタクト領域２７は、ソース電極１２に接する。ボディコンタクト領域２７とソース電極１２との間の接合は、例えば、オーミック接合である。
【0041】
ｎ＋形のソース領域２８は、ボディ領域２６と第１の面Ｐ１との間に設けられる。ソース領域２８は、ボディコンタクト領域２７と第１の面Ｐ１との間に設けられる。ソース領域２８は、第１の面Ｐ１において、第３の方向に延びる。
【0042】
ソース領域２８は、例えば、リン（Ｐ）をｎ形不純物として含む。ソース領域２８のｎ形不純物濃度は、ドリフト領域２４のｎ形不純物濃度よりも高い。
【0043】
ソース領域２８のｎ形不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。ソース領域２８の深さは、ボディ領域２６の深さ及びボディコンタクト領域２７の深さよりも浅い。ソース領域２８の深さは、１５０ｎｍ以上３００ｎｍ以下である。
【0044】
ソース領域２８は、ソース電極１２に接する。ソース領域２８とソース電極１２との間の接合は、例えば、オーミック接合である。
【0045】
ソース領域２８は、ソース電極１２の電位に固定される。
【0046】
第１のゲート電極１８は、炭化珪素層１０の第１の面Ｐ１の側に設けられる。図２に示すように、第１のゲート電極１８は、第１の面Ｐ１に平行な第３の方向に延びる。
【0047】
第２のゲート電極１９は、炭化珪素層１０の第１の面Ｐ１の側に設けられる。図２に示すように、第２のゲート電極１９は、第１の面Ｐ１に平行な第３の方向に延びる。第２のゲート電極１９は、第１のゲート電極１８に対し、第２の方向に設けられる。
【0048】
第１のゲート電極１８及び第２のゲート電極１９は、導電層である。第１のゲート電極１８及び第２のゲート電極１９は、例えば、ｐ形不純物又はｎ形不純物を含む多結晶質シリコンである。
【0049】
第１のゲート絶縁層１６は、第１のゲート電極１８と、ドリフト領域２４及びボディ領域２６との間に設けられる。第１のゲート絶縁層１６は、第１のゲート電極１８と、ＪＦＥＴ領域２４ｘ及びチャネル領域２６ｘとの間に設けられる。
【0050】
第２のゲート絶縁層１７は、第２のゲート電極１９と、ドリフト領域２４及びボディ領域２６との間に設けられる。
【0051】
第１のゲート絶縁層１６及び第２のゲート絶縁層１７は、例えば、酸化シリコンである。第１のゲート絶縁層１６及び第２のゲート絶縁層１７には、例えば、Ｈｉｇｈ－ｋ絶縁材料（高誘電率絶縁材料）が適用可能である。
【0052】
層間絶縁層２０は、第１のゲート電極１８上、第２のゲート電極１９上、及び炭化珪素層１０上に設けられる。層間絶縁層２０は、例えば、酸化シリコンである。
【0053】
ソース電極１２は、炭化珪素層１０の第１の面Ｐ１の側に設けられる。ソース電極１２は、ソース領域２８に接する。ソース電極１２は、ボディコンタクト領域２７に接する。
【0054】
ソース電極１２は、シリサイド領域１２ａ及び金属領域１２ｂを含む。シリサイド領域１２ａは、金属領域１２ｂと炭化珪素層１０との間に設けられる。
【0055】
シリサイド領域１２ａは、炭化珪素層１０に接する。シリサイド領域１２ａは、ソース領域２８に接する。シリサイド領域１２ａは、ボディコンタクト領域２７に接する。
【0056】
ソース電極１２は、金属を含む。シリサイド領域１２ａは、例えば、ニッケルシリサイド又はチタンシリサイドである。金属領域１２ｂは、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。
【0057】
ソース電極１２は、第１のコンタクト部分１２ｘを含む。第１のコンタクト部分１２ｘは、第１のゲート電極１８と第２のゲート電極１９との間に設けられる。第１のコンタクト部分１２ｘは、例えば、炭化珪素層１０に形成されたトレンチの中に設けられる。図３に示すように、第１のコンタクト部分１２ｘは、例えば、第３の方向に延びる。
【0058】
第１のコンタクト部分１２ｘは、図４に示すように、炭化珪素層１０に接する第１の接触面ＣＰ１、炭化珪素層１０に接する第２の接触面ＣＰ２、炭化珪素層１０に接する第３の接触面ＣＰ３、及び、炭化珪素層１０に接する第４の接触面ＣＰ４を有する。第１の接触面ＣＰ１、第２の接触面ＣＰ２、第３の接触面ＣＰ３、及び、第４の接触面ＣＰ４は、第１のコンタクト部分１２ｘの一部である。第１のコンタクト部分１２ｘのシリサイド領域１２ａが、第１の接触面ＣＰ１、第２の接触面ＣＰ２、第３の接触面ＣＰ３、及び、第４の接触面ＣＰ４を有する。
【0059】
第１の接触面ＣＰ１は、第１の面Ｐ１と交差する。第１の接触面ＣＰ１と第１の面Ｐ１のなす角度は、例えば、４５度以上９０度以下である。
【0060】
第１の接触面ＣＰ１は、ソース領域２８に接する。第１の接触面ＣＰ１は、チャネル領域２６ｘと対向する。第２の方向において、チャネル領域２６ｘは、ＪＦＥＴ領域２４ｘと第１の接触面ＣＰ１との間に設けられる。
【0061】
第２の接触面ＣＰ２は、第１の接触面ＣＰ１と交差する。第２の接触面ＣＰ２は、第１の接触面ＣＰ１と連続する。第２の接触面ＣＰ２と、第１の面Ｐ１とのなす角度は、例えば、０度以上３０度以下である。
【0062】
第２の接触面ＣＰ２は、ソース領域２８に接する。第２の接触面ＣＰ２は、第２の面Ｐ２と対向する。第２の接触面ＣＰ２は、ボディコンタクト領域２７と対向する。第２の接触面ＣＰ２とボディコンタクト領域２７との間に、ソース領域２８が設けられる。
【0063】
第３の接触面ＣＰ３は、第２の接触面ＣＰ２と交差する。第３の接触面ＣＰ３は、第２の接触面ＣＰ２と連続する。第３の接触面ＣＰ３と、第２の接触面ＣＰ２とのなす角度は、例えば、４５度以上９０度以下である。第３の接触面ＣＰ３と、第１の面Ｐ１とのなす角度は、例えば、４５度以上９０度以下である。
【0064】
第３の接触面ＣＰ３は、ソース領域２８及びボディコンタクト領域２７に接する。第３の接触面ＣＰ３とボディ領域２６との間に、ソース領域２８が設けられる。第３の接触面ＣＰ３とボディ領域２６との間に、ボディコンタクト領域２７が設けられる。
【0065】
第４の接触面ＣＰ４は、第３の接触面ＣＰ３と交差する。第４の接触面ＣＰ４は、第３の接触面ＣＰ３と連続する。第４の接触面ＣＰ４と、第１の面Ｐ１とのなす角度は、例えば、０度以上３０度以下である。
【0066】
第４の接触面ＣＰ４は、ボディコンタクト領域２７に接する。第４の接触面ＣＰ４は、第２の面Ｐ２と対向する。第４の接触面ＣＰ４とボディ領域２６との間に、ボディコンタクト領域２７が設けられる。
【0067】
【0068】
第１の面Ｐ１から第２の接触面ＣＰ２までの第１の方向の距離（図４中のｄ１）は、例えば、５０ｎｍ以上１５０ｎｍ以下である。
【0069】
【0070】
【0071】
ドレイン電極１４は、炭化珪素層１０の第２の面Ｐ２の側に設けられる。ドレイン電極１４は、炭化珪素層１０の裏面上に設けられる。ドレイン電極１４は、ドレイン領域２２に接する。
【0072】
ドレイン電極１４は、例えば、金属又は金属半導体化合物である。ドレイン電極１４は、例えば、ニッケルシリサイド、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、及び、金（Ａｕ）から成る群から選ばれる少なくとも一つの材料を含む。
【0073】
次に、第１の実施形態の半導体装置の作用及び効果について説明する。
【0074】
炭化珪素を用いたＭＯＳＦＥＴの性能を向上させるために、オン抵抗を低減することが期待される。ＭＯＳＦＥＴのオン抵抗を低減するために、ＭＯＳＦＥＴの寄生抵抗を低減することが考えられる。ＭＯＳＦＥＴの寄生抵抗は、例えば、ソース領域の電気抵抗や、ソース電極とソース領域の間のコンタクト抵抗である。
【0075】
【0076】
第１の比較例の半導体装置は、ＭＯＳＦＥＴ９０１である。ＭＯＳＦＥＴ９０１は、第１のコンタクト部分１２ｘが、第２の接触面ＣＰ２を備えない点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。
【0077】
第１のコンタクト部分１２ｘは、ソース領域２８及びボディコンタクト領域２７の両方に接する。第１のコンタクト部分１２ｘとソース領域２８とのコンタクト抵抗と、第１のコンタクト部分１２ｘとボディコンタクト領域２７とのコンタクト抵抗のうち、ＭＯＳＦＥＴ９０１の寄生抵抗となるのは、前者の第１のコンタクト部分１２ｘとソース領域２８とのコンタクト抵抗である。したがって、ＭＯＳＦＥＴ９０１の寄生抵抗を低減するためには、第１のコンタクト部分１２ｘとソース領域２８との接触面積を大きくすることが好ましい。
【0078】
ＭＯＳＦＥＴ９０１では、図５で示す断面において、第１の接触面Ｃ１と、第３の接触面Ｃ３の一部のみが第１のコンタクト部分１２ｘとソース領域２８との接触面積に寄与する。この場合、第１のコンタクト部分１２ｘとソース領域２８とのコンタクト抵抗が大きく、ＭＯＳＦＥＴ９０１の寄生抵抗が十分に下がらないおそれがある。
【0079】
【0080】
第２の比較例の半導体装置は、ＭＯＳＦＥＴ９０２である。ＭＯＳＦＥＴ９０２は、第１のコンタクト部分１２ｘが、第１の接触面ＣＰ１を備えない点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。
【0081】
第１のコンタクト部分１２ｘから、チャネル領域２６ｘとの間に存在するソース領域２８の距離が大きくなると、ソース領域２８の電気抵抗が大きくなることで、ＭＯＳＦＥＴ９０２の寄生抵抗が大きくなる。
【0082】
ＭＯＳＦＥＴ９０２では、図６に点線の矢印で示す経路でキャリアが流れる。この経路が長くなると、ソース領域２８の実効的な電気抵抗が大きくなり、ＭＯＳＦＥＴ９０２の寄生抵抗が十分に下がらないおそれがある。
【0083】
第１の実施形態のＭＯＳＦＥＴ１００の第１のコンタクト部分１２ｘは、第１の接触面ＣＰ１及び第２の接触面ＣＰ２を有する。第１の実施形態のＭＯＳＦＥＴ１００は、第２の接触面ＣＰ２を有することで、第１の比較例のＭＯＳＦＥＴ９０１と比較して、第１のコンタクト部分１２ｘとソース領域２８との接触面積を大きくすることができる。したがって、ＭＯＳＦＥＴ１００の寄生抵抗を低減することができる。
【0084】
また、第１の実施形態のＭＯＳＦＥＴ１００は、第１の接触面ＣＰ１を有することで、第２の比較例のＭＯＳＦＥＴ９０２と比較して、第１のコンタクト部分１２ｘからチャネル領域２６ｘとの間に存在するソース領域２８の距離を小さくすることができる。したがって、ＭＯＳＦＥＴ１００のソース領域２８の実効的な電気抵抗を小さくすることができる。よって、ＭＯＳＦＥＴ１００の寄生抵抗を低減することができる。
【0085】
以上、第１の実施形態のＭＯＳＦＥＴ１００によれば、寄生抵抗を低減することで、オン抵抗を低減することが可能となる。
【0086】
第１の面Ｐ１から第２の接触面ＣＰ２までの第１の方向の距離（図４中のｄ１）は、第１の面Ｐ１を基準とするソース領域２８の第１の方向の深さ（図４中のｄ２）の３分の１以上であることが好ましく、２分の１以上であることがより好ましい。上記下限値を上回ることで、第１のコンタクト部分１２ｘの中で、チャネル領域２６ｘまでの距離が短い部分が多くなる。したがって、ＭＯＳＦＥＴ１００のソース領域２８の実効的な電気抵抗を更に小さくできる。よって、ＭＯＳＦＥＴ１００の寄生抵抗を更に低減することができる。
【0087】
第１の面Ｐ１から第２の接触面ＣＰ２までの第１の方向の距離（図４中のｄ１）は、５０ｎｍ以上であることが好ましく、８０ｎｍ以上であることがより好ましく、１００ｎｍ以上であることが更に好ましい。上記下限値を上回ることで、第１のコンタクト部分１２ｘの中で、チャネル領域２６ｘまでの距離が短い部分が多くなる。したがって、ＭＯＳＦＥＴ１００のソース領域２８の実効的な電気抵抗を更に小さくできる。よって、ＭＯＳＦＥＴ１００の寄生抵抗を更に低減することができる。
【0088】
第３の接触面ＣＰ３がソース領域２８と接する部分の第１の方向の長さ（図４中のｄ３）は、第３の接触面ＣＰ３がボディコンタクト領域２７と接する部分の第１の方向の長さ（図４中のｄ４）よりも長いことが好ましい。第３の接触面ＣＰ３がソース領域２８と接する部分の長さｄ３が長くなることで、第１のコンタクト部分１２ｘとソース領域２８との接触面積が更に大きくなる。したがって、第１のコンタクト部分１２ｘとソース領域２８とのコンタクト抵抗が、更に低減する。よって、ＭＯＳＦＥＴ１００の寄生抵抗が更に低減する。
【0089】
第２の接触面ＣＰ２の第２の方向の長さ（図４中のｄ５）は、第１の面Ｐ１から第２の接触面ＣＰ２までの第１の方向の距離（図４中のｄ１）よりも長いことが好ましい。第２の接触面ＣＰ２の長さｄ５が長くなることで、第１のコンタクト部分１２ｘとソース領域２８との接触面積が更に大きくなり、第１のコンタクト部分１２ｘとソース領域２８とのコンタクト抵抗が、更に低減する。したがって、ＭＯＳＦＥＴ１００の寄生抵抗が更に低減する。
【0090】
以上、第１の実施形態によれば、寄生抵抗を低減することで、オン抵抗を低減できる半導体装置を提供することが可能となる。
【0091】
（第２の実施形態）
第２の実施形態の半導体装置は、第１の電極は、第１のゲート電極と第２のゲート電極との間に設けられ、第１の部分の第３の方向に位置する第２の部分を、更に含む。第１の部分と第２の部分との間に第４の炭化珪素領域が設けられる。第１の部分は、炭化珪素層に接し第４の接触面と交差する第５の接触面を更に有し、第２の部分は、炭化珪素層に接する第６の接触面と、炭化珪素層に接し第６の接触面と交差する第７の接触面と、を有する。そして、第５の接触面は、第４の炭化珪素領域及び第３の炭化珪素領域に接し、第６の接触面は、第４の炭化珪素領域及び第３の炭化珪素領域に接し、第５の接触面と対向し、第７の接触面は、第３の炭化珪素領域に接し、第２の面と対向する点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
第２の実施形態の半導体装置は、第１の電極は、第１のゲート電極と第２のゲート電極との間に設けられ、第１の部分の第３の方向に位置する第２の部分を、更に含む。第１の部分と第２の部分との間に第４の炭化珪素領域が設けられる。第１の部分は、炭化珪素層に接し第４の接触面と交差する第５の接触面を更に有し、第２の部分は、炭化珪素層に接する第６の接触面と、炭化珪素層に接し第６の接触面と交差する第７の接触面と、を有する。そして、第５の接触面は、第４の炭化珪素領域及び第３の炭化珪素領域に接し、第６の接触面は、第４の炭化珪素領域及び第３の炭化珪素領域に接し、第５の接触面と対向し、第７の接触面は、第３の炭化珪素領域に接し、第２の面と対向する点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
【0092】
図７は、第２の実施形態の半導体装置の模式断面図である。図８は、第２の実施形態の模式上面図である。図８は、ゲート電極のパターンと、炭化珪素層表面の炭化珪素領域及びソース電極のパターンとを重ねた図である。図９、図１０は、第２の実施形態の半導体装置の模式断面図である。
【0093】
【0094】
第２の実施形態の半導体装置は、炭化珪素を用いたプレーナゲート型の縦型ＭＯＳＦＥＴ２００である。第２の実施形態のＭＯＳＦＥＴ２００は、例えば、ボディ領域とソース領域をイオン注入で形成する、ＤＩＭＯＳＦＥＴである。
【0095】
ＭＯＳＦＥＴ２００は、炭化珪素層１０、ソース電極１２、ドレイン電極１４、第１のゲート絶縁層１６、第２のゲート絶縁層１７、第１のゲート電極１８、第２のゲート電極１９、及び、層間絶縁層２０を備える。ソース電極１２は、第１の電極の一例である。ドレイン電極１４は、第２の電極の一例である。
【0096】
ソース電極は、シリサイド領域１２ａと金属領域１２ｂを含む。
【0097】
ソース電極は、第１のコンタクト部分１２ｘを含む。第１のコンタクト部分１２ｘは、第１の部分の一例である。第１のコンタクト部分１２ｘは、第１の接触面ＣＰ１、第２の接触面ＣＰ２、第３の接触面ＣＰ３、第４の接触面ＣＰ４、及び、第５の接触面ＣＰ５を含む。
【0098】
ソース電極は、第２のコンタクト部分１２ｙを含む。第２のコンタクト部分１２ｙは、第２の部分の一例である。第２のコンタクト部分１２ｙは、第６の接触面ＣＰ６、及び、第７の接触面ＣＰ７を含む。
【0099】
ソース電極は、第３のコンタクト部分１２ｚを含む。第３のコンタクト部分１２ｚは、第３の部分の一例である。第３のコンタクト部分１２ｚは、第８の接触面ＣＰ８を含む。
【0100】
炭化珪素層１０の中には、ｎ＋形のドレイン領域２２、ｎ－形のドリフト領域２４、ｐ形のボディ領域２６、ｐ＋形のボディコンタクト領域２７、ｎ＋形のソース領域２８が設けられる。ドリフト領域２４は、第１の炭化珪素領域の一例である。ボディ領域２６は、第２の炭化珪素領域の一例である。ボディコンタクト領域２７は、第３の炭化珪素領域の一例である。ソース領域２８は、第４の炭化珪素領域の一例である。
【0101】
ドリフト領域２４は、ＪＦＥＴ領域２４ｘを含む。ボディ領域２６は、チャネル領域２６ｘを含む。ＪＦＥＴ領域２４ｘは、第１の領域の一例である。チャネル領域２６ｘは、第２の領域の一例である。
【0102】
ソース電極１２は、第１のコンタクト部分１２ｘ、第２のコンタクト部分１２ｙ、及び、第３のコンタクト部分１２ｚを含む。第１のコンタクト部分１２ｘ、第２のコンタクト部分１２ｙ、及び、第３のコンタクト部分１２ｚは、第１のゲート電極１８と第２のゲート電極１９との間に設けられる。
【0103】
図１０に示すように、第２のコンタクト部分１２ｙは、第１のコンタクト部分１２ｘに対し第３の方向に位置する。第１のコンタクト部分１２ｘ及び第２のコンタクト部分１２ｙは、例えば、炭化珪素層１０の中に第３の方向に離隔して形成された２つのトレンチの中に、それぞれ設けられる。第１のコンタクト部分１２ｘと第２のコンタクト部分１２ｙとの間に、ソース領域２８及びボディコンタクト領域２７が設けられる。
【0104】
図１０に示すように、第３のコンタクト部分１２ｚは、第１のコンタクト部分１２ｘと第２のコンタクト部分１２ｙの間に位置する。
【0105】
第１のコンタクト部分１２ｘは、炭化珪素層１０に接する第１の接触面ＣＰ１、炭化珪素層１０に接する第２の接触面ＣＰ２、炭化珪素層１０に接する第３の接触面ＣＰ３、炭化珪素層１０に接する第４の接触面ＣＰ４、及び、炭化珪素層１０に接する第５の接触面ＣＰ５を有する。第１の接触面ＣＰ１、第２の接触面ＣＰ２、第３の接触面ＣＰ３、第４の接触面ＣＰ４、及び、第５の接触面ＣＰ５は、第１のコンタクト部分１２ｘの一部である。第１のコンタクト部分１２ｘのシリサイド領域１２ａが、第１の接触面ＣＰ１、第２の接触面ＣＰ２、第３の接触面ＣＰ３、第４の接触面ＣＰ４、及び、第５の接触面ＣＰ５を有する。
【0106】
第２のコンタクト部分１２ｙは、炭化珪素層１０に接する第６の接触面ＣＰ６、及び、炭化珪素層１０に接する第７の接触面ＣＰ７を有する。第２のコンタクト部分１２ｙのシリサイド領域１２ａが、第７の接触面ＣＰ７を有する。
【0107】
第３のコンタクト部分１２ｚは、炭化珪素層１０に接する第８の接触面ＣＰ８を有する。第３のコンタクト部分１２ｚのシリサイド領域１２ａが、第８の接触面ＣＰ８を有する。
【0108】
第５の接触面ＣＰ５は、第４の接触面ＣＰ４と交差する。第５の接触面ＣＰ５と第４の接触面ＣＰ４のなす角度は、例えば、４５度以上９０度以下である。第５の接触面ＣＰ５は、ソース領域２８及びボディコンタクト領域２７に接する。
【0109】
第６の接触面ＣＰ６は、第６の接触面ＣＰ６は、ソース領域２８及びボディコンタクト領域２７に接する。第６の接触面ＣＰ６は、第３の方向において、第５の接触面ＣＰ５と対向する。第５の接触面ＣＰ５と第６の接触面ＣＰ６との間に、ソース領域２８及びボディコンタクト領域２７が設けられる。
【0110】
第７の接触面ＣＰ７は、第６の接触面ＣＰ６と交差する。第７の接触面ＣＰ７と、第６の接触面ＣＰ６とのなす角度は、例えば、４５度以上９０度以下である。第７の接触面ＣＰ７は、第６の接触面ＣＰ６と連続する。
【0111】
第７の接触面ＣＰ７は、ボディコンタクト領域２７に接する。第７の接触面ＣＰ７は、第２の面Ｐ２と対向する。第７の接触面ＣＰ７とボディ領域２６との間に、ボディコンタクト領域２７が設けられる。
【0112】
第８の接触面ＣＰ８は、ソース領域２８に接する。第８の接触面ＣＰ８は、第２の面Ｐ２と対向する。第８の接触面ＣＰ８は、第５の接触面ＣＰ５及び第６の接触面ＣＰ６と交差する。第８の接触面ＣＰ８とボディコンタクト領域２７との間に、ソース領域２８が設けられる。
【0113】
図１０に示すように、第１のコンタクト部分１２ｘに接するボディコンタクト領域２７と、第２のコンタクト部分１２ｙに接するボディコンタクト領域２７は、第３の方向において連続する。
【0114】
第２の実施形態のＭＯＳＦＥＴ２００によれば、ソース電極１２が第１のコンタクト部分１２ｘ、第２のコンタクト部分１２ｙ、及び第３のコンタクト部分１２ｚを備えることで、ソース電極１２とソース領域２８との接触面積を、第１の実施形態のＭＯＳＦＥＴ１００と比較して、更に大きくすることができる。したがって、ＭＯＳＦＥＴ２００の寄生抵抗を低減することができる。
【0115】
以上、第２の実施形態によれば、寄生抵抗を低減することで、オン抵抗を低減できる半導体装置を提供することが可能となる。
【0116】
第１及び第２の実施形態では、ＳｉＣの結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣ等、その他の結晶構造のＳｉＣを用いたデバイスに適用することも可能である。また、炭化珪素層１０の表面に（０００１）面以外の面を適用することも可能である。
【0117】
第１及び第２の実施形態では、第１導電形がｎ形、第２導電形がｐ形の場合を例に説明したが、第１導電形をｐ形、第２導電形をｎ形とすることも可能である。
【0118】
第１及び第２の実施形態では、ｐ形不純物としてアルミニウム（Ａｌ）を例示したが、ボロン（Ｂ）を用いることも可能である。また、ｎ形不純物として窒素（Ｎ）及びリン（Ｐ）を例示したが、砒素（Ａｓ）、アンチモン（Ｓｂ）等を適用することも可能である。
【0119】
また、第１及び第２の実施形態では、ゲート電極が一方向に延びるＭＯＳＦＥＴを例に説明したが、例えば、ゲート電極が格子形状を有するＭＯＳＦＥＴであっても構わない。
【0120】
第１及び第２の実施形態では、半導体装置がＭＯＳＦＥＴの場合を例に説明したが、半導体装置は、Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）であっても構わない。
【0121】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0122】
１０ 炭化珪素層
１２ ソース電極（第１の電極）
１２ｘ 第１のコンタクト部分（第１の部分）
１２ｙ 第２のコンタクト部分（第２の部分）
１２ｚ 第３のコンタクト部分（第３の部分）
１４ ドレイン電極（第２の電極）
１６ 第１のゲート絶縁層
１７ 第２のゲート絶縁層
１８ 第１のゲート電極
１９ 第２のゲート電極
２４ ドリフト領域（第１の炭化珪素領域）
２４ｘ ＪＦＥＴ領域（第１の領域）
２６ ボディ領域（第２の炭化珪素領域）
２６ｘ チャネル領域（第２の領域）
２７ ボディコンタクト領域（第３の炭化珪素領域）
２８ ソース領域（第４の炭化珪素領域）
１００ ＭＯＳＦＥＴ（半導体装置）
２００ ＭＯＳＦＥＴ（半導体装置）
ＣＰ１ 第１の接触面
ＣＰ２ 第２の接触面
ＣＰ３ 第３の接触面
ＣＰ４ 第４の接触面
ＣＰ５ 第５の接触面
ＣＰ６ 第６の接触面
ＣＰ７ 第７の接触面
ＣＰ８ 第８の接触面
Ｐ１ 第１の面
Ｐ２ 第２の面
１２ ソース電極（第１の電極）
１２ｘ 第１のコンタクト部分（第１の部分）
１２ｙ 第２のコンタクト部分（第２の部分）
１２ｚ 第３のコンタクト部分（第３の部分）
１４ ドレイン電極（第２の電極）
１６ 第１のゲート絶縁層
１７ 第２のゲート絶縁層
１８ 第１のゲート電極
１９ 第２のゲート電極
２４ ドリフト領域（第１の炭化珪素領域）
２４ｘ ＪＦＥＴ領域（第１の領域）
２６ ボディ領域（第２の炭化珪素領域）
２６ｘ チャネル領域（第２の領域）
２７ ボディコンタクト領域（第３の炭化珪素領域）
２８ ソース領域（第４の炭化珪素領域）
１００ ＭＯＳＦＥＴ（半導体装置）
２００ ＭＯＳＦＥＴ（半導体装置）
ＣＰ１ 第１の接触面
ＣＰ２ 第２の接触面
ＣＰ３ 第３の接触面
ＣＰ４ 第４の接触面
ＣＰ５ 第５の接触面
ＣＰ６ 第６の接触面
ＣＰ７ 第７の接触面
ＣＰ８ 第８の接触面
Ｐ１ 第１の面
Ｐ２ 第２の面
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】