▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024137537
(43)【公開日】2024-10-07
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/78 20060101AFI20240927BHJP
H01L 29/12 20060101ALI20240927BHJP
【ＦＩ】
H01L29/78 657D
H01L29/78 652T
H01L29/78 652D
H01L29/78 652C
H01L29/78 652F
H01L29/78 652S
H01L29/78 652J
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2023049092
(22)【出願日】2023-03-24
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(71)【出願人】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】100119035
【弁理士】
【氏名又は名称】池上 徹真
(74)【代理人】
【識別番号】100141036
【弁理士】
【氏名又は名称】須藤 章
(74)【代理人】
【識別番号】100178984
【弁理士】
【氏名又は名称】高下 雅弘
(72)【発明者】
【氏名】朝羽 俊介
(72)【発明者】
【氏名】河野 洋志
(57)【要約】
【課題】信頼性が向上する半導体装置を提供する。
【解決手段】第１の面と第２の面とを有し、第２の面の側から順に、第１導電形の第１の炭化珪素領域、第２導電形の第２の炭化珪素領域、第２導電形の第２の炭化珪素領域、第１導電形の第４の炭化珪素領域が設けられた炭化珪素層と、第１の方向に延びる第１のゲート電極及び第２のゲート電極と、第１のゲート電極と第２のゲート電極との間に位置し、第３の炭化珪素領域及び第４の炭化珪素領域に接する第１の部分と、第１のゲート電極と第２のゲート電極との間に位置し、第１の部分の第１の方向に設けられ、第１の炭化珪素領域に接する第２の部分と、を含む第１の電極と、炭化珪素層の第２の面の側の第２の電極と、を備える。第４の炭化珪素領域に対向する第２の炭化珪素領域の深さは、第１のゲート電極に対向する第２の炭化珪素領域の深さよりも浅い。
【選択図】図１
【解決手段】第１の面と第２の面とを有し、第２の面の側から順に、第１導電形の第１の炭化珪素領域、第２導電形の第２の炭化珪素領域、第２導電形の第２の炭化珪素領域、第１導電形の第４の炭化珪素領域が設けられた炭化珪素層と、第１の方向に延びる第１のゲート電極及び第２のゲート電極と、第１のゲート電極と第２のゲート電極との間に位置し、第３の炭化珪素領域及び第４の炭化珪素領域に接する第１の部分と、第１のゲート電極と第２のゲート電極との間に位置し、第１の部分の第１の方向に設けられ、第１の炭化珪素領域に接する第２の部分と、を含む第１の電極と、炭化珪素層の第２の面の側の第２の電極と、を備える。第４の炭化珪素領域に対向する第２の炭化珪素領域の深さは、第１のゲート電極に対向する第２の炭化珪素領域の深さよりも浅い。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層であって、
第１導電形の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に設けられた第２導電形の第２の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第３の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１の面に接する第１導電形の第４の炭化珪素領域と、
を含む炭化珪素層と、
前記第１の面に平行な第１の方向に延び、前記第２の炭化珪素領域と対向した第１のゲート電極と、
前記第１の方向に延び、前記第１のゲート電極に対し前記第１の面に平行で前記第１の方向に垂直な第２の方向に設けられ、前記第２の炭化珪素領域と対向した第２のゲート電極と、
前記第２の炭化珪素領域と前記第１のゲート電極との間に設けられた第１のゲート絶縁層と、
前記第２の炭化珪素領域と前記第２のゲート電極との間に設けられた第２のゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に設けられた第１の電極であって、
前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第３の炭化珪素領域及び前記第４の炭化珪素領域に接する第１の部分と、
前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第１の部分の前記第１の方向に設けられ、前記第１の炭化珪素領域に接する第２の部分と、
を含む第１の電極と、
前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、
を備え、
前記第１の炭化珪素領域は、第１の領域と、前記第１の領域と前記第２の炭化珪素領域との間に設けられた第２の領域と、前記第１の領域と前記第２の炭化珪素領域との間に設けられた第３の領域と、前記第１の領域と前記第２の炭化珪素領域との間に設けられた第４の領域と、を有し、
前記第２の領域の第１導電形不純物濃度は、前記第１の領域の第１導電形不純物濃度よりも高く、
前記第３の領域の第１導電形不純物濃度は、前記第１の領域の前記第１導電形不純物濃度よりも高く、
前記第２の炭化珪素領域は、前記第１のゲート電極に対向する第５の領域と、前記第２のゲート電極に対向する第６の領域と、前記第５の領域と前記第６の領域との間に設けられ前記第５の領域の深さ及び前記第６の領域の深さよりも深さの浅い第７の領域と、を有し、
前記第２の領域は、前記第１の領域と前記第５の領域との間に設けられ、
前記第３の領域は、前記第１の領域と前記第６の領域との間に設けられ、
前記第４の領域は、前記第１の領域と前記第７の領域との間に設けられる、半導体装置。
第１導電形の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に設けられた第２導電形の第２の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第３の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１の面に接する第１導電形の第４の炭化珪素領域と、
を含む炭化珪素層と、
前記第１の面に平行な第１の方向に延び、前記第２の炭化珪素領域と対向した第１のゲート電極と、
前記第１の方向に延び、前記第１のゲート電極に対し前記第１の面に平行で前記第１の方向に垂直な第２の方向に設けられ、前記第２の炭化珪素領域と対向した第２のゲート電極と、
前記第２の炭化珪素領域と前記第１のゲート電極との間に設けられた第１のゲート絶縁層と、
前記第２の炭化珪素領域と前記第２のゲート電極との間に設けられた第２のゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に設けられた第１の電極であって、
前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第３の炭化珪素領域及び前記第４の炭化珪素領域に接する第１の部分と、
前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第１の部分の前記第１の方向に設けられ、前記第１の炭化珪素領域に接する第２の部分と、
を含む第１の電極と、
前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、
を備え、
前記第１の炭化珪素領域は、第１の領域と、前記第１の領域と前記第２の炭化珪素領域との間に設けられた第２の領域と、前記第１の領域と前記第２の炭化珪素領域との間に設けられた第３の領域と、前記第１の領域と前記第２の炭化珪素領域との間に設けられた第４の領域と、を有し、
前記第２の領域の第１導電形不純物濃度は、前記第１の領域の第１導電形不純物濃度よりも高く、
前記第３の領域の第１導電形不純物濃度は、前記第１の領域の前記第１導電形不純物濃度よりも高く、
前記第２の炭化珪素領域は、前記第１のゲート電極に対向する第５の領域と、前記第２のゲート電極に対向する第６の領域と、前記第５の領域と前記第６の領域との間に設けられ前記第５の領域の深さ及び前記第６の領域の深さよりも深さの浅い第７の領域と、を有し、
前記第２の領域は、前記第１の領域と前記第５の領域との間に設けられ、
前記第３の領域は、前記第１の領域と前記第６の領域との間に設けられ、
前記第４の領域は、前記第１の領域と前記第７の領域との間に設けられる、半導体装置。
【請求項2】
前記第４の領域の第１導電形不純物濃度は、前記第１の領域の前記第１導電形不純物濃度よりも高い、請求項１記載の半導体装置。
【請求項3】
前記第４の領域の前記第１導電形不純物濃度は、前記第２の領域の前記第１導電形不純物濃度よりも高く、
前記第４の領域の前記第１導電形不純物濃度は、前記第３の領域の前記第１導電形不純物濃度よりも高い、請求項２記載の半導体装置。
前記第４の領域の前記第１導電形不純物濃度は、前記第３の領域の前記第１導電形不純物濃度よりも高い、請求項２記載の半導体装置。
【請求項4】
前記第４の領域の前記第１導電形不純物濃度は、前記第２の領域の前記第１導電形不純物濃度の２倍以上であり、
前記第４の領域の前記第１導電形不純物濃度は、前記第３の領域の前記第１導電形不純物濃度の２倍以上である、請求項３記載の半導体装置。
前記第４の領域の前記第１導電形不純物濃度は、前記第３の領域の前記第１導電形不純物濃度の２倍以上である、請求項３記載の半導体装置。
【請求項5】
前記第５の領域の前記深さは、１．５μｍ以上であり、
前記第６の領域の前記深さは、１．５μｍ以上である、請求項１記載の半導体装置。
前記第６の領域の前記深さは、１．５μｍ以上である、請求項１記載の半導体装置。
【請求項6】
前記第７の領域の前記深さは、前記第５の領域の前記深さの２分の１以下であり、
前記第７の領域の前記深さは、前記第６の領域の前記深さの２分の１以下である、請求項１記載の半導体装置。
前記第７の領域の前記深さは、前記第６の領域の前記深さの２分の１以下である、請求項１記載の半導体装置。
【請求項7】
前記第１の方向に延び、前記第２のゲート電極に対し前記第２の方向に設けられ、前記第１のゲート電極との間に前記第２のゲート電極が設けられた第３のゲート電極と、
第３のゲート絶縁層とを、更に備え、
前記炭化珪素層は、
前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第２の炭化珪素領域に対し前記第２の方向に離隔した第２導電形の第５の炭化珪素領域と、
前記第５の炭化珪素領域と前記第１の面との間に設けられ、前記第５の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第６の炭化珪素領域と、
前記第５の炭化珪素領域と前記第１の面との間に設けられ、前記第１の面に接する第１導電形の第７の炭化珪素領域と、
を更に含み、
前記第２のゲート電極は、前記第５の炭化珪素領域と対向し、
前記第２のゲート絶縁層は、前記第５の炭化珪素領域と前記第２のゲート電極との間に設けられ、
前記第３のゲート電極は、前記第５の炭化珪素領域と対向し、
前記第３のゲート絶縁層は、前記第５の炭化珪素領域と前記第３のゲート電極との間に設けられ、
前記第１の電極は、前記第２のゲート電極と前記第３のゲート電極との間に設けられ、前記第６の炭化珪素領域及び前記第７の炭化珪素領域に接する第３の部分を、更に含む、請求項１記載の半導体装置。
第３のゲート絶縁層とを、更に備え、
前記炭化珪素層は、
前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第２の炭化珪素領域に対し前記第２の方向に離隔した第２導電形の第５の炭化珪素領域と、
前記第５の炭化珪素領域と前記第１の面との間に設けられ、前記第５の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第６の炭化珪素領域と、
前記第５の炭化珪素領域と前記第１の面との間に設けられ、前記第１の面に接する第１導電形の第７の炭化珪素領域と、
を更に含み、
前記第２のゲート電極は、前記第５の炭化珪素領域と対向し、
前記第２のゲート絶縁層は、前記第５の炭化珪素領域と前記第２のゲート電極との間に設けられ、
前記第３のゲート電極は、前記第５の炭化珪素領域と対向し、
前記第３のゲート絶縁層は、前記第５の炭化珪素領域と前記第３のゲート電極との間に設けられ、
前記第１の電極は、前記第２のゲート電極と前記第３のゲート電極との間に設けられ、前記第６の炭化珪素領域及び前記第７の炭化珪素領域に接する第３の部分を、更に含む、請求項１記載の半導体装置。
【請求項8】
前記第５の領域と前記第６の領域との間の前記第２の方向の距離は、
前記第２の炭化珪素領域と前記第５の炭化珪素領域との間の前記第２の方向の距離よりも大きい、請求項７記載の半導体装置。
前記第２の炭化珪素領域と前記第５の炭化珪素領域との間の前記第２の方向の距離よりも大きい、請求項７記載の半導体装置。
【請求項9】
前記第２の部分の前記第２の方向に、前記第３の部分が位置する、請求項７記載の半導体装置。
【請求項10】
前記第１のゲート電極は、前記第１の面において前記第２の炭化珪素領域と対向し、
前記第２のゲート電極は、前記第１の面において前記第２の炭化珪素領域と対向する、請求項１記載の半導体装置。
前記第２のゲート電極は、前記第１の面において前記第２の炭化珪素領域と対向する、請求項１記載の半導体装置。
【請求項11】
前記第７の領域は、前記第３の炭化珪素領域と前記第４の領域との間に設けられる、請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【0002】
半導体デバイス用の材料として炭化珪素がある。炭化珪素はシリコンと比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば、例えば、高耐圧、低損失かつ高温動作可能なＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）を実現することができる。
【0003】
炭化珪素を用いた縦形のＭＯＳＦＥＴは、内蔵ダイオードとしてｐｎ接合ダイオードを有する。例えば、ＭＯＳＦＥＴは誘導性負荷に接続されたスイッチング素子として用いられる。この場合、ＭＯＳＦＥＴがオフ状態であっても、ｐｎ接合ダイオードを用いることで還流電流を流すことが可能となる。
【0004】
しかし、バイポーラ動作するｐｎ接合ダイオードを用いて還流電流を流すと、キャリアの再結合エネルギーにより炭化珪素層中に積層欠陥が成長する。炭化珪素層中に積層欠陥が成長すると、ＭＯＳＦＥＴのオン抵抗が増大するという問題が生ずる。ＭＯＳＦＥＴのオン抵抗の増大は、ＭＯＳＦＥＴの信頼性の低下を招く。例えば、ＭＯＳＦＥＴに内蔵ダイオードとしてユニポーラ動作するＳｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ（ＳＢＤ）を設けることで、炭化珪素層中の積層欠陥の抑制が可能となる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０２２－４８９２６号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明が解決しようとする課題は、信頼性が向上する半導体装置を提供することにある。
【課題を解決するための手段】
【0007】
実施形態の半導体装置は、第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層であって、第１導電形の第１の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の面との間に設けられた第２導電形の第２の炭化珪素領域と、前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第３の炭化珪素領域と、前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１の面に接する第１導電形の第４の炭化珪素領域と、を含む炭化珪素層と、前記第１の面に平行な第１の方向に延び、前記第２の炭化珪素領域と対向した第１のゲート電極と、前記第１の方向に延び、前記第１のゲート電極に対し前記第１の面に平行で前記第１の方向に垂直な第２の方向に設けられ、前記第２の炭化珪素領域と対向した第２のゲート電極と、前記第２の炭化珪素領域と前記第１のゲート電極との間に設けられた第１のゲート絶縁層と、前記第２の炭化珪素領域と前記第２のゲート電極との間に設けられた第２のゲート絶縁層と、前記炭化珪素層の前記第１の面の側に設けられた第１の電極であって、前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第３の炭化珪素領域及び前記第４の炭化珪素領域に接する第１の部分と、前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第１の部分の前記第１の方向に設けられ、前記第１の炭化珪素領域に接する第２の部分と、を含む第１の電極と、前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、を備え、前記第１の炭化珪素領域は、第１の領域と、前記第１の領域と前記第２の炭化珪素領域との間に設けられた第２の領域と、前記第１の領域と前記第２の炭化珪素領域との間に設けられた第３の領域と、前記第１の領域と前記第２の炭化珪素領域との間に設けられた第４の領域と、を有し、前記第２の領域の第１導電形不純物濃度は、前記第１の領域の第１導電形不純物濃度よりも高く、前記第３の領域の第１導電形不純物濃度は、前記第１の領域の前記第１導電形不純物濃度よりも高く、前記第２の炭化珪素領域は、前記第１のゲート電極に対向する第５の領域と、前記第２のゲート電極に対向する第６の領域と、前記第５の領域と前記第６の領域との間に設けられ前記第５の領域の深さ及び前記第６の領域の深さよりも深さの浅い第７の領域と、を有し、前記第２の領域は、前記第１の領域と前記第５の領域との間に設けられ、前記第３の領域は、前記第１の領域と前記第６の領域との間に設けられ、前記第４の領域は、前記第１の領域と前記第７の領域との間に設けられる。
【図面の簡単な説明】
【0008】
【図1】第１の実施形態の半導体装置の模式断面図。
【図2】第１の実施形態の半導体装置の模式上面図。
【図3】第１の実施形態の半導体装置の拡大模式断面図。
【図4】第１の実施形態の半導体装置の拡大模式断面図。
【図5】第１の実施形態の半導体装置の拡大模式断面図。
【図6】第１の実施形態の半導体装置の拡大模式上面図。
【図7】第１の実施形態の半導体装置の等価回路図。
【図8】比較例の半導体装置の拡大模式断面図。
【図9】第１の実施形態の半導体装置の作用及び効果の説明図。
【図10】第１の実施形態の半導体装置の作用及び効果の説明図。
【図11】第２の実施形態の半導体装置の模式断面図。
【図12】第２の実施形態の半導体装置の模式断面図。
【図13】第２の実施形態の半導体装置の模式上面図。
【図14】第２の実施形態の半導体装置の拡大模式断面図。
【図15】第２の実施形態の半導体装置の拡大模式断面図。
【図16】第２の実施形態の半導体装置の拡大模式断面図。
【図17】第２の実施形態の半導体装置の拡大模式上面図。
【発明を実施するための形態】
【0009】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する場合がある。
【0010】
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記がある場合、それらの表記は、各導電形における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ形不純物濃度が相対的に高く、ｎ－はｎよりもｎ形不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ形不純物濃度が相対的に高く、ｐ－はｐよりもｐ形不純物濃度が相対的に低いことを示す。なお、ｎ＋形、ｎ－形を単にｎ形、ｐ＋形、ｐ－形を単にｐ形と記載する場合もある。
【0011】
不純物濃度は、例えば、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭの画像やＳｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＳＥＭ）の画像から求めることが可能である。また、絶縁層の厚さ等は、例えば、ＳＩＭＳ、ＳＥＭ、又はＴｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＴＥＭ）の画像上で計測することが可能である。
【0012】
なお、本明細書中でｐ形の炭化珪素領域の「ｐ形不純物濃度」とは、当該領域のｐ形不純物濃度から当該領域のｎ形不純物濃度を引いた正味（ｎｅｔ）のｐ形不純物濃度を意味する。また、ｎ形の炭化珪素領域の「ｎ形不純物濃度」とは、当該領域のｎ形不純物濃度から当該領域のｐ形不純物濃度を引いた正味（ｎｅｔ）のｎ形不純物濃度を意味する。
【0013】
また、明細書中に別段の記述がない限り特定の領域の不純物濃度とは、当該領域の最大不純物濃度を意味するものとする。
【0014】
（第１の実施形態）
第１の実施形態の半導体装置は、第１の面と、第１の面に対向する第２の面と、を有する炭化珪素層であって、第１導電形の第１の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に設けられた第２導電形の第２の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に設けられ、第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第３の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に設けられ、第１の面に接する第１導電形の第４の炭化珪素領域と、を含む炭化珪素層と、第１の面に平行な第１の方向に延び、第２の炭化珪素領域と対向した第１のゲート電極と、第１の方向に延び、第１のゲート電極に対し第１の面に平行で第１の方向に垂直な第２の方向に設けられ、第２の炭化珪素領域と対向した第２のゲート電極と、第２の炭化珪素領域と第１のゲート電極との間に設けられた第１のゲート絶縁層と、第２の炭化珪素領域と第２のゲート電極との間に設けられた第２のゲート絶縁層と、炭化珪素層の第１の面の側に設けられた第１の電極であって、第１のゲート電極と第２のゲート電極との間に設けられ、第３の炭化珪素領域及び第４の炭化珪素領域に接する第１の部分と、第１のゲート電極と第２のゲート電極との間に設けられ、第１の部分の第１の方向に設けられ、第１の炭化珪素領域に接する第２の部分と、を含む第１の電極と、炭化珪素層の第２の面の側に設けられた第２の電極と、を備える。そして、第１の炭化珪素領域は、第１の領域と、第１の領域と第２の炭化珪素領域との間に設けられた第２の領域と、第１の領域と第２の炭化珪素領域との間に設けられた第３の領域と、第１の領域と第２の炭化珪素領域との間に設けられた第４の領域と、を有し、第２の領域の第１導電形不純物濃度は、第１の領域の第１導電形不純物濃度よりも高く、第３の領域の第１導電形不純物濃度は、第１の領域の第１導電形不純物濃度よりも高く、第２の炭化珪素領域は、第１のゲート電極に対向する第５の領域と、第２のゲート電極に対向する第６の領域と、第５の領域と第６の領域との間に設けられ第５の領域の深さ及び第６の領域の深さよりも深さの浅い第７の領域と、を有し、第２の領域は、第１の領域と第５の領域との間に設けられ、第３の領域は、第１の領域と第６の領域との間に設けられ、第４の領域は、第１の領域と第７の領域との間に設けられる。
第１の実施形態の半導体装置は、第１の面と、第１の面に対向する第２の面と、を有する炭化珪素層であって、第１導電形の第１の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に設けられた第２導電形の第２の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に設けられ、第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第３の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に設けられ、第１の面に接する第１導電形の第４の炭化珪素領域と、を含む炭化珪素層と、第１の面に平行な第１の方向に延び、第２の炭化珪素領域と対向した第１のゲート電極と、第１の方向に延び、第１のゲート電極に対し第１の面に平行で第１の方向に垂直な第２の方向に設けられ、第２の炭化珪素領域と対向した第２のゲート電極と、第２の炭化珪素領域と第１のゲート電極との間に設けられた第１のゲート絶縁層と、第２の炭化珪素領域と第２のゲート電極との間に設けられた第２のゲート絶縁層と、炭化珪素層の第１の面の側に設けられた第１の電極であって、第１のゲート電極と第２のゲート電極との間に設けられ、第３の炭化珪素領域及び第４の炭化珪素領域に接する第１の部分と、第１のゲート電極と第２のゲート電極との間に設けられ、第１の部分の第１の方向に設けられ、第１の炭化珪素領域に接する第２の部分と、を含む第１の電極と、炭化珪素層の第２の面の側に設けられた第２の電極と、を備える。そして、第１の炭化珪素領域は、第１の領域と、第１の領域と第２の炭化珪素領域との間に設けられた第２の領域と、第１の領域と第２の炭化珪素領域との間に設けられた第３の領域と、第１の領域と第２の炭化珪素領域との間に設けられた第４の領域と、を有し、第２の領域の第１導電形不純物濃度は、第１の領域の第１導電形不純物濃度よりも高く、第３の領域の第１導電形不純物濃度は、第１の領域の第１導電形不純物濃度よりも高く、第２の炭化珪素領域は、第１のゲート電極に対向する第５の領域と、第２のゲート電極に対向する第６の領域と、第５の領域と第６の領域との間に設けられ第５の領域の深さ及び第６の領域の深さよりも深さの浅い第７の領域と、を有し、第２の領域は、第１の領域と第５の領域との間に設けられ、第３の領域は、第１の領域と第６の領域との間に設けられ、第４の領域は、第１の領域と第７の領域との間に設けられる。
【0015】
第１の実施形態の半導体装置は、炭化珪素を用いたプレーナゲート形の縦形ＭＯＳＦＥＴ１００である。第１の実施形態のＭＯＳＦＥＴ１００は、例えば、ボディ領域とソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。また、第１の実施形態のＭＯＳＦＥＴ１００は、内蔵ダイオードとしてＳＢＤを備える。
【0016】
以下、第１導電形がｎ形、第２導電形がｐ形である場合を例に説明する。ＭＯＳＦＥＴ１００は、電子をキャリアとする縦型のｎチャネル形のＭＯＳＦＥＴである。
【0017】
図１は、第１の実施形態の半導体装置の模式断面図である。図２は、第１の実施形態の半導体装置の模式上面図である。図２は、炭化珪素層の上面の、ゲート電極及びソース電極のパターンを示す模式図である。図１は、図２のＡＡ’断面図である。
【0018】
図３、図４、及び図５は、第１の実施形態の半導体装置の拡大模式断面図である。図６は、第１の実施形態の半導体装置の拡大模式上面図である。図６は、炭化珪素層の表面の半導体領域のパターンを示す図である。図３は、図６のＢＢ’断面図である。図４は、図６のＣＣ’断面図である。図５は、図６のＤＤ’断面図である。
【0019】
ＭＯＳＦＥＴ１００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極１８、層間絶縁層２０を備える。ソース電極１２は、金属シリサイド層１２ｓ及びメタル層１２ｍを含む。ソース電極１２は、コンタクト電極部分１２ｘ、ダイオード電極部分１２ｙを含む。コンタクト電極部分１２ｘは、第１のコンタクト電極部分１２ｘ１（第１の部分）及び第２のコンタクト電極部分１２ｘ２（第３の部分）を含む。ダイオード電極部分１２ｙは、第１のダイオード電極部分１２ｙ１（第２の部分）及び第２のダイオード電極部分１２ｙ２を含む。ゲート絶縁層１６は、第１のゲート絶縁層１６ａ、第２のゲート絶縁層１６ｂ、及び第３のゲート絶縁層１６ｃを含む。ゲート電極１８は、第１のゲート電極１８ａ、第２のゲート電極１８ｂ、及び第３のゲート電極１８ｃを含む。
【0020】
炭化珪素層１０の中には、ｎ＋形のドレイン領域２２、ｎ－形のドリフト領域２４（第１の炭化珪素領域）、ｐ形のボディ領域２６、ｐ＋形のボディコンタクト領域２８、ｎ＋形のソース領域３０を含む。ｐ形のボディ領域２６は、ｐ形の第１のボディ領域２６ａ（第２の炭化珪素領域）及びｐ形の第２のボディ領域２６ｂ（第５の炭化珪素領域）を含む。ｐ＋形のボディコンタクト領域２８は、ｐ＋形の第１のボディコンタクト領域２８ａ（第３の炭化珪素領域）及びｐ＋形の第２のボディコンタクト領域２８ｂ（第６の炭化珪素領域）を含む。ｎ＋形のソース領域３０は、ｎ＋形の第１のソース領域３０ａ（第４の炭化珪素領域）及びｎ＋形の第２のソース領域３０ｂ（第７の炭化珪素領域）を含む。
【0021】
ドリフト領域２４は、主領域２４ａ（第１の領域）、第１のＣＳＬ領域２４ｂ（第２の領域）、第２のＣＳＬ領域２４ｃ（第３の領域）、及び第３のＣＳＬ領域２４ｄ（第４の領域）を含む。なお、ＣＳＬは、Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌａｙｅｒの省略形である。
【0022】
ドリフト領域２４は、ＪＢＳ領域２４ｘを含む。ＪＢＳ領域２４ｘは、第１のＪＢＳ領域２４ｘ１、及び、第２のＪＢＳ領域２４ｘ２を含む。なお、ＪＢＳは、Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙの省略形である。
【0023】
第１のボディ領域２６ａは、第１のディープ領域２６ａｘ（第５の領域）、第２のディープ領域２６ａｙ（第６の領域）、及びシャロー領域２６ａｚを含む。
【0024】
炭化珪素層１０は、ソース電極１２とドレイン電極１４との間に設けられる。炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ－ＳｉＣである。
【0025】
炭化珪素層１０は、第１の面（図１中“Ｆ１”）と第２の面（図１中“Ｆ２”）とを備える。以下、第１の面Ｆ１を表面、第２の面Ｆ２を裏面と称する場合がある。第１の面Ｆ１は、炭化珪素層１０のソース電極１２側に位置する。また、第２の面Ｆ２は、炭化珪素層１０のドレイン電極１４側に位置する。第１の面Ｆ１と第２の面Ｆ２は対向する。なお、以下、「深さ」とは、第１の面を基準として第２の面に向かう方向の深さを意味する。
【0026】
第１の方向及び第２の方向は、第１の面Ｆ１に平行である。第２の方向は、第１の方向に垂直である。
【0027】
第１の面Ｆ１は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。また、第２の面Ｆ２は、例えば、（０００－１）面に対し０度以上８度以下傾斜した面である。（０００１）面はシリコン面と称される。（０００－１）面はカーボン面と称される。
【0028】
ｎ＋形のドレイン領域２２は、炭化珪素層１０の裏面側に設けられる。ドレイン領域２２は、例えば、窒素（Ｎ）をｎ形不純物として含む。ドレイン領域２２のｎ形不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
【0029】
ｎ－形のドリフト領域２４は、ドレイン領域２２と第１の面Ｆ１との間に設けられる。ｎ－形のドリフト領域２４は、ソース電極１２とドレイン電極１４との間に設けられる。ｎ－形のドリフト領域２４は、ゲート電極１８とドレイン電極１４との間に設けられる。
【0030】
ｎ－形のドリフト領域２４は、ドレイン領域２２上に設けられる。ドリフト領域２４は、例えば、窒素（Ｎ）をｎ形不純物として含む。ドリフト領域２４のｎ形不純物濃度は、ドレイン領域２２のｎ形不純物濃度よりも低い。ドリフト領域２４のｎ形不純物濃度は、例えば、４×１０１４ｃｍ－３以上５×１０１７ｃｍ－３以下である。ドリフト領域２４の厚さは、例えば、３μｍ以上１５０μｍ以下である。
【0031】
ドリフト領域２４は、主領域２４ａ（第１の領域）、第１のＣＳＬ領域２４ｂ（第２の領域）、第２のＣＳＬ領域２４ｃ（第３の領域）、及び、第３のＣＳＬ領域２４ｄ（第４の領域）を含む。第１のＣＳＬ領域２４ｂ、第２のＣＳＬ領域２４ｃ、及び第３のＣＳＬ領域２４ｄは、主領域２４ａとボディ領域２６との間に設けられる。第１のＣＳＬ領域２４ｂ、第２のＣＳＬ領域２４ｃ、及び第３のＣＳＬ領域２４ｄは、例えば、主領域２４ａと第１のボディ領域２６ａ（第２の炭化珪素領域）との間に設けられる。
【0032】
第１のＣＳＬ領域２４ｂ、第２のＣＳＬ領域２４ｃ、及び第３のＣＳＬ領域２４ｄは、例えば、ＭＯＳＦＥＴ１００のオン動作時又はＳＢＤのオン動作時に、電流経路を広げ、オン電流を増加させる機能を有する。
【0033】
第１のＣＳＬ領域２４ｂは、例えば、主領域２４ａと第１のディープ領域２６ａｘとの間に設けられる。第１のＣＳＬ領域２４ｂは、例えば、第１のディープ領域２６ａｘに接する。
【0034】
第２のＣＳＬ領域２４ｃは、例えば、主領域２４ａと第２のディープ領域２６ａｙとの間に設けられる。第２のＣＳＬ領域２４ｃは、例えば、第２のディープ領域２６ａｙに接する。
【0035】
第３のＣＳＬ領域２４ｄは、例えば、主領域２４ａとシャロー領域２６ａｚとの間に設けられる。第３のＣＳＬ領域２４ｄは、例えば、シャロー領域２６ａｚに接する。
【0036】
第１のＣＳＬ領域２４ｂのｎ形不純物濃度は、主領域２４ａのｎ形不純物濃度よりも高い。第１のＣＳＬ領域２４ｂのｎ形不純物濃度は、例えば、１×１０１６ｃｍ－３以上５×１０１７ｃｍ－３以下である。
【0037】
第２のＣＳＬ領域２４ｃのｎ形不純物濃度は、主領域２４ａのｎ形不純物濃度よりも高い。第２のＣＳＬ領域２４ｃのｎ形不純物濃度は、例えば、１×１０１６ｃｍ－３以上５×１０１７ｃｍ－３以下である。
【0038】
第３のＣＳＬ領域２４ｄのｎ形不純物濃度は、例えば、主領域２４ａのｎ形不純物濃度よりも高い。第３のＣＳＬ領域２４ｄのｎ形不純物濃度は、例えば、第１のＣＳＬ領域２４ｂのｎ形不純物濃度、及び、第２のＣＳＬ領域２４ｃのｎ形不純物濃度よりも高い。第３のＣＳＬ領域２４ｄのｎ形不純物濃度は、例えば、第１のＣＳＬ領域２４ｂのｎ形不純物濃度、及び、第２のＣＳＬ領域２４ｃのｎ形不純物濃度の１．５倍以上１０倍以下である。第３のＣＳＬ領域２４ｄのｎ形不純物濃度は、例えば、１．５×１０１６ｃｍ－３以上５×１０１７ｃｍ－３以下である。
【0039】
ドリフト領域２４は、ＪＢＳ領域２４ｘを含む。ＪＢＳ領域２４ｘは、第１のＪＢＳ領域２４ｘ１、及び、第２のＪＢＳ領域２４ｘ２を含む。
【0040】
ＪＢＳ領域２４ｘは、第１の面Ｆ１に接する。ＪＢＳ領域２４ｘは、ボディ領域２６に囲まれる。例えば、第１のＪＢＳ領域２４ｘ１は、第１のボディ領域２６ａに囲まれる。例えば、第２のＪＢＳ領域２４ｘ２は、第２のボディ領域２６ｂに囲まれる。
【0041】
ＪＢＳ領域２４ｘは、ソース電極１２のダイオード電極部分１２ｙに接する。例えば、第１のＪＢＳ領域２４ｘ１は、第１のダイオード電極部分１２ｙ１に接する。例えば、第２のＪＢＳ領域２４ｘ２は、第２のダイオード電極部分１２ｙ２に接する。ＪＢＳ領域２４ｘは、ＳＢＤのカソード領域として機能する。
【0042】
ｐ形のボディ領域２６は、ドリフト領域２４と第１の面Ｆ１との間に設けられる。ボディ領域２６は、第１の方向に延びる。ボディ領域２６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
【0043】
第１のボディ領域２６ａは、ドリフト領域２４と第１の面Ｆ１との間に設けられる。第２のボディ領域２６ｂは、ドリフト領域２４と第１の面Ｆ１との間に設けられる。第２のボディ領域２６ｂは、第１のボディ領域２６ａに対し、第２の方向に離隔する。
【0044】
ボディ領域２６は、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。ボディ領域２６のｐ形不純物濃度は、例えば、５×１０１６ｃｍ－３以上５×１０１８ｃｍ－３以下である。
【0045】
ボディ領域２６の深さは、例えば、５００ｎｍ以上２μｍ以下である。
【0046】
ボディ領域２６は、ソース電極１２に電気的に接続される。ボディ領域２６は、ソース電極１２の電位に固定される。
【0047】
ボディ領域２６の一部は第１の面Ｆ１に接する。ボディ領域２６の一部はゲート電極１８に対向する。ボディ領域２６の一部は、ＭＯＳＦＥＴ１００のチャネル領域となる。ボディ領域２６の一部とゲート電極１８との間に、ゲート絶縁層１６が挟まれる。
【0048】
第１のボディ領域２６ａは、第１のディープ領域２６ａｘ、第２のディープ領域２６ａｙ、及び、シャロー領域２６ａｚを含む。
【0049】
第１のディープ領域２６ａｘは、第１の面Ｆ１において第１のゲート電極１８ａに対向する。第２のディープ領域２６ａｙは、第１の面Ｆ１において第２のゲート電極１８ｂに対向する。
【0050】
シャロー領域２６ａｚは、第１のディープ領域２６ａｘと第２のディープ領域２６ａｙとの間に設けられる。シャロー領域２６ａｚは、第１のボディコンタクト領域２８ａとドリフト領域２４との間に設けられる。シャロー領域２６ａｚは、第１のボディコンタクト領域２８ａと第３のＣＳＬ領域２４ｄとの間に設けられる。
【0051】
シャロー領域２６ａｚの深さ（図３中のｄ１）は、第１のディープ領域２６ａｘの深さ（図３中のｄ２）及び第２のディープ領域２６ａｙの深さ（図３中のｄ２）よりも浅い。シャロー領域２６ａｚの深さ（図３中のｄ１）は、例えば、第１のディープ領域２６ａｘの深さ（図３中のｄ２）及び第２のディープ領域２６ａｙの深さ（図３中のｄ２）の２分の１以下１０分の１以上である。
【0052】
第１のディープ領域２６ａｘの深さ（図３中のｄ２）及び第２のディープ領域２６ａｙの深さ（図３中のｄ２）は、例えば、１．５μｍ以上２μｍ以下である。シャロー領域２６ａｚの深さ（図３中のｄ１）は、例えば、０．５μｍ以上１μｍ以下である。
【0053】
第２の面Ｆ２からシャロー領域２６ａｚまでの距離は、第２の面Ｆ２から第１のディープ領域２６ａｘまでの距離よりも大きい。また、第２の面Ｆ２からシャロー領域２６ａｚまでの距離は、第２の面Ｆ２から第２のディープ領域２６ａｙまでの距離よりも大きい。
【0054】
第１のディープ領域２６ａｘと第２のディープ領域２６ａｙとの間の第２の方向の距離（図３中のｄ３）は、例えば、第１のボディ領域２６ａと第２のボディ領域２６ｂとの間の第２の方向の距離（図３中のｄ４）よりも大きい。第１のディープ領域２６ａｘと第２のディープ領域２６ａｙとの間の第２の方向の距離（図３中のｄ３）は、例えば、第１のボディ領域２６ａと第２のボディ領域２６ｂとの間の第２の方向の距離（図３中のｄ４）の１．２倍以上２倍以下である。
【0055】
ｐ＋形のボディコンタクト領域２８は、ボディ領域２６と第１の面Ｆ１との間に設けられる。ボディコンタクト領域２８は、ボディ領域２６とソース電極１２のコンタクト電極部分１２ｘとの間に設けられる。
【0056】
第１のボディコンタクト領域２８ａは、第１のボディ領域２６ａと第１の面Ｆ１との間に設けられる。第１のボディコンタクト領域２８ａは、第１のボディ領域２６ａと第１のコンタクト電極部分１２ｘ１との間に設けられる。
【0057】
第１のボディコンタクト領域２８ａは、シャロー領域２６ａｚとソース電極１２との間に設けられる。
【0058】
第２のボディコンタクト領域２８ｂは、第２のボディ領域２６ｂと第１の面Ｆ１との間に設けられる。第２のボディコンタクト領域２８ｂは、第２のボディ領域２６ｂと第２のコンタクト電極部分１２ｘ２との間に設けられる。
【0059】
ボディコンタクト領域２８のｐ形不純物濃度は、ボディ領域２６のｐ形不純物濃度よりも高い。
【0060】
ボディコンタクト領域２８は、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。ボディコンタクト領域２８のｐ形不純物濃度は、例えば、１×１０１９ｃｍ－３以上５×１０２０ｃｍ－３以下である。
【0061】
ボディコンタクト領域２８の深さは、例えば、２００ｎｍ以上７００ｎｍ以下である。
【0062】
ボディコンタクト領域２８は、ソース電極１２に接する。ボディコンタクト領域２８は、ソース電極１２に電気的に接続される。ボディコンタクト領域２８と、ソース電極１２との間のコンタクトは、例えば、オーミックコンタクトである。ボディコンタクト領域２８は、ソース電極１２の電位に固定される。
【0063】
ボディコンタクト領域２８は、ソース電極１２のコンタクト電極部分１２ｘに接する。第１のボディコンタクト領域２８ａは、第１のコンタクト電極部分１２ｘ１に接する。第２のボディコンタクト領域２８ｂは、第２のコンタクト電極部分１２ｘ２に接する。
【0064】
ｎ＋形のソース領域３０は、ボディ領域２６と第１の面Ｆ１との間に設けられる。ｎ＋形のソース領域３０は、例えば、ボディコンタクト領域２８と第１の面Ｆ１との間に設けられる。
【0065】
第１のソース領域３０ａは、第１のボディ領域２６ａと第１の面Ｆ１との間に設けられる。第１のソース領域３０ａは、例えば、第１のボディコンタクト領域２８ａと第１の面Ｆ１との間に設けられる。
【0066】
第２のソース領域３０ｂは、第２のボディ領域２６ｂと第１の面Ｆ１との間に設けられる。第２のソース領域３０ｂは、例えば、第２のボディコンタクト領域２８ｂと第１の面Ｆ１との間に設けられる。
【0067】
ソース領域３０は、例えば、リン（Ｐ）又は窒素（Ｎ）をｎ形不純物として含む。ソース領域３０のｎ形不純物濃度は、ドリフト領域２４のｎ形不純物濃度よりも高い。
【0068】
ソース領域３０のｎ形不純物濃度は、例えば、１×１０１９ｃｍ－３以上５×１０２１ｃｍ－３以下である。ソース領域３０の深さは、ボディ領域２６の深さよりも浅い。ソース領域３０の深さは、例えば、８０ｎｍ以上２００ｎｍ以下である。
【0069】
ソース領域３０は、ソース電極１２に接する。ソース領域３０は、ソース電極１２に電気的に接続される。ソース領域３０とソース電極１２との間のコンタクトは、例えば、オーミックコンタクトである。ソース領域３０は、ソース電極１２の電位に固定される。
【0070】
ソース領域３０は、ソース電極１２のコンタクト電極部分１２ｘに接する。第１のソース領域３０ａは、第１のコンタクト電極部分１２ｘ１に接する。第２のソース領域３０ｂは、第２のコンタクト電極部分１２ｘ２に接する。
【0071】
ゲート電極１８は、炭化珪素層１０の第１の面Ｆ１の側に設けられる。ゲート電極１８は、第１の方向に延びる。複数のゲート電極１８が、第２の方向に、互いに並行に配置される。ゲート電極１８は、第１の面Ｆ１においてボディ領域２６と対向する。
【0072】
第１のゲート電極１８ａは、第１の方向に延びる。第１のゲート電極１８ａは、第１の面Ｆ１において第１のボディ領域２６ａと対向する。
【0073】
第２のゲート電極１８ｂは、第１の方向に延びる。第２のゲート電極１８ｂは、第１のゲート電極１８ａに対し、第２の方向に設けられる。第２のゲート電極１８ｂは、第１の面Ｆ１において第１のボディ領域２６ａ及び第２のボディ領域２６ｂと対向する。
【0074】
第３のゲート電極１８ｃは、第１の方向に延びる。第３のゲート電極１８ｃは、第２のゲート電極１８ｂに対し、第２の方向に設けられる。第１のゲート電極１８ａと第３のゲート電極１８ｃとの間に、第２のゲート電極１８ｂが設けられる。第３のゲート電極１８ｃは、第１の面Ｆ１において第２のボディ領域２６ｂと対向する。
【0075】
ゲート電極１８は、導電層である。ゲート電極１８は、例えば、ｐ形不純物又はｎ形不純物を含む多結晶質シリコンである。
【0076】
ゲート絶縁層１６は、ゲート電極１８とボディ領域２６との間に設けられる。第１のゲート絶縁層１６ａは、第１のゲート電極１８ａと第１のボディ領域２６ａとの間に設けられる。第２のゲート絶縁層１６ｂは、第２のゲート電極１８ｂと第１のボディ領域２６ａとの間に設けられる。第２のゲート絶縁層１６ｂは、第２のゲート電極１８ｂと第２のボディ領域２６ｂとの間に設けられる。第３のゲート絶縁層１６ｃは、第３のゲート電極１８ｃと第２のボディ領域２６ｂとの間に設けられる。
【0077】
ゲート絶縁層１６は、例えば、酸化シリコンを含む。ゲート絶縁層１６は、例えば、酸化シリコン層を含む。ゲート絶縁層１６には、例えば、高誘電率絶縁材料を適用することも可能である。また、ゲート絶縁層１６には、例えば、酸化シリコン層と高誘電率絶縁層との積層構造を適用することも可能である。
【0078】
ゲート絶縁層１６の厚さは、例えば、３０ｎｍ以上１００ｎｍ以下である。
【0079】
層間絶縁層２０は、ゲート電極１８上に設けられる。層間絶縁層２０は、ゲート電極１８とソース電極１２との間に設けられる。
【0080】
層間絶縁層２０は、ゲート電極１８とソース電極１２を電気的に分離する。層間絶縁層２０は、例えば、酸化シリコンを含む。層間絶縁層２０は、例えば、酸化シリコン層である。
【0081】
ソース電極１２は、炭化珪素層１０の第１の面Ｆ１の側に設けられる。ソース電極１２は、炭化珪素層１０に接する。ソース電極１２は、ボディコンタクト領域２８及びソース領域３０に接する。
【0082】
ソース電極１２は、コンタクト電極部分１２ｘ及びダイオード電極部分１２ｙを含む。
【0083】
コンタクト電極部分１２ｘは、２本のゲート電極１８の間に設けられる。コンタクト電極部分１２ｘは、ボディコンタクト領域２８及びソース領域３０に接する。
【0084】
例えば、コンタクト電極部分１２ｘとボディコンタクト領域２８との界面は、第１の面Ｆ１に垂直な第３の方向において、第１の面Ｆ１よりも第２の面Ｆ２の側に位置する。例えば、コンタクト電極部分１２ｘは、第２の方向において、ソース領域３０に接する。
【0085】
第１のコンタクト電極部分１２ｘ１は、第１のゲート電極１８ａと第２のゲート電極１８ｂとの間に設けられる。第１のコンタクト電極部分１２ｘ１は、第１のボディコンタクト領域２８ａ及び第１のソース領域３０ａに接する。
【0086】
例えば、第１のコンタクト電極部分１２ｘ１と第１のボディコンタクト領域２８ａとの界面は、第１の面Ｆ１に垂直な第３の方向において、第１の面Ｆ１よりも第２の面Ｆ２の側に位置する。例えば、第１のコンタクト電極部分１２ｘ１は、第２の方向において、第１のソース領域３０ａに接する。
【0087】
第２のコンタクト電極部分１２ｘ２は、第２のゲート電極１８ｂと第３のゲート電極１８ｃとの間に設けられる。第２のコンタクト電極部分１２ｘ２は、第２のボディコンタクト領域２８ｂ及び第２のソース領域３０ｂに接する。
【0088】
例えば、第２のコンタクト電極部分１２ｘ２と第２のボディコンタクト領域２８ｂとの界面は、第１の面Ｆ１に垂直な第３の方向において、第１の面Ｆ１よりも第２の面Ｆ２の側に位置する。例えば、第２のコンタクト電極部分１２ｘ２は、第２の方向において、第２のソース領域３０ｂに接する。
【0089】
ダイオード電極部分１２ｙは、２本のゲート電極１８の間に設けられる。ダイオード電極部分１２ｙは、コンタクト電極部分１２ｘの第１の方向に設けられる。
【0090】
コンタクト電極部分１２ｘとダイオード電極部分１２ｙは、同じ２本のゲート電極１８の間に、第１の方向に交互に繰り返し配置される。
【0091】
ダイオード電極部分１２ｙは、ドリフト領域２４のＪＢＳ領域２４ｘに接する。ダイオード電極部分１２ｙは、ＳＢＤのアノード電極として機能する。
【0092】
第１のダイオード電極部分１２ｙ１は、第１のゲート電極１８ａと第２のゲート電極１８ｂの間に設けられる。第１のダイオード電極部分１２ｙ１は、第１のコンタクト電極部分１２ｘ１の第１の方向に設けられる。第１のダイオード電極部分１２ｙ１は、ドリフト領域２４の第１のＪＢＳ領域２４ｘ１に接する。
【0093】
第２のダイオード電極部分１２ｙ２は、第２のゲート電極１８ｂと第３のゲート電極１８ｃの間に設けられる。第２のダイオード電極部分１２ｙ２は、第２のコンタクト電極部分１２ｘ２の第１の方向に設けられる。第２のダイオード電極部分１２ｙ２は、ドリフト領域２４の第２のＪＢＳ領域２４ｘ２に接する。
【0094】
ダイオード電極部分１２ｙの第２の方向にコンタクト電極部分１２ｘが位置する。例えば、第１のダイオード電極部分１２ｙ１の第２の方向に第２のコンタクト電極部分１２ｘ２が位置する。例えば、第２のダイオード電極部分１２ｙ２の第２の方向に第１のコンタクト電極部分１２ｘ１が位置する。
【0095】
ＭＯＳＦＥＴ１００においては、ダイオード電極部分１２ｙとコンタクト電極部分１２ｘが第２の方向に隣り合う。コンタクト電極部分１２ｘとダイオード電極部分１２ｙの第１の方向の配置が、第２の方向に隣りあうコンタクト電極部分１２ｘとダイオード電極部分１２ｙの第１の方向の配置に対し、半周期ずれた配置となっている。
【0096】
ＭＯＳＦＥＴ１００においては、ダイオード電極部分１２ｙ及びコンタクト電極部分１２ｘがチェッカーボードパターンで配置されている。
【0097】
ソース電極１２は、金属シリサイド層１２ｓとメタル層１２ｍを含む。金属シリサイド層１２ｓは、炭化珪素層１０とメタル層１２ｍとの間に設けられる。
【0098】
金属シリサイド層１２ｓは、ボディコンタクト領域２８に接する。金属シリサイド層１２ｓは、ソース領域３０に接する。
【0099】
金属シリサイド層１２ｓは、例えば、ニッケル（Ｎｉ）、チタン（Ｔｉ）、又はコバルト（Ｃｏ）を含む。金属シリサイド層１２ｓは、例えば、ニッケルシリサイド層、チタンシリサイド層、又は、コバルトシリサイド層である。
【0100】
メタル層１２ｍは、金属を含む。メタル層１２ｍは、例えば、バリアメタル膜と金属膜との積層構造を備える。
【0101】
バリアメタル膜は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、又は、タンタル（Ｔａ）を含む。バリアメタル膜は、例えば、チタン膜、窒化チタン膜、窒化タングステン膜、又は、窒化タンタル膜である。
【0102】
金属膜は、例えば、アルミニウム（Ａｌ）を含む。金属膜は、例えば、アルミニウム膜である。
【0103】
コンタクト電極部分１２ｘは、金属シリサイド層１２ｓを含む。第１のコンタクト電極部分１２ｘ１は、金属シリサイド層１２ｓを含む。第２のコンタクト電極部分１２ｘ２は、金属シリサイド層１２ｓを含む。
【0104】
コンタクト電極部分１２ｘが金属シリサイド層１２ｓを含むことで、ソース電極１２とボディコンタクト領域２８との間、及び、ソース電極１２とソース領域３０との間がオーミック接触となる。
【0105】
ダイオード電極部分１２ｙは、例えば、バリアメタル膜を含む。第１のダイオード電極部分１２ｙ１は、例えば、バリアメタル膜を含む。第２のダイオード電極部分１２ｙ２は、例えば、バリアメタル膜を含む。
【0106】
例えば、ダイオード電極部分１２ｙがバリアメタル膜を含むことで、ソース電極１２とＪＢＳ領域２４ｘとの間がショットキー接触となる。
【0107】
ドレイン電極１４は、炭化珪素層１０の第２の面Ｆ２側に設けられる。ドレイン電極１４は、炭化珪素層１０の第２の面Ｆ２上に設けられる。ドレイン電極１４は、第２の面Ｆ２に接する。
【0108】
ドレイン電極１４は、例えば、金属又は金属半導体化合物を含む。ドレイン電極１４は、例えば、ニッケルシリサイド層、チタン層、ニッケル層、銀層、又は金層を含む。
【0109】
ドレイン電極１４は、ドレイン領域２２に電気的に接続される。ドレイン電極１４は、例えば、ドレイン領域２２に接する。
【0110】
次に、第１の実施形態のＭＯＳＦＥＴ１００の作用及び効果について説明する。
【0111】
図７は、第１の実施形態の半導体装置の等価回路図である。ＭＯＳＦＥＴ１００では、ソース電極１２とドレイン電極１４との間に、トランジスタに並列にｐｎダイオードとＳＢＤとが内蔵ダイオードとして接続される。ボディ領域２６がｐｎ接合ダイオードのアノード領域であり、ドリフト領域２４がｐｎ接合ダイオードのカソード領域である。また、ソース電極１２がＳＢＤのアノード電極であり、ＪＢＳ領域２４ｘがＳＢＤのカソード領域となる。
【0112】
例えば、ＭＯＳＦＥＴ１００が、誘導性負荷に接続されたスイッチング素子として用いられる場合を考える。ＭＯＳＦＥＴ１００のオフ時に、誘導性負荷に起因する誘導電流により、ソース電極１２にドレイン電極１４に対し正となる電圧が印加される場合がある。この場合、内蔵ダイオードに順方向電流が流れる。この状態は、逆導通状態とも称される。
【0113】
仮にＭＯＳＦＥＴがＳＢＤを備えない場合、ｐｎ接合ダイオードに順方向電流が流れる。ｐｎ接合ダイオードはバイポーラ動作をする。バイポーラ動作するｐｎ接合ダイオードを用いて還流電流を流すと、キャリアの再結合エネルギーにより炭化珪素層中に積層欠陥が成長する。炭化珪素層中に積層欠陥が成長すると、ＭＯＳＦＥＴのオン抵抗が増大するという問題が生ずる。ＭＯＳＦＥＴのオン抵抗の増大は、ＭＯＳＦＥＴの信頼性の低下を招く。
【0114】
ＭＯＳＦＥＴ１００は、ＳＢＤを備える。ＳＢＤに順方向電流が流れ始める順方向電圧（Ｖｆ）は、ｐｎ接合ダイオードの順方向電圧（Ｖｆ）よりも低い。したがって、ｐｎ接合ダイオードに先立ち、ＳＢＤに順方向電流が流れる。
【0115】
ＳＢＤの順方向電圧（Ｖｆ）は、例えば、１．０Ｖ以上２．０Ｖ未満である。ｐｎ接合ダイオードの順方向電圧（Ｖｆ）は、例えば、２．０Ｖ以上３．０Ｖ以下である。
【0116】
ＳＢＤはユニポーラ動作をする。このため、順方向電流が流れても、キャリアの再結合エネルギーにより炭化珪素層１０中に積層欠陥が成長することはない。したがって、ＭＯＳＦＥＴ１００のオン抵抗の増大が抑制される。よって、ＭＯＳＦＥＴ１００の信頼性が向上する。
【0117】
【0118】
比較例の半導体装置はＭＯＳＦＥＴ９００である。ＭＯＳＦＥＴ９００は、第１のボディ領域２６ａがシャロー領域２６ａｚを含まない点、及び、ドリフト領域２４が第３のＣＳＬ領域２４ｄを含まない点、第１の実施形態のＭＯＳＦＥＴ１００と異なる。
【0119】
【0120】
【0121】
図９に示すように、順方向電流の一部が、第１のコンタクト電極部分１２ｘ１の下のボディ領域２６の底部の第２のＣＳＬ領域２４ｃに沿って、ボディ領域２６の底部に回り込む。順方向電流の一部がボディ領域２６の底部に回り込むことにより、ボディ領域２６の底部におけるｐｎ接合のポテンシャル障壁が低くなることを抑制する。ｐｎ接合のポテンシャル障壁が低くなることを抑制することで、ｐｎ接合ダイオードの実効的な順方向電圧（Ｖｆ）が低くなることが抑制される。したがって、ｐｎ接合ダイオードに順方向電流が流れ始めることが抑制される。
【0122】
もっとも、例えば、ボディ領域２６の深さが深くなると、ボディ領域２６の底部にＳＢＤの順方向電流が十分に回り込めなくなるおそれがある。ボディ領域２６の底部に順方向電流が十分に回り込めなくなると、ｐｎ接合ダイオードの実効的な順方向電圧（Ｖｆ）が低くなり、ｐｎ接合ダイオードに順方向電流が流れ始める。このため、炭化珪素層中に積層欠陥が成長によるＭＯＳＦＥＴ９００の信頼性の低下が問題となる。
【0123】
【0124】
第１の実施形態のＭＯＳＦＥＴ１００は、第１のコンタクト電極部分１２ｘ１の下の第１のボディ領域２６ａがシャロー領域２６ａｚを含む。また、ドリフト領域２４が第３のＣＳＬ領域２４ｄを含む。
【0125】
第１のボディ領域２６ａがシャロー領域２６ａｚを含むことで、ＳＢＤの第１の方向に隣接する第１のボディ領域２６ａの深さが浅い。したがって、ボディ領域２６の底部に回り込むＳＢＤの順方向電流が大きくなる。
【0126】
ボディ領域２６の底部に回り込むＳＢＤの順方向電流が大きくなることで、ｐｎ接合ダイオードの実効的な順方向電圧（Ｖｆ）が低くなることが抑制できる。したがって、ｐｎ接合ダイオードに順方向電流が流れることを抑制できる。よって、炭化珪素層中に積層欠陥が成長することが抑制され、ＭＯＳＦＥＴ１００の信頼性が向上する。
【0127】
ボディ領域２６の底部に回り込む順方向電流を大きくする観点から、第３のＣＳＬ領域２４ｄのｎ形不純物濃度は、主領域２４ａのｎ型不純物濃度よりも高いことが好ましい。また、第３のＣＳＬ領域２４ｄのｎ形不純物濃度は、第１のＣＳＬ領域２４ｂのｎ形不純物濃度、及び、第２のＣＳＬ領域２４ｃのｎ形不純物濃度よりも高いことが好ましい。ボディ領域２６の底部に回り込む順方向電流を大きくする観点から、第３のＣＳＬ領域２４ｄのｎ形不純物濃度は、第１のＣＳＬ領域２４ｂのｎ形不純物濃度、及び、第２のＣＳＬ領域２４ｃのｎ形不純物濃度の１．５倍以上であることが好ましく、２倍以上であることがより好ましく、５倍以上であることが更に好ましい。
【0128】
ボディ領域２６の底部に回り込む順方向電流を大きくする観点から、シャロー領域２６ａｚの深さ（図３中のｄ１）は、第１のディープ領域２６ａｘの深さ（図３中のｄ２）及び第２のディープ領域２６ａｙの深さ（図３中のｄ２）の２分の１以下であることが好ましく、３分の１以下であることがより好ましい。
【0129】
ボディ領域２６の底部に回り込む順方向電流を大きくする観点から、第１のディープ領域２６ａｘと第２のディープ領域２６ａｙとの間の第２の方向の距離（図３中のｄ３）は、第１のボディ領域２６ａと第２のボディ領域２６ｂとの間の第２の方向の距離（図３中のｄ４）よりも大きいことが好ましい。ボディ領域２６の底部に回り込む順方向電流を大きくする観点から、第１のディープ領域２６ａｘと第２のディープ領域２６ａｙとの間の第２の方向の距離（図３中のｄ３）は、第１のボディ領域２６ａと第２のボディ領域２６ｂとの間の第２の方向の距離（図３中のｄ４）の１．２倍以上であることが好ましく、１．５倍以上であることがより好ましい。
【0130】
第１のディープ領域２６ａｘの深さ、及び、第２のディープ領域２６ａｙの深さは、１．５μｍ以上であることが好ましい。第１のディープ領域２６ａｘの深さ、及び、第２のディープ領域２６ａｙの深さを１．５μｍ以上とすることで、例えば、ＭＯＳＦＥＴ１００の負荷に短絡が生じた場合に、ＭＯＳＦＥＴ１００に流れる短絡電流が抑制できる。よって、ＭＯＳＦＥＴ１００の短絡耐量が向上する。
【0131】
第１の実施形態のＭＯＳＦＥＴ１００では、ダイオード電極部分１２ｙとコンタクト電極部分１２ｘが第２の方向に隣り合うことで、トランジスタ動作しないダイオード電極部分１２ｙの第２の方向に、トランジスタ動作する領域が設けられる。したがって、トランジスタのオン電流が流れる領域が分散され、ＭＯＳＦＥＴ１００のオン電流が増加する。
【0132】
以上、第１の実施形態によれば、上述した効果、すなわち信頼性が向上するＭＯＳＦＥＴが実現する。
【0133】
（第２の実施形態）
第２の実施形態の半導体装置は、第１の部分の第２の方向に第３の部分が位置する点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
第２の実施形態の半導体装置は、第１の部分の第２の方向に第３の部分が位置する点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
【0134】
第２の実施形態の半導体装置は、炭化珪素を用いたプレーナゲート形の縦形ＭＯＳＦＥＴ２００である。第２の実施形態のＭＯＳＦＥＴ２００は、ＤＩＭＯＳＦＥＴである。また、第２の実施形態のＭＯＳＦＥＴ２００は、内蔵ダイオードとしてＳＢＤを備える。
【0135】
図１１及び図１２は、第２の実施形態の半導体装置の模式断面図である。図１３は、第２の実施形態の半導体装置の模式上面図である。図１３は、炭化珪素層の上面の、ゲート電極及びソース電極のパターンを示す模式図である。図１１は、図１３のＡＡ’断面図である。図１２は、図１３のＢＢ’断面図である。
【0136】
図１４、図１５、及び図１６は、第２の実施形態の半導体装置の拡大模式断面図である。図１７は、第２の実施形態の半導体装置の拡大模式上面図である。図１７は、炭化珪素層の表面の半導体領域のパターンを示す図である。図１４は、図１７のＣＣ’断面図である。図１５は、図１７のＤＤ’断面図である。図１６は、図１７のＥＥ’断面図である。
【0137】
ＭＯＳＦＥＴ２００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極１８、層間絶縁層２０を備える。ソース電極１２は、金属シリサイド層１２ｓ及びメタル層１２ｍを含む。ソース電極１２は、コンタクト電極部分１２ｘ、ダイオード電極部分１２ｙを含む。コンタクト電極部分１２ｘは、第１のコンタクト電極部分１２ｘ１（第１の部分）及び第２のコンタクト電極部分１２ｘ２（第３の部分）を含む。ダイオード電極部分１２ｙは、第１のダイオード電極部分１２ｙ１（第２の部分）及び第２のダイオード電極部分１２ｙ２を含む（第４の部分）を含む。ゲート絶縁層１６は、第１のゲート絶縁層１６ａ、第２のゲート絶縁層１６ｂ、及び第３のゲート絶縁層１６ｃを含む。ゲート電極１８は、第１のゲート電極１８ａ、第２のゲート電極１８ｂ、及び第３のゲート電極１８ｃを含む。
【0138】
炭化珪素層１０の中には、ｎ＋形のドレイン領域２２、ｎ－形のドリフト領域２４（第１の炭化珪素領域）、ｐ形のボディ領域２６、ｐ＋形のボディコンタクト領域２８、ｎ＋形のソース領域３０を含む。ｐ形のボディ領域２６は、ｐ形の第１のボディ領域２６ａ（第２の炭化珪素領域）及びｐ形の第２のボディ領域２６ｂ（第５の炭化珪素領域）を含む。ｐ＋形のボディコンタクト領域２８は、ｐ＋形の第１のボディコンタクト領域２８ａ（第３の炭化珪素領域）及びｐ＋形の第２のボディコンタクト領域２８ｂ（第６の炭化珪素領域）を含む。ｎ＋形のソース領域３０は、ｎ＋形の第１のソース領域３０ａ（第４の炭化珪素領域）及びｎ＋形の第２のソース領域３０ｂ（第７の炭化珪素領域）を含む。
【0139】
ドリフト領域２４は、主領域２４ａ（第１の領域）、第１のＣＳＬ領域２４ｂ（第２の領域）、第２のＣＳＬ領域２４ｃ（第３の領域）、及び第３のＣＳＬ領域２４ｄ（第４の領域）を含む。
【0140】
ドリフト領域２４は、ＪＢＳ領域２４ｘを含む。ＪＢＳ領域２４ｘは、第１のＪＢＳ領域２４ｘ１、及び第２のＪＢＳ領域２４ｘ２を含む。
【0141】
第１のボディ領域２６ａは、第１のディープ領域２６ａｘ（第５の領域）、第２のディープ領域２６ａｙ（第６の領域）、及びシャロー領域２６ａｚを含む。
【0142】
第１のダイオード電極部分１２ｙ１は、第１のゲート電極１８ａと第２のゲート電極１８ｂの間に設けられる。第１のダイオード電極部分１２ｙ１は、第１のコンタクト電極部分１２ｘ１の第１の方向に設けられる。第１のダイオード電極部分１２ｙ１は、ドリフト領域２４の第１のＪＢＳ領域２４ｘ１に接する。
【0143】
第２のダイオード電極部分１２ｙ２は、第２のゲート電極１８ｂと第３のゲート電極１８ｃの間に設けられる。第２のダイオード電極部分１２ｙ２は、第２のコンタクト電極部分１２ｘ２の第１の方向に設けられる。第２のダイオード電極部分１２ｙ２は、ドリフト領域２４の第２のＪＢＳ領域２４ｘ２に接する。
【0144】
ＭＯＳＦＥＴ２００においては、ダイオード電極部分１２ｙの第２の方向に別のダイオード電極部分１２ｙが位置する。また、コンタクト電極部分１２ｘの第２の方向に別のコンタクト電極部分１２ｘが位置する。
【0145】
例えば、第１のダイオード電極部分１２ｙ１の第２の方向に、第２のダイオード電極部分１２ｙ２が位置する。例えば、第１のコンタクト電極部分１２ｘ１の第２の方向に、第２のコンタクト電極部分１２ｘ２が位置する。
【0146】
以上、第２の実施形態によれば、第１の実施形態と同様の作用及び効果により、信頼性が向上するＭＯＳＦＥＴが実現する。
【0147】
第１及び第２の実施形態では、ＳｉＣの結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣ等、その他の結晶構造のＳｉＣを用いたデバイスに適用することも可能である。また、炭化珪素層１０の表面に（０００１）面以外の面を適用することも可能である。
【0148】
第１及び第２の実施形態では、第１導電形がｎ形、第２導電形がｐ形の場合を例に説明したが、第１導電形をｐ形、第２導電形をｎ形とすることも可能である。
【0149】
第１及び第２の実施形態では、ｐ形不純物としてアルミニウム（Ａｌ）を例示したが、ボロン（Ｂ）を用いることも可能である。また、ｎ形不純物として窒素（Ｎ）及びリン（Ｐ）を例示したが、砒素（Ａｓ）、アンチモン（Ｓｂ）等を適用することも可能である。
【0150】
第１及び第２の実施形態では、各ゲート電極が炭化珪素層１０の第１の面Ｆ１上に設けられる、いわゆるプレーナゲート構造で例示した。しかしながら、炭化珪素層１０内にトレンチを形成し、トレンチ内にゲート電極を設けるトレンチゲート構造を本発明に適用することも可能である。
【0151】
また、Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）に本発明を適用することも可能である。
【0152】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0153】
１０ 炭化珪素層
１２ ソース電極（第１の電極）
１２ｓ 金属シリサイド層
１２ｘ１ 第１のコンタクト電極部分（第１の部分）
１２ｘ２ 第２のコンタクト電極部分（第３の部分）
１２ｙ１ 第１のダイオード電極部分（第２の部分）
１４ ドレイン電極（第２の電極）
１６ａ 第１のゲート絶縁層
１６ｂ 第２のゲート絶縁層
１６ｃ 第３のゲート絶縁層
１８ａ 第１のゲート電極
１８ｂ 第２のゲート電極
１８ｃ 第３のゲート電極
２４ ドリフト領域（第１の炭化珪素領域）
２４ａ 主領域（第１の領域）
２４ｂ 第１のＣＳＬ領域（第２の領域）
２４ｃ 第２のＣＳＬ領域（第３の領域）
２４ｄ 第３のＣＳＬ領域（第４の領域）
２６ａ 第１のボディ領域（第２の炭化珪素領域）
２６ａｘ 第１のディープ領域（第５の領域）
２６ａｙ 第２のディープ領域（第６の領域）
２６ａｚ シャロー領域（第７の領域）
２６ｂ 第２のボディ領域（第５の炭化珪素領域）
２８ａ 第１のボディコンタクト領域（第３の炭化珪素領域）
２８ｂ 第２のボディコンタクト領域（第６の炭化珪素領域）
３０ａ 第１のソース領域（第４の炭化珪素領域）
３０ｂ 第２のソース領域（第７の炭化珪素領域）
１００ ＭＯＳＦＥＴ（半導体装置）
２００ ＭＯＳＦＥＴ（半導体装置）
Ｆ１ 第１の面
Ｆ２ 第２の面
１２ ソース電極（第１の電極）
１２ｓ 金属シリサイド層
１２ｘ１ 第１のコンタクト電極部分（第１の部分）
１２ｘ２ 第２のコンタクト電極部分（第３の部分）
１２ｙ１ 第１のダイオード電極部分（第２の部分）
１４ ドレイン電極（第２の電極）
１６ａ 第１のゲート絶縁層
１６ｂ 第２のゲート絶縁層
１６ｃ 第３のゲート絶縁層
１８ａ 第１のゲート電極
１８ｂ 第２のゲート電極
１８ｃ 第３のゲート電極
２４ ドリフト領域（第１の炭化珪素領域）
２４ａ 主領域（第１の領域）
２４ｂ 第１のＣＳＬ領域（第２の領域）
２４ｃ 第２のＣＳＬ領域（第３の領域）
２４ｄ 第３のＣＳＬ領域（第４の領域）
２６ａ 第１のボディ領域（第２の炭化珪素領域）
２６ａｘ 第１のディープ領域（第５の領域）
２６ａｙ 第２のディープ領域（第６の領域）
２６ａｚ シャロー領域（第７の領域）
２６ｂ 第２のボディ領域（第５の炭化珪素領域）
２８ａ 第１のボディコンタクト領域（第３の炭化珪素領域）
２８ｂ 第２のボディコンタクト領域（第６の炭化珪素領域）
３０ａ 第１のソース領域（第４の炭化珪素領域）
３０ｂ 第２のソース領域（第７の炭化珪素領域）
１００ ＭＯＳＦＥＴ（半導体装置）
２００ ＭＯＳＦＥＴ（半導体装置）
Ｆ１ 第１の面
Ｆ２ 第２の面
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】