知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024137793
(43)【公開日】2024-10-07
(54)【発明の名称】イメージセンサ及びその製造方法
(51)【国際特許分類】
H01L 27/146 20060101AFI20240927BHJP
【ＦＩ】
H01L27/146 D
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2024037794
(22)【出願日】2024-03-12
(31)【優先権主張番号】10-2023-0039123
(32)【優先日】2023-03-24
(33)【優先権主張国・地域又は機関】KR
(31)【優先権主張番号】10-2023-0052208
(32)【優先日】2023-04-20
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100229448
【弁理士】
【氏名又は名称】中槇 利明
(72)【発明者】
【氏名】金 ▲みん▼寛
(72)【発明者】
【氏名】黄 ▲じゅん▼▲ひょく▼
(72)【発明者】
【氏名】高 宗賢
(72)【発明者】
【氏名】李 昌圭
【テーマコード（参考）】
4M118
【Ｆターム（参考）】
4M118AA10
4M118AB01
4M118BA19
4M118CA04
4M118CA07
4M118CA09
4M118CA22
4M118CA34
4M118DD04
4M118DD09
4M118EA14
4M118FA06
4M118FA27
4M118FA28
4M118FA33
4M118FA38
4M118GA02
4M118GB03
4M118GB07
4M118GB09
4M118GB11
4M118GC08
4M118GC14
4M118GD04
4M118HA25
4M118HA30
4M118HA33
(57)【要約】
【課題】光遮断領域に高い光遮断効果を有する光遮断膜構造のイメージセンサを提供する。
【解決手段】本発明のイメージセンサは、トランジスタが形成される第１面と、第１面と対向し、光が入射される第２面と、を有し、ピクセルアレイ領域と光遮断領域を含む第１基板；第２面のピクセルアレイ領域と光遮断領域に配置される反射防止構造体；及び光遮断領域の反射防止構造体上に配置される光遮断構造体を含み、光遮断構造体は、順次に積層された少なくとも第１導電膜、第１絶縁膜及び第２導電膜を備える。
【選択図】図５
【解決手段】本発明のイメージセンサは、トランジスタが形成される第１面と、第１面と対向し、光が入射される第２面と、を有し、ピクセルアレイ領域と光遮断領域を含む第１基板；第２面のピクセルアレイ領域と光遮断領域に配置される反射防止構造体；及び光遮断領域の反射防止構造体上に配置される光遮断構造体を含み、光遮断構造体は、順次に積層された少なくとも第１導電膜、第１絶縁膜及び第２導電膜を備える。
【選択図】図５
【特許請求の範囲】
【請求項1】
トランジスタが形成される第１面と、前記第１面と対向し、光が入射される第２面と、を有し、ピクセルアレイ領域と光遮断領域とを含む第１基板と、
前記第２面の前記ピクセルアレイ領域と前記光遮断領域に配置される反射防止構造体と、
前記光遮断領域の前記反射防止構造体上に配置される光遮断構造体と、を含み、
前記光遮断構造体は、順次に積層された少なくとも第１導電膜、第１絶縁膜及び第２導電膜を備える、イメージセンサ。
前記第２面の前記ピクセルアレイ領域と前記光遮断領域に配置される反射防止構造体と、
前記光遮断領域の前記反射防止構造体上に配置される光遮断構造体と、を含み、
前記光遮断構造体は、順次に積層された少なくとも第１導電膜、第１絶縁膜及び第２導電膜を備える、イメージセンサ。
【請求項2】
前記第１導電膜の厚さは、前記第２導電膜の厚さより厚く、前記第１絶縁膜の厚さは、前記第２導電膜の厚さより厚い、請求項１に記載のイメージセンサ。
【請求項3】
前記第１導電膜は、タングステン（Ｗ）であり、前記第１絶縁膜は、シリコン酸化物であり、前記第２導電膜は、チタン（Ｔｉ）である、請求項２に記載のイメージセンサ。
【請求項4】
前記光遮断構造体は、前記第２導電膜上に反射防止膜をさらに含む、請求項３に記載のイメージセンサ。
【請求項5】
前記反射防止膜は、ハフニウム酸化物を含み、前記反射防止膜の厚さは、前記第１導電膜と前記第１絶縁膜と前記第２導電膜で吸収する光の波長の１／４に該当する、請求項４に記載のイメージセンサ。
【請求項6】
前記反射防止膜の厚さは、前記第２導電膜の厚さより薄く、前記反射防止膜は、ハフニウム酸化物である、請求項４に記載のイメージセンサ。
【請求項7】
前記反射防止構造体は、積層された少なくとも３個の互いに異なる絶縁膜を含み、
前記反射防止構造体と前記光遮断構造体との間にバリアメタルをさらに含む、請求項４に記載のイメージセンサ。
前記反射防止構造体と前記光遮断構造体との間にバリアメタルをさらに含む、請求項４に記載のイメージセンサ。
【請求項8】
トランジスタが形成される第１面と、前記第１面と対向し、光が入射される第２面と、を有し、ピクセルアレイ領域と光遮断領域とを含む第１基板と、
前記第２面の前記ピクセルアレイ領域と前記光遮断領域に配置される反射防止構造体と、
前記光遮断領域の前記反射防止構造体上に配置される光遮断構造体と、を含み、
前記光遮断構造体は、順次に積層された少なくとも第１導電膜、第１絶縁膜及び第２導電膜を備え、
前記ピクセルアレイ領域上の前記反射防止構造体上には、少なくとも二色のカラーフィルタが配置され、前記光遮断領域には、前記カラーフィルタが配置されない、イメージセンサ。
前記第２面の前記ピクセルアレイ領域と前記光遮断領域に配置される反射防止構造体と、
前記光遮断領域の前記反射防止構造体上に配置される光遮断構造体と、を含み、
前記光遮断構造体は、順次に積層された少なくとも第１導電膜、第１絶縁膜及び第２導電膜を備え、
前記ピクセルアレイ領域上の前記反射防止構造体上には、少なくとも二色のカラーフィルタが配置され、前記光遮断領域には、前記カラーフィルタが配置されない、イメージセンサ。
【請求項9】
前記第２面から前記カラーフィルタの高さは、前記第２面から前記光遮断構造体の高さと実質的に同一である、請求項８に記載のイメージセンサ。
【請求項10】
前記反射防止構造体上で前記カラーフィルタ間にグリッドパターンが配置され、前記グリッドパターンは、金属成分の遮光グリッドパターンと絶縁性の低屈折グリッドパターンを含む、請求項８に記載のイメージセンサ。
【請求項11】
前記グリッドパターン及び前記光遮断構造体の上部に保護膜をさらに含む、請求項１０に記載のイメージセンサ。
【請求項12】
イメージセンサであって、
トランジスタが形成される第１面と、前記第１面と対向し、光が入射される第２面と、を有し、ピクセルアレイ領域と光遮断領域とを含む第１基板と、
前記第２面の前記ピクセルアレイ領域と前記光遮断領域に配置される反射防止構造体と、
前記光遮断領域の前記反射防止構造体上に配置される光遮断構造体と、を含み、
前記光遮断構造体は、順次に積層された少なくとも第１導電膜、第１絶縁膜及び第２導電膜を備え、
前記ピクセルアレイ領域及び前記光遮断領域の前記第１基板内には、単位ピクセルのフォトダイオードを分離するピクセル分離膜が配置され、
当該イメージセンサは、前記第２面の前記光遮断領域に隣接してコンタクト領域をさらに含み、
前記コンタクト領域で前記第１導電膜は、前記ピクセル分離膜の導電パターンと連結される、イメージセンサ。
トランジスタが形成される第１面と、前記第１面と対向し、光が入射される第２面と、を有し、ピクセルアレイ領域と光遮断領域とを含む第１基板と、
前記第２面の前記ピクセルアレイ領域と前記光遮断領域に配置される反射防止構造体と、
前記光遮断領域の前記反射防止構造体上に配置される光遮断構造体と、を含み、
前記光遮断構造体は、順次に積層された少なくとも第１導電膜、第１絶縁膜及び第２導電膜を備え、
前記ピクセルアレイ領域及び前記光遮断領域の前記第１基板内には、単位ピクセルのフォトダイオードを分離するピクセル分離膜が配置され、
当該イメージセンサは、前記第２面の前記光遮断領域に隣接してコンタクト領域をさらに含み、
前記コンタクト領域で前記第１導電膜は、前記ピクセル分離膜の導電パターンと連結される、イメージセンサ。
【請求項13】
当該イメージセンサは、前記第１面の下方に配置される第１層間絶縁膜、前記第１層間絶縁膜内に配置される第１配線層、前記第１層間絶縁膜の下方に配置され、第２基板の上部に配置された第２層間絶縁膜、及び前記第２層間絶縁膜内に配置される第２配線層をさらに含み、
前記コンタクト領域に隣接してビアスタック領域が配置され、前記ビアスタック領域は、前記反射防止構造体、前記第１基板、前記第１層間絶縁膜を貫通するビアスタックを含み、前記ビアスタック領域で前記ビアスタックの前記第１導電膜を用いて前記第１配線層と前記第２配線層とを連結する、請求項１２に記載のイメージセンサ。
前記コンタクト領域に隣接してビアスタック領域が配置され、前記ビアスタック領域は、前記反射防止構造体、前記第１基板、前記第１層間絶縁膜を貫通するビアスタックを含み、前記ビアスタック領域で前記ビアスタックの前記第１導電膜を用いて前記第１配線層と前記第２配線層とを連結する、請求項１２に記載のイメージセンサ。
【請求項14】
前記ビアスタック領域の前記第１導電膜上には、前記第１絶縁膜及び前記第２導電膜が配置される、請求項１３に記載のイメージセンサ。
【請求項15】
前記第１導電膜を介して接地電圧または負の電圧が前記ピクセル分離膜の導電パターンに伝達する、請求項１４に記載のイメージセンサ。
【請求項16】
前記第２面の前記ビアスタック領域に隣接してパッド領域が配置され、前記パッド領域には、前記第２面上に順次に前記反射防止構造体、前記第１導電膜、パッド金属を含み、前記第１絶縁膜及び前記第２導電膜を含む、請求項１５に記載のイメージセンサ。
【請求項17】
ピクセルアレイ領域と光遮断領域が定義された第１基板に、光電変換素子と、前記光電変換素子を互いに分離するピクセル分離膜を形成し、前記第１基板の第１面上に、トランジスタと、第１層間絶縁膜と、前記第１層間絶縁膜内部の第１配線を形成する段階と、
第２基板上に、第２層間絶縁膜と、前記第２層間絶縁膜内部の第２配線を形成する段階と、
前記第１層間絶縁膜と前記第２層間絶縁膜とが接するように前記第１基板と前記第２基板とを積層してボンディングする段階と、
前記第１面に反対となる前記第１基板の第２面の一部を除去し、前記ピクセル分離膜を露出する段階と、
前記ピクセルアレイ領域と前記光遮断領域の前記ピクセル分離膜と前記第２面上に少なくとも３層の絶縁膜を順次に堆積させて反射防止構造体を形成する段階と、
前記光遮断領域の一部に、前記３層の絶縁膜と前記第１基板の一部をエッチングして第１トレンチを形成する段階と、
前記ピクセルアレイ領域を除き、前記第１トレンチを含む前記光遮断領域に第１導電膜を形成する段階と、
前記第１トレンチの前記第１導電膜上に金属パターンを形成する段階と、
前記ピクセルアレイ領域を除き、前記第１トレンチを含む前記光遮断領域の前記第１導電膜と前記金属パターン上部に第１絶縁膜と第２導電膜を形成する段階と、を含む、イメージセンサ製造方法。
第２基板上に、第２層間絶縁膜と、前記第２層間絶縁膜内部の第２配線を形成する段階と、
前記第１層間絶縁膜と前記第２層間絶縁膜とが接するように前記第１基板と前記第２基板とを積層してボンディングする段階と、
前記第１面に反対となる前記第１基板の第２面の一部を除去し、前記ピクセル分離膜を露出する段階と、
前記ピクセルアレイ領域と前記光遮断領域の前記ピクセル分離膜と前記第２面上に少なくとも３層の絶縁膜を順次に堆積させて反射防止構造体を形成する段階と、
前記光遮断領域の一部に、前記３層の絶縁膜と前記第１基板の一部をエッチングして第１トレンチを形成する段階と、
前記ピクセルアレイ領域を除き、前記第１トレンチを含む前記光遮断領域に第１導電膜を形成する段階と、
前記第１トレンチの前記第１導電膜上に金属パターンを形成する段階と、
前記ピクセルアレイ領域を除き、前記第１トレンチを含む前記光遮断領域の前記第１導電膜と前記金属パターン上部に第１絶縁膜と第２導電膜を形成する段階と、を含む、イメージセンサ製造方法。
【請求項18】
前記第１導電膜の厚さは、第２導電膜の厚さより厚く、前記第１絶縁膜の厚さは、前記第２導電膜の厚さより厚く形成される、請求項１７に記載のイメージセンサ製造方法。
【請求項19】
前記ピクセルアレイ領域の前記反射防止構造体上にカラーフィルタを形成する段階をさらに含み、
前記光遮断領域上には、カラーフィルタを形成しない、請求項１７に記載のイメージセンサ製造方法。
前記光遮断領域上には、カラーフィルタを形成しない、請求項１７に記載のイメージセンサ製造方法。
【請求項20】
前記光遮断領域の前記第１導電膜と前記第１絶縁膜及び前記第２導電膜は、光遮断構造体を構成する、請求項１７に記載のイメージセンサ製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、イメージセンサ及びそれを製造する方法に関する。
【背景技術】
【0002】
イメージセンサ(image sensor)は、光学情報を電気信号に変換させる半導体装置である。イメージセンサは、２次元的に配列された複数個のピクセルからなるピクセルアレイを含む。ピクセルそれぞれは、少なくとも１つ以上のフォトダイオードを含む。前記フォトダイオードは、入射される光を電気信号に変換する役割を行う。前記ピクセルアレイは、イメージ信号を生成するピクセルからなるピクセルアレイ領域と、ダークレベルの基準信号を生成する基準ピクセルからなる光遮断領域とを含む。イメージセンサは、前記基準信号を参照し、前記イメージ信号を処理して最終イメージ信号を生成する。前記光遮断領域は、入射される光を遮断し、その下方に存在する基準ピクセルに光が伝達されないように光遮断膜を含みうる。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明が解決しようとする技術的課題は、光遮断領域に高い光遮断効果を有する光遮断膜構造のイメージセンサを提供することである。
【0004】
本発明が解決しようとする他の技術的課題は、光遮断領域に光遮断効果が高い光遮断膜を備えたイメージセンサの製造方法を提供することである。
【0005】
本発明の技術的課題は、前述した技術的課題に制限されず、言及されていないさらに他の技術的課題は、下記記載から当業者に明確に理解されるであろう。
【課題を解決するための手段】
【0006】
前記課題を解決するための本発明のイメージセンサは、トランジスタが形成される第１面と、前記第１面と対向し、光が入射される第２面と、を有し、ピクセルアレイ領域と光遮断領域を含む第１基板；前記第２面のピクセルアレイ領域と光遮断領域に配置される反射防止構造体；及び前記光遮断領域の反射防止構造体上に配置される光遮断構造体；を含み、前記光遮断構造体は、順次に積層された少なくとも第１導電膜、第１絶縁膜及び第２導電膜を備える。
【0007】
前記課題を解決するための本発明のイメージセンサ製造方法は、ピクセルアレイ領域と光遮断領域が定義された第１基板に、光電変換素子と、前記光電変換素子を互いに分離するピクセル分離膜を形成し、前記第１基板の第１面上に、トランジスタと、第１層間絶縁膜と、前記第１層間絶縁膜内部の第１配線を形成する段階；第２基板上に、第２層間絶縁膜と、前記第２層間絶縁膜内部の第２配線を形成する段階；前記第１層間絶縁膜と前記第２層間絶縁膜とが接するように、前記第１基板と前記第２基板とを積層してボンディングする段階；前記第１面に反対となる前記第１基板の第２面の一部を除去し、前記ピクセル分離膜を露出させる段階；前記ピクセルアレイ領域と前記光遮断領域との前記ピクセル分離膜と前記第２面上に少なくとも３層の絶縁膜を順次に堆積させて反射防止構造体を形成する段階；前記光遮断領域の一部に前記３層の絶縁膜と前記第１基板の一部をエッチングして第１トレンチを形成する段階；前記ピクセルアレイ領域を除き、前記第１トレンチを含む前記光遮断領域に第１導電膜を形成する段階；前記第１トレンチの前記第１導電膜上に金属パターンを形成する段階；前記ピクセルアレイ領域を除き、前記第１トレンチを含む前記光遮断領域の前記第１導電膜と前記金属パターン上部に第１絶縁膜と第２導電膜とを形成する段階；を含む。
【図面の簡単な説明】
【0008】
【図1】本発明の一実施形態によるイメージセンサのブロック図である。
【図2】本発明の一実施形態によるイメージセンサの積層構成図である。
【図3】本発明の一実施形態によるイメージセンサのピクセルアレイの一部の回路図である。
【図4】本発明の一実施形態によるイメージセンサの平面図である。
【図8】本発明の一実施形態による光遮断構造体の絶縁膜の厚さによる反射度を示すグラフである。
【図9A】本発明の一実施形態による光遮断構造体の反射度を示すグラフである。
【図9B】本発明の一実施形態による光遮断構造体の光入射角度による反射度を示すグラフである。
【図9C】本発明の一実施形態による光遮断構造体の光入射角度による反射度を示すグラフである。
【図9D】本発明の一実施形態による光遮断構造体の透過度を示すグラフである。
【図11】本発明の他の実施形態による光遮断構造体の第２導電膜のパターンを示す平面図である。
【図12A】本発明の一実施形態によってイメージセンサを製造する方法を順次に示す断面図である。
【図12B】本発明の一実施形態によってイメージセンサを製造する方法を順次に示す断面図である。
【図12C】本発明の一実施形態によってイメージセンサを製造する方法を順次に示す断面図である。
【図12D】本発明の一実施形態によってイメージセンサを製造する方法を順次に示す断面図である。
【図12E】本発明の一実施形態によってイメージセンサを製造する方法を順次に示す断面図である。
【図12F】本発明の一実施形態によってイメージセンサを製造する方法を順次に示す断面図である。
【図12G】本発明の一実施形態によってイメージセンサを製造する方法を順次に示す断面図である。
【図12H】本発明の一実施形態によってイメージセンサを製造する方法を順次に示す断面図である。
【図12I】本発明の一実施形態によってイメージセンサを製造する方法を順次に示す断面図である。
【図12J】本発明の一実施形態によってイメージセンサを製造する方法を順次に示す断面図である。
【発明を実施するための形態】
【0009】
以下、添付図面を参照して、本発明の技術的思想による実施形態について説明する。
【0010】
図１は、本発明の一実施形態によるイメージセンサのブロック図である。
【0011】
図１を参照すれば、イメージセンサ１００は、ピクセルアレイ１１０、ロウドライバ１２０、モード設定レジスタ１３０、タイミング制御器１４０、ランプ信号生成器１５０、ＡＤＣブロック１６０、信号処理部１７０を含む。
【0012】
ピクセルアレイ１１０は、ピクセルアレイ領域ＡＰＳと光遮断領域ＯＢとを含む。ピクセルアレイ領域ＡＰＳ及び光遮断領域ＯＢそれぞれは、２次元的に配列された複数の単位ピクセルを含み、各単位ピクセルは、光信号を電気信号に変換する。ピクセルアレイ１１０に含まれた単位ピクセルは、行(row)単位でロウドライバ１２０からのピクセル選択信号、リセット信号及び電荷転送信号のような複数の駆動信号ＤＳに応答して前記電気信号を対応するカラムラインＣＬを介して出力しうる。
【0013】
ロウドライバ１２０は、ピクセルアレイ１１０を行(row)単位で選択して駆動することができる。ロウドライバ１２０は、タイミング制御器１４０から受信される行制御信号（例えば、アドレス信号）をデコーディングし、デコーディングされた行ラインに該当する前記複数の駆動信号ＤＳを生成してピクセルアレイ１１０に伝送する。
【0014】
モード設定レジスタ１３０は、イメージセンサ１００と連結されたアプリケーションプロセッサ(ApplicationProcessor:AP)がインターフェースを介してイメージセンサ１００の動作モードを設定するレジスタである。前記アプリケーションプロセッサは、モード設定レジスタ１３０を介してイメージセンサの動作条件をフレーム単位で変更しうる。
【0015】
タイミング制御器１４０は、モード設定レジスタ１３０に設定されたモード設定情報によってイメージセンサ１００の各ブロック１２０、１４０、１５０の動作を総括的に制御しうる。
【0016】
ランプ信号生成器１５０は、所定傾度に増加または減少するランプ信号ＲＡＭＰを生成し、ランプ信号ＲＡＭＰをＡＤＣブロック１６０に提供しうる。
【0017】
ＡＤＣブロック１６０は、ピクセルアレイ１１０のカラムラインＣＬから出力されるアナログ電気信号を相関二重サンプル(Correlated Double Sample)方式を通じてデジタルイメージ信号に変換する。相関二重サンプル(Correlated Double Sample)方式は、カラムラインに伝達される単位ピクセルのノイズレベル(noise level)と信号レベルを二重サンプリングし、ノイズレベルと信号レベルとの差に該当する差レベルをデジタルイメージ信号に変換生成しうる。
【0018】
信号処理部１７０は、受信されたイメージ信号を処理して最終イメージ信号ＦＩＤを出力しうる。信号処理部１７０の前記信号処理は、ノイズ低減処理、ゲイン調整、波形整形化処理、補間処理、ホワイトバランス処理、ガンマ処理、エッジ強調処理、ビニング(binning)などを含みうる。
【0019】
図２は、本発明の一実施形態によるイメージセンサの積層構成図である。
【0020】
図２を参照すれば、イメージセンサ２００は、２つの半導体基板２１０、２５０を含む。第１半導体基板２１０には、図１のイメージセンサ１００のピクセルアレイ１１０が形成される。第２半導体基板２５０には、図１のイメージセンサ１００のピクセルアレイ１１０を除いた全ての回路ブロック１２０～１７０が形成されうる。第１半導体基板２１０及び第２半導体基板２５０は、互いに上下に積層されて第１半導体基板２１０を貫通するTSV(Through Silicon Via)または、伝導性連結手段を通じて互いに信号を伝送しうる。他の一実施形態として、イメージセンサ２００は、互いに積層された３つの半導体基板からなる。最初の半導体基板には、ピクセルアレイ１１０を構成する単位ピクセルのフォトダイオード及び転送トランジスタが形成されうる。前記最初の半導体基板の下部に位置する２番目の半導体基板には、前記転送トランジスタを除いた前記単位ピクセルを構成する他のトランジスタが形成されうる。前記最初の半導体基板に形成された転送トランジスタと前記２番目の半導体基板に形成された対応するトランジスタは、ＴＳＶなどに連結されうる。前記２番目の半導体基板の下部に位置する３番目の半導体基板は、ピクセルアレイ１１０を除いた回路ブロックが配置され、前記２番目の半導体基板とＴＳＶなどに連結されうる。
【0021】
図３は、本発明の一実施形態が適用されうるイメージセンサのピクセルアレイの一部を構成するピクセルの回路図である。
【0022】
図１及び図３を参照すれば、ピクセルアレイ１１０’は、複数の単位ピクセルＵＰを含み、単位ピクセルＵＰは、マトリックス状に２次元的に配列されうる。単位ピクセルＵＰは、光電変換部ＰＤと複数のトランジスタを含む。複数のトランジスタは、転送トランジスタＴＸ、リセットトランジスタＲＸ、読み取り回路(Read Circuit:RC)を含みうる。前記読み取り回路ＲＣは、ソースフォロワトランジスタＤＸ及び選択トランジスタＳＸを含みうる。それぞれの単位ピクセルＵＰは、転送トランジスタＴＸ、リセットトランジスタＲＸ及びソースフォロワトランジスタＤＸに共通連結された浮遊拡散領域ＦＤをさらに含みうる。
【0023】
光電変換部ＰＤは、露出時間の間、外部からの入射光の量に比例して電荷を生成及び蓄積する。光電変換部ＰＤは、フォトダイオード、フォトトランジスタ、フォトゲート、ピンド（pinned）フォトダイオードのうち、いずれか１つで構成されうる。
【0024】
転送トランジスタＴＸは、光電変換部ＰＤにおいて前記露出時間の間、蓄積された電荷を転送制御信号ＴＧに応答して浮遊拡散領域ＦＤに転送しうる。浮遊拡散領域ＦＤは、光電変換部ＰＤから前記蓄積された電荷を転送されて保存し、転送された電荷の量によって電圧を形成しうる。
【0025】
リセットトランジスタＲＸは、浮遊拡散領域ＦＤに転送された電荷をリセットさせうる。リセットトランジスタＲＸのソースは、浮遊拡散領域ＦＤと連結され、ドレインは、電源電圧ＶＤＤに連結されうる。リセットトランジスタＲＸがリセット制御信号ＲＧによってターンオン(turn-on)されると、リセットトランジスタＲＸのドレインの電源電圧ＶＤＤが浮遊拡散領域ＦＤに印加されて保存された電荷を放出しうる。したがって、リセットトランジスタＲＸがターンオンされると、浮遊拡散領域ＦＤに転送された電荷がいずれも排出されて浮遊拡散領域ＦＤの電圧が電源電圧ＶＤＤにリセットされうる。
【0026】
ソースフォロワトランジスタＤＸは、浮遊拡散領域ＦＤと連結されたゲートと電源電圧ＶＤＤに連結されたドレインを含み、ゲート電圧に応答してソースに出力電圧を生成するソースフォロワバッファ増幅器(source follower buffer amplifier)の役割が行える。選択トランジスタＳＸは、列選択信号ＳＥＬに応答してソースフォロワトランジスタＤＸの出力であるソース電圧をカラムラインＣＬに伝達しうる。すなわち、前記読み取り回路は、浮遊拡散領域ＦＤの電圧変化をセンシングし、これにより、出力電圧ＶｏｕｔをカラムラインＣＬに出力しうる。
【0027】
図３の単位ピクセルＵＰでは、光電変換部ＰＤと前記読み取り回路が１：１に対応するが、高解像度のイメージセンサを構成する単位ピクセルは、多数の光電変換部ＰＤが１つの浮遊拡散領域ＦＤに共通連結される構造で読み取り回路を共有しうる。また、図３の単位ピクセルでは、リセットトランジスタＲＸと浮遊拡散領域ＦＤとが直接連結されるが、高いダイナミックレンジ(Dynamic Range:DR)確保のための他の単位ピクセルＵＰでは、リセットトランジスタＲＸと浮遊拡散領域ＦＤとの間にコンバージョンゲインを切り換えるコンバーションゲイントランジスタがさらに含まれうる。
【0028】
図４は、本発明の一実施形態によるイメージセンサの平面図である。図５は、図４のＡ－Ａ’線に沿って切った断面図である。図６は、図５のＰ１部分の拡大図であって、反射防止構造体を示し、図７は、図５のＰ２部分の拡大図であって、反射防止構造体と光遮断構造体を示す。図１を共に参照して説明する。
【0029】
図４及び図５を参照すれば、イメージセンサ１００は、第１及び第２サブチップＣＨ１、ＣＨ２が積層形態にボンディングされた構造を有する。第２サブチップＣＨ２上に第１サブチップＣＨ１が配置されうる。第１サブチップＣＨ１は、第１基板１を含む。第１基板１は、例えば、シリコン単結晶ウェーハ、シリコンエピタキシャル層またはSOI(silicon on insulator)基板としうる。第１基板１は、例えば、第１導電型の不純物でドーピングされうる。前記第１導電型は、ｐ型としうる。第１基板１は、互いに対向する前面１ａと背面１ｂとを含む。本明細書において、前面１ａは、第１面、背面１ｂは、第２面と称される。
【0030】
イメージセンサ１００は、平面的にピクセルアレイ領域ＡＰＳ、光遮断領域ＯＢとエッジ領域ＥＲを含みうる。前記ピクセルアレイ領域ＡＰＳと光遮断領域ＯＢの第１基板１内には、それぞれ複数個の単位ピクセルＵＰを含みうる。光遮断領域ＯＢは、ピクセルアレイ領域ＡＰＳを取り囲みうる。エッジ領域ＥＲは、光遮断領域ＯＢを取り囲みうる。エッジ領域ＥＲは、コンタクト領域ＢＲ１、背面ビアスタック領域ＢＲ２及びパッド領域ＰＲを含みうる。背面ビアスタック領域ＢＲ２は、コンタクト領域ＢＲ１とパッド領域ＰＲとの間に位置しうる。パッド領域ＰＲは、エッジ領域ＥＲのうち、最も外郭に位置しうる。エッジ領域ＥＲの第１基板１の背面１ｂのコンタクト領域ＢＲ１には、背面コンタクトＢＣＡ、背面ビアスタック領域ＢＲ２には、背面ビアスタックＢＶＳ、そして、パッド領域ＰＲには、背面ビアＢＶ及び背面導電パッドＰＡＤが配置されうる。
【0031】
ピクセルアレイ領域ＡＰＳと光遮断領域ＯＢの第１基板１内には、ピクセル分離部ＤＴＩが配置されて単位ピクセルＵＰの領域を分離／限定しうる。ピクセル分離部ＤＴＩは、エッジ領域ＥＲのコンタクト領域ＢＲ１と背面ビアスタック領域ＢＲ２にも形成されうる。ピクセル分離部ＤＴＩは、平面的に網(mesh)状を有する。ピクセル分離部ＤＴＩは、第１基板１の前面１ａから背面１ｂに向かって形成された深いトレンチ２２内に位置する。イメージセンサの工程順序によってピクセル分離部ＤＴＩの形成方向は、背面１ｂから前面１ａとなることもある。ピクセル分離部ＤＴＩは、それぞれ埋込み絶縁パターン１２、分離絶縁パターン１４及び分離導電パターン１６を含みうる。埋込み絶縁パターン１２は、分離導電パターン１６と第１層間絶縁膜ＩＬ１との間に介在されうる。分離絶縁パターン１４は、分離導電パターン１６と第１基板１との間、そして埋込み絶縁パターン１２と前記第１基板１との間に介在されうる。
【0032】
埋込み絶縁パターン１２、分離絶縁パターン１４は、第１基板１と異なる屈折率を有する絶縁物質からなりうる。埋込み絶縁パターン１２、分離絶縁パターン１４は、例えば、シリコン酸化物を含みうる。分離導電パターン１６は、第１基板１と離隔されうる。分離導電パターン１６は、不純物がドーピングされたポリシリコン膜やシリコンゲルマニウム膜を含みうる。ポリシリコンやシリコンゲルマニウム膜でドーピングされた不純物は、例えば、ホウ素、リン、ヒ素のうち、１つとしうる。または、分離導電パターン１６は、金属膜を含みうる。
【0033】
光電変換部ＰＤは、前記第１導電型と反対となる第２導電型の不純物でドーピングされうる。第２導電型は、例えば、ｎ型としうる。光電変換部ＰＤにドーピングされたｎ型不純物は、周辺の第１基板１にドーピングされたｐ型不純物とＰＮ接合をなしてフォトダイオードを形成しうる。
【0034】
第１基板１内には、前面１ａに隣接した素子分離部ＳＴＩが配置されうる。素子分離部ＳＴＩは、ピクセル分離部ＤＴＩによって貫通されうる。素子分離部ＳＴＩは、各単位ピクセルＵＰのトランジスタが形成される活性領域ＡＣＴを区分しうる。すなわち、活性領域ＡＣＴは、単位ピクセルのトランジスタＴＸ、ＲＸ、ＤＸ、ＳＸのために提供されうる。
【0035】
各単位ピクセルＵＰにおいて第１基板１の前面１ａ上には、転送トランジスタＴＸのゲートＴＧが配置される。前記ゲートの一部は、第１基板１内に延びるバーチカル(Vertical)形態としうる。または、前記ゲートは、第１基板１内に延びないプレーナ(Planar)型であってもよい。ゲートＴＧと第１基板１との間には、ゲート絶縁膜Ｇｏｘが介在される。ゲートＴＧ一側の第１基板１内には、浮遊拡散領域ＦＤが配置されうる。浮遊拡散領域ＦＤは、例えば、前記第２導電型の不純物がドーピングされうる。
【0036】
イメージセンサ１００は、背面受光イメージセンサとしうる。光は、第１基板１の背面１ｂを介して、第１基板１のピクセルアレイ領域ＡＰＳに形成された光電変換部ＰＤであるフォトダイオードに入射される。フォトダイオードに入射された光によって電子－正孔対が生成されて電子がフォトダイオードに蓄積されうる。転送トランジスタＴＸのゲートＴＧにターンオン電圧を印加すると、前記蓄積された電子は、浮遊拡散領域ＦＤに移動されうる。
【0037】
第１サブチップＣＨ１は、前面１ａに配置される第１層間絶縁膜ＩＬ１をさらに含む。第１層間絶縁膜ＩＬ１は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、多孔性低誘電膜のうち選択される少なくとも１つの膜の多層膜からなりうる。第１層間絶縁膜ＩＬ１の間には、第１配線１５が配置されうる。浮遊拡散領域ＦＤは、第１コンタクトプラグ１７によって前記第１配線１５に連結されうる。第１コンタクトプラグ１７は、ピクセルアレイ領域ＡＰＳで第１層間絶縁膜ＩＬ１のうち、前面１ａに最も近い（最下層の）第１層間絶縁膜ＩＬ１を貫通しうる。
【0038】
第２サブチップＣＨ２は、第２基板ＳＢ２、その上に配置されるトランジスタＰＴＲ、そして、それらを覆う第２層間絶縁膜ＩＬ２を含みうる。第２層間絶縁膜ＩＬ２内には、第２配線２１７が配置されうる。第２サブチップＣＨ２は、第１サブチップＣＨ１のピクセルアレイ１１０のカラムラインＣＬを介してピクセルの電気信号をイメージ信号として処理する回路ブロック１２０～１７０を含みうる。
【0039】
図５と図６を参照すれば、第１基板１の背面１ｂ上には、反射防止構造体ＡＲＬが配置されうる。反射防止構造体ＡＲＬは、ピクセルアレイ領域ＡＰＳ、光遮断領域ＯＢ及びエッジ領域ＥＲ全体に配置されうる。反射防止構造体ＡＲＬは、背面コンタクトＢＣＡ、背面ビアスタックＢＶＳ及びパッド領域ＰＲには配置されない。
【0040】
反射防止構造体ＡＲＬは、順次に積層された第１絶縁膜Ａ１、第２絶縁膜Ａ２、第３絶縁膜Ａ３及び第４絶縁膜Ａ４を含みうる。一実施形態において、第１絶縁膜Ａ１は、アルミニウム酸化物を含み、第２絶縁膜Ａ２と第４絶縁膜Ａ４は、ハフニウム酸化物を含み、第３絶縁膜Ａ３は、シリコン酸化物を含みうる。また第２絶縁膜Ａ２は、導電性膜であるチタン酸化物で代替されうる。反射防止構造体ＡＲＬは、各膜の厚さ及び屈折率によって入射される光の反射を抑制し、フォトダイオードに入射される光量を増加させる役割を行う。一実施形態において、第１絶縁膜の厚さＴ１と第４絶縁膜の厚さＴ４は、第２絶縁膜の厚さＴ２より薄い。第２絶縁膜の厚さＴ２は、第３絶縁膜の厚さＴ３と同一であるか、それより薄く形成されうる。第１厚さＴ１は、１０Å～１００Åとしうる。第２厚さＴ２は、３００Å～７００Åとしうる。第３厚さＴ３は６００Å～９００Åとしうる。第４厚さＴ４は、２０Å～１００Åとしうる。
【0041】
ピクセルアレイ領域ＡＰＳの反射防止構造体ＡＲＬ上には、遮光グリッドパターン４８ａが配置されうる。遮光グリッドパターン４８ａ上には、低屈折グリッドパターン５０ａがそれぞれ配置される。遮光グリッドパターン４８ａと低屈折グリッドパターン５０ａは、平面的に網(mesh)状を有し、ピクセル分離部ＤＴＩと垂直方向に重畳されうる。遮光グリッドパターン４８ａは、例えば、チタンとチタン窒化物のうち少なくとも１つを含みうる。低屈折グリッドパターン５０ａは、同じ厚さを有し、低屈折率の有機物質を含みうる。
【0042】
ピクセルアレイ領域ＡＰＳの低屈折グリッドパターン５０ａ及び反射防止構造体ＡＲＬ上には、コンフォーマルに吸湿を防止するための保護膜５６が配置される。低屈折グリッドパターン５０ａの間と、保護膜５６の上部には、カラーフィルタＣＦ１、ＣＦ２が配置される。カラーフィルタＣＦ１、ＣＦ２は、それぞれ青色、緑色、赤色のうち１つの色を有する。他の例において、前記カラーフィルタＣＦ１、ＣＦ２は、シアン(cyan)、マゼンタ(magenta)またはイエロー(yellow)のような他のカラーを含みうる。本実施形態によるイメージセンサにおいてカラーフィルタＣＦ１、ＣＦ２は、ベイヤー(bayer)パターン形態に配列されうる。他の例において、カラーフィルタＣＦ１、ＣＦ２は、２ｘ２配列のテトラ(Tetra)パターン、３ｘ３配列のノナ(nona)パターンまたは４ｘ４配列のヘキサデカ(hexadeca)パターン形態に配列されうる。低屈折グリッドパターン５０ａは、カラーフィルタＣＦ１、ＣＦ２より小さい屈折率を有する。例えば、低屈折グリッドパターン５０ａは、約１．３以下の屈折率を有する。遮光グリッドパターン４８ａと低屈折グリッドパターン５０ａは、隣接する単位ピクセルＵＰ間のクロストークを防止しうる。
【0043】
第１基板１の光遮断領域ＯＢの反射防止構造体ＡＲＬ上には、光遮断構造体ＯＢＬが配置される。光遮断構造体ＯＢＬは、光遮断領域ＯＢの第１基板１に形成された基準ピクセルのフォトダイオードＰＤ’に入射される光を遮断する役割を行う。基準ピクセルのフォトダイオードＰＤ’は、ピクセルアレイ領域ＡＰＳに形成された光電変換部ＰＤであるフォトダイオードと同じ構造を有するが、光電変換部ＰＤのような動作（すなわち、受光して電気信号を発生させる動作）を遂行しない。すなわち、基準ピクセルのフォトダイオードＰＤ’には、光が遮断されるので、ダークレベル基準信号値を発生させうる。図１の信号処理部１７０で前記ダークレベル基準信号値を用いてピクセルアレイ領域ＡＰＳのピクセルの出力値のダークレベルを補償しうる。
【0044】
図５及び図７を参照すれば、光遮断構造体ＯＢＬは、少なくとも第１導電膜Ｃ１、第２導電膜Ｃ２及びその間の絶縁膜Ｉ１を含む。第１導電膜Ｃ１、絶縁膜Ｉ１、及び第２導電膜Ｃ２は、金属－絶縁膜－金属(Metal Insulator Metal:MIM)共振体(resonator)を形成しうる。入射された光の一部は、第２導電膜Ｃ２と絶縁膜Ｉ１を通過し、第１導電膜Ｃ１で反射されるか、吸収される。第１導電膜Ｃ１によって反射された光は、第１絶縁膜Ｉ１で一部吸収される。絶縁膜Ｉ１で吸収されていない残りの光は、第１導電膜Ｃ１で吸収されうる。第１導電膜Ｃ１表面のプラズモン(Plasmon)現象によって可視光線及び近赤外線の光エネルギーが吸収されうる。すなわち、ＭＩＭ共振体は、入射光をほとんど吸収し、反射する量を最小化しうる。光遮断領域で反射される光が最小化されるほど、イメージセンサで発生するフレア(Flare)現象によるイメージ信号の品質低下を防止しうる。
【0045】
図７を再び参照すれば、光遮断構造体ＯＢＬは、反射防止構造体ＡＲＬ上に配置される。光遮断構造体ＯＢＬと反射防止構造体ＡＲＬの第４絶縁膜Ａ４との間には、接着力向上のためのバリアメタルＢＭ１を含みうる。バリアメタルＢＭ１は、チタンを含みうる。第１導電膜Ｃ１の厚さは、第２導電膜Ｃ２の厚さより厚い。第１導電膜Ｃ１の厚さは、第２導電膜Ｃ２の厚さより１０倍以上厚い。一実施形態において、第１導電膜Ｃ１厚さは、入射光の透過率を最小化させるために、１００ｎｍより厚くし、第２導電膜Ｃ２厚さは、５０ｎｍより薄くしうる。第１導電膜Ｃ１は、タングステン（Ｗ）のような金属物質としうる。第２導電膜Ｃ２は、チタン（Ｔｉ）のような金属物質としうる。
【0046】
光遮断構造体ＯＢＬの絶縁膜Ｉ１厚さは、吸収される光の波長によって決定されうる。イメージセンサ１００がＲＧＢ可視光線を用いる装置である場合の絶縁膜Ｉ１の厚さは、赤外線を用いる装置である場合の絶縁膜Ｉ１の厚さより薄い。絶縁膜Ｉ１は、シリコン酸化物を含みうる。
【0047】
光遮断構造体ＯＢＬの第２導電膜Ｃ２の上部には、反射防止膜ＡＲ１と保護膜５６とが順次に配置されうる。第２導電膜Ｃ２の上部に配置された反射防止膜ＡＲ１は、光遮断構造体ＯＢＬで吸収しようとする光波長の１／４に該当する厚さ以下に形成しうる。または、反射防止膜ＡＲ１は、反射防止構造体ＡＲＬのように複数の膜で構成されうる。反射防止膜ＡＲ１は、ハフニウム酸化物（ＨｆＯｘ）を含みうる。
【0048】
図８は、本発明による光遮断構造体ＯＢＬに含まれた絶縁膜Ｉ１の厚さによる反射(Reflection)率を示すグラフである。
【0049】
図８を参照すれば、第１導電膜Ｃ１と第２導電膜Ｃ２の厚さは一定に保持した状態で、点線は、絶縁膜Ｉ１の厚さが１２０ｎｍである場合の反射率を示し、実線は、絶縁膜Ｉ１の厚さが７０ｎｍである場合の反射率を示す。近赤外線領域の光を遮断するための絶縁膜Ｉ１の厚さは、可視光線領域の光を遮断するための厚さよりも厚いことが、光遮断構造体ＯＢＬの反射率をさらに低めうるということが分かる。光遮断構造体ＯＢＬの反射率が低いほど、光遮断領域ＯＢに入射される光が、光遮断構造体ＯＢＬによって反射されず、吸収されるということを意味する。すなわち、可視光線の光を吸収するための絶縁膜Ｉ１の厚さは、赤外線光を吸収するための絶縁膜Ｉ１の厚さより薄いことが望ましいということが分かる。
【0050】
図９Ａは、光入射角が０°であるとき、本発明の光遮断構造体ＯＢＬの反射率と従来技術の光遮断構造体の反射率を示すグラフである。従来技術の光遮断構造体は、単一金属膜とカラーフィルタとの間に絶縁膜を含む構造である。従来技術の光遮断構造体の反射率を点線で、本発明のＭＩＭ共振体を含む光遮断構造体ＯＢＬの反射率を実線で、それぞれ示すグラフである。
【0051】
図９Ａを参照すれば、光入射角が０°であるとき、可視光線領域から近赤外線領域までの全般的な波長帯で本発明による光遮断構造体ＯＢＬの反射率ＭＩＭ ＯＢが、従来技術の光遮断構造体の反射率ＣＦ ｂｕｌｋ ＯＢより低い。特に、近赤外線波長帯で従来のカラーフィルタを含む光遮断構造体の反射率ＣＦ ｂｕｌｋ ＯＢより発明のＭＩＭ共振体を含む光遮断構造体ＯＢＬの反射率ＣＦ ｂｕｌｋ ＯＢが３倍以上低いことが分かる。
【0052】
【0053】
図９Ｂ及び図９Ｃを参照すれば、図９Ｂは、０～６０°の光入射角度での従来技術の反射率ＣＦ ｂｕｌｋ ＯＢを示し、図９Ｃは、０～６０°の光入射角度での本発明のＭＩＭ共振体を含む光遮断構造体ＯＢＬの反射率ＣＦ ｂｕｌｋ ＯＢを示す。本発明によるＭＩＭ共振体を含む光遮断構造体の反射率ＭＩＭ ＯＢが入射角０°から６０°にわたって可視光線から近赤外線まで平均的に従来技術の反射率ＣＦ ｂｕｌｋ ＯＢより低い。
【0054】
図９Ｄは、従来技術の光遮断構造体の透過率を点線で、本発明のＭＩＭ共振体を含む光遮断構造体ＯＢＬの透過率を実線で、それぞれ示すグラフである。
【0055】
図９Ｄを参照すれば、光入射角が０°であるとき、可視光線領域から近赤外線領域まで全般的な波長帯で本発明のＭＩＭ共振体を含む光遮断構造体ＯＢＬの透過率ＭＩＭ ＯＢが従来技術の光遮断構造体の透過率ＣＦ ｂｕｌｋ ＯＢより低い。すなわち、本発明によるＭＩＭを含む光遮断構造体ＯＢＬは、入射される光を最大限吸収して透過される光を最小化して光遮断領域ＯＢに位置する基準ピクセルのダークレベル特性を向上しうる。
【0056】
また、図５を参照すれば．第１基板１の背面１ｂからの光遮断構造体ＯＢＬの高さＨ１は、ピクセルアレイ領域ＡＰＳ上のカラーフィルタＣＦ１、ＣＦ２の第１基板１の背面１ｂからの高さＨ２と実質的に同一であるか、それより低い。すなわち、光遮断構造体ＯＢＬとカラーフィルタＣＦ１、ＣＦ２が第１基板１の背面１ｂに形成された後、段差が最小化され、以後マイクロレンズ形成などの工程の不良を改善しうる。
【0057】
図４と図５を参照すれば、背面コンタクトＢＣＡは、反射防止構造体ＡＲＬを貫通し、第１基板１の第１背面トレンチ４６内に配置される。背面コンタクトＢＣＡは、第１導電膜Ｃ１と第１金属パターン５４ａを含みうる。第１導電膜Ｃ１の下部には、バリアメタルＢＭ１をさらに含みうる、第１導電膜Ｃ１とバリアメタルＢＭ１は、第１背面トレンチ４６の側面と底面をコンフォーマルに覆いうる。第１金属パターン５４ａは、例えば、アルミニウムを含みうる。第１金属パターン５４ａは、第１背面トレンチ４６を満たしうる。背面コンタクトＢＣＡは、ピクセル分離部ＤＴＩの分離導電パターン１６と連結されうる。背面コンタクトＢＣＡは、第１導電膜によって背面導電パッドＰＡＤと連結されて所定の電圧、例えば、接地電圧または負の電位を印加され、それをピクセル分離部ＤＴＩの分離導電パターン１６に印加しうる。
【0058】
【0059】
また、図４、図５及び図１０を参照すれば、背面ビアスタックＢＶＳは、第１ホールＨＯ１内にそれぞれ配置される。背面ビアスタックＢＶＳは、反射防止構造体ＡＲＬ、第１基板１、第１層間絶縁膜ＩＬ１を貫通して第２層間絶縁膜ＩＬ２を一部貫通しうる。背面ビアスタックＢＶＳは、第１導電膜Ｃ１を含む光遮断構造体ＯＢＬと同じレイヤが第１ホールＨＯ１内の内壁と底面をコンフォーマルに満たしうる。背面ビアスタックＢＶＳは、第１導電膜Ｃ１を用いて第１サブチップＣＨ１の第１配線１５のうち一部と第２サブチップＣＨ２の第２配線２１７のうち一部を電気的に連結しうる。第１ホールＨＯ１は、低屈折保護パターンＬＲＩで満たされ、その上には、キャッピングパターンＣＦＲが配置されうる。その上部には、レンズ残余層ＭＬＲが配置されうる。
【0060】
また、図４及び図５を参照すれば、背面導電パッドＰＡＤは、第２背面トレンチ６０内に配置される。背面導電パッドＰＡＤは、第１導電膜Ｃ１と第２金属パターン５４ｂを含みうる。第１導電膜Ｃ１は、第２背面トレンチ６０の側面と底面とをコンフォーマルに覆いうる。第２金属パターン５４ｂは、例えば、アルミニウムを含みうる。第２金属パターン５４ｂは、第２背面トレンチ６０を満たしうる。
【0061】
図５に図示されていないが、図４の背面ビアＢＶは、背面ビアスタックＢＶＳのように反射防止構造体ＡＲＬ、第１基板１、第１層間絶縁膜ＩＬ１及び第２層間絶縁膜ＩＬ２を一部貫通しうる。背面ビアＢＶは、第１配線とは連結されず、第２配線２１７のうち一部と連結されうる。背面ビアＢＶは、対応する背面導電パッドＰＡＤと第１導電膜Ｃ１を介して連結されうる。すなわち、イメージセンサの外部から入力されるか、イメージセンサから出力される信号は、背面ビアＢＶと背面導電パッドＰＡＤによってインターフェースされうる。
【0062】
図５を参照すれば、ピクセルアレイ領域ＡＰＳにおいて、カラーフィルタＣＦ１、ＣＦ２上には、マイクロレンズＭＬが配置されうる。マイクロレンズＭＬの縁部は、互いに接しつつ連結されうる。マイクロレンズＭＬは、アレイを構成しうる。マイクロレンズＭＬは、「マイクロレンズアレイ」とも称される。
【0063】
エッジ領域ＥＲにおいて光遮断構造体ＯＢＬ上には、レンズ残余層ＭＬＲが配置されうる。レンズ残余層ＭＬＲは、マイクロレンズＭＬと同じ物質を含みうる。パッド領域ＰＲでレンズ残余層ＭＬＲと保護膜５６には、背面導電パッドＰＡＤを露出させる開口部３５が形成されうる。
【0064】
図１１は、本発明の他の一実施形態による光遮断構造体ＯＢＬの第２導電膜のパターンを示す平面図である。
【0065】
図１１を参照すれば、ＭＩＭ光遮断構造体ＯＢＬの第２導電膜Ｃ２に陽刻または陰刻でパターンを形成しうる。前記パターンを用いて第２導電膜Ｃ２で起こるプラズモニック(Plasmonic)現象を用いて吸収される光の波長帯を選択的に調節しうる。図１１では、第２導電膜Ｃ２のパターンが円形とのみ図示されているが、三角状、四角状、またはスリット(slit)状のうち、いずれか１つまたは２つ以上の複合パターンを有してもよい。
【0066】
【0067】
図１２Ａを参照すれば、第１サブチップＣＨ１を製造する。そのために、まず、ピクセルアレイ領域ＡＰＳとエッジ領域ＥＲとを含む第１基板１に、アクティブ領域を定義する素子分離部ＳＴＩ、単位ピクセル領域を定義するピクセル分離部ＤＴＩ及びイオン注入工程などを進めて光電変換部ＰＤ、ＰＤ’を形成する。前記アクティブ領域に単位ピクセルＵＰを構成するトランジスタを形成する。その後、第１基板１の前面１ａに第１層間絶縁膜ＩＬ１、第１コンタクトプラグ１７及び第１配線１５を形成する。
【0068】
第２層間絶縁膜ＩＬ２と、その中の配線と、第２基板２上のトランジスタとが形成された第２サブチップＣＨ２を準備する。第１層間絶縁膜ＩＬが第２層間絶縁膜ＩＬ２と接するように整列した後、熱圧着工程などを進め、前記第２サブチップＣＨ２上に前記第１サブチップＣＨ１をボンディングする。
【0069】
図１２Ｂを参照すれば、図１２Ａの状態で、前記第１基板１の背面１ｂに対してグラインディング工程、例えば、CMP(Chemical Mechanical Polishing)を進めて第１基板１の厚さを確保しうる。この際、前記ピクセル分離部ＤＴＩの分離導電パターン１６が露出されうる。前記第１基板１の背面１ｂ上に、エッジ領域ＥＲのパッド領域ＰＲ内の埋込型パッドのために、第１基板の一部をエッチングし、第２背面トレンチ６０を形成しうる。その後、反射防止構造体ＡＲＬである複数の絶縁膜、すなわち、第１絶縁膜Ａ１、第２絶縁膜Ａ２、第３絶縁膜Ａ３及び第４絶縁膜Ａ４を順次に積層する。第１ないし第４絶縁膜Ａ１～Ａ４は、それぞれALD(Atomic Layer Deposition)、CVD(Chemical Vapor Deposition)またはPVD(Physical Vapor Deposition)によって形成されうる。第１絶縁膜Ａ１は、アルミニウム酸化物（ＡｌＯ）、第２絶縁膜Ａ２は、チタン酸化物（ＴｉＯ２）、第３絶縁膜Ａ３は、シリコン酸化物（ＳｉＯ）、第４絶縁膜Ａ４は、ハフニウム酸化物（ＨｆＯ）からなりうる。
【0070】
コンタクト領域ＢＲ１において反射防止構造体ＡＲＬと第１基板１の所定部分とをエッチングして第１背面トレンチ４６を形成する。第１背面トレンチ４６を形成するとき、ピクセル分離部ＤＴＩが一部エッチングされてピクセル分離部ＤＴＩの分離導電パターン１６が露出されうる。また、背面ビアスタック領域ＢＲ２において反射防止構造体ＡＲＬ、第１基板１、第１層間絶縁膜ＩＬ１及び第２層間絶縁膜ＩＬ２を一部エッチングして背面ビアスタックＢＶＳのための第１ホールＨＯ１を形成する。図４を参照すれば、パッド領域ＰＲの第２背面トレンチ６０の周囲に背面ビアＢＶのための第２ホールを形成しうる。
【0071】
図１２Ｃないし図１２Ｅを参照すれば、第１基板１の背面１ｂ上のピクセルアレイ領域ＡＰＳ及びエッジ領域ＥＲにバリアメタルＢＭ１と第１導電膜Ｃ１を順次にコンフォーマルに積層する。バリアメタルＢＭ１は、チタン（Ｔｉ）とすることができ、第１導電膜Ｃ１は、Ｗとすることができる。第１導電膜Ｃ１は、本発明の光遮断構造体ＯＢＬのＭＩＭ共振体の下部金属である。その後、金属パターン５４ａ、５４ｂを形成するために、少なくともアルミニウムを含む導電性膜を順次に堆積させて乾式エッチングを通じてパッド領域ＰＲ及びコンタクト領域ＢＲ１のトレンチ４６、６０内部に金属パターン５４ａ、５４ｂを形成しうる。前記導電性膜は、ＴｉＮ／Ａｌ／ＴｉＮとしうる。
【0072】
図１２Ｆを参照すれば、ピクセルアレイ領域ＡＰＳ及びエッジ領域ＥＲ上にＭＩＭ共振体の第１絶縁膜Ｉ１であるシリコン酸化物、第２導電膜Ｃ２であるチタン（Ｔｉ）を連続して堆積させる。その後、反射防止膜ＡＲ１であるハフニウム酸化物（ＨｆＯｘ）を全面に堆積させる。この際、背面ビアスタック領域ＢＲ２の第１ホールＨＯ１内にも少なくとも第１絶縁膜Ｉ１と第２導電膜Ｃ２が第１導電膜Ｃ１の上部に堆積されうる。図示されていないが、背面ビアの第２ホールの内部にも、少なくとも第１絶縁膜Ｉ１と第２導電膜Ｃ２が第１導電膜Ｃ１の上部に堆積されうる。
【0073】
図１２Ｇを参照すれば、ピクセルアレイ領域ＡＰＳ上に形成されたＭＩＭを構成する第１導電膜Ｃ１、第１絶縁膜Ｉ１及び第２導電膜Ｃ２を含む光遮断構造体ＯＢＬを除去し、パッド領域ＰＲの背面導電パッドと背面ビアスタック領域ＢＲ２の背面ビアスタックＢＶＳを電気的に遮断するために、その間の光遮断構造体ＯＢＬを除去しうる。背面コンタクトＢＣＡと背面ビアスタック領域ＢＲ２とを電気的に遮断するために、その間の光遮断構造体ＯＢＬを除去しうる。
【0074】
図１２Ｈ及び図１２Ｉを参照すれば、ピクセルアレイ領域ＡＰＳ上にのみグリッドパターンを形成しうる。前記グリッドパターンは、遮光グリッドパターン４８ａと低屈折グリッドパターン５０ａとしてＴｉ／ＴｉＮ／ＬＫのマルチレイヤを堆積させた後、パターニングして形成されうる。ここで、ＬＫは、低屈折率物質を意味しうる。前記グリッドパターンは、ピクセル分離部ＤＴＩと垂直方向に重畳して配置されうる。一方、ＬＫは、光遮断構造体ＯＢＬが除去された部分と第１ホールＨＯ１の内部を満たしうる。第１ホールＨＯ１内のＬＫは、低屈折保護パターンＬＲＩを構成しうる。その後、保護膜５６がピクセルアレイ領域ＡＰＳと光遮断領域ＯＢ領域に形成され、ネガ型フォトレジストを用いてキャッピングパターンＣＦＲを形成しうる。
【0075】
図１２Jを参照すれば、ピクセルアレイ領域ＡＰＳ上にのみカラーフィルタＣＦ１、ＣＦ２を形成しうる。すなわち、光遮断領域ＯＢには、カラーフィルタが存在しない。その後、マイクロレンズを形成するためのレイヤを形成した後、ピクセルアレイ領域ＡＰＳには、マイクロレンズＭＬを形成し、その他の領域は、レンズ残余層ＭＬＲを形成することができる。その後、パッド領域ＰＲにおいてレンズ残余層ＭＬＲや保護膜５６などを除去し、アルミニウムの背面導電パッドＰＡＤを露出させる開口部３５を形成しうる。
【0076】
前述した本発明によるＭＩＭ共振体の光遮断構造体を含むイメージセンサは、光遮断領域の光が反射されてイメージ信号に損傷を与えるフレア現象を防止しうる。また、光遮断領域に入射された光をＭＩＭ共振体の光遮断構造体が吸収して光透過を最小化するので、ダークレベル信号を生成する光遮断領域のピクセル特性が低下する問題を解決しうる。
【0077】
以上、添付図面に基づき、本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明がその技術的思想や必須特徴を変更せずとも、他の具体的な形態に実施されうるということを理解するであろう。したがって、前述した実施形態は、あらゆる面で例示的なものであり、限定的なものではないと理解せねばならない。
【符号の説明】
【0078】
１００、２００ イメージセンサ
ＵＰ 単位ピクセル
ＦＤ 浮遊拡散（フローティングディフュージョン）領域
ＡＰＳ ピクセルアレイ領域
ＯＢ 光遮断領域
ＥＲ エッジ領域
ＵＰ 単位ピクセル
ＦＤ 浮遊拡散（フローティングディフュージョン）領域
ＡＰＳ ピクセルアレイ領域
ＯＢ 光遮断領域
ＥＲ エッジ領域
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図9C】
【図9D】
【図10】
【図11】
【図12A】
【図12B】
【図12C】
【図12D】
【図12E】
【図12F】
【図12G】
【図12H】
【図12I】
【図12J】