知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024137879
(43)【公開日】2024-10-07
(54)【発明の名称】半導体パッケージ
(51)【国際特許分類】
H01L 23/473 20060101AFI20240927BHJP
H01L 25/04 20230101ALI20240927BHJP
H10B 80/00 20230101ALI20240927BHJP
【ＦＩ】
H01L23/46 Z
H01L25/04 Z
H10B80/00
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2024045151
(22)【出願日】2024-03-21
(31)【優先権主張番号】10-2023-0039242
(32)【優先日】2023-03-24
(33)【優先権主張国・地域又は機関】KR
(31)【優先権主張番号】10-2023-0057775
(32)【優先日】2023-05-03
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】朴 辰 遇
【テーマコード（参考）】
5F136
【Ｆターム（参考）】
5F136CB03
5F136CB07
5F136CB08
5F136DA17
5F136DA44
5F136FA17
5F136FA18
5F136FA52
5F136FA53
(57)【要約】
【課題】冷却流体を用いて冷却可能な半導体パッケージを提供する。
【解決手段】本発明の半導体パッケージは、半導体チップと、半導体チップ上に配置されるダミー半導体チップと、半導体チップとダミー半導体チップとの間に介在し、半導体チップとダミー半導体チップとを取り付ける結合絶縁層と、を含み、ダミー半導体チップは、冷却流体が流入する流入口と、冷却流体が流出する流出口と、流入口から流出口まで延びる冷却チャネルと、を含み、流入口は、冷却チャネルを介して流出口と連通され、結合絶縁層の上面は、凹凸形状を有することを特徴とする。
【選択図】図１Ａ
【解決手段】本発明の半導体パッケージは、半導体チップと、半導体チップ上に配置されるダミー半導体チップと、半導体チップとダミー半導体チップとの間に介在し、半導体チップとダミー半導体チップとを取り付ける結合絶縁層と、を含み、ダミー半導体チップは、冷却流体が流入する流入口と、冷却流体が流出する流出口と、流入口から流出口まで延びる冷却チャネルと、を含み、流入口は、冷却チャネルを介して流出口と連通され、結合絶縁層の上面は、凹凸形状を有することを特徴とする。
【選択図】図１Ａ
【特許請求の範囲】
【請求項1】
半導体チップと、
前記半導体チップ上に配置されたダミー半導体チップと、
前記半導体チップと前記ダミー半導体チップとの間に介在し、前記半導体チップと前記ダミー半導体チップとを取り付ける結合絶縁層と、を含み、
前記ダミー半導体チップは、
冷却流体が流入する流入口と、
前記冷却流体が流出する流出口と、
前記流入口から前記流出口まで延びる冷却チャネルと、を含み、
前記流入口は、前記冷却チャネルを介して前記流出口と連通され、
前記結合絶縁層の上面は、凹凸形状を有することを特徴とする半導体パッケージ。
前記半導体チップ上に配置されたダミー半導体チップと、
前記半導体チップと前記ダミー半導体チップとの間に介在し、前記半導体チップと前記ダミー半導体チップとを取り付ける結合絶縁層と、を含み、
前記ダミー半導体チップは、
冷却流体が流入する流入口と、
前記冷却流体が流出する流出口と、
前記流入口から前記流出口まで延びる冷却チャネルと、を含み、
前記流入口は、前記冷却チャネルを介して前記流出口と連通され、
前記結合絶縁層の上面は、凹凸形状を有することを特徴とする半導体パッケージ。
【請求項2】
前記結合絶縁層の上面の少なくとも一部は、前記冷却チャネルに当接することを特徴とする請求項１に記載の半導体パッケージ。
【請求項3】
前記冷却チャネルと垂直方向に重なる前記結合絶縁層の厚さは、
前記冷却チャネルから水平方向に離隔した前記結合絶縁層の厚さよりも薄いことを特徴とする請求項１に記載の半導体パッケージ。
前記冷却チャネルから水平方向に離隔した前記結合絶縁層の厚さよりも薄いことを特徴とする請求項１に記載の半導体パッケージ。
【請求項4】
前記流入口、前記流出口、及び前記冷却チャネルのうちの少なくとも１つの内側壁に形成されたバリア層をさらに含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項5】
前記ダミー半導体チップの内部に、前記ダミー半導体チップを垂直方向に貫通する複数のダミー貫通電極をさらに含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項6】
前記複数のダミー貫通電極のうちの少なくとも１つのダミー貫通電極は、前記冷却チャネルと垂直方向に重なることを特徴とする請求項５に記載の半導体パッケージ。
【請求項7】
平面的視点で、
前記流出口は、前記流入口よりも前記半導体チップの上面の中心により隣接したことを特徴とする請求項１に記載の半導体パッケージ。
前記流出口は、前記流入口よりも前記半導体チップの上面の中心により隣接したことを特徴とする請求項１に記載の半導体パッケージ。
【請求項8】
前記結合絶縁層は、シリコン酸化物、ＳｉＮ、ＳｉＣＮ、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＩ（Ｐｏｌｙｉｍｉｄｅ）、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、シリコン、アクリレート、及びエポキシのうちの少なくとも１つを含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項9】
インターポーザと、
前記インターポーザ上に配置された第１半導体チップと、
前記インターポーザ上に配置され、前記第１半導体チップと水平方向に離隔して配置された１つ以上の第２半導体チップと、
前記第１半導体チップ上に配置されたダミー半導体チップと、
前記第１半導体チップと前記ダミー半導体チップとの間に介在して、前記第１半導体チップと前記ダミー半導体チップとを取り付ける結合絶縁層と、を含み、
前記ダミー半導体チップは、
冷却流体が流入する流入口と、
前記冷却流体が流出する流出口と、
前記流入口から前記流出口まで延びる冷却チャネルと、を含み、
前記流入口は、前記冷却チャネルを介して前記流出口と連通され、
前記冷却チャネルの下面は、前記結合絶縁層の上面のうちの少なくとも一部と当接することを特徴とする半導体パッケージ。
前記インターポーザ上に配置された第１半導体チップと、
前記インターポーザ上に配置され、前記第１半導体チップと水平方向に離隔して配置された１つ以上の第２半導体チップと、
前記第１半導体チップ上に配置されたダミー半導体チップと、
前記第１半導体チップと前記ダミー半導体チップとの間に介在して、前記第１半導体チップと前記ダミー半導体チップとを取り付ける結合絶縁層と、を含み、
前記ダミー半導体チップは、
冷却流体が流入する流入口と、
前記冷却流体が流出する流出口と、
前記流入口から前記流出口まで延びる冷却チャネルと、を含み、
前記流入口は、前記冷却チャネルを介して前記流出口と連通され、
前記冷却チャネルの下面は、前記結合絶縁層の上面のうちの少なくとも一部と当接することを特徴とする半導体パッケージ。
【請求項10】
前記流入口、前記流出口、及び前記冷却チャネルのうちの少なくとも１つの内側壁に形成されたバリア層と、
前記ダミー半導体チップの内部に、前記ダミー半導体チップを垂直方向に貫通する複数のダミー貫通電極と、をさらに含み、
前記バリア層は、金属及びシリコンのうちの少なくとも１つを含み、
前記複数のダミー貫通電極は、金属を含むことを特徴とする請求項９に記載の半導体パッケージ。
前記ダミー半導体チップの内部に、前記ダミー半導体チップを垂直方向に貫通する複数のダミー貫通電極と、をさらに含み、
前記バリア層は、金属及びシリコンのうちの少なくとも１つを含み、
前記複数のダミー貫通電極は、金属を含むことを特徴とする請求項９に記載の半導体パッケージ。
【請求項11】
平面的視点で、
前記複数のダミー貫通電極のそれぞれは、前記流入口及び前記流出口から水平方向に離隔し、前記冷却チャネルと垂直方向に重なることを特徴とする請求項１０に記載の半導体パッケージ。
前記複数のダミー貫通電極のそれぞれは、前記流入口及び前記流出口から水平方向に離隔し、前記冷却チャネルと垂直方向に重なることを特徴とする請求項１０に記載の半導体パッケージ。
【請求項12】
前記第１半導体チップの側面、前記ダミー半導体チップの側面、及び前記結合絶縁層の側面は、垂直方向に整列されていることを特徴とする請求項９に記載の半導体パッケージ。
【請求項13】
前記結合絶縁層の上面は、凹凸形状を有し、
前記結合絶縁層の最上面及び前記結合絶縁層の下面のそれぞれは、半導体物質のみと当接することを特徴とする請求項９に記載の半導体パッケージ。
前記結合絶縁層の最上面及び前記結合絶縁層の下面のそれぞれは、半導体物質のみと当接することを特徴とする請求項９に記載の半導体パッケージ。
【請求項14】
前記第１半導体チップの上面に当接する前記結合絶縁層の水平面積は、
前記ダミー半導体チップの下面に当接する前記結合絶縁層の水平面積よりも大きいことを特徴とする請求項９に記載の半導体パッケージ。
前記ダミー半導体チップの下面に当接する前記結合絶縁層の水平面積よりも大きいことを特徴とする請求項９に記載の半導体パッケージ。
【請求項15】
パッケージ基板と、
前記パッケージ基板上に配置されたインターポーザと、
前記インターポーザ上に配置された第１半導体チップと、
前記インターポーザ上に配置され、前記第１半導体チップと水平方向に離隔して配置された１つ以上の第２半導体チップと、
前記第１半導体チップ上に配置されたダミー半導体チップと、
前記第１半導体チップと前記ダミー半導体チップとの間に介在して、前記第１半導体チップと前記ダミー半導体チップとを取り付ける結合絶縁層と、
前記インターポーザ上で、前記第１半導体チップ、前記１つ以上の第２半導体チップ、前記ダミー半導体チップ、及び前記結合絶縁層を取り囲む成形層と、を含み、
前記ダミー半導体チップは、
冷却流体が流入する流入口と、
前記冷却流体が流出する流出口と、
前記流入口から前記流出口まで延びる冷却チャネルと、を含み、
前記流入口は、前記冷却チャネルを介して前記流出口と連通され、
前記結合絶縁層の上面は、凹凸形状を有することを特徴とする半導体パッケージ。
前記パッケージ基板上に配置されたインターポーザと、
前記インターポーザ上に配置された第１半導体チップと、
前記インターポーザ上に配置され、前記第１半導体チップと水平方向に離隔して配置された１つ以上の第２半導体チップと、
前記第１半導体チップ上に配置されたダミー半導体チップと、
前記第１半導体チップと前記ダミー半導体チップとの間に介在して、前記第１半導体チップと前記ダミー半導体チップとを取り付ける結合絶縁層と、
前記インターポーザ上で、前記第１半導体チップ、前記１つ以上の第２半導体チップ、前記ダミー半導体チップ、及び前記結合絶縁層を取り囲む成形層と、を含み、
前記ダミー半導体チップは、
冷却流体が流入する流入口と、
前記冷却流体が流出する流出口と、
前記流入口から前記流出口まで延びる冷却チャネルと、を含み、
前記流入口は、前記冷却チャネルを介して前記流出口と連通され、
前記結合絶縁層の上面は、凹凸形状を有することを特徴とする半導体パッケージ。
【請求項16】
前記結合絶縁層の下面は、扁平な形状を有し、
前記結合絶縁層の最上面は、前記冷却チャネルの最下面よりも高い垂直レベルに位置することを特徴とする請求項１５に記載の半導体パッケージ。
前記結合絶縁層の最上面は、前記冷却チャネルの最下面よりも高い垂直レベルに位置することを特徴とする請求項１５に記載の半導体パッケージ。
【請求項17】
前記結合絶縁層は、
前記第１半導体チップの上面全体を覆い、
前記ダミー半導体チップの最下面全体を覆うことを特徴とする請求項１５に記載の半導体パッケージ。
前記第１半導体チップの上面全体を覆い、
前記ダミー半導体チップの最下面全体を覆うことを特徴とする請求項１５に記載の半導体パッケージ。
【請求項18】
前記ダミー半導体チップは、半導体物質からなるベアウェーハの一部分であり、
前記結合絶縁層の最上面は、前記半導体物質のみと当接することを特徴とする請求項１５に記載の半導体パッケージ。
前記結合絶縁層の最上面は、前記半導体物質のみと当接することを特徴とする請求項１５に記載の半導体パッケージ。
【請求項19】
前記１つ以上の第２半導体チップの上面、前記ダミー半導体チップの上面、及び前記成形層の上面は、同一平面をなし、
前記第１半導体チップの上面は、前記成形層の上面よりも低い垂直レベルに位置することを特徴とする請求項１５に記載の半導体パッケージ。
前記第１半導体チップの上面は、前記成形層の上面よりも低い垂直レベルに位置することを特徴とする請求項１５に記載の半導体パッケージ。
【請求項20】
前記結合絶縁層は、加熱されて活性化された複数のパッシベーション層のそれぞれの分子が結合したパッシベーションボンディングが行われて一体をなすことを特徴とする請求項１５に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体パッケージに関し、より詳細には、相異なる種類の半導体チップを１つの半導体パッケージに含めるシステムインパッケージ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）、及びその冷却システムに関する。
【背景技術】
【0002】
最近、電子製品の市場は、ポータブル装置の需要が急激に増加しつつあり、これによって、これらの電子製品に実装される電子部品の小型化及び軽量化が求められつつある。電子部品の小型化及び軽量化のために、これに搭載される半導体パッケージは、その嵩がだんだんと小さくなりながらも大容量のデータを処理することが求められている。このような半導体パッケージに実装される半導体チップの高集積化及び単一パッケージ化が求められている。これによって、半導体パッケージの限られた構造内に半導体チップを効率的に配置するために、システムインパッケージが適用されており、その冷却のための技術が提案されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１４－１２３７３６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、冷却流体を用いて冷却可能な半導体パッケージ及びその冷却システムを提供することにある。
【課題を解決するための手段】
【0005】
上記目的を達成するためになされた本発明の一態様による半導体パッケージは、半導体チップと、前記半導体チップ上に配置されたダミー半導体チップと、前記半導体チップと前記ダミー半導体チップとの間に介在し、前記半導体チップと前記ダミー半導体チップとを取り付ける結合絶縁層と、を含み、前記ダミー半導体チップは、冷却流体が流入する流入口と、前記冷却流体が流出する流出口と、前記流入口から前記流出口まで延びる冷却チャネルと、を含み、前記流入口は、前記冷却チャネルを介して前記流出口と連通され、前記結合絶縁層の上面は、凹凸形状を有することを特徴とする。
【0006】
上記目的を達成するためになされた本発明の他の態様による半導体パッケージは、インターポーザと、前記インターポーザ上に配置された第１半導体チップと、前記インターポーザ上に配置され、前記第１半導体チップと水平方向に離隔して配置された１つ以上の第２半導体チップと、前記第１半導体チップ上に配置されたダミー半導体チップと、前記第１半導体チップと前記ダミー半導体チップとの間に介在して、前記第１半導体チップと前記ダミー半導体チップとを取り付ける結合絶縁層と、を含み、前記ダミー半導体チップは、冷却流体が流入する流入口と、前記冷却流体が流出する流出口と、前記流入口から前記流出口まで延びる冷却チャネルと、を含み、前記流入口は、前記冷却チャネルを介して前記流出口と連通され、前記冷却チャネルの下面は、前記結合絶縁層の上面のうちの少なくとも一部と当接することを特徴とする。
【0007】
上記目的を達成するためになされた本発明のさらに他の態様による半導体パッケージは、パッケージ基板と、前記パッケージ基板上に配置されたインターポーザと、前記インターポーザ上に配置された第１半導体チップと、前記インターポーザ上に配置され、前記第１半導体チップと水平方向に離隔して配置される１つ以上の第２半導体チップと、前記第１半導体チップ上に配置されたダミー半導体チップと、前記第１半導体チップと前記ダミー半導体チップとの間に介在して、前記第１半導体チップと前記ダミー半導体チップとを取り付ける結合絶縁層と、前記インターポーザ上で、前記第１半導体チップ、前記１つ以上の第２半導体チップ、前記ダミー半導体チップ、及び前記結合絶縁層を取り囲む成形層と、を含み、前記ダミー半導体チップは、冷却流体が流入する流入口と、前記冷却流体が流出する流出口と、前記流入口から前記流出口まで延びる冷却チャネルと、を含み、前記流入口は、前記冷却チャネルを介して前記流出口と連通され、前記結合絶縁層の上面は、凹凸形状を有することを特徴とする。
【発明の効果】
【0008】
本発明によれば、半導体パッケージの内部から外部への熱放出能が向上する。また、構造的信頼性が向上する。
【図面の簡単な説明】
【0009】
【図1A】本発明の一実施形態による半導体パッケージの断面図である。
【図1B】本発明の一実施形態による半導体パッケージの平面図である。
【図1C】本発明の一実施形態によるダミー半導体チップの平面図である。
【図2】本発明の一実施形態による半導体パッケージの冷却システムを示す断面図である。
【図3A】本発明の一実施形態による半導体パッケージを示す断面図である。
【図3B】本発明の一実施形態によるダミー半導体チップを示す平面図である。
【図4A】本発明の一実施形態による半導体パッケージを示す断面図である。
【図4B】本発明の一実施形態によるダミー半導体チップを示す平面図である。
【図5】本発明の一実施形態によるダミー半導体チップを示す平面図である。
【図6】本発明の一実施形態によるダミー半導体チップを示す平面図である。
【図7】本発明の一実施形態によるダミー半導体チップを示す平面図である。
【図8】本発明の一実施形態によるダミー半導体チップを示す平面図である。
【図9A】本発明の一実施形態による半導体パッケージの製造方法を示す断面図である。
【図9B】本発明の一実施形態による半導体パッケージの製造方法を示す断面図である。
【図9C】本発明の一実施形態による半導体パッケージの製造方法を示す断面図である。
【図9D】本発明の一実施形態による半導体パッケージの製造方法を示す断面図である。
【図9E】本発明の一実施形態による半導体パッケージの製造方法を示す断面図である。
【発明を実施するための形態】
【0010】
以下、図面を参照して本発明の実施形態を詳細に説明する。図面上の同じ構成要素については同じ参照符号を使い、これらについての重なる説明は省略する。
【0011】
図１Ａは、本発明の一実施形態による半導体パッケージの断面図であり、図１Ｂは、本発明の一実施形態による半導体パッケージの平面図であり、図１Ｃは、本発明の一実施形態によるダミー半導体チップの平面図である。図１Ｂでは、各構成要素間の配置関係を明確に示すために、第１半導体チップ１００、第２半導体チップ２００、ダミー半導体チップ３００、成形層５００、及び補強構造物８００のみを示した。
【0012】
図１Ａ～図１Ｃを参照すれば、半導体パッケージ１０は、第１半導体チップ１００、第２半導体チップ２００、ダミー半導体チップ３００、結合絶縁層４００、成形層５００、インターポーザ６００、パッケージ基板７００、及び補強構造物８００を含む。
【0013】
半導体パッケージ１０は、相異なる機能を果たす第１半導体チップ１００及び第２半導体チップ２００を含む。半導体パッケージ１０は、１つ以上の第１半導体チップ１００と、１つ以上の第２半導体チップ２００を含む。第１及び第２半導体チップ１００及び２００は、第１水平方向（例えば、Ｘ方向）及び／または第２水平方向（例えば、Ｙ方向）に並んで（ｓｉｄｅ ｂｙ ｓｉｄｅ）配置され、インターポーザ６００を介して相互に電気的に連結される。図１Ｂに示すように、１つの第１半導体チップ１００の周りに４つの第２半導体チップ２００が配置される。すなわち、第１半導体チップ１００の上面１００ＴＳの一端に隣接して２つの第２半導体チップ２００が配置され、第１半導体チップ１００の上面１００ＴＳの他端に隣接して２つの第２半導体チップ２００が配置される。
【0014】
本発明で、水平方向（Ｘ方向及び／またはＹ方向）は、パッケージ基板７００の主面（ｍａｉｎ ｓｕｒｆａｃｅ）に平行な方向を意味し、垂直方向（Ｚ方向）は、水平方向（Ｘ方向及び／またはＹ方向）に垂直な方向を意味する。
【0015】
また、本発明で、外部接続端子７５０を除いた、いずれかの構成要素の上面は、垂直方向（Ｚ方向）に離隔した２つの面のうち、外部接続端子７５０から垂直方向（Ｚ方向）により遠く離れた面を意味し、構成要素の下面は、上記構成要素の上面の反対面を意味する。また、外部接続端子７５０の上面は、バンプパッド７４０と外部接続端子７５０とが当接する面を意味する。
【0016】
第１半導体チップ１００は、ロジックチップで構成される。ロジックチップは、内部に複数のロジック素子（図示せず）を含む。ロジック素子は、例えば、ＡＮＤ、ＯＲ、ＮＯＴ、フリップ・フロップなどのロジック回路を含んで、多様な信号処理を行う素子を意味する。一部の実施形態で、ロジック素子は、アナログ信号処理、Ａ／Ｄ変換（Ａｎａｌｏｇ－ｔｏ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｓｉｏｎ）、制御などの信号処理を行う素子である。第１半導体チップ１００は、処理回路を含む。
【0017】
一部の実施形態で、第１半導体チップ１００は、その機能によって、マイクロプロセッサ、グラフィックプロセッサ、信号プロセッサ、ネットワークプロセッサ、チップセット、オーディオコーデック、ビデオコーデック、アプリケーションプロセッサ、システム・オン・チップなどで具現される。
【0018】
第２半導体チップ２００は、揮発性メモリチップ及び／または不揮発性メモリチップで構成される。揮発性メモリチップは、例えば、ＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、ＳＲＡＭ（ｓｔａｔｉｃ ＲＡＭ）、またはＴＲＡＭ（ｔｈｙｒｉｓｔｏｒ ＲＡＭ）である。不揮発性メモリチップは、例えば、フラッシュメモリ、ＭＲＡＭ（ｍａｇｎｅｔｉｃ ＲＡＭ）、ＳＴＴ－ＭＲＡＭ（ｓｐｉｎ－ｔｒａｎｓｆｅｒ ｔｏｒｑｕｅ ＭＲＡＭ）、ＦｅＲＡＭ（ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）、ＰＲＡＭ（ｐｈａｓｅ ｃｈａｎｇｅ ＲＡＭ）、またはＲｅＲＡＭ（ｒｅｓｉｓｔｉｖｅ ＲＡＭ）である。第２半導体チップ２００は、処理回路を含む。
【0019】
一部の実施形態で、第２半導体チップ２００は、互いにデータ併合（ｄａｔａ ｍｅｒｇｉｎｇ）の可能な複数のメモリチップを含むメモリチップレットで構成される。また、第２半導体チップ２００は、高帯域幅メモリ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ：ＨＢＭ）チップを含む。すなわち、第１及び第２半導体チップ１００及び２００を含む半導体パッケージ１０は、ＨＢＭであり、第１半導体チップ１００は、ＨＢＭ制御ダイ（ＨＢＭ ｃｏｎｔｒｏｌｌｅｒ ｄｉｅ）と称し、第２半導体チップ２００は、ＤＲＡＭダイと称する。
【0020】
第１及び第２半導体チップ１００及び２００を構成するそれぞれの構成要素について詳細に説明すると、次の通りである。
【0021】
第１半導体チップ１００は、第１半導体基板１０１、第１半導体配線層１１０、第１接続パッド１４０、及び第１接続部材１５０を含む。
【0022】
第１半導体チップ１００は、単数のスライスで構成され、単数のスライスは、第１半導体基板１０１で構成される。第１半導体基板１０１は、ウェーハであり、互いに対向する活性面及び非活性面を備える。ここで、第１半導体基板１０１の非活性面は、インターポーザ６００からより遠く離隔した第１半導体チップ１００の上面１００ＴＳである。
【0023】
第１半導体基板１０１は、例えば、結晶質シリコン、多結晶質シリコン、または非晶質シリコンを含むシリコン（Ｓｉ）ウェーハである。または、第１半導体基板１０１は、ゲルマニウム（Ｇｅ）のような半導体元素、またはＳｉＣ（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ）、ＧａＡｓ（ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ）、ＩｎＡｓ（ｉｎｄｉｕｍ ａｒｓｅｎｉｄｅ）、及びＩｎＰ（ｉｎｄｉｕｍ ｐｈｏｓｐｈｉｄｅ）のような化合物半導体を含む。
【0024】
一方、第１半導体基板１０１は、ＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）構造を有する。例えば、第１半導体基板１０１は、ＢＯＸ層（ｂｕｒｉｅｄ ｏｘｉｄｅ ｌａｙｅｒ）を含む。一部の実施形態で、第１半導体基板１０１は、導電領域、例えば、不純物がドーピングされたウェルまたは不純物がドーピングされた構造物を含む。また、第１半導体基板１０１は、ＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）構造のような多様な素子分離構造を有する。
【0025】
第１半導体配線層１１０は、第１半導体基板１０１の活性面上に配置され、第１半導体配線層１１０上の第１接続パッド１４０と電気的に連結される。第１半導体配線層１１０は、第１接続パッド１４０を介して第１接続部材１５０と電気的に連結される。第１接続パッド１４０は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、白金（Ｐｔ）、及び金（Ａｕ）のうちの少なくとも１つを含む。
【0026】
第１接続部材１５０は、第１半導体チップ１００とインターポーザ６００とを電気的に連結する。第１接続部材１５０は、第１接続パッド１４０に取り付けられるハンダボールである。ハンダボールを構成する物質は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、スズ（Ｓｎ）、及びアルミニウム（Ａｌ）のうちの少なくとも１つを含む。一部の実施形態で、ハンダボールは熱圧着接続及び超音波接続のうちのいずれか１つの方法によって第１接続パッド１４０に連結され、熱圧着接続及び超音波接続方法を混合した熱音波（ｔｈｅｒｍｏ ｓｏｎｉｃ）接続方法によって第１接続パッド１４０に連結されることもある。
【0027】
第１半導体チップ１００は、第１接続部材１５０を通じて、第１半導体チップ１００の動作のための制御信号、電源信号、及び接地信号のうちの少なくとも１つを外部から提供されるか、第１半導体チップ１００に保存されるデータ信号を外部から提供されるか、または第１半導体チップ１００に保存されたデータを外部に提供する。
【0028】
第２半導体チップ２００は、第２半導体基板２０１、第２半導体配線層２１０、上部接続パッド２２０、貫通電極２３０、下部接続パッド２４０、及び第２接続部材２５０を含む。
【0029】
第２半導体チップ２００は、複数のスライスで構成され、複数のスライスのそれぞれは、第２半導体基板２０１で構成される。複数の第２半導体基板２０１は、チップスタックを構成し、垂直方向（Ｚ方向）に積層される。複数の第２半導体基板２０１は、実質的に同一である。すなわち、第２半導体チップ２００は、複数のスライスのそれぞれがメモリチップとして動作し、互いにデータ併合自在に積層された構造を有する。
【0030】
複数の第２半導体基板２０１のそれぞれは、互いに対向する活性面及び非活性面を有する。ここで、複数の第２半導体基板２０１のうち最上層の非活性面は、成形層５００から露出される第２半導体チップ２００の上面２００ＴＳである。複数の第２半導体基板２０１のうち最上層を除いた残りの第２半導体基板２０１は、これらを貫通する貫通電極２３０を含む。貫通電極２３０は、例えば、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）である。さらに他の実施形態で、すべての複数の第２半導体基板２０１は、これらを貫通する貫通電極２３０を含む。
【0031】
上部接続パッド２２０及び下部接続パッド２４０は、貫通電極２３０と上下部で電気的に連結される。また、下部接続パッド２４０は、第２半導体基板２０１の活性面上の第２半導体配線層２１０と電気的に連結される。第２半導体配線層２１０は、下部接続パッド２４０を介して第２接続部材２５０と電気的に連結される。
【0032】
複数の第２半導体基板２０１のうち、最下層と接触する第２接続部材２５０は、第２半導体チップ２００とインターポーザ６００とを電気的に連結する。第２接続部材２５０は、下部接続パッド２４０に取り付けられるハンダボールである。
【0033】
第２半導体チップ２００は、第２接続部材２５０を通じて、第２半導体チップ２００の動作のための制御信号、電源信号、及び接地信号のうちの少なくとも１つを外部から提供されるか、第２半導体チップ２００に保存されるデータ信号を外部から提供されるか、または第２半導体チップ２００に保存されたデータを外部に提供する。
【0034】
第１半導体チップ１００上には、ダミー半導体チップ３００が積層される。ダミー半導体チップ３００は、ダミー基板３０１、冷却流体（図２のＣＴ）が流入する流入口３２０、冷却流体（図２のＣＴ）が流出する流出口３３０、及び流入口３２０から流出口３３０まで延びた冷却チャネル３４０をさらに含む。冷却チャネル３４０は、冷却流体（図２のＣＴ）が流動する内部チャネルを提供する。冷却流体（図２のＣＴ）は、ダミー半導体チップ３００の内部チャネルである冷却チャネル３４０を通じて流動して、第１半導体チップ１００を冷却する。
【0035】
ダミー半導体チップ３００は、単数のスライスで構成され、単数のスライスは、ダミー基板３０１で構成される。ダミー基板３０１は、例えば、シリコンのような半導体物質を含む。一部の実施形態で、ダミー半導体チップ３００は、半導体物質のみからなる。例えば、ダミー半導体チップ３００は、ベアウェーハの一部分である。他の実施形態で、ダミー半導体チップ３００は、複数のスライスで構成される。
【0036】
ダミー半導体チップ３００の上面３００ＴＳは、扁平な形状を有し、ダミー半導体チップ３００の下面３００ＢＳは、凹凸形状を有する。ダミー半導体チップ３００の上面３００ＴＳは、第２半導体チップ２００の上面２００ＴＳ及び成形層５００の上面５００ＴＳと同一平面をなす。ダミー半導体チップ３００の下面３００ＢＳは、冷却チャネル３４０が配置されて凹凸形状を有する。ダミー半導体チップ３００の垂直厚さは、第１半導体チップ１００の垂直厚さ及び第２半導体チップ２００の垂直厚さよりも厚い。
【0037】
冷却流体（図２のＣＴ）は、ダミー半導体チップ３００の流入口３２０を通じて冷却チャネル３４０に流入する。また、冷却流体（図２のＣＴ）は、冷却チャネル３４０を通過して流出口３３０に流動する。流入口３２０及び流出口３３０は、冷却チャネル３４０上に提供される。例えば、冷却チャネル３４０は、第１レベルに位置し、流入口３２０及び流出口３３０は、第１レベルよりも高い垂直レベルを有する第２レベルに位置する。
【0038】
図１Ｃでは、例示的に、流入口３２０及び流出口３３０のそれぞれの平面断面の形状が円形であると示されているが、本発明の技術的思想はこれに限定されるものではない。例えば、流入口３２０及び／または流出口３３０のそれぞれの平面断面の形状は、楕円形、多角形、及び／または非定形を有する。
【0039】
図１Ｂ及び図１Ｃに示すように、冷却チャネル３４０は、半導体パッケージ１０の第１半導体チップ１００に垂直方向（Ｚ方向）に重なる。上述したように、半導体パッケージ１０が動作する時、ロジックチップである第１半導体チップ１００で発生する熱の量が、メモリチップである第２半導体チップ２００で発生する熱の量よりも多い。よって、第１半導体チップ１００上にダミー半導体チップ３００を配置して、第１半導体チップ１００で発生する熱を効率的に半導体パッケージ１０の外部に放出することができる。
【0040】
平面的な視点で、ダミー半導体チップ３００は、第１半導体チップ１００と垂直方向（Ｚ方向）に重なり、第２半導体チップ２００とは水平方向（Ｘ方向及び／またはＹ方向）に離隔する。
【0041】
また、図１Ｂ及び図１Ｃに示すように、流出口３３０は、流入口３２０よりも第１半導体チップ１００の上面１００ＴＳの中心及び／またはダミー半導体チップ３００の上面３００ＴＳの中心により隣接する。例えば、流出口３３０は、平面的視点で、第１半導体チップ１００の中心及び／またはダミー半導体チップ３００の中心に垂直方向（Ｚ方向）に重なるように位置し、流入口３２０は、平面的視点で、第１半導体チップ１００のエッジ及び／またはダミー半導体チップ３００のエッジに隣接して配置される。例えば、流入口３２０は、平面的視点で、第１半導体チップ１００の中心及び／またはダミー半導体チップ３００の中心から、水平方向（Ｘ方向及び／またはＹ方向）に離隔して配置される。
【0042】
例えば、平面的視点で、冷却チャネル３４０は、第１半導体チップ１００の上面１００ＴＳから直線的に延びた単一のチャネルである。例えば、冷却チャネル３４０は、第１半導体チップ１００上で第１水平方向（Ｘ方向）に直線的に延び、互いに第２水平方向（Ｙ方向）に離隔した複数の第１サブチャネルと、第１半導体チップ１００上で第２水平方向（Ｙ方向）に直線的に延び、互いに第１水平方向（Ｘ方向）に離隔した複数の第２サブチャネルとを含む。複数の第１サブチャネルのそれぞれの一側は、複数の第２サブチャネルのうちの少なくとも１つの第２サブチャネルの一側と連結される。また、複数の第２サブチャネルのそれぞれの一側は、複数の第１サブチャネルのうちの少なくとも１つの第１サブチャネルの一側と連結される。すなわち、冷却チャネル３４０の全部は、第１半導体チップ１００と垂直方向（Ｚ方向）に重なる。
【0043】
ダミー半導体チップ３００の下面３００ＢＳ上には、結合絶縁層４００が形成される。結合絶縁層４００は、第１半導体チップ１００とダミー半導体チップ３００との間に介在する。結合絶縁層４００は、第１半導体チップ１００の上面１００ＴＳ及びダミー半導体チップ３００の下面３００ＢＳの少なくとも一部を覆う。例示的な実施形態で、結合絶縁層４００は、第１半導体チップ１００の上面１００ＴＳ及びダミー半導体チップ３００の最下面の全部を覆う。すなわち、結合絶縁層４００の下面及び結合絶縁層４００の最上面は、半導体物質のみと当接する。例示的な実施形態で、結合絶縁層４００は、第１半導体チップ１００の上面１００ＴＳ及び／またはダミー半導体チップ３００の最下面の少なくとも一部は覆わない。
【0044】
結合絶縁層４００は、第１半導体チップ１００の上面１００ＴＳ及びダミー半導体チップ３００の下面３００ＢＳに、それぞれパッシベーション層を別途に形成した後、互いに対向するパッシベーション層が、プラズマ処理及び／またはウェット処理されて活性化され、パッシベーション層のそれぞれの分子の結合により一体をなすように、パッシベーションボンディングが行われて形成される。結合絶縁層４００を形成する過程は、図９Ａ及び図９Ｂで詳細に説明する。結合絶縁層４００は、酸素リッチな層（ｏｘｉｄｅ－ｒｉｃｈ ｌａｙｅｒ）である。
【0045】
ダミー基板３０１の下面には、半導体物質のみが露出する。よって、結合絶縁層４００の最上面は、半導体物質のみと当接する。また、結合絶縁層４００の内部には、金属パッド及び金属バンプが配置されない。さらに他の実施形態で、結合絶縁層４００の内部には、金属パッド及び／または金属バンプが配置される。
【0046】
結合絶縁層４００の下面は、第１半導体チップ１００の上面１００ＴＳと当接し、結合絶縁層４００の上面は、ダミー半導体チップ３００の下面３００ＢＳの少なくとも一部と当接する。結合絶縁層４００の上面のうちの少なくとも一部には、冷却チャネル３４０が当接する。結合絶縁層４００の上面は、凹凸形状を有し、結合絶縁層４００の下面は、扁平な形状を有する。
【0047】
結合絶縁層４００の最上面は、冷却チャネル３４０の最下面よりも高い垂直レベルに位置する。また、結合絶縁層４００の最上面は、冷却チャネル３４０の最下面よりも高い垂直レベルに位置する。冷却チャネル３４０と垂直方向（Ｚ方向）に重なる結合絶縁層４００の厚さは、冷却チャネル３４０から水平方向（Ｘ方向及び／またはＹ方向）に離隔した結合絶縁層４００の厚さよりも薄い。すなわち、冷却チャネル３４０と垂直方向（Ｚ方向）に重なる部分の結合絶縁層４００の厚さは、冷却チャネル３４０から水平方向（Ｘ方向及び／またはＹ方向）に離隔した部分の結合絶縁層４００の厚さよりも薄い。
【0048】
結合絶縁層４００は、第１半導体チップ１００及びダミー半導体チップ３００のそれぞれと垂直方向（Ｚ方向）に整列される。例えば、結合絶縁層４００の側壁４００ＳＳは、第１半導体チップ１００の側壁１００ＳＳ及びダミー半導体チップ３００の側壁３００ＳＳと垂直方向（Ｚ方向）に整列されて、同一平面（ｃｏｐｌａｎａｒ）をなす。
【0049】
結合絶縁層４００は、冷却流体（図２のＣＴ）が第１半導体チップ１００、第２半導体チップ２００、及び／または成形層５００に浸透することを防止する。すなわち、結合絶縁層４００は、冷却流体（図２のＣＴ）が第１半導体チップ１００、第２半導体チップ２００、及び／または成形層５００に吸収または吸着されることを防止するように構成される。
【0050】
結合絶縁層４００が、第１半導体チップ１００の上面１００ＴＳ及びダミー半導体チップ３００の下面３００ＢＳの少なくとも一部を覆うように形成された場合、第１半導体チップ１００で発生した熱は、結合絶縁層４００を通じて効果的に冷却流体（図２のＣＴ）に伝達される。
【0051】
結合絶縁層４００は、ＳｉＯ、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯ、及び高分子物質のうちのいずれか１つの物質からなる。高分子物質は、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＩ（Ｐｏｌｙｉｍｉｄｅ）、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、シリコン、アクリレート、またはエポキシである。例えば、結合絶縁層４００は、シリコン酸化物からなる。結合絶縁層４００は、例えば、約１００ｎｍ～約１０μｍの厚さを有する。
【0052】
成形層５００は、第１半導体チップ１００、第２半導体チップ２００、及びダミー半導体チップ３００を取り囲む。具体的に、成形層５００は、第１半導体チップ１００、第２半導体チップ２００、及びダミー半導体チップ３００のそれぞれの側壁に沿って延び、第１半導体チップ１００、第２半導体チップ２００、及びダミー半導体チップ３００のそれぞれの側壁を覆う。また、成形層５００は、第１及び第２半導体チップ１００及び２００のそれぞれの下面に沿って延び、第１及び第２半導体チップ１００及び２００のそれぞれの下面を覆う。ここで、成形層５００は、第２半導体チップ２００の上面２００ＴＳ及びダミー半導体チップ３００の上面３００ＴＳを覆わない。これによって、成形層５００の上面５００ＴＳは、第２半導体チップ２００の上面２００ＴＳ及びダミー半導体チップ３００の上面３００ＴＳと同一平面上に位置する。
【0053】
例えば、成形層５００の上面５００ＴＳは、第１半導体チップ１００の上面１００ＴＳよりも高い垂直レベルに位置する。すなわち、第２半導体チップ２００の上面２００ＴＳは、第１半導体チップ１００の上面１００ＴＳよりも高い垂直レベルに位置する。
【0054】
成形層５００は、第１半導体チップ１００、第２半導体チップ２００、及びダミー半導体チップ３００を、衝撃及び汚染などの外部影響から保護することができる。例えば、成形層５００は、エポキシモールドコンパウンド（ｅｐｏｘｙ ｍｏｌｄ ｃｏｍｐｏｕｎｄ）またはレジンなどからなる。成形層５００は、コンプレッションモールディング、ラミネーション、またはスクリーン印刷などの工程によって形成される。
【0055】
インターポーザ６００は、第１及び第２半導体チップ１００及び２００の下部に配置され、第１半導体チップ１００と第２半導体チップ２００とを互いに電気的に連結する。一部の実施形態で、インターポーザ６００は、シリコン基板６０１で構成され、シリコン基板６０１の上部に配置される再配線構造体６２０を含む。また、インターポーザ６００は、再配線構造体６２０と電気的に連結されてシリコン基板６０１を貫通するインターポーザ貫通電極６３０、シリコン基板６０１の下部に配置されてインターポーザ貫通電極６３０と電気的に連結される接続パッド６４０、及び接続パッド６４０に取り付けられる内部接続端子６５０を含む。
【0056】
パッケージ基板７００は、インターポーザ６００の下部に配置される。パッケージ基板７００は、印刷回路基板、ウェーハ基板、セラミックス基板、ガラス基板などに基づいて形成される。例示的な実施形態で、パッケージ基板７００は、印刷回路基板である。パッケージ基板７００は、ボディ部７０１の下面に配置されるバンプパッド７４０、及びバンプパッド７４０に取り付けられる外部接続端子７５０を含む。半導体パッケージ１０は、外部接続端子７５０を通じて、半導体パッケージ１０が搭載される外部電子機器のメインボードまたはシステムボードなどに電気的に連結される。
【0057】
アンダーフィルＵＦは、インターポーザ６００とパッケージ基板７００との間に形成される。アンダーフィルＵＦは、インターポーザ６００とパッケージ基板７００との間に介在して、内部接続端子６５０を取り囲む。アンダーフィルＵＦは、例えば、エポキシ樹脂からなる。一部の実施形態で、アンダーフィルＵＦではない非伝導性フィルム（ｎｏｎ－ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ、ＮＣＦ）が形成されることもある。
【0058】
補強構造物８００は、パッケージ基板７００上に配置され、パッケージ基板７００の上面の外郭部分上に配置される。補強構造物８００は、第１半導体チップ１００、第２半導体チップ２００、及びダミー半導体チップ３００から水平方向（Ｘ方向及び／またはＹ方向）に離隔する。補強構造物８００は、第１半導体チップ１００、第２半導体チップ２００、及びダミー半導体チップ３００と垂直方向（Ｚ方向）に重畳しない。補強構造物８００は、平面的に、すなわち、トップビューで、第１半導体チップ１００、第２半導体チップ２００、ダミー半導体チップ３００、及び成形層５００の周りを取り囲む。すなわち、補強構造物８００は、第１半導体チップ１００、第２半導体チップ２００、ダミー半導体チップ３００、及び成形層５００を取り囲む方形のリング状を有する。また、平面的視点で、補強構造物８００は、パッケージ基板７００の４つの端に当接して延びる。補強構造物８００は、パッケージ基板７００の４つの端のそれぞれに沿って延びる４つの側壁が互いに連結される形状を有する。補強構造物８００は、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、及び／またはステンレス・スチール（ＳＵＳ）などの金属物質を含む。補強構造物８００は、第１及び第２半導体チップ１００及び２００、ダミー半導体チップ３００、並びにインターポーザ６００から離隔して空の空間ＶＡを形成する。すなわち、第１及び第２半導体チップ１００及び２００、ダミー半導体チップ３００、並びにインターポーザ６００は、補強構造物８００が提供する空の空間ＶＡに収容される。
【0059】
本発明による半導体パッケージ１０は、第１半導体チップ１００とダミー半導体チップ３００との間に結合絶縁層４００が介在するため、第１半導体チップ１００とダミー半導体チップ３００との付着力が増大して構造的信頼性が向上し、第１半導体チップ１００からダミー半導体チップ３００への熱伝達が向上して、半導体パッケージ１０の内部から外部への熱放出能が向上する。
【0060】
本発明による半導体パッケージ１０は、第１半導体基板１０１上の第１パッシベーション層（図９Ａの１６０）とダミー基板３０１上の第２パッシベーション層（図９Ａの３７０）とをプラズマ処理及び／またはウェット処理して互いにボンディングする、パッシベーションボンディングによって、結合絶縁層４００を形成する。結合絶縁層４００がパッシベーションボンディング方式で形成されるので、結合絶縁層４００は防水効果に優れ、構造的信頼性が向上する。
【0061】
【0062】
図２を参照すれば、冷却システムＣＳは、半導体パッケージ１０の上部に提供され、冷却流体ＣＴ、水冷ポンプ９１０、及び熱放散器９２０を含む。
【0063】
冷却流体ＣＴは、超純水をベースとする。冷却流体ＣＴは、超純水及び各種添加剤を含む。添加剤は、例えば、界面活性剤、腐食抑制剤、不凍液、熱伝導性を有するナノ粒子などを含む。
【0064】
水冷ポンプ９１０は、ダミー半導体チップ３００の流入口３２０に連結され、熱放散器９２０は、ダミー半導体チップ３００の流出口３３０に連結される。水冷ポンプ９１０及び熱放散器９２０は、それぞれパイピングシステムを通じて、ダミー半導体チップ３００の流入口３２０及び流出口３３０にそれぞれ連結される。
【0065】
冷却システムＣＳの動作過程を具体的に説明すれば、次の通りである。図２で矢印は、冷却流体ＣＴの移動経路を概略的に示す。先ず、水冷ポンプ９１０から提供された冷却流体ＣＴは、ダミー半導体チップ３００の流入口３２０に流入する。次いで、冷却流体ＣＴは、ダミー半導体チップ３００の冷却チャネル３４０に沿って流動して、流出口３３０に連結された熱放散器９２０に回収される。
【0066】
一般的に、半導体パッケージ１０が動作する間に内部温度が上昇する。この場合、第１半導体チップ１００の内部温度は、ダミー半導体チップ３００の温度及び冷却流体ＣＴの温度よりもさらに高い。よって、冷却流体ＣＴが冷却チャネル３４０に提供されれば、第１半導体チップ１００と冷却流体ＣＴとの間に熱交換が発生する。熱交換の結果として、第１半導体チップ１００の内部温度は低くなり、冷却流体ＣＴの温度は高くなる。温度が高くなった冷却流体ＣＴは、第１半導体チップ１００の冷却に再び用いられる前に、熱放散器９２０によって冷却される。
【0067】
最近、電子製品の市場は、ポータブル装置の需要が急激に増加しつつあり、これによって、これらの電子製品に実装される電子部品の小型化及び軽量化が求められつつある。電子部品の小型化及び軽量化のために、これに搭載される半導体パッケージは、その嵩がだんだんと小さくなりながらも大容量のデータを処理することが求められている。このような半導体パッケージに実装される半導体チップの高集積化及び単一パッケージ化が求められている。これによって、半導体パッケージの限られた構造内に半導体チップを効率的に配置するために、システムインパッケージが適用されている。但し、速い応答速度及び大容量を有する半導体パッケージの場合、半導体パッケージの限られた構造のため、過熱及び熱疲労（ｔｈｅｒｍａｌ ｆａｔｉｇｕｅ）による問題はさらに深刻になっている。
【0068】
例示的な実施形態による半導体パッケージ１０は、第１半導体チップ１００の上部に水冷式の冷却装置を連結するように設計して、第１半導体チップ１００の冷却が、冷却流体ＣＴを用いた直接冷却によって実現されるようにしながら、結合絶縁層４００が第１半導体チップ１００とダミー半導体チップ３００との間に介在して、優れた防水性能を確保することができる。また、相対的に温度の高い第１半導体チップ１００上にダミー半導体チップ３００を配置して、効率的に第１半導体チップ１００の温度を下げることができる。
【0069】
【0070】
図３Ａ及び図３Ｂを参照すれば、半導体パッケージ１０ａは、第１半導体チップ１００、第２半導体チップ２００、ダミー半導体チップ３００ａ、成形層５００、インターポーザ６００、パッケージ基板７００、及び補強構造物８００を含む。図３の半導体パッケージ１０ａの第１半導体チップ１００、第２半導体チップ２００、成形層５００、インターポーザ６００、パッケージ基板７００、及び補強構造物８００は、図１Ａの半導体パッケージ１０の第１半導体チップ１００、第２半導体チップ２００、成形層５００、インターポーザ６００、パッケージ基板７００、及び補強構造物８００と実質的に等しいので、ここでは、ダミー半導体チップ３００ａについて説明する。
【0071】
ダミー半導体チップ３００ａは、流入口３２０、流出口３３０、及び冷却チャネル３４０のそれぞれの（あるいは少なくとも１つの）内側壁上に形成されるバリア層３５０をさらに含む。バリア層３５０は、流入口３２０、流出口３３０、及び冷却チャネル３４０のそれぞれの（あるいは少なくとも１つの）内側壁に沿ってコンフォーマルに延びる。バリア層３５０は、流入口３２０、流出口３３０、及び冷却チャネル３４０のそれぞれの内側壁を覆う。
【0072】
バリア層３５０は、冷却流体ＣＴがダミー基板３０１の内部に浸透することを防止する。すなわち、バリア層３５０は、冷却流体ＣＴがダミー基板３０１に吸収または吸着されることを防止する。バリア層３５０は、金属、シリコン（Ｓｉ）などの防水性を有する物質を含む。例えば、バリア層３５０は、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、またはこれらの組み合わせを含む。例えば、バリア層３５０は、チタン（Ｔｉ）を含む第１層と、銅（Ｃｕ）、ニッケル（Ｎｉ）、及びシリコン（Ｓｉ）のうちの少なくとも１つを含む第２層を含む。
【0073】
また、バリア層３５０は、金属のように熱伝導性の優れた物質を含み、冷却流体ＣＴを用いた第１半導体チップ１００の冷却を容易に行える。バリア層３５０を介して、冷却流体ＣＴとダミー半導体チップ３００ａとは、互いに熱交換する。バリア層３５０は、例えば、約１００ｎｍ～約１０μｍの厚さを有する。
【0074】
【0075】
図４Ａ及び図４Ｂを参照すれば、ダミー半導体チップ３００ｂは、ダミー半導体基板３０１、流入口３２０、流出口３３０、冷却チャネル３４０、及びダミー貫通電極３６０を含む。図４Ａ及び図４Ｂのダミー半導体チップ３００ｂのダミー半導体基板３０１、流入口３２０、流出口３３０、及び冷却チャネル３４０は、図１Ａのダミー半導体チップ３００のダミー半導体基板３０１、流入口３２０、流出口３３０、及び冷却チャネル３４０と実質的に等しいので、ここでは、ダミー貫通電極３６０についてのみ説明する。
【0076】
ダミー貫通電極３６０は、ダミー半導体基板３０１を垂直方向（Ｚ方向）に貫通して形成される。例えば、ダミー貫通電極３６０は、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）である。ダミー貫通電極３６０は、熱伝導度の高い物質を含む。例えば、ダミー貫通電極３６０の熱伝導度は、ダミー半導体基板３０１の熱伝導度よりも高い。例えば、ダミー貫通電極３６０は、金属を含む。
【0077】
ダミー貫通電極３６０の下面は、冷却チャネル３４０と当接し、ダミー貫通電極３６０の上面は、ダミー半導体チップ３００ｂの上面３００ｂＴＳと同一垂直レベルに位置する。ダミー貫通電極３６０は、冷却チャネル３４０の冷却流体ＣＴが、ダミー半導体チップ３００ｂの外部と容易に熱交換するようにする。すなわち、ダミー貫通電極３６０は、冷却チャネル３４０の冷却流体ＣＴが、半導体パッケージ１０ｂの外部と容易に熱交換するようにする。すなわち、ダミー貫通電極３６０は、冷却流体ＣＴを用いた第１半導体チップ１００の冷却を容易にする。
【0078】
平面的視点で、ダミー貫通電極３６０は、冷却チャネル３４０と垂直方向（Ｚ方向）に重なる。ダミー貫通電極３６０は、流入口３２０及び流出口３３０のそれぞれから水平方向（Ｘ方向及び／またはＹ方向）に離隔する。他の実施形態で、ダミー貫通電極３６０のうちの少なくとも１つは、冷却チャネル３４０と垂直方向（Ｚ方向）に重畳せず、水平方向（Ｘ方向及び／またはＹ方向）に離隔する。
【0079】
【0080】
図５を参照すれば、ダミー半導体チップ３００ｃは、流入口３２０、流出口３３０、冷却チャネル３４０、バリア層３５０、及びダミー貫通電極３６０を含む。バリア層３５０は、流入口３２０、流出口３３０、及び冷却チャネル３４０のそれぞれの内側壁に沿ってコンフォーマルに延びる。バリア層３５０は、流入口３２０、流出口３３０、及び冷却チャネル３４０のそれぞれの（あるいは少なくとも１つの）内側壁を覆う。バリア層３５０は、流入口３２０、流出口３３０、及び冷却チャネル３４０のそれぞれの（あるいは少なくとも１つの）内側壁を覆う。ダミー貫通電極３６０は、ダミー半導体基板３０１を垂直方向（Ｚ方向）に貫通して形成される。平面的視点で、ダミー貫通電極３６０は、冷却チャネル３４０と垂直方向（Ｚ方向）に重なる。ダミー貫通電極３６０は、流入口３２０及び流出口３３０のそれぞれから水平方向（Ｘ方向及び／またはＹ方向）に離隔する。さらに他の実施形態で、ダミー貫通電極３６０のうちの少なくとも１つは、冷却チャネル３４０と垂直方向（Ｚ方向）に重畳せず、水平方向（Ｘ方向及び／またはＹ方向）に離隔する。
【0081】
図６は、本発明の一実施形態によるダミー半導体チップを示す平面図である。図１Ａ～図２を共に参照して説明する。図６では、流入口３２０及び流出口３３０の配置関係を明確に示すために、冷却チャネル３４０は省略する。
【0082】
図６を参照すれば、ダミー半導体チップ３００ｄは、複数の流入口３２０及び複数の流出口３３０を含む。平面的視点で、複数の流入口３２０は、第１半導体チップ１００及びダミー半導体チップ３００ｄのそれぞれのエッジに隣接して配置され、複数の流出口３３０は、第１半導体チップ１００及びダミー半導体チップ３００ｄのそれぞれの中心に隣接して配置される。
【0083】
冷却流体ＣＴは、複数の流入口３２０のそれぞれを通じて冷却チャネル３４０に提供される。また、冷却流体ＣＴは、複数の流出口３３０を通じてダミー半導体チップ３００ｄの外部に放出される。
【0084】
複数の流入口３２０及び複数の流出口３３０の配置位置は、これに限定されるものではない。例えば、さらに他の実施形態で、複数の流入口３２０は、第１半導体チップ１００及びダミー半導体チップ３００ｄのそれぞれの中心に隣接して配置され、複数の流出口３３０は、第１半導体チップ１００及びダミー半導体チップ３００ｄのそれぞれのエッジに隣接して配置される。
【0085】
たとえ図６には図示されていないにしても、冷却チャネル３４０は、複数の流入口３２０及び複数の流出口３３０と連結して形成される。例えば、冷却チャネル３４０は、複数の流入口３２０及び複数の流出口３３０と垂直方向（Ｚ方向）に重なる。
【0086】
【0087】
図７を参照すれば、ダミー半導体チップ３００ｅは、第１半導体チップ１００の上面１００ＴＳから蛇行状に（ｓｅｒｐｅｎｔｉｎｅ）延びた単一のチャネルである、冷却チャネル３４０ａを含む。例えば、冷却チャネル３４０ａは、第１半導体チップ１００上で第２水平方向（Ｙ方向）に直線的に延びた第１サブチャネル、第１半導体チップ１００上で第１水平方向（Ｘ方向）に直線的に延び、互いに第２水平方向（Ｙ方向）に離隔した複数の第２サブチャネル、及び第１サブチャネルと複数の第２サブチャネルとを連結するための連結チャネルを含む。
【0088】
【0089】
図８を参照すれば、ダミー半導体チップ３００ｆは、第１半導体チップ１００の上面１００ＴＳから螺旋状に延びる冷却チャネル３４０ｂを含む。平面的視点で、流入口３２０及び流出口３３０は、冷却チャネル３４０ｂと垂直方向（Ｚ方向）に重なる。
【0090】
以上、図１Ｃ、図６～図８で、流入口３２０、流出口３３０、及び冷却チャネル３４０、３４０ａ、３４０ｂの多様な形状及び配置位置について説明したが、本発明の技術的思想は、これらに限定されるものではない。例えば、流入口３２０及び／または流出口３３０は、複数で提供され、流入口３２０及び／または流出口３３０のそれぞれの配置位置は、多様に変形される。また、冷却チャネル３４０、３４０ａ、３４０ｂは、複数で提供され、冷却チャネル３４０、３４０ａ、３４０ｂの配置位置及び形状は、多様に変形される。例えば、平面的視点で、第１半導体チップ１００のホットスポットに隣接して、冷却チャネル３４０、３４０ａ、３４０ｂが形成される。
【0091】
図９Ａ～図９Ｅは、本発明の一実施形態による半導体パッケージの製造方法を示す断面図である。以下、図９Ａ～図９Ｅを参照して、図１Ａ～図１Ｃを参照して説明した半導体パッケージ１０の製造方法と、図２の半導体パッケージ１０の冷却システムＣＳを構成する方法を説明する。
【0092】
図９Ａ及び図９Ｂを参照すれば、第１半導体チップ１００とダミー半導体チップ３００が用意される。第１半導体チップ１００及びダミー半導体チップ３００は、相異なる機能を果たす。第１半導体チップ１００は、ロジックチップで構成されて、多様な信号処理を行う。ダミー半導体チップ３００は、流入口３２０、流出口３３０、及び冷却チャネル３４０を含み、第１半導体チップ１００で発生した熱を効率的に半導体パッケージ１０の外部に排出する。
【0093】
第１半導体チップ１００は、第１半導体基板１０１、第１半導体配線層１１０、第１接続パッド１４０、第１接続部材１５０、及び第１パッシベーション層１６０を含む。第１パッシベーション層１６０は、第１半導体基板１０１の上面に形成される。第１パッシベーション層１６０は、第１半導体基板１０１の上面１０１ＴＳを覆い、ほぼ同じ厚さを有するように、平坦な上面及び下面を有する。例えば、第１パッシベーション層１６０は、第１半導体基板１０１の上面１０１ＴＳの全部を覆うこともある。
【0094】
ダミー半導体チップ３００は、ダミー基板３０１、流入口３２０、流出口３３０、冷却チャネル３４０、及び第２パッシベーション層３７０を含む。第２パッシベーション層３７０は、ダミー基板３０１の下面３０１ＢＳに形成される。例えば、第２パッシベーション層３７０は、冷却チャネル３４０から水平方向（Ｘ方向及び／またはＹ方向）に離隔して配置される。第２パッシベーション層３７０は、冷却チャネル３４０と垂直方向（Ｚ方向）に重畳しない。
【0095】
第１及び第２パッシベーション層１６０及び３７０は、ＳｉＯ、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯ、及び高分子物質のうちのいずれか１つの物質からなる。高分子物質は、ＢＣＢ、ＰＩ、ＰＢＯ、シリコン、アクリレート、またはエポキシである。例えば、第１及び第２パッシベーション層１６０及び３７０は、シリコン酸化物からなる。
【0096】
第１及び第２パッシベーション層１６０及び３７０のそれぞれは、第１半導体基板１０１の上面１０１ＴＳ及びダミー基板３０１の下面３０１ＢＳに、化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）、物理気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）、原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、及び／またはプラズマ強化化学気相蒸着（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）方法によって形成される。
【0097】
次いで、第１及び第２パッシベーション層１６０及び３７０をプラズマ処理及び／またはウェット処理する。第１及び第２パッシベーション層１６０及び３７０がプラズマ処理及び／またはウェット処理される場合、第１及び第２パッシベーション層１６０及び３７０のそれぞれで拡散、化学反応及び分子間結合が誘導されて、第１及び第２パッシベーション層１６０及び３７０が互いに結合する。例えば、第１及び第２パッシベーション層１６０及び３７０をプラズマ処理及び／またはウェット処理する場合、第１及び第２パッシベーション層１６０及び３７０のそれぞれで不完全に結合されたダングリング・ボンドが形成される。第１及び第２パッシベーション層１６０及び３７０のそれぞれのダングリング・ボンドが互いに結合し、第１及び第２パッシベーション層１６０及び３７０が結合して、結合絶縁層４００が生成される。例えば、第１パッシベーション層１６０の上面の－ＯＨ作用基と、第２パッシベーション層３７０の下面の－ＯＨ作用基とは、水素結合によりボンディングされる。この場合、結合絶縁層４００は、酸素リッチな層である。
【0098】
結合された第１及び第２パッシベーション層１６０及び３７０は、一体に結合絶縁層４００を形成する。よって、第１半導体チップ１００とダミー半導体チップ３００との間に、結合絶縁層４００が形成される。
【0099】
結合絶縁層４００の下面は、第１半導体チップ１００の上面１００ＴＳと当接し、結合絶縁層４００の上面は、ダミー半導体チップ３００の下面３００ＢＳの少なくとも一部と当接する。結合絶縁層４００の上面のうちの少なくとも一部には、冷却チャネル３４０が当接する。結合絶縁層４００の上面は、凹凸形状を有し、結合絶縁層４００の下面は、扁平な形状を有する。
【0100】
結合絶縁層４００の最上面は、冷却チャネル３４０の最下面よりも高い垂直レベルに位置する。また、結合絶縁層４００の最上面は、ダミー半導体チップ３００の最下面よりも高い垂直レベルに位置する。冷却チャネル３４０と垂直方向（Ｚ方向）に重なる結合絶縁層４００の厚さは、冷却チャネル３４０から水平方向（Ｘ方向及び／またはＹ方向）に離隔した結合絶縁層４００の厚さよりも薄い。
【0101】
結合絶縁層４００は、第１半導体チップ１００及びダミー半導体チップ３００のそれぞれと垂直方向（Ｚ方向）に整列する。例えば、結合絶縁層４００の側壁４００ＳＳは、第１半導体チップ１００の側壁１００ＳＳ及びダミー半導体チップ３００の側壁３００ＳＳと垂直方向（Ｚ方向）に整列して、同一平面（ｃｏｐｌａｎａｒ）をなす。
【0102】
図９Ｃを参照すれば、第１半導体チップ１００、第２半導体チップ２００、及びダミー半導体チップ３００をインターポーザ６００上に配置する。例えば、第１半導体チップ１００と第２半導体チップ２００とは、互いに水平方向（Ｘ方向及び／またはＹ方向）に離隔して配置される。また、第２半導体チップ２００の上面２００ＴＳは、ダミー半導体チップ３００の上面３００ＴＳと同一平面上に位置する。
【0103】
第１半導体チップ１００、第２半導体チップ２００、及びダミー半導体チップ３００をインターポーザ６００の上部に実装し、第１半導体チップ１００、第２半導体チップ２００、及びダミー半導体チップ３００を取り囲むように成形層５００を形成する。
【0104】
成形層５００は、第２半導体チップ２００及びダミー半導体チップ３００のそれぞれの上面２００ＴＳ及び３００ＴＳを露出させる。これによって、成形層５００の上面５００ＴＳは、第２半導体チップ２００の上面２００ＴＳ及びダミー半導体チップ３００の上面３００ＴＳと同一平面上に位置する。
【0105】
インターポーザ６００は、第１半導体チップ１００と第２半導体チップ２００とを互いに電気的に連結する。また、インターポーザ６００の下部に内部接続端子６５０を形成する。
【0106】
図９Ｄを参照すれば、第１及び第２半導体チップ１００及び２００が実装されたインターポーザ６００をパッケージ基板７００上に配置する。
【0107】
インターポーザ６００の下部に配置された内部接続端子６５０が、パッケージ基板７００の上面に電気的に連結されるように、インターポーザ６００をパッケージ基板７００上に配置する。
【0108】
次いで、インターポーザ６００とパッケージ基板７００との間に、アンダーフィルＵＦを形成する。アンダーフィルＵＦは、インターポーザ６００とパッケージ基板７００との間に介在して、内部接続端子６５０を取り囲む。
【0109】
パッケージ基板７００は、印刷回路基板である。印刷回路基板において、ボディ部７０１は、通常、熱硬化性樹脂などの高分子物質、ＦＲ－４（Ｆｌａｍｅ Ｒｅｔａｒｄａｎｔ ４）、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）などのエポキシ系樹脂、またはフェノール樹脂などを一定厚さに圧縮して薄型に形成し、両面に銅箔を塗った後、パターニングにより電気的信号の伝達経路である配線を形成することで具現される。
【0110】
一方、印刷回路基板は、一面のみに配線を形成した片面ＰＣＢ、そして両面に配線を形成した両面ＰＣＢに区別される。また、プリプレグという絶縁体を用いて銅箔の層数を３層以上に形成することができ、形成された銅箔の層数によって３つ以上の配線を形成することで、多層構造のＰＣＢが具現される。
【0111】
図９Ｅを参照すれば、パッケージ基板７００上に補強構造物８００を配置する。補強構造物８００は、方形のリング状を有し、パッケージ基板７００の上面の外郭部分上に配置される。補強構造物８００は、垂直方向（Ｚ方向）に第１半導体チップ１００、第２半導体チップ２００、及びダミー半導体チップ３００と重畳しない。補強構造物８００は、平面的に、すなわち、トップビューで、第１半導体チップ１００、第２半導体チップ２００、ダミー半導体チップ３００、及び成形層５００の周りを取り囲む。
【0112】
補強構造物８００は、パッケージ基板７００の４つの端に当接して延びる。補強構造物８００は、パッケージ基板７００の４つの端のそれぞれに沿って延びる４つの側壁が互いに連結される形状を有する。補強構造物８００は、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、及び／またはステンレス・スチール（ＳＵＳ）などの金属物質を含む。
【0113】
図２を参照すれば、半導体パッケージ１０についての冷却システムＣＳを構成するために、水冷ポンプ９１０をダミー半導体チップ３００の流入口３２０に連結し、熱放散器９２０をダミー半導体チップ３００の流出口３３０に連結する。水冷ポンプ９１０は、パイプを通じてダミー半導体チップ３００の流入口３２０に連結され、ダミー半導体チップ３００の流入口３２０に冷却流体ＣＴを供給する。熱放散器９２０は、パイプを通じてダミー半導体チップ３００の流出口３３０に連結され、ダミー半導体チップ３００の流出口３３０を通じて流出された冷却流体ＣＴを回収し、冷却流体ＣＴを冷却する。水冷ポンプ９１０から提供された冷却流体ＣＴは、半導体パッケージ１０に提供された流路に沿って流動して半導体パッケージ１０を冷却した後、熱放散器９２０に回収される。
【0114】
以上、本発明は、図面に図示された実施形態を参照までに説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。
【符号の説明】
【0115】
１０：半導体パッケージ
１００：第１半導体チップ
２００：第２半導体チップ
３００：ダミー半導体チップ
４００：結合絶縁層
５００：成形層
６００：インターポーザ
７００：パッケージ基板
８００：補強構造物
１００：第１半導体チップ
２００：第２半導体チップ
３００：ダミー半導体チップ
４００：結合絶縁層
５００：成形層
６００：インターポーザ
７００：パッケージ基板
８００：補強構造物
【図1A】
【図1B】
【図1C】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】