知財求人 - 知財ポータルサイト「IP Force」
▶ アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024137910
(43)【公開日】2024-10-07
(54)【発明の名称】レーザドライバ
(51)【国際特許分類】
G01S 7/484 20060101AFI20240927BHJP
G01S 7/4911 20200101ALI20240927BHJP
【ＦＩ】
G01S7/484
G01S7/4911
【審査請求】有
【請求項の数】20
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2024046565
(22)【出願日】2024-03-22
(31)【優先権主張番号】63/454,544
(32)【優先日】2023-03-24
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】18/598,944
(32)【優先日】2024-03-07
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】18/598,916
(32)【優先日】2024-03-07
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】519383544
【氏名又は名称】アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100133400
【弁理士】
【氏名又は名称】阿部 達彦
(72)【発明者】
【氏名】ジョナサン・エフライム・デイヴィッド・ハーウィッツ
(72)【発明者】
【氏名】ホセ・ベルナルド・ディン
【テーマコード（参考）】
5J084
【Ｆターム（参考）】
5J084AA05
5J084AD01
5J084AD02
5J084BA04
5J084BA34
5J084BA40
5J084CA03
5J084CA04
5J084CA10
5J084CA11
5J084CA65
(57)【要約】
【課題】レーザドライバシステムによって放出される光をより高度に制御するイメージャが必要であること。
【解決手段】本開示は、改善された間接飛行時間（ｉＴｏＦ）システムを提供する。ｉＴｏＦシステムは、イメージャと、レーザドライバシステムと、を含む。レーザドライバシステムは、イメージャからアナログレーザ制御信号を受信し、アナログレーザ制御信号に基づいてアナログレーザドライバ電流を生成する。アナログレーザドライバ電流は、アナログレーザ制御信号の振幅の任意の変化がアナログレーザドライバ電流の振幅の変化を引き起こすように生成される。更に、本開示は、間接飛行時間システムにおいて使用するための改善されたイメージャ及びレーザドライバシステムを提供する。ハイサイド乗法的プッシュプル電流ミラーを含む間接飛行時間システムも提供される。
【選択図】図１
【解決手段】本開示は、改善された間接飛行時間（ｉＴｏＦ）システムを提供する。ｉＴｏＦシステムは、イメージャと、レーザドライバシステムと、を含む。レーザドライバシステムは、イメージャからアナログレーザ制御信号を受信し、アナログレーザ制御信号に基づいてアナログレーザドライバ電流を生成する。アナログレーザドライバ電流は、アナログレーザ制御信号の振幅の任意の変化がアナログレーザドライバ電流の振幅の変化を引き起こすように生成される。更に、本開示は、間接飛行時間システムにおいて使用するための改善されたイメージャ及びレーザドライバシステムを提供する。ハイサイド乗法的プッシュプル電流ミラーを含む間接飛行時間システムも提供される。
【選択図】図１
【特許請求の範囲】
【請求項1】
間接飛行時間（ｉｎｄｉｒｅｃｔ ｔｉｍｅ－ｏｆ－ｆｌｉｇｈｔ：ｉＴｏＦ）システムであって、
イメージャであって、
アナログレーザ制御信号及び画像センサ制御信号を生成するように構成されたコントローラと、
受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、前記画像センサの電荷蓄積のタイミングを制御するために前記画像センサ制御信号を受信するように構成されている、画像センサと、を備える、イメージャと、
前記イメージャに結合されたレーザドライバであって、前記レーザドライバが、前記アナログレーザ制御信号を受信し、前記アナログレーザ制御信号を使用してアナログレーザ駆動電流を生成するように構成されており、前記レーザドライバが、前記アナログレーザ制御信号の振幅の変化が前記アナログレーザ駆動電流の振幅の変化を引き起こすように、前記アナログレーザ駆動電流を生成するように構成されている、レーザドライバと、を備える、ｉＴｏＦシステム。
イメージャであって、
アナログレーザ制御信号及び画像センサ制御信号を生成するように構成されたコントローラと、
受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、前記画像センサの電荷蓄積のタイミングを制御するために前記画像センサ制御信号を受信するように構成されている、画像センサと、を備える、イメージャと、
前記イメージャに結合されたレーザドライバであって、前記レーザドライバが、前記アナログレーザ制御信号を受信し、前記アナログレーザ制御信号を使用してアナログレーザ駆動電流を生成するように構成されており、前記レーザドライバが、前記アナログレーザ制御信号の振幅の変化が前記アナログレーザ駆動電流の振幅の変化を引き起こすように、前記アナログレーザ駆動電流を生成するように構成されている、レーザドライバと、を備える、ｉＴｏＦシステム。
【請求項2】
前記レーザドライバが、電流ミラーを備え、前記電流ミラーが、
前記アナログレーザ制御信号に依存する電流信号を受信し、
前記受信された電流信号をミラーリングすることによって、前記アナログレーザ駆動電流を生成するように構成されている、請求項１に記載のｉＴｏＦシステム。
前記アナログレーザ制御信号に依存する電流信号を受信し、
前記受信された電流信号をミラーリングすることによって、前記アナログレーザ駆動電流を生成するように構成されている、請求項１に記載のｉＴｏＦシステム。
【請求項3】
前記電流ミラーが、乗法的電流ミラーである、請求項２に記載のｉＴｏＦシステム。
【請求項4】
前記電流ミラーが、プッシュプル電流ミラーである、請求項２又は３に記載のｉＴｏＦシステム。
【請求項5】
前記コントローラが、
第１のクロック信号を受信し、前記第１のクロック信号に基づいて、前記アナログレーザ制御信号を生成するように構成されている、デジタル／アナログ変換器、ＤＡＣを備える、請求項１～４のいずれか一項に記載のｉＴｏＦシステム。
第１のクロック信号を受信し、前記第１のクロック信号に基づいて、前記アナログレーザ制御信号を生成するように構成されている、デジタル／アナログ変換器、ＤＡＣを備える、請求項１～４のいずれか一項に記載のｉＴｏＦシステム。
【請求項6】
前記ｉＴｏＦシステムが、クロックジェネレータを更に備え、前記クロックジェネレータが、第１のクロック信号を生成するように構成されており、前記ＤＡＣが、前記アナログレーザ制御信号を生成する際に使用するための前記クロックジェネレータからの第１のクロック信号を受信するように構成されており、
前記クロックジェネレータが、第２のクロック信号を生成するように構成されており、前記第２のクロック信号が、前記画像センサ制御信号であり、
前記第１のクロック信号が、前記第２のクロック信号よりも高い周波数を有する、請求項５に記載のｉＴｏＦシステム。
前記クロックジェネレータが、第２のクロック信号を生成するように構成されており、前記第２のクロック信号が、前記画像センサ制御信号であり、
前記第１のクロック信号が、前記第２のクロック信号よりも高い周波数を有する、請求項５に記載のｉＴｏＦシステム。
【請求項7】
前記クロックジェネレータが、前記第１のクロック信号を分割することによって、前記第２のクロック信号を生成するように構成されている、請求項６に記載のｉＴｏＦシステム。
【請求項8】
前記レーザドライバシステムが、オフセット生成回路を備え、前記レーザドライバが、前記アナログレーザドライバ電流にオフセットを印加するように構成されている、請求項１～７のいずれか一項に記載のｉＴｏＦシステム。
【請求項9】
前記レーザドライバが、前記アナログレーザ制御信号を増幅するように構成された利得段を含む、請求項１～８のいずれか一項に記載のｉＴｏＦシステム。
【請求項10】
前記ｉＴｏＦシステムが、
前記イメージャに結合された第２のレーザドライバであって、前記第２のレーザドライバが、前記アナログレーザ制御信号を受信し、前記アナログレーザ制御信号を使用して第２のアナログレーザ駆動電流を生成するように構成されており、前記第２のレーザドライバが、前記アナログレーザ制御信号の振幅の変化が前記アナログレーザ駆動電流の振幅の変化を引き起こすように、前記第２のアナログレーザ駆動電流を生成するように構成されている、第２のレーザドライバを備える、請求項１～９のいずれか一項に記載のｉＴｏＦシステム。
前記イメージャに結合された第２のレーザドライバであって、前記第２のレーザドライバが、前記アナログレーザ制御信号を受信し、前記アナログレーザ制御信号を使用して第２のアナログレーザ駆動電流を生成するように構成されており、前記第２のレーザドライバが、前記アナログレーザ制御信号の振幅の変化が前記アナログレーザ駆動電流の振幅の変化を引き起こすように、前記第２のアナログレーザ駆動電流を生成するように構成されている、第２のレーザドライバを備える、請求項１～９のいずれか一項に記載のｉＴｏＦシステム。
【請求項11】
前記第１のアナログレーザドライバ電流が、第１のレーザに供給され、前記第２のアナログレーザドライバ電流が、前記第１のレーザ又は第２のレーザに供給される、請求項１０に記載のｉＴｏＦシステム。
【請求項12】
前記イメージャが、前記アナログレーザ制御信号を提供するように構成された第１の出力を備え、前記レーザドライバが、前記アナログレーザ制御信号を受信するように構成された第１の入力を備え、第１の終端インピーダンスが、前記第１の出力に結合されており、第２の終端インピーダンスが、前記第１の入力に結合されており、前記第２の終端インピーダンスが、前記第１の終端インピーダンスに整合される、請求項１～１１のいずれか一項に記載のｉＴｏＦシステム。
【請求項13】
前記第２のレーザドライバが、前記アナログレーザ制御信号を受信するように構成された第１の入力を備え、第３の終端抵抗が、前記第１の入力に結合されており、前記第３の終端インピーダンスが、前記第１の終端インピーダンスに整合される、請求項１０又は請求項１１に従属する場合の請求項１１に記載のｉＴｏＦシステム。
【請求項14】
前記アナログレーザ制御信号が、差動信号であり、前記レーザドライバが、前記アナログレーザ駆動電流がシングルエンド信号であるように、前記アナログレーザ駆動電流を生成するように構成されている、請求項１～１３のいずれか一項に記載のｉＴｏＦシステム。
【請求項15】
前記ｉＴｏＦシステムが、前記レーザドライバに結合されたレーザを更に備え、前記レーザが、前記レーザを駆動して光を放出するために前記アナログレーザ駆動電流を受け取るように構成されている、請求項１～１４のいずれか一項に記載のｉＴｏＦシステム。
【請求項16】
前記アナログレーザ制御信号が、差動信号であり、
前記アナログレーザ駆動電流が、差動アナログレーザ駆動電流である、請求項１～１５のいずれか一項に記載のｉＴｏＦシステム。
前記アナログレーザ駆動電流が、差動アナログレーザ駆動電流である、請求項１～１５のいずれか一項に記載のｉＴｏＦシステム。
【請求項17】
前記ｉＴｏＦシステムが、前記レーザドライバに結合された第１のレーザと、前記レーザドライバに結合された第２のレーザと、を備え、前記レーザドライバが、前記差動アナログレーザドライバ電流の第１の信号を前記第１のレーザに供給し、前記差動アナログレーザドライバ電流の第２の信号を前記第２のレーザに供給するように構成されている、請求項１６に記載のｉＴｏＦシステム。
【請求項18】
イメージャと、レーザと、を備える飛行時間（ｔｉｍｅ－ｏｆ－ｆｌｉｇｈｔ：ＴｏＦ）システムにおいて使用するためのレーザドライバであって、
アナログレーザ制御信号を受信し、
前記アナログレーザ制御信号の振幅に依存する振幅を有するアナログレーザ駆動電流を生成し、
前記レーザを駆動して光を放出するために、前記アナログレーザ駆動電流をレーザに出力するように構成されている、レーザドライバ。
アナログレーザ制御信号を受信し、
前記アナログレーザ制御信号の振幅に依存する振幅を有するアナログレーザ駆動電流を生成し、
前記レーザを駆動して光を放出するために、前記アナログレーザ駆動電流をレーザに出力するように構成されている、レーザドライバ。
【請求項19】
前記レーザドライバが、電流ミラーを備え、前記電流ミラーが、
前記アナログレーザ制御信号に依存する信号を受信し、
前記受信された電流信号をミラーリングすることによって、前記アナログレーザ駆動電流を生成するように構成されている、請求項１８に記載のレーザドライバ。
前記アナログレーザ制御信号に依存する信号を受信し、
前記受信された電流信号をミラーリングすることによって、前記アナログレーザ駆動電流を生成するように構成されている、請求項１８に記載のレーザドライバ。
【請求項20】
飛行時間（ｔｉｍｅ－ｏｆ－ｆｌｉｇｈｔ：ＴｏＦ）システムにおいて使用するためのイメージャであって、
アナログレーザ制御信号及び画像センサ制御信号を生成するように構成されたコントローラと、
受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、前記画像センサの電荷蓄積のタイミングを制御するために前記画像センサ制御信号を受信するように構成されている、画像センサと、を備え、
前記イメージャが、レーザドライバに結合するためのものであり、前記イメージャが、前記アナログレーザ制御信号を前記レーザドライバに出力するように構成されている、イメージャ。
アナログレーザ制御信号及び画像センサ制御信号を生成するように構成されたコントローラと、
受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、前記画像センサの電荷蓄積のタイミングを制御するために前記画像センサ制御信号を受信するように構成されている、画像センサと、を備え、
前記イメージャが、レーザドライバに結合するためのものであり、前記イメージャが、前記アナログレーザ制御信号を前記レーザドライバに出力するように構成されている、イメージャ。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、飛行時間システムに関し、特に、イメージャとレーザシステムとの間のマルチレベルアナログ通信に関する。
【背景技術】
【0002】
飛行時間（ＴｏＦ）システムは、イメージャ及びレーザドライバシステムを備え得る。イメージャは、画像センサを含み得、レーザドライバシステムは、レーザを含み得る。間接又は連続波（ＣＷ）ＴｏＦカメラシステムは、イメージャの画像センサを使用して、放出された光（レーザドライバシステムのレーザによって放出された光）と検出された光（イメージャの画像センサによって検出された光）との間の位相シフトを判定する。この位相シフトは、放出された光が進む距離を判定するために使用され得る。
【0003】
典型的には、イメージャ及びレーザドライバシステムは、イメージャからレーザドライバシステムに送信される制御信号とともに、別個にパッケージ化される。制御信号は、低電圧差動信号であり得、これは、レーザがオン又はオフにされるべき時間を示すデジタル信号である。
【発明の概要】
【課題を解決するための手段】
【0004】
本発明者らは、レーザドライバシステムによって放出される光をより高度に制御するイメージャが必要であることを認識している。
【0005】
本発明の第１の態様によれば、間接飛行時間、ｉＴｏＦ、システムが提供され、ｉＴｏＦシステムは、イメージャであって、アナログレーザ制御信号及び画像センサ制御信号を生成するように構成されたコントローラと、受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、画像センサの電荷蓄積のタイミングを制御するために画像センサ制御信号を受信するように構成されている、画像センサと、を備える、イメージャと、イメージャに結合されたレーザドライバであって、レーザドライバが、アナログレーザ制御信号を受信し、アナログレーザ制御信号を使用してアナログレーザ駆動電流を生成するように構成されており、レーザドライバが、アナログレーザ制御信号の振幅の変化がアナログレーザ駆動電流の振幅の変化を引き起こすように、アナログレーザ駆動電流を生成するように構成されている、レーザドライバと、を備える、システムが提供される。
【0006】
本発明の第２の態様によれば、イメージャと、レーザと、を備える飛行時間、ＴｏＦ、システムにおいて使用するためのレーザドライバが提供され、レーザドライバは、アナログレーザ制御信号を受信し、アナログレーザ制御信号の振幅に依存する振幅を有するアナログレーザ駆動電流を生成し、レーザを駆動して光を放出するためにアナログレーザ駆動電流をレーザに出力するように構成されている。
【0007】
本発明の第３の態様によれば、飛行時間、ＴｏＦ、システムにおいて使用するためのイメージャが提供され、イメージャは、アナログレーザ制御信号及び画像センサ制御信号を生成するように構成されたコントローラと、受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、画像センサの電荷蓄積のタイミングを制御するために画像センサ制御信号を受信するように構成されている、画像センサと、を備え、イメージャは、レーザドライバに結合するためのものであり、イメージャが、アナログレーザ制御信号をレーザドライバに出力するように構成されている。
【0008】
本発明の第４の態様によれば、飛行時間、ＴｏＦ、システムが提供され、ＴｏＦシステムは、イメージャであって、レーザ制御信号及び画像センサ制御信号を出力するように構成されたコントローラと、受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、画像センサの電荷蓄積のタイミングを制御するために画像センサ制御信号を受信するように構成されている、画像センサと、を備える、イメージャと、レーザ制御信号を受信するように構成されたレーザドライバシステムであって、レーザドライバが、ハイサイドレーザドライバを備え、ハイサイドレーザドライバが、レーザ制御信号に依存するレーザ駆動電流を生成するように構成されている、レーザドライバシステムと、を備える。
【0009】
本発明の第５の態様によれば、イメージャと、レーザと、を備える飛行時間、ＴｏＦ、システムにおいて使用するためのレーザドライバシステムが提供され、レーザドライバシステムは、イメージャからレーザ制御信号を受信するように構成されており、ハイサイドレーザドライバを備え、ハイサイドレーザドライバは、レーザ制御信号に依存するレーザ駆動電流を生成するように構成されている。
【0010】
本発明の第６の態様によれば、飛行時間、ＴｏＦ、システムが提供され、ＴｏＦシステムは、イメージャであって、レーザ制御信号及び画像センサ制御信号を出力するように構成されたコントローラを備えるイメージャと、レーザ制御信号を受信するように構成されたレーザドライバシステムであって、レーザドライバが、ハイサイド乗法的電流ミラーを備え、ハイサイド乗法的電流ミラーが、レーザ制御信号に依存するレーザ駆動電流を生成するように構成されている、レーザドライバシステムと、を備える。
【0011】
本開示の態様は、添付の図面を参照して、例としてのみ説明され、同様の参照番号は同様の部品を指す。
【図面の簡単な説明】
【0012】
【図1】イメージャ及びレーザドライバシステムを含む飛行時間システムを示す。
【図2a】イメージャ及びレーザドライバシステムを含む飛行時間システムを示す。
【図2b】クロックジェネレータ及びＤＡＣを含むコントローラを有する飛行時間システムを示す。
【図2c】レーザドライバが電流ミラーを備える飛行時間システムを示す。
【図2d】レーザドライバが電圧電流変換器を備える飛行時間システムを示す。
【図2e】レーザドライバが定電流源を含む飛行時間システムを示す。
【図3】レーザドライバに電流ミラーを含む飛行時間システムを示す。
【図4】レーザドライバがローサイドレーザドライバである飛行時間システムを示す。
【図5】飛行時間システムの簡略化された表現を示す。
【図6】レーザドライバシステムにＤＡＣを含む飛行時間システムを示す。
【図7】２つのトランジスタで形成された電流ミラーを含む飛行時間システムを示す。
【図8】複数のレーザ制御信号を含む飛行時間システムを示す。
【図9】デジタル／アナログ変換器を示す。
【図10a】デジタル／アナログ変換器の詳細な実装形態を示す。
【図10b】プリドライバの実装形態を示す。
【図10c】電流源の実装形態を示す。
【図10d】バイアス電流源の実装形態を示す。
【図11】レーザドライバの実装形態を示す。
【図12】レーザドライバの代替実装形態を示す。
【図13】単一のレーザに結合された２つのレーザドライバを含む、レーザドライバの代替実装形態を示す。
【図14】単一のレーザの単一のアノードの駆動を示す。
【図15】単一のレーザの複数のアノードの分割駆動を示す。
【図16a】イメージャ、レーザドライバ、及び２つのレーザを含むＴｏＦシステムの実装形態を示す。
【図17a】レーザドライバシステムの接続のレイアウトを示す。
【発明を実施するための形態】
【0013】
飛行時間（ＴｏＦ）システムは、イメージャ及びレーザドライバシステムを備え得る。イメージャは、画像センサを含み得、レーザドライバシステムは、レーザを含み得る。間接又は連続波（ＣＷ）ＴｏＦカメラシステムは、イメージャの画像センサを使用して、放出された光（レーザドライバシステムのレーザによって放出された光）と検出された光（イメージャの画像センサによって検出された光）との間の位相シフトを判定する。この位相シフトは、放出された光が進む距離を判定するために使用され得る。
【0014】
典型的には、イメージャ及びレーザドライバシステムは、別個にパッケージ化される。例えば、第１の集積回路は、イメージャを含み得、レーザドライバシステムは、いくつかの個別の構成要素及び／又はパッケージで形成され得る。
【0015】
飛行時間システムは、放出された光と受け取られた光との間の位相差の判定に依存するので、システムは、レーザ及び画像センサの両方を変調し得る。レーザを変調することは、レーザがいつオン及びオフになるかを制御するための信号を供給することを含み得る。イメージャを変調することは、蓄積期間の制御であり得、蓄積期間の間、イメージャは、光を蓄積する。連続波飛行時間システムを使用して距離を判定するための動作は、当業者に既知であり、ここでは詳細に説明されない。
【0016】
イメージャは、レーザドライバシステムに制御信号を提供し得る。この制御信号は、典型的には、レーザドライバシステムのレーザがオンにされるべき時間、及びレーザドライバシステムのレーザがオフにされるべき時間を示すデジタル信号又はオンオフ信号である。レーザを駆動するための電流の印加は、イメージャから送信される制御信号のデジタル状態に依存する。例えば、制御信号が閾値を上回る限り、レーザを駆動するための設定電流が提供される。制御信号には、それ以上の情報が含まれないので、イメージャは、レーザを駆動するために使用される信号の特性を更に制御することはできない。
【0017】
これに対して、発明者らは、２つの状態を有するデジタルレーザ制御信号を供給するのではなく、その代わりに、アナログレーザ制御信号がイメージャによってレーザドライバに供給され得るアプローチを開発した。レーザ制御信号は、アナログ信号であるので、２つの定義された電圧又は電流レベル（例えば、ゼロレベル及び非ゼロレベル）に限定されない。このように、アナログレーザ制御信号は、単にレーザがオンであるかオフであるかを制御することを上回る制御を行うことができる。レーザドライバは、アナログレーザ制御信号の振幅の変化がレーザを駆動するために使用される電流の振幅の変化を引き起こすように、制御信号を使用してアナログレーザドライバ電流を生成し得る。このように、アナログレーザ制御信号は、レーザ駆動電流の振幅、したがってレーザ出力の強度の制御を可能にする。これは、イメージャがレーザをより高度に制御するのを可能にし、較正に使用することができるシステムを提供する。
【0018】
イメージャは、アナログレーザ制御信号を供給し得るが、代替的に、イメージャは、デジタルレーザ制御信号をレーザドライバに供給し得、レーザドライバシステムによって、デジタル信号に基づいてアナログレーザ制御信号が生成され得る。この場合も、レーザをより高度に制御することが可能になる一方、システムが、アナログ信号を出力できないか、又はＤＡＣを含まないイメージャとともに動作することが可能になる。
【0019】
更に、レーザドライバシステムは、ハイサイドレーザドライバを含み得、レーザドライバは、正電圧レール又は高電圧レールとレーザのアノードとの間に結合されている。これによって、レーザのカソードをグランドに結合することが可能になり、グランドは接地平面であり得る。接地平面をヒートシンクとして使用することができ、レーザの改善された熱管理及び冷却を提供する。更に、レーザとレーザドライバの統合を改善することが可能になり、寄生インダクタンス及び抵抗が低減する。
【0020】
図１は、イメージャ１０２及びレーザドライバシステム１０４を含む飛行時間システム１００を示す。
【0021】
イメージャ１０２は、コントローラ１０６と、画像センサ１０８と、を備える。コントローラ１０６は、レーザ制御信号及び画像センサ制御信号を出力し得る。レーザ制御信号は、レーザ１１０の動作を制御するためのデジタル信号であり得る。画像センサ制御信号は、画像センサ１０８の動作を制御するための制御信号であり得る。このようにして、放出された光及び受け取られた光の相対位相が制御され得、システムが間接飛行時間（ＴｏＦ）システム、又は連続波ＴｏＦシステムとして動作することが可能になる。
【0022】
レーザ制御信号は、レーザドライバシステム１０４に供給され得、より具体的には、レーザドライバシステム１０４のレーザドライバ１１２に供給され得る。第１の制御信号がデジタル信号であるので、低電圧差動信号は、イメージャ１０２からレーザドライバシステム１０４に供給され得る。低電圧差動信号は、第１の信号及び第２の信号で形成され得る。イメージャ１０２は、シングルエンドレーザ制御信号を差動信号１１６に変換するための第１のシステム１１４を備え得、レーザドライバシステム１０４は、差動信号１１６をシングルエンド信号レーザ制御信号に変換するための第２のシステム１１８を備え得る。
【0023】
レーザドライバ１１２は、レーザ１１０を駆動するための手段を備え得る。例えば、図１には、レーザ制御信号を受信し、レーザ１１０を流れる電流を制御する単一のトランジスタ１２０が示されている。図１に示されるトランジスタ１２０は、レーザドライバ１１２がレーザ１１０のカソードに結合されており、レーザドライバ１１２もグランド、又は負の電位に結合されているという点で、ローサイド駆動システムを表す。したがって、レーザ１１０は、正電圧レール１２２に直接結合されている。
【0024】
レーザドライバシステム１０４は、更なる構成要素１２４を含み得る。例えば、供給レールの間にコンデンサを含み、レーザ１１０を横切るダイオードを含むことが一般的である。
【0025】
コントローラ１０６によってレーザドライバ１１２に供給されるレーザ制御信号がデジタル信号であるので、レーザ１１０内の電流は、この信号のデジタル状態（１又は０、オン又はオフ）に依存する。レーザ制御信号には、これ以上の情報は含まれていない。したがって、レーザ１１０内の電流は、トランジスタ１２０の仕様、例えば、トランジスタ１２０のサイズによって決定される。
【0026】
第１のデジタル制御信号がレーザドライバ１１２の閾値を上回るか、又は下回る限り、特定の固定レベルの電流がレーザに提供される。レーザ１１０内の電流のレベルは、イメージャ１０２から送信されるレーザ制御信号のデジタル状態に依存する。
【0027】
図２ａは、本開示の一態様による、間接飛行時間（ＴｏＦ）システム２００（代替的に、連続波飛行時間システムと称され得る）の例を示す。イメージャ２０２及びレーザドライバシステム２０４を備えるＴｏＦシステム２００。イメージャ２０２は、レーザ制御信号２１８及び画像センサ制御信号２１９を出力することができるコントローラ２０６を備える。レーザ制御信号２１８は、レーザ２１４の動作を制御するためのアナログレーザ制御信号であり得る。イメージャ制御信号２１９は、画像センサ２０８の動作を制御するための制御信号であり得る。このようにして、発光及び受光の相対位相が制御され得、システムが間接飛行時間（ＴｏＦ）システム、又は連続波ＴｏＦシステムとして動作することが可能になる。
【0028】
画像センサ２０８は、コントローラ２０６から画像制御信号２１９を受信するように構成されている。イメージャ制御信号２１９は、画像センサ２０８が光を蓄積すべき、又は充電すべき期間を示し、例えば、画像センサ２０８が光を蓄積すべき位相、又は画像センサ２０８の電荷蓄積タイミングを指定する。画像センサ２０８は、復調画像センサ２０８又は復調画素アレイであり得、したがって、画像センサ２０８は、光を連続的に蓄積し得、画像センサ制御信号のデューティサイクルは、光の蓄積を制御し得る。
【0029】
コントローラ２０６によって出力されるレーザ制御信号２１８は、レーザドライバシステム２０４に提供され、特に、レーザドライバシステム２０４のレーザドライバ２１２に提供される。レーザドライバ２１２は、レーザ２１４を駆動することができるアナログレーザ駆動電流２２０を生成するように構成されている。レーザドライバ２１２は、アナログレーザ制御信号の振幅の変化がアナログレーザ駆動電流の振幅の変化を引き起こすように、アナログレーザ駆動電流２２０を生成するように構成されている。いくつかの事例では、アナログレーザ駆動電流２２０は、アナログレーザ制御信号２１８の振幅の任意の変化がアナログレーザ駆動電流２２０の振幅の変化を引き起こすように生成される。例えば、アナログレーザ制御信号２１８の振幅の任意の変化は、システムの動作範囲内にある値（例えば、制御装置２０６が生成することができる最大のレーザ制御信号２１８及び／又はレーザドライバ２１２が生成することができる最大のアナログレーザ駆動電流２２０に基づく上限、並びに下限のゼロ、又はグランド、又は上限未満のある正の値を有する値の正の範囲であり得る、システムの動作範囲内にある制御信号値）について、アナログレーザ駆動電流２２０の振幅の変化をもたらし得る。いくつかの例示的な実装形態では、アナログレーザ駆動電流２２０の振幅がアナログレーザ制御信号２０２の振幅に比例するように、アナログレーザ駆動電流２２０は、アナログレーザ制御信号２１８に基づいてレーザドライバ２１２によって生成され得る。レーザ２１４は、レーザ駆動電流２２０を受け取り、レーザ駆動電流２２０によって駆動される。
【0030】
レーザ駆動電流２２０は、アナログレーザ制御信号２１８に比例し得るが、レーザドライバ２１２、又はイメージャ２０２若しくはレーザドライバシステム２０４内の他の構成要素は、アナログレーザ制御信号２１８とアナログレーザ駆動電流２２０との間にオフセットを挿入し得ることを理解されたい。更に、アナログレーザ駆動電流２２０は、アナログレーザ制御信号２１８とは異なる大きさを有し得、例えば、アナログレーザ制御信号２１８よりも大きい大きさを有し得る。このことは、プログラム可能な利得、又は代替的に固定された利得を含むレーザドライバ２１２によって達成され得る。アナログレーザ制御信号２１８の変化は、アナログレーザ駆動電流２２０の比例変化を引き起こし得る。しかしながら、当業者には、この比例性が制限内であり得ることを理解されよう。例えば、アナログレーザ駆動電流２２０は、それが閾値範囲内（又は言い換えれば、システムの動作範囲内）のアナログレーザ制御信号２１８に比例するように生成され得る。レーザドライバは、レーザ駆動電流２２０が下限閾値を超え、上限閾値を下回っているときに、アナログレーザ制御信号２１８に比例するようにアナログレーザドライバ電流２２０を生成し得る。レーザ駆動電流２２０がこの閾値範囲外になるアナログレーザ制御信号２１８の変化は、レーザ駆動電流２２０に影響を及ぼさない場合がある。下限閾値は、最小レーザ駆動電流又はゼロアンペアであり得る。上限閾値は、最大レーザ駆動電流、例えば、レーザ２１４又はレーザドライバシステム２０４内の他の構成要素が動作するように設計又は指定されている最大駆動電流であり得る。
【0031】
レーザ２１４は、ＴｏＦシステムに好適な任意の光源、例えば、レーザドライバ２１２に結合された垂直共振器型面発光レーザＶＣＳＥＬであり得る。
【0032】
図２に示されるレーザドライバ２１２は、レーザドライバ２１２がレーザ２１４のアノードに結合されるような、ハイサイドレーザドライバである。レーザドライバ２１２はまた、正電圧レールに結合され得る。レーザ２１４のカソードは、接地電位若しくは接地ノード、又は基準電圧ノードに結合されている。
【0033】
レーザドライバシステム２０４は、いくつかの他の任意選択的な構成要素２１６を含み得、例えば、コンデンサは、レーザの正の電位と負の電位との間に存在するか、又はレーザの端子間に存在し得る。レーザ２１４及び任意選択的な構成要素２１６は、レーザドライバシステム２０４の一部として示されているが、これらの構成要素は、別個にパッケージ化され得、又はレーザドライバ２１２に結合された外部構成要素であり得る。
【0034】
図２ｂは、本開示の一態様によるｉＴｏＦシステムの更なる例を示す。イメージャ２０２のコントローラ２０６は、クロックジェネレータ２３０及びデジタル／アナログ変換器２１０を備える。クロックジェネレータ２０６は、デジタルイメージャ制御信号２１９及びデジタルレーザ制御信号２２２を出力する。デジタルレーザ制御信号２２２は、クロック信号であり得る。例えば、クロック２３０は、画像センサによる電荷の蓄積のためのオン又はオフ時間を示すクロック信号２１９、及びレーザ２１４についてのオン又はオフ時間を示すクロック信号２２２を出力し得る。ＤＡＣ２１０は、デジタルレーザ制御信号２２２をアナログレーザ制御信号２１８に変換する。アナログレーザ制御信号２１８は、レーザドライバシステム２０４に提供され、特に、レーザドライバシステム２０４のレーザドライバ２１２に提供される。レーザドライバ２１２は、アナログレーザ制御信号２１８に基づいてレーザ２１４を駆動することができるアナログレーザ駆動電流２２０を生成するように構成されており、それによって、アナログレーザ制御信号２１８の振幅の変化がアナログレーザ駆動電流２２０の振幅の変化を引き起こす。レーザ２１４は、レーザ２１４を駆動するためにアナログレーザ駆動電流２２０を受け取る。
【0035】
イメージャ制御信号２１９はまた、クロックジェネレータ２３０によって出力されたクロック信号であり得る。イメージャ制御信号２１９は、デジタルレーザ制御信号２２２よりも低い周波数を有し得る。したがって、デジタルレーザ制御信号２２２は、画像センサ制御信号よりも多くの情報を含むとみなされ得、アナログレーザ制御信号２１８が、画像センサ制御信号２１９と比較して、より高い解像度を有するか、又はより複雑なアナログ波形を有することが可能になる。
【0036】
図２ｃは、レーザドライバ２１２が電流ミラー２２４を備える、本開示の一態様によるｉＴｏＦシステムを示す。電流ミラー２２４は、アナログレーザ制御信号２１８を受信し、アナログレーザ制御信号２１８に基づいてアナログレーザドライバ電流２２０を生成し得る。電流ミラー２２４は、乗法的電流ミラー２２４であり得、それによって、アナログレーザ駆動電流２２０は、アナログレーザ制御信号２１８よりも大きいアナログレーザ制御信号２１８のスケーリングされたレプリカである。更に、電流ミラー２２４は、プッシュプル電流ミラー２２４であり得る。
【0037】
アナログレーザ駆動電流２２０は、レーザ駆動電圧の供給と比較して、レーザ２１４を駆動するより効率的な方法であるので、制御された電流である。アナログレーザ制御信号２１８は、電流信号（情報がアナログレーザ制御信号２１８の電流によって送信される）又は電圧信号（情報がアナログレーザ制御信号２１８の電圧によって送信される）であり得る。
【0038】
アナログレーザ制御信号２１８が電圧信号である場合、図２ｄに表される例示的な実装形態に示されるように、電圧電流変換器２２６がレーザドライバ２１２に含まれ得る。電圧電流変換器２２６は、アナログレーザ制御信号２１８を受信し、それを電流信号２２８に変換する。次いで、電流信号２２８は、アナログレーザ駆動電流２２０を生成するために電流ミラー２２４に供給される。
【0039】
イメージャ２０２は、ＡＣスナバを含み得る。例えば、図２ｄは、ＤＡＣによって出力されたアナログレーザ制御信号２１８がＡＣスナバを通過してレーザドライバ２１２に至るように、ＡＣスナバ２６０に結合されたＤＡＣ２１０の出力を示す。
【0040】
図２ｅは、定電流２３２が電流信号２２８に追加されるｉＴｏＦシステム２００の例示的な実装形態を示す。定電流は、定電流源２３４によって供給され得る。
【0041】
図２ａ～図２ｅのアナログレーザ制御信号２１８は、シングルエンド信号として示されている。しかしながら、アナログレーザ制御信号２１８は、第１の信号及び第２の信号を含む差動信号であり得る。電流ミラー２２４は、差動信号をシングルエンドアナログレーザ駆動電流２２０に変換し得る。代替的に、アナログレーザ駆動電流２２０は、差動アナログレーザ駆動電流２２０であり得る。定電流２３２が図２ｅの電流信号２２８に加えられ、電流信号２２８が差動信号である場合、定電流は、差動信号２２８を構成する信号のうちの１つに印加されるか又は加えられ得る。
【0042】
更に、定電流２３２は、定電流源２３４によって供給されるのではなく、代わりに、アナログレーザ制御信号２１８又は電流信号２２８を構成する２つの信号の合計に基づいて生成され得る。これによって、付加的な定電流源２３４が不要になる。
【0043】
図２ｆは、図２ｅの図の簡略版を示す。図を明確にするために、いくつかの構成要素は示されていない。イメージャ２０２の出力は、終端インピーダンス２５０によって終端され得る。レーザドライバシステム２０４の入力は、インピーダンス終端２５２を含み得る。したがって、Ｖ２Ｉ変換器２２６によって受け取られる電圧は、イメージャ２０２の終端インピーダンス２５０、レーザドライバシステム２０４の終端インピーダンス２５２、及び２つの間の配線の結果として生じる組み合わせであり、組み合わせのインピーダンスは、参照番号２５４によって表されている。反射は、第１の終端インピーダンス２５０及び第２の終端インピーダンス２５２を整合させ、例えば、第１の終端インピーダンス２５０及び第２の終端インピーダンス２５２を同じ値に設定することによって、最小化され得る。
【0044】
ＤＡＣ２１０によって出力された信号が差動信号である場合、イメージャ２０２は、正の出力端子及び負の出力端子の両方を含む。これらの端子はどちらも、終端抵抗又はインピーダンスを含み得る。更に、レーザドライバシステム２０４は、端子に正の入力端子及び負の入力端子の両方を含む。これらの端子はどちらも、終端抵抗又はインピーダンスを含み得る。
【0045】
図２ａ～図２ｆは、異なる特徴について明確に説明することを可能にするために、いくつかの異なる構成要素及び構成要素の様々な組み合わせを伴って示されている。ある構成要素が図２ａ～図２ｆのうちの１つのみに示されている場合、その構成要素は、図２ａ～図２ｆのうちの任意の他の図に使用され得る。更に、特性又は特徴が図２ａ～図２ｆのうちの１つのみにおいて説明される場合、その特性又は特徴は、他の図のいずれにも適用され得ることも理解されるべきである。
【0046】
図３は、本開示の一態様による、間接飛行時間（ＴｏＦ）システム３００の例を示す。図３のレーザドライバ３１２は、電流ミラーを備え、したがって、図２ｃの構成と同様である。図３は、使用され得る１つの特定のタイプの電流ミラーを示すが、代替的に任意の他のタイプの電流ミラーが使用され得る。電流ミラーは、アナログレーザ駆動電流２２０がアナログレーザ制御信号２１８のスケーリングされたレプリカであるように、アナログレーザ駆動電流２２０を生成するように構成され得る。
【0047】
例えば、電流ミラーは、第１のトランジスタ３１８と、第２のトランジスタ３２０と、を含む。第１のトランジスタ３１８のソース端子は、第１のトランジスタ３１８がＤＡＣ２１０からアナログレーザ制御信号２１８を受信するように構成されるように、ＤＡＣ２１０の出力に結合され得る。第１のトランジスタ３１８のゲートは、第２のトランジスタ３２０がアナログレーザ駆動電流を生成するように、第２の第２のトランジスタ３２０のゲートに結合されている。第１のトランジスタ及び第２のトランジスタのドレインは、正電圧供給源又は高電圧供給源に結合されている。レーザ２１４のアノードは、アナログレーザ駆動電流を受け取るために、ソース第２のトランジスタ２１４に結合されている。
【0048】
第１のトランジスタ及び第２のトランジスタは、ＰＭＯＳトランジスタとして示されている。
【0049】
トランジスタは、任意の好適な形態のトランジスタ、例えば、ＭＯＳＦＥＴデバイス又はバイポーラジャンクショントランジスタ（ＢＪＴ）であり得る。代替的に、トランジスタは、他の技術、例えば、窒化ガリウム、ＧａＮ、又は炭化ケイ素、ＳｉＣを使用し得る。電流ミラーは、プッシュプル電流ミラーであり得る。電流ミラーは、２つのトランジスタを含むように示されているが、電流ミラーの１つのタイプの例であるこの電流ミラーの代わりに、他の電流ミラー技術又はレイアウトが使用され得ることを理解されたい。
【0050】
図２ａ～図２ｅ及び図３のシステムは、ハイサイドレーザドライバ２１２、３１２を含むが、代替的に、これらの図のうちのいずれかのシステムは、ローサイドレーザドライバを含み得る。例えば、図４に示されるように、レーザドライバ４１２は、代替的に、ローサイドレーザドライバ４１２であり得、それによって、レーザドライバ４１２は、レーザ２１４のカソードに結合されている。レーザドライバ４１２は、負電位又は接地電位に結合され得る。ローサイドレーザドライバでは、レーザ２１２のアノードは、正電位に結合され得る。
【0051】
図５は、図２～図４に示すｉＴｏＦシステムの簡略化された表現を示す。図５のｉＴｏＦシステム５００は、コントローラ２０６を備え、コントローラ２０６は、クロックジェネレータ２３０と、ＤＡＣ２１０と、を備える。ＤＡＣ２１０によって出力されたアナログレーザ制御信号２１８は、レーザドライバ２１２に提供され、レーザドライバ２１２は、アナログレーザ駆動電流を生成する。アナログレーザ駆動電流は、レーザ２１４を駆動するためにレーザ２１４に供給される。
【0052】
レーザ２１４を駆動するのに十分な大きさのアナログレーザ駆動電流２２０を生成するために、レーザドライバ２１２は、アナログレーザ制御信号の振幅と比較してアナログレーザ駆動電流の振幅を増加させるように構成された複数の電流ミラー５３２を備え得る。
【0053】
システム５００は、アナログレーザ駆動電流２２０にオフセットを印加するように構成されたオフセット生成回路５３４を更に備え得る。
【0054】
ＤＡＣ２１０によって出力されるアナログレーザ制御信号２１８は、シングルエンド信号として図５に示されているが、差動アナログレーザ制御信号であり得、レーザドライバ２１２によって生成されるアナログレーザ駆動電流２２０は、シングルエンド信号又は差動信号のいずれかであり得る。更に、電流ミラー５３２は、差動電流ミラーであり得る。
【0055】
電流ミラー５３２は、能動電流ミラーでも、又は受動電流ミラーでもあり得る。電流ミラーは、いくつかのミラーリング段又はコピー段を含み得る。例えば、ｎ個のミラー又はミラーリング段が存在し得る。
【0056】
上記のシステムは、イメージャ内にＤＡＣの存在を含むが、イメージャがＤＡＣを含まないシステムから利益を得ることも可能である。
【0057】
例えば、図６は、本開示の一態様による間接飛行時間システム６００を示し、システム６００は、イメージャ２０２と、レーザドライバシステム２０４と、を含む。イメージャ２０２は、コントローラ２０６と、画像センサ２０８と、を備える。コントローラ２０６は、レーザ制御信号６４０及び画像センサ制御信号２１９を出力するように構成されている。コントローラ２０６は、クロック生成回路を含み得る。レーザ制御信号６４０は、デジタル信号、例えば、クロック生成回路によって生成されたクロック信号であり得る。画像センサ２０８は、周囲環境からの反射されたレーザ光を受け取ることができる。コントローラ１０６から画像センサ２０８によって受け取られた画像センサ制御信号２１９は、画像センサ２０８が入射光、例えば周囲環境内の物体によって反射された光から受け取られた電荷を蓄積する蓄積期間を制御する。
【0058】
レーザ制御信号６４０は、レーザドライバシステム２０４に供給される。図６は、コントローラ１０６によって出力されたシングルエンドレーザ制御信号６４０が、システム１１４によって低電圧差動信号１１６に変換され、次いでシステム１１８によって元のシングルエンド信号に変換される例を示す。しかしながら、代替的に、コントローラ１０６によって生成されたレーザ制御信号は、差動信号であり得る。更に、差動信号は、それがレーザドライバに供給される前に元のシングルエンド信号に変換されないことがあり、レーザドライバ６１２は差動信号を受信し得る。更なる代替例では、シングルエンドレーザ制御信号６４０は、差動信号に変換されないことがあり、代わりにシングルエンド信号としてレーザドライバ２０４に出力され得る。レーザ制御信号６４０は、デジタル信号であり、レーザドライバシステム２０４によって受信され、レーザドライバ６１２の動作を制御するために使用される。
【0059】
レーザドライバ６１２は、レーザ制御信号６４０に依存性のレーザドライバ電流を生成するように構成されたハイサイドレーザドライバである。レーザドライバ６１２は、レーザ制御信号６４０を受信し、レーザ２１４を駆動するようにレーザ２１４に供給されるレーザ駆動電流２２０を生成するように構成されたハイサイド駆動電流ミラーを備え得る。ハイサイド電流ミラーは、レーザ２１４のアノードに結合され得る。電流ミラーは、図２ａ～図２ｅに関して説明されるように、乗法的プッシュプル電流ミラーであり得る。
【0060】
コントローラ２０６によって供給されるレーザ制御信号６４０がデジタルレーザ制御信号６４０である場合、レーザドライバシステム２０４は、デジタル／アナログ変換器６１０（ＤＡＣ）を含む。ＤＡＣ６１０は、デジタルレーザ制御信号６４０を受信し、かつアナログレーザ制御信号６４２を出力するように構成されている。アナログレーザ制御信号６４２は、レーザドライバ６１２によって受信され、レーザドライバ６１２は、ＤＡＣ６１０によって出力されたアナログレーザ制御信号６４２に基づいてアナログレーザ駆動電流２２０を生成し（例えば、アナログレーザ駆動電流２２０はアナログレーザ制御信号６４２に比例し得る）、それによって、レーザ制御信号６４２の振幅の変化がアナログレーザ駆動電流２２０の振幅の変化を引き起こす。
【0061】
有益なことに、ハイサイドドライブは、少なくともハイサイドドライブがＶＣＳＥＬの上面接続部に接続され得、ＶＣＳＥＬの底面接続部が接地平面に接続されている状態でＶＣＳＥＬが接地平面に直接取り付けられているので、システムが最小化されたインダクタンス及び大きい接地平面を伴って配置されることを可能にし得る。大きい接地平面は、熱抽出を支援し、特に、電流の大部分が他の構成要素２１６、例えば、ローカルコンデンサから同じ接地平面に局所的に提供され得る場合、電磁放射に関する助けになるシールドを提供する。
【0062】
図７に示すように、間接飛行時間システム７００のレーザドライバ７１２は、電流ミラーを備え得る。電流ミラーは、任意の好適な設計のものであり得る。図７の非限定的な例では、電流ミラーは、図３に関して説明された電流ミラーと同じレイアウトで、第１のトランジスタ７１８及び第２のトランジスタ７２０から形成されている。第１のトランジスタ７１８は、ＤＡＣ６１０の出力に結合されており、アナログレーザ制御信号を受信するように構成されている。第２のトランジスタ７２０は、レーザ２１４のアノードに結合されており、アナログレーザ駆動電流をレーザ２１４に供給するように構成されている。ミラーは、乗法的ミラーであり得、それによって、レーザ駆動信号の大きさは、アナログレーザ制御信号に比例するが、アナログレーザ制御信号よりも大きい。例えば、ミラーは、利得を導入し得る。レーザドライバ７１２は、レーザドライバ２１２の前述の実装形態のうちのいずれかと同じ方法で動作し得る。図７に示される電流ミラー７１２は、２つのトランジスタを含むが、代替的なハイサイド電流ミラーが使用され得る。
【0063】
ｉＴｏＦシステムのコントローラは、単一のレーザ制御信号をレーザドライバに供給し得るが、イメージャ２０２のコントローラ２０６は、代替的に、図８に示されるように、２つ、３つ、４つ、又は５つのレーザ制御信号などの複数のレーザ制御信号を供給し得る。例えば、図８のコントローラ２０６は、３つのレーザ制御信号をレーザドライバシステム２０４に提供する。これらのレーザ制御信号の各々は、複数のＤＡＣ８１０、８１２、８１４のそれぞれのＤＡＣによって受信され、それぞれのアナログレーザ制御信号に変換される。これらのアナログレーザ制御信号は、例えば、単一のレーザドライバ６１２に供給されることによって、単一のレーザ２１４を駆動するために使用され得る。これにより、より大きな電流をレーザに供給することが可能になり得る。
【0064】
代替的に、複数のレーザ制御信号は、単一のレーザ制御信号の使用と比較して、システム内の高調波の影響を低減するために使用され得る。理想的には、レーザは高調波を最小化するために正弦波信号によって駆動され得る。しかしながら、容易にするために、システムは、代わりに、レーザを駆動するために方形波を使用し得る。方形波は、高調波を導入し、ＴｏＦ測定の精度を減少させる可能性がある。したがって、複数のレーザ制御信号は、レーザ制御信号の組み合わせが高調波を低減するように構成され得る。これは、レーザ制御信号の各々を、レーザ制御信号が異なるデューティサイクル、位相、及び／又は振幅を有する方形波であるように設定することによって達成され得る。この複数のレーザ制御信号を合計すると、正弦波駆動信号をよりうまく近似する。
【0065】
代替的に、レーザ制御信号の各々は、別個のレーザドライバに供給され、１つ以上のレーザを制御又は駆動するために使用され得る。更に、レーザ制御信号の各々が、同じレーザの異なる端子に供給され得る。例えば、レーザ２１４が２パッド端子ＶＣＳＥＬ（例えば、レーザドライバ電流が供給され得るアノードパッド）である場合、２つのレーザ制御信号がコントローラから別個のレーザドライバ６１２に供給され得る。次いで、生成されたそれぞれのレーザ駆動電流は、ＶＣＳＥＬのそれぞれのアノードパッドに供給され得る。
【0066】
複数のレーザ制御信号の概念は、ＤＡＣがレーザドライバシステム２０４上に位置する図８に関して説明されているが、図２～図５のいずれかにおいて概説されているように、アナログレーザ制御信号がイメージャ２０２からレーザドライバシステム２０４に供給されるシステムにも適用され得る。
【0067】
デジタル／アナログ変換器の動作
上記で説明されたデジタル／アナログ変換器２１０、６１０は、デジタルレーザ制御信号をアナログレーザ制御信号に変換する。ＤＡＣ２１０、６１０のいくつかの詳細を示す一例が図９に示されている。ＤＡＣ２１０、６１０は、メモリ９４０から出力されたデジタル値を受信し、次いで、デジタル値をＤＡＣ２１０、６１０から出力されるアナログ値に変換するためのメモリ９４０及び変換器９４２を備え得る。
上記で説明されたデジタル／アナログ変換器２１０、６１０は、デジタルレーザ制御信号をアナログレーザ制御信号に変換する。ＤＡＣ２１０、６１０のいくつかの詳細を示す一例が図９に示されている。ＤＡＣ２１０、６１０は、メモリ９４０から出力されたデジタル値を受信し、次いで、デジタル値をＤＡＣ２１０、６１０から出力されるアナログ値に変換するためのメモリ９４０及び変換器９４２を備え得る。
【0068】
メモリ９４０は、複数の順序付けられた、デジタル、マルチビットワードを記憶し得る。例えば、メモリ９４０は、サイクリックメモリであり得る。メモリ９４０は、ＤＡＣ２１０、６１０の製造中に、順序付けられたマルチビットワードとともに予めロードされ得るか、又は動作中に定期的に更新され得る。
【0069】
ＤＡＣ２１０、６１０は、クロック発生器２３０からデジタルレーザ制御信号を受信し、例えば、デジタルレーザ制御信号は、クロック信号であり得る。メモリ９４０は、デジタルレーザ制御信号の各パルス、遷移又はパターン（例えば、各低－高繊維及び／若しくは高－低遷移、又はパルスの各セット）上で、複数の順序付けられたデジタルワードの次のマルチビットデジタルワードを出力するように構成されている。メモリ９４０は、順序付けられたデジタルワードのリストの終了位置に到達すると、リストの先頭に戻るか、又は逆の順序でリストを繰り返し得る。マルチビットデジタルワードは、変換器９４２によって受信され、変換器９４２は、メモリ９４０によって出力されたマルチビットデジタルワードをアナログレーザ制御信号に変換するように構成されている。これにより、システムは、クロックジェネレータ２３０によって出力されたデジタル信号をアナログ信号に変換することが可能になる。
【0070】
図１０ａは、デジタルレーザ制御信号、又はクロック２３０からの制御信号を受信し、差動出力信号を出力するように構成されたＤＡＣ２１０、６１０の例を示す。ＤＡＣは、メモリ１００２を含む。データは、システムの動作が開始する前、例えば較正中にメモリにロードされる。ロードされるデータは、複数のバイナリワード、例えば６ビットワードを含む。他の長さのワード、例えば４ビット、８ビット、１０ビット、１２ビットのワードが使用され得る。ワードは、サイクリックメモリ１００２に記憶される。
【0071】
システムは、クロック入力又はデジタルレーザ制御信号を受信し、例えば、図２ｂ～図５の実装形態では、ＤＡＣ２１０は、クロックジェネレータ２３０の出力を受信し、図６の実装形態では、ＤＡＣ６１０は、デジタルレーザ制御信号１１６（クロック信号であり得る）を受信する。クロック入力は、メモリ１００２に、記憶されたワードのうちの１つを第１のサーモメータデコード１００４及び第２のサーモメータデコード１００６に出力させる。メモリが循環するので、クロック入力が受信されるたびに、例えば、クロック信号のエッジが受信されるたびに、又はクロック信号のいくつかのパルス又はエッジが受信されるたびに、異なるワードが出力される。
【0072】
図１０ａに示されるシステムは、６ビットＤＡＣであるが、ＤＡＣは、任意の数のビットで動作し得る。ここに示されるＤＡＣは、より少ない要素が必要とされることを確実にするように３ビットＭＳＢアレイ又は粗アレイ及び３ビットＬＳＢアレイ又は微細アレイにセグメント化された電流ステアリングＤＡＣであり、線形性及びグリッチに関する助けとして必要とされるバイナリツーサーモメータデコードは、両方のアレイについて同じである。異なる数のビットが、ＭＳＢアレイ及びＬＳＢアレイの各々に提供され得る。
【0073】
メモリ１００２の出力の最上位ビット（例えば、３つの最上位ビット）は、第１のサーモメータデコード要素１００４に提供され、メモリ１００２の出力の最下位ビット（例えば、３つの最下位ビット）は、第２のサーモメータデコード要素１００６に提供される。
【0074】
第１のサーモメータデコード要素１００４の出力は、ラッチ１００８の入力に提供される。第２のサーモメータデコード要素１００６の出力は、第２のラッチ１０１０の入力に提供される。ラッチはまた、デジタルレーザ制御信号又はクロック信号を入力として受信し得、それぞれのラッチに制御／ラッチ信号を提供する。ラッチ１００８、１０１０は、ＬＳＢサーモメータデコード１００６及びＭＳＢサーモメータデコード１００４の出力をラッチする。
【0075】
ラッチ１００８、１０１０の出力は、それぞれのプリドライブ回路１０１２、１０１４の入力に提供される。
【0076】
図１０ｂは、プリドライブ回路１０１２、１０１４の非限定的な実施例を示す。プリドライブ回路は、２つの駆動状態間の高速切り替えを可能にする非レール間差動信号を生成する。信号Ｔ及びＴｂとして出力される電流は、電流源１０６４＋１０６２の合計に等しい電流と、電流源１０６４に等しい電流とを遷移させる。それぞれのラッチ１００８、１０１０の出力は、２つの信号に分割される。ゲート１０５０によって反転された第１の信号の極性及び第２の信号の極性は、ゲート１０５２によって反転されない。
【0077】
プリドライブ回路は、第１のトランジスタ１０５４と、第２のトランジスタ１０５６と、第３のトランジスタ１０５８と、及び第４のトランジスタ１０６０と、を含む。図１０ｂに示されるトランジスタは、ＰＭＯＳトランジスタであるが、ＮＭＯＳトランジスタなどの他のトランジスタが使用され得、当業者は、ＮＭＯＳトランジスタを使用するプリドライブ回路設計を直ちに認識する。
【0078】
第１のトランジスタ１０５４のゲートは、ゲート１０５０の出力に結合されている。第２のトランジスタのゲートは、ゲート１０５２の出力に結合されている。第１のトランジスタ１０５４及び第２のトランジスタ１０５６のソースは、高電圧供給レールに結合された第１の電流源１０６２に結合されている。第１のトランジスタ１０５４及び第２のトランジスタ１０５６のドレインは、それぞれの第３のトランジスタ１０５８及び第４のトランジスタ１０６０のソースに結合されており、かつそれぞれの出力Ｔ及びＴｂに結合されている。第３のトランジスタ１０５４及び第４のトランジスタ１０６０のドレインは、低電圧供給レールに結合されている。
【0079】
第２の電流源は、第１のトランジスタ１０５４のドレイン及び出力Ｔに結合されている。第３の電流源１０６６は、第２のトランジスタ１０５６のドレイン及び出力Ｔｂに結合されている。
【0080】
各プリドライブ回路は、２つの出力ＴとＴｂを提供する。第１のプリドライブ回路１００８の出力Ｔ及びＴｂは、第１の電流源回路１０１６の入力に供給される。第２のプリドライブ回路１０１４の出力Ｔ及びＴｂは、第２の電流源回路１０１８の入力に供給される。
【0081】
図１０ｃは、電流源回路１０１６、１０１８の非限定的な実装形態を示す。
【0082】
トランジスタは、電流源回路がＤＡＣのＭＳＢ又はＬＳＢ経路に作用しているかどうかに応じて、異なってサイズ決定され得る。例えば、トランジスタは、トランジスタの幅が、トランジスタが駆動する電流に比例するようにサイズ決定され得る。
【0083】
プリドライバ回路の出力Ｔは、第１のトランジスタ１０８０のゲートに供給される。プリドライバ回路の出力Ｔｂは、第２のトランジスタ１０８２のゲートに供給される。第１のトランジスタ１０８０及び第２のトランジスタ１０８２のソースは、第３のトランジスタ１０８４のドレインに結合されている。第３のトランジスタ１０８４のソースは、高供給電圧レールに結合されている。第１のトランジスタ１０８０及び第２のトランジスタ１０８２のドレインは、第４のトランジスタ１０８６及び第５のトランジスタ１０８８のそれぞれのドレインに結合されている。第１のトランジスタ１０８０の本体は、第５のトランジスタ１０８８のゲートに結合されている。第２のトランジスタ１０８２の本体は、第４のトランジスタ１０８６のゲートに結合されている。第４のトランジスタ１０８６のドレインは、正の差動出力を供給し、第５のトランジスタ１０８８のドレインは、負の差動出力を供給する。
【0084】
第４のトランジスタ１０８６のドレインは、第４のトランジスタ１０８６のソースに結合されている。同様に、第５のトランジスタ１０８８のドレインは、第５のトランジスタ１０８８のソースに結合されている。このことは、第１のトランジスタ１０８０及び第２のトランジスタ１０８２が状態を変化させるときの電荷注入を補償する。これは、より速い遷移時間を可能にする。
【0085】
第１の電流源システム１０１６及び第２の電流源システム１０１８の正の差動出力は、互いに結合されており、かつ第１の出力トランジスタ１０２０のドレインに結合されている。第１の出力トランジスタ１０２０のソースは、ＤＡＣについての正の出力端子を提供する。第１の電流源１０１６及び第２の電流源１０１８の負の差動出力信号は、互いに結合されており、かつ第２の出力トランジスタ１０２２のドレインに結合されている。第２の出力トランジスタ１０２２のソースは、ＤＡＣについての負の出力端子を提供する。
【0086】
いくつかの実装形態では、出力トランジスタは、厚酸化膜カスコードデバイスであり得る。このことは、出力からの遷移は電流ドライバに影響を与えるべきではないことを意味する。このことは、電流ドライバの安定性を改善し得る。
【0087】
図１０ａのシステムは、出力トランジスタ１０２０、１０２２のそれぞれのドレインに結合されたバイアス電流源１０２４を更に含み得る。
【0088】
図１０ｄは、バイアス電流源回路１０２４の１つの考えられる実装形態を示す。バイアス電流源は、第１のトランジスタ１０９０と、第２のトランジスタ１０９２と、を含む。第１のトランジスタ１０９０及び第２のトランジスタ１０９２のゲートは、バイアス制御入力に結合されており、バイアス制御入力は、バイアス電流源をアクティブ化及び非アクティブ化するように構成されている。第１のトランジスタ１０９０のソースは、第３のトランジスタ１０９４のドレインに結合されており、第３のトランジスタ１０９４のソースは、高電圧供給レールに結合されている。第２のトランジスタ１０９２のソースは、第４のトランジスタ１０９６のドレインに結合されており、第４のトランジスタ１０９６のソースは、高電圧供給レールに結合されている。第１のトランジスタ１０９０及び第２のトランジスタ１０９２のドレインは、正及び負の出力電流バイアス信号を提供し、それぞれ第１の出力トランジスタ１０２０及び第２の出力トランジスタ１０２２のソースに結合されている。
【0089】
表１は、サーモメータデコーダ動作を表す、同じ数字のバイナリフォーマット版、ユナリフォーマット版、及びユナリｂフォーマット版を示す。ユナリ値は、サーモメータデコーダの出力を表す。
【0090】
【表1】
【0091】
図１０ａ～図１０ｄは、デジタル入力を使用してアナログレーザ制御信号を生成するための、唯一の具体的な例示的なＤＡＣ実装形態を示す。これらの例では、ＤＡＣは、複数のデジタルワードを記憶したサイクリックメモリを使用し、デジタルワードは、クロック信号を使用して段階的に処理され、次いで、ＤＡＣによって、記憶されたデジタルワードによって定義された振幅を有するアナログ信号に変換される。このようにして、アナログレーザ制御信号について特定のアナログ信号形状が達成され得る。図１０ａ～図１０ｄは、１つの特定のサイクリックメモリＤＡＣ実装形態のみを示しており、ＤＡＣを実装し、図１０ａに関連して上記で説明されたのと同じ機能を有する多くの他の方法が存在することが認識されるであろう。図示のＤＡＣは、ＰＭＯＳ電流源ＤＡＣであり、接地に対して供給される電流、又は基準電圧を生成する。このＤＡＣは、抵抗器を用いて接地側終端されるレーザ駆動システムとともに使用され得、アナログレーザ制御信号は、電流ミラーを備えるハイサイドレーザドライバに結合される。
【0092】
電流がハイサイドミラーに直接流される前述の例示的な実装形態では、ＤＡＣは、電流を引き込むＮＭＯＳ電流源アレイから作製され得る。このＤＡＣ実装形態では、アナログレーザ制御信号の正の出力及び負の出力の両方でＤＣ電流を提供するための第２のＤＡＣが存在し得、これは、何らかの静止電流を提供することによって次の段が動作するうえで助けになる。バイアス電流は、差動電流のレベルに基づいて調整され得る。これは、選択的な追加の機能であり、省略され得るか、又は代替的にレーザドライバに含まれ得る。
【0093】
レーザドライバの動作
前述のように、レーザドライバは、電流ミラーを備え、レーザ２１４に供給するためのアナログレーザドライバ電流を生成するように構成されたハイサイドレーザドライバ２１２、３１２、６１２、７１２であり得る。
前述のように、レーザドライバは、電流ミラーを備え、レーザ２１４に供給するためのアナログレーザドライバ電流を生成するように構成されたハイサイドレーザドライバ２１２、３１２、６１２、７１２であり得る。
【0094】
レーザドライバ１１１２の１つの非限定的な詳細な例を、図１１に示す。図１１は、レーザ２１４を含む。図１１の例では、レーザドライバ１１１２によって受信されるアナログレーザ制御信号は、差動電流信号である。アナログレーザ制御信号は、電流ステアリングＤＡＣ、例えば、図１０ａにおいて説明されたＤＡＣによって提供され得る。代替的に、アナログレーザ制御信号は、図２ｅに示されるように、電圧電流変換器を使用して出力が変換される電圧ＤＡＣによって提供され得る。入力差動信号は、第１の信号１１５０（正の信号と称され得る）と、第２の信号１１５２（負の信号と称され得る）と、を含む。
【0095】
レーザドライバ１１１２は、差動信号を増幅する第１の利得段１１５４と、増幅された差動信号からシングルエンドアナログレーザ駆動電流を生成する第２の利得段１１５６と、を含む。第１の利得段１１５４は、第１の信号１１５０及び第２の信号１１５２のうちの一方に定電流を加えるように構成されている。例えば、第１の利得段１１５４は、定電流を第１の信号１１５０に加えるように構成された定電流源１１５８を含む。代替的に、電流源１１５８は、第２の信号１１５２に定電流を加えるように構成され得る。
【0096】
定電流源１１５８は、レーザ２１４に供給される駆動電流の範囲を増加させるために使用され得る任意選択的な構成要素である。ノード１１５０及び１１５２で受信された入力は、差動信号であり、電流ミラー１１５６は、正負の乗算バージョンに等しい電流を使用してレーザを駆動するように構成されている。電流バイアスが加えられない場合、正負は、期間の５０％の間負である。例えば、正の信号が０ｍＡ～１００ｍＡの範囲であり、負の信号が１００ｍＡ～０ｍＡの範囲である場合、正負は、その期間にわたって－１００ｍＡ（正が０ｍＡであり、負が１００ｍＡであるとき）～１００ｍＡ（正が１００ｍＡであり、負が０ｍＡであるとき）の範囲である。これによって、正のレーザ駆動電流は、電流ミラー１１５６によって期間の５０％のみの間出力される。したがって、レーザは、この期間の５０％の間のみ駆動され得る。
【0097】
電流ミラー１１５６によって出力される電流が正である期間の割合を増加させるために、電流源１１５８は、電流オフセットを差動入力信号のうちの一方に加えるように構成され得る。正の入力信号に電流オフセットを加えることによって、出力の正負はより長い期間の間正になる。
【0098】
例えば、正の信号が０ｍＡ～１００ｍＡの範囲であり、負の信号が１００ｍＡ～０ｍＡの範囲である場合、電流源１１５８は、正の信号に５０ｍＡのオフセットを加えるように構成され得る。これによって、出力の正負が－５０ｍＡ～１５０ｍＡの範囲になり、正負信号が正電流である期間が延長され、したがって、レーザ２１４が正電流によって駆動され得る時間を増加させる。
【0099】
第１の利得段は、第１のトランジスタ１１７０を含み、負の入力１１５２は、増幅器構成を通してトランジスタ１１７０のベースに結合されており、増幅器構成は、増幅器１１７２と、抵抗器１１７４及び１１７６と、を含む。第１の抵抗器１１７４は、低電圧供給源、例えば、接地と、増幅器１１７２の第１の入力との間に結合されている。増幅器１１７２の第２の入力は、第１のトランジスタ１１７０のエミッタに結合されている。第１のトランジスタ１１７０のエミッタは、第２の抵抗器１１７６を介して低電圧供給源に結合されている。抵抗器１１７４及び１１７６は、増幅を提供するようにサイズ決定される。この特定の例では、抵抗器１１７４は２５ｋＯｈｍであり、抵抗器１１７６は６．２５ｋＯｈｍであり、入力信号に４倍の増幅を提供する。しかしながら、これらの抵抗値は、例示的なものにすぎず、所望の利得を達成するために、抵抗の他の値が、使用され得る。第１のトランジスタ１１７０のコレクタは、第２の利得段１１５６に結合されている。
【0100】
同じ構成は、正の入力１１５０に提供され、正の入力１１５０は、第２の増幅器１１８０、及び抵抗１１８２及び１１８４を通して第２のトランジスタ１１７８に結合されている。第２のトランジスタ１１７８のコレクタは、第２の利得段１１５６に結合されている。
【0101】
第２の利得段１１５６は、アナログレーザ駆動電流を生成し、これをレーザ２１４に供給するように構成された電流ミラーを備え得る。第２の利得段１１５６は、レーザ２１４を駆動するために使用され得る電流ミラーの一例を含む。この電流ミラーは、この特定の例では、第１のトランジスタ１１７０及び第２のトランジスタ１１７８の出力の４０倍の増幅を提供するように構成され得る。しかしながら、電流ミラーは、代替的な増幅因子を提供し得る。第２の利得段１１５６は、第１の利得段１１５４から差動信号を受信し、レーザ２１４を駆動するためにシングルエンドアナログレーザ駆動電流を生成し、出力する。電流ミラー１１５６で使用されるスイッチは、ＢＪＴとして示されているが、ＭＯＳトランジスタ、又は任意の他の好適なトランジスタタイプが代わりに使用され得る。
【0102】
前述のように、いくつかの追加の構成要素２１６は、レーザ２１４を介して結合され得る。例えば、第１のコンデンサ１１６０及び第２のコンデンサ１１６２は、レーザ２１４を介して結合され得る。
【0103】
図１２は、第１の利得段１１５４が、追加のトランジスタ対を使用して定電流源１１５８を実装するように修正された、図１１のレーザドライバの修正例を示す。この定電流源は、第１の信号１５０及び第２の信号１１５２を合計することによって、第１の信号１１５０（又は代替的に、第２の１１５２）信号に加えられる追加の定電流を生成する。この実装形態は、第１の信号１１５０及び第２の信号１１５２によって形成された差動アナログレーザ制御信号が、例えば、電流ステアリングＤＡＣによって生成され、電流ステアリングＤＡＣから出力されるため、一定の合計電流（すなわち、第１の信号１１５０及び第２の信号１１５２の電流の合計が一定である）を有するときに有効であり得る。
【0104】
定電流源１１５８は、第３のトランジスタ１２８６を含む。第３のトランジスタ１２８６のベースは、第１のトランジスタ１１７０のベースに結合されている。抵抗器１２８８が、第３のトランジスタ１２８６のエミッタと低電圧供給レールとの間に結合されている。定電流源１１５８は、第４のトランジスタ１２９０を含む。第４のトランジスタ１２９０のベースは、第２のトランジスタ１１７８のベースに結合されている。抵抗器１２９２が、第４のトランジスタ１２９０のエミッタと低電圧供給レールとの間に結合されている。第３のトランジスタ１２８６及び第４のトランジスタ１２９０のコレクタは、第３のトランジスタ１１７８のコレクタに結合されており、第３のトランジスタ１１７８のコレクタにおいて電流に定電流を加える。この特定の例では、抵抗器１２８８及び１２９２はどちらも６．２５ｋｏｈｍであり、それによって、定電流は入力正電流及び入力負電流の合計の４倍である。しかしながら、これは、抵抗値の１つの例にすぎず、必要な利得に応じて、任意の他の好適にサイズ決定された抵抗器が使用され得る。
【0105】
図１３は、両面レーザドライバアーキテクチャを示し、両面レーザドライバアーキテクチャは、同じレーザ２１４に結合された、２つのレーザドライバ１１１２、例えば、図１１又は１２に示されるレーザドライバ１１１２を含む。第１のレーザドライバ及び第２のレーザドライバ１１１２は、同一であり得る。これは、システムがレーザ２１４により大きい電流を提供することを可能にする。
【0106】
図１４は、イメージャ２０２が、オンチップ終端抵抗又はインピーダンス２５０に結合されたＤＡＣ２１０を含むシステムレイアウトを示す。終端インピーダンス２５０は、代替的に、オフチップ終端インピーダンス２５０であり得る。レーザドライバシステム２０４は、イメージャ２０２から制御信号２１８を受信する。レーザドライバシステム２０４は、終端抵抗（又はインピーダンス）２５２を含み得、終端抵抗２５２は、オンチップ又はオフチップのいずれかであり得る。図１４のレーザドライバシステム２０４は、レーザ２１４、例えば、ＶＣＳＥＬを含む。レーザ２１４、レーザドライバダイ２１２、及び垂直コンデンサ２１６は、ボンドワイヤ１４０４を使用して互いに結合されている。
【0107】
システムは、２つのコンデンサ２１６を含み得る。一方のコンデンサは、レーザドライバ２１２の近くに位置決めされ得、垂直コンデンサ（垂直キャップ）であり得る。レーザドライバ２１２がハイサイドドライブシステムである場合、その近くに位置決めされた垂直コンデンサは、レーザドライバ２１２と垂直コンデンサ２１６との間の接続がレーザドライバ２１２の上面とコンデンサ２１６の上面との間に存在することを可能にし、誘導ループのサイズを最小化する。レーザドライバ２１２及び垂直コンデンサ２１６の下面又は端子は、接地平面１４０６に結合され得る。構成要素が接地平面に結合され得るので、より大きな放熱が達成され得る。第２のキャパシタ２１６は、レーザ２１４からより遠くに位置決めされたより大きなコンデンサであり得る。
【0108】
図１５は、３端子レーザ２１４を含むシステムを示す。３端子レーザ２１４は、ＶＣＳＥＬであり得る。２つのレーザドライバ２１２が使用され、一方のレーザドライバは、ＶＣＳＥＬ２１４の各側に位置決めされ、ＶＣＳＥＬの各駆動端子を駆動する。レーザドライバ２１２は、図１１又は図１２のレーザドライバなどの、以前の例のいずれかで説明されたレーザドライバであり得る。ＶＣＳＥＬ２１４はまた、ＶＣＳＥＬの下面上の第３の端子を使用して接地平面１４０６に接続されている。イメージャ２０２のＤＡＣ２１０からの出力は、その出力が２つのアナログレーザ制御信号２１８を含むように分割され得る。次いで、これらの信号は、複数のレーザドライバ２１２の各々に提供され得る。更に、イメージャ２０２は、オンチップ終端２５０及びオフチップ終端２５６の両方を含み得る。このようにして、前の実施形態で説明されたレーザドライバ２１２及びイメージャ２０２は、２つの端子レーザ２１４を駆動するために使用され得る。
【0109】
終端抵抗２５２は、それらが互いの１％の許容範囲内のインピーダンスを有するように整合され得る。代替的に、終端抵抗２５２は、それらが互いに２％、５％、又は１０％の許容範囲内のインピーダンスを有するように整合され得る。
【0110】
２端子レーザに限定されない他のシステムは、複数のレーザドライバ、例えば、同じレーザ又は複数のレーザに結合された複数のレーザドライバを含み得る。
【0111】
図１６ａは、ＤＡＣ２１０と、レーザドライバ２１２と、を含む、ＴｏＦシステムを示す。システムは、２つのレーザ２１４を駆動するように構成され得る。
【0112】
ＤＡＣ２１０（イメージャ２０２又はレーザドライバシステム２０４上に存在し得る）は、差動アナログレーザ制御信号２１８を出力し得る。例えば、ＤＡＣ２１０は、図１０ａのＤＡＣであり得る。ＤＡＣ２１０は、正の出力又は第１の出力１６０６と、負の出力又は第２の出力１６０８と、を備える。ＤＡＣ２１０は、電流ステアリングＤＡＣである。第１の電流源１６０２は、第１の出力１６０６に結合されており、第１の電流バイアスを第１の信号に加えるように構成されている。第２の電流源１６０４は、第２の出力１６０８に結合されており、第２の電流バイアスを第２の信号に加えるように構成されている。第１の出力１６０６及び第２の出力１６０８に電流バイアスを加えることは、第１の出力１６０６及び第２の出力１６０８の各々に最小出力又はバイアス電流が提供される。
【0113】
差動アナログレーザ制御信号２１８の第１の信号及び第２の信号は、互いに逆位相であり得る。したがって、ＤＡＣが電流ステアリングＤＡＣであるので、２つのレーザを駆動するための電流引き込みは、一定であり得る。
【0114】
ＤＡＣ２１０の差動出力は、レーザドライバ２１２に提供される。第１の信号は、第１のイネーブルトランジスタ１６１０のエミッタにおいて受信され得る。第２の信号は、第２のイネーブルトランジスタ１６１２のエミッタにおいて受信され得る。第１のイネーブルトランジスタ１６１０及び第２のイネーブルトランジスタ１６１２のベースは、イネーブル信号を受信し得る。イネーブルトランジスタは、安全システムとして機能し、イネーブル信号がハイであるときにのみ、ＤＡＣの出力を電流ミラー２２４に提供することを可能にする。イネーブル信号は、システムが光を出力することが安全である場合にのみイネーブルにされ得る。イネーブル信号及びトランジスタ１６１０及びトランジスタ１６１２は、任意選択的であり、差動信号は、代わりに、電流ミラー２２４に直接結合され得ることが理解されよう。
【0115】
図１６ａのイネーブル信号の例では、第１のイネーブルトランジスタ１６１０及び第２のイネーブルトランジスタ１６１２のコレクタは、電流ミラー２２４に結合されている。電流ミラー２２４は、アナログレーザ制御信号の第１の信号１６０６及び第２の信号１６０８に基づいて、第１のレーザ駆動電流１６１４及び第２のレーザ駆動電流１６１４を提供するように構成されている。この例では、レーザドライバ２１２は、差動アナログレーザ制御信号２１８のそれぞれの信号に基づいて、２つのレーザ駆動電流又は信号を生成する。これらのレーザ駆動電流の各々は、それぞれのレーザ２１４に供給され得、レーザ２１４の各々を駆動する。第１のレーザ及び第２のレーザ２１４に供給されたレーザ駆動電流１６１４、１６１６はまた、差動信号であるとみなされ得、それによって、第１のレーザは、差動レーザ駆動電流の第１の信号によって駆動され、第２のレーザは、第１の信号に対して逆位相である差動レーザ駆動電流の第２の信号によって駆動される。電流ミラー２２４のクロスカップリングは、出力トランジスタのベース又はゲートにおいてプッシュプル駆動を生成することによって、ローからハイへの遷移がハイからローへの遷移と同じになるという効果を有する。図１６Ａに含まれるレーザドライバ２１２は、レーザドライバの一例である。この図では、他のレーザドライバが使用され得ることが明らかである。
【0116】
２つのレーザ２１４は、例えば、異なる物体までの距離を判定するために、異なるシーンを撮像するように向けられ得る。差動レーザ駆動信号を出力する単一のレーザドライバ２１２を使用して２つのレーザを駆動することによって、システムは、第１のレーザ及び第２のレーザの位相が１８０°ずれるように駆動することによって、供給から一定の電流を引き出すことを達成し得る。
【0117】
この場合の各レーザは、逆位相で駆動される。同じレーザ及びレーザ光学系が位相信号及び逆位相信号によって駆動された場合、送信信号が一定の電力に合計されるので、同じシーンを照射することは有益ではない。しかしながら、異なるレーザ又は異なる光学系を使用するとき、２つのレーザを位相及び逆位相で駆動することは有益であり得る。例えば、２つのレーザは、異なる波長を有し得、同じシーンを見ている２つの異なる撮像センサが存在し得るので、２つの異なる波長についての放出された光と撮像された光との間の位相差（典型的には位相アンラッピングのためにＣＷ ＴｏＦシステムにおいて必要とされる位相差と同様な位相差）は、２つの位相が本質的に並列して動作するので、より迅速に判定され得る。２つのレーザを位相及び逆位相で駆動することによって、共通の電源が見る電流変調はより少なくなり、共通の電源の駆動が容易になる。レーザドライバのコスト（面積／電力）も、２つのレーザの間で部分的に分担される。
【0118】
図１６ｂは、図１６ａのシステムの概略レイアウトを示す。レーザドライバ２１２は、ＶＣＳＥＬなどのそれぞれのレーザ２１４の端子にレーザドライバの出力を結合するボンドワイヤ１４０４を含む。レーザ２１４のカソードは、レーザドライバ供給源を分離する垂直コンデンサ２１６とともに、共通の接地平面１４０６に結合されており、共通の接地平面１４０６を共有する。接地平面１４０６が構成要素間で共有されると、構成要素間の相互接続部のサイズが低減され、いかなるスイッチング過渡現象についてのループインダクタンスも低減し、ヒートシンクのための大きな表面が提供される。
【0119】
前述の回路は、コンデンサ２１６と、レーザドライバ２１２と、レーザ２１４と、を含むシステムを示す。これらの構成要素の構成は、改善された回路動作を提供し得る。
【0120】
図１７ａは、２つの垂直コンデンサ２１６、２つのレーザドライバ２１２、及び２つの端子ＶＣＳＥＬ２１４の接続部のレイアウト図を示し、それぞれのレーザドライバ２１２は、ＶＣＳＥＬ２１４のそれぞれの端子を駆動するが、この構成は、単一の垂直コンデンサ２１６と、単一のレーザドライバ２１２と、レーザ２１４と、を含むシステムにも適用される。図１７の断面は、図１５の断面と同じレイアウトである。図を見るとわかるように、垂直コンデンサ２１６、レーザドライバ２１２、及びレーザ２１４は、ボンドワイヤ１７１０などの接続部分を使用して互いに直列に接続される。垂直コンデンサは、前述の例のいずれにおいても、コンデンサ２１６として使用され得る。例えば、垂直コンデンサは、垂直コンデンサが使用されていない状況と比較して、電流ループのサイズを最小化するために、図１４又は図１５の実装形態で使用され得る。
【0121】
図１７ｂは、上からではなく側面からシステムを見た、図１７Ａのシステムの代替斜視図である。コンデンサ２１６、レーザドライバ２１２、及びレーザ２１４の上部は、コンデンサ２１６、レーザドライバ２１２、及びレーザ２１４が基板の上方で水平又は同じ高さになるように位置決めされ得る。３つの構成要素をこの様式で互いに隣接させて位置決めすることは、構成要素が正確に同じ高さにない場合でも、形成される電流ループのサイズを有益に低減することが理解されよう。レーザ２１４及びコンデンサ２１６の高さを同じレベルに保つと、確実に、レーザ２１４と、レーザドライバ２１２と、コンデンサ２１６との間に非常に短い接続部１７１０が存在する。したがって、ボンドワイヤ接続部１７１０の長さは、ボンドワイヤが延びる必要のある垂直距離を短くし、レーザ２１４及びコンデンサ２１６が互いに近くに位置決めされることを可能にすることによって最小化され得る。これは、ボンドワイヤに伴う寄生インダクタンスを最小化し、ループのサイズを低減し、インダクタンスを更に低減させる。
【0122】
電流は、短い接続部１７１０を通ってこれらの構成要素間を伝わり得る。戻り経路は、基板上に提供された接地平面１７１２内に位置し得る。これによって、小さいループが確保され、電磁放出が打ち消される。各構成要素の第１の側は、接地平面に結合され得る。各構成要素の第２の側は、互いに直列に連結され得る。コンデンサ２１６、レーザドライバ２１２、及びレーザ２１４を、個々に接地接続するのではなく、単一の接地平面を使用して接続すると、放熱が改善される。接地平面は、コンデンサ２１６、レーザドライバ２１２、及びレーザ２１４の全てにまたがるので、熱が放散され得る大面積の伝導性材料を提供する。
【0123】
コンデンサ２１６、レーザ２１４、及びレーザドライバ２１２の上部が同じレベルにあるように、高さ調整部材、スラグ、又はシムが、レーザ２１４、コンデンサ２１６、又はレーザドライバ２１２のいずれかの下に配置され得る。
【0124】
この構成は、図１５のシステムに関して示されているが、前述の例のいずれのコンデンサ２１６、レーザドライバ２１２、及びレーザ２１４も、それらが同じ接地平面上に位置し、同じ高さの構成要素間の接続が短いボンドワイヤを通して行われるように位置決めされ得ることを理解されたい。
【0125】
前述の例は、間接飛行時間、ｉＴｏＦシステムに関して説明されている。しかしながら、それらの実施例は、ｄＴｏＦ、又は直接飛行時間システムに同様に適用され得ることを理解されたい。特に、ＤＡＣがレーザドライバシステム内に位置する図６、図７、及び図８の例では、上記の図１４、図１５、及び図１７に関連して説明された同じハイサイド駆動システム及びパッケージ化が、ｄＴｏＦシステムに使用され得る。これらの技術の一部又は全部は、ｄＴｏＦシステムに適用され得る。
【0126】
説明では、イメージャからレーザドライバに提供されるか、又はイメージャ又はレーザドライバ内の構成要素間に提供される信号の属性を電圧又は電流とみなしているが、信号は、ＤＡＣとレーザとの間の信号経路内の異なる点において電流から電圧に置き換え可能であるか、又は電圧から電流に置き換え可能であり得る。前述の例のいずれにおけるＤＡＣも、電流ＤＡＣではなく、電圧ＤＡＣであり得、電圧信号を出力し得る。例えば、図４のＤＡＣ２１０は、クロックジェネレータ２３０から電圧信号を受信し得、電圧アナログレーザ制御信号２１８を出力し得る。レーザドライバ４１２は、電圧アナログレーザ制御信号を受信し、レーザを電流で駆動する前に電圧アナログレーザ制御信号をこの電流に変換するように動作し得るか、又はレーザ２１４に電圧信号を提供し得る。システム内の各構成要素は、電圧信号又は電流信号を受信し、電圧信号又は電流信号を出力し得る。更に、ＤＡＣは、電流ＤＡＣである場合、それは、抵抗器を使用して終端され得、したがって、出力は、電圧であり得る。更に、ミラーリング段若しくはコピー段又はミラーは、電圧信号を受信し、これをミラーリングプロセスにおいて電流信号に変換し得る。
【0127】
図４に示されるように、前の例で説明されたコントローラ２０６は、クロックジェネレータ２３０と、ＤＡＣ２１０と、を含み得る。代替的に、クロックジェネレータは、コントローラ２０６及びイメージャ２０２の外部に位置し得る。例えば、イメージャ２０２は、外部供給源からクロック信号を受信し得、例えば、イメージャが位置しているより大きいシステム内から共有クロック信号を受信し得る。
【0128】
当業者は、本開示の範囲から逸脱することなく、本開示の上記で説明された態様に対して様々な変更又は修正が行われ得ることを容易に理解するであろう。
【0129】
開示の態様：
態様の第１のセット：
１． 間接飛行時間、ｉＴｏＦ、システムであって、
イメージャであって、
アナログレーザ制御信号及び画像センサ制御信号を生成するように構成されたコントローラと、
受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、画像センサの電荷蓄積のタイミングを制御するために画像センサ制御信号を受信するように構成されている、画像センサと、
イメージャに結合されたレーザドライバであって、レーザドライバが、アナログレーザ制御信号を受信し、アナログレーザ制御信号を使用してアナログレーザ駆動電流を生成するように構成されており、レーザドライバが、アナログレーザ制御信号の振幅の任意の変化が、アナログレーザ駆動電流の振幅の変化を引き起こすように、アナログレーザ駆動電流を生成するように構成されている、レーザドライバと、
レーザドライバに結合されたレーザであって、レーザが、レーザを駆動して光を放出するためにアナログレーザ駆動電流を受け取るように構成されている、レーザと、を含む、ｉＴｏＦシステム。
２． レーザドライバが、
アナログレーザ制御信号に依存する電流信号を受信し、
受信された電流信号をミラーリングすることによって、アナログレーザ駆動電流を生成するように構成されている、態様１に記載のｉＴｏＦシステム。
３． 電流ミラーが、乗法的電流ミラーである、態様２に記載のｉＴｏＦシステム。
４． 電流ミラーが、プッシュプル電流ミラーである、態様２又は３のいずれかに記載のｉＴｏＦシステム。
５． アナログレーザ制御信号が、差動信号であり、電流ミラーによって受信される電流信号が、差動信号であり、アナログレーザ駆動電流が、シングルエンド信号である、態様２～４のいずれかに記載のｉＴｏＦシステム。
６． ドライバが、電流ミラーによって受信される差動電流信号の一方の側に定電流を加えるように更に構成されている、態様５に記載のｉＴｏＦシステム。
７． レーザドライバが、定電流を生成するように構成されている電流源を更に備える、態様６に記載のｉＴｏＦシステム。
８． イメージャが、定電流をレーザドライバに出力するように構成されている、態様６に記載のｉＴｏＦシステム。
９． レーザドライバが、差動アナログレーザ制御信号を構成する２つの信号の合計に基づいて定電流を生成するように構成されている、態様６に記載のｉＴｏＦシステム。
１０． レーザドライバが、差動アナログレーザ制御信号を構成する２つの信号を使用して生成された信号の合計に基づいて定電流を生成するように構成されている、態様６に記載のｉＴｏＦシステム。
１１． 定電流が、電流ミラーによって受信される 差動電流信号を構成する２つの信号間の差の絶対値以上である、態様６～１０のいずれかに記載のｉＴｏＦシステム。
１２． アナログレーザ制御信号が、電流信号であり
イメージャが、差動アナログレーザ制御信号を構成する２つの信号の合計が一定であるように、アナログレーザ制御信号を生成するように構成されている、態様５～１１のいずれかに記載のｉＴｏＦシステム。
１３． イメージャが、アナログレーザ制御信号を生成するように構成されている電流ステアリングＤＡＣを備える、態様１２に記載のｉＴｏＦシステム。
１４． ドライバが、電圧電流、Ｖ２Ｉ、変換器を更に備え、電圧電流、Ｖ２Ｉ、変換器が、
アナログレーザ制御信号に依存する電圧信号を受信し、
受け取られた電圧に基づいて電流信号を生成し、
生成された電流信号を電流ミラーに出力するように構成されている、態様２～１３のいずれかに記載のｉＴｏＦシステム。
１５． アナログレーザ制御信号が、電圧信号であり、Ｖ２Ｉ変換器によって受信される電圧信号が、アナログレーザ制御信号である、態様１４に記載のｉＴｏＦシステム。
１６． アナログレーザ制御信号が、電流信号であり、
レーザドライバが、アナログレーザ制御信号のインピーダンス終端を備え、
Ｖ２Ｉ変換器によって受信される電圧信号が、インピーダンス終端を横切る電圧である、態様１４に記載のｉＴｏＦシステム。
１７． アナログレーザ制御信号が、電流信号であり、
電流ミラーによって受信される電流信号が、アナログレーザ制御信号である、態様２～１３のいずれかに記載のｉＴｏＦシステム。
１８． イメージャが、ＤＡＣによって出力されたアナログレーザ制御信号がＡＣスナバを通過してレーザドライバに至るように、ＤＡＣの出力に結合されたＡＣスナバを更に備える、態様１７に記載のｉＴｏＦシステム。
１９． コントローラが、
アナログレーザ制御信号を生成するように構成されたデジタル／アナログ変換器、ＤＡＣを備え、
ＤＡＣが、アナログレーザ制御信号を生成する際に使用するための第１のクロック信号を受信するように構成されている、態様１～１８のいずれかに記載のｉＴｏＦシステム。
２０． 第１のクロック信号を生成するように構成されたクロックジェネレータを更に備える、態様１９に記載のｉＴｏＦシステム。
２１． クロックジェネレータが、第２のクロック信号を生成するように構成されており、第２のクロック信号が、画像センサ制御信号である、態様２０に記載のｉＴｏＦシステム。
２２． 第１のクロック信号が、第２のクロック信号よりも高い周波数を有する、態様２１に記載のｉＴｏＦシステム。
２３． ＤＡＣが、
複数の順序付けられたマルチビットデジタルワードを記憶するように構成されたメモリを備え、
メモリが、第１のクロック信号を受信し、クロック信号の各パルス上で、複数の順序付けられたデジタルワードのうちの次のマルチビットデジタルワードを出力するように構成されており、
ＤＡＣが、メモリによって出力されたマルチビットデジタルワードを変換することによって、アナログレーザ制御信号を生成するように構成されている、態様１９～２２のいずれかに記載のｉＴｏＦシステム。
２４． ＤＡＣが、マルチビットデジタルワードを受信し、受信されたマルチビットデジタルワードを変換することによってアナログレーザ制御信号を生成するように構成されている、態様１９～２３のいずれかに記載のｉＴｏＦシステム。
２５． レーザに結合された１つ以上の追加のレーザドライバを更に備え、追加のレーザドライバの各々が、アナログレーザ制御信号を受信し、追加のアナログレーザ駆動電流を生成するように構成されており、追加のアナログレーザ駆動電流の振幅が、アナログレーザ制御信号の振幅に比例する、１つ以上の追加のレーザドライバ、態様１～２４のいずれかに記載のｉＴｏＦシステム。
２６． イメージャが、第１の電圧ドメインにあり、レーザドライバが、第２の電圧ドメインにあり、第１の電圧ドメイン及び第２の電圧ドメインが異なる、態様１～２５のいずれかに記載のｉＴｏＦシステム。
２７． イメージャと、レーザと、を備える、間接飛行時間、ｉＴｏＦ、システムにおいて使用するためのレーザドライバであって、レーザドライバが、
イメージャから受信されたアナログレーザ制御信号の振幅に実質的に比例する振幅を有するアナログレーザ電流を生成し、
レーザを駆動して光を放出するために、アナログレーザ電流をレーザに出力するように構成されている、レーザドライバ。
２８． アナログレーザ制御信号が、電流信号である、態様２７に記載のレーザドライバ。
２９． レーザドライバが、電流信号を受信し、アナログレーザ駆動電流を生成及び出力するように構成された電流ミラーを備える、態様２７又は２８に記載のレーザドライバ。
３０． 電流ミラーが、乗法的電流ミラーである、態様２９に記載のレーザドライバ。
３１． 電流ミラーが、プッシュプル電流ミラーである、態様２９又は３０に記載のレーザドライバ。
３１． アナログレーザ制御信号が、電圧信号である、態様２７に記載のレーザドライバ。
３２． レーザドライバが、アナログレーザ制御信号を受信し、アナログレーザ制御信号を電流信号に変換するように構成された電圧電流変換器を更に備える、態様３１に記載のレーザドライバ。
３３． レーザドライバが、電流信号を受信し、アナログレーザ駆動電流を生成するように構成された電流ミラーを更に備える、態様３２に記載のレーザドライバ。
３４． レーザドライバが、レーザのアノードに結合されたハイサイドレーザドライバである、態様２７～３３のいずれかに記載のレーザドライバ。
３５． アナログレーザ制御信号が、差動信号であり、レーザドライバによって生成されたアナログレーザ駆動電流が、差動信号に比例するシングルエンド信号である、態様２７～３４のいずれかに記載のレーザドライバ。
３６． レーザドライバが、アナログレーザ制御信号を構成する信号のうちの１つに定電流を加えるように構成されている、態様３５に記載のレーザドライバ。
３７． レーザドライバが、定電流を生成するための定電流源を備える、態様３６に記載のレーザドライバ。
３８． レーザドライバが、アナログレーザ制御信号を構成する２つの信号の合計に基づいて定電流を生成するように構成されている、態様３６に記載のレーザドライバ。
３９． 間接飛行時間、ｉＴｏＦ、システムにおいて使用するためのイメージャであって、
アナログレーザ制御信号及び画像センサ制御信号を生成するように構成されたコントローラと、
受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、画像センサが、画像センサの電荷蓄積のタイミングを制御するために画像センサ制御信号を受信するように構成されている、画像センサと、
イメージャが、レーザドライバに結合するためのものであり、イメージャが、アナログレーザ制御信号をレーザドライバに出力するように構成されている、イメージャ。
４０． コントローラが、
アナログレーザ制御信号を生成するように構成されたデジタル／アナログ変換器、ＤＡＣを備える、態様３９に記載のイメージャ。
４１． ＤＡＣが、
複数の順序付けられたマルチビットデジタルワードを記憶するように構成されたメモリを備え、
メモリが、クロック信号を受信し、クロック信号の各パルス上で、複数の順序付けられたデジタルワードのうちの次のマルチビットデジタルワードを出力するように構成されており、
ＤＡＣが、メモリによって出力されたマルチビットデジタルワードを変換することによって、アナログレーザ制御信号を生成するように構成されている、態様４０に記載のイメージャ。
４２． クロック信号を生成するように構成されたクロックジェネレータを更に備える、態様４１に記載のイメージャ。
４３． ＤＡＣが、マルチビットデジタルワードを受信し、受信されたマルチビットデジタルワードを変換することによってアナログレーザ制御信号を生成するように構成されている、態様４１に記載のイメージャ。
４４． ＤＡＣによって出力されたアナログレーザ制御信号がＡＣスナバを通過してレーザドライバに至るように、ＤＡＣの出力に結合されたＡＣスナバを更に備える、態様４０～４３のいずれかに記載のイメージャ。
４５． 間接飛行時間、ｉＴｏＦ、システムであって、
イメージャであって、
レーザ制御信号及び画像センサ制御信号を出力するように構成されたコントローラと、
受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、画像センサが、画像センサの電荷蓄積のタイミングを制御するために画像センサ制御信号を受信するように構成されている、画像センサと、
レーザ制御信号を受信するように構成されたレーザドライバであって、
ハイサイド乗法的プッシュプル電流ミラーであって、電流ミラーが、レーザ制御信号に基づいてレーザ駆動電流を生成するように構成された電流ミラーと、
レーザドライバに結合されたアノードを備えるレーザであって、レーザが、レーザを駆動して光を放出するためにレーザ駆動電流を受け取るように構成されている、レーザと、を備える、ｉＴｏＦシステム。
４６． レーザ制御信号が、差動信号であり、レーザドライバによって生成されるレーザ駆動電流が、差動信号に比例するシングルエンド信号である、態様４５に記載のｉＴｏＦシステム。
４７． レーザドライバが、レーザ制御信号を受信し、レーザ制御信号を差動電流信号に変換するように構成された電圧電流変換器を更に備える、態様４６に記載のｉＴｏＦシステム。
４８． 電流ミラーが、差動電流信号を受信し、差動電流信号に基づいて、アナログレーザ駆動電流を生成するように構成されている、態様４７に記載のｉＴｏＦシステム。
４９． レーザドライバが、アナログレーザ制御信号を構成する信号のうちの１つに定電流を加えるように構成されている、態様４８に記載のｉＴｏＦシステム。
５０． レーザ制御信号が、デジタルレーザ制御信号であり、ハイサイドレーザドライバが、
デジタルレーザ制御信号を受信し、デジタルレーザ制御信号を使用してアナログレーザ制御信号を生成するように構成されたデジタルアナログ変換器、ＤＡＣを備え、
ハイサイドレーザドライバが、アナログレーザ制御信号に比例する振幅を有するようにレーザ駆動電流を生成するように構成されている、態様４５から４９のいずれかに記載のｉＴｏＦシステム。
５１． ＤＡＣが、デジタルレーザ制御信号を変換することによってアナログレーザ制御信号を生成するように構成されている、態様５０に記載のｉＴｏＦシステム。
５２． ＤＡＣが、
複数の順序付けられたマルチビットデジタルワードを記憶するように構成されたメモリを備え、
デジタルレーザ制御信号が、クロック信号を含み、
クロック信号の各パルス上で、メモリが、複数の順序付けられたデジタルワードのうちの次のマルチビットデジタルワードを出力するように構成されており、
ＤＡＣが、メモリによって出力されたマルチビットデジタルワードを変換することによって、アナログレーザ制御信号を生成するように構成されている、態様５０に記載のｉＴｏＦシステム。
５３． レーザのアノードに結合された１つ以上の追加のハイサイドレーザドライバを更に備え、追加のレーザドライバの各々が、
レーザ制御信号を受信し、
追加のレーザ駆動電流を生成し、
追加のレーザ駆動電流をレーザのアノードに出力するように構成されている、態様４５～５２のいずれかに記載のｉＴｏＦシステム。
５４． イメージャと、レーザと、を備える間接飛行時間、ｉＴｏＦ、システムで使用するためのハイサイドレーザドライバであって、レーザドライバが、イメージャからレーザ制御信号を受信するように構成されており、レーザドライバが、
ハイサイド乗法的プッシュプル電流ミラーであって、電流ミラーが、レーザ制御信号に基づいてレーザ駆動電流を生成するように構成されている、電流ミラーを備え、
ハイサイド乗法的プッシュプル電流ミラーが、レーザを駆動して光を放出するためにレーザのアノードにレーザ駆動電流を出力するように構成されている、ハイサイドレーザドライバ。
５５． レーザ制御信号が、差動信号であり、レーザドライバによって生成されるレーザ駆動電流が、差動信号に比例するシングルエンド信号である、態様５４に記載のハイサイドレーザドライバ。
５６． レーザドライバが、レーザ制御信号を受信し、レーザ制御信号を差動電流信号に変換するように構成された電圧電流変換器を更に備える、態様５５に記載のハイサイドレーザドライバ。
５７． 電流ミラーが、差動電流信号を受信し、差動電流信号に基づいてアナログレーザ駆動電流を生成するように構成されている、態様５６に記載のハイサイドレーザドライバ。
５８． レーザドライバが、アナログレーザ制御信号を構成する信号のうちの１つに定電流を加えるように構成されている、態様５７に記載のハイサイドレーザドライバ。
５９． レーザドライバが、定電流を生成するための定電流源を備える、態様５８に記載のハイサイドレーザドライバ。
６０． レーザドライバは、レーザ制御信号を構成する２つの信号の合計に基づいて定電流を生成するように構成されている、態様５８に記載のハイサイドレーザドライバ。
６１． レーザ制御信号が、デジタルレーザ制御信号であり、ハイサイドレーザドライバが、
デジタルレーザ制御信号を受信し、デジタルレーザ制御信号を使用してアナログレーザ制御信号を生成するように構成されたデジタル／アナログ変換器、ＤＡＣを備え、
ハイサイドレーザドライバが、アナログレーザ制御信号に比例する振幅を有するようにレーザ駆動電流を生成するように構成されている、態様５４～６０のいずれかに記載のハイサイドレーザドライバ。
６２． ＤＡＣが、デジタルレーザ制御信号を変換することによってアナログレーザ制御信号を生成するように構成されている、態様５９～６１のいずれかに記載のハイサイドレーザドライバ。
６３． ＤＡＣが、
複数の順序付けられたマルチビットデジタルワードを記憶するように構成されたメモリを備え、
デジタルレーザ制御信号が、クロック信号を含み、
クロック信号の各パルス上で、メモリが、複数の順序付けられたデジタルワードのうちの次のマルチビットデジタルワードを出力するように構成されており、
ＤＡＣが、メモリによって出力されたマルチビットデジタルワードを変換することによって、アナログレーザ制御信号を生成するように構成されている、態様６１に記載のハイサイドレーザドライバ。
６４． レーザ制御信号が、アナログレーザ制御信号であり、
ハイサイドレーザドライバが、アナログレーザ制御信号に比例する振幅を有するようにレーザ駆動電流を生成するように構成されている、態様６２に記載のハイサイドレーザドライバ。
６５． レーザドライバが、ミラーを備え、ミラーが、
アナログレーザ制御信号に依存する信号を受信し、
受信された信号をミラーリングすることによって、アナログレーザ駆動電流を生成するように構成されている、態様１に記載の間接飛行時間、ｉＴｏＦシステム。
６６． ミラーが、複数のミラーリング段を備える、態様６５に記載の間接飛行時間、ｉＴｏＦシステム。
６７． レーザドライバシステムであって、
基板と、
レーザドライバであって、レーザドライバの第１の側が、基板に結合されている、レーザドライバと、
垂直コンデンサであって、垂直コンデンサの第１の側が、基板に結合されている、垂直コンデンサと、
光源であって、光源の第１の側が、基板に結合されている、光源と、を備え、
レーザドライバと、垂直コンデンサと、光源との間の接続部が、レーザドライバの第２の側と、垂直コンデンサの第２の側と、光源の第２の側との間にあるように、レーザドライバ、垂直コンデンサ、及び光源が直列に接続されている、レーザドライバシステム。
６８． 基板が、接地平面を含む、態様６７に記載のレーザドライバシステム。
６９． レーザドライバが、イメージャからアナログレーザ制御信号を受信するように構成されている、態様６７又は６８に記載のレーザドライバシステム。
態様の第１のセット：
１． 間接飛行時間、ｉＴｏＦ、システムであって、
イメージャであって、
アナログレーザ制御信号及び画像センサ制御信号を生成するように構成されたコントローラと、
受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、画像センサの電荷蓄積のタイミングを制御するために画像センサ制御信号を受信するように構成されている、画像センサと、
イメージャに結合されたレーザドライバであって、レーザドライバが、アナログレーザ制御信号を受信し、アナログレーザ制御信号を使用してアナログレーザ駆動電流を生成するように構成されており、レーザドライバが、アナログレーザ制御信号の振幅の任意の変化が、アナログレーザ駆動電流の振幅の変化を引き起こすように、アナログレーザ駆動電流を生成するように構成されている、レーザドライバと、
レーザドライバに結合されたレーザであって、レーザが、レーザを駆動して光を放出するためにアナログレーザ駆動電流を受け取るように構成されている、レーザと、を含む、ｉＴｏＦシステム。
２． レーザドライバが、
アナログレーザ制御信号に依存する電流信号を受信し、
受信された電流信号をミラーリングすることによって、アナログレーザ駆動電流を生成するように構成されている、態様１に記載のｉＴｏＦシステム。
３． 電流ミラーが、乗法的電流ミラーである、態様２に記載のｉＴｏＦシステム。
４． 電流ミラーが、プッシュプル電流ミラーである、態様２又は３のいずれかに記載のｉＴｏＦシステム。
５． アナログレーザ制御信号が、差動信号であり、電流ミラーによって受信される電流信号が、差動信号であり、アナログレーザ駆動電流が、シングルエンド信号である、態様２～４のいずれかに記載のｉＴｏＦシステム。
６． ドライバが、電流ミラーによって受信される差動電流信号の一方の側に定電流を加えるように更に構成されている、態様５に記載のｉＴｏＦシステム。
７． レーザドライバが、定電流を生成するように構成されている電流源を更に備える、態様６に記載のｉＴｏＦシステム。
８． イメージャが、定電流をレーザドライバに出力するように構成されている、態様６に記載のｉＴｏＦシステム。
９． レーザドライバが、差動アナログレーザ制御信号を構成する２つの信号の合計に基づいて定電流を生成するように構成されている、態様６に記載のｉＴｏＦシステム。
１０． レーザドライバが、差動アナログレーザ制御信号を構成する２つの信号を使用して生成された信号の合計に基づいて定電流を生成するように構成されている、態様６に記載のｉＴｏＦシステム。
１１． 定電流が、電流ミラーによって受信される 差動電流信号を構成する２つの信号間の差の絶対値以上である、態様６～１０のいずれかに記載のｉＴｏＦシステム。
１２． アナログレーザ制御信号が、電流信号であり
イメージャが、差動アナログレーザ制御信号を構成する２つの信号の合計が一定であるように、アナログレーザ制御信号を生成するように構成されている、態様５～１１のいずれかに記載のｉＴｏＦシステム。
１３． イメージャが、アナログレーザ制御信号を生成するように構成されている電流ステアリングＤＡＣを備える、態様１２に記載のｉＴｏＦシステム。
１４． ドライバが、電圧電流、Ｖ２Ｉ、変換器を更に備え、電圧電流、Ｖ２Ｉ、変換器が、
アナログレーザ制御信号に依存する電圧信号を受信し、
受け取られた電圧に基づいて電流信号を生成し、
生成された電流信号を電流ミラーに出力するように構成されている、態様２～１３のいずれかに記載のｉＴｏＦシステム。
１５． アナログレーザ制御信号が、電圧信号であり、Ｖ２Ｉ変換器によって受信される電圧信号が、アナログレーザ制御信号である、態様１４に記載のｉＴｏＦシステム。
１６． アナログレーザ制御信号が、電流信号であり、
レーザドライバが、アナログレーザ制御信号のインピーダンス終端を備え、
Ｖ２Ｉ変換器によって受信される電圧信号が、インピーダンス終端を横切る電圧である、態様１４に記載のｉＴｏＦシステム。
１７． アナログレーザ制御信号が、電流信号であり、
電流ミラーによって受信される電流信号が、アナログレーザ制御信号である、態様２～１３のいずれかに記載のｉＴｏＦシステム。
１８． イメージャが、ＤＡＣによって出力されたアナログレーザ制御信号がＡＣスナバを通過してレーザドライバに至るように、ＤＡＣの出力に結合されたＡＣスナバを更に備える、態様１７に記載のｉＴｏＦシステム。
１９． コントローラが、
アナログレーザ制御信号を生成するように構成されたデジタル／アナログ変換器、ＤＡＣを備え、
ＤＡＣが、アナログレーザ制御信号を生成する際に使用するための第１のクロック信号を受信するように構成されている、態様１～１８のいずれかに記載のｉＴｏＦシステム。
２０． 第１のクロック信号を生成するように構成されたクロックジェネレータを更に備える、態様１９に記載のｉＴｏＦシステム。
２１． クロックジェネレータが、第２のクロック信号を生成するように構成されており、第２のクロック信号が、画像センサ制御信号である、態様２０に記載のｉＴｏＦシステム。
２２． 第１のクロック信号が、第２のクロック信号よりも高い周波数を有する、態様２１に記載のｉＴｏＦシステム。
２３． ＤＡＣが、
複数の順序付けられたマルチビットデジタルワードを記憶するように構成されたメモリを備え、
メモリが、第１のクロック信号を受信し、クロック信号の各パルス上で、複数の順序付けられたデジタルワードのうちの次のマルチビットデジタルワードを出力するように構成されており、
ＤＡＣが、メモリによって出力されたマルチビットデジタルワードを変換することによって、アナログレーザ制御信号を生成するように構成されている、態様１９～２２のいずれかに記載のｉＴｏＦシステム。
２４． ＤＡＣが、マルチビットデジタルワードを受信し、受信されたマルチビットデジタルワードを変換することによってアナログレーザ制御信号を生成するように構成されている、態様１９～２３のいずれかに記載のｉＴｏＦシステム。
２５． レーザに結合された１つ以上の追加のレーザドライバを更に備え、追加のレーザドライバの各々が、アナログレーザ制御信号を受信し、追加のアナログレーザ駆動電流を生成するように構成されており、追加のアナログレーザ駆動電流の振幅が、アナログレーザ制御信号の振幅に比例する、１つ以上の追加のレーザドライバ、態様１～２４のいずれかに記載のｉＴｏＦシステム。
２６． イメージャが、第１の電圧ドメインにあり、レーザドライバが、第２の電圧ドメインにあり、第１の電圧ドメイン及び第２の電圧ドメインが異なる、態様１～２５のいずれかに記載のｉＴｏＦシステム。
２７． イメージャと、レーザと、を備える、間接飛行時間、ｉＴｏＦ、システムにおいて使用するためのレーザドライバであって、レーザドライバが、
イメージャから受信されたアナログレーザ制御信号の振幅に実質的に比例する振幅を有するアナログレーザ電流を生成し、
レーザを駆動して光を放出するために、アナログレーザ電流をレーザに出力するように構成されている、レーザドライバ。
２８． アナログレーザ制御信号が、電流信号である、態様２７に記載のレーザドライバ。
２９． レーザドライバが、電流信号を受信し、アナログレーザ駆動電流を生成及び出力するように構成された電流ミラーを備える、態様２７又は２８に記載のレーザドライバ。
３０． 電流ミラーが、乗法的電流ミラーである、態様２９に記載のレーザドライバ。
３１． 電流ミラーが、プッシュプル電流ミラーである、態様２９又は３０に記載のレーザドライバ。
３１． アナログレーザ制御信号が、電圧信号である、態様２７に記載のレーザドライバ。
３２． レーザドライバが、アナログレーザ制御信号を受信し、アナログレーザ制御信号を電流信号に変換するように構成された電圧電流変換器を更に備える、態様３１に記載のレーザドライバ。
３３． レーザドライバが、電流信号を受信し、アナログレーザ駆動電流を生成するように構成された電流ミラーを更に備える、態様３２に記載のレーザドライバ。
３４． レーザドライバが、レーザのアノードに結合されたハイサイドレーザドライバである、態様２７～３３のいずれかに記載のレーザドライバ。
３５． アナログレーザ制御信号が、差動信号であり、レーザドライバによって生成されたアナログレーザ駆動電流が、差動信号に比例するシングルエンド信号である、態様２７～３４のいずれかに記載のレーザドライバ。
３６． レーザドライバが、アナログレーザ制御信号を構成する信号のうちの１つに定電流を加えるように構成されている、態様３５に記載のレーザドライバ。
３７． レーザドライバが、定電流を生成するための定電流源を備える、態様３６に記載のレーザドライバ。
３８． レーザドライバが、アナログレーザ制御信号を構成する２つの信号の合計に基づいて定電流を生成するように構成されている、態様３６に記載のレーザドライバ。
３９． 間接飛行時間、ｉＴｏＦ、システムにおいて使用するためのイメージャであって、
アナログレーザ制御信号及び画像センサ制御信号を生成するように構成されたコントローラと、
受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、画像センサが、画像センサの電荷蓄積のタイミングを制御するために画像センサ制御信号を受信するように構成されている、画像センサと、
イメージャが、レーザドライバに結合するためのものであり、イメージャが、アナログレーザ制御信号をレーザドライバに出力するように構成されている、イメージャ。
４０． コントローラが、
アナログレーザ制御信号を生成するように構成されたデジタル／アナログ変換器、ＤＡＣを備える、態様３９に記載のイメージャ。
４１． ＤＡＣが、
複数の順序付けられたマルチビットデジタルワードを記憶するように構成されたメモリを備え、
メモリが、クロック信号を受信し、クロック信号の各パルス上で、複数の順序付けられたデジタルワードのうちの次のマルチビットデジタルワードを出力するように構成されており、
ＤＡＣが、メモリによって出力されたマルチビットデジタルワードを変換することによって、アナログレーザ制御信号を生成するように構成されている、態様４０に記載のイメージャ。
４２． クロック信号を生成するように構成されたクロックジェネレータを更に備える、態様４１に記載のイメージャ。
４３． ＤＡＣが、マルチビットデジタルワードを受信し、受信されたマルチビットデジタルワードを変換することによってアナログレーザ制御信号を生成するように構成されている、態様４１に記載のイメージャ。
４４． ＤＡＣによって出力されたアナログレーザ制御信号がＡＣスナバを通過してレーザドライバに至るように、ＤＡＣの出力に結合されたＡＣスナバを更に備える、態様４０～４３のいずれかに記載のイメージャ。
４５． 間接飛行時間、ｉＴｏＦ、システムであって、
イメージャであって、
レーザ制御信号及び画像センサ制御信号を出力するように構成されたコントローラと、
受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、画像センサが、画像センサの電荷蓄積のタイミングを制御するために画像センサ制御信号を受信するように構成されている、画像センサと、
レーザ制御信号を受信するように構成されたレーザドライバであって、
ハイサイド乗法的プッシュプル電流ミラーであって、電流ミラーが、レーザ制御信号に基づいてレーザ駆動電流を生成するように構成された電流ミラーと、
レーザドライバに結合されたアノードを備えるレーザであって、レーザが、レーザを駆動して光を放出するためにレーザ駆動電流を受け取るように構成されている、レーザと、を備える、ｉＴｏＦシステム。
４６． レーザ制御信号が、差動信号であり、レーザドライバによって生成されるレーザ駆動電流が、差動信号に比例するシングルエンド信号である、態様４５に記載のｉＴｏＦシステム。
４７． レーザドライバが、レーザ制御信号を受信し、レーザ制御信号を差動電流信号に変換するように構成された電圧電流変換器を更に備える、態様４６に記載のｉＴｏＦシステム。
４８． 電流ミラーが、差動電流信号を受信し、差動電流信号に基づいて、アナログレーザ駆動電流を生成するように構成されている、態様４７に記載のｉＴｏＦシステム。
４９． レーザドライバが、アナログレーザ制御信号を構成する信号のうちの１つに定電流を加えるように構成されている、態様４８に記載のｉＴｏＦシステム。
５０． レーザ制御信号が、デジタルレーザ制御信号であり、ハイサイドレーザドライバが、
デジタルレーザ制御信号を受信し、デジタルレーザ制御信号を使用してアナログレーザ制御信号を生成するように構成されたデジタルアナログ変換器、ＤＡＣを備え、
ハイサイドレーザドライバが、アナログレーザ制御信号に比例する振幅を有するようにレーザ駆動電流を生成するように構成されている、態様４５から４９のいずれかに記載のｉＴｏＦシステム。
５１． ＤＡＣが、デジタルレーザ制御信号を変換することによってアナログレーザ制御信号を生成するように構成されている、態様５０に記載のｉＴｏＦシステム。
５２． ＤＡＣが、
複数の順序付けられたマルチビットデジタルワードを記憶するように構成されたメモリを備え、
デジタルレーザ制御信号が、クロック信号を含み、
クロック信号の各パルス上で、メモリが、複数の順序付けられたデジタルワードのうちの次のマルチビットデジタルワードを出力するように構成されており、
ＤＡＣが、メモリによって出力されたマルチビットデジタルワードを変換することによって、アナログレーザ制御信号を生成するように構成されている、態様５０に記載のｉＴｏＦシステム。
５３． レーザのアノードに結合された１つ以上の追加のハイサイドレーザドライバを更に備え、追加のレーザドライバの各々が、
レーザ制御信号を受信し、
追加のレーザ駆動電流を生成し、
追加のレーザ駆動電流をレーザのアノードに出力するように構成されている、態様４５～５２のいずれかに記載のｉＴｏＦシステム。
５４． イメージャと、レーザと、を備える間接飛行時間、ｉＴｏＦ、システムで使用するためのハイサイドレーザドライバであって、レーザドライバが、イメージャからレーザ制御信号を受信するように構成されており、レーザドライバが、
ハイサイド乗法的プッシュプル電流ミラーであって、電流ミラーが、レーザ制御信号に基づいてレーザ駆動電流を生成するように構成されている、電流ミラーを備え、
ハイサイド乗法的プッシュプル電流ミラーが、レーザを駆動して光を放出するためにレーザのアノードにレーザ駆動電流を出力するように構成されている、ハイサイドレーザドライバ。
５５． レーザ制御信号が、差動信号であり、レーザドライバによって生成されるレーザ駆動電流が、差動信号に比例するシングルエンド信号である、態様５４に記載のハイサイドレーザドライバ。
５６． レーザドライバが、レーザ制御信号を受信し、レーザ制御信号を差動電流信号に変換するように構成された電圧電流変換器を更に備える、態様５５に記載のハイサイドレーザドライバ。
５７． 電流ミラーが、差動電流信号を受信し、差動電流信号に基づいてアナログレーザ駆動電流を生成するように構成されている、態様５６に記載のハイサイドレーザドライバ。
５８． レーザドライバが、アナログレーザ制御信号を構成する信号のうちの１つに定電流を加えるように構成されている、態様５７に記載のハイサイドレーザドライバ。
５９． レーザドライバが、定電流を生成するための定電流源を備える、態様５８に記載のハイサイドレーザドライバ。
６０． レーザドライバは、レーザ制御信号を構成する２つの信号の合計に基づいて定電流を生成するように構成されている、態様５８に記載のハイサイドレーザドライバ。
６１． レーザ制御信号が、デジタルレーザ制御信号であり、ハイサイドレーザドライバが、
デジタルレーザ制御信号を受信し、デジタルレーザ制御信号を使用してアナログレーザ制御信号を生成するように構成されたデジタル／アナログ変換器、ＤＡＣを備え、
ハイサイドレーザドライバが、アナログレーザ制御信号に比例する振幅を有するようにレーザ駆動電流を生成するように構成されている、態様５４～６０のいずれかに記載のハイサイドレーザドライバ。
６２． ＤＡＣが、デジタルレーザ制御信号を変換することによってアナログレーザ制御信号を生成するように構成されている、態様５９～６１のいずれかに記載のハイサイドレーザドライバ。
６３． ＤＡＣが、
複数の順序付けられたマルチビットデジタルワードを記憶するように構成されたメモリを備え、
デジタルレーザ制御信号が、クロック信号を含み、
クロック信号の各パルス上で、メモリが、複数の順序付けられたデジタルワードのうちの次のマルチビットデジタルワードを出力するように構成されており、
ＤＡＣが、メモリによって出力されたマルチビットデジタルワードを変換することによって、アナログレーザ制御信号を生成するように構成されている、態様６１に記載のハイサイドレーザドライバ。
６４． レーザ制御信号が、アナログレーザ制御信号であり、
ハイサイドレーザドライバが、アナログレーザ制御信号に比例する振幅を有するようにレーザ駆動電流を生成するように構成されている、態様６２に記載のハイサイドレーザドライバ。
６５． レーザドライバが、ミラーを備え、ミラーが、
アナログレーザ制御信号に依存する信号を受信し、
受信された信号をミラーリングすることによって、アナログレーザ駆動電流を生成するように構成されている、態様１に記載の間接飛行時間、ｉＴｏＦシステム。
６６． ミラーが、複数のミラーリング段を備える、態様６５に記載の間接飛行時間、ｉＴｏＦシステム。
６７． レーザドライバシステムであって、
基板と、
レーザドライバであって、レーザドライバの第１の側が、基板に結合されている、レーザドライバと、
垂直コンデンサであって、垂直コンデンサの第１の側が、基板に結合されている、垂直コンデンサと、
光源であって、光源の第１の側が、基板に結合されている、光源と、を備え、
レーザドライバと、垂直コンデンサと、光源との間の接続部が、レーザドライバの第２の側と、垂直コンデンサの第２の側と、光源の第２の側との間にあるように、レーザドライバ、垂直コンデンサ、及び光源が直列に接続されている、レーザドライバシステム。
６８． 基板が、接地平面を含む、態様６７に記載のレーザドライバシステム。
６９． レーザドライバが、イメージャからアナログレーザ制御信号を受信するように構成されている、態様６７又は６８に記載のレーザドライバシステム。
【0130】
態様の第２のセット：
１． 間接飛行時間、ｉＴｏＦ、システムであって、
イメージャであって、
アナログレーザ制御信号及び画像センサ制御信号を生成するように構成されたコントローラと、
受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、画像センサが、画像センサの電荷蓄積のタイミングを制御するために画像センサ制御信号を受信するように構成されている、画像センサと、
イメージャに結合されたレーザドライバであって、レーザドライバが、アナログレーザ制御信号を受信し、アナログレーザ制御信号を使用してアナログレーザ駆動電流を生成するように構成されており、レーザドライバが、アナログレーザ制御信号の振幅の変化が、アナログレーザ駆動電流の振幅の変化を引き起こすようにアナログレーザ駆動電流を生成するように構成されている、レーザドライバと、を備える、イメージャ。
２． レーザドライバが、
アナログレーザ制御信号に依存する電流信号を受信し、
受信された電流信号をミラーリングすることによって、アナログレーザ駆動電流を生成するように構成されている、態様１に記載のｉＴｏＦシステム。
３． 電流ミラーが、乗法的電流ミラーである、態様２に記載のｉＴｏＦシステム。
４． 電流ミラーが、プッシュプル電流ミラーである、態様２又は３のいずれかに記載のｉＴｏＦシステム。
５． コントローラが、
第１のクロック信号を受信し、第１のクロック信号に基づいて、アナログレーザ制御信号を生成するように構成されている、デジタル／アナログ変換器、ＤＡＣを備える、態様１～４のいずれかに記載のｉＴｏＦシステム。
６． ｉＴｏＦシステムが、クロックジェネレータを更に備え、クロックジェネレータが、第１のクロック信号を生成するように構成されており、ＤＡＣが、アナログレーザ制御信号を生成する際に使用するためにクロックジェネレータから第１のクロック信号を受信するように構成されており、
クロックジェネレータが、第２のクロック信号を生成するように構成されており、第２のクロック信号が、画像センサ制御信号であり、
第１のクロック信号が、第２のクロック信号よりも高い周波数を有する、態様５に記載のｉＴｏＦシステム。
７． クロックジェネレータが、第１のクロック信号を分割することによって、第２のクロック信号を生成するように構成されている、態様６に記載のｉＴｏＦシステム。
８． レーザドライバシステムが、オフセット生成回路を備え、レーザドライバが、アナログレーザドライバ電流にオフセットを印加するように構成されている、態様１～７のいずれかに記載のｉＴｏＦシステム。
９． レーザドライバが、アナログレーザ制御信号を増幅するように構成された利得段を含む、態様１～８のいずれかに記載のｉＴｏＦシステム。
１０． ｉＴｏＦシステムが、
イメージャに結合された第２のレーザドライバであって、第２のレーザドライバが、アナログレーザ制御信号を受信し、アナログレーザ制御信号を使用して第２のアナログレーザ駆動電流を生成するように構成されており、第２のレーザドライバが、アナログレーザ制御信号の振幅の変化がアナログレーザ駆動電流の振幅の変化を引き起こすように、第２のアナログレーザ駆動電流を生成するように構成されている、第２のレーザドライバを備える、ｉＴｏＦシステム。
１１． 第１のアナログレーザドライバ電流が、第１のレーザに供給され、第２のアナログレーザドライバ電流が、第１のレーザ又は第２のレーザに供給される、態様１０に記載のｉＴｏＦシステム。
１２． イメージャが、アナログレーザ制御信号を提供するように構成された第１の出力を備え、レーザドライバが、アナログレーザ制御信号を受信するように構成された第１の入力を備え、第１の終端インピーダンスが、第１の出力に結合されており、第２の終端インピーダンスが、第１の入力に結合されており、第２の終端インピーダンスが、第１の終端インピーダンスに整合される、態様１～１１のいずれかに記載のｉＴｏＦシステム。
１３． 第２のレーザドライバは、アナログレーザ制御信号を受信するように構成された第１の入力を備え、第３の終端抵抗は、第１の入力に結合されており、第３の終端インピーダンスは、第１の終端インピーダンスに一致する、態様１０又は態様１１に従属する場合の態様１１に記載のｉＴｏＦシステム。
１４． アナログレーザ制御信号が、差動信号であり、レーザドライバが、アナログレーザ駆動電流がシングルエンド信号であるように、アナログレーザ駆動電流を生成するように構成されている、態様１～１３のいずれかに記載のｉＴｏＦシステム。
１５． ｉＴｏＦシステムが、レーザドライバに結合されたレーザを更に備え、レーザが、レーザを駆動して光を放出するためにアナログレーザ駆動電流を受け取るように構成されている、態様１～１４のいずれかに記載のｉＴｏＦシステム。
１６． アナログレーザ制御信号が、差動信号であり、
アナログレーザ駆動電流が、差動アナログレーザ駆動電流である、態様１～１５のいずれかに記載のｉＴｏＦシステム。
１７． ｉＴｏＦシステムが、レーザドライバに結合された第１のレーザと、レーザドライバに結合された第２のレーザと、を備え、レーザドライバが、差動アナログレーザドライバ電流の第１の信号を第１のレーザに供給し、差動アナログレーザドライバ電流の第２の信号を第２のレーザに供給するように構成されている、態様１６に記載のｉＴｏＦシステム。
１８． イメージャと、レーザと、を備える飛行時間、ＴｏＦ、システムにおいて使用するためのレーザドライバであって、
アナログレーザ制御信号を受信し、
アナログレーザ制御信号の振幅に依存する振幅を有するアナログレーザ駆動電流を生成し、
レーザを駆動して光を放出するために、アナログレーザ駆動電流をレーザに出力するように構成されている、レーザドライバ。
１９． レーザドライバが、電流ミラーを備え、電流ミラーが、
アナログレーザ制御信号に依存する信号を受信し、
受信された電流信号をミラーリングすることによって、アナログレーザ駆動電流を生成するように構成されている、態様１８に記載のレーザドライバ。
２０． 飛行時間、ＴｏＦ、システムにおいて使用するためのイメージャであって、イメージャが、
アナログレーザ制御信号及び画像センサ制御信号を生成するように構成されたコントローラと、
受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、画像センサが、画像センサの電荷蓄積のタイミングを制御するために画像センサ制御信号を受信するように構成されている、画像センサと、
イメージャが、レーザドライバに結合するためのものであり、イメージャが、アナログレーザ制御信号をレーザドライバに出力するように構成されている、イメージャ。
２１． イメージャが、
第１のクロック信号を受信し、第１のクロック信号に基づいて、アナログレーザ制御信号を生成するように構成されている、デジタル／アナログ変換器、ＤＡＣを更に備える、態様２０に記載のイメージャ。
１． 間接飛行時間、ｉＴｏＦ、システムであって、
イメージャであって、
アナログレーザ制御信号及び画像センサ制御信号を生成するように構成されたコントローラと、
受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、画像センサが、画像センサの電荷蓄積のタイミングを制御するために画像センサ制御信号を受信するように構成されている、画像センサと、
イメージャに結合されたレーザドライバであって、レーザドライバが、アナログレーザ制御信号を受信し、アナログレーザ制御信号を使用してアナログレーザ駆動電流を生成するように構成されており、レーザドライバが、アナログレーザ制御信号の振幅の変化が、アナログレーザ駆動電流の振幅の変化を引き起こすようにアナログレーザ駆動電流を生成するように構成されている、レーザドライバと、を備える、イメージャ。
２． レーザドライバが、
アナログレーザ制御信号に依存する電流信号を受信し、
受信された電流信号をミラーリングすることによって、アナログレーザ駆動電流を生成するように構成されている、態様１に記載のｉＴｏＦシステム。
３． 電流ミラーが、乗法的電流ミラーである、態様２に記載のｉＴｏＦシステム。
４． 電流ミラーが、プッシュプル電流ミラーである、態様２又は３のいずれかに記載のｉＴｏＦシステム。
５． コントローラが、
第１のクロック信号を受信し、第１のクロック信号に基づいて、アナログレーザ制御信号を生成するように構成されている、デジタル／アナログ変換器、ＤＡＣを備える、態様１～４のいずれかに記載のｉＴｏＦシステム。
６． ｉＴｏＦシステムが、クロックジェネレータを更に備え、クロックジェネレータが、第１のクロック信号を生成するように構成されており、ＤＡＣが、アナログレーザ制御信号を生成する際に使用するためにクロックジェネレータから第１のクロック信号を受信するように構成されており、
クロックジェネレータが、第２のクロック信号を生成するように構成されており、第２のクロック信号が、画像センサ制御信号であり、
第１のクロック信号が、第２のクロック信号よりも高い周波数を有する、態様５に記載のｉＴｏＦシステム。
７． クロックジェネレータが、第１のクロック信号を分割することによって、第２のクロック信号を生成するように構成されている、態様６に記載のｉＴｏＦシステム。
８． レーザドライバシステムが、オフセット生成回路を備え、レーザドライバが、アナログレーザドライバ電流にオフセットを印加するように構成されている、態様１～７のいずれかに記載のｉＴｏＦシステム。
９． レーザドライバが、アナログレーザ制御信号を増幅するように構成された利得段を含む、態様１～８のいずれかに記載のｉＴｏＦシステム。
１０． ｉＴｏＦシステムが、
イメージャに結合された第２のレーザドライバであって、第２のレーザドライバが、アナログレーザ制御信号を受信し、アナログレーザ制御信号を使用して第２のアナログレーザ駆動電流を生成するように構成されており、第２のレーザドライバが、アナログレーザ制御信号の振幅の変化がアナログレーザ駆動電流の振幅の変化を引き起こすように、第２のアナログレーザ駆動電流を生成するように構成されている、第２のレーザドライバを備える、ｉＴｏＦシステム。
１１． 第１のアナログレーザドライバ電流が、第１のレーザに供給され、第２のアナログレーザドライバ電流が、第１のレーザ又は第２のレーザに供給される、態様１０に記載のｉＴｏＦシステム。
１２． イメージャが、アナログレーザ制御信号を提供するように構成された第１の出力を備え、レーザドライバが、アナログレーザ制御信号を受信するように構成された第１の入力を備え、第１の終端インピーダンスが、第１の出力に結合されており、第２の終端インピーダンスが、第１の入力に結合されており、第２の終端インピーダンスが、第１の終端インピーダンスに整合される、態様１～１１のいずれかに記載のｉＴｏＦシステム。
１３． 第２のレーザドライバは、アナログレーザ制御信号を受信するように構成された第１の入力を備え、第３の終端抵抗は、第１の入力に結合されており、第３の終端インピーダンスは、第１の終端インピーダンスに一致する、態様１０又は態様１１に従属する場合の態様１１に記載のｉＴｏＦシステム。
１４． アナログレーザ制御信号が、差動信号であり、レーザドライバが、アナログレーザ駆動電流がシングルエンド信号であるように、アナログレーザ駆動電流を生成するように構成されている、態様１～１３のいずれかに記載のｉＴｏＦシステム。
１５． ｉＴｏＦシステムが、レーザドライバに結合されたレーザを更に備え、レーザが、レーザを駆動して光を放出するためにアナログレーザ駆動電流を受け取るように構成されている、態様１～１４のいずれかに記載のｉＴｏＦシステム。
１６． アナログレーザ制御信号が、差動信号であり、
アナログレーザ駆動電流が、差動アナログレーザ駆動電流である、態様１～１５のいずれかに記載のｉＴｏＦシステム。
１７． ｉＴｏＦシステムが、レーザドライバに結合された第１のレーザと、レーザドライバに結合された第２のレーザと、を備え、レーザドライバが、差動アナログレーザドライバ電流の第１の信号を第１のレーザに供給し、差動アナログレーザドライバ電流の第２の信号を第２のレーザに供給するように構成されている、態様１６に記載のｉＴｏＦシステム。
１８． イメージャと、レーザと、を備える飛行時間、ＴｏＦ、システムにおいて使用するためのレーザドライバであって、
アナログレーザ制御信号を受信し、
アナログレーザ制御信号の振幅に依存する振幅を有するアナログレーザ駆動電流を生成し、
レーザを駆動して光を放出するために、アナログレーザ駆動電流をレーザに出力するように構成されている、レーザドライバ。
１９． レーザドライバが、電流ミラーを備え、電流ミラーが、
アナログレーザ制御信号に依存する信号を受信し、
受信された電流信号をミラーリングすることによって、アナログレーザ駆動電流を生成するように構成されている、態様１８に記載のレーザドライバ。
２０． 飛行時間、ＴｏＦ、システムにおいて使用するためのイメージャであって、イメージャが、
アナログレーザ制御信号及び画像センサ制御信号を生成するように構成されたコントローラと、
受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、画像センサが、画像センサの電荷蓄積のタイミングを制御するために画像センサ制御信号を受信するように構成されている、画像センサと、
イメージャが、レーザドライバに結合するためのものであり、イメージャが、アナログレーザ制御信号をレーザドライバに出力するように構成されている、イメージャ。
２１． イメージャが、
第１のクロック信号を受信し、第１のクロック信号に基づいて、アナログレーザ制御信号を生成するように構成されている、デジタル／アナログ変換器、ＤＡＣを更に備える、態様２０に記載のイメージャ。
【0131】
態様の第３のセット：
１． 飛行時間、ＴｏＦ、システムであって、
イメージャであって、
レーザ制御信号及び画像センサ制御信号を出力するように構成されたコントローラと、
受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、画像センサが、画像センサの電荷蓄積のタイミングを制御するために画像センサ制御信号を受信するように構成されている、画像センサと、
レーザ制御信号を受信するように構成されたレーザドライバシステムであって、レーザドライバが、
ハイサイドレーザドライバであって、ハイサイドレーザドライバが、レーザ制御信号に依存するレーザ駆動電流を生成するように構成されている、ハイサイドレーザドライバを備える、レーザドライバシステムと、を備える、ＴｏＦシステム。
２． ＴｏＦシステムが、間接飛行時間、ｉＴｏＦ、システムである、態様１に記載のＴｏＦシステム。
３． レーザ制御信号が、デジタルレーザ制御信号であり、レーザドライバシステムが、
デジタルレーザ制御信号を受信し、デジタルレーザ制御信号を使用してアナログレーザ制御信号を生成するように構成されたデジタル／アナログ変換器、ＤＡＣを更に備え、
ハイサイドレーザドライバが、アナログレーザ制御信号の振幅に依存する振幅を有するレーザ駆動電流を生成するように構成されている、態様１又は２に記載のＴｏＦシステム。
４． ＤＡＣが、
複数の順序付けられたマルチビットデジタルワードを記憶するように構成されたメモリを備え、
デジタルレーザ制御信号が、クロック信号を含み、
クロック信号の各パルス上で、メモリが、複数の順序付けられたデジタルワードのうちの次のマルチビットデジタルワードを出力するように構成されており、
ＤＡＣが、メモリによって出力されたマルチビットデジタルワードを変換することによって、アナログレーザ制御信号を生成するように構成されている、態様３に記載のＴｏＦシステム。
５． ハイサイドレーザドライバが、ハイサイド電流ミラーである、態様１～４のいずれかに記載のＴｏＦシステム。
６． ハイサイド電流ミラーが、ハイサイド乗法的電流ミラーである、態様１～５のいずれかに記載のＴｏＦシステム。
７． ハイサイド電流ミラーが、ハイサイドプッシュプル電流ミラーである、態様５又は６に記載のＴｏＦシステム。
８． レーザドライバシステムが、レーザ駆動電流を出力するための出力を更に備え、
ＴｏＦシステムが、レーザドライバシステムの出力に結合されたアノードを備えるレーザを更に備え、レーザが、レーザを駆動して光を放出するためにレーザ駆動電流を受け取るように構成されている、態様１～７のいずれかに記載のＴｏＦシステム。
９． レーザのアノードに結合された１つ以上の追加のハイサイドレーザドライバを更に備え、追加のレーザドライバの各々が、
レーザ制御信号又はそれぞれの追加のレーザ制御信号を受信し、
追加のレーザ駆動電流を生成するように構成されている、態様８に記載のＴｏＦシステム。
１０． 追加のレーザドライバの各々が、追加のレーザ駆動電流をレーザのアノードに出力するように構成されている、態様９に記載のＴｏＦシステム。
１１． 追加のレーザドライバの各々が、追加のレーザドライバ電流を１つ以上の追加のレーザのアノードに出力するように構成されている、態様９に記載のＴｏＦシステム。
１２． ＴｏＦシステムが、垂直コンデンサを更に備え、垂直コンデンサの第１の端子が、基準電圧に結合されており、垂直コンデンサの第２の端子が、ハイサイドレーザドライバの供給端子に結合されている、態様８～１１のいずれかに記載のＴｏＦシステム。
１３． ＴｏＦシステムが、基板を更に備え、レーザドライバシステムの第１の側、レーザの第１の側のカソード、及び垂直コンデンサの第１の側の第１の端子が、基板の接地平面に結合されている、態様１２に記載のＴｏＦシステム。
１４． レーザドライバシステムの出力が、レーザドライバシステムの第２の側にあり、第２の側が、レーザドライバの第１の側と反対側であり、
レーザのアノードが、レーザの第２の側にあり、第２の側が、レーザの第１の側と反対側であり、
第２の端子が、垂直コンデンサの第２の側にあり、
レーザのアノード、レーザドライバシステムの出力、及び垂直コンデンサの第２の端子が、直列に結合されている、態様１２又は１３に記載のＴｏＦシステム。
１５． レーザドライバシステムの第２の側、レーザの第２の側、及び垂直コンデンサの第２の側が、同じ高さにある、態様１４に記載のＴｏＦシステム。
１６． レーザ制御信号が、差動信号であり、レーザドライバによって生成されるレーザ駆動電流が、差動信号に比例するシングルエンド信号である、態様１～１５のいずれかに記載のＴｏＦシステム。
１７． レーザドライバが、レーザ制御信号を受信し、レーザ制御信号を差動電流信号に変換するように構成された電圧電流変換器システムを更に備える、態様１６に記載のＴｏＦシステム。
１８． レーザが、垂直共振器型面発光レーザ、ＶＳＣＥＬである、態様１～１７のいずれかに記載のＴｏＦシステム。
１９． イメージャと、レーザと、を備える飛行時間、ＴｏＦ、システムにおいて使用するためのレーザドライバシステムであって、レーザドライバシステムが、イメージャからレーザ制御信号を受信するように構成されており、レーザドライバシステムが、
ハイサイドレーザドライバであって、ハイサイドレーザドライバが、レーザ制御信号に依存するレーザ駆動電流を生成するように構成されている、ハイサイドレーザドライバを備える、レーザドライバシステム。
２０． レーザ制御信号が、デジタルレーザ制御信号であり、レーザドライバシステムが、
デジタルレーザ制御信号を受信し、デジタルレーザ制御信号を使用してアナログレーザ制御信号を生成するように構成されたデジタルアナログ変換器、ＤＡＣを備え、
ハイサイドレーザドライバが、アナログレーザ制御信号に比例する振幅を有するようにレーザ駆動電流を生成するように構成されている、態様１８に記載のレーザドライバシステム。
２１． 飛行時間、ＴｏＦ、システムであって、
イメージャであって、
レーザ制御信号及び画像センサ制御信号を出力するように構成されたコントローラと、
レーザ制御信号を受信するように構成されたレーザドライバシステムであって、レーザドライバが、
ハイサイド乗法的電流ミラーであって、ハイサイド乗法的電流ミラーが、レーザ制御信号に依存するレーザ駆動電流を生成するように構成されている、ハイサイド乗法的電流ミラーを備える、ＴｏＦシステム。
１． 飛行時間、ＴｏＦ、システムであって、
イメージャであって、
レーザ制御信号及び画像センサ制御信号を出力するように構成されたコントローラと、
受け取られた入射光に基づいて、電荷を蓄積するための画像センサであって、画像センサが、画像センサの電荷蓄積のタイミングを制御するために画像センサ制御信号を受信するように構成されている、画像センサと、
レーザ制御信号を受信するように構成されたレーザドライバシステムであって、レーザドライバが、
ハイサイドレーザドライバであって、ハイサイドレーザドライバが、レーザ制御信号に依存するレーザ駆動電流を生成するように構成されている、ハイサイドレーザドライバを備える、レーザドライバシステムと、を備える、ＴｏＦシステム。
２． ＴｏＦシステムが、間接飛行時間、ｉＴｏＦ、システムである、態様１に記載のＴｏＦシステム。
３． レーザ制御信号が、デジタルレーザ制御信号であり、レーザドライバシステムが、
デジタルレーザ制御信号を受信し、デジタルレーザ制御信号を使用してアナログレーザ制御信号を生成するように構成されたデジタル／アナログ変換器、ＤＡＣを更に備え、
ハイサイドレーザドライバが、アナログレーザ制御信号の振幅に依存する振幅を有するレーザ駆動電流を生成するように構成されている、態様１又は２に記載のＴｏＦシステム。
４． ＤＡＣが、
複数の順序付けられたマルチビットデジタルワードを記憶するように構成されたメモリを備え、
デジタルレーザ制御信号が、クロック信号を含み、
クロック信号の各パルス上で、メモリが、複数の順序付けられたデジタルワードのうちの次のマルチビットデジタルワードを出力するように構成されており、
ＤＡＣが、メモリによって出力されたマルチビットデジタルワードを変換することによって、アナログレーザ制御信号を生成するように構成されている、態様３に記載のＴｏＦシステム。
５． ハイサイドレーザドライバが、ハイサイド電流ミラーである、態様１～４のいずれかに記載のＴｏＦシステム。
６． ハイサイド電流ミラーが、ハイサイド乗法的電流ミラーである、態様１～５のいずれかに記載のＴｏＦシステム。
７． ハイサイド電流ミラーが、ハイサイドプッシュプル電流ミラーである、態様５又は６に記載のＴｏＦシステム。
８． レーザドライバシステムが、レーザ駆動電流を出力するための出力を更に備え、
ＴｏＦシステムが、レーザドライバシステムの出力に結合されたアノードを備えるレーザを更に備え、レーザが、レーザを駆動して光を放出するためにレーザ駆動電流を受け取るように構成されている、態様１～７のいずれかに記載のＴｏＦシステム。
９． レーザのアノードに結合された１つ以上の追加のハイサイドレーザドライバを更に備え、追加のレーザドライバの各々が、
レーザ制御信号又はそれぞれの追加のレーザ制御信号を受信し、
追加のレーザ駆動電流を生成するように構成されている、態様８に記載のＴｏＦシステム。
１０． 追加のレーザドライバの各々が、追加のレーザ駆動電流をレーザのアノードに出力するように構成されている、態様９に記載のＴｏＦシステム。
１１． 追加のレーザドライバの各々が、追加のレーザドライバ電流を１つ以上の追加のレーザのアノードに出力するように構成されている、態様９に記載のＴｏＦシステム。
１２． ＴｏＦシステムが、垂直コンデンサを更に備え、垂直コンデンサの第１の端子が、基準電圧に結合されており、垂直コンデンサの第２の端子が、ハイサイドレーザドライバの供給端子に結合されている、態様８～１１のいずれかに記載のＴｏＦシステム。
１３． ＴｏＦシステムが、基板を更に備え、レーザドライバシステムの第１の側、レーザの第１の側のカソード、及び垂直コンデンサの第１の側の第１の端子が、基板の接地平面に結合されている、態様１２に記載のＴｏＦシステム。
１４． レーザドライバシステムの出力が、レーザドライバシステムの第２の側にあり、第２の側が、レーザドライバの第１の側と反対側であり、
レーザのアノードが、レーザの第２の側にあり、第２の側が、レーザの第１の側と反対側であり、
第２の端子が、垂直コンデンサの第２の側にあり、
レーザのアノード、レーザドライバシステムの出力、及び垂直コンデンサの第２の端子が、直列に結合されている、態様１２又は１３に記載のＴｏＦシステム。
１５． レーザドライバシステムの第２の側、レーザの第２の側、及び垂直コンデンサの第２の側が、同じ高さにある、態様１４に記載のＴｏＦシステム。
１６． レーザ制御信号が、差動信号であり、レーザドライバによって生成されるレーザ駆動電流が、差動信号に比例するシングルエンド信号である、態様１～１５のいずれかに記載のＴｏＦシステム。
１７． レーザドライバが、レーザ制御信号を受信し、レーザ制御信号を差動電流信号に変換するように構成された電圧電流変換器システムを更に備える、態様１６に記載のＴｏＦシステム。
１８． レーザが、垂直共振器型面発光レーザ、ＶＳＣＥＬである、態様１～１７のいずれかに記載のＴｏＦシステム。
１９． イメージャと、レーザと、を備える飛行時間、ＴｏＦ、システムにおいて使用するためのレーザドライバシステムであって、レーザドライバシステムが、イメージャからレーザ制御信号を受信するように構成されており、レーザドライバシステムが、
ハイサイドレーザドライバであって、ハイサイドレーザドライバが、レーザ制御信号に依存するレーザ駆動電流を生成するように構成されている、ハイサイドレーザドライバを備える、レーザドライバシステム。
２０． レーザ制御信号が、デジタルレーザ制御信号であり、レーザドライバシステムが、
デジタルレーザ制御信号を受信し、デジタルレーザ制御信号を使用してアナログレーザ制御信号を生成するように構成されたデジタルアナログ変換器、ＤＡＣを備え、
ハイサイドレーザドライバが、アナログレーザ制御信号に比例する振幅を有するようにレーザ駆動電流を生成するように構成されている、態様１８に記載のレーザドライバシステム。
２１． 飛行時間、ＴｏＦ、システムであって、
イメージャであって、
レーザ制御信号及び画像センサ制御信号を出力するように構成されたコントローラと、
レーザ制御信号を受信するように構成されたレーザドライバシステムであって、レーザドライバが、
ハイサイド乗法的電流ミラーであって、ハイサイド乗法的電流ミラーが、レーザ制御信号に依存するレーザ駆動電流を生成するように構成されている、ハイサイド乗法的電流ミラーを備える、ＴｏＦシステム。
【符号の説明】
【0132】
１００ 飛行時間システム
１０２ イメージャ
１０４ レーザドライバシステム
１０６ コントローラ
１０８ 画像センサ
１１０ レーザ
１１２ レーザドライバ
１１４ 第１のシステム
１１６ 差動信号
１１８ 第２のシステム
１２０ トランジスタ
１２２ 正電圧レール
１２４ 構成要素
１５０ 第１の信号
２００ 間接飛行時間（ＴｏＦ）システム
２０２ イメージャ
２０４ レーザドライバシステム
２０６ コントローラ
２０８ 画像センサ
２１０ アナログ変換器
２１２ レーザドライバ
２１４ レーザ
２１６ コンデンサ
２１８ レーザ制御信号
２１９ 画像制御信号
２２０ レーザ駆動電流
２２２ デジタルレーザ制御信号
２２４ 電流ミラー
２２６ 電圧電流変換器
２２８ 電流信号
２３０ クロックジェネレータ
２３２ 定電流
２３４ 定電流源
２５０ 第１の終端インピーダンス
２５２ 第２の終端インピーダンス
２５６ オフチップ終端
２６０ ＡＣスナバ
３００ システム
３１２ レーザドライバ
３１８ 第１のトランジスタ
３２０ 第２のトランジスタ
４１２ レーザドライバ
５００ ｉＴｏＦシステム
５３２ 電流ミラー
５３４ オフセット生成回路
６００ 間接飛行時間システム
６１０ アナログ変換器
６１２ レーザドライバ
６４０ レーザ制御信号
６４２ アナログレーザ制御信号
７００ 間接飛行時間システム
７１２ レーザドライバ
７１８ 第１のトランジスタ
７２０ 第２のトランジスタ
８１０ ＤＡＣ
８１２ ＤＡＣ
８１４ ＤＡＣ
９４０ メモリ
９４２ 変換器
１００２ メモリ
１００４ 第１のサーモメータデコード
１００６ 第２のサーモメータデコード
１００８ ラッチ
１０１０ 第２のラッチ
１０１２ プリドライブ回路
１０１４ 第２のプリドライブ回路
１０１６、１０１８ 電流源回路
１０２０、１０２２ 出力トランジスタ
１０２４ バイアス電流源
１０５０ ゲート
１０５２ ゲート
１０５４ 第１のトランジスタ
１０５６ 第２のトランジスタ
１０５８ 第３のトランジスタ
１０６０ 第４のトランジスタ
１０６２ 第１の電流源
１０６４ 電流源
１０６６ 第３の電流源
１０８０ 第１のトランジスタ
１０８２ 第２のトランジスタ
１０８４ 第３のトランジスタ
１０８６ 第４のトランジスタ
１０８８ 第５のトランジスタ
１０９０ 第１のトランジスタ
１０９２ 第２のトランジスタ
１０９４ 第３のトランジスタ
１０９６ 第４のトランジスタ
１１１２ レーザドライバ
１１５０及び１１５２ ノード
１１５４ 第１の利得段
１１５６ 第２の利得段
１１５８ 定電流源
１１６０ 第１のコンデンサ
１１６２ 第２のコンデンサ
１１７０ 第１のトランジスタ
１１７２ 増幅器
１１７４及び１１７６ 抵抗器
１１７８ 第２のトランジスタ
１１８０ 第２の増幅器
１１８２ 抵抗
１１８４ 抵抗
１２８６ 第３のトランジスタ
１２８８ 抵抗器
１２９０ 第４のトランジスタ
１２９２ 抵抗器
１４０４ ボンドワイヤ
１４０６ 接地平面
１６０２ 第１の電流源
１６０４ 第２の電流源
１６０６ 第１の出力
１６０８ 第２の出力
１６１０ 第１のイネーブルトランジスタ
１６１２ 第２のイネーブルトランジスタ
１６１４ レーザ駆動電流
１６１６ レーザ駆動電流
１７１０ ボンドワイヤ
１７１２ 接地平面
１０２ イメージャ
１０４ レーザドライバシステム
１０６ コントローラ
１０８ 画像センサ
１１０ レーザ
１１２ レーザドライバ
１１４ 第１のシステム
１１６ 差動信号
１１８ 第２のシステム
１２０ トランジスタ
１２２ 正電圧レール
１２４ 構成要素
１５０ 第１の信号
２００ 間接飛行時間（ＴｏＦ）システム
２０２ イメージャ
２０４ レーザドライバシステム
２０６ コントローラ
２０８ 画像センサ
２１０ アナログ変換器
２１２ レーザドライバ
２１４ レーザ
２１６ コンデンサ
２１８ レーザ制御信号
２１９ 画像制御信号
２２０ レーザ駆動電流
２２２ デジタルレーザ制御信号
２２４ 電流ミラー
２２６ 電圧電流変換器
２２８ 電流信号
２３０ クロックジェネレータ
２３２ 定電流
２３４ 定電流源
２５０ 第１の終端インピーダンス
２５２ 第２の終端インピーダンス
２５６ オフチップ終端
２６０ ＡＣスナバ
３００ システム
３１２ レーザドライバ
３１８ 第１のトランジスタ
３２０ 第２のトランジスタ
４１２ レーザドライバ
５００ ｉＴｏＦシステム
５３２ 電流ミラー
５３４ オフセット生成回路
６００ 間接飛行時間システム
６１０ アナログ変換器
６１２ レーザドライバ
６４０ レーザ制御信号
６４２ アナログレーザ制御信号
７００ 間接飛行時間システム
７１２ レーザドライバ
７１８ 第１のトランジスタ
７２０ 第２のトランジスタ
８１０ ＤＡＣ
８１２ ＤＡＣ
８１４ ＤＡＣ
９４０ メモリ
９４２ 変換器
１００２ メモリ
１００４ 第１のサーモメータデコード
１００６ 第２のサーモメータデコード
１００８ ラッチ
１０１０ 第２のラッチ
１０１２ プリドライブ回路
１０１４ 第２のプリドライブ回路
１０１６、１０１８ 電流源回路
１０２０、１０２２ 出力トランジスタ
１０２４ バイアス電流源
１０５０ ゲート
１０５２ ゲート
１０５４ 第１のトランジスタ
１０５６ 第２のトランジスタ
１０５８ 第３のトランジスタ
１０６０ 第４のトランジスタ
１０６２ 第１の電流源
１０６４ 電流源
１０６６ 第３の電流源
１０８０ 第１のトランジスタ
１０８２ 第２のトランジスタ
１０８４ 第３のトランジスタ
１０８６ 第４のトランジスタ
１０８８ 第５のトランジスタ
１０９０ 第１のトランジスタ
１０９２ 第２のトランジスタ
１０９４ 第３のトランジスタ
１０９６ 第４のトランジスタ
１１１２ レーザドライバ
１１５０及び１１５２ ノード
１１５４ 第１の利得段
１１５６ 第２の利得段
１１５８ 定電流源
１１６０ 第１のコンデンサ
１１６２ 第２のコンデンサ
１１７０ 第１のトランジスタ
１１７２ 増幅器
１１７４及び１１７６ 抵抗器
１１７８ 第２のトランジスタ
１１８０ 第２の増幅器
１１８２ 抵抗
１１８４ 抵抗
１２８６ 第３のトランジスタ
１２８８ 抵抗器
１２９０ 第４のトランジスタ
１２９２ 抵抗器
１４０４ ボンドワイヤ
１４０６ 接地平面
１６０２ 第１の電流源
１６０４ 第２の電流源
１６０６ 第１の出力
１６０８ 第２の出力
１６１０ 第１のイネーブルトランジスタ
１６１２ 第２のイネーブルトランジスタ
１６１４ レーザ駆動電流
１６１６ レーザ駆動電流
１７１０ ボンドワイヤ
１７１２ 接地平面
【図1】
【図2a】
【図2b】
【図2c】
【図2d】
【図2e】
【図2f】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10a】
【図10b】
【図10c】
【図10d】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16a】
【図16b】
【図17a】
【図17b】
【外国語明細書】