知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024138782
(43)【公開日】2024-10-09
(54)【発明の名称】固体撮像装置およびその製造方法、並びに電子機器
(51)【国際特許分類】
H01L 27/146 20060101AFI20241002BHJP
H01L 21/336 20060101ALI20241002BHJP
【ＦＩ】
H01L27/146 F
H01L29/78 301J
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2023049458
(22)【出願日】2023-03-27
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100121131
【弁理士】
【氏名又は名称】西川 孝
(74)【代理人】
【氏名又は名称】稲本 義雄
(74)【代理人】
【識別番号】100168686
【弁理士】
【氏名又は名称】三浦 勇介
(72)【発明者】
【氏名】君塚 直彦
【テーマコード（参考）】
4M118
5F140
【Ｆターム（参考）】
4M118AA10
4M118AB01
4M118BA19
4M118CA03
4M118CA05
4M118FA27
4M118FA28
4M118GA02
4M118GB04
4M118GB07
4M118GB11
4M118GC07
4M118GD07
5F140AC10
5F140BA01
5F140BG08
5F140BH15
5F140BH43
5F140BK13
5F140BK20
5F140CC02
5F140CC03
5F140CC08
5F140CC09
(57)【要約】
【課題】配線設計の自由度をより高めることが可能な固体撮像装置を提供できるようにする。
【解決手段】固体撮像装置は、光電変換部及び光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、電荷蓄積部の信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成され、第１半導体層に積層された第２半導体層とを備え、複数のトランジスタのうちの少なくとも１つの特定トランジスタは、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が第２半導体層のゲート電極側と反対側の層から接続する構成であり、配線が接続されたウェル領域、ソース電極、または、ドレイン電極の底面が絶縁膜と接する構成である。本開示は、例えば、固体撮像装置等に適用できる。
【選択図】図５
【解決手段】固体撮像装置は、光電変換部及び光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、電荷蓄積部の信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成され、第１半導体層に積層された第２半導体層とを備え、複数のトランジスタのうちの少なくとも１つの特定トランジスタは、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が第２半導体層のゲート電極側と反対側の層から接続する構成であり、配線が接続されたウェル領域、ソース電極、または、ドレイン電極の底面が絶縁膜と接する構成である。本開示は、例えば、固体撮像装置等に適用できる。
【選択図】図５
【特許請求の範囲】
【請求項1】
光電変換部及び前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成され、前記第１半導体層に積層された第２半導体層と
を備え、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタは、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続する構成であり、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接する構成である
固体撮像装置。
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成され、前記第１半導体層に積層された第２半導体層と
を備え、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタは、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続する構成であり、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接する構成である
固体撮像装置。
【請求項2】
前記第１半導体層と、第１配線層とを含む第１基板と、
前記第２半導体層と、第２配線層とを含む第２基板とを積層して構成され、
前記特定トランジスタは、前記ウェル領域、前記ソース電極、または、前記ドレイン電極に接続する少なくとも１つの配線が、前記第１半導体層と前記第２半導体層との間に配置された前記第１配線層から接続する構成である
請求項１に記載の固体撮像装置。
前記第２半導体層と、第２配線層とを含む第２基板とを積層して構成され、
前記特定トランジスタは、前記ウェル領域、前記ソース電極、または、前記ドレイン電極に接続する少なくとも１つの配線が、前記第１半導体層と前記第２半導体層との間に配置された前記第１配線層から接続する構成である
請求項１に記載の固体撮像装置。
【請求項3】
前記特定トランジスタは、前記ウェル領域、前記ソース電極、または、前記ドレイン電極に接続する少なくとも１つの配線が前記第１半導体層上面に形成された配線から接続する構成である
請求項１に記載の固体撮像装置。
請求項１に記載の固体撮像装置。
【請求項4】
前記特定トランジスタは、前記第１半導体層上面に形成された配線から前記ウェル領域に接続する構成である
請求項３に記載の固体撮像装置。
請求項３に記載の固体撮像装置。
【請求項5】
前記特定トランジスタの前記ウェル領域に、前記ゲート電極に供給する電位と同一の電位が供給されるように構成される
請求項４に記載の固体撮像装置。
請求項４に記載の固体撮像装置。
【請求項6】
前記第１半導体層上面に形成された配線は、ポリシリコン、または、高融点金属材料で構成される
請求項４に記載の固体撮像装置。
請求項４に記載の固体撮像装置。
【請求項7】
前記特定トランジスタは、前記ウェル領域、前記ソース電極、または、前記ドレイン電極に接続する少なくとも１つの配線が前記第１半導体層に形成された半導体領域から接続する構成である
請求項１に記載の固体撮像装置。
請求項１に記載の固体撮像装置。
【請求項8】
前記特定トランジスタは、前記第１半導体層に形成された半導体領域から前記ウェル領域に接続する構成である
請求項７に記載の固体撮像装置。
請求項７に記載の固体撮像装置。
【請求項9】
前記特定トランジスタの前記ウェル領域に、基準電位が供給されるように構成される
請求項８に記載の固体撮像装置。
請求項８に記載の固体撮像装置。
【請求項10】
前記特定トランジスタは、前記第１半導体層に形成された半導体領域から前記ソース電極または前記ドレイン電極に接続する構成である
請求項７に記載の固体撮像装置。
請求項７に記載の固体撮像装置。
【請求項11】
前記特定トランジスタは、素子分離領域で他の素子と分離されて構成される
請求項１に記載の固体撮像装置。
請求項１に記載の固体撮像装置。
【請求項12】
前記第１半導体層と、第１配線層とを含む第１基板と、
前記第２半導体層と、第２配線層とを含む第２基板と、
第３半導体層と、第３配線層とを含む第３基板とを有し、
前記第１基板と前記第３基板との間に、前記第２基板が配置される
請求項１に記載の固体撮像装置。
前記第２半導体層と、第２配線層とを含む第２基板と、
第３半導体層と、第３配線層とを含む第３基板とを有し、
前記第１基板と前記第３基板との間に、前記第２基板が配置される
請求項１に記載の固体撮像装置。
【請求項13】
光電変換部及び前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成される第２半導体層とを積層し、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタを、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続するとともに、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接するように形成する
固体撮像装置の製造方法。
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成される第２半導体層とを積層し、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタを、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続するとともに、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接するように形成する
固体撮像装置の製造方法。
【請求項14】
光電変換部及び前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成され、前記第１半導体層に積層された第２半導体層と
を備え、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタは、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続する構成であり、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接する構成である
固体撮像装置
を備える電子機器。
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成され、前記第１半導体層に積層された第２半導体層と
を備え、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタは、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続する構成であり、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接する構成である
固体撮像装置
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、固体撮像装置およびその製造方法、並びに電子機器に関し、特に、配線設計の自由度をより高めることが可能な固体撮像装置を提供できるようにした固体撮像装置およびその製造方法、並びに電子機器に関する。
【背景技術】
【0002】
本出願人は、特許文献１において、フォトダイオードが画素毎に形成された第１基板と、フォトダイオードで生成された電荷に基づく画素信号を読み出す回路を有する第２基板と、画素信号を処理するロジック回路を有する第３基板とを積層した固体撮像装置を提案している。特許文献１で提案した固体撮像装置では、フォトダイオードの電荷を転送する転送トランジスタとフローティングディフュージョンは第１基板に形成され、増幅トランジスタ、リセットトランジスタ、選択トランジスタ等は第２基板に形成されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】国際公開第２０２０／２６２６４３号
【発明の概要】
【発明が解決しようとする課題】
【0004】
このような固体撮像装置では、配線設計の自由度をより高めることが望ましい。
【0005】
本開示は、このような状況に鑑みてなされたものであり、配線設計の自由度をより高めることが可能な固体撮像装置を提供できるようにするものである。
【課題を解決するための手段】
【0006】
本開示の第１の側面の固体撮像装置は、
光電変換部及び前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成され、前記第１半導体層に積層された第２半導体層と
を備え、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタは、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続する構成であり、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接する構成である。
光電変換部及び前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成され、前記第１半導体層に積層された第２半導体層と
を備え、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタは、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続する構成であり、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接する構成である。
【0007】
本開示の第２の側面の固体撮像装置の製造方法は、
光電変換部及び前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成される第２半導体層とを積層し、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタを、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続するとともに、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接するように形成する。
光電変換部及び前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成される第２半導体層とを積層し、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタを、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続するとともに、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接するように形成する。
【0008】
本開示の第３の側面の電子機器は、
光電変換部及び前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成され、前記第１半導体層に積層された第２半導体層と
を備え、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタは、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続する構成であり、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接する構成である
固体撮像装置
を備える。
光電変換部及び前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成され、前記第１半導体層に積層された第２半導体層と
を備え、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタは、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続する構成であり、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接する構成である
固体撮像装置
を備える。
【0009】
本開示の第１ないし第３の側面においては、光電変換部及び前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成される第２半導体層とが積層される。前記複数のトランジスタのうちの少なくとも１つの特定トランジスタが、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続する構成であり、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接するように形成される。
【0010】
固体撮像装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
【図面の簡単な説明】
【0011】
【図1】本開示の一実施の形態に係る固体撮像装置の機能構成の一例を表すブロック図である。
【図2】固体撮像装置の概略構成例を示す平面図である。
【図3】画素共有ユニットの構成例を表す等価回路図である。
【図4】第１基板および第２基板の画素共有ユニット部分の構成例を示す断面図である。
【図11】画素共有ユニット部分の３つの基板の積層構成例を示す断面図である。
【図12】本開示の技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
【図13】イメージセンサの使用例を説明する図である。
【図14】車両制御システムの概略的な構成の一例を示すブロック図である。
【図15】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【0012】
以下、添付図面を参照しながら、本開示の技術を実施するための形態（以下、実施の形態という）について説明する。説明は以下の順序で行う。
１．固体撮像装置の機能構成ブロック図
２．固体撮像装置の概略構成
３．画素共有ユニットの等価回路図
４．画素共有ユニットの構成例
５．ＤＴＭＯＳの構成例
６．ＤＴＭＯＳの製造方法
７．変形例
８．固体撮像装置の３枚積層構成例
９．電子機器への適用例
１０．移動体への応用例
１．固体撮像装置の機能構成ブロック図
２．固体撮像装置の概略構成
３．画素共有ユニットの等価回路図
４．画素共有ユニットの構成例
５．ＤＴＭＯＳの構成例
６．ＤＴＭＯＳの製造方法
７．変形例
８．固体撮像装置の３枚積層構成例
９．電子機器への適用例
１０．移動体への応用例
【0013】
なお、以下の説明で参照する図面において、同一又は類似の部分には同一又は類似の符号を付すことにより重複説明を適宜省略する。図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる。また、図面相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【0014】
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれる。
【0015】
＜１．固体撮像装置の機能構成ブロック図＞
図１は、本開示の一実施の形態に係る固体撮像装置の機能構成例を示すブロック図である。
図１は、本開示の一実施の形態に係る固体撮像装置の機能構成例を示すブロック図である。
【0016】
図１に示される固体撮像装置１は、例えば、入力部２１Ａ、行駆動部２２、タイミング制御部２３、画素アレイ部２４、列信号処理部２５、画像信号処理部２６、及び、出力部２１Ｂを含んでいる。
【0017】
画素アレイ部２４には、画素３１がアレイ状に繰り返し配置されている。より具体的には、複数の画素３１を含んだ画素共有ユニット３２が、繰り返し単位となり、行方向と列方向とからなるアレイ状に繰り返し配置されている。図１の例において、１つの画素共有ユニット３２は、４つの画素３１で構成され、これら４つの画素３１を区別する場合、画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄと称する。画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄからなる画素共有ユニット３２は、例えば２行×２列で配置されている。なお、本明細書では、便宜上、行方向をＨ方向、行方向と直交する列方向をＶ方向、と呼ぶ場合がある。画素アレイ部２４には、複数の画素３１とともに、複数の行駆動信号線３３および複数の垂直信号線（列読出し線）３４が設けられている。行駆動信号線３３は、画素アレイ部２４において行方向に並んで配列された各画素３１を駆動する。後に図３を参照して詳しく説明するが、画素共有ユニット３２には、複数のトランジスタが設けられている。これら複数のトランジスタをそれぞれ駆動するために、１つの画素共有ユニット３２には複数の行駆動信号線３３が接続されている。垂直信号線３４には、画素共有ユニット３２が接続されている。画素共有ユニット３２に含まれる画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄ各々から、垂直信号線３４を介して画素信号が読み出される。
【0018】
行駆動部２２は、例えば、画素駆動するための行の位置を決める行アドレス制御部、言い換えれば、行デコーダ部と、画素３１を駆動するための信号を発生させる行駆動回路部を備える。
【0019】
タイミング制御部２３は、装置へ入力された基準クロック信号やタイミング制御信号を基にして、行駆動部２２と列信号処理部２５へ、タイミングを制御する信号を供給する。以後、本開示においては、行駆動部２２、列信号処理部２５、及びタイミング制御部２３の全部もしくは一部を、単に画素周辺回路部、周辺回路部、または、制御回路部と呼ぶ場合がある。
【0020】
列信号処理部２５は、例えば、垂直信号線３４に接続され、画素３１とソースフォロア回路を形成する負荷回路部を備える。また、列信号処理部２５は、垂直信号線３４を介して画素３１から読み出された信号を増幅する増幅回路部を備えていても良い。さらに、列信号処理部２５は、光電変換の結果として画素３１から読み出された信号から、系のノイズレベルを取り除くための、ノイズ処理部をさらに備えても良い。
【0021】
列信号処理部２５は、画素３１から読み出された信号もしくは上記ノイズ処理されたアナログ信号を、デジタル信号へと変換するための、アナログデジタルコンバータ（ADC）を備える。ADCは、変換対象となるアナログ信号と、これと比較対象となる参照掃引信号とを比較するためのコンパレータ部、および、コンパレータ部での比較結果が反転するまでの時間を計測するカウンタ部を備える。列信号処理部２５は、読出し列を走査する制御を行う水平走査回路部をさらに備えても良い。
【0022】
画像信号処理部２６は、光電変換の結果得られたデータ、言い換えれば、固体撮像装置１における撮像動作の結果得られたデータに対して、各種の信号処理を施す回路である。画像信号処理部２６は、例えば、画像信号処理回路部と、データ保持部とを含んで構成される。画像信号処理部２６は、更にプロセッサ部を備えても良い。
【0023】
画像信号処理部２６において実行される信号処理の一例は、AD変換された撮像データが、暗い被写体を撮影したデータである場合には階調を多く持たせ、明るい被写体を撮影したデータである場合には階調を少なくするトーンカーブ補正処理である。この場合、撮像データの階調をどのようなトーンカーブに基づいて補正するか、トーンカーブの特性データを予め画像信号処理部２６のデータ保持部に記憶させておくことが望ましい。
【0024】
入力部２１Ａは、例えば、上記基準クロック信号や、垂直同期信号および水平同期信号などのタイミング制御信号や、画像信号処理部２６のデータ保持部へ記憶させる特性データなどを、装置外部から固体撮像装置１へ入力する回路である。入力部２１Ａは、例えば、入力端子４１、入力回路部４２、入力振幅変更部４３、入力データ変換回路部４４、及び、電源供給部（不図示）を含んでいる。
【0025】
入力端子４１は、固体撮像装置１へデータを入力するための外部端子である。入力回路部４２は、入力端子４１へ入力された信号を固体撮像装置１の内部へと取り込む。入力振幅変更部４３は、入力回路部４２で取り込まれた信号の振幅を、固体撮像装置１の内部で利用しやすい振幅へと変更する。入力データ変換回路部４４は、入力データのデータ列の並びを変更する。入力データ変換回路部４４は、例えば、入力データとしてシリアル信号を受け取って、これをパラレル信号へと変換するシリアルパラレル変換回路である。なお、入力振幅変更部４３と入力データ変換回路部４４は、省略される場合もある。電源供給部は、外部から固体撮像装置１へ供給された電源をもとにして、固体撮像装置１の内部で必要となる各種の電圧に設定された電源を供給する。
【0026】
固体撮像装置１がフラッシュメモリやSRAM、DRAMと言った外部のメモリデバイスと接続される場合には、入力部２１Ａは、これら外部のメモリデバイスからのデータを受け取るメモリインタフェース回路をさらに備えることができる。
【0027】
出力部２１Bは、固体撮像装置１で撮影された画像データや、画像信号処理部２６で信号処理された画像データを、固体撮像装置１から装置外部へと出力する回路である。出力部２１Ｂは、例えば、出力データ変換回路部４５、出力振幅変更部４６、出力回路部４７、及び、出力端子４８を含んでいる。
【0028】
出力データ変換回路部４５は、出力データのデータ列の並びを変更する。出力データ変換回路部４５は、例えば、固体撮像装置１内部で使用したパラレル信号を、シリアル信号へと変換するパラレルシリアル変換回路である。出力振幅変更部４６は、固体撮像装置１の内部で用いた信号の振幅を、固体撮像装置１の外部に接続された外部デバイスで利用しやすい振幅へと変更する。出力回路部４７は、出力端子４８と接続された固体撮像装置１外部の外部配線を駆動する回路である。出力端子４８は、固体撮像装置１から装置外部へとデータを出力するための外部端子である。出力データ変換回路部４５と出力振幅変更部４６は、省略される場合もある。
【0029】
固体撮像装置１がフラッシュメモリやSRAM、DRAMと言った外部のメモリデバイスと接続される場合には、出力部２１Bは、これら外部のメモリデバイスへとデータを出力するメモリインタフェース回路をさらに備えることができる。
【0030】
＜２．固体撮像装置の概略構成＞
図２は、固体撮像装置１の概略構成例を示す平面図である。
図２は、固体撮像装置１の概略構成例を示す平面図である。
【0031】
固体撮像装置１は、第１基板１００、第２基板２００、及び、第３基板３００を貼り合わせた３次元構造となっている。第１基板１００、第２基板２００、及び、第３基板３００は、この順に積層されており、第１基板１００と第３基板３００との間に、第２基板２００が配置されている。図２は、第１基板１００、第２基板２００、第３基板３００各々の平面構成を模式的に表している。
【0032】
画素アレイ部２４および画素アレイ部２４に含まれる画素共有ユニット３２は、ともに、第１基板１００および第２基板２００の双方を用いて構成されている。第１基板１００には、画素共有ユニット３２が有する複数の画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄが設けられている。これらの画素３１のそれぞれが、フォトダイオードＰＤ（図３）および転送トランジスタＴＲ（図３）を有している。第２基板２００には、画素共有ユニット３２が有する画素回路２１０（図３）が設けられている。画素回路２１０は、画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄ各々のフォトダイオードＰＤから転送トランジスタＴＲを介して転送された画素信号を読み出し、あるいは、フォトダイオードＰＤをリセットする。この第２基板２００は、このような画素回路に加えて、行方向に延在する複数の行駆動信号線３３および列方向に延在する複数の垂直信号線３４を有している。第２基板２００は、更に、行方向に延在する電源線３５を有している。
【0033】
第３基板３００は、例えば、入力部２１Ａ、行駆動部２２、タイミング制御部２３、列信号処理部２５、画像信号処理部２６、及び、出力部２１Ｂを有している。行駆動部２２は、例えば、第１基板１００、第２基板２００および第３基板３００の積層方向（以下、単に積層方向という）において、一部が画素アレイ部２４に重なる領域に設けられている。より具体的には、行駆動部２２は、積層方向において、画素アレイ部２４のＨ方向の端部近傍に重なる領域に設けられている。列信号処理部２５は、例えば、積層方向において、一部が画素アレイ部２４に重なる領域に設けられている。より具体的には、列信号処理部２５は、積層方向において、画素アレイ部２４のＶ方向の端部近傍に重なる領域に設けられている。図示は省略するが、入力部２１Ａ、行駆動部２２、タイミング制御部２３、列信号処理部２５、画像信号処理部２６、及び、出力部２１Ｂは、第３基板３００以外の部分に配置されていてもよく、例えば、第２基板２００に配置されていてもよい。入力部２１Ａおよび出力部２１Ｂは、第１基板１００の裏面（光入射面）側に設けるようにしてもよい。なお、上記第２基板２００に設けられた画素回路２１０は、別の呼称として、画素トランジスタ回路、画素トランジスタ群、画素読み出し回路または読出回路と呼ばれることもある。本明細書では、画素回路との呼称を用いる。
【0034】
第１基板１００と第２基板２００とは、例えば、貫通電極（不図示）により電気的に接続されている。第２基板２００と第３基板３００とは、例えば、コンタクト部２０１、２０２、３０１、及び、３０２を介して電気的に接続されている。第２基板２００にコンタクト部２０１及び２０２が設けられ、第３基板３００にコンタクト部３０１及び３０２が設けられている。第２基板２００のコンタクト部２０１が第３基板３００のコンタクト部３０１に接し、第２基板２００のコンタクト部２０２が第３基板３００のコンタクト部３０２に接している。第２基板２００は、複数のコンタクト部２０１が設けられたコンタクト領域２０１Ｒと、複数のコンタクト部２０２が設けられたコンタクト領域２０２Ｒとを有している。第３基板３００は、複数のコンタクト部３０１が設けられたコンタクト領域３０１Ｒと、複数のコンタクト部３０２が設けられたコンタクト領域３０２Ｒとを有している。コンタクト領域２０１Ｒ、３０１Ｒは、積層方向において、画素アレイ部２４と行駆動部２２との間に設けられている。換言すれば、コンタクト領域２０１Ｒ、３０１Ｒは、例えば、行駆動部２２（第３基板３００）と、画素アレイ部２４（第２基板２００）とが積層方向に重なる領域、もしくはこの近傍領域に設けられている。コンタクト領域２０１Ｒ、３０１Ｒは、例えば、このような領域のうち、Ｈ方向の端部に配置されている。第３基板３００では、例えば、行駆動部２２の一部、具体的には行駆動部２２のＨ方向の端部に重なる位置にコンタクト領域３０１Ｒが設けられている。コンタクト部２０１、３０１は、例えば、第３基板３００に設けられた行駆動部２２と、第２基板２００に設けられた行駆動信号線３３とを接続するものである。コンタクト部２０１、３０１は、例えば、第３基板３００に設けられた入力部２１Ａと電源線３５および基準電位線（後述の基準電位線ＶＳＳ）とを接続していてもよい。コンタクト領域２０２Ｒ、３０２Ｒは、積層方向において、画素アレイ部２４と列信号処理部２５との間に設けられている。換言すれば、コンタクト領域２０２Ｒ、３０２Ｒは、例えば、列信号処理部２５（第３基板３００）と画素アレイ部２４（第２基板２００）とが積層方向に重なる領域、もしくはこの近傍領域に設けられている。コンタクト領域２０２Ｒ、３０２Ｒは、例えば、このような領域のうち、Ｖ方向の端部に配置されている。第３基板３００では、例えば、列信号処理部２５の一部、具体的には列信号処理部２５のＶ方向の端部に重なる位置にコンタクト領域３０２Ｒが設けられている。コンタクト部２０２、３０２は、例えば、画素アレイ部２４が有する複数の画素共有ユニット３２各々から出力された画素信号（フォトダイオードでの光電変換の結果発生した電荷の量に対応した信号）を、第３基板３００に設けられた列信号処理部２５へと接続する。画素信号は、第２基板２００から第３基板３００に送られるように構成されている。
【0035】
第１基板１００および第２基板２００には、例えば、接続孔部Ｈ１、Ｈ２が設けられている。接続孔部Ｈ１、Ｈ２は、第１基板１００および第２基板２００を貫通して、開口されている。接続孔部Ｈ１、Ｈ２は、画素アレイ部２４（または画素アレイ部２４に重なる部分）の外側に設けられている。例えば、接続孔部Ｈ１は、Ｈ方向において画素アレイ部２４より外側に配置されており、接続孔部Ｈ２は、Ｖ方向において画素アレイ部２４よりも外側に配置されている。例えば、接続孔部Ｈ１は、第３基板３００に設けられた入力部２１Ａに達しており、接続孔部Ｈ２は、第３基板３００に設けられた出力部２１Ｂに達している。接続孔部Ｈ１、Ｈ２は、空洞でもよく、少なくとも一部に導電材料を含んでいても良い。例えば、入力部２１Ａ及び／又は出力部２１Ｂとして形成された電極に、ボンディングワイヤを接続する構成がある。または、入力部２１Ａ及び／又は出力部２１Ｂとして形成された電極と、接続孔部Ｈ１、Ｈ２に設けられた導電材料とを接続する構成がある。接続孔部Ｈ１、Ｈ２に設けられた導電材料は、接続孔部Ｈ１、Ｈ２の一部または全部に埋め込まれていても良く、導電材料が接続孔部Ｈ１、Ｈ２の側壁に形成されていても良い。
【0036】
＜３．画素共有ユニットの等価回路＞
図３は、画素共有ユニット３２の構成例を表す等価回路図である。
図３は、画素共有ユニット３２の構成例を表す等価回路図である。
【0037】
画素共有ユニット３２は、画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄの４つの画素３１と、この４つの画素３１に接続された１の画素回路２１０とを含んでいる。画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄは、第１基板１００に形成されており、画素回路２１０は、第２基板２００に形成されている。画素回路２１０は、例えば、４つの画素トランジスタ、具体的には、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴおよびＦＤ変換ゲイン切替トランジスタＦＤＧを含んでいる。画素共有ユニット３２は、１の画素回路２１０を時分割で動作させることにより、画素共有ユニット３２に含まれる４つの画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄそれぞれの画素信号を順次垂直信号線３４へ出力する。複数の画素３１に１の画素回路２１０が接続されており、この複数の画素３１の画素信号が、１の画素回路２１０により時分割で出力される態様を、「複数の画素３１が１の画素回路２１０を共有する」という。
【0038】
画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄは、互いに共通の構成要素を有している。以降、画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄの構成要素を互いに区別する場合、画素３１Ａの構成要素の符号の末尾には“ａ”、画素３１Ｂの構成要素の符号の末尾には“ｂ”、画素３１Ｃの構成要素の符号の末尾には“ｃ”、画素３１Ｄの構成要素の符号の末尾には“ｄ”を付する。画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄの構成要素を互いに区別する必要のない場合には、画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄの構成要素の符号の末尾の識別符号“ａ”、“ｂ”、“ｃ”、“ｄ”を省略する。
【0039】
画素３１は、例えば、光電変換部としてのフォトダイオードＰＤと、フォトダイオードＰＤと電気的に接続された転送トランジスタＴＲと、転送トランジスタＴＲに電気的に接続されたフローティングディフュージョンＦＤとを有している。フォトダイオードＰＤ（ＰＤａ、ＰＤｂ、ＰＤｃ、ＰＤｄ）では、カソードが転送トランジスタＴＲ（ＴＲａ、ＴＲｂ、ＴＲｃ、ＴＲｄ）のソースに電気的に接続されており、アノードが基準電位線（例えばグラウンド）に電気的に接続されている。フォトダイオードＰＤは、入射した光を光電変換し、その受光量に応じた信号電荷を発生する。転送トランジスタＴＲは、例えば、Ｎ型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタである。転送トランジスタＴＲでは、ドレインがフローティングディフュージョンＦＤ（ＦＤａ、ＦＤｂ、ＦＤｃ、ＦＤｄ）に電気的に接続され、ゲートが駆動信号線に電気的に接続されている。この駆動信号線は、１の画素共有ユニット３２に接続された複数の行駆動信号線３３（図１）のうちの一部である。転送トランジスタＴＲは、フォトダイオードＰＤで発生した電荷をフローティングディフュージョンＦＤへと転送する。フローティングディフュージョンＦＤは、例えばｐ型半導体層中に形成されたｎ型拡散層領域で構成される。フローティングディフュージョンＦＤは、フォトダイオードＰＤから転送された信号電荷を一時的に保持する電荷保持部であり、かつ、その電荷量に応じた電圧を発生させる電荷電圧変換部である。
【0040】
１の画素共有ユニット３２に含まれる４つのフローティングディフュージョンＦＤａ、ＦＤｂ、ＦＤｃ、及びＦＤｄは、互いに電気的に接続されるとともに、増幅トランジスタＡＭＰのゲートおよびＦＤ変換ゲイン切替トランジスタＦＤＧのソースに電気的に接続されている。ＦＤ変換ゲイン切替トランジスタＦＤＧのドレインはリセットトランジスタＲＳＴのソースに接続され、ＦＤ変換ゲイン切替トランジスタＦＤＧのゲートは駆動信号線に接続されている。この駆動信号線は、１の画素共有ユニット３２に接続された複数の行駆動信号線３３のうちの一部である。リセットトランジスタＲＳＴのドレインは電源線ＶＤＤに接続され、リセットトランジスタＲＳＴのゲートは駆動信号線に接続されている。この駆動信号線は、１の画素共有ユニット３２に接続された複数の行駆動信号線３３のうちの一部である。増幅トランジスタＡＭＰのゲートはフローティングディフュージョンＦＤａ、ＦＤｂ、ＦＤｃ、及びＦＤｄに接続され、増幅トランジスタＡＭＰのドレインは電源線ＶＤＤに接続され、増幅トランジスタＡＭＰのソースは選択トランジスタＳＥＬのドレインに接続されている。選択トランジスタＳＥＬのソースは垂直信号線３４に接続され、選択トランジスタＳＥＬのゲートは駆動信号線に接続されている。この駆動信号線は、１の画素共有ユニット３２に接続された複数の行駆動信号線３３のうちの一部である。
【0041】
転送トランジスタＴＲは、転送トランジスタＴＲがオン状態となると、フォトダイオードＰＤの電荷をフローティングディフュージョンＦＤに転送する。リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤの電位を所定の電位にリセットする。リセットトランジスタＲＳＴがオン状態となると、フローティングディフュージョンＦＤの電位を電源線ＶＤＤの電位にリセットする。選択トランジスタＳＥＬは、画素回路２１０からの画素信号の出力タイミングを制御する。増幅トランジスタＡＭＰは、画素信号として、フローティングディフュージョンＦＤに保持された電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬを介して垂直信号線３４に接続されている。この増幅トランジスタＡＭＰは、列信号処理部２５において、垂直信号線３４に接続された負荷回路部（図１）とともにソースフォロアを構成している。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬがオン状態となると、フローティングディフュージョンＦＤの電圧を、垂直信号線３４を介して列信号処理部２５に出力する。リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、及び、選択トランジスタＳＥＬは、例えば、Ｎ型のＭＯＳトランジスタである。
【0042】
ＦＤ変換ゲイン切替トランジスタＦＤＧは、フローティングディフュージョンＦＤでの電荷－電圧変換のゲインを変更する際に用いられる。一般に、暗い場所での撮影時には画素信号が小さい。Ｑ＝ＣＶに基づき、電荷電圧変換を行う際に、フローティングディフュージョンＦＤの容量（ＦＤ容量Ｃ）が大きければ、増幅トランジスタＡＭＰで電圧に変換した際のＶが小さくなってしまう。一方、明るい場所では、画素信号が大きくなるので、ＦＤ容量Ｃが大きくなければ、フローティングディフュージョンＦＤで、フォトダイオードＰＤの電荷を受けきれない。さらに、増幅トランジスタＡＭＰで電圧に変換した際のＶが大きくなりすぎないように（言い換えると、小さくなるように）、ＦＤ容量Ｃが大きくなっている必要がある。これらを踏まえると、ＦＤ変換ゲイン切替トランジスタＦＤＧをオンにしたときには、ＦＤ変換ゲイン切替トランジスタＦＤＧ分のゲート容量が増えるので、全体のＦＤ容量Ｃが大きくなる。一方、ＦＤ変換ゲイン切替トランジスタＦＤＧをオフにしたときには、全体のＦＤ容量Ｃが小さくなる。このように、ＦＤ変換ゲイン切替トランジスタＦＤＧをオンオフ切り替えることで、ＦＤ容量Ｃを可変にし、変換効率を切り替えることができる。ＦＤ変換ゲイン切替トランジスタＦＤＧは、例えば、Ｎ型のＭＯＳトランジスタである。
【0043】
なお、ＦＤ変換ゲイン切替トランジスタＦＤＧを設けない構成も可能である。このとき、例えば、画素回路２１０は、例えば増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、及び、リセットトランジスタＲＳＴの３つの画素トランジスタで構成される。
【0044】
選択トランジスタＳＥＬは、電源線ＶＤＤと増幅トランジスタＡＭＰとの間に設けられていてもよい。この場合、リセットトランジスタＲＳＴのドレインが電源線ＶＤＤおよび選択トランジスタＳＥＬのドレインに電気的に接続される。選択トランジスタＳＥＬのソースが増幅トランジスタＡＭＰのドレインに電気的に接続され、選択トランジスタＳＥＬのゲートが行駆動信号線３３（図１）に電気的に接続される。増幅トランジスタＡＭＰのソース（画素回路２１０の出力端）が垂直信号線３４に電気的に接続され、増幅トランジスタＡＭＰのゲートがリセットトランジスタＲＳＴのソースに電気的に接続される。
【0045】
なお、図示は省略するが、１の画素回路２１０を共有する画素３１の数は、４以外であってもよい。例えば、２つまたは８つの画素３１が１の画素回路２１０を共有してもよい。あるいはまた、画素回路２１０が複数の画素３１で共有される構成ではなく、１画素毎に画素回路２１０が設けられてもよい。
【0046】
＜４．画素共有ユニットの構成例＞
図４は、第１基板１００および第２基板２００の画素共有ユニット３２部分の構成例を模式的に示した断面図である。より具体的には、図４は、画素共有ユニット３２に含まれる画素３１Ａ、３１Ｂ、３１Ｃ、及び３１ＤのうちのＶ方向またはＨ方向の２画素相当の断面図である。
図４は、第１基板１００および第２基板２００の画素共有ユニット３２部分の構成例を模式的に示した断面図である。より具体的には、図４は、画素共有ユニット３２に含まれる画素３１Ａ、３１Ｂ、３１Ｃ、及び３１ＤのうちのＶ方向またはＨ方向の２画素相当の断面図である。
【0047】
図４では、第１基板１００と第２基板２００が、この順に積層されている。第１基板１００は、第１半導体層である半導体層１００Ｓと、第１配線層である配線層１００Ｔを含む。第２基板２００は、第２半導体層である半導体層２００Ｓと、第２配線層である配線層２００Ｔを含む。第１基板１００の裏面側（光入射面側）には受光レンズ４０１が形成されている。受光レンズ４０１と第１基板１００との間に、カラーフィルタ層（図示せず）が設けられていてもよい。受光レンズ４０１は画素３１毎に設けられている。
【0048】
本明細書では、便宜上、以降の断面図で、固体撮像装置１における光入射側を「下」「下側」「下方」「下層」、光入射側と反対側を「上」「上側」「上方」「上層」と呼ぶ場合がある。また、本明細書では、便宜上、半導体層と配線層を備えた基板に関して、配線層の側をおもて面、半導体層の側を裏面と呼ぶ場合がある。
【0049】
第１基板１００は、受光レンズ４０１側から順に、絶縁膜１１１、固定電荷膜１１２、半導体層１００Ｓおよび配線層１００Ｔを有している。半導体層１００Ｓは、例えばシリコン基板により構成されている。半導体層１００Ｓは、例えば、配線層１００Ｔ側のおもて面の一部およびその近傍に、ｐウェル層１１５を有しており、ｐウェル層１１５よりも深い領域にｎ型半導体領域１１４を有している。ｐウェル層１１５はｐ型半導体領域であり、このｎ型半導体領域１１４およびｐウェル層１１５によりｐｎ接合型のフォトダイオードＰＤが構成されている。受光レンズ４０１は、例えば、固定電荷膜１１２および絶縁膜１１１を間にして半導体層１００Ｓに対向して形成されている。受光レンズ４０１は、例えば画素３１のフォトダイオードＰＤに対向する位置に設けられている。固体撮像装置１は、フォトダイオードＰＤを有する第１基板１００の裏面側から光が入射する、裏面照射型の固体撮像装置となっている。
【0050】
第２基板２００は、第１基板１００側から、半導体層２００Ｓおよび配線層２００Ｔをこの順に有している。半導体層２００Ｓは、例えば、シリコン基板で構成されている。半導体層２００Ｓでは、厚み方向にわたってウェル領域２１１が設けられている。ウェル領域２１１は、例えば、ｐ型半導体領域である。第２基板２００には、半導体層２００Ｓを分断する絶縁領域２１２と、半導体層２００Ｓの厚み方向の一部に設けられた素子分離領域２１３とが設けられている。絶縁領域２１２は、例えば酸化シリコンにより構成されている。配線層２００Ｔは、層間絶縁膜２２２と、その間に積層される複数の金属配線Ｗを含んでいる。図４では、層間絶縁膜２２２に積層される複数の金属配線Ｗのうち、第１の金属配線Ｗ１のみが示されている。層間絶縁膜２２２は、例えば、酸化シリコンにより構成されている。
【0051】
第２基板２００には、画素共有ユニット３２毎に配置された画素回路２１０の一部である増幅トランジスタＡＭＰ、選択トランジスタＳＥＬが設けられている。この増幅トランジスタＡＭＰ、選択トランジスタＳＥＬは、例えば、半導体層２００Ｓのおもて面側（配線層２００Ｔ側）に設けられている。固体撮像装置１では、第１基板１００のおもて面側（配線層１００Ｔ側）に第２基板２００の裏面側（半導体層２００Ｓ側）が向かうようにして、第２基板２００が第１基板１００に貼り合わされている。つまり、第２基板２００は、第１基板１００にフェイストゥーバックで貼り合わされている。
【0052】
半導体層１００Ｓのおもて面近傍には、フローティングディフュージョンＦＤおよびＶＳＳコンタクト領域１１８が設けられている。フローティングディフュージョンＦＤは、ｐウェル層１１５内に設けられたｎ型半導体領域により構成されている。画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄ各々のフローティングディフュージョンＦＤ（ＦＤａ、ＦＤｂ、ＦＤｃ、ＦＤｄ）は、例えば、画素共有ユニット３２の中央部に互いに近接して設けられている。この画素共有ユニット３２に含まれる４つのフローティングディフュージョンＦＤ（ＦＤａ、ＦＤｂ、ＦＤｃ、ＦＤｄ）は、第１基板１００内（より具体的には配線層１００Ｔ内）のパッド部１２０を介して互いに電気的に接続されている。更に、フローティングディフュージョンＦＤは、貫通電極１２０Ｅを介して、第１基板１００の配線層１００Ｔから第２基板２００の配線層２００Ｔへと接続されている。第２基板２００の配線層２００Ｔの内部では、この貫通電極１２０Ｅにより、フローティングディフュージョンＦＤが、増幅トランジスタＡＭＰのゲートおよびＦＤ変換ゲイン切替トランジスタＦＤＧ（不図示）のソースに電気的に接続されている。ＶＳＳコンタクト領域１１８は、基準電位線ＶＳＳに電気的に接続される領域であり、フローティングディフュージョンＦＤと離間して配置されている。例えば、各画素３１のＶ方向の一端にフローティングディフュージョンＦＤが配置され、他端にＶＳＳコンタクト領域１１８が配置される。ＶＳＳコンタクト領域１１８は、例えば、ｐ型半導体領域により構成されている。ＶＳＳコンタクト領域１１８は、例えば接地電位や固定電位に接続されている。これにより、半導体層１００Ｓに基準電位が供給される。
【0053】
第１基板１００には、フォトダイオードＰＤ、フローティングディフュージョンＦＤ、およびＶＳＳコンタクト領域１１８とともに、転送トランジスタＴＲが設けられている。このフォトダイオードＰＤ、フローティングディフュージョンＦＤ、ＶＳＳコンタクト領域１１８および転送トランジスタＴＲは、画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄ各々に設けられている。転送トランジスタＴＲは、半導体層１００Ｓのおもて面側（光入射面側とは反対側、第２基板２００側）に設けられている。転送トランジスタＴＲは、転送ゲートＴＧを有している。図４の例では、転送トランジスタＴＲは、転送ゲートＴＧが半導体層１００Ｓのおもて面上に形成された平面型トランジスタで構成されているが、転送ゲートＴＧの一部が半導体層１００Ｓ内に掘り込まれた縦型トランジスタで構成してもよい。転送ゲートＴＧの側面は、サイドウォールＳＷで覆われている。サイドウォールＳＷは、例えば窒化シリコン（ＳｉＮ）を含んでいる。半導体層１００Ｓと転送ゲートＴＧとの間には、ゲート絶縁膜（不図示）が設けられている。画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄ各々の転送ゲートＴＧは、例えば、平面視でフローティングディフュージョンＦＤを囲むように設けられている。
【0054】
半導体層１００Ｓには、画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄを互いに分離する画素分離部１１７が設けられている。画素分離部１１７は、半導体層１００Ｓの法線方向（半導体層１００Ｓのおもて面に対して垂直な方向）に延在して形成されている。画素分離部１１７は、画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄを互いに仕切るように設けられており、例えば平面視で格子状を有している。画素分離部１１７は、例えば、画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄを互いに電気的および光学的に分離する。画素分離部１１７は、例えば、遮光膜１１７Ａおよび絶縁膜１１７Ｂを有する。遮光膜１１７Ａには、例えば、タングステン（Ｗ）等が用いられる。絶縁膜１１７Ｂは、遮光膜１１７Ａと、ｐウェル層１１５またはｎ型半導体領域１１４との間に設けられている。絶縁膜１１７Ｂは、例えば、酸化シリコン（ＳｉＯ）によって構成されている。画素分離部１１７は、半導体層１００Ｓを貫通するＦＴＩ（Full Trench Isolation）構造を有している。画素分離部１１７はＦＴＩ構造に限定されない。例えば、半導体層１００Ｓを貫通しないＤＴＩ（Deep Trench Isolation）構造であっても良い。画素分離部１１７は、半導体層１００Ｓの法線方向に延在して、半導体層１００Ｓの一部の領域に形成される。
【0055】
半導体層１００Ｓには、例えば、第１ピニング領域１１３および第２ピニング領域１１６が設けられている。第１ピニング領域１１３は、半導体層１００Ｓの裏面近傍に設けられており、ｎ型半導体領域１１４と固定電荷膜１１２との間に配置されている。第２ピニング領域１１６は、画素分離部１１７の側面、具体的には、画素分離部１１７とｎ型半導体領域１１４との間に設けられている。第１ピニング領域１１３および第２ピニング領域１１６は、例えば、ｐ型半導体領域により構成されている。
【0056】
半導体層１００Ｓと絶縁膜１１１との間には、負の固定電荷を有する固定電荷膜１１２が設けられている。固定電荷膜１１２が誘起する電界により、半導体層１００Ｓの受光面（裏面）側の界面に、ホール蓄積層の第１ピニング領域１１３が形成される。これにより、半導体層１００Ｓの受光面側の界面準位に起因した暗電流の発生が抑えられる。固定電荷膜１１２は、例えば、負の固定電荷を有する絶縁膜によって形成されている。この負の固定電荷を有する絶縁膜の材料としては、例えば、酸化ハフニウム、酸化ジルコン、酸化アルミニウム、酸化チタンまたは酸化タンタルが挙げられる。遮光膜１１７Ａは、固定電荷膜１１２より受光レンズ４０１側において、半導体層１００Ｓ内部の幅よりも広く形成されて固定電荷膜１１２の一部を覆うように設けられている。絶縁膜１１１は、この遮光膜１１７Ａと固定電荷膜１１２を覆うように設けられている。絶縁膜１１１は、例えば、酸化シリコンにより構成されている。
【0057】
半導体層１００Ｓと第２基板２００との間に設けられた配線層１００Ｔは、層間絶縁膜１２３、パッド部１２０及び１２１、並びに、転送ゲートＴＧを有している。層間絶縁膜１２３は、半導体層１００Ｓのおもて面全面にわたって設けられており、半導体層１００Ｓに接している。層間絶縁膜１２３は、例えば酸化シリコン膜により構成されている。なお、配線層１００Ｔの構成は上述の限りでなく、金属配線と絶縁膜とを有する構成であれば良い。パッド部１２０及び１２１は、半導体層１００Ｓ上の選択的な領域に設けられている。パッド部１２０は、画素３１Ａ、３１Ｂ、３１Ｃ、及び３１Ｄ各々のフローティングディフュージョンＦＤ（ＦＤａ、ＦＤｂ、ＦＤｃ、ＦＤｄ）を互いに接続する。パッド部１２０は、例えば、画素共有ユニット３２毎に、平面視で画素共有ユニット３２の中央部に配置されている。このパッド部１２０は、画素分離部１１７を跨ぐように設けられており、フローティングディフュージョンＦＤａ、ＦＤｂ、ＦＤｃ、ＦＤｄ各々の少なくとも一部に重畳して配置されている。具体的には、パッド部１２０は、画素回路２１０を共有する複数のフローティングディフュージョンＦＤ（ＦＤａ、ＦＤｂ、ＦＤｃ、ＦＤｄ）各々の少なくとも一部と、その画素回路２１０を共有する複数のフォトダイオードＰＤ（ＰＤａ、ＰＤｂ、ＰＤｃ、ＰＤｄ）の間に形成された画素分離部１１７の少なくとも一部とに対して、半導体層１００Ｓのおもて面に対して垂直な方向に重なる領域に形成される。パッド部１２１は、複数のＶＳＳコンタクト領域１１８を互いに接続する。例えば、画素共有ユニット３２のＶ方向に隣り合う画素３１Ｂ、３１Ｄに設けられたＶＳＳコンタクト領域１１８と、隣りの画素共有ユニット３２のＶ方向に隣り合う画素３１Ａ、３１Ｃに設けられたＶＳＳコンタクト領域１１８とがパッド部１２１により電気的に接続されている。パッド部１２１は、例えば、画素分離部１１７を跨ぐように設けられており、これら４つのＶＳＳコンタクト領域１１８各々の少なくとも一部に重畳して配置されている。具体的には、パッド部１２１は、複数のＶＳＳコンタクト領域１１８各々の少なくとも一部と、その複数のＶＳＳコンタクト領域１１８の間に形成された画素分離部１１７の少なくとも一部とに対して、半導体層１００Ｓのおもて面に対して垂直な方向に重なる領域に形成される。パッド部１２０を設けることで、チップ全体において、各フローティングディフュージョンＦＤから画素回路２１０（例えば増幅トランジスタＡＭＰのゲート電極）へ接続するための配線を減らすことができる。同様に、パッド部１２１を設けることで、チップ全体において、各ＶＳＳコンタクト領域１１８への電位を供給する配線を減らすことができる。これにより、チップ全体の面積の縮小、微細化された画素における配線間の電気的干渉の抑制、及び／又は部品点数の削減によるコスト削減などが可能になる。パッド部１２０及び１２１は、第１基板１００または第２基板２００の所望の位置に設けることができる。具体的には、パッド部１２０及び１２１を、配線層１００Ｔ、または、半導体層２００Ｓの絶縁領域２１２のいずれかに設けることができる。特に、パッド部１２０及び１２１を配線層１００Ｔに設ける場合には、半導体層２００Ｓの絶縁領域２１２におけるフローティングディフュージョンＦＤ及び／又はＶＳＳコンタクト領域１１８に接続される配線を減らすことができる。これにより、画素回路２１０を形成する第２基板２００のうち、フローティングディフュージョンＦＤから画素回路２１０に接続するための貫通配線を形成するための絶縁領域２１２の面積を削減することができる。よって、画素回路２１０を形成する第２基板２００の面積を大きく確保することができる。画素回路２１０の面積を確保することで、画素トランジスタを大きく形成することができ、ノイズ低減などによる画質向上に寄与することができる。特に、画素分離部１１７にＦＴＩ構造を用いた場合、フローティングディフュージョンＦＤ及び／又はＶＳＳコンタクト領域１１８は、各画素３１に設けることが好ましいため、パッド部１２０及び１２１の構成を用いることで、第１基板１００と第２基板２００とを接続する配線を大幅に削減することができる。パッド部１２０及び１２１は、例えば、ポリシリコン（Poly Si）、より具体的には、不純物が添加されたドープドポリシリコンにより構成されている。パッド部１２０及び１２１は、例えば、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）等の高融点金属材料により形成してもよい。パッド部１２０及び１２１を、ポリシリコン、タングステン（Ｗ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等の耐熱性の高い導電性材料により形成することにより、第１基板１００に第２基板２００の半導体層２００Ｓを貼り合わせた後に、画素回路２１０を形成することが可能となる。以下、この理由について説明する。なお、以下の説明において、第１基板１００と第２基板２００の半導体層２００Ｓを貼り合わせた後に、画素回路２１０を形成する方法を、第１の製造方法と呼ぶ。一方、第２基板２００に画素回路２１０を形成した後に、第２基板２００を第１基板１００に貼り合わせる方法を、第２の製造方法と呼ぶ。
【0058】
第２の製造方法では、第１基板１００と第２基板２００それぞれの接合面に電気的接続用の電極を予め形成しておく。第１基板１００と第２基板２００を貼り合わせると、これと同時に、第１基板１００と第２基板２００それぞれに形成された電気的接続用の電極同士が接触する。これにより、第１基板１００に含まれる配線と第２基板２００に含まれる配線との間で電気的接続が形成される。よって、第２の製造方法を用いた固体撮像装置１の構成とすることで、例えば第１基板１００と第２基板２００の各々の構成に応じて適切なプロセスを用いて製造することができ、高品質、高性能な撮像装置を製造することができる。このような第２の製造方法では、第１基板１００と第２基板２００とを貼り合わせる際に、貼り合せ用の製造装置に起因して、位置合わせの誤差が生じることがある。また、第１基板１００および第２基板２００は、例えば、直径数十ｃｍ程度の大きさを有するが、第１基板１００と第２基板２００とを貼り合わせる際に、この第１基板１００、第２基板２００各部の微視的領域で、基板の伸び縮みが発生するおそれがある。この基板の伸び縮みは、基板同士が接触するタイミングが多少ずれることに起因する。このような第１基板１００および第２基板２００の伸び縮みに起因して、第１基板１００および第２基板２００それぞれに形成された電気的接続用の電極の位置に、誤差が生じることがある。第２の製造方法では、このような誤差が生じても、第１基板１００および第２基板２００それぞれの電極同士が接触するように対処しておくことが好ましい。具体的には、第１基板１００および第２基板２００の電極の少なくとも一方、好ましくは両方を、上記誤差を考慮して大きくしておく。このため、第２の製造方法を用いると、例えば、第１基板１００または第２基板２００に形成された電極の大きさ（基板平面方向の大きさ）が、第１基板１００または第２基板２００の内部から表面に厚み方向へ延在する内部電極の大きさよりも大きくなる。
【0059】
一方、パッド部１２０及び１２１を耐熱性の導電材料により構成することで、上記第１の製造方法を用いることが可能となる。第１の製造方法では、フォトダイオードＰＤおよび転送トランジスタＴＲなどを含む第１基板１００を形成した後、この第１基板１００と第２基板２００（半導体層２００Ｓ）とが貼り合わされる。このとき、第２基板２００は、画素回路２１０を構成する能動素子および配線層などのパターンは未形成の状態である。第２基板２００はパターンを形成する前の状態であるため、仮に、第１基板１００と第２基板２００を貼り合わせる際、その貼り合せ位置に誤差が生じたとしても、この貼り合せ誤差によって、第１基板１００のパターンと第２基板２００のパターンとの間の位置合わせに誤差が生じることはない。なぜならば、第２基板２００のパターンは、第１基板１００と第２基板２００を貼り合わせた後に形成するからである。なお、第２基板２００にパターンを形成する際には、例えば、パターン形成のための露光装置において、第１基板に形成されたパターンを位置合わせの対象としながらパターンが形成される。上記理由により、第１基板１００と第２基板２００との貼り合せ位置の誤差は、第１の製造方法においては、固体撮像装置１を製造する上で問題とならない。同様の理由で、第２の製造方法で生じる基板の伸び縮みに起因した誤差も、第１の製造方法においては、固体撮像装置１を製造する上で問題とならない。
【0060】
第１の製造方法では、このようにして第１基板１００と第２基板２００（の半導体層２００Ｓ）とを貼り合せた後、第２基板２００上に能動素子が形成される。この後、貫通電極１２０Ｅ、１２１Ｅ等が形成される。この貫通電極１２０Ｅ、１２１Ｅの形成では、例えば、第２基板２００の上方から、露光装置による縮小投影露光を用いて貫通電極のパターンが形成される。縮小露光投影を用いるため、仮に、第２基板２００と露光装置との位置合わせに誤差が生じても、その誤差の大きさは、第２基板２００においては、上記第２の製造方法の誤差の数分の一（縮小露光投影倍率の逆数）にしかならない。よって、第１の製造方法を用いた固体撮像装置１の構成とすることで、第１基板１００と第２基板２００の各々に形成される素子同士の位置合わせが容易になり、高品質、高性能な撮像装置を製造することができる。
【0061】
このような第１の製造方法を用いて製造された固体撮像装置１は、第２の製造方法で製造された固体撮像装置１と異なる特徴を有する。具体的には、第１の製造方法により製造された固体撮像装置１では、例えば、貫通電極１２０Ｅ、１２１Ｅが、第２基板２００から第１基板１００に至るまで、略一定の太さ（基板平面方向の大きさ）となっている。あるいは、貫通電極１２０Ｅ、１２１Ｅがテーパー形状を有するときには、一定の傾きのテーパー形状を有している。このような貫通電極１２０Ｅ、１２１Ｅを有する固体撮像装置１は、画素３１を微細化しやすい。
【0062】
ここで、第１の製造方法により固体撮像装置１を製造すると、第１基板１００と第２基板２００（の半導体層２００Ｓ）とを貼り合わせた後に、第２基板２００に能動素子を形成するので、第１基板１００にも、能動素子の形成の際に必要な加熱処理の影響が及ぶことになる。このため、上記のように、第１基板１００に設けられたパッド部１２０及び１２１には、耐熱性の高い導電材料を用いることが好ましい。例えば、パッド部１２０及び１２１には、第２基板２００の配線層２００Ｔに含まれる配線材の少なくとも一部よりも、融点の高い（すなわち耐熱性の高い）材料を用いることが好ましい。例えば、パッド部１２０及び１２１に、ドープトポリシリコン、タングステン、チタンあるいは窒化チタン等の耐熱性の高い導電材料が用いられる。これにより、上記第１の製造方法を用いて固体撮像装置１を製造することが可能となる。パッド部１２０及び１２１は、窒化タンタル（ＴａＮ）、アルミニウム（Ａｌ）および銅（Ｃｕ）等の金属材料により構成されていてもよい。
【0063】
【0064】
図５には、第１基板１００の第２基板２００の積層方向の一部が図示されており、特に、第２基板２００に形成されたトランジスタＴＲＸ近傍の断面構成が示されている。トランジスタＴＲＸは、例えば、入力部２１Ａ、行駆動部２２、タイミング制御部２３、列信号処理部２５、画像信号処理部２６、及び、出力部２１Ｂのいずれか１つ以上の回路に設けられた特定のトランジスタ（特定トランジスタ）である。トランジスタＴＲＸは、ゲート電極とウェル領域を電気的に短絡させたＤＴＭＯＳ(Dynamic Threshold-voltage MOS)で構成されている。
【0065】
トランジスタＴＲＸは、半導体層２００Ｓのおもて面上に形成されたゲート電極ＴＧＸと、半導体層２００Ｓ内に形成されたウェル領域２１１、ソース電極２５１、及び、ドレイン電極２５２を有している。ゲート電極ＴＧＸの側面は、サイドウォールＳＷＸにより覆われている。ソース電極２５１及びドレイン電極２５２は、半導体層２００Ｓの厚み方向全体にわたって形成されており、ソース電極２５１及びドレイン電極２５２の底面は、配線層１００Ｔの層間絶縁膜１２３に接している。ソース電極２５１及びドレイン電極２５２の外側の領域は絶縁領域２１２で素子分離されている。ゲート電極ＴＧＸは、例えば、ポリシリコン（Poly Si）、より具体的には、不純物が添加されたドープドポリシリコンにより構成されている。ソース電極２５１及びドレイン電極２５２は、ｎ型半導体領域で構成されている。サイドウォールＳＷＸは、例えば窒化シリコン（ＳｉＮ）を含んでいる。
【0066】
第２基板２００の配線層２００Ｔは、コンタクト配線２６１、２６２、及び２６３と、貫通電極１４２を有している。コンタクト配線２６１はゲート電極ＴＧＸと接続され、ゲート電極ＴＧＸに所定の電圧Vg（ゲート電圧Vg）を供給する。コンタクト配線２６２はソース電極２５１に接続され、コンタクト配線２６３はドレイン電極２５２に接続されている。コンタクト配線２６１、２６２、２６３、及び、貫通電極１４２と、層間絶縁膜２２２との間には、それぞれ、バリアメタル２７１、２７２、２７３、及び、１４４が形成されている。コンタクト配線２６１、２６２、及び２６３と、貫通電極１４２は、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）および銅（Ｃｕ）等の金属材料により構成される。バリアメタル２７１、２７２、２７３、及び、１４４は、例えば、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ等で構成される。
【0067】
第１基板１００の半導体層１００Ｓには、複数のアクティブ領域１７１（１７１Ａ、１７１Ｂ）が設けられており、各アクティブ領域１７１は素子分離領域１７２で分離されている。アクティブ領域１７１は、例えばｐ型半導体領域である。素子分離領域１７２は、例えば酸化シリコンにより構成されている。半導体層１００Ｓのおもて面近傍のアクティブ領域１７１Ａには、コンタクト領域１７３が設けられている。コンタクト領域１７３は、例えば、アクティブ領域１７１より高濃度のｐ型半導体領域により構成されている。コンタクト領域１７３は、例えば接地電位や固定電位に接続されている。これにより、半導体層１００Ｓに基準電位が供給されている。
【0068】
配線層１００Ｔは、配線１５１、コンタクト配線１４１、及び、貫通電極１４２を有している。配線１５１は、半導体層１００Ｓのおもて面上に、例えば、ポリシリコン、より具体的には、不純物が添加されたドープドポリシリコンにより構成されている。配線１５１は、高融点金属材料で形成されてもよい。高融点金属材料としては、例えば、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）等を用いることができる。配線１５１は、コンタクト配線１４１を介してトランジスタＴＲＸのボティであるウェル領域２１１に接続されており、トランジスタＴＲＸのウェル領域２１１にボティ電位を供給する。ウェル領域２１１とコンタクト配線１４１との接続部には、シリサイド１５２が形成されている。配線１５１からコンタクト配線１４１を介してウェル領域２１１に供給されるボティ電位は、コンタクト配線２６１がゲート電極ＴＧＸに供給する電位と同一である。つまり、ウェル領域２１１とゲート電極ＴＧＸが電気的に短絡されている。
【0069】
配線層１００Ｔのコンタクト配線１４１及び貫通電極１４２と、層間絶縁膜１２３との間には、それぞれ、バリアメタル１４３及び１４４が形成されている。コンタクト配線１４１及び貫通電極１４２は、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）および銅（Ｃｕ）等の金属材料により構成される。バリアメタル１４３及び１４４は、例えば、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ等で構成される。
【0070】
以上のように、トランジスタＴＲＸは、ウェル領域２１１、ソース電極２５１、及び、ドレイン電極２５２の底面が、絶縁膜（層間絶縁膜１２３）に接するＳＯＩ(Silicon On Insulator)構造を有する。トランジスタＴＲＸは、ウェル領域２１１が絶縁領域（層間絶縁膜１２３及び絶縁領域２１２）により他のトランジスタと完全に分離され、ゲート電極ＴＧＸに供給する電位（ゲート電圧Vg）と同一の電位が、ボティ電位としてウェル領域２１１に供給されるＤＴＭＯＳである。ＤＴＭＯＳは、オフ時（Vg＝０V）は基板バイアスは印加されず、閾値電圧Vthが高い。一方、オン時は基板バイアス効果が発生するので、閾値電圧Vthが低下し、高いオン電流が得られる。従って、トランジスタＴＲＸをＤＴＭＯＳとして動作させることで、オフリークの増大を抑制しながら、オン電流を増大させることができる。トランジスタＴＲＸの電気特性を向上させることができる。
【0071】
トランジスタＴＲＸは、ソース電極２５１の底面が絶縁膜（層間絶縁膜１２３）と接する構造であるため、ボティとソース電極の間の接触面積を最小化し、順方向バイアスに伴う電流を最小化することができる。
【0072】
トランジスタＴＲＸにおいては、ウェル領域２１１の底面にコンタクト配線１４１が接続され、ボティ電位が、半導体層２００Ｓの下方の配線層１００Ｔに形成された配線１５１から供給される。ここで仮に、ボティ電位を、半導体層２００Ｓのおもて面側の配線層２００Ｔからウェル領域２１１に供給する構成とした場合、半導体層２００Ｓのおもて面側の配線層２００Ｔに形成したコンタクト配線をウェル領域２１１に接続するための領域が必要となることから、図６に示されるようにウェル領域２１１が平面方向に突き出るように平面積を大きくする必要があり、トランジスタが専有する面積が大きくなる。トランジスタＴＲＸでは、半導体層２００Ｓのおもて面側の配線層２００Ｔからウェル領域２１１に接続するのではなく、半導体層２００Ｓの裏面側の配線層１００Ｔからウェル領域２１１に接続することにより、トランジスタが専有する面積を縮小することができ、面積ペナルティを抑制することができる。ウェル領域２１１の底面に接続する構成とすることで、コンタクト配線１４１の設計の自由度が増し、配線間容量を低減させることができる。
【0073】
固体撮像装置１においては、第２基板２００に形成された入力部２１Ａ、行駆動部２２、タイミング制御部２３、列信号処理部２５、画像信号処理部２６、及び、出力部２１Ｂのいずれか１つ以上の回路のうち、ｏｎ／ｏｆｆ比などの特性がクリティカルとなるトランジスタに対して、上述したＤＴＭＯＳ構造のトランジスタＴＲＸを適用することができる。ＤＴＭＯＳ構造のトランジスタＴＲＸとするか、通常のトランジスタとするかは、ソース－ドレイン間の電流とソース－ウェル間に流れる電流の大小関係、または、ゲート電極（及びボディ）に印加される最大電圧を基準に判断することができる。例えばＮ型のＭＯＳトランジスタの場合、ゲート電極に印加される電圧の最大値が０．８Ｖ程度であれば、ソース－ボティ間の順方向電流は影響が小さい。従って、ゲート電極に印加される電圧の最大値が０．８Ｖ以下の場合に、ＤＴＭＯＳ構造のトランジスタＴＲＸを採用することができる。ＤＴＭＯＳ構造のトランジスタＴＲＸを採用することで、トランジスタ特性を向上させることができる。ソース電極の底面が絶縁膜に接している構造の場合、順方向電流が低減されるため、さらに有利である。
【0074】
なお、トランジスタＴＲＸは、入力部２１Ａ、行駆動部２２、タイミング制御部２３、列信号処理部２５、画像信号処理部２６、及び、出力部２１Ｂのいずれか１つ以上の回路に設けられたトランジスタであると説明したが、画素アレイ部２４に設けられるトランジスタであってもよい。例えば、複数の画素３１で共有される画素回路２１０または画素毎に設けられた画素回路２１０を構成する画素トランジスタの少なくとも１つをＤＴＭＯＳ構造のトランジスタＴＲＸとしてもよい。また、画素回路２１０とは別に画素毎に設けられたトランジスタが存在する場合、そのトランジスタをＤＴＭＯＳ構造のトランジスタＴＲＸとしてもよい。
【0075】
【0076】
初めに、図７のAに示されるように、第１基板１００となる半導体層１００Ｓに、アクティブ領域１７１（１７１Ａ、１７１Ｂ）と素子分離領域１７２が形成される。アクティブ領域１７１は、例えばｐ型半導体領域である。素子分離領域１７２は、例えば酸化シリコンにより構成されている。半導体層１００Ｓのアクティブ領域１７１Ａのおもて面近傍に、コンタクト領域１７３が形成される。コンタクト領域１７３は、例えば、アクティブ領域１７１より高濃度のｐ型半導体領域により構成されている。不図示のアクティブ領域１７１には、ＭＯＳトランジスタ（ＭＯＳＦＥＴ）等の素子が形成される。
【0077】
次に、図７のＢに示されるように、半導体層１００Ｓのおもて面上の所定の領域に、配線１５１が形成される。配線１５１は、例えば、ポリシリコンやタングステンの耐熱性の高い導電性材料で形成される。
【0078】
次に、図７のＣに示されるように、配線１５１が形成された半導体層１００Ｓ上面に、例えばＣＶＤ法（Chemical Vapor Deposition）を用いて、配線層１００Ｔの層間絶縁膜１２３が形成された後、層間絶縁膜１２３の上面が、例えばＣＭＰ（Chemical Mechanical Polishing）により平坦化される。層間絶縁膜１２３は、例えばＳｉＯ２、ＳｉＮ、ＳＩＯＮ、ＳｉＣＮなどで構成することができる。半導体層１００Ｓと配線層１００Ｔにより、第１基板１００が構成される。
【0079】
次に、図７のＤに示されるように、配線１５１が形成された領域の層間絶縁膜１２３の一部分をエッチングにより開口し、バリアメタル１４３を形成した後に、例えば、タングステン等の金属材料を埋め込み、平坦化することにより、コンタクト配線１４１が形成される。
【0080】
次に、図７のEに示されるように、コンタクト配線１４１として埋め込んだ金属材料の一部をエッチバック法により除去し、半導体層２００Ｓ（図８）のシリコンとシリサイドを形成するための金属材料１５２’が埋め込まれ、平坦化される。金属材料１５２’は、例えばチタンで構成される。
【0081】
次に、図８のAに示されるように、第１基板１００の配線層１００Ｔの層間絶縁膜１２３に、第２基板２００となる半導体層２００Ｓが、例えば、プラズマ接合等により貼り合わされる。半導体層２００Ｓは、例えばシリコン基板により構成される。
【0082】
次に、図８のBに示されるように、半導体層２００Ｓに対して、アクティブ領域であるウェル領域２１１と、素子分離領域である絶縁領域２１２が形成される。ウェル領域２１１は、例えばｐ型半導体領域とされる。絶縁領域２１２は、例えば酸化シリコンにより構成される。
【0083】
次に、図８のCに示されるように、トランジスタＴＲＸのゲート電極ＴＧＸとサイドウォールＳＷＸがウェル領域２１１上に形成されるとともに、ウェル領域２１１内にソース電極２５１及びドレイン電極２５２が形成される。これにより、トランジスタＴＲＸが完成する。ソース電極２５１及びドレイン電極２５２は、ｎ型半導体領域であり、リン、ヒ素等のｎ型不純物のイオン注入と活性化アニール処理を行うことにより形成される。ソース電極２５１及びドレイン電極２５２のうち、サイドウォールＳＷＸ下のｎ型半導体領域は、不純物濃度が低く形成されたたＬＤＤ（Lightly Doped Drain）領域であってもよい。図８のCの工程における熱履歴により、コンタクト配線１４１の金属材料１５２’と接続するウェル領域２１１がシリサイド化し、シリサイド１５２が形成されている。
【0084】
次に、図８のDに示されるように、トランジスタＴＲＸが形成された半導体層２００Ｓ上面に、例えばＣＶＤ法を用いて、配線層２００Ｔの層間絶縁膜２２２が形成された後、層間絶縁膜２２２の上面が、例えばＣＭＰにより平坦化される。層間絶縁膜２２２は、例えばＳｉＯ２、ＳｉＮ、ＳＩＯＮ、ＳｉＣＮなどで構成することができる。半導体層２００Ｓと配線層２００Ｔにより、第２基板２００が構成される。
【0085】
次に、図８のEに示されるように、ゲート電極ＴＧＸに接続するコンタクト配線２６１、ソース電極２５１に接続するコンタクト配線２６２、ドレイン電極２５２に接続するコンタクト配線２６３、及び、第１基板１００のコンタクト領域１７３に接続する貫通電極１４２が形成される。より具体的には、まず、第２基板２００のゲート電極ＴＧＸ、ソース電極２５１、及び、ドレイン電極２５２と、第１基板１００のコンタクト領域１７３に接続する領域に、配線層２００Ｔの層間絶縁膜２２２を貫通する貫通孔が形成されて開口される。貫通電極１４２に対応する領域については、コンタクト領域１７３に到達する貫通孔が形成される。そして貫通孔の内周面（側壁）に、バリアメタル２７１、２７２、２７３、及び、１４４が形成された後に、例えばタングステン等の金属材料が埋め込まれることにより、コンタクト配線２６１、２６２、及び２６３と、貫通電極１４２が形成される。以上により、図５に示したトランジスタＴＲＸ周辺の構造が完成する。
【0086】
以上のようにして、第１基板１００及び第２基板２００にトランジスタＴＲＸを形成することができる。
【0087】
【0088】
図９は、トランジスタＴＲＸの第１変形例を示している。
【0089】
図５のトランジスタＴＲＸは、ゲート電極ＴＧＸに供給する電位（ゲート電圧Vg）と同一の電位をウェル領域２１１（ボティ）に供給するＤＴＭＯＳ構造とされていた。換言すれば、図５のトランジスタＴＲＸでは、ウェル領域２１１（ボティ）の電位が、ゲート電極ＴＧＸと同じに制御された。
【0090】
これに対して、第１変形例に係るトランジスタＴＲＸは、ゲート電極ＴＧＸの電圧制御とは独立して、固定の電位がウェル領域２１１（ボティ）に印加される構造とされている。具体的には、図５のトランジスタＴＲＸにおいて半導体層１００Ｓのおもて面上に形成された配線１５１は省略されており、図９の第１変形例では、半導体層１００Ｓのアクティブ領域１７１Ｃにコンタクト領域１７４が形成されている。コンタクト領域１７４は、ｐ型半導体領域またはｎ型半導体領域で構成される。アクティブ領域１７１Ａ及び１７１Ｃは、素子分離領域１７２で分離されている。ウェル領域２１１（ボティ）に接続されたコンタクト配線１４１は、コンタクト領域１７４に接続されている。ウェル領域２１１には、コンタクト領域１７４からコンタクト配線１４１を介して、例えば接地電位や固定電位等の基準電位が供給される。
【0091】
なお、図５のトランジスタＴＲＸにおいて、半導体層１００Ｓのおもて面上に形成された配線１５１からウェル領域２１１（ボティ）に、ゲート電圧Vgと同一電位ではなく、接地電位や固定電位等の基準電位が供給される構成としてもよい。
【0092】
図１０は、トランジスタＴＲＸの第２変形例を示している。
【0093】
第２変形例では、第１基板１００の半導体層１００Ｓに、アクティブ領域１７１Ａと１７１Ｄが設けられており、それらは素子分離領域１７２で分離されている。また、図５のトランジスタＴＲＸにおいてウェル領域２１１（ボティ）にゲート電圧Vgと同一の電位を供給するための配線１５１と、コンタクト配線１４１及びバリアメタル１４３が省略されている。
【0094】
さらに、第２変形例では、トランジスタＴＲＸのソース電極２５１に接続されているコンタクト配線２６２と、その外周のバリアメタル２７２が、第２基板２００の配線層２００Ｔではなく、第１基板１００の配線層１００Ｔに形成されている。換言すれば、ソース電極２５１に接続するコンタクト配線２６２が、ソース電極２５１の上側からではなく、ソース電極２５１の下側から接続するように構成されている。ソース電極２５１とコンタクト配線２６２との接続部には、シリサイド１５３が形成されている。コンタクト配線２６２は、ソース電極２５１と、アクティブ領域１７１Dのコンタクト領域１７５とを接続している。
【0095】
図１０の第２変形例は、ソース電極２５１に接続するコンタクト配線２６２を、ソース電極２５１の上側からではなく、下側から接続した構成である。同様に、ドレイン電極２５２に接続するコンタクト配線２６３を、ドレイン電極２５２の上側からではなく、下側から接続するようにしてもよい。あるいはまた、ソース電極２５１に接続するコンタクト配線２６２と、ドレイン電極２５２に接続するコンタクト配線２６３の両方を、上側からではなく、下側から接続するようにしてもよい。さらに、図９の第１変形例と、図１０の第２変形例とを組み合わせた構造でもよい。
【0096】
以上のように、固体撮像装置１において、第２基板２００に形成されるトランジスタＴＲＸは、ウェル領域２１１、ソース電極２５１、または、ドレイン電極２５２に接続する少なくとも１つの配線（コンタクト配線１４１、２６２、２６３）が、ウェル領域２１１、ソース電極２５１、及び、ドレイン電極２５２が形成された半導体層２００Ｓの上側からでなく下側から、換言すれば、半導体層２００Ｓのゲート電極側と反対側の配線層１００Ｔから接続する構成であり、下側から接続する配線が接続されたウェル領域２１１、ソース電極２５１、または、ドレイン電極２５２の底面が絶縁膜１２３と接続する構成を採用することができる。これにより、コンタクト配線のレイアウトに自由度が増すので、配線設計の自由度が高まり、配線間容量を低減することが可能となる。また、トランジスタが専有する面積を縮小することができ、面積ペナルティを抑制することができる。
【0097】
【0098】
【0099】
第２基板２００の配線層２００Ｔは、第１の金属配線Ｗ１の上層に、第２の金属配線Ｗ２及び第３の金属配線Ｗ３を有している。配線層２００Ｔは、さらに、第３基板３００の配線層３００Ｔとの接合面に、複数の接合電極２４１を有している。接合電極２４１は、例えば、Ｃｕ（銅）、Ａｌ（アルミニウム）などの金属で形成されている。各接合電極２４１は、第２基板２００と第３基板３００との電気的な接続と、第２基板２００と第３基板３００との貼り合わせに用いられる。
【0100】
第３基板３００は、第３半導体層である半導体層３００Ｓと、第３配線層である配線層３００Ｔと有し、第２基板２００のおもて面側に半導体層３００Ｓのおもて面を向けて第２基板２００に貼り合わされている。つまり、第３基板３００は、第２基板２００にフェイストゥーフェイスで貼り合わされている。半導体層３００Ｓには、例えば画像信号処理部２６の一部であるトランジスタ３１１が形成されている。配線層３００Ｔは、例えば、層間絶縁膜３２１と、その間に積層される複数の金属配線Ｗを含んでいる。図４では、第１の金属配線Ｗ１１と第２の金属配線Ｗ１２の２層の金属配線Ｗが形成されているが、金属配線Ｗの積層数は問わない。金属配線Ｗは、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）および銅（Ｃｕ）等により構成される。層間絶縁膜３２１は、例えば、酸化シリコンにより構成されている。配線層３００Ｔは、さらに、第２基板２００の配線層２００Ｔとの接合面に、複数の接合電極３４１を有している。接合電極３４１は、例えば、Ｃｕ（銅）、Ａｌ（アルミニウム）などの金属で形成されている。各接合電極３４１は、第２基板２００と第３基板３００との電気的な接続と、第２基板２００と第３基板３００との貼り合わせに用いられる。
【0101】
以上のように３枚の基板を積層して構成することにより、画素数または画素回路が増大した場合でも、今までと同等のチップサイズで固体撮像装置１を形成することができる。あるいはまた、今までと同等の画素数または画素回路の場合には、チップサイズをより縮小した固体撮像装置１を提供することができる。
【0102】
＜９．電子機器への適用例＞
本開示の技術は、固体撮像装置への適用に限られるものではない。即ち、本開示の技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール形態であってもよい。
本開示の技術は、固体撮像装置への適用に限られるものではない。即ち、本開示の技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール形態であってもよい。
【0103】
図１２は、本開示の技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
【0104】
図１２の撮像装置６００は、レンズ群などからなる光学部６０１、図１の固体撮像装置１の構成が採用される固体撮像装置（撮像デバイス）６０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路６０３を備える。また、撮像装置６００は、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７、および電源部６０８も備える。DSP回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７および電源部６０８は、バスライン６０９を介して相互に接続されている。
【0105】
光学部６０１は、被写体からの入射光（像光）を取り込んで固体撮像装置６０２の撮像面上に結像する。固体撮像装置６０２は、光学部６０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置６０２として、図１の固体撮像装置１、即ち、第１基板１００と第２基板２００の少なくとも２枚の基板を積層して構成され、第２基板２００の半導体層２００Ｓのウェル領域２１１（ボティ）、ソース電極２５１、または、ドレイン電極２５２のいずれかに接続する配線を半導体層２００Ｓの下側から接続したトランジスタＴＲＸを備える固体撮像装置を用いることができる。
【0106】
表示部６０５は、例えば、LCD(Liquid Crystal Display)や有機EL(Electro Luminescence)ディスプレイ等の薄型ディスプレイで構成され、固体撮像装置６０２で撮像された動画または静止画を表示する。記録部６０６は、固体撮像装置６０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
【0107】
操作部６０７は、ユーザによる操作の下に、撮像装置６００が持つ様々な機能について操作指令を発する。電源部６０８は、DSP回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６および操作部６０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【0108】
上述したように、固体撮像装置６０２として、上述したトランジスタＴＲＸを備えた固体撮像装置１を用いることで、特性がクリティカルなトランジスタの性能向上を実現することができる。また、配線の自由度が増し、配線間容量を低減することが可能となり、画素の微細化と高画質化を実現することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置６００においても、小型化と撮像画像の高画質化を図ることができる。
【0109】
＜イメージセンサの使用例＞
図１３は、上述の固体撮像装置１を用いたイメージセンサの使用例を示す図である。
図１３は、上述の固体撮像装置１を用いたイメージセンサの使用例を示す図である。
【0110】
上述の固体撮像装置１は、イメージセンサとして、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
【0111】
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【0112】
＜１０．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【0113】
図１４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0114】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【0115】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0116】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0117】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0118】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【0119】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0120】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【0121】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0122】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0123】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0124】
図１５は、撮像部１２０３１の設置位置の例を示す図である。
【0125】
図１５では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【0126】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0127】
なお、図１５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【0128】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0129】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0130】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0131】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【0132】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、撮像部１２０３１として、上述した固体撮像装置１を適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、小型化と撮像画像の高画質化を実現することができる。また、得られた撮影画像を用いて、ドライバの疲労を軽減したり、ドライバや車両の安全度を高めることが可能になる。
【0133】
上述した例では、第１導電型をｐ型、第２導電型をｎ型として、電子を信号電荷とした固体撮像装置について説明したが、本開示は正孔を信号電荷とする固体撮像装置にも適用することができる。すなわち、第１導電型をｎ型とし、第２導電型をｐ型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
【0134】
また、本開示は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
【0135】
また、本開示の技術は、固体撮像装置に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。
【0136】
本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の技術の要旨を逸脱しない範囲において種々の変更が可能である。例えば、上述した各構成例の全てまたは一部を適宜組み合わせた形態を採用することができる。
【0137】
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
【0138】
なお、本開示の技術は、以下の構成を取ることができる。
（１）
光電変換部及び前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成され、前記第１半導体層に積層された第２半導体層と
を備え、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタは、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続する構成であり、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接する構成である
固体撮像装置。
（２）
前記第１半導体層と、第１配線層とを含む第１基板と、
前記第２半導体層と、第２配線層とを含む第２基板とを積層して構成され、
前記特定トランジスタは、前記ウェル領域、前記ソース電極、または、前記ドレイン電極に接続する少なくとも１つの配線が、前記第１半導体層と前記第２半導体層との間に配置された前記第１配線層から接続する構成である
前記（１）に記載の固体撮像装置。
（３）
前記特定トランジスタは、前記ウェル領域、前記ソース電極、または、前記ドレイン電極に接続する少なくとも１つの配線が前記第１半導体層上面に形成された配線から接続する構成である
前記（１）または（２）に記載の固体撮像装置。
（４）
前記特定トランジスタは、前記第１半導体層上面に形成された配線から前記ウェル領域に接続する構成である
前記（３）に記載の固体撮像装置。
（５）
前記特定トランジスタの前記ウェル領域に、前記ゲート電極に供給する電位と同一の電位が供給されるように構成される
前記（４）に記載の固体撮像装置。
（６）
前記第１半導体層上面に形成された配線は、ポリシリコン、または、高融点金属材料で構成される
前記（４）または（５）に記載の固体撮像装置。
（７）
前記特定トランジスタは、前記ウェル領域、前記ソース電極、または、前記ドレイン電極に接続する少なくとも１つの配線が前記第１半導体層に形成された半導体領域から接続する構成である
前記（１）または（２）に記載の固体撮像装置。
（８）
前記特定トランジスタは、前記第１半導体層に形成された半導体領域から前記ウェル領域に接続する構成である
前記（７）に記載の固体撮像装置。
（９）
前記特定トランジスタの前記ウェル領域に、基準電位が供給されるように構成される
前記（８）に記載の固体撮像装置。
（１０）
前記特定トランジスタは、前記第１半導体層に形成された半導体領域から前記ソース電極または前記ドレイン電極に接続する構成である
前記（７）に記載の固体撮像装置。
（１１）
前記特定トランジスタは、素子分離領域で他の素子と分離されて構成される
前記（１）ないし（１０）のいずれかに記載の固体撮像装置。
（１２）
前記第１半導体層と、第１配線層とを含む第１基板と、
前記第２半導体層と、第２配線層とを含む第２基板と、
第３半導体層と、第３配線層とを含む第３基板とを有し、
前記第１基板と前記第３基板との間に、前記第２基板が配置される
前記（１）ないし（１１）のいずれかに記載の固体撮像装置。
（１３）
光電変換部及び前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成される第２半導体層とを積層し、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタを、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続するとともに、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接するように形成する
固体撮像装置の製造方法。
（１４）
光電変換部及び前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成され、前記第１半導体層に積層された第２半導体層と
を備え、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタは、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続する構成であり、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接する構成である
固体撮像装置
を備える電子機器。
（１）
光電変換部及び前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成され、前記第１半導体層に積層された第２半導体層と
を備え、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタは、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続する構成であり、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接する構成である
固体撮像装置。
（２）
前記第１半導体層と、第１配線層とを含む第１基板と、
前記第２半導体層と、第２配線層とを含む第２基板とを積層して構成され、
前記特定トランジスタは、前記ウェル領域、前記ソース電極、または、前記ドレイン電極に接続する少なくとも１つの配線が、前記第１半導体層と前記第２半導体層との間に配置された前記第１配線層から接続する構成である
前記（１）に記載の固体撮像装置。
（３）
前記特定トランジスタは、前記ウェル領域、前記ソース電極、または、前記ドレイン電極に接続する少なくとも１つの配線が前記第１半導体層上面に形成された配線から接続する構成である
前記（１）または（２）に記載の固体撮像装置。
（４）
前記特定トランジスタは、前記第１半導体層上面に形成された配線から前記ウェル領域に接続する構成である
前記（３）に記載の固体撮像装置。
（５）
前記特定トランジスタの前記ウェル領域に、前記ゲート電極に供給する電位と同一の電位が供給されるように構成される
前記（４）に記載の固体撮像装置。
（６）
前記第１半導体層上面に形成された配線は、ポリシリコン、または、高融点金属材料で構成される
前記（４）または（５）に記載の固体撮像装置。
（７）
前記特定トランジスタは、前記ウェル領域、前記ソース電極、または、前記ドレイン電極に接続する少なくとも１つの配線が前記第１半導体層に形成された半導体領域から接続する構成である
前記（１）または（２）に記載の固体撮像装置。
（８）
前記特定トランジスタは、前記第１半導体層に形成された半導体領域から前記ウェル領域に接続する構成である
前記（７）に記載の固体撮像装置。
（９）
前記特定トランジスタの前記ウェル領域に、基準電位が供給されるように構成される
前記（８）に記載の固体撮像装置。
（１０）
前記特定トランジスタは、前記第１半導体層に形成された半導体領域から前記ソース電極または前記ドレイン電極に接続する構成である
前記（７）に記載の固体撮像装置。
（１１）
前記特定トランジスタは、素子分離領域で他の素子と分離されて構成される
前記（１）ないし（１０）のいずれかに記載の固体撮像装置。
（１２）
前記第１半導体層と、第１配線層とを含む第１基板と、
前記第２半導体層と、第２配線層とを含む第２基板と、
第３半導体層と、第３配線層とを含む第３基板とを有し、
前記第１基板と前記第３基板との間に、前記第２基板が配置される
前記（１）ないし（１１）のいずれかに記載の固体撮像装置。
（１３）
光電変換部及び前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成される第２半導体層とを積層し、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタを、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続するとともに、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接するように形成する
固体撮像装置の製造方法。
（１４）
光電変換部及び前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部を有する第１半導体層と、
前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタを含む複数のトランジスタが形成され、前記第１半導体層に積層された第２半導体層と
を備え、
前記複数のトランジスタのうちの少なくとも１つの特定トランジスタは、ウェル領域、ソース電極、または、ドレイン電極に接続する少なくとも１つの配線が前記第２半導体層のゲート電極側と反対側の層から接続する構成であり、前記配線が接続された前記ウェル領域、前記ソース電極、または、前記ドレイン電極の底面が絶縁膜と接する構成である
固体撮像装置
を備える電子機器。
【符号の説明】
【0139】
１ 固体撮像装置， ２４ 画素アレイ部， ３１ 画素， ３２ 画素共有ユニット， ＰＤ フォトダイオード， ＴＲ 転送トランジスタ， ＴＧ 転送ゲート， ＦＤ フローティングディフュージョン， ＦＤＧ ＦＤ変換ゲイン切替トランジスタ， ＡＭＰ 増幅トランジスタ， ＲＳＴ リセットトランジスタ， ＳＥＬ 選択トランジスタ， Ｗ 金属配線， ＳＷ サイドウォール， ＴＲＸ トランジスタ， ＴＧＸ ゲート電極， ＳＷＸ サイドウォール， １００ 第１基板， １００Ｓ 半導体層， １００Ｔ 配線層， １１１ 絶縁膜， １１７ 画素分離部， １１７Ａ 遮光膜， １１７Ｂ 絶縁膜， １２０ パッド部， １２０Ｅ 貫通電極， １２１ パッド部， １２１Ｅ 貫通電極， １２３ 層間絶縁膜， １４１ コンタクト配線， １４２ 貫通電極， １４３ バリアメタル， １５１ 配線， １５２ シリサイド， １５３ シリサイド， １７１ アクティブ領域， １７２ 素子分離領域， １７３ コンタクト領域， １７４ コンタクト領域， １７５ コンタクト領域， ２００ 第２基板， ２００Ｓ 半導体層， ２００Ｔ 配線層， ２１０ 画素回路， ２１１ ウェル領域， ２１２ 絶縁領域， ２１３ 素子分離領域， ２２２ 層間絶縁膜， ２５１ ソース電極， ２５２ ドレイン電極， ２６１ コンタクト配線， ２６２ コンタクト配線， ２６３ コンタクト配線， ３００ 第３基板， ３００Ｓ 半導体層， ３００Ｔ 配線層， ４０１ 受光レンズ， ６００ 撮像装置， ６０２ 固体撮像装置
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】