特開 2024-138860 半導体集積回路及び半導体集積回路のテスト方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024138860

(43)【公開日】2024-10-09

(54)【発明の名称】半導体集積回路及び半導体集積回路のテスト方法

(51)【国際特許分類】

   H01L 21/822 20060101AFI20241002BHJP

   G01R 31/3177 20060101ALI20241002BHJP

   G01R 31/28 20060101ALI20241002BHJP

   G06F 11/22 20060101ALI20241002BHJP

【ＦＩ】

H01L27/04 T

G01R31/3177

G01R31/28 G

G06F11/22 673Z

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023049571

(22)【出願日】2023-03-27

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】前川 智之

【テーマコード（参考）】

2G132

5B048

5F038

【Ｆターム（参考）】

2G132AA01

2G132AB02

2G132AC17

2G132AD06

2G132AK14

2G132AK23

2G132AK27

2G132AL11

5B048CC18

5F038CD06

5F038DF04

5F038DF05

5F038DF14

5F038DT06

5F038DT08

(57)【要約】

【課題】半導体集積回路のテストの信頼性を向上する。
【解決手段】実施形態の半導体集積回路は、第１及び第２のＳＣＡＮ階層を含むコア回路と、第１及び第２のＳＣＡＮ階層に対するＳＣＡＮテストを制御するテスト制御回路と、を含み、テスト制御回路は、第１のＳＣＡＮ階層に第１のテストデータ及び第１のシフトクロックを供給した後、第１のＳＣＡＮ階層を待機状態に設定し、第１のＳＣＡＮ階層が待機状態である期間中に、第２のＳＣＡＮ階層に第２のテストデータ及び第２のシフトクロックを供給し、第２のＳＣＡＮ階層に第２のテストデータ及び第２のシフトクロックを供給した後、第２のＳＣＡＮ階層を待機状態に設定し、第２のＳＣＡＮ階層を待機状態に設定した後、第１のＳＣＡＮ階層に、第１のラウンチクロック及び第１のキャプチャクロックを、供給する。
【選択図】 図３

【特許請求の範囲】

【請求項1】

第１のＳＣＡＮチェーン回路及び第１の組合せ回路を含む第１のＳＣＡＮ階層と、第２のＳＣＡＮチェーン回路及び第２の組合せ回路を含む第２のＳＣＡＮ階層と、を含むコア回路と、
前記第１及び第２のＳＣＡＮ階層に対するＳＣＡＮテストを制御するテスト制御回路と、
を具備し、
前記テスト制御回路は、
前記第１のＳＣＡＮ階層に第１のテストデータ及び第１のシフトクロックを供給した後、前記第１のＳＣＡＮ階層を待機状態に設定し、
前記第１のＳＣＡＮ階層が待機状態である期間中に、前記第２のＳＣＡＮ階層に第２のテストデータ及び第２のシフトクロックを供給し、
前記第２のＳＣＡＮ階層に前記第２のテストデータ及び前記第２のシフトクロックを供給した後、前記第２のＳＣＡＮ階層を待機状態に設定し、
前記第２のＳＣＡＮ階層を前記待機状態に設定した後、前記第１のＳＣＡＮ階層に、第１のラウンチクロック及び第１のキャプチャクロックを、供給する、
半導体集積回路。

【請求項2】

前記テスト制御回路は、前記ＳＣＡＮテストにおいて、前記第１及び第２のＳＣＡＮ階層を互いに独立に制御する、
請求項１に記載の半導体集積回路。

【請求項3】

前記テスト制御回路は、
前記第１のＳＣＡＮ階層又は前記第２のＳＣＡＮ階層を選択するための選択信号を出力する階層選択回路と、
前記第１及び第２のＳＣＡＮ階層のそれぞれに接続され、前記選択信号に基づいて前記第１及び第２のＳＣＡＮ階層のマスク状態をそれぞれ制御する複数のマスク制御回路と、
を含み、
前記複数のマスク制御回路のそれぞれは、
クロックと前記選択信号とを受ける第１のＡＮＤゲートを含み、
前記第１のＡＮＤゲートは、前記選択信号に基づいて、対応するＳＣＡＮ階層に対して、前記クロックを供給する、
請求項１に記載の半導体集積回路。

【請求項4】

前記複数のマスク制御回路のそれぞれは、
テストの実行を示す制御信号と前記選択信号とを受ける第２のＡＮＤゲート、
をさらに含み、
前記第２のＡＮＤゲートは、前記制御信号及び前記選択信号に基づいて、前記対応するＳＣＡＮ階層の前記マスク状態を制御し、
請求項３に記載の半導体集積回路。

【請求項5】

前記複数のマスク制御回路のそれぞれは、前記対応するＳＣＡＮ階層以外の他のＳＣＡＮ階層に対する信号が前記対応するＳＣＡＮ階層に入力されるのを遮断する、
請求項３に記載の半導体集積回路。

【請求項6】

前記テスト制御回路は、
前記ＳＣＡＮテストのための複数のクロックを生成するクロック生成回路と、
前記選択信号に基づいて、前記第１のＳＣＡＮ階層からの出力データ及び前記第２のＳＣＡＮ階層からの出力データのうちいずれか一方を選択するセレクタと、
をさらに含む、
請求項３に記載の半導体集積回路。

【請求項7】

前記コア回路は、クロック系統、回路素子の数、回路の面積、回路の機能に応じて、前記第１及び第２のＳＣＡＮ階層に分割される、
請求項１に記載の半導体集積回路。

【請求項8】

第１の組合せ回路及び第１のＳＣＡＮチェーン回路を含む第１のＳＣＡＮ階層と第２の組合せ回路及び第２のＳＣＡＮチェーン回路を含む第２のＳＣＡＮ階層とを含む第１のコア回路と、前記第１及び第２のＳＣＡＮ階層に対してＳＣＡＮテストを実行する第１のテスト制御回路と、を含む第１の半導体チップにおいて、前記第１のＳＣＡＮ階層に第１のテストデータ及び第１のシフトクロックを供給し、
前記第１のＳＣＡＮ階層に前記第１のテストデータ及び前記第１のシフトクロックを供給した後、前記第１のＳＣＡＮ階層を、待機状態に設定し、
前記第１のＳＣＡＮ階層が待機状態に設定されている期間中に、前記第２のＳＣＡＮ階層に第２のテストデータ及び第２のシフトクロックを供給し、
前記第２のＳＣＡＮ階層に前記第２のテストデータ及び前記第２のシフトクロックを供給した後、前記第２のＳＣＡＮ階層を、待機状態に設定し、
前記第２のＳＣＡＮ階層が待機状態に設定される期間中に、前記第１のＳＣＡＮ階層に、第１のラウンチクロック及び第１のキャプチャクロックを供給する、
半導体集積回路のテスト方法。

【請求項9】

前記第１のＳＣＡＮ階層に前記第１のラウンチクロック及び前記第１のキャプチャクロックを供給した後、前記第２のＳＣＡＮ階層に、第２のラウンチクロック及び第２のキャプチャクロックを供給し、
前記第１のキャプチャクロックに応じた前記第１のＳＣＡＮ階層からの出力データ及び前記第２のキャプチャクロックに応じた前記第２のＳＣＡＮ階層からの出力データに基づいて、前記第１の半導体チップの故障の有無を判定する、
請求項８に記載の半導体集積回路のテスト方法。

【請求項10】

第３の組合せ回路及び第３のＳＣＡＮチェーン回路を含む第３のＳＣＡＮ階層と第４の組合せ回路及び第４のＳＣＡＮチェーン回路を含む第４のＳＣＡＮ階層とを含む第２のコア回路と、前記第３及び第４のＳＣＡＮ階層に対して前記ＳＣＡＮテストを実行する第２のテスト回路と、を含む第２の半導体チップにおいて、前記第１のＳＣＡＮ階層に対する前記第１のテストデータ及び前記第１のシフトクロックの供給と同時に、前記第３のＳＣＡＮ階層に前記第１のテストデータ及び第３のシフトクロックを供給し、
前記第３のＳＣＡＮ階層に前記第１のテストデータ及び前記第３のシフトクロックを供給した後、前記第１のＳＣＡＮ階層を前記待機状態に設定するのと同時に、前記第３のＳＣＡＮ階層を、待機状態に設定し、
前記第１及び第３のＳＣＡＮ階層が前記待機状態に設定されている期間中に、前記第２のＳＣＡＮ階層に対する前記第２のテストデータ及び前記第２のシフトクロックの供給と同時に、前記第４のＳＣＡＮ階層に前記第２のテストデータ及び第４のシフトクロックを供給し、
前記第４のＳＣＡＮ階層に前記第２のテストデータ及び前記第４のシフトクロックを供給した後、前記第２のＳＣＡＮ階層を前記待機状態に設定するのと同時に、前記第４のＳＣＡＮ階層を、待機状態に設定し、
前記第２及び第４のＳＣＡＮ階層が前記待機状態に設定される期間中に、前記第１のＳＣＡＮ階層に対する前記第１のラウンチクロック及び前記第１のキャプチャクロックの供給と同時に、前記第３のＳＣＡＮ階層に、第２のラウンチクロック及び第２のキャプチャクロックを供給し、
前記第１及び第３のＳＣＡＮ階層に前記第１及び第２のラウンチクロック及び前記第１及び第２のキャプチャクロックを供給した後、前記第２のＳＣＡＮ階層に第３のラウンチクロック及び第３のキャプチャクロックを供給し、前記第４のＳＣＡＮ階層に第４のラウンチクロック及び第４のキャプチャクロックを供給し、
前記第１のキャプチャクロックに応じた前記第１のＳＣＡＮ階層からの出力データ、前記第２のキャプチャクロックに応じた前記第２のＳＣＡＮ階層からの出力データ、前記第３のキャプチャクロックに応じた前記第３のＳＣＡＮ階層からの出力データ、及び前記第４のキャプチャクロックに応じた前記第４のＳＣＡＮ階層からの出力データに基づいて、前記第１及び第２の半導体チップの故障の有無を判定する、
請求項８に記載の半導体集積回路のテスト方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体集積回路及び半導体集積回路のテスト方法に関する。

【背景技術】

【0002】

半導体集積回路に対するテストに、ＳＣＡＮテストが用いられている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１０－３８８７４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

半導体集積回路のテストの信頼性を向上する。

【課題を解決するための手段】

【0005】

実施形態の半導体集積回路は、第１のＳＣＡＮチェーン回路及び第１の組合せ回路を含む第１のＳＣＡＮ階層と、第２のＳＣＡＮチェーン回路及び第２の組合せ回路を含む第２のＳＣＡＮ階層と、を含むコア回路と、前記第１及び第２のＳＣＡＮ階層に対するＳＣＡＮテストを制御するテスト制御回路と、を備え、前記テスト制御回路は、前記第１のＳＣＡＮ階層に第１のテストデータ及び第１のシフトクロックを供給した後、前記第１のＳＣＡＮ階層を待機状態に設定し、前記第１のＳＣＡＮ階層が待機状態である期間中に、前記第２のＳＣＡＮ階層に第２のテストデータ及び第２のシフトクロックを供給し、前記第２のＳＣＡＮ階層に前記第２のテストデータ及び前記第２のシフトクロックを供給した後、前記第２のＳＣＡＮ階層を待機状態に設定し、前記第２のＳＣＡＮ階層を前記待機状態に設定した後、前記第１のＳＣＡＮ階層に、第１のラウンチクロック及び第１のキャプチャクロックを、供給する。

【図面の簡単な説明】

【0006】

【図1】実施形態の半導体集積回路の構成例を示す図。

【図2】実施形態の半導体集積回路のテスト制御回路の構成例を模式的に示す図。

【図3】実施形態の半導体集積回路のテスト方法を説明するためのタイミングチャート。

【図4】実施形態の半導体集積回路のテスト方法を説明するためのフローチャート。

【図5】実施形態の半導体集積回路のテスト方法を説明するための模式図。

【発明を実施するための形態】

【0007】

図１乃至図５を参照して、実施形態の半導体集積回路及び半導体集積回路のテスト方法（制御方法）について、説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付す。また、以下の各実施形態において、末尾に区別化のための数字／英字を伴った参照符号を付された構成要素（例えば、回路、配線、各種の電圧及び信号など）が、相互に区別されなくとも良い場合、末尾の数字／英字が省略された記載（参照符号）が用いられる。

【0008】

［実施形態］
（１）構成例
図１及び図２を参照して、実施形態の半導体集積回路の構成例について、説明する。

【0009】

図１は、本実施形態の半導体集積回路の構成例を説明するためのブロック図である。

【0010】

図１の半導体集積回路１は、例えば、プロセッサ、コントローラ、メモリ、センサ、電源回路、ＡＳＩＣ（Application specific integrated circuit）、又は、システムＬＳＩなどである。

【0011】

図１に示されるように、本実施形態の半導体集積回路１は、コア回路１０及びテスト制御回路２０を含む。

【0012】

コア回路１０は、半導体集積回路１の所望の計算処理、所望の信号処理、所望の動作シーケンス、及び所望の機能などを実現する。コア回路１０は、半導体集積回路１のチップ（半導体チップ）に設けられた複数の端子（ピン、パッド、コネクタ）９９を介して、他のデバイスと通信する。コア回路１０の所望の処理を実行するための信号及びデータ、及び、処理の結果に応じた信号及びデータは、端子９９を介して、入力及び出力される。

【0013】

コア回路１０は、複数の組合せ回路１１０、及び、複数のＳＣＡＮチェーン回路１２０を含む。

【0014】

組合せ回路１１０は、複数の回路素子１１１を含む。組合せ回路１１０は、複数の回路素子１１１の組合せによって、所望の計算処理、所望の信号処理、所望の動作シーケンス、及び所望の機能を実行する。回路素子１１１は、論理ゲートである。但し、回路素子１１１は、メモリ素子及び／又は受動素子などを含み得る。

【0015】

ＳＣＡＮチェーン回路（テスト用フリップフロップ回路ともよばれる）１２０は、ＤＦＴ（Design for testability）のために、コア回路１０内に設けられている。但し、ＳＣＡＮチェーン回路１２０は、テスト制御回路２０の一部とみなされてもよい。

【0016】

ＳＣＡＮチェーン回路１２０は、ＳＣＡＮテストに用いられる。ＳＣＡＮチェーン回路１２０は、ＳＣＡＮテストのための複数のフリップフロップ１２１を含む。複数のフリップフロップ１２１において、フリップフロップ１２１のテストデータの入出力に関する信号の伝送経路は、直列に接続されている。本実施形態において、直列に接続されたフリップフロップ１２１の集合９００は、ＳＣＡＮチェーン９００とよばれる。本実施形態において、フリップフロップ１２１は、ＳＣＡＮフリップフロップ１２１ともよばれる。

【0017】

例えば、ＳＣＡＮフリップフロップ１２１は、半導体集積回路１の外部から制御可能なように、構成されている。ＳＣＡＮフリップフロップ１２１は、ＳＣＡＮフリップフロップ１２１のデータ保持状態を半導体集積回路１の外部から観測可能なように、構成されている。

【0018】

半導体集積回路１のＳＣＡＮテストに用いられるテストデータは、ＳＣＡＮチェーン９００の一端に又はＳＣＡＮチェーン９００の他端に、入力される。ＳＣＡＮテスト動作時において、ＳＣＡＮチェーン９００のテストデータの入力側のフリップフロップ１２１に、テストデータが供給される。テストデータに応じた信号は、組合せ回路１１０を形成する複数の回路素子１１１を介して、テストデータの入力側のフリップフロップ１２１からテスト結果の出力側のフリップフロップ１２１へ転送される。

【0019】

テストデータ及びテストの結果を示すデータは、半導体集積回路１のチップに設けられた端子（ピン、パッド、コネクタ）９０Ａ，９０Ｂを介して、半導体集積回路１の外部のテスト装置（図示せず）から半導体集積回路１に入力されたり、半導体集積回路１からテスト装置に出力されたりする。半導体集積回路１のＳＣＡＮチャネル（テストチャネル）ＳＣｈの数が、ｋ個である場合、ｋ個の端子９０Ａ、及び、ｋ個の端子９０Ｂが、半導体集積回路１のチップに設けられる。ｋは、１以上の整数である。例えば、半導体集積回路１のＳＣＡＮチャネルの個数（ｋ）は、半導体集積回路１内のＳＣＡＮ階層の数（ｍ）及びテスト装置のチャネル数（ｎ）に基づいて、設定される。ｍ及びｎは、２以上の整数である。

【0020】

テスト制御回路２０は、コア回路１０に対するテスト処理の実行を制御する。テスト制御回路２０は、例えば、コア回路１０に対する実動作速度（At-speed）のＳＣＡＮテストのための制御を行う。テスト制御回路２０は、ＳＣＡＮテスト時に、ＳＣＡＮテストのための各種の動作を制御する。テスト制御回路２０は、コア回路１０に対して、シフトクロック、ラウンチクロック及びキャプチャクロックなどのＳＣＡＮテストのための各種の信号を、供給する。

【0021】

例えば、テスト制御回路２０は、半導体集積回路１のチップに設けられた複数の端子９５を介して、テスト装置に接続される。例えば、ＳＣＡＮテストの実行を示す制御信号（以下では、イネーブル信号ともよばれる）ＳＣＡＮＳＥが、端子９５を介して、供給される。テスト動作時に、半導体集積回路１は、複数の端子９５を介して、テスト装置と通信できる。

【0022】

本実施形態の半導体集積回路１において、コア回路１０は、複数のＳＣＡＮ階層１００を含む。ＳＣＡＮ階層１００は、或る単位の回路領域（階層）ごとに独立にＳＣＡＮテストを実行可能なように、コア回路１０が論理的に分割された領域である。

【0023】

例えば、コア回路１０は、組合せ回路１１０が接続されるクロック系統、組合せ回路１１０を構成する回路素子（例えば、論理ゲート）１１１の数、組合せ回路１１０の面積、組合せ回路１１０の機能などに応じて、或る回路規模をそれぞれ有する複数のＳＣＡＮ階層１００に、分割されている。

【0024】

ｋ個のＳＣＡＮチャネルＳＣｈが、半導体集積回路１のチップに設けられている場合、各ＳＣＡＮ階層１００は、ｋ個のＳＣＡＮチャネル（以下では、内部ＳＣＡＮチャネルともよばれる）を有する。

【0025】

本実施形態のように、複数のＳＣＡＮ階層１００が、半導体集積回路１のコア回路１０内に設けられることによって、半導体集積回路１のテストの信頼性の向上、半導体集積回路１のテストの効率化、テストの安定化、及び、テストの低消費電力化などを図ることができる。

【0026】

図２は、本実施形態の半導体集積回路１のＳＣＡＮ階層１００（１００－０，１００－１，・・・，１００－７）及びテスト制御回路２０の内部構成を、より具体的に説明するための図である。

【0027】

図２に示されるように、例えば、８つのＳＣＡＮ階層１００－０，１００－１，・・・，１００－７が、コア回路１０内に設けられている。

【0028】

圧縮ＳＣＡＮ方式のＳＣＡＮテストが実行される場合、各ＳＣＡＮ階層１００は、複数（例えば、ｉ個）のＳＣＡＮチェーン９００を含むＳＣＡＮチェーン回路１２０を含む。ｉは、２以上の整数である。例えば、各ＳＣＡＮチェーン回路１２０において、１つのＳＣＡＮチェーン９００は、数百個のＳＣＡＮフリップフロップ１２１を含む。

【0029】

ＳＣＡＮ階層１００ごとに、ＳＣＡＮチェーン回路１２０内のＳＣＡＮフリップフロップ１２１の数が、異なる場合がある。また、ＳＣＡＮ階層１００ごとに、ＳＣＡＮチェーン９００内のＳＣＡＮフリップフロップ１２１の数が、異なる場合がある。

【0030】

各ＳＣＡＮ階層１００において、２つの伸張／圧縮回路１２３（１２３Ａ，１２３Ｂ）が、設けられている。一方の伸張／圧縮回路１２３Ａは、複数のＳＣＡＮチェーン９００の一端に、接続される。他方の伸張／圧縮回路１２３Ｂは、複数のＳＣＡＮチェーン９００の他端に接続される。複数のＳＣＡＮチェーン９００は、２つの伸張／圧縮回路１２３間に並列に接続されている。

【0031】

２つの伸張／圧縮回路１２３Ａ，１２３Ｂのうち、テストデータが入力される側（ＳＣＡＮイン側、ラウンチ側）の回路（例えば、回路１２３Ａ）が、伸張回路として機能し、テストデータに対するテスト結果が出力される側（ＳＣＡＮアウト側、キャプチャ側）の回路（例えば、１２３Ｂ）が、圧縮回路として機能する。

【0032】

伸張回路１２３は、入力されたテストデータを伸張変換する。伸張回路１２３は、伸張変換されたテストデータを、複数のＳＣＡＮチェーン９００に供給する。

【0033】

圧縮回路１２３は、複数のＳＣＡＮチェーン９００からのテスト結果を示すデータを、圧縮変換する。圧縮回路１２３は、圧縮変換されたデータを、組合せ回路１１０のＳＣＡＮテストの結果を示すデータとして、後段の回路に出力する。

【0034】

例えば、伸張／圧縮回路１２３は、半導体集積回路１の外部から観測及び制御可能なように構成される。

【0035】

圧縮テスト方式のＳＣＡＮテストが実行される場合、或る組合せ回路１１０に対するＳＣＡＮチェーン回路１２０のＳＣＡＮチェーンが、ｉ個に分割される。これによって、１つのＳＣＡＮチェーン９００内のＳＣＡＮフリップフロップ１２１の段数が、削減される。この結果として、ＳＣＡＮテストの時間を短縮できる。

【0036】

テスト制御回路２０は、クロック生成回路２１０、階層選択回路２２０、複数のマスク制御回路２３０（２３０－０，２３０－１，・・・，２３０－７）、及びセレクタ２５０を含む。

【0037】

クロック生成回路２１０は、シフトクロック、ラウンチクロック、及びキャプチャクロックなどのＳＣＡＮテストに用いられる各種のクロックＣＬＫを生成する。クロック生成回路２１０は、生成された各種のクロックＣＬＫを、１つ以上のクロック系統のうち対応するクロック系統に出力する。出力されたクロックＣＬＫは、例えば、マスク制御回路２３０を介して、テスト対象に選択されたＳＣＡＮ階層１００に供給される。

【0038】

シフトクロックによって、供給されたテストデータは、ＳＣＡＮフリップフロップ１２１間でシフトする。ラウンチクロックによって、供給されたテストデータは、ＳＣＡＮフリップフロップ１２１に記憶され、組合せ回路１１０に入力される。キャプチャクロックによって、供給されたテストデータに応じて組合せ回路１１０から出力された信号が、ＳＣＡＮフリップフロップ１２１に記憶される。

【0039】

例えば、複数のＳＣＡＮ階層１００のうちいずれかのＳＣＡＮ階層１００が、互いに異なるクロック系統に属する場合、複数のＳＣＡＮ階層１００のそれぞれは、互いに異なるクロック信号線を介して、クロック生成回路２１０に接続される。例えば、ＳＣＡＮ階層１００－７は、ＳＣＡＮ階層１００－０，１００－１が接続されたクロック信号線と異なるクロック信号線を介して、クロック生成回路２１０に接続される。これによって、ＳＣＡＮ階層１００－７は、他のＳＣＡＮ階層１００－０，１００－１と異なるクロック系統のクロックＣＬＫを受けることができる。

【0040】

階層選択回路２２０は、複数のＳＣＡＮ階層１００のうちいずれか１つを、テスト動作に関するデータ及び信号の入出力の対象（以下では、テスト対象ともよばれる）に、選択する。階層選択回路２２０は、対応するＳＣＡＮ階層１００がテスト対象であることを示す選択信号（制御信号）ＳＳを、テスト対象のＳＣＡＮ階層１００に対応するマスク制御回路２３０に供給する。これによって、テスト対象のＳＣＡＮ階層１００は、データ及び信号の入出力が可能な状態に設定される。階層選択回路２２０は、セレクタ２５０に、選択信号ＳＳを供給する。

【0041】

複数の選択信号ＳＳのそれぞれが、複数のマスク制御回路２３０のうち対応する１つに、供給される。例えば、“Ｈ”レベルの選択信号ＳＳが、テスト対象のＳＣＡＮ階層１００に対応するマスク制御回路２３０に供給される。“Ｈ”レベルの選択信号ＳＳによって、テスト対象のＳＣＡＮ階層１００は、選択状態に設定される。“Ｌ”レベルの選択信号ＳＳが、テスト対象のＳＣＡＮ階層１００以外の複数のＳＣＡＮ階層１００に供給される。“Ｌ”レベルの選択信号ＳＳによって、テスト対象のＳＣＡＮ階層１００以外の複数のＳＣＡＮ階層１００は、マスク状態（非選択状態、遮断状態、待機状態）に設定される。

【0042】

階層選択回路２２０によるＳＣＡＮ階層１００の選択は、テスト制御回路２０によって生成された選択信号ＳＳに基づいて実行されてもよいし、半導体集積回路１の外部のテスト装置（図示せず）からの制御信号に基づいて実行されてもよい。

【0043】

マスク制御回路（入力遮断回路ともよばれる）２３０－０，２３０－１，・・・，２３０－７は、ＳＣＡＮ階層１００－０，１００－１，・・・，１００－７のそれぞれに対応するように、設けられている。マスク制御回路２３０は、クロック生成回路２１０からのクロックＣＬＫ、階層選択回路２２０からの選択信号ＳＳ、及びイネーブル信号ＳＣＡＮＳＥを受ける。マスク制御回路２３０は、選択信号ＳＳ及びイネーブル信号ＳＣＡＮＳＥに基づいて、テスト対象に選択されたＳＣＡＮ階層１００に、クロックＣＬＫを供給する。マスク制御回路２３０は、選択信号ＳＳ及びイネーブル信号ＳＣＡＮＳＥに基づいて、テスト対象のＳＣＡＮ階層１００に対する信号が、テスト対象のＳＣＡＮ階層１００以外の複数のＳＣＡＮ階層１００に入力されるのを、遮断する。

【0044】

マスク制御回路２３０は、２つのＡＮＤゲート２３１，２３２を含む。

【0045】

ＡＮＤゲート２３１の一方の入力端子は、クロック生成回路２１０に接続される。ＡＮＤゲート２３１の一方の入力端子は、クロック生成回路２１０からのクロックＣＬＫを受ける。ＡＮＤゲート２３１の他方の入力端子は、階層選択回路２２０に接続される。ＡＮＤゲート２３１の他方の入力端子は、階層選択回路２２０からの“Ｈ”レベル又は“Ｌ”レベルの選択信号ＳＳを受ける。ＡＮＤゲート２３１の出力端子は、ＳＣＡＮ階層１００のクロック入力端子に接続される。

【0046】

ＡＮＤゲート２３１は、クロックＣＬＫと選択信号ＳＳとのＡＮＤ演算を実行する。ＡＮＤゲート２３１は、クロックＣＬＫと選択信号ＳＳとのＡＮＤ演算の結果を示す信号を出力する。選択信号ＳＳが“Ｈ”レベルである場合、ＡＮＤゲート２３１は、クロックＣＬＫと同相の信号を、対応するＳＣＡＮ階層１００に出力する。それゆえ、クロックＣＬＫが、選択されたＳＣＡＮ階層１００に供給される。選択信号ＳＳが“Ｌ”レベルである場合、ＡＮＤゲート２３１は、“Ｌ”レベルの信号を、対応するＳＣＡＮ階層１００に出力する。この結果として、クロックＣＬＫは、対応するＳＣＡＮ階層（非選択状態のＳＣＡＮ階層）１００に供給されない。

【0047】

ＡＮＤゲート２３２の一方の入力端子は、イネーブル信号ＳＣＡＮＳＥが供給される端子９５に接続される。ＡＮＤゲート２３２の一方の入力端子は、イネーブル信号ＳＣＡＮＳＥを受ける。ＡＮＤゲート２３２の他方の入力端子は、階層選択回路２２０に接続される。ＡＮＤゲート２３２の他方の入力端子は、選択信号ＳＳを受ける。ＡＮＤゲート２３２の出力端子は、ＳＣＡＮ階層１００の制御端子に接続される。

【0048】

ＡＮＤゲート２３２は、イネーブル信号ＳＣＡＮＳＥと選択信号ＳＳとのＡＮＤ演算を実行する。ＡＮＤゲート２３２は、イネーブル信号ＳＣＡＮＳＥと選択信号ＳＳとのＡＮＤ演算の結果を示す信号を出力する。例えば、イネーブル信号ＳＣＡＮＳＥの信号レベルが“Ｈ”レベルであり、選択信号ＳＳの信号レベルが“Ｈ”レベルである場合、ＡＮＤゲート２３２は、“Ｈ”レベルの信号を、対応するＳＣＡＮ階層１００に出力する。これによって、対応するＳＣＡＮ階層１００は、選択状態に設定される。例えば、イネーブル信号ＳＣＡＮＳＥの信号レベルに依存せずに、選択信号ＳＳの信号レベルが“Ｌ”レベルである場合、ＡＮＤゲート２３２は、“Ｌ”レベルの信号を、対応するＳＣＡＮ階層１００に出力する。これによって、対応するＳＣＡＮ階層１００は、マスク状態（非選択状態）に設定される。尚、“Ｌ”レベルのイネーブル信号ＳＣＡＮＳＥは、テストを実行しないことを示す。

【0049】

各マスク制御回路２３０のＡＮＤゲート２３１，２３２は、対応するＳＣＡＮ階層１００が選択されていない場合、対応するＳＣＡＮ階層１００に、選択されたＳＣＡＮ階層１００に対する信号が入力されるのを、遮断する。

【0050】

セレクタ２５０は、階層選択回路２２０からの複数の選択信号ＳＳを受ける。セレクタ２５０は、階層選択回路２２０から供給された選択信号ＳＳに基づいて、複数のＳＣＡＮ階層１００のうちテスト対象のＳＣＡＮ階層１００を選択する。これによって、セレクタ２５０によって選択されたＳＣＡＮ階層１００から出力された信号（データ）が、テスト用の端子９０Ｂを介して、テスト装置に供給される。供給された信号によって、選択されたＳＣＡＮ階層１００のテスト結果（故障の有無）が、検証される。

【0051】

例えば、２つのＳＣＡＮチャネルＳＣｈが、半導体集積回路１に設けられている場合、２つのＳＣＡＮチャネルが、各ＳＣＡＮ階層１００に割り当てられる。テストデータが、ＳＣＡＮチャネルＳＣｈを介して、シフトクロックに同期したタイミングに基づいて、ＳＣＡＮ階層１００に供給される。

【0052】

本実施形態において、図２の構成によって、半導体集積回路１に含まれる複数のＳＣＡＮ階層１００は、互いに独立にテストのための制御を実行できる。

【0053】

（２）テスト方法
図３乃至図５を参照して、本実施形態の半導体集積回路１のテスト方法（制御方法）について、説明する。

【0054】

（ａ）基本例
図３は、本実施形態の半導体集積回路１のテスト方法の基本例（概念）を説明するための模式図である。

【0055】

図３に示されるように、本実施形態の半導体集積回路１のテスト方法（テスト動作）において、コア回路１０のテスト（例えば、ＳＣＡＮテスト）は、複数のＳＣＡＮ階層１００に対して互いに独立に実行される。換言すると、コア回路１０のテストは、ＳＣＡＮ階層１００毎に時分割で実行される。

【0056】

時刻ｔ０において、本実施形態の半導体集積回路１に対するテスト動作が、開始される。本実施形態の半導体集積回路１に対するテスト動作時、或るテストパターンのテストデータが、２つのＳＣＡＮチャネルＳＣｈを介して、テスト装置から半導体集積回路１に供給される。

【0057】

８つのＳＣＡＮ階層＜０＞，＜１＞，＜２＞，・・・，＜７＞１００－０，１００－１，１００－２，・・・，１００－７のうち、第１のＳＣＡＮ階層＜０＞１００－０に対してＳＣＡＮテストが実行される場合、第２のＳＣＡＮ階層＜１＞１００－１乃至第８のＳＣＡＮ階層＜７＞１００－７は、マスク状態（非選択状態、遮断状態、待機状態）に設定される。

【0058】

時刻ｔ１０において、第１のＳＣＡＮ階層＜０＞１００－０は、階層選択回路２２０及びマスク制御回路２３０－０によって、選択状態に設定される。第２のＳＣＡＮ階層＜１＞１００－１乃至第８のＳＣＡＮ階層＜７＞１００－７は、階層選択回路２２０及びマスク制御回路２３０－１，・・・２３０－７によって、マスク状態に設定される。

【0059】

或るテストパターンのテストデータが、クロック生成回路２１０からのシフトクロックに同期したシフト動作（ＳＨＩＦＴ）によって、第１のＳＣＡＮ階層１００－０の２つのＳＣＡＮチャネル（内部ＳＣＡＮチャネル）を介して、選択されたＳＣＡＮ階層＜０＞１００－０のＳＣＡＮチェーン回路１２０に入力される。

【0060】

テストデータの入力の後、選択されたＳＣＡＮ階層＜０＞１００－０は、ラウンチ動作（ラウンチクロックの供給）及びキャプチャ動作（キャプチャクロックの供給）の前に、階層選択回路２２０及びマスク制御回路２３０によって、待機状態（ＷＡＩＴ）に設定される。これによって、シフト動作後のＳＣＡＮ階層＜０＞１００－０は、ＳＣＡＮチェーン回路１２０の各ＳＣＡＮフリップフロップ１２１にデータが入力された状態で、一定の期間において放置される。

【0061】

時刻ｔ１１において、テストデータが入力された第１のＳＣＡＮ階層＜０＞１００－０が待機状態に設定された後、第２のＳＣＡＮ階層＜１＞１００－１が、階層選択回路２２０及びマスク制御回路２３０によって、選択状態に設定される。第３のＳＣＡＮ階層＜２＞１００－２乃至第８のＳＣＡＮ階層＜７＞１００－７は、階層選択回路２２０及びマスク制御回路２３０によって、マスク状態に設定される。

【0062】

これによって、選択された第２のＳＣＡＮ階層＜１＞１００－１に対して、テストデータの入力のためのシフト動作が、クロック生成回路２１０からのシフトクロックに応じて、実行される。この時、第１のＳＣＡＮ階層＜０＞１００－０は、待機状態によって、ＳＣＡＮチェーン回路１２０内におけるデータの保持を継続している。

【0063】

例えば、第２のＳＣＡＮ階層＜１＞１００－１に入力されるテストデータのテストパターンは、第１のＳＣＡＮ階層＜０＞１００－０に入力されるテストデータのテストパターンと異なる。第２のＳＣＡＮ階層＜１＞１００－１のクロック系統が、第１のＳＣＡＮ階層＜０＞１００－０のクロック系統と異なる場合、第２のＳＣＡＮ階層＜１＞１００－１に対するシフトクロックは、第１のＳＣＡＮ階層＜０＞１００－０に対するシフトクロックと異なってもよい。

【0064】

テストデータの入力後、第２のＳＣＡＮ階層＜１＞１００－１は、第１のＳＣＡＮ階層＜０＞１００－０と同様に、ラウンチ動作及びキャプチャ動作の前の期間において、待機状態に設定される。

【0065】

この後、時刻ｔ１２から時刻ｔ１７のそれぞれにおいて、第３のＳＣＡＮ階層＜２＞１００－２乃至第８のＳＣＡＮ階層＜７＞１００－７のそれぞれが、階層選択回路２２０及びマスク制御回路２３０によって、互いに異なるタイミングで、順次選択状態に設定される。シフト動作によるテストデータの入力が、選択状態に設定されたＳＣＡＮ階層１００のそれぞれに対して、順次実行される。テストデータが入力されたＳＣＡＮ階層１００は、ラウンチ動作及びキャプチャ動作の前の期間において、待機状態に設定される。

【0066】

時刻ｔ２０において、第８のＳＣＡＮ階層＜７＞１００－７に対するシフト動作の後、待機状態の第１のＳＣＡＮ階層＜０＞１００－０が、階層選択回路２２０及びマスク制御回路２３０によって、選択される。第１のＳＣＡＮ階層＜０＞１００－０の状態が、待機状態から選択状態に移行する。尚、第１のＳＣＡＮ階層＜０＞１００－０以外のＳＣＡＮ階層＜１＞，・・・，＜７＞１００－１，・・・，１００－７は、待機状態に維持されている。

【0067】

選択状態に設定された第１のＳＣＡＮ階層＜０＞（待機状態後のＳＣＡＮ階層）１００－０に対して、実動作速度のＳＣＡＮテストのためのラウンチ動作及びキャプチャ動作（Ｌ／Ｃ）が、実行される。ラウンチクロック及びシフトクロックが、クロック生成回路２１０から選択状態の第１のＳＣＡＮ階層＜０＞１００－０に供給される。

【0068】

ラウンチクロックによって、選択状態の第１のＳＣＡＮ階層＜０＞１００－０のＳＣＡＮフリップフロップ１２１は、伸張回路１２３Ａからのテストデータを、記憶する。これによって、テストデータが、フリップフロップ１２１から組合せ回路１１０に、供給される。

【0069】

キャプチャクロックによって、供給されたテストデータに応じた組合せ回路１１０からの出力信号が、フリップフロップ１２１に供給される。組合せ回路１１０からの出力信号が、フリップフロップ１２１に記憶される。これによって、第１のＳＣＡＮ階層１００に属する組合せ回路１１０のテスト結果が、取得される。フリップフロップ１２１は、記憶したデータを圧縮回路１２３Ｂへ出力する。フリップフロップ１２１にキャプチャクロックによって記憶されたデータは、第１のＳＣＡＮ階層＜０＞のＳＣＡＮテストの結果として、圧縮回路１２３Ｂ及びセレクタ２５０を介して、テスト装置に供給される。

【0070】

キャプチャクロックの供給後のシフト動作（シフトクロックの供給）によって、テストデータの入力とテスト結果の出力とが、同時に実行される。

【0071】

テスト装置は、半導体集積回路１の第１のＳＣＡＮ階層＜０＞１００から供給されたデータを、或るデータパターンを有する期待値データと比較する。期待値データは、組合せ回路１１０が故障を含まない場合において、供給されたテストデータに応じて組合せ回路１１０の出力信号から得られるデータパターンを有するデータである。これによって、或るテストパターンのテストデータに対する第１のＳＣＡＮ階層＜０＞１００－０の故障の有無が、検証される。

【0072】

第１のＳＣＡＮ階層＜０＞１００－０に対するラウンチクロック及びキャプチャクロックの供給の後、新たなテストパターンのテストデータが、シフトクロックに同期したシフト動作によって、選択状態の第１のＳＣＡＮ階層＜０＞１００－０に供給される。

【0073】

第１のＳＣＡＮ階層＜０＞（１００－０）に対して新たなテストデータが入力されている期間において、他のマスク状態のＳＣＡＮ階層（１００－１，・・・，１００－７）は、待機状態に設定されているる。

【0074】

テストデータの入力の後、第１のＳＣＡＮ階層＜０＞１００－０は、待機状態に設定される。

【0075】

時刻ｔ２１において、第１のＳＣＡＮ階層＜０＞１００－０が待機状態に設定された後、第２のＳＣＡＮ階層＜１＞１００－１が、階層選択回路２２０及びマスク制御回路２３０によって、選択状態に設定される。

【0076】

選択状態に設定された第２のＳＣＡＮ階層＜１＞１００－１に対して、第１のＳＣＡＮ階層＜０＞１００－０に対するテスト動作と同様に、ラウンチクロックによるラウンチ動作及びキャプチャクロックによるキャプチャ動作が、実行される。

【0077】

これによって、テストデータに対する第２のＳＣＡＮ階層＜１＞１００－１のテスト結果が、取得される。ＳＣＡＮ階層＜１＞１００－１のテスト結果を示すデータは、セレクタ２５０を介して、テスト装置に供給される。第２のＳＣＡＮ階層１００－１の故障の有無が、検知される。

【0078】

この後、時刻ｔ２２以降において、第１及び第２のＳＣＡＮ階層１００－０，１００－１に対する動作と同様の動作によって、第３のＳＣＡＮ階層＜３＞１００－２乃至第８のＳＣＡＮ階層＜７＞１００－７に対する、ラウンチ動作、キャプチャ動作、及び再度のシフト動作が、ＳＣＡＮ階層１００ごとに順次実行される。

【0079】

以上のように、本実施形態の半導体集積回路１のテスト方法において、ＳＣＡＮテストのための各種の動作が、複数のＳＣＡＮ階層１００ごとに並列（時分割）に、実行される。

【0080】

本実施形態の半導体集積回路１のテスト方法において、ＳＣＡＮ階層１００は、ＳＣＡＮ階層１００に対するシフト動作（テストデータの入力）後からラウンチ／キャプチャ動作の実行前の期間において、他のＳＣＡＮ階層１００に対するシフト動作に並行して、待機状態に設定される。

【0081】

これによって、本実施形態の半導体集積回路１のテスト方法において、ＳＣＡＮチェーン回路１２０（ＳＣＡＮフリップフロップ１２１）におけるデータの保持状態が長期間に及んだ際に生じる組合せ回路１１０の故障が、検出され得る。

【0082】

この結果として、本実施形態の半導体集積回路１のテスト方法は、半導体集積回路に対するテストの信頼性を、向上できる。

【0083】

（ｂ）動作例
図４及び図５を参照して、本実施形態の半導体集積回路１のテスト方法について、説明する。図４は、本実施形態の半導体集積回路１のテスト方法を示すフローチャートである。図５は、本実施形態の半導体集積回路１のテスト方法を説明するための模式図である。ここでは、図１乃至図３も、本実施形態の半導体集積回路１のテスト方法の説明に、適宜参照され得る。

【0084】

図４に示されるように、本実施形態の半導体集積回路１のテスト方法に基づいて、半導体集積回路１に対するテスト動作（例えば、ＳＣＡＮテスト）が、開始される。

【0085】

図５に示されるように、本実施形態の半導体集積回路１は、テスト装置５（５Ａ，５Ｂ）に接続される。本実施形態のテスト動作は、複数の半導体集積回路１（１－０，１－１，１－２・・・，１－７）のチップ（チップ＜０＞、チップ＜１＞、チップ＜２＞、・・・、チップ＜７＞）に対して、同時に（並列に）実行される。

【0086】

例えば、テスト装置５が１６のテストチャネルＴＣｈを有し、各半導体集積回路１が２つのＳＣＡＮチャネルＳＣｈを有する場合、テスト動作が、８つの半導体集積回路１－０，・・・，１－７に対して同時に実行される。このように、テスト装置５のｐ個のテストチャネルが、ｑ個の半導体集積回路１のそれぞれに対して、ＳＣＡＮチャネルＳＣｈとして、“ｐ／ｑ”個ずつ割り当てられる。ｐ及びｑは、２以上の整数である。

【0087】

テスト装置５は、ＳＣＡＮテストに関するイネーブル信号ＳＣＡＮＳＥを、８つの半導体集積回路１－０，１－１，・・・，１－７のそれぞれに供給する。ＳＣＡＮテストの開始に応じて、イネーブル信号ＳＣＡＮＳＥの信号レベルは、“Ｌ”レベルから“Ｈ”レベルに遷移される。これによって、テスト装置５は、複数の半導体集積回路１に対するＳＣＡＮテストを開始する。

【0088】

＜Ｓ１＞
ＳＣＡＮテストの対象の各半導体集積回路１に含まれる複数のＳＣＡＮ階層１００のうち、第ＸのＳＣＡＮ階層（例えば、第１のＳＣＡＮ階層）１００－０が、階層選択回路２２０及びマスク制御回路２３０による制御によって、選択される。残りのＳＣＡＮ階層１００－１，・・・１００－７は、マスク状態（非選択状態）に設定される。Ｘは、１以上の整数である。

【0089】

本実施形態において、複数（例えば、８つ）の半導体集積回路１－０，１－１，・・・，１－７に対して同時にＳＣＡＮテストが、実行される。それゆえ、８つの半導体集積回路１に関して、８つの第１のＳＣＡＮ階層１００－０が、ＳＣＡＮテストの対象として選択される。本実施形態の半導体集積回路１のテスト方法における、ＳＣＡＮテストのための各種の処理が、各半導体集積回路１の選択されたＳＣＡＮ階層に対して、同時に実行される。

【0090】

＜Ｓ２＞
各半導体集積回路１において、選択されたＳＣＡＮ階層１００－０に対して、或るテストパターンの第ｊ（ｊ番目）のテストデータが、テスト装置５Ａから供給される。テストデータは、シフトクロックに基づくシフト動作によって、選択されたＳＣＡＮ階層１００－０において、ＳＣＡＮチェーン回路１２０内のＳＣＡＮフリップフロップ１２１に供給される。ｊは、１以上の整数である。

【0091】

テストデータは、階層選択回路２２０及びマスク制御回路２３０による制御によって、マスク状態のＳＣＡＮ階層１００に供給されない。

【0092】

＜Ｓ３＞
各半導体集積回路１において、選択されたＳＣＡＮ階層１００－０は、階層選択回路２２０及びマスク制御回路２３０による制御によって、テストデータがＳＣＡＮ階層１００－０に保持された状態で、待機状態に設定される。

【0093】

＜Ｓ４＞
ＳＣＡＮ階層１００－０が待機状態に設定された後、各半導体集積回路１において、複数のＳＣＡＮ階層１００のうち、第ＹのＳＣＡＮ階層（例えば、第２のＳＣＡＮ階層）１００－１が、階層選択回路２２０及びマスク制御回路２３０による制御によって、選択される。残りのＳＣＡＮ階層１００は、マスク状態に設定される。Ｙは、Ｘの値と異なる１以上の整数である。

【0094】

＜Ｓ５＞
各半導体集積回路１において、選択された第ＹのＳＣＡＮ階層１００－１に対して、或るテストパターンの第ｈのテストデータが、シフト動作に応じて、テスト装置５Ａから供給される。ｈは、１以上の整数である。例えば、第ＹのＳＣＡＮ階層１００－１に供給されるテストデータのテストパターンは、第ＸのＳＣＡＮ階層１００－０に供給されるテストデータのデータパターンと異なる。但し、第ＹのＳＣＡＮ階層１００－１に供給されるテストデータのテストパターンは、第ＸのＳＣＡＮ階層１００－０に供給されるテストデータのデータパターンと同じ場合もある。

【0095】

＜Ｓ６＞
第ＹのＳＣＡＮ階層１００－１に対するテストデータの供給の後、各半導体集積回路１において、第ＹのＳＣＡＮ階層１００－１は、待機状態に設定される。

【0096】

第ＹのＳＣＡＮ階層１００－１がテストデータを受けてから待機状態に設定される期間において、テストデータを保持している第ＸのＳＣＡＮ階層１００－０の待機状態は、維持される。

【0097】

この後、各半導体集積回路１において、第Ｘ及び第ＹのＳＣＡＮ階層１００－０，１００－１に対する動作と同様に、テストデータが、選択状態に設定された残りの複数のＳＣＡＮ階層（例えば、第３乃至第８のＳＣＡＮ階層）１００のそれぞれに、順次供給される。テストデータが供給されたＳＣＡＮ階層１００は、待機状態に順次設定される。

【0098】

＜Ｓ７＞
各半導体集積回路１において、第ＸのＳＣＡＮ階層１００－０（及び第ＹのＳＣＡＮ階層１００－１）が待機状態に設定されてから或る期間が経過した後（例えば、図３参照）、第ＸのＳＣＡＮ階層１００－０の待機状態が、階層選択回路２２０及びマスク制御回路２３０による制御によって、解消される。第ＸのＳＣＡＮ階層１００－０は、再び選択状態に設定される。

【0099】

各半導体集積回路１において、ラウンチクロック及びキャプチャクロックが、待機状態後の第ＸのＳＣＡＮ階層１００－０に供給される。これによって、ラウンチ／キャプチャ動作が、待機状態後の第ＸのＳＣＡＮ階層１００－０に対して実行される。

【0100】

ラウンチクロック及びキャプチャクロックの供給の後、シフトクロックが、第ＸのＳＣＡＮ階層１００－０に供給される。これによって、シフト動作が、第ＸのＳＣＡＮ階層１００－０に対して、実行される。

【0101】

この結果として、待機状態後の第ＸのＳＣＡＮ階層１００－０におけるテストデータに対するＳＣＡＮテストの結果が、シフト動作によって、取得される。第ＸのＳＣＡＮ階層１００－０のＳＣＡＮテストの結果は、セレクタ２５０を介して、テスト装置５Ｂに転送される。テストデータに対する第ＸのＳＣＡＮ階層１００－０の故障の有無が、テスト装置５（５Ａ，５Ｂ）によって、検証される。

【0102】

供給すべきテストデータが存在する場合、或るテストパターンの新たなテストデータ（第ｊ＋１のテストデータ）が、ＳＣＡＮテストの結果の取得と共に（同時に）、シフト動作によって、選択された第ＸのＳＣＡＮ階層１００－０に供給される。

【0103】

＜Ｓ８＞
新たなテストデータが供給された第ＸのＳＣＡＮ階層１００－０は、待機状態に再び設定される。

【0104】

＜Ｓ９＞
第ＸのＳＣＡＮ階層１００－０に対するラウンチ／キャプチャ動作及びシフト動作の後、各半導体集積回路１において、第ＹのＳＣＡＮ階層１００－１の待機状態が、階層選択回路２２０及びマスク制御回路２３０による制御によって、解消される。第ＹのＳＣＡＮ階層１００－１は、再び選択状態に設定される。

【0105】

ラウンチクロック及びキャプチャクロックが、各半導体集積回路１の選択された第ＹのＳＣＡＮ階層１００－１に供給される。これによって、ラウンチ／キャプチャ動作が、待機状態後の第ＹのＳＣＡＮ階層１００－１に対して実行される。

【0106】

ラウンチクロック及びキャプチャクロックの供給の後、シフトクロックが、第ＹのＳＣＡＮ階層１００－１に供給される。これによって、シフト動作が、第ＹのＳＣＡＮ階層１００－１に対して、実行される。

【0107】

この結果として、待機状態後の第ＹのＳＣＡＮ階層１００－１におけるテストデータに対するＳＣＡＮテストの結果が、シフト動作によって、取得される。第ＹのＳＣＡＮ階層１００－１のＳＣＡＮテストの結果は、、セレクタ２５０を介して、テスト装置５Ｂに転送される。テストデータに対する第ＹのＳＣＡＮ階層１００－１の故障の有無が、検証される。

【0108】

供給すべきテストデータが存在する場合、或るテストパターンの新たなテストデータが、ＳＣＡＮテストの結果の取得と共に（同時に）、シフト動作によって、選択された第ＹのＳＣＡＮ階層１００－０に供給される。

【0109】

＜Ｓ１０＞
新たなテストデータが供給された第ＹのＳＣＡＮ階層１００－１は、待機状態に再び設定される。

【0110】

この後、各半導体集積回路１において、第Ｘ及び第ＹのＳＣＡＮ階層１００－０，１００－１に対する動作と同様に、残りの複数のＳＣＡＮ階層１００のそれぞれの待機状態は、順次解消される。ラウンチクロック、キャプチャクロック及びシフトクロックが、待機状態から解消されたＳＣＡＮ階層１００に、順次供給される。これによって、テストデータに対するテスト結果が、待機状態後のＳＣＡＮ階層１００のそれぞれから順次取得される。また、テスト結果の取得と同時に、新たなテストデータが、待機状態後のＳＣＡＮ階層１００のそれぞれに供給され得る。

【0111】

＜Ｓ１１＞
テスト装置５（又はテスト制御回路２０）は、ＳＣＡＮテストが終了したか否か、判定する。テスト装置５がＳＣＡＮテストは終了していないと判定した場合（Ｓ１１のＮＯの場合）、上述のＳ７からＳ１０の処理が、繰り返し実行される。

【0112】

テスト装置５がＳＣＡＮテストは終了した判定した場合（Ｓ１１のＹＥＳの場合）、複数の半導体集積回路１に対して並行に実行されたＳＣＡＮテストは、終了する。同時にＳＣＡＮテストが実行された複数の半導体集積回路１－０，１－１，１－２・・・，１－７に関して、各半導体集積回路１内の複数のＳＣＡＮ階層（全てのＳＣＡＮ階層）１００に対するＳＣＡＮテストの結果に基づいて、半導体集積回路１の故障の有無が、テスト装置５によって、判定される。

【0113】

以上のように、本実施形態の半導体集積回路のテスト方法が、終了する。

【0114】

本実施形態の半導体集積回路１のテスト方法において、テスト動作が、複数の半導体集積回路１に対して同時に実行される。これによって、ＳＣＡＮ階層１００が、シフト動作とラウンチ／キャプチャ動作との間の期間に、待機状態に設定されていたとしても、複数の半導体集積回路１の集合のテスト期間は、増大しない。この結果として、本実施形態の半導体集積回路１及び半導体集積回路１のテスト方法は、テスト動作の信頼性を向上させつつ、テスト動作のコストの増大を回避できる。

【0115】

（３）まとめ
本実施形態の半導体集積回路１は、ＳＣＡＮテストの対象となるコア回路が、複数の階層（ＳＣＡＮ階層）１００に分割されている。

【0116】

本実施形態において、ＳＣＡＮテストのための各種の動作が、複数のＳＣＡＮ階層１００に対して互いに独立に、実行される。

【0117】

各ＳＣＡＮ階層１００のＳＣＡＮテストにおいて、テスト対象のＳＣＡＮ階層１００は、シフト動作とラウンチ／キャプチャ動作との間の期間において、待機状態に設定される。

【0118】

これによって、本実施形態の半導体集積回路１及びそのテスト方法は、ＳＣＡＮ階層１００のＳＣＡＮフリップフロップ１２１及び組合せ回路１１０がデータを保持している期間中に発生し得る故障（遅延故障）を、検出できる。

【0119】

この結果として、本実施形態の半導体集積回路１及びそのテスト方法は、半導体集積回路のテストの信頼性を向上できる。

【0120】

本実施形態において、半導体集積回路１に対するＳＣＡＮテストは、分割されたＳＣＡＮ階層１００毎に、それぞれ独立に実行される。それゆえ、本実施形態の半導体集積回路１及びそのテスト方法は、コア回路全体に対してＳＣＡＮテストが一度に実行される場合に比較して、電源ドロップの発生を抑制できる。この結果として、本実施形態の半導体集積回路１及びそのテスト方法は、テスト動作を安定化でき、テスト動作によって発生する消費電力を低減できる。

【0121】

これに伴って、本実施形態の半導体集積回路１及びそのテスト方法は、シフト動作時及びラウンチ／キャプチャ動作時における電力制御を高くできる。それゆえ、本実施形態の半導体集積回路１及びそのテスト方法は、テストデータのパターン効率を、一般的な半導体集積回路のテスト方法よりも向上できる。この結果として、本実施形態の半導体集積回路１及びそのテスト方法は、テストのコストを削減できる可能性がある。

【0122】

本実施形態の半導体集積回路１のテスト方法において、ＳＣＡＮ階層１００ごとのＳＣＡＮテストが、複数の半導体集積回路１に対して同時に実行される。それゆえ、本実施形態の半導体集積回路１のテスト方法は、ＳＣＡＮ階層１００に対するＳＣＡＮテストにおけるシフト動作とラウンチ／キャプチャ動作との間に、ＳＣＡＮ階層１００が待機状態に設定される期間が設けられたとしても、複数の半導体集積回路１の集合に対するテスト時間の長期化は、抑制される。この結果として、本実施形態の半導体集積回路１のテスト方法は、テストコストの増大を、回避できる。

【0123】

以上のように、本実施形態の半導体集積回路及びそのテスト方法は、半導体集積回路に対するテストの信頼性を向上できる。

【0124】

（４）その他
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0125】

１：半導体集積回路、１０：コア回路、２０：テスト制御回路、１００，１００－０，１００－１，・・・，１００－７：ＳＣＡＮ階層、１１０：組合せ回路、１２０：ＳＣＡＮチェーン回路、１２１，フリップフロップ、９００：ＳＣＡＮチェーン、２１０：クロック生成回路、２２０：階層選択回路、２３０：マスク制御回路、２５０：セレクタ。

【図1】

【図2】

【図3】

【図4】

【図5】