知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024139265
(43)【公開日】2024-10-09
(54)【発明の名称】絶縁チップおよび信号伝達装置
(51)【国際特許分類】
H01L 21/822 20060101AFI20241002BHJP
【ＦＩ】
H01L27/04 L
H01L27/04 A
H01L27/04 E
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023050130
(22)【出願日】2023-03-27
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105957
【弁理士】
【氏名又は名称】恩田 誠
(74)【代理人】
【識別番号】100068755
【弁理士】
【氏名又は名称】恩田 博宣
(72)【発明者】
【氏名】和田 恵治
【テーマコード（参考）】
5F038
【Ｆターム（参考）】
5F038AZ04
5F038CA10
5F038EZ01
5F038EZ02
5F038EZ20
(57)【要約】
【課題】絶縁耐圧の向上を図ること。
【解決手段】トランスチップ５０は、第１ユニット９０と、第１ユニット９０上に接合された第２ユニット１００と、を備える。第１ユニット９０は、第１半導体基板９１と、第１半導体基板９１と接する第１素子絶縁層９２と、互いに電気的に絶縁された第１コイル２１および第４コイル２４と、を含む。第２ユニット１００は、第２素子絶縁層１０２と、互いに電気的に接続された第２コイル２２および第３コイル２３と、を含む。ユニット接合状態において、第１コイル２１および第２コイル２２は対向配置されており、第３コイル２３および第４コイル２４は対向配置されている。第１半導体基板９１は、Ｘ方向において互いに離隔して配列された第１基板９１Ａおよび第２基板９１Ｂを含む。
【選択図】図１２
【解決手段】トランスチップ５０は、第１ユニット９０と、第１ユニット９０上に接合された第２ユニット１００と、を備える。第１ユニット９０は、第１半導体基板９１と、第１半導体基板９１と接する第１素子絶縁層９２と、互いに電気的に絶縁された第１コイル２１および第４コイル２４と、を含む。第２ユニット１００は、第２素子絶縁層１０２と、互いに電気的に接続された第２コイル２２および第３コイル２３と、を含む。ユニット接合状態において、第１コイル２１および第２コイル２２は対向配置されており、第３コイル２３および第４コイル２４は対向配置されている。第１半導体基板９１は、Ｘ方向において互いに離隔して配列された第１基板９１Ａおよび第２基板９１Ｂを含む。
【選択図】図１２
【特許請求の範囲】
【請求項1】
第１ユニットと、
前記第１ユニット上に接合された第２ユニットと、
を備え、
前記第１ユニットは、
第１半導体基板と、
前記第２ユニットの側を向く第１素子表面、および前記第１素子表面とは反対側の第１素子裏面を含み、前記第１素子裏面が前記第１半導体基板と接する第１素子絶縁層と、
前記第１素子絶縁層の厚さ方向において前記第１素子表面から離隔した位置で前記第１素子絶縁層に埋め込まれ、前記第１素子表面に沿う第１方向において互いに離隔して配列されるとともに互いに電気的に絶縁された第１絶縁素子および第４絶縁素子と、
を含み、
前記第２ユニットは、
第２素子表面、および前記第２素子表面とは反対側の第２素子裏面を含む第２素子絶縁層と、
前記第２素子絶縁層の厚さ方向において前記第２素子表面から離隔した位置で前記第２素子絶縁層に埋め込まれ、前記第１方向において互いに離隔して配列されるとともに互いに電気的に接続された第２絶縁素子および第３絶縁素子と、
を含み、
前記第２ユニットが前記第１ユニットの上に接合されたユニット接合状態において、前記第１絶縁素子および前記第２絶縁素子は前記第１素子絶縁層の厚さ方向において対向配置されており、前記第３絶縁素子および前記第４絶縁素子は前記第１素子絶縁層の厚さ方向において対向配置されており、
前記第１半導体基板は、前記第１方向において互いに離隔して配列された第１基板および第２基板を含み、
前記第１基板は、平面視において前記第１絶縁素子および前記第２絶縁素子と重なる位置に配置され、
前記第２基板は、平面視において前記第３絶縁素子および前記第４絶縁素子と重なる位置に配置されている
絶縁チップ。
前記第１ユニット上に接合された第２ユニットと、
を備え、
前記第１ユニットは、
第１半導体基板と、
前記第２ユニットの側を向く第１素子表面、および前記第１素子表面とは反対側の第１素子裏面を含み、前記第１素子裏面が前記第１半導体基板と接する第１素子絶縁層と、
前記第１素子絶縁層の厚さ方向において前記第１素子表面から離隔した位置で前記第１素子絶縁層に埋め込まれ、前記第１素子表面に沿う第１方向において互いに離隔して配列されるとともに互いに電気的に絶縁された第１絶縁素子および第４絶縁素子と、
を含み、
前記第２ユニットは、
第２素子表面、および前記第２素子表面とは反対側の第２素子裏面を含む第２素子絶縁層と、
前記第２素子絶縁層の厚さ方向において前記第２素子表面から離隔した位置で前記第２素子絶縁層に埋め込まれ、前記第１方向において互いに離隔して配列されるとともに互いに電気的に接続された第２絶縁素子および第３絶縁素子と、
を含み、
前記第２ユニットが前記第１ユニットの上に接合されたユニット接合状態において、前記第１絶縁素子および前記第２絶縁素子は前記第１素子絶縁層の厚さ方向において対向配置されており、前記第３絶縁素子および前記第４絶縁素子は前記第１素子絶縁層の厚さ方向において対向配置されており、
前記第１半導体基板は、前記第１方向において互いに離隔して配列された第１基板および第２基板を含み、
前記第１基板は、平面視において前記第１絶縁素子および前記第２絶縁素子と重なる位置に配置され、
前記第２基板は、平面視において前記第３絶縁素子および前記第４絶縁素子と重なる位置に配置されている
絶縁チップ。
【請求項2】
前記第１素子絶縁層は、前記第１素子裏面から前記第１素子表面に向けて凹む凹部を有し、
前記第１方向において、前記第１基板および前記第２基板は、前記凹部の両側に分散して配置されている
請求項１に記載の絶縁チップ。
前記第１方向において、前記第１基板および前記第２基板は、前記凹部の両側に分散して配置されている
請求項１に記載の絶縁チップ。
【請求項3】
前記凹部の底面は、前記第１素子絶縁層の厚さ方向において前記第１ユニットと前記第２ユニットとの接合面よりも前記第１半導体基板寄りに形成されている
請求項２に記載の絶縁チップ。
請求項２に記載の絶縁チップ。
【請求項4】
前記凹部の底面は、前記第１素子絶縁層の厚さ方向において前記第１絶縁素子および前記第４絶縁素子よりも前記第１素子裏面寄りに形成されている
請求項３に記載の絶縁チップ。
請求項３に記載の絶縁チップ。
【請求項5】
前記凹部の幅は、前記第１素子絶縁層の厚さ方向における前記第１絶縁素子と前記第２絶縁素子との間の距離よりも大きい
請求項２に記載の絶縁チップ。
請求項２に記載の絶縁チップ。
【請求項6】
前記凹部は、前記第１素子表面まで到達しており、
前記第１素子絶縁層は、前記凹部によって分離された第１絶縁層および第２絶縁層を含み、
前記第１絶縁層は、前記第１絶縁素子を含むとともに前記第１基板上に形成されており、
前記第２絶縁層は、前記第４絶縁素子を含むとともに前記第２基板上に形成されている
請求項２に記載の絶縁チップ。
前記第１素子絶縁層は、前記凹部によって分離された第１絶縁層および第２絶縁層を含み、
前記第１絶縁層は、前記第１絶縁素子を含むとともに前記第１基板上に形成されており、
前記第２絶縁層は、前記第４絶縁素子を含むとともに前記第２基板上に形成されている
請求項２に記載の絶縁チップ。
【請求項7】
前記第１絶縁素子と前記第４絶縁素子との前記第１方向の間の距離は、前記第１素子絶縁層の厚さ方向における前記第１絶縁素子と前記第２絶縁素子との間の距離よりも大きい
請求項１に記載の絶縁チップ。
請求項１に記載の絶縁チップ。
【請求項8】
前記第１ユニットは、
前記第１絶縁素子と電気的に接続され、前記第１素子表面から露出するように前記第１素子絶縁層に設けられた第１電極パッドと、
前記第４絶縁素子と電気的に接続され、前記第１素子表面から露出するように前記第１素子絶縁層に設けられた第２電極パッドと、
を含む
請求項１に記載の絶縁チップ。
前記第１絶縁素子と電気的に接続され、前記第１素子表面から露出するように前記第１素子絶縁層に設けられた第１電極パッドと、
前記第４絶縁素子と電気的に接続され、前記第１素子表面から露出するように前記第１素子絶縁層に設けられた第２電極パッドと、
を含む
請求項１に記載の絶縁チップ。
【請求項9】
前記第２ユニットは、平面視において前記第１ユニットよりも小さく形成されており、
前記ユニット接合状態において、前記第１電極パッドおよび前記第２電極パッドの双方は、平面視において前記第２ユニットとは異なる位置に設けられている
請求項８に記載の絶縁チップ。
前記ユニット接合状態において、前記第１電極パッドおよび前記第２電極パッドの双方は、平面視において前記第２ユニットとは異なる位置に設けられている
請求項８に記載の絶縁チップ。
【請求項10】
前記第２絶縁素子および前記第３絶縁素子は、前記第２素子絶縁層内において互いに電気的に接続されている
請求項１に記載の絶縁チップ。
請求項１に記載の絶縁チップ。
【請求項11】
第１ユニットと、
前記第１ユニット上に接合された第２ユニットと、
を備え、
前記第１ユニットは、
第１半導体基板と、
前記第２ユニットの側を向く第１素子表面、および前記第１素子表面とは反対側の第１素子裏面を含み、前記第１素子裏面が前記第１半導体基板と接する第１素子絶縁層と、
前記第１素子絶縁層の厚さ方向において前記第１素子表面から離隔した位置で前記第１素子絶縁層に埋め込まれ、前記第１素子表面に沿う第１方向において互いに離隔して配列されるとともに互いに電気的に絶縁された第１絶縁素子および第４絶縁素子と、
を含み、
前記第２ユニットは、
第２素子表面、および前記第２素子表面とは反対側の第２素子裏面を含む第２素子絶縁層と、
前記第２素子絶縁層の厚さ方向において前記第２素子表面から離隔した位置で前記第２素子絶縁層に埋め込まれ、前記第１方向において互いに離隔して配列されるとともに互いに電気的に接続された第２絶縁素子および第３絶縁素子と、
を含み、
前記第２ユニットが前記第１ユニットの上に接合されたユニット接合状態において、前記第１絶縁素子および前記第２絶縁素子は前記第１素子絶縁層の厚さ方向において対向配置されており、前記第３絶縁素子および前記第４絶縁素子は前記第１素子絶縁層の厚さ方向において対向配置されており、
前記第２ユニットは、前記第２素子裏面と接する第２半導体基板を含み、
前記第２素子絶縁層は、前記第１方向において互いに離隔して配列された第３絶縁層および第４絶縁層を含み、
前記第２半導体基板は、前記第１方向において互いに離隔して配列された第３基板および第４基板を含み、
前記第３絶縁層は、前記第２絶縁素子を含むとともに前記第３基板上に形成されており、
前記第４絶縁層は、前記第３絶縁素子を含むとともに前記第４基板上に形成されている
絶縁チップ。
前記第１ユニット上に接合された第２ユニットと、
を備え、
前記第１ユニットは、
第１半導体基板と、
前記第２ユニットの側を向く第１素子表面、および前記第１素子表面とは反対側の第１素子裏面を含み、前記第１素子裏面が前記第１半導体基板と接する第１素子絶縁層と、
前記第１素子絶縁層の厚さ方向において前記第１素子表面から離隔した位置で前記第１素子絶縁層に埋め込まれ、前記第１素子表面に沿う第１方向において互いに離隔して配列されるとともに互いに電気的に絶縁された第１絶縁素子および第４絶縁素子と、
を含み、
前記第２ユニットは、
第２素子表面、および前記第２素子表面とは反対側の第２素子裏面を含む第２素子絶縁層と、
前記第２素子絶縁層の厚さ方向において前記第２素子表面から離隔した位置で前記第２素子絶縁層に埋め込まれ、前記第１方向において互いに離隔して配列されるとともに互いに電気的に接続された第２絶縁素子および第３絶縁素子と、
を含み、
前記第２ユニットが前記第１ユニットの上に接合されたユニット接合状態において、前記第１絶縁素子および前記第２絶縁素子は前記第１素子絶縁層の厚さ方向において対向配置されており、前記第３絶縁素子および前記第４絶縁素子は前記第１素子絶縁層の厚さ方向において対向配置されており、
前記第２ユニットは、前記第２素子裏面と接する第２半導体基板を含み、
前記第２素子絶縁層は、前記第１方向において互いに離隔して配列された第３絶縁層および第４絶縁層を含み、
前記第２半導体基板は、前記第１方向において互いに離隔して配列された第３基板および第４基板を含み、
前記第３絶縁層は、前記第２絶縁素子を含むとともに前記第３基板上に形成されており、
前記第４絶縁層は、前記第３絶縁素子を含むとともに前記第４基板上に形成されている
絶縁チップ。
【請求項12】
前記第１絶縁素子および前記第４絶縁素子は、前記第１素子絶縁層内において互いに電気的に接続されている
請求項１１に記載の絶縁チップ。
請求項１１に記載の絶縁チップ。
【請求項13】
前記第２絶縁素子と電気的に接続され、前記第３基板から露出するように設けられた第１電極パッドと、
前記第３絶縁素子と電気的に接続され、前記第４基板から露出するように設けられた第２電極パッドと、
を含む
請求項１１に記載の絶縁チップ。
前記第３絶縁素子と電気的に接続され、前記第４基板から露出するように設けられた第２電極パッドと、
を含む
請求項１１に記載の絶縁チップ。
【請求項14】
平面視において、前記第２ユニットは、前記第１ユニットと同じ大きさである
請求項１１に記載の絶縁チップ。
請求項１１に記載の絶縁チップ。
【請求項15】
前記第１絶縁素子、前記第２絶縁素子、前記第３絶縁素子、および前記第４絶縁素子は、コイルによって形成されている
請求項１に記載の絶縁チップ。
請求項１に記載の絶縁チップ。
【請求項16】
前記第１絶縁素子、前記第２絶縁素子、前記第３絶縁素子、および前記第４絶縁素子は、電極板によって形成されている
請求項１に記載の絶縁チップ。
請求項１に記載の絶縁チップ。
【請求項17】
請求項１～１６のいずれか一項に記載の絶縁チップと、
第１回路と、
前記第１回路と前記絶縁チップを介して接続された第２回路と、
を備え、
前記第１回路と前記第２回路とは、前記絶縁チップを介して信号を伝達するように構成されている
信号伝達装置。
第１回路と、
前記第１回路と前記絶縁チップを介して接続された第２回路と、
を備え、
前記第１回路と前記第２回路とは、前記絶縁チップを介して信号を伝達するように構成されている
信号伝達装置。
【請求項18】
第１ダイパッドと、
前記第１ダイパッドから離隔して配置された第２ダイパッドと、
を備え、
前記絶縁チップは、前記第１ダイパッドと前記第２ダイパッドとの間を跨ぐように前記第１ダイパッドおよび前記第２ダイパッドの双方に配置されている
請求項１７に記載の信号伝達装置。
前記第１ダイパッドから離隔して配置された第２ダイパッドと、
を備え、
前記絶縁チップは、前記第１ダイパッドと前記第２ダイパッドとの間を跨ぐように前記第１ダイパッドおよび前記第２ダイパッドの双方に配置されている
請求項１７に記載の信号伝達装置。
【請求項19】
前記第１ユニットは、前記第１回路および前記第２回路の少なくとも一方を含む
請求項１７に記載の信号伝達装置。
請求項１７に記載の信号伝達装置。
【請求項20】
前記第１回路を含む第１チップと、
前記第２回路を含む第２チップと、
を含み、
前記第１チップは、前記第１ダイパッドに配置され、
前記第２チップは、前記第２ダイパッドに配置されている
請求項１８に記載の信号伝達装置。
前記第２回路を含む第２チップと、
を含み、
前記第１チップは、前記第１ダイパッドに配置され、
前記第２チップは、前記第２ダイパッドに配置されている
請求項１８に記載の信号伝達装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、絶縁チップおよび信号伝達装置に関する。
【背景技術】
【0002】
信号伝達装置の一例として、トランジスタ等のスイッチング素子のゲートにゲート電圧を印加する絶縁型のゲートドライバが知られている。このようなゲートドライバに用いられる絶縁チップの一例として、素子絶縁層内において、素子絶縁層の厚さ方向に互いに対向配置された第１コイルおよび第２コイルを含む構造が知られている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１８－７８１６９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、上記のような絶縁チップでは、絶縁耐圧の向上が要求される場合がある。なお、第１コイルおよび第２コイルを含む絶縁チップに限られず、キャパシタを含む絶縁チップにおいても同様に絶縁耐圧の向上が要求される場合がある。
【課題を解決するための手段】
【0005】
上記課題を解決する絶縁チップは、第１ユニットと、前記第１ユニット上に接合された第２ユニットと、を備え、前記第１ユニットは、第１半導体基板と、前記第２ユニットの側を向く第１素子表面、および前記第１素子表面とは反対側の第１素子裏面を含み、前記第１素子裏面が前記第１半導体基板と接する第１素子絶縁層と、前記第１素子絶縁層の厚さ方向において前記第１素子表面から離隔した位置で前記第１素子絶縁層に埋め込まれ、前記第１素子表面に沿う第１方向において互いに離隔して配列されるとともに互いに電気的に絶縁された第１絶縁素子および第４絶縁素子と、を含み、前記第２ユニットは、第２素子表面、および前記第２素子表面とは反対側の第２素子裏面を含む第２素子絶縁層と、前記第２素子絶縁層の厚さ方向において前記第２素子表面から離隔した位置で前記第２素子絶縁層に埋め込まれ、前記第１方向において互いに離隔して配列されるとともに互いに電気的に接続された第２絶縁素子および第３絶縁素子と、を含み、前記第２ユニットが前記第１ユニットの上に接合されたユニット接合状態において、前記第１絶縁素子および前記第２絶縁素子は前記第１素子絶縁層の厚さ方向において対向配置されており、前記第３絶縁素子および前記第４絶縁素子は前記第１素子絶縁層の厚さ方向において対向配置されており、前記第１半導体基板は、前記第１方向において互いに離隔して配列された第１基板および第２基板を含み、前記第１基板は、平面視において前記第１絶縁素子および前記第２絶縁素子と重なる位置に配置され、前記第２基板は、平面視において前記第３絶縁素子および前記第４絶縁素子と重なる位置に配置されている。
【0006】
上記課題を解決する絶縁チップは、第１ユニットと、前記第１ユニット上に接合された第２ユニットと、を備え、前記第１ユニットは、第１半導体基板と、前記第２ユニットの側を向く第１素子表面、および前記第１素子表面とは反対側の第１素子裏面を含み、前記第１素子裏面が前記第１半導体基板と接する第１素子絶縁層と、前記第１素子絶縁層の厚さ方向において前記第１素子表面から離隔した位置で前記第１素子絶縁層に埋め込まれ、前記第１素子表面に沿う第１方向において互いに離隔して配列されるとともに互いに電気的に絶縁された第１絶縁素子および第４絶縁素子と、を含み、前記第２ユニットは、第２素子表面、および前記第２素子表面とは反対側の第２素子裏面を含む第２素子絶縁層と、前記第２素子絶縁層の厚さ方向において前記第２素子表面から離隔した位置で前記第２素子絶縁層に埋め込まれ、前記第１方向において互いに離隔して配列されるとともに互いに電気的に接続された第２絶縁素子および第３絶縁素子と、を含み、前記第２ユニットが前記第１ユニットの上に接合されたユニット接合状態において、前記第１絶縁素子および前記第２絶縁素子は前記第１素子絶縁層の厚さ方向において対向配置されており、前記第３絶縁素子および前記第４絶縁素子は前記第１素子絶縁層の厚さ方向において対向配置されており、前記第２ユニットは、前記第２素子裏面と接する第２半導体基板を含み、前記第２素子絶縁層は、前記第１方向において互いに離隔して配列された第３絶縁層および第４絶縁層を含み、前記第２半導体基板は、前記第１方向において互いに離隔して配列された第３基板および第４基板を含み、前記第３絶縁層は、前記第２絶縁素子を含むとともに前記第３基板上に形成されており、前記第４絶縁層は、前記第３絶縁素子を含むとともに前記第４基板上に形成されている。
【0007】
上記課題を解決する信号伝達装置は、前記絶縁チップと、第１回路と、前記第１回路と前記絶縁チップを介して接続された第２回路と、を備え、前記第１回路と前記第２回路とは、前記絶縁チップを介して信号を伝達するように構成されている。
【発明の効果】
【0008】
上記絶縁チップおよび信号伝達装置によれば、絶縁耐圧の向上を図ることができる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
以下、添付図面を参照して本開示における絶縁チップおよび信号伝達装置のいくつかの実施形態について説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【0011】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図していない。
【0012】
＜第１実施形態＞
［信号伝達装置の構成］
図１～図３を参照して、第１実施形態の信号伝達装置１０の概略構成について説明する。図１は信号伝達装置１０の回路構成の一例を簡略化して示している。図２は信号伝達装置１０内部の概略平面構造を示している。図３は図２の信号伝達装置１０の一部の内部構造を簡略化して示している。なお、図３では、図面を容易に理解するため、ハッチング線を省略している。
［信号伝達装置の構成］
図１～図３を参照して、第１実施形態の信号伝達装置１０の概略構成について説明する。図１は信号伝達装置１０の回路構成の一例を簡略化して示している。図２は信号伝達装置１０内部の概略平面構造を示している。図３は図２の信号伝達装置１０の一部の内部構造を簡略化して示している。なお、図３では、図面を容易に理解するため、ハッチング線を省略している。
【0013】
図１に示すように、信号伝達装置１０は、１次側端子１１と２次側端子１２との間を電気的に絶縁しつつパルス信号を伝達するように構成されている。信号伝達装置１０は、例えばデジタルアイソレータである。デジタルアイソレータの一例はＤＣ／ＤＣコンバータである。信号伝達装置１０は、１次側端子１１に電気的に接続された１次側回路１３と、２次側端子１２に電気的に接続された２次側回路１４と、１次側回路１３と２次側回路１４とを電気的に絶縁するトランス１５と、を有する信号伝達回路１０Ａを含む。ここで、本開示においては、１次側回路１３は「第１回路」に対応し、２次側回路１４は「第２回路」に対応している。
【0014】
１次側回路１３は、第１電圧Ｖ１が印加されることによって動作するように構成されている。１次側回路１３は、例えば外部の制御装置（図示略）に電気的に接続されている。
２次側回路１４は、第１電圧Ｖ１とは異なる第２電圧Ｖ２が印加されることによって動作するように構成されている。第１電圧Ｖ１および第２電圧Ｖ２は直流電圧である。２次側回路１４は、例えば制御装置の制御対象となる駆動回路（図示略）に電気的に接続されている。駆動回路の一例は、スイッチング素子を含むスイッチング回路である。スイッチング素子としては、例えばＳｉＭＯＳＦＥＴ、ＳｉＣＭＯＳＦＥＴ、ＩＧＢＴ等が挙げられる。２次側回路１４は、スイッチング素子のゲートに電気的に接続されている。そして、２次側回路１４は、スイッチング素子のゲートにゲート駆動信号を供給する。
２次側回路１４は、第１電圧Ｖ１とは異なる第２電圧Ｖ２が印加されることによって動作するように構成されている。第１電圧Ｖ１および第２電圧Ｖ２は直流電圧である。２次側回路１４は、例えば制御装置の制御対象となる駆動回路（図示略）に電気的に接続されている。駆動回路の一例は、スイッチング素子を含むスイッチング回路である。スイッチング素子としては、例えばＳｉＭＯＳＦＥＴ、ＳｉＣＭＯＳＦＥＴ、ＩＧＢＴ等が挙げられる。２次側回路１４は、スイッチング素子のゲートに電気的に接続されている。そして、２次側回路１４は、スイッチング素子のゲートにゲート駆動信号を供給する。
【0015】
信号伝達回路１０Ａにおいては、制御装置からの制御信号が１次側端子１１を介して１次側回路１３に入力されると、１次側回路１３からトランス１５を介して２次側回路１４に信号が伝達される。そして、２次側回路１４に伝達された信号は、２次側回路１４から２次側端子１２を介して駆動回路に出力される。
【0016】
１次側回路１３から２次側回路１４に向けて伝達される信号、すなわち１次側回路１３から出力される信号としては、例えばスイッチング素子を駆動させるための信号である。この信号の一例は、セット信号（ＳＥＴ）およびリセット信号（ＲＥＳＥＴ）が挙げられる。セット信号は制御装置からの制御信号の立上りを伝達する信号であり、リセット信号は制御装置からの制御信号の立下りを伝達する信号である。セット信号およびリセット信号は、スイッチング素子のゲート駆動信号を生成するための信号であるといえる。
【0017】
より詳細には、１次側回路１３は、制御装置から入力された制御信号に基づいてセット信号およびリセット信号を生成する。一例では、１次側回路１３は、制御信号の立上りに応答することによってセット信号を生成する一方、制御信号の立下りに応答することによってリセット信号を生成する。そして、１次側回路１３は、生成したセット信号およびリセット信号を２次側回路１４に向けて送信する。
【0018】
２次側回路１４は、１次側回路１３から受信したセット信号およびリセット信号に基づいて、スイッチング素子を駆動するためのゲート駆動信号を生成する。そして、２次側回路１４は、ゲート駆動信号をスイッチング素子のゲートに供給する。つまり、２次側回路１４は、１次側回路１３から出力された第１信号に基づいてスイッチング素子のゲートに供給するゲート駆動信号を生成するともいえる。より詳細には、２次側回路１４は、セット信号に基づいてスイッチング素子をオンするゲート駆動信号を生成した後、そのゲート駆動信号をスイッチング素子のゲートに供給する。一方、２次側回路１４は、リセット信号に基づいてスイッチング素子をオフするゲート駆動信号を生成した後、そのゲート駆動信号をスイッチング素子のゲートに供給する。このように、信号伝達装置１０によってスイッチング素子のオンオフが制御される。
【0019】
２次側回路１４は、例えばセット信号およびリセット信号が入力されるＲＳ型フリップフロップ回路と、ＲＳ型フリップフロップ回路の出力信号に基づいてゲート駆動信号を生成するドライバ部と、を含む。ただし、２次側回路１４の具体的な回路構成は任意に変更可能である。
【0020】
上述のとおり、１次側回路１３と２次側回路１４とは、トランス１５によって電気的に絶縁されている。より詳細には、トランス１５によって１次側回路１３と２次側回路１４との間で直流電圧が伝達されることが規制されている一方、セット信号およびリセット信号等の各種信号の伝達は可能となっている。
【0021】
すなわち、１次側回路１３と２次側回路１４とが絶縁されている状態とは、１次側回路１３と２次側回路１４との間において、直流電圧の伝達が遮断されている状態を意味し、１次側回路１３と２次側回路１４との間における信号の伝達については許容している。
【0022】
信号伝達装置１０の絶縁耐圧は、例えば２５００Ｖｒｍｓ以上７５００Ｖｒｍｓ以下である。一例では、信号伝達装置１０の絶縁耐圧は、５０００Ｖｒｍｓ程度である。ただし、信号伝達装置１０の絶縁耐圧の具体的な数値はこれに限られず任意に変更可能である。
【0023】
図１に示す例では、１次側回路１３のグランドＧＮＤ１と２次側回路１４のグランドＧＮＤ２とが独立して設けられている。以下、１次側回路１３のグランドＧＮＤ１の電位を第１基準電位とし、２次側回路１４のグランドＧＮＤ２の電位を第２基準電位とする。この場合、第１電圧Ｖ１は第１基準電位からの電圧であり、第２電圧Ｖ２は第２基準電位からの電圧である。第１電圧Ｖ１は例えば４．５Ｖ以上５．５Ｖ以下であり、第２電圧Ｖ２は例えば９Ｖ以上２４Ｖ以下である。
【0024】
次に、信号伝達装置１０の詳細な構成について説明する。
信号伝達装置１０は、１次側回路１３から２次側回路１４に向けてセット信号およびリセット信号の２種類の信号を伝達させることに対応させて、トランス１５を２つ含む。より詳細には、信号伝達装置１０は、１次側回路１３から２次側回路１４へのセット信号の伝達に用いられるトランス１５と、１次側回路１３から２次側回路１４へのリセット信号の伝達に用いられるトランス１５と、を含む。以下、説明の便宜上、セット信号の伝達に用いられるトランス１５を「トランス１５Ａ」とし、リセット信号の伝達に用いられるトランス１５を「トランス１５Ｂ」とする。
信号伝達装置１０は、１次側回路１３から２次側回路１４に向けてセット信号およびリセット信号の２種類の信号を伝達させることに対応させて、トランス１５を２つ含む。より詳細には、信号伝達装置１０は、１次側回路１３から２次側回路１４へのセット信号の伝達に用いられるトランス１５と、１次側回路１３から２次側回路１４へのリセット信号の伝達に用いられるトランス１５と、を含む。以下、説明の便宜上、セット信号の伝達に用いられるトランス１５を「トランス１５Ａ」とし、リセット信号の伝達に用いられるトランス１５を「トランス１５Ｂ」とする。
【0025】
信号伝達装置１０は、１次側回路１３とトランス１５Ａとを接続する１次側信号線１６Ａと、１次側回路１３とトランス１５Ｂとを接続する１次側信号線１６Ｂと、を含む。このため、１次側信号線１６Ａは、セット信号を１次側回路１３からトランス１５Ａに伝達する。１次側信号線１６Ｂは、リセット信号を１次側回路１３からトランス１５Ｂに伝達する。
【0026】
信号伝達装置１０は、トランス１５Ａと２次側回路１４とを接続する２次側信号線１７Ａと、トランス１５Ｂと２次側回路１４とを接続する２次側信号線１７Ｂと、を含む。このため、２次側信号線１７Ａは、セット信号をトランス１５Ａから２次側回路１４に伝達する。２次側信号線１７Ｂは、リセット信号をトランス１５Ｂから２次側回路１４に伝達する。
【0027】
トランス１５Ａは、１次側回路１３と２次側回路１４とを電気的に絶縁する一方、１次側回路１３から２次側回路１４にセット信号を伝達するように構成されている。トランス１５Ｂは、１次側回路１３と２次側回路１４とを電気的に絶縁する一方、１次側回路１３から２次側回路１４にリセット信号を伝達するように構成されている。
【0028】
トランス１５Ａは、互いに直列に接続されたトランス１８Ａ，１９Ａを含む。トランス１５Ｂは、互いに直列に接続されたトランス１８Ｂ，１９Ｂを含む。トランス１８Ａ，１８Ｂは、１次側回路１３に電気的に接続されている。トランス１８Ａ，１８Ｂは、第１コイル２１と、第１コイル２１と電気的に絶縁されておりかつ磁気結合可能に配置された第２コイル２２と、を含む。トランス１９Ａ，１９Ｂは、２次側回路１４に電気的に接続されている。トランス１９Ａ，１９Ｂは、第３コイル２３と、第３コイル２３と電気的に絶縁されておりかつ磁気結合可能に配置された第４コイル２４と、を含む。
【0029】
ここで、トランス１５Ａ，１５Ｂの第１コイル２１は「第１絶縁素子」の一例であり、トランス１５Ａ，１５Ｂの第２コイル２２は「第２絶縁素子」の一例である。また、トランス１５Ａ，１５Ｂの第３コイル２３は「第３絶縁素子」の一例であり、トランス１５Ａ，１５Ｂの第４コイル２４は「第４絶縁素子」の一例である。
【0030】
トランス１５Ａ，１５Ｂの第１コイル２１は、１次側回路１３に電気的に接続されている。一例では、トランス１５Ａの第１コイル２１の第１端は１次側信号線１６Ａによって１次側回路１３に電気的に接続され、トランス１５Ａの第１コイル２１の第２端は１次側回路１３のグランドＧＮＤ１に電気的に接続されている。トランス１５Ｂの第１コイル２１の第１端は１次側信号線１６Ｂによって１次側回路１３に電気的に接続され、トランス１５Ｂの第１コイル２１の第２端は１次側回路１３のグランドＧＮＤ１に電気的に接続されている。したがって、トランス１５Ａ，１５Ｂの第１コイル２１の第２端の電位は、第１基準電位となる。第１基準電位は例えば０Ｖである。
【0031】
トランス１５Ａ，１５Ｂの第２コイル２２は、第３コイル２３と電気的に接続されている。一例では、第２コイル２２および第３コイル２３は、電気的にフローティング状態となるように互いに接続されている。つまり、第２コイル２２の第１端は第３コイル２３の第１端に接続され、第２コイル２２の第２端は第３コイル２３の第２端に接続されている。このように、第２コイル２２および第３コイル２３は、第１コイル２１から第４コイル２４への信号の伝達を中継する中継コイルとなる。
【0032】
トランス１５Ａ，１５Ｂの第４コイル２４は、２次側回路１４に電気的に接続されている。一例では、トランス１５Ａの第４コイル２４の第１端は２次側信号線１７Ａによって２次側回路１４に電気的に接続され、トランス１５Ａの第４コイル２４の第２端は２次側回路１４のグランドＧＮＤ２に電気的に接続されている。トランス１５Ｂの第４コイル２４の第１端は２次側信号線１７Ｂによって２次側回路１４に電気的に接続され、トランス１５Ｂの第４コイル２４の第２端は２次側回路１４のグランドＧＮＤ２に電気的に接続されている。したがって、トランス１５Ａ，１５Ｂの第４コイル２４の第２端の電位は、第２基準電位となる。２次側回路１４のグランドＧＮＤ２は、例えば２次側回路１４に電気的に接続されたスイッチング回路におけるスイッチング素子のソースに電気的に接続されている。
【0033】
ところで、スイッチング回路の使用態様によっては、スイッチング回路の動作にともないスイッチング素子のソースが変動する。この場合、スイッチング素子のソースは、例えば６００Ｖ以上となる場合がある。したがって、２次側回路１４のグランドＧＮＤ２、つまり第２基準電位は、６００Ｖ以上となる場合がある。このため、トランス１５Ａ，１５Ｂは、第１基準電位および第２基準電位に応じた絶縁耐圧が求められる。
【0034】
このように、第２基準電位が６００Ｖ以上となる場合、２次側回路１４は１次側回路１３よりも高い電位で動作するため、換言すると第２電圧Ｖ２が第１電圧Ｖ１よりも高くなるため、「高圧回路」と称することができる。一方、１次側回路１３は２次側回路１４よりも低い電位で動作するため、換言すると第１電圧Ｖ１が第２電圧Ｖ２よりも低くなるため、「低圧回路」と称することができる。このため、トランス１５Ａ，１５Ｂのうち１次側回路１３（低圧回路）に電気的に接続された第１コイル２１は「低圧コイル」と称することができる。また、トランス１５Ａ，１５Ｂのうち２次側回路１４（高圧回路）に電気的に接続された第４コイル２４は「高圧コイル」と称することができる。
【0035】
図２は、信号伝達装置１０の内部構成を示す平面図の一例を示している。なお、図１では、信号伝達装置１０の回路構成を簡略化して示しているため、図２の信号伝達装置１０の外部端子（１次側端子１１および２次側端子１２）の数は、図１の信号伝達装置１０の外部端子の数よりも多い。また、図２の信号伝達装置１０における１次側回路１３から２次側回路１４に信号を伝達する信号線の数（後述するワイヤＷ１～Ｗ４の数）は、図１の信号伝達装置１０の信号線の数よりも多い。
【0036】
図３は、信号伝達装置１０の内部構成を示す断面図の一例を示している。なお、図３は、信号伝達装置１０の内部構成を簡略化して示しているため、後述する第１チップ３０、第２チップ４０、およびトランスチップ５０の断面構造は簡略化されている。このため、図３に示すトランスチップ５０の断面構造は、図５、図６、図８～図１０、および図１２～図１４のトランスチップ５０の断面構造とは異なっている。
【0037】
図２に示すように、信号伝達装置１０は、複数の半導体チップが１パッケージ化された半導体装置である。信号伝達装置１０のパッケージ形式は、ＳＯ（Small Outline）系であり、図２の例ではＳＯＰ（Small Outline Package）である。信号伝達装置１０は、半導体チップとして、第１チップ３０、第２チップ４０、およびトランスチップ５０を含む。また、信号伝達装置１０は、第１チップ３０が配置された第１リードフレーム６０と、第２チップ４０が配置された第２リードフレーム７０と、各チップ３０，４０，５０および各リードフレーム６０，７０の一部を封止する封止樹脂８０と、を含む。なお、トランスチップ５０は「絶縁チップ」の一例である。また、信号伝達装置１０のパッケージ形式は任意に変更可能である。また、図２において、封止樹脂８０は、信号伝達装置１０の内部構造を説明する都合上、二点鎖線で示されている。
【0038】
封止樹脂８０は、電気絶縁性を有する材料によって形成されている。一例では、封止樹脂８０は、例えばエポキシ樹脂を含む樹脂によって形成されている。封止樹脂８０は、Ｚ方向を厚さ方向とする矩形板状に形成されている。封止樹脂８０は、４つの樹脂側面８１～８４を有する。樹脂側面８１，８２は、封止樹脂８０のＸ方向の両端面を構成している。樹脂側面８３，８４は、封止樹脂８０のＹ方向の両端面を構成している。なお、以降の説明において、Ｚ方向から信号伝達装置１０およびその構成要素を視ることを「平面視」という。またＸ方向およびＹ方向は、平面視においてＺ方向と交差する方向であり、互いに直交している。一例では、Ｘ方向およびＹ方向の双方はＺ方向と直交する方向である。
【0039】
第１リードフレーム６０および第２リードフレーム７０の各々は、導体であり、例えばＣｕ（銅）、Ｆｅ（鉄）等を含む材料によって形成されている。各リードフレーム６０，７０は、封止樹脂８０の内外に跨って設けられている。
【0040】
第１リードフレーム６０は、封止樹脂８０内に配置された第１ダイパッド６１と、封止樹脂８０の内外に跨って配置された複数の第１リード６２と、を含む。各第１リード６２は、１次側端子１１（図１参照）を構成している。
【0041】
第１ダイパッド６１には、第１チップ３０およびトランスチップ５０の双方が配置されている。平面視において、第１ダイパッド６１は、そのＸ方向の中央が封止樹脂８０のＸ方向の中央よりも樹脂側面８１の近くとなるように配置されている。一例では、第１ダイパッド６１は、封止樹脂８０から露出されていない。第１ダイパッド６１は、Ｚ方向を厚さ方向とする矩形平板状に形成されている。平面視における第１ダイパッド６１の形状は、Ｙ方向が長手方向となり、Ｘ方向が短手方向となる矩形状である。
【0042】
複数の第１リード６２は、Ｙ方向において互いに離隔して配列されている。複数の第１リード６２のうちＹ方向の両端に配置された第１リード６２の各々は、第１ダイパッド６１と一体化されている。各第１リード６２の一部は、樹脂側面８１から封止樹脂８０の外方に向けて突出している。
【0043】
第２リードフレーム７０は、封止樹脂８０内に配置された第２ダイパッド７１と、封止樹脂８０の内外に跨って配置された複数の第２リード７２と、を含む。各第２リード７２は、２次側端子１２（図１参照）を構成している。
【0044】
第２ダイパッド７１には、第２チップ４０およびトランスチップ５０の双方が配置されている。このように、トランスチップ５０は、第１ダイパッド６１と第２ダイパッド７１とのＸ方向の間を跨ぐように第１ダイパッド６１および第２ダイパッド７１の双方に配置されている。
【0045】
平面視において、第２ダイパッド７１は、第１ダイパッド６１よりも樹脂側面８２寄りに第１ダイパッド６１に対してＸ方向に離隔して配置されている。このように、Ｘ方向において第１ダイパッド６１および第２ダイパッド７１が配列されているため、Ｘ方向は第１ダイパッド６１および第２ダイパッド７１の配列方向であるといえる。
【0046】
一例では、第２ダイパッド７１は、封止樹脂８０から露出されていない。第２ダイパッド７１は、Ｚ方向を厚さ方向とする矩形平板状に形成されている。平面視における第２ダイパッド７１の形状は、Ｙ方向が長手方向となり、Ｘ方向が短手方向となる矩形状である。第１ダイパッド６１および第２ダイパッド７１のＸ方向の寸法は、配置される半導体チップのサイズや数に応じて設定される。このため、第１チップ３０およびトランスチップ５０が配置された第１ダイパッド６１のＸ方向の寸法は、第２チップ４０が配置された第２ダイパッド７１のＸ方向の寸法よりも大きい。
【0047】
複数の第２リード７２は、Ｙ方向において互いに離隔して配列されている。図２に示す例では、複数の第２リード７２のうち一対の第２リード７２は、第２ダイパッド７１と一体化されている。一対の第２リード７２は、Ｙ方向の両端に配置された第２リード７２の各々とＹ方向に隣り合う第２リード７２である。各第２リード７２の一部は、樹脂側面８２から封止樹脂８０の外方に向けて突出している。
【0048】
一例では、第２リード７２の数は、第１リード６２の数と同じである。図２に示すとおり、平面視において、複数の第１リード６２は、第１ダイパッド６１および第２ダイパッド７１の配列方向（Ｘ方向）と直交する方向（Ｙ方向）に配列されている。複数の第２リード７２も同様に、第１ダイパッド６１および第２ダイパッド７１の配列方向（Ｘ方向）と直交する方向（Ｙ方向）に配列されている。なお、第１リード６２の数および第２リード７２の数はそれぞれ任意に変更可能である。
【0049】
図２の例では、第１ダイパッド６１は、第１ダイパッド６１と一体化された一対の第１リード６２によって支持されている。第２ダイパッド７１は、第２ダイパッド７１と一体化された一対の第２リード７２によって支持されている。このため、各ダイパッド６１，７１には、樹脂側面８３，８４から露出する吊りリードが設けられていない。このため、第１リードフレーム６０と第２リードフレーム７０との間の絶縁距離を大きくとることができる。
【0050】
第１チップ３０およびトランスチップ５０は、第１ダイパッド６１上においてＸ方向に互いに離隔して配列されている。第２チップ４０は、Ｘ方向においてトランスチップ５０に対して第１チップ３０とは反対側に配置されている。このように、第１チップ３０、第２チップ４０、およびトランスチップ５０は、Ｘ方向において互いに離隔して配列されている。第１チップ３０、第２チップ４０、およびトランスチップ５０は、第１ダイパッド６１および第２ダイパッド７１の配列方向と同じ方向に配列されているといえる。Ｘ方向において第１リード６２から第２リード７２に向けて、第１チップ３０、トランスチップ５０、および第２チップ４０の順に配列されている。つまり、トランスチップ５０は、Ｘ方向において第１チップ３０と第２チップ４０との間に配置されているといえる。
【0051】
第１チップ３０は、図１に示す１次側回路１３を含む。第１チップ３０は、Ｚ方向が厚さ方向となる矩形板状に形成されている。平面視における第１チップ３０の形状は、Ｘ方向が短手方向となり、Ｙ方向が長手方向となる矩形状である。図３に示すように、第１チップ３０は、Ｚ方向において互いに反対側を向くチップ表面３１およびチップ裏面３２を有する。第１チップ３０のチップ裏面３２は、導電性接合材ＳＤによって第１ダイパッド６１に接合されている。導電性接合材ＳＤは、例えばはんだペーストやＡｇ（銀）ペーストが用いられている。
【0052】
第１チップ３０のチップ表面３１には、複数の第１電極パッド３３、複数の第２電極パッド３４、および複数の第３電極パッド３５が形成されている。第１電極パッド３３、第２電極パッド３４、および第３電極パッド３５は、１次側回路１３と電気的に接続されている。
【0053】
複数の第１電極パッド３３は、チップ表面３１のうちチップ表面３１のＸ方向の中央よりも第１リード６２寄りに配置されている。複数の第１電極パッド３３はＹ方向において互いに離隔して配列されている。複数の第２電極パッド３４は、チップ表面３１のＸ方向の両端部のうちトランスチップ５０に近い方の端部に配置されている。複数の第２電極パッド３４はＹ方向において互いに離隔して配列されている。複数の第３電極パッド３５は、チップ表面３１のＹ方向の両端部に分散して配置されている。
【0054】
図３に示すように、第１チップ３０は、１次側回路１３が形成された基板３６を含む。基板３６は、例えば半導体基板である。半導体基板の一例は、Ｓｉを含む材料によって形成された基板である。基板３６上には、配線層３７が形成されている。基板３６は、チップ裏面３２を構成し、配線層３７はチップ表面３１を構成している。
【0055】
配線層３７は、例えばＺ方向に積層された複数の絶縁膜と、絶縁膜に埋め込まれた金属層と、を含む。金属層は、第１チップ３０の配線パターンを構成している。金属層は、例えば１次側回路１３と各電極パッド３３～３５とを電気的に接続している。つまり、各電極パッド３３～３５は、配線層３７を介して１次側回路１３に電気的に接続されている。金属層は、例えばＴｉ（チタン）、ＴｉＮ（窒化チタン）、Ａｕ（金）、Ａｇ、Ｃｕ、Ａｌ（アルミニウム）、およびＷ（タングステン）のうち１つまたは複数が適宜選択されたものを含む材料によって形成されている。
【0056】
図２に示すように、第２チップ４０は、図１に示す２次側回路１４を含む。第２チップ４０は、Ｚ方向が厚さ方向となる矩形板状に形成されている。平面視における第２チップ４０の形状は、Ｘ方向が短手方向となり、Ｙ方向が長手方向となる矩形状である。図３に示すように、第２チップ４０は、Ｚ方向において互いに反対側を向くチップ表面４１およびチップ裏面４２を有する。第２チップ４０のチップ裏面４２は、導電性接合材ＳＤによって第２ダイパッド７１に接合されている。
【0057】
第２チップ４０のチップ表面４１には、複数の第１電極パッド４３、複数の第２電極パッド４４、および複数の第３電極パッド４５が形成されている。第１電極パッド４３、第２電極パッド４４、および第３電極パッド４５は、２次側回路１４と電気的に接続されている。
【0058】
複数の第１電極パッド４３は、チップ表面４１のＸ方向の両端部のうちトランスチップ５０に近い方の端部に形成されている。複数の第１電極パッド４３は、Ｙ方向において互いに離隔して配列されている。複数の第２電極パッド４４は、チップ表面４１のＸ方向の両端部のうち第２リード７２に近い方の端部に形成されている。複数の第２電極パッド４４は、Ｙ方向において互いに離隔して配列されている。複数の第３電極パッド４５は、チップ表面４１のＹ方向の両端部に分散して配置されている。
【0059】
図３に示すように、第２チップ４０は、２次側回路１４が形成された基板４６を含む。基板４６は、例えば半導体基板である。半導体基板の一例は、Ｓｉを含む材料によって形成された基板である。基板４６上には、配線層４７が形成されている。基板４６は、チップ裏面４２を構成し、配線層４７はチップ表面４１を構成している。
【0060】
配線層４７は、例えばＺ方向に積層された複数の絶縁膜と、絶縁膜に埋め込まれた金属層と、を含む。金属層は、第２チップ４０の配線パターンを構成している。金属層は、例えば２次側回路１４と各電極パッド４３～４５とを電気的に接続している。つまり、各電極パッド４３～４５は、配線層４７を介して２次側回路１４に電気的に接続されている。金属層は、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって形成されている。
【0061】
トランスチップ５０は、図１に示すトランス１５Ａ，１５Ｂを含んで１チップ化されたものである。つまり、トランスチップ５０は、第１チップ３０および第２チップ４０とは別のトランス１５Ａ，１５Ｂ専用のチップである。
【0062】
図３に示すように、トランスチップ５０は、Ｙ方向から視て凸状に形成されている。トランスチップ５０は、第１チップ表面５１および第２チップ表面５２と、これらチップ表面５１，５２とは反対側を向くチップ裏面５３と、を有する。トランスチップ５０は、第１ダイパッド６１と第２ダイパッド７１とのＸ方向の間を跨ぐように配置されている。このため、トランスチップ５０のチップ裏面５３は、Ｚ方向において第１ダイパッド６１と対向する第１領域と、Ｚ方向において第２ダイパッド７１と対向する第２領域と、を含む。導電性接合材ＳＤによってチップ裏面５３の第１領域が第１ダイパッド６１に接合され、導電性接合材ＳＤによってチップ裏面５３の第２領域が第２ダイパッド７１に接合されている。第２チップ表面５２は、Ｚ方向において第１チップ表面５１に対して第１ダイパッド６１とは反対側に位置している。換言すると、第１チップ表面５１は、Ｚ方向において第２チップ表面５２よりも第１ダイパッド６１の近くに配置されている。
【0063】
図２および図３に示すように、トランスチップ５０の第１チップ表面５１には、複数の第１電極パッド５４および複数の第２電極パッド５５が形成されている。複数の第１電極パッド５４は、第１チップ表面５１のＸ方向の両端部のうち第１チップ３０に近い方の端部に形成されている。複数の第１電極パッド５４は、Ｙ方向において互いに離隔して配列されている。複数の第２電極パッド５５は、第１チップ表面５１のＸ方向の両端部のうち第２チップ４０に近い方の端部に形成されている。複数の第２電極パッド５５は、Ｙ方向において互いに離隔して配列されている。
【0064】
信号伝達装置１０の絶縁耐圧を予め設定された絶縁耐圧とするため、各リードフレーム６０，７０が最も接近する第１ダイパッド６１と第２ダイパッド７１とを互いに離隔させる必要がある。このため、第１ダイパッド６１と第２ダイパッド７１とのＸ方向の間を跨ぐトランスチップ５０は、Ｘ方向に延びている。
【0065】
第１チップ３０、トランスチップ５０、および第２チップ４０の各々には、複数のワイヤＷ１～Ｗ４が接続されている。各ワイヤＷ１～Ｗ４は、ワイヤボンディング装置によって形成されたボンディングワイヤであり、例えばＡｕ（金）、Ａｌ（アルミニウム）、Ｃｕ等を含む導体によって形成されている。
【0066】
第１チップ３０は、ワイヤＷ１によって第１リードフレーム６０と電気的に接続されている。より詳細には、第１チップ３０の複数の第１電極パッド３３および複数の第３電極パッド３５と、複数の第１リード６２とがワイヤＷ１によって個別に電気的に接続されている。複数の第３電極パッド３５は、複数の第１リード６２のうち第１ダイパッド６１と一体化された一対の第１リード６２とワイヤＷ１によって個別に電気的に接続されている。これにより、１次側回路１３と複数の第１リード６２（１次側端子１１）とが電気的に接続されている。図２の例では、第１ダイパッド６１と一体化された一対の第１リード６２がグランド端子を構成し、かつワイヤＷ１によって１次側回路１３と第１ダイパッド６１とが電気的に接続されている。このため、第１ダイパッド６１が１次側回路１３のグランドＧＮＤ１と同じ電位となる。
【0067】
第２チップ４０は、ワイヤＷ４によって第２リードフレーム７０と電気的に接続されている。より詳細には、第２チップ４０の複数の第２電極パッド４４および複数の第３電極パッド４５と、複数の第２リード７２とがワイヤＷ４によって個別に電気的に接続されている。複数の第３電極パッド４５は、複数の第２リード７２のうち第２ダイパッド７１と一体化された一対の第２リード７２とワイヤＷ４によって個別に電気的に接続されている。これにより、２次側回路１４と複数の第２リード７２（２次側端子１２）とが電気的に接続されている。図２の例では、第２ダイパッド７１と一体化された一対の第２リード７２がグランド端子を構成し、かつワイヤＷ４によって２次側回路１４と第２ダイパッド７１とが電気的に接続されている。このため、第２ダイパッド７１が２次側回路１４のグランドＧＮＤ２と同じ電位となる。
【0068】
トランスチップ５０は、第１チップ３０とワイヤＷ２によって電気的に接続されている。また、トランスチップ５０は、第２チップ４０とワイヤＷ３によって電気的に接続されている。より詳細には、トランスチップ５０の複数の第１電極パッド５４は、第１チップ３０の複数の第２電極パッド３４とワイヤＷ２によって個別に電気的に接続されている。トランスチップ５０の複数の第２電極パッド５５は、第２チップ４０の複数の第１電極パッド３３とワイヤＷ３によって個別に電気的に接続されている。
【0069】
なお、トランス１５Ａ，１５Ｂの第１コイル２１（図１参照）は、ワイヤＷ２および第１チップ３０等を介して１次側回路１３のグランドＧＮＤ１に電気的に接続されている。トランス１５Ａ，１５Ｂの第４コイル２４（図１参照）は、ワイヤＷ３および第２チップ４０等を介して２次側回路１４のグランドＧＮＤ２に電気的に接続されている。
【0070】
［トランスチップの構成］
図３～図１４を参照して、トランスチップ５０の構成の一例について説明する。
図３に示すように、トランスチップ５０は、第１ユニット９０と、第１ユニット９０上に接合された第２ユニット１００と、を備える。以下では、第１ユニット９０の構成および第２ユニット１００の構成をそれぞれ説明した後、第１ユニット９０と第２ユニット１００とを組み合わせたトランスチップ５０の構成について説明する。なお、トランス１５Ｂの第１～第４コイル２１～２４の構成は、トランス１５Ａの第１～第４コイル２１～２４の構成と同様であるため、以下では、トランス１５Ａについて説明し、トランス１５Ｂの詳細な説明を省略する。
図３～図１４を参照して、トランスチップ５０の構成の一例について説明する。
図３に示すように、トランスチップ５０は、第１ユニット９０と、第１ユニット９０上に接合された第２ユニット１００と、を備える。以下では、第１ユニット９０の構成および第２ユニット１００の構成をそれぞれ説明した後、第１ユニット９０と第２ユニット１００とを組み合わせたトランスチップ５０の構成について説明する。なお、トランス１５Ｂの第１～第４コイル２１～２４の構成は、トランス１５Ａの第１～第４コイル２１～２４の構成と同様であるため、以下では、トランス１５Ａについて説明し、トランス１５Ｂの詳細な説明を省略する。
【0071】
また、図５および図６の第１ユニット９０の断面構造、図８および図９の第２ユニット１００の断面構造、並びに図１２～図１４のトランスチップ５０の断面構造の各々について、Ｚ方向の寸法と、Ｘ方向の寸法およびＹ方向の寸法とは実際とは異なる。図面の理解を容易にするため、図５、図６、図８、図９、および図１２～図１４の各断面構造では、トランスチップ５０の各構成要素のＺ方向の寸法がＸ方向の寸法およびＹ方向の寸法よりも大きく示されている。つまり、図５、図６、図８、図９、および図１２～図１４の各断面構造における各構成要素のＸ方向の寸法に対するＺ方向の寸法の比率、Ｙ方向の寸法に対するＺ方向の寸法の比率が実際よりも大きい。
【0072】
（第１ユニット）
図３～図６を参照して、第１ユニット９０の構成について説明する。
図４は、トランスチップ５０の第１ユニット９０の平面構造を示している。図５は、図４のＦ５－Ｆ５線で第１ユニット９０を切断した断面構造であり、トランス１５Ａの第１コイル２１および第４コイル２４の断面構造を主に示している。図６は、図４のＦ６－Ｆ６線で第１ユニット９０を切断した断面構造であり、第１電極パッド５４、第２電極パッド５５と、後述する第１接続部９３および第３接続部９５との断面構造を主に示している。
図３～図６を参照して、第１ユニット９０の構成について説明する。
図４は、トランスチップ５０の第１ユニット９０の平面構造を示している。図５は、図４のＦ５－Ｆ５線で第１ユニット９０を切断した断面構造であり、トランス１５Ａの第１コイル２１および第４コイル２４の断面構造を主に示している。図６は、図４のＦ６－Ｆ６線で第１ユニット９０を切断した断面構造であり、第１電極パッド５４、第２電極パッド５５と、後述する第１接続部９３および第３接続部９５との断面構造を主に示している。
【0073】
図３に示すように、第１ユニット９０は、トランスチップ５０のうち第１ダイパッド６１および第２ダイパッド７１に導電性接合材ＳＤによって接合される側のユニットである。第１ユニット９０は、第１半導体基板９１と、第１半導体基板９１上に形成された第１素子絶縁層９２と、を含む。
【0074】
第１半導体基板９１は、トランスチップ５０のチップ裏面５３を構成している。第１半導体基板９１は、Ｘ方向において互いに離隔して配列された第１基板９１Ａおよび第２基板９１Ｂを含む。第１基板９１Ａおよび第２基板９１Ｂの各々は、Ｚ方向を厚さ方向とする矩形板状に形成されている。第１基板９１Ａおよび第２基板９１Ｂの各々は、例えばＳｉを含む材料によって形成されている。第１実施形態では、第１基板９１Ａおよび第２基板９１Ｂの各々は、Ｓｉ基板である。なお、第１基板９１Ａおよび第２基板９１Ｂの各々は、半導体基板としてワイドバンドギャップ半導体または化合物半導体が用いられてもよい。ワイドバンドギャップ半導体は、２．０ｅＶ以上のバンドギャップを有する半導体基板である。ワイドバンドギャップ半導体は、ＳｉＣ（炭化シリコン）であってよい。化合物半導体は、ＩＩＩ－Ｖ族化合物半導体であってよい。化合物半導体は、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、ＧａＮ（窒化ガリウム）、およびＧａＡｓ（ヒ化ガリウム）のうち少なくとも１つを含んでいてよい。
【0075】
一例では、第１基板９１Ａおよび第２基板９１Ｂは、互いに同じ厚さを有する。一例では、第１基板９１ＡのＸ方向の寸法およびＹ方向の寸法は、第２基板９１ＢのＸ方向の寸法およびＹ方向の寸法と等しい。なお、第１基板９１Ａおよび第２基板９１Ｂのサイズは個別に任意に変更可能である。
【0076】
図４に示すように、第１素子絶縁層９２は、平面視においてＸ方向が長手方向となり、Ｙ方向が短手方向となる矩形状に形成されている。第１素子絶縁層９２は、４つの第１素子側面９２Ｃ～９２Ｆを含む。第１素子側面９２Ｃ，９２Ｄは、第１素子絶縁層９２のＸ方向の両端面を構成している。第１素子側面９２Ｅ，９２Ｆは、第１素子絶縁層９２のＹ方向の両端面を構成している。Ｘ方向において、第１素子側面９２Ｃは図２の封止樹脂８０の樹脂側面８１寄りの側面であり、第１素子側面９２Ｄは樹脂側面８２寄りの側面である。Ｙ方向において、第１素子側面９２Ｅは封止樹脂８０の樹脂側面８３寄りの側面であり、第１素子側面９２Ｆは樹脂側面８４寄りの側面である。
【0077】
第１ユニット９０は、トランス１５Ａ，１５Ｂの第１コイル２１および第４コイル２４を含む。より詳細には、第１素子絶縁層９２内には、トランス１５Ａ，１５Ｂの第１コイル２１および第４コイル２４が設けられている。
【0078】
トランス１５Ａの第１コイル２１およびトランス１５Ｂの第１コイル２１は、Ｘ方向において互いに同じ位置であってＹ方向において互いに離隔して配列されている。トランス１５Ａの第１コイル２１は、トランス１５Ｂの第１コイル２１よりも第１素子側面９２Ｆ寄りに配置されている。また、これら第１コイル２１は、Ｘ方向において第１素子絶縁層９２の中央よりも第１素子側面９２Ｃ寄りに配置されている。
【0079】
トランス１５Ａの第４コイル２４およびトランス１５Ｂの第４コイル２４は、Ｘ方向において互いに同じ位置であってＹ方向において互いに離隔して配列されている。トランス１５Ａの第４コイル２４は、トランス１５Ｂの第４コイル２４よりも第１素子側面９２Ｆ寄りに配置されている。また、これら第４コイル２４は、Ｘ方向において第１素子絶縁層９２の中央よりも第１素子側面９２Ｄ寄りに配置されている。トランス１５Ａの第４コイル２４は、トランス１５Ａの第１コイル２１とＹ方向において同じ位置に配置されている。トランス１５Ｂの第４コイル２４は、トランス１５Ｂの第１コイル２１とＹ方向において同じ位置に配置されている。このため、第１コイル２１と第４コイル２４とは、Ｘ方向において互いに離隔して配列されている。一例では、平面視において、第１コイル２１と第４コイル２４とのＸ方向の間の距離ＤＸ１は、トランス１５Ａの第１コイル２１とトランス１５Ｂの第１コイル２１とのＹ方向の間の距離ＤＹ１よりも大きい。また距離ＤＸ１は、トランス１５Ａの第４コイル２４とトランス１５Ｂの第４コイル２４とのＹ方向の間の距離ＤＹ４よりも大きい。なお、距離ＤＸ１，ＤＹ１，ＤＹ４は、個別に任意に変更可能である。また、Ｘ方向は「第１方向」に対応している。
【0080】
第１電極パッド５４は、Ｘ方向において第１コイル２１よりも第１素子側面９２Ｃ寄りに配置されている。図４に示す例では、第１電極パッド５４は、４つ設けられている。より詳細には、第１電極パッド５４は、トランス１５Ａの第１コイル２１に対応させて２つ設けられ、トランス１５Ｂの第１コイル２１に対応させて２つ設けられている。
【0081】
トランス１５Ａの第１コイル２１に対応する２つの第１電極パッド５４のうち１つは、Ｙ方向においてトランス１５Ａの第１コイル２１と同じ位置に配置されている。２つの第１電極パッド５４のうち別の１つは、Ｙ方向においてトランス１５Ａの第１コイル２１よりも第１素子側面９２Ｅ寄りに配置されている。
【0082】
トランス１５Ｂの第１コイル２１に対応する２つの第１電極パッド５４のうち１つは、Ｙ方向においてトランス１５Ｂの第１コイル２１と同じ位置に配置されている。２つの第１電極パッド５４のうち別の１つは、Ｙ方向においてトランス１５Ｂの第１コイル２１よりも第１素子側面９２Ｅ寄りに配置されている。なお、Ｙ方向における第１電極パッド５４の配置位置は任意に変更可能である。
【0083】
第２電極パッド５５は、Ｘ方向において第４コイル２４よりも第１素子側面９２Ｄ寄りに配置されている。図４に示す例では、第２電極パッド５５は、４つ設けられている。より詳細には、第２電極パッド５５は、トランス１５Ａの第４コイル２４に対応させて２つ設けられ、トランス１５Ｂの第４コイル２４に対応させて２つ設けられている。これら４つの第２電極パッド５５は、Ｚ方向において第１電極パッド５４と同じ位置に配置されている。
【0084】
トランス１５Ａの第４コイル２４に対応する２つの第２電極パッド５５のうち１つは、Ｙ方向においてトランス１５Ａの第４コイル２４と同じ位置に配置されている。２つの第２電極パッド５５のうち別の１つは、Ｙ方向においてトランス１５Ａの第４コイル２４よりも第１素子側面９２Ｅ寄りに配置されている。
【0085】
トランス１５Ｂの第４コイル２４に対応する２つの第２電極パッド５５のうち１つは、Ｙ方向においてトランス１５Ｂの第４コイル２４と同じ位置に配置されている。２つの第２電極パッド５５のうち別の１つは、Ｙ方向においてトランス１５Ｂの第４コイル２４よりも第１素子側面９２Ｅ寄りに配置されている。なお、Ｙ方向における第２電極パッド５５の配置位置は任意に変更可能である。また、第１電極パッド５４および第２電極パッド５５の数は、図４に示す例に限られず、任意に変更可能である。
【0086】
図５に示すように、第１素子絶縁層９２は、複数の第１絶縁膜９２Ｐおよび複数の第２絶縁膜９２Ｑを含む。複数の第１絶縁膜９２Ｐおよび複数の第２絶縁膜９２Ｑは、Ｚ方向において１つずつ交互に積層されている。このため、Ｚ方向は、第１素子絶縁層９２の厚さ方向であるともいえる。
【0087】
第１絶縁膜９２Ｐは、エッチングストッパ膜であり、例えばＳｉＮ（窒化シリコン）、ＳｉＣ、ＳｉＣＮ（窒素添加炭化シリコン）のうち少なくとも１つを含む材料によって形成されている。また、第１絶縁膜９２Ｐは、例えばＣｕの拡散防止の機能を有してよい。つまり、第１絶縁膜９２Ｐは、Ｃｕの拡散防止膜であってよい。
【0088】
第２絶縁膜９２Ｑは、層間絶縁膜であり、例えばＳｉＯ２（酸化シリコン）を含む材料によって形成された酸化膜である。第２絶縁膜９２Ｑは、第１絶縁膜９２Ｐよりも厚い膜厚を有する。第１絶縁膜９２Ｐは、例えば５０ｎｍ以上１０００ｎｍ未満の膜厚を有する。第２絶縁膜９２Ｑは、例えば５００ｎｍ以上５０００ｎｍ以下の膜厚を有する。第１実施形態では、第１絶縁膜９２Ｐは３００ｎｍ程度の膜厚を有し、第２絶縁膜９２Ｑは２０００ｎｍ程度の膜厚を有する。なお、図面を容易に理解するため、図面における第１絶縁膜９２Ｐの膜厚と第２絶縁膜９２Ｑの膜厚との比率は、実際の第１絶縁膜９２Ｐの膜厚と第２絶縁膜９２Ｑの膜厚との比率とは異なる。
【0089】
第１素子絶縁層９２は、Ｚ方向において互いに反対側を向く第１素子表面９２Ａおよび第１素子裏面９２Ｂを有する。第１素子表面９２Ａは、トランスチップ５０の第１チップ表面５１および第２チップ表面５２（ともに図３参照）と同じ側を向いている。第１素子表面９２Ａは、例えば第１チップ表面５１を構成している。第１素子裏面９２Ｂは、トランスチップ５０のチップ裏面５３（図３参照）と同じ側を向いている。第１素子裏面９２Ｂは第１半導体基板９１に接している。一例では、第１素子裏面９２Ｂは第２絶縁膜９２Ｑによって構成されている。
【0090】
第１素子絶縁層９２は、第１素子表面９２Ａの側に形成された保護層９２Ｇおよびパッシベーション層９２Ｈを含む。
保護層９２Ｇは、複数の第１絶縁膜９２Ｐおよび複数の第２絶縁膜９２Ｑの積層体である絶縁体９２Ｒを保護する膜である。保護層９２Ｇは、絶縁体９２Ｒ上に形成されている。保護層９２Ｇは、例えばＳｉＯ２を含む材料によって形成されている。一例では、保護層９２Ｇは、平面視において絶縁体９２Ｒの全面にわたり形成されている。
保護層９２Ｇは、複数の第１絶縁膜９２Ｐおよび複数の第２絶縁膜９２Ｑの積層体である絶縁体９２Ｒを保護する膜である。保護層９２Ｇは、絶縁体９２Ｒ上に形成されている。保護層９２Ｇは、例えばＳｉＯ２を含む材料によって形成されている。一例では、保護層９２Ｇは、平面視において絶縁体９２Ｒの全面にわたり形成されている。
【0091】
パッシベーション層９２Ｈは、第１ユニット９０の表面保護膜である。パッシベーション層９２Ｈは、保護層９２Ｇ上に形成されている。パッシベーション層９２Ｈは、例えばＳｉＮ、ＳｉＯ２のうち少なくとも１つを含む材料によって形成されている。一例では、パッシベーション層９２Ｈは、ＳｉＯ２を含む材料によって形成されている。一例では、パッシベーション層９２Ｈは、平面視において保護層９２Ｇの全面にわたり形成されている。
【0092】
第１電極パッド５４および第２電極パッド５５は、第１素子絶縁層９２の第１素子表面９２Ａと面一となるように形成されている。一例では、第１電極パッド５４および第２電極パッド５５は、絶縁体９２Ｒ上に設けられており、保護層９２Ｇおよびパッシベーション層９２Ｈによって覆われている。一方、第１電極パッド５４および第２電極パッド５５は、パッシベーション層９２Ｈと面一となるように形成されている。第１電極パッド５４および第２電極パッド５５は、第１素子絶縁層９２の第１素子表面９２Ａから露出するように第１素子絶縁層９２に設けられている。
【0093】
第１コイル２１は、Ｚ方向において第１素子絶縁層９２の第１素子表面９２Ａから離隔した位置で第１素子絶縁層９２に埋め込まれている。また、第１コイル２１は、Ｚ方向において第１素子裏面９２Ｂから離隔した位置に配置されている。つまり、第１コイル２１は、第１素子絶縁層９２から露出していない。図５に示す例では、第１コイル２１は、Ｚ方向において第１素子絶縁層９２の第１素子表面９２Ａよりも第１素子裏面９２Ｂ寄りに配置されている。換言すると、第１コイル２１と第１素子表面９２ＡとのＺ方向の間の距離ＤＡ１は、第１コイル２１と第１素子裏面９２ＢとのＺ方向の間の距離ＤＡ２よりも大きい。第１コイル２１は、Ｚ方向において第１素子表面９２Ａよりも第１基板９１Ａ寄りに配置されているともいえる。一例では、距離ＤＡ１は、距離ＤＡ２の３倍以下であってよい。一例では、距離ＤＡ１は、距離ＤＡ２の２倍以下であってよい。なお、距離ＤＡ１，ＤＡ２は任意に変更可能である。一例では、距離ＤＡ１は、距離ＤＡ２の２倍よりも大きくてもよい。
【0094】
図４に示すように、第１コイル２１は、平面視において渦巻き状に形成されている。第１コイル２１は、第１端部２１Ａおよび第２端部２１Ｂを含む。第１端部２１Ａは、平面視において第１コイル２１の巻回部の内方の端部を構成している。第２端部２１Ｂは、平面視において第１コイル２１の巻回部の外方の端部を構成している。なお、第１コイル２１の巻回数は、トランスチップ５０の電気的特性に応じて任意に変更可能である。
【0095】
図５に示すように、第４コイル２４は、Ｚ方向において第１素子絶縁層９２の第１素子表面９２Ａから離隔した位置で第１素子絶縁層９２に埋め込まれている。また、第４コイル２４は、Ｚ方向において第１素子裏面９２Ｂから離隔した位置に配置されている。つまり、第４コイル２４は、第１素子絶縁層９２から露出していない。図５に示す例では、第４コイル２４は、Ｚ方向において第１素子絶縁層９２の第１素子表面９２Ａよりも第１素子裏面９２Ｂ寄りに配置されている。換言すると、第４コイル２４と第１素子表面９２ＡとのＺ方向の間の距離ＤＡ３は、第４コイル２４と第１素子裏面９２ＢとのＺ方向の間の距離ＤＡ４よりも大きい。第４コイル２４は、Ｚ方向において第１素子表面９２Ａよりも第２基板９１Ｂ寄りに配置されているともいえる。一例では、距離ＤＡ３は、距離ＤＡ４の３倍以下であってよい。一例では、距離ＤＡ３は、距離ＤＡ４の２倍以下であってよい。なお、距離ＤＡ３，ＤＡ４は任意に変更可能である。一例では、距離ＤＡ３は、距離ＤＡ４の２倍よりも大きくてもよい。このように、第４コイル２４は、Ｚ方向において第１コイル２１と同じ位置に配置されている。なお、距離ＤＡ３，ＤＡ４を変更することによって、第４コイル２４がＺ方向において第１コイル２１と異なる位置に配置されていてもよい。
【0096】
図４に示すように、第４コイル２４は、平面視において渦巻き状に形成されている。第４コイル２４は、第１端部２４Ａおよび第２端部２４Ｂを含む。第１端部２４Ａは、平面視において第４コイル２４の巻回部の内方の端部を構成している。第２端部２４Ｂは、平面視において第４コイル２４の巻回部の外方の端部を構成している。なお、第４コイル２４の巻回数は、例えば第１コイル２１の巻回数と同じである。また、第４コイル２４の巻回数は、トランスチップ５０の電気的特性に応じて任意に変更可能である。
【0097】
第１コイル２１および第４コイル２４は、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。一例では、第１コイル２１および第４コイル２４は、Ｃｕを含む材料によって形成されている。
【0098】
第１ユニット９０は、第１コイル２１の第１端部２１Ａに接続された第１接続部９３と、第１コイル２１の第２端部２１Ｂに接続された第２接続部９４と、を含む。なお、以下の説明において、図４に示すトランス１５Ａの第１コイル２１に対応する２つの第１電極パッド５４を「第１電極パッド５４Ａ」および「第１電極パッド５４Ｂ」と称する。
【0099】
第１接続部９３は、第１電極パッド５４Ａに接続されている。つまり、第１接続部９３は、第１コイル２１の第１端部２１Ａと第１電極パッド５４Ａとを電気的に接続している。第１接続部９３は、第１素子絶縁層９２に埋め込まれている。つまり、第１コイル２１と第１電極パッド５４Ａとは、第１素子絶縁層９２内において互いに電気的に接続されている。
【0100】
図４～図６に示すように、第１接続部９３は、第１配線層９３Ａ、第１接続配線９３Ｂ、およびビア９３Ｃを含む。
図５および図６に示すように、第１配線層９３Ａは、Ｚ方向において第１コイル２１よりも第１素子裏面９２Ｂ寄りに配置されている。第１配線層９３Ａは、Ｚ方向において第１コイル２１と第１素子裏面９２Ｂとの間に配置されているともいえる。図４に示すように、第１配線層９３Ａは、平面視において第１コイル２１の第１端部２１ＡからＹ方向に延びる第１部分と、第１部分から第１電極パッド５４Ａに向けてＸ方向に延びる第２部分と、を含む。一例では、第１部分および第２部分は一体化されている。第２部分は、Ｘ方向において第１コイル２１の巻回部よりも外方に配置されている。
図５および図６に示すように、第１配線層９３Ａは、Ｚ方向において第１コイル２１よりも第１素子裏面９２Ｂ寄りに配置されている。第１配線層９３Ａは、Ｚ方向において第１コイル２１と第１素子裏面９２Ｂとの間に配置されているともいえる。図４に示すように、第１配線層９３Ａは、平面視において第１コイル２１の第１端部２１ＡからＹ方向に延びる第１部分と、第１部分から第１電極パッド５４Ａに向けてＸ方向に延びる第２部分と、を含む。一例では、第１部分および第２部分は一体化されている。第２部分は、Ｘ方向において第１コイル２１の巻回部よりも外方に配置されている。
【0101】
図６に示すように、第１接続配線９３Ｂは、第１配線層９３Ａと第１電極パッド５４Ａとを電気的に接続している。第１接続配線９３Ｂは、平面視において第１電極パッド５４Ａと第１配線層９３Ａとの双方と重なる位置に設けられている。第１接続配線９３Ｂは、Ｚ方向に延びるビアとして形成されている。図６に示す例では、第１接続配線９３Ｂは、第１ビア９３ＢＡ、中間配線層９３ＢＢ、および第２ビア９３ＢＣを含む。第１ビア９３ＢＡは、第１配線層９３Ａに接続されている。中間配線層９３ＢＢは、第１ビア９３ＢＡ上に形成されている。中間配線層９３ＢＢは、第１ビア９３ＢＡに接続されている。第２ビア９３ＢＣは、中間配線層９３ＢＢ上に形成されている。第２ビア９３ＢＣは、第１電極パッド５４Ａと中間配線層９３ＢＢとを接続している。第２ビア９３ＢＣのＺ方向の長さは、第１ビア９３ＢＡのＺ方向の長さよりも長い。
【0102】
図５に示すように、ビア９３Ｃは、第１配線層９３Ａと第１コイル２１の第１端部２１Ａとを電気的に接続している。ビア９３Ｃは、平面視において第１コイル２１の第１端部２１Ａと第１配線層９３Ａとの双方と重なる位置に配置されている。第１配線層９３Ａ、第１接続配線９３Ｂ、およびビア９３Ｃは、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。一例では、第１配線層９３Ａは、第１コイル２１と同じ材料によって形成されていてよい。一例では、第１接続配線９３Ｂおよびビア９３Ｃは、第１コイル２１とは異なる材料によって形成されていてよい。
【0103】
図４に示すように、第２接続部９４は、第１電極パッド５４Ｂに接続されている。つまり、第２接続部９４は、第１コイル２１の第２端部２１Ｂと第１電極パッド５４Ｂとを電気的に接続している。第２接続部９４は、第１素子絶縁層９２に埋め込まれている。つまり、第１コイル２１と第１電極パッド５４Ｂとは、第１素子絶縁層９２内において互いに電気的に接続されている。
【0104】
図４および図５に示すように、第２接続部９４は、第２配線層９４Ａおよび第２接続配線９４Ｂを含む。
第２配線層９４Ａは、Ｚ方向において第１コイル２１と同じ位置に配置されている。つまり、第２配線層９４Ａは、第１配線層９３Ａよりも第１素子表面９２Ａ寄りに配置されている。第２配線層９４Ａは、平面視において第１コイル２１の第２端部２１Ｂから第１電極パッド５４Ｂに向けてＸ方向に延びている。
第２配線層９４Ａは、Ｚ方向において第１コイル２１と同じ位置に配置されている。つまり、第２配線層９４Ａは、第１配線層９３Ａよりも第１素子表面９２Ａ寄りに配置されている。第２配線層９４Ａは、平面視において第１コイル２１の第２端部２１Ｂから第１電極パッド５４Ｂに向けてＸ方向に延びている。
【0105】
第２接続配線９４Ｂは、第２配線層９４Ａと第１電極パッド５４Ｂとを電気的に接続している。第２接続配線９４Ｂは、平面視において第１電極パッド５４Ｂと第２配線層９４Ａとの双方と重なる位置に設けられている。第２接続配線９４Ｂは、Ｚ方向に延びるビアとして形成されている。第２配線層９４Ａおよび第２接続配線９４Ｂは、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。一例では、第２配線層９４Ａは、第１コイル２１と同じ材料によって形成されていてよい。一例では、第２接続配線９４Ｂは、第１コイル２１とは異なる材料によって形成されていてよい。
【0106】
図４に示すように、第１ユニット９０は、第４コイル２４の第１端部２４Ａに接続された第３接続部９５と、第４コイル２４の第２端部２４Ｂに接続された第４接続部９６と、を含む。なお、以下の説明において、図４に示すトランス１５Ａの第４コイル２４に対応する２つの第２電極パッド５５を「第２電極パッド５５Ａ」および「第２電極パッド５５Ｂ」と称する。
【0107】
第３接続部９５は、第２電極パッド５５Ａに接続されている。つまり、第３接続部９５は、第４コイル２４の第１端部２４Ａと第２電極パッド５５Ａとを電気的に接続している。第３接続部９５は、第１素子絶縁層９２に埋め込まれている。つまり、第４コイル２４と第２電極パッド５５Ａとは、第１素子絶縁層９２内において互いに電気的に接続されている。
【0108】
図４～図６に示すように、第３接続部９５は、第３配線層９５Ａ、第３接続配線９５Ｂ、およびビア９５Ｃを含む。
図５および図６に示すように、第３配線層９５Ａは、Ｚ方向において第４コイル２４よりも第１素子裏面９２Ｂ寄りに配置されている。第３配線層９５Ａは、Ｚ方向において第４コイル２４と第１素子裏面９２Ｂとの間に配置されているともいえる。図４に示すように、第３配線層９５Ａは、平面視において第４コイル２４の第１端部２４ＡからＹ方向に延びる第１部分と、第１部分から第２電極パッド５５Ａに向けてＸ方向に延びる第２部分と、を含む。一例では、第１部分および第２部分は一体化されている。第２部分は、Ｘ方向において第４コイル２４の巻回部よりも外方に配置されている。
図５および図６に示すように、第３配線層９５Ａは、Ｚ方向において第４コイル２４よりも第１素子裏面９２Ｂ寄りに配置されている。第３配線層９５Ａは、Ｚ方向において第４コイル２４と第１素子裏面９２Ｂとの間に配置されているともいえる。図４に示すように、第３配線層９５Ａは、平面視において第４コイル２４の第１端部２４ＡからＹ方向に延びる第１部分と、第１部分から第２電極パッド５５Ａに向けてＸ方向に延びる第２部分と、を含む。一例では、第１部分および第２部分は一体化されている。第２部分は、Ｘ方向において第４コイル２４の巻回部よりも外方に配置されている。
【0109】
図６に示すように、第３接続配線９５Ｂは、第３配線層９５Ａと第２電極パッド５５Ａとを電気的に接続している。第３接続配線９５Ｂは、平面視において第２電極パッド５５Ａと第３配線層９５Ａとの双方と重なる位置に設けられている。第３接続配線９５Ｂは、Ｚ方向に延びるビアとして形成されている。図６に示す例では、第３接続配線９５Ｂは、第１ビア９５ＢＡ、中間配線層９５ＢＢ、および第２ビア９５ＢＣを含む。第１ビア９５ＢＡは、第３配線層９５Ａに接続されている。中間配線層９５ＢＢは、第１ビア９５ＢＡ上に形成されている。中間配線層９５ＢＢは、第１ビア９５ＢＡに接続されている。第２ビア９５ＢＣは、中間配線層９５ＢＢ上に形成されている。第２ビア９５ＢＣは、第２電極パッド５５Ａと中間配線層９５ＢＢとを接続している。第２ビア９５ＢＣのＺ方向の長さは、第１ビア９５ＢＡのＺ方向の長さよりも長い。
【0110】
図５に示すように、ビア９５Ｃは、第３配線層９５Ａと第４コイル２４の第１端部２４Ａとを電気的に接続している。ビア９５Ｃは、平面視において第４コイル２４の第１端部２４Ａと第３配線層９５Ａとの双方と重なる位置に配置されている。第３配線層９５Ａ、第３接続配線９５Ｂ、およびビア９５Ｃは、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。一例では、第３配線層９５Ａは、第４コイル２４と同じ材料によって形成されていてよい。一例では、第３接続配線９５Ｂおよびビア９５Ｃは、第４コイル２４とは異なる材料によって形成されていてよい。
【0111】
図４に示すように、第４接続部９６は、第２電極パッド５５Ｂに接続されている。つまり、第４接続部９６は、第４コイル２４の第２端部２４Ｂと第２電極パッド５５Ｂとを電気的に接続している。第４接続部９６は、第１素子絶縁層９２に埋め込まれている。つまり、第４コイル２４と第２電極パッド５５Ｂとは、第１素子絶縁層９２内において互いに電気的に接続されている。
【0112】
図４および図５に示すように、第４接続部９６は、第４配線層９６Ａおよび第４接続配線９６Ｂを含む。
第４配線層９６Ａは、Ｚ方向において第４コイル２４と同じ位置に配置されている。つまり、第４配線層９６Ａは、第３配線層９５Ａよりも第１素子表面９２Ａ寄りに配置されている。第４配線層９６Ａは、平面視において第４コイル２４の第２端部２４Ｂから第２電極パッド５５Ｂに向けてＸ方向に延びている。
第４配線層９６Ａは、Ｚ方向において第４コイル２４と同じ位置に配置されている。つまり、第４配線層９６Ａは、第３配線層９５Ａよりも第１素子表面９２Ａ寄りに配置されている。第４配線層９６Ａは、平面視において第４コイル２４の第２端部２４Ｂから第２電極パッド５５Ｂに向けてＸ方向に延びている。
【0113】
第４接続配線９６Ｂは、第４配線層９６Ａと第２電極パッド５５Ｂとを電気的に接続している。第４接続配線９６Ｂは、平面視において第２電極パッド５５Ｂと第４配線層９６Ａとの双方と重なる位置に設けられている。第４接続配線９６Ｂは、Ｚ方向に延びるビアとして形成されている。第４配線層９６Ａおよび第４接続配線９６Ｂは、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。一例では、第４配線層９６Ａは、第４コイル２４と同じ材料によって形成されていてよい。一例では、第４接続配線９６Ｂは、第４コイル２４とは異なる材料によって形成されていてよい。
【0114】
図５および図６に示すように、第１素子絶縁層９２は、第１素子裏面９２Ｂから第１素子表面９２Ａに向けて凹む凹部１１０を有する。凹部１１０は、平面視においてＹ方向に沿って延びている。一例では、凹部１１０は、第１素子絶縁層９２の第１素子側面９２Ｅから第１素子側面９２Ｆまでにわたり形成されている。つまり、凹部１１０は、第１素子絶縁層９２のＹ方向の全体にわたり形成されている。
【0115】
凹部１１０は、第１素子絶縁層９２のうちＸ方向において互いに離隔した第１基板９１Ａと第２基板９１Ｂとの間の部分に形成されている。このため、Ｘ方向において、第１基板９１Ａおよび第２基板９１Ｂは、凹部１１０の両側に分散して配置されているといえる。
【0116】
Ｙ方向から視て、凹部１１０は、例えば矩形凹状に形成されている。凹部１１０は、Ｘ方向において対向配置された第１側面１１１および第２側面１１２と、第１側面１１１および第２側面１１２をＹ方向に繋ぐ底面１１３と、を有する。なお、Ｙ方向から視た凹部１１０の形状は任意に変更可能である。
【0117】
図６に示すように、第１側面１１１は、第２側面１１２に対して第１素子側面９２Ｃ寄りに位置している。一例では、第１側面１１１は、第１基板９１Ａの基板側面９１ＡＳと面一となるように形成されている。図６の例では、Ｙ方向から視て、第１側面１１１は、Ｚ方向に沿って延びている。
【0118】
第２側面１１２は、第１側面１１１に対して第１素子側面９２Ｄ寄りに位置している。一例では、第２側面１１２は、第２基板９１Ｂの基板側面９１ＢＳと面一となるように形成されている。図６の例では、Ｙ方向から視て、第２側面１１２は、Ｚ方向に沿って延びている。
【0119】
底面１１３は、Ｚ方向において第１素子絶縁層９２の第１素子表面９２Ａに対して第１素子裏面９２Ｂ寄りに位置している。つまり、凹部１１０によって第１素子絶縁層９２が２つの素子絶縁層に分離されていない。ここで、第１素子表面９２Ａは第２ユニット１００との接合面を形成するため、凹部１１０の底面１１３は、Ｚ方向において第１ユニット９０と第２ユニット１００との接合面よりも第１半導体基板９１寄りに形成されているといえる。一例では、底面１１３は、Ｚ方向において第１コイル２１および第４コイル２４に対して第１素子裏面９２Ｂ寄りに形成されている。
【0120】
なお、底面１１３のＺ方向の位置は任意に変更可能である。一例では、底面１１３は、Ｚ方向において第１コイル２１および第４コイル２４に対して第１素子表面９２Ａ寄りに形成されていてよい。
【0121】
第１素子裏面９２Ｂは、凹部１１０によって２つの素子裏面９２ＢＡ，９２ＢＢに分離されている。素子裏面９２ＢＡおよび素子裏面９２ＢＢは、Ｘ方向において互いに離隔して配置されている。素子裏面９２ＢＡは、第１素子裏面９２Ｂのうち凹部１１０よりも第１素子側面９２Ｃ寄りの部分を構成している。素子裏面９２ＢＢは、第１素子裏面９２Ｂのうち凹部１１０よりも第１素子側面９２Ｄ寄りの部分を構成している。
【0122】
素子裏面９２ＢＡには第１基板９１Ａが形成されている。一例では、第１基板９１Ａは、素子裏面９２ＢＡの全面にわたり接している。素子裏面９２ＢＢには第２基板９１Ｂが形成されている。一例では、第２基板９１Ｂは、素子裏面９２ＢＢの全面にわたり接している。
【0123】
（第２ユニット）
図３、図７～図９を参照して、第２ユニット１００の構成について説明する。
図７は、トランスチップ５０の第２ユニット１００の平面構造を示している。図８は、図７のＦ８－Ｆ８線で第２ユニット１００を切断した断面構造であり、トランス１５Ａの第２コイル２２および第３コイル２３と後述する第１接続部１０３との断面構造を主に示している。図９は、図７のＦ９－Ｆ９線で第２ユニット１００を切断した断面構造であり、トランス１５Ａの第２コイル２２および第３コイル２３と後述する第２接続部１０４との断面構造を主に示している。
図３、図７～図９を参照して、第２ユニット１００の構成について説明する。
図７は、トランスチップ５０の第２ユニット１００の平面構造を示している。図８は、図７のＦ８－Ｆ８線で第２ユニット１００を切断した断面構造であり、トランス１５Ａの第２コイル２２および第３コイル２３と後述する第１接続部１０３との断面構造を主に示している。図９は、図７のＦ９－Ｆ９線で第２ユニット１００を切断した断面構造であり、トランス１５Ａの第２コイル２２および第３コイル２３と後述する第２接続部１０４との断面構造を主に示している。
【0124】
図３に示すように、第２ユニット１００は、トランスチップ５０のうち第１ユニット９０に対して第１ダイパッド６１とは反対側に配置されたユニットである。第２ユニット１００は、第２半導体基板１０１と、第２半導体基板１０１に形成された第２素子絶縁層１０２と、を含む。
【0125】
第２半導体基板１０１は、トランスチップ５０の第２チップ表面５２を構成している。第２半導体基板１０１は、Ｚ方向を厚さ方向とする矩形板状に形成されている。第２半導体基板１０１は例えば第１半導体基板９１と同様に、Ｓｉを含む材料によって形成されている。第１実施形態では、第２半導体基板１０１は、Ｓｉ基板である。なお、第２半導体基板１０１は、ワイドバンドギャップ半導体または化合物半導体が用いられてもよい。また、第２半導体基板１０１は、ガラスまたはアルミナ等のセラミックを含む材料によって形成された絶縁基板が用いられてよい。
【0126】
図７に示すように、第２素子絶縁層１０２は、平面視においてＸ方向が短手方向となり、Ｙ方向が長手方向となる矩形状に形成されている。第２素子絶縁層１０２は、４つの第２素子側面１０２Ｃ～１０２Ｆを含む。第２素子側面１０２Ｃ，１０２Ｄは、第２素子絶縁層１０２のＸ方向の両端面を構成している。第２素子側面１０２Ｅ，１０２Ｆは、第２素子絶縁層１０２のＹ方向の両端面を構成している。Ｘ方向において、第２素子側面１０２Ｃは図２の封止樹脂８０の樹脂側面８２寄りの側面であり、第２素子側面１０２Ｄは樹脂側面８１寄りの側面である。Ｙ方向において、第２素子側面１０２Ｅは封止樹脂８０の樹脂側面８３寄りの側面であり、第２素子側面１０２Ｆは樹脂側面８４寄りの側面である。なお、平面視における第２素子絶縁層１０２の形状は任意に変更可能である。一例では、第２素子絶縁層１０２は、平面視においてＸ方向が長手方向となり、Ｙ方向が短手方向となる矩形状に形成されていてもよい。
【0127】
第２ユニット１００は、トランス１５Ａ，１５Ｂの第２コイル２２および第３コイル２３を含む。より詳細には、第２素子絶縁層１０２内には、トランス１５Ａ，１５Ｂの第２コイル２２および第３コイル２３が設けられている。
【0128】
トランス１５Ａの第２コイル２２およびトランス１５Ｂの第２コイル２２は、Ｘ方向において互いに同じ位置であってＹ方向において互いに離隔して配列されている。トランス１５Ａの第２コイル２２は、トランス１５Ｂの第２コイル２２よりも第２素子側面１０２Ｆ寄りに配置されている。また、これら第２コイル２２は、Ｘ方向において第２素子絶縁層１０２の中央よりも第２素子側面１０２Ｃ寄りに配置されている。
【0129】
トランス１５Ａの第３コイル２３およびトランス１５Ｂの第３コイル２３は、Ｘ方向において互いに同じ位置であってＹ方向において互いに離隔して配列されている。トランス１５Ａの第３コイル２３は、トランス１５Ｂの第３コイル２３よりも第２素子側面１０２Ｆ寄りに配置されている。また、これら第３コイル２３は、Ｘ方向において第２素子絶縁層１０２の中央よりも第２素子側面１０２Ｄ寄りに配置されている。トランス１５Ａの第３コイル２３は、トランス１５Ａの第２コイル２２とＹ方向において同じ位置に配置されている。トランス１５Ｂの第３コイル２３は、トランス１５Ｂの第２コイル２２とＹ方向において同じ位置に配置されている。一例では、平面視において、第２コイル２２と第３コイル２３とのＸ方向の間の距離ＤＸ２は、トランス１５Ａの第２コイル２２とトランス１５Ｂの第２コイル２２とのＹ方向の間の距離ＤＹ２よりも大きい。また距離ＤＸ２は、トランス１５Ａの第３コイル２３とトランス１５Ｂの第３コイル２３とのＹ方向の間の距離ＤＹ３よりも大きい。なお、距離ＤＸ２，ＤＹ２，ＤＹ３は、個別に任意に変更可能である。
【0130】
図８に示すように、第２素子絶縁層１０２は、複数の第１絶縁膜１０２Ｐおよび複数の第２絶縁膜１０２Ｑを含む。複数の第１絶縁膜１０２Ｐおよび複数の第２絶縁膜１０２Ｑは、Ｚ方向において１つずつ交互に積層されている。このため、Ｚ方向は、第２素子絶縁層１０２の厚さ方向であるともいえる。
【0131】
第１絶縁膜１０２Ｐは、エッチングストッパ膜であり、例えばＳｉＮ、ＳｉＣ、ＳｉＣＮのうち少なくとも１つを含む材料によって形成されている。また、第１絶縁膜１０２Ｐは、例えばＣｕの拡散防止の機能を有してよい。つまり、第１絶縁膜１０２Ｐは、Ｃｕの拡散防止膜であってよい。
【0132】
第２絶縁膜１０２Ｑは、層間絶縁膜であり、例えばＳｉＯ２を含む材料によって形成された酸化膜である。第２絶縁膜１０２Ｑは、第１絶縁膜１０２Ｐよりも厚い膜厚を有する。一例では、第２絶縁膜１０２Ｑは、第１素子絶縁層９２の第２絶縁膜９２Ｑ（図５参照）と同じ膜厚を有してよい。一例では、第１絶縁膜１０２Ｐは、第１素子絶縁層９２の第１絶縁膜９２Ｐ（図５参照）と同じ膜厚を有してよい。第１絶縁膜１０２Ｐは、例えば５０ｎｍ以上１０００ｎｍ未満の膜厚を有する。第２絶縁膜１０２Ｑは、例えば５００ｎｍ以上５０００ｎｍ以下の膜厚を有する。第１実施形態では、第１絶縁膜１０２Ｐは３００ｎｍ程度の膜厚を有し、第２絶縁膜１０２Ｑは２０００ｎｍ程度の膜厚を有する。また、一例では、第１絶縁膜１０２Ｐの数は第１素子絶縁層９２の第１絶縁膜９２Ｐの数と同じであってよい。第２絶縁膜１０２Ｑの数は第１素子絶縁層９２の第２絶縁膜９２Ｑと同じであってよい。このように、複数の第１絶縁膜１０２Ｐおよび複数の第２絶縁膜１０２Ｑの積層体である絶縁体１０２Ｒの厚さは、絶縁体９２Ｒ（図５参照）の厚さと等しくてよい。なお、図面を容易に理解するため、図面における第１絶縁膜１０２Ｐの膜厚と第２絶縁膜１０２Ｑの膜厚との比率は、実際の第１絶縁膜１０２Ｐの膜厚と第２絶縁膜１０２Ｑの膜厚との比率とは異なる。
【0133】
第２素子絶縁層１０２は、Ｚ方向において互いに反対側を向く第２素子表面１０２Ａおよび第２素子裏面１０２Ｂを有する。第２素子表面１０２Ａは、トランスチップ５０のチップ裏面５３（図３参照）と同じ側を向いている。第２素子裏面１０２Ｂは、トランスチップ５０の第１チップ表面５１および第２チップ表面５２（ともに図３参照）と同じ側を向いている。第２素子裏面１０２Ｂは第２半導体基板１０１に接している。一例では、第２素子裏面１０２Ｂは第２絶縁膜１０２Ｑによって構成されている。
【0134】
第２素子絶縁層１０２は、第２素子表面１０２Ａの側に形成された保護層１０２Ｇおよびパッシベーション層１０２Ｈを含む。
保護層１０２Ｇは、絶縁体１０２Ｒを保護する膜である。保護層１０２Ｇは、絶縁体１０２Ｒ上に形成されている。保護層１０２Ｇは、例えばＳｉＯ２を含む材料によって形成されている。一例では、保護層１０２Ｇは、平面視において絶縁体１０２Ｒの全面にわたり形成されている。
保護層１０２Ｇは、絶縁体１０２Ｒを保護する膜である。保護層１０２Ｇは、絶縁体１０２Ｒ上に形成されている。保護層１０２Ｇは、例えばＳｉＯ２を含む材料によって形成されている。一例では、保護層１０２Ｇは、平面視において絶縁体１０２Ｒの全面にわたり形成されている。
【0135】
パッシベーション層１０２Ｈは、第２ユニット１００の表面保護膜である。パッシベーション層１０２Ｈは、保護層１０２Ｇ上に形成されている。パッシベーション層１０２Ｈは、例えばＳｉＮ、ＳｉＯ２のうち少なくとも１つを含む材料によって形成されている。パッシベーション層１０２Ｈは、例えばＳｉＯ２を含む材料によって形成されている。一例では、パッシベーション層１０２Ｈは、平面視において保護層１０２Ｇの全面にわたり形成されている。
【0136】
第２コイル２２は、Ｚ方向において第２素子絶縁層１０２の第２素子表面１０２Ａから離隔した位置で第２素子絶縁層１０２に埋め込まれている。また、第２コイル２２は、Ｚ方向において第２素子裏面１０２Ｂから離隔した位置に配置されている。つまり、第２コイル２２は、第２素子絶縁層１０２から露出していない。図８に示す例では、第２コイル２２は、Ｚ方向において第２素子絶縁層１０２の第２素子表面１０２Ａよりも第２素子裏面１０２Ｂ寄りに配置されている。換言すると、第２コイル２２と第２素子表面１０２ＡとのＺ方向の間の距離ＤＢ１は、第２コイル２２と第２素子裏面１０２ＢとのＺ方向の間の距離ＤＢ２よりも大きい。第２コイル２２は、Ｚ方向において第２素子表面１０２Ａよりも第２半導体基板１０１寄りに配置されているともいえる。一例では、距離ＤＢ１は、距離ＤＢ２の３倍以下であってよい。一例では、距離ＤＢ１は、距離ＤＢ２の２倍以下であってよい。なお、距離ＤＢ１と距離ＤＢ２との関係は任意に変更可能である。一例では、距離ＤＢ１は、距離ＤＢ２の２倍よりも大きくてもよい。
【0137】
図７に示すように、第２コイル２２は、平面視において渦巻き状に形成されている。第２コイル２２は、第１端部２２Ａおよび第２端部２２Ｂを含む。第１端部２２Ａは、平面視において第２コイル２２の巻回部の内方の端部を構成している。第２端部２２Ｂは、平面視において第２コイル２２の巻回部の外方の端部を構成している。一例では、第２コイル２２の巻回数は、第１コイル２１（図４参照）の巻回数と同じである。一例では、第２コイル２２の巻回数は、第４コイル２４（図４参照）の巻回数と同じである。なお、第２コイル２２の巻回数は、トランスチップ５０の電気的特性に応じて任意に変更可能である。
【0138】
図８に示すように、第３コイル２３は、Ｚ方向において第２素子絶縁層１０２の第２素子表面１０２Ａから離隔した位置で第２素子絶縁層１０２に埋め込まれている。また、第３コイル２３は、Ｚ方向において第２素子裏面１０２Ｂから離隔した位置に配置されている。つまり、第３コイル２３は、第２素子絶縁層１０２から露出していない。図８に示す例では、第３コイル２３は、Ｚ方向において第２素子絶縁層１０２の第２素子表面１０２Ａよりも第２素子裏面１０２Ｂ寄りに配置されている。換言すると、第３コイル２３と第２素子表面１０２ＡとのＺ方向の間の距離ＤＢ３は、第３コイル２３と第２素子裏面１０２ＢとのＺ方向の間の距離ＤＢ４よりも大きい。第３コイル２３は、Ｚ方向において第２素子表面１０２Ａよりも第２半導体基板１０１寄りに配置されているともいえる。一例では、距離ＤＢ３は、距離ＤＢ４の３倍以下であってよい。一例では、距離ＤＢ３は、距離ＤＢ４の２倍以下であってよい。なお、距離ＤＢ３と距離ＤＢ４との関係は任意に変更可能である。一例では、距離ＤＢ３は、距離ＤＢ４の２倍よりも大きくてもよい。このように、第３コイル２３は、Ｚ方向において第２コイル２２と同じ位置に配置されている。なお、距離ＤＢ３，ＤＢ４を変更することによって、第３コイル２３がＺ方向において第２コイル２２と異なる位置に配置されていてもよい。
【0139】
図７に示すように、第３コイル２３は、平面視において渦巻き状に形成されている。第３コイル２３は、第１端部２３Ａおよび第２端部２３Ｂを含む。第１端部２３Ａは、平面視において第３コイル２３の巻回部の内方の端部を構成している。第２端部２３Ｂは、平面視において第３コイル２３の巻回部の外方の端部を構成している。なお、第３コイル２３の巻回数は、例えば第２コイル２２の巻回数と同じである。また、第３コイル２３の巻回数は、トランスチップ５０の電気的特性に応じて任意に変更可能である。
【0140】
第２コイル２２および第３コイル２３は、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。一例では、第２コイル２２および第３コイル２３は、Ｃｕを含む材料によって形成されている。つまり、第２コイル２２および第３コイル２３は、第１コイル２１（図４参照）と同じ材料によって形成されていてよい。なお、第２コイル２２および第３コイル２３を構成する材料は個別に任意に変更可能である。一例では、第２コイル２２は、第３コイル２３とは異なる材料によって形成されていてよい。第２コイル２２および第３コイル２３は、第１コイル２１および第４コイル２４とは異なる材料によって形成されていてもよい。
【0141】
図７～図９に示すように、第２ユニット１００は、第２コイル２２の第１端部２２Ａと第３コイル２３の第１端部２３Ａとを接続する第１接続部１０３と、第２コイル２２の第２端部２２Ｂと第３コイル２３の第２端部２３Ｂとを接続する第２接続部１０４と、を含む。
【0142】
第１接続部１０３および第２接続部１０４は、第２素子絶縁層１０２内に設けられている。つまり、第１接続部１０３および第２接続部１０４によって、第２コイル２２および第３コイル２３は、第２素子絶縁層１０２内において互いに電気的に接続されている。このように、第１実施形態では、第２コイル２２、第３コイル２３、第１接続部１０３、および第２接続部１０４は、電気的にフローティング状態となる。
【0143】
図８に示すように、第１接続部１０３は、第１配線層１０３Ａ、ビア１０３Ｂ、およびビア１０３Ｃを含む。
第１配線層１０３Ａは、Ｚ方向において第２コイル２２および第３コイル２３よりも第２素子裏面１０２Ｂ寄りに配置されている。第１配線層１０３Ａは、Ｚ方向において第２コイル２２および第３コイル２３と第２素子裏面１０２Ｂとの間に配置されているともいえる。図７に示すように、第１配線層１０３Ａは、平面視においてＸ方向に延びている。また、第１配線層１０３Ａは、平面視において第２コイル２２の巻回部および第３コイル２３の巻回部の双方を跨ぐように延びている。
第１配線層１０３Ａは、Ｚ方向において第２コイル２２および第３コイル２３よりも第２素子裏面１０２Ｂ寄りに配置されている。第１配線層１０３Ａは、Ｚ方向において第２コイル２２および第３コイル２３と第２素子裏面１０２Ｂとの間に配置されているともいえる。図７に示すように、第１配線層１０３Ａは、平面視においてＸ方向に延びている。また、第１配線層１０３Ａは、平面視において第２コイル２２の巻回部および第３コイル２３の巻回部の双方を跨ぐように延びている。
【0144】
図８に示すように、ビア１０３Ｂは、第１配線層１０３Ａと第２コイル２２の第１端部２２Ａとを電気的に接続している。ビア１０３Ｂは、平面視において第１端部２２Ａと第１配線層１０３Ａとの双方と重なる位置に設けられている。
【0145】
ビア１０３Ｃは、第１配線層１０３Ａと第３コイル２３の第１端部２３Ａとを電気的に接続している。ビア１０３Ｃは、平面視において第１端部２３Ａと第１配線層１０３Ａとの双方と重なる位置に設けられている。第１配線層１０３Ａ、ビア１０３Ｂ、およびビア１０３Ｃは、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。一例では、第１配線層１０３Ａは、第２コイル２２および第３コイル２３と同じ材料によって形成されていてよい。一例では、ビア１０３Ｂおよびビア１０３Ｃは、第２コイル２２および第３コイル２３とは異なる材料によって形成されていてよい。
【0146】
図７に示すように、第２接続部１０４は、第２コイル２２の第２端部２２Ｂと第３コイル２３の第２端部２３Ｂとを接続している。平面視において、第２接続部１０４は、Ｘ方向に延びている。図９に示すように、第２接続部１０４は、Ｚ方向において第２コイル２２および第３コイル２３と同じ位置に配置されている。
【0147】
第２接続部１０４は、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。一例では、第２接続部１０４は、第２コイル２２および第３コイル２３と同じ材料によって形成されていてよい。一例では、第２接続部１０４は、第２コイル２２および第３コイル２３とは異なる材料によって形成されていてよい。
【0148】
（トランスチップ）
図１０～図１４を参照して、トランスチップ５０の構成について説明する。
図１０は、第１ユニット９０と第２ユニット１００とを接合する過程を示す模式的な断面構造を示している。図１１は、トランスチップ５０の平面構造を示している。図１２は、図１１のＦ１２－Ｆ１２線でトランスチップ５０を切断した断面構造であり、トランス１５Ａの第１～第４コイル２１～２４の断面構造を主に示している。図１３は、図１１のＦ１３－Ｆ１３線でトランスチップ５０を切断した断面構造であり、トランス１５Ａの第１接続部９３，１０３の断面構造を主に示している。図１４は、図１１のＦ１４－Ｆ１４線でトランスチップ５０を切断した断面構造であり、図１２とは異なる方向のトランス１５Ａの第１コイル２１および第２コイル２２の断面構造を主に示している。
図１０～図１４を参照して、トランスチップ５０の構成について説明する。
図１０は、第１ユニット９０と第２ユニット１００とを接合する過程を示す模式的な断面構造を示している。図１１は、トランスチップ５０の平面構造を示している。図１２は、図１１のＦ１２－Ｆ１２線でトランスチップ５０を切断した断面構造であり、トランス１５Ａの第１～第４コイル２１～２４の断面構造を主に示している。図１３は、図１１のＦ１３－Ｆ１３線でトランスチップ５０を切断した断面構造であり、トランス１５Ａの第１接続部９３，１０３の断面構造を主に示している。図１４は、図１１のＦ１４－Ｆ１４線でトランスチップ５０を切断した断面構造であり、図１２とは異なる方向のトランス１５Ａの第１コイル２１および第２コイル２２の断面構造を主に示している。
【0149】
図１０に示すように、第２ユニット１００は、第２素子絶縁層１０２の第２素子表面１０２Ａが第１ユニット９０の第１素子絶縁層９２の第１素子表面９２Ａと対面するように配置されている。このため、第２ユニット１００の第２半導体基板１０１は、Ｚ方向において第２素子絶縁層１０２に第２素子表面１０２Ａは、例えば第２ユニット１００における第１ユニット９０との接合面を構成している。第２素子表面１０２Ａと対向する第１ユニット９０の第１素子表面９２Ａは、第１ユニット９０における第２ユニット１００との接合面を構成している。また、第２半導体基板１０１は、第２素子絶縁層１０２に対して第１ユニット９０とは反対側に配置されている。このため、第２半導体基板１０１は、トランスチップ５０の第２チップ表面５２を構成している。
【0150】
図１２に示すように、第２ユニット１００が第１ユニット９０に接合された状態（以下、「ユニット接合状態」という）において、第２素子絶縁層１０２の第２素子表面１０２Ａは、第１素子絶縁層９２の第１素子表面９２Ａと接している。一例では、第２素子表面１０２Ａは、その全面にわたり第１素子表面９２Ａと接している。ユニット接合状態において、第１ユニット９０と第２ユニット１００とは、第１素子表面９２Ａと第２素子表面１０２Ａとが互いに直接接しているとともに、互いに接合されている。
【0151】
図１１および図１２に示すとおり、平面視において第２ユニット１００は第１ユニット９０よりも小さい。より詳細には、平面視において第２ユニット１００のＸ方向の寸法は第１ユニット９０のＸ方向の寸法よりも小さく、第２ユニット１００のＹ方向の寸法は第１ユニット９０のＹ方向の寸法よりも小さい。そして、平面視において第２ユニット１００は、第１ユニット９０のＸ方向およびＹ方向の中央に配置されている。このため、第１素子絶縁層９２の第１素子表面９２Ａは、平面視において第２ユニット１００の周囲を囲む矩形枠状の露出領域を含む。この露出領域は、トランスチップ５０の第１チップ表面５１を構成している。
【0152】
図１１に示すように、平面視において、第１電極パッド５４および第２電極パッド５５は、第２ユニット１００とは異なる位置に設けられている。より詳細には、平面視において、第１電極パッド５４は、第２ユニット１００よりも第１素子側面９２Ｃ寄りに配置されている。平面視において、第２電極パッド５５は、第２ユニット１００よりも第１素子側面９２Ｄ寄りに配置されている。
【0153】
図１２に示すように、ユニット接合状態において、第１コイル２１と第２コイル２２とがＺ方向において対向配置されている。一例では、第１コイル２１と第１素子表面９２ＡとのＺ方向の間の距離ＤＡ１は、第２コイル２２と第２素子表面１０２ＡとのＺ方向の間の距離ＤＢ１と等しい。ここで、距離ＤＡ１と距離ＤＢ１との差が例えば距離ＤＡ１の１０％以内であれば、距離ＤＡ１が距離ＤＢ１と等しいといえる。なお、距離ＤＡ１，ＤＢ１はそれぞれ任意に変更可能である。一例では、距離ＤＡ１が距離ＤＢ１よりも大きくてもよい。また一例では、距離ＤＢ１が距離ＤＡ１よりも大きくてもよい。
【0154】
ユニット接合状態において、第３コイル２３と第４コイル２４とがＺ方向において対向配置されている。一例では、第３コイル２３と第２素子表面１０２ＡとのＺ方向の間の距離ＤＢ３は、第４コイル２４と第１素子表面９２ＡとのＺ方向の間の距離ＤＡ３と等しい。ここで、距離ＤＡ３と距離ＤＢ３との差が例えば距離ＤＡ３の１０％以内であれば、距離ＤＡ３が距離ＤＢ３と等しいといえる。なお、距離ＤＡ３，ＤＢ３はそれぞれ任意に変更可能である。一例では、距離ＤＡ３が距離ＤＢ３よりも大きくてもよい。また一例では、距離ＤＢ３が距離ＤＡ３よりも大きくてもよい。
【0155】
図１３および図１４に示すように、第１ユニット９０における第１接続部９３の第１配線層９３Ａは、Ｚ方向において第１コイル２１に対して第２コイル２２とは反対側に配置されている。第２ユニット１００における第１接続部１０３の第１配線層１０３Ａは、Ｚ方向において第２コイル２２に対して第１コイル２１とは反対側に配置されている。このため、第１配線層９３Ａと第１配線層１０３ＡとのＺ方向の間の距離は、第１コイル２１と第２コイル２２とのＺ方向の間の距離（ＤＡ１＋ＤＢ１）よりも大きくなる。また、図１２に示すように、第１ユニット９０における第３接続部９５の第３配線層９５Ａは、Ｚ方向において第４コイル２４に対して第３コイル２３とは反対側に配置されている。このため、第３配線層９５Ａと第１配線層１０３ＡとのＺ方向の間の距離は、第３コイル２３と第４コイル２４とのＺ方向の間の距離（ＤＡ３＋ＤＢ３）よりも大きくなる。
【0156】
第１ユニット９０における第２接続部９４の第２配線層９４Ａは、Ｚ方向において第１コイル２１と同じ位置に配置されている。第２ユニット１００における第２接続部１０４は、Ｚ方向において第２コイル２２と同じ位置に配置されている。このため、第２配線層９４Ａと第２接続部１０４とのＺ方向の間の距離は、第１コイル２１と第２コイル２２とのＺ方向の間の距離（ＤＡ１＋ＤＢ１）と等しい。また、第１ユニット９０における第４接続部９６の第４配線層９６Ａは、Ｚ方向において第４コイル２４と同じ位置に配置されている。このため、第４配線層９６Ａと第２接続部１０４とのＺ方向の間の距離は、第３コイル２３と第４コイル２４とのＺ方向の間の距離（ＤＡ３＋ＤＢ３）と等しい。
【0157】
第１コイル２１と第４コイル２４とのＸ方向の間の距離ＤＸ１（図４参照）は、第１コイル２１と第２コイル２２とのＺ方向の間の距離（ＤＡ１＋ＤＢ１）よりも大きい。距離ＤＸ１は、第３コイル２３と第４コイル２４とのＺ方向の間の距離（ＤＡ３＋ＤＢ３）よりも大きい。
【0158】
このように、耐圧が関係する第１～第４コイル２１～２４、第１接続部９３，１０３、第２接続部９４，１０４、第３接続部９５、および第４接続部９６のうち最も距離が短くなるのは、第１コイル２１と第２コイル２２とのＺ方向の間の距離（ＤＡ１＋ＤＢ１）と、第３コイル２３と第４コイル２４とのＺ方向の間の距離（ＤＡ３＋ＤＢ３）と、第２配線層９４Ａと第２接続部１０４とのＺ方向の間の距離と、第４配線層９６Ａと第２接続部１０４とのＺ方向の間の距離とになる。つまり、トランスチップ５０の耐圧は、第１コイル２１と第２コイル２２とのＺ方向の間の距離（ＤＡ１＋ＤＢ１）と、第３コイル２３と第４コイル２４とのＺ方向の間の距離（ＤＡ３＋ＤＢ３）と、第２配線層９４Ａと第２接続部１０４のＺ方向の間の距離と、第４配線層９６Ａと第２接続部１０４とのＺ方向の間の距離とに応じて決められる。
【0159】
ユニット接合状態において、第１ユニット９０の第１素子絶縁層９２の第１素子裏面９２Ｂに形成された第１基板９１Ａは、平面視において第１コイル２１および第２ユニット１００の第２コイル２２と重なる位置に配置されている。ユニット接合状態において、第１素子絶縁層９２の第１素子裏面９２Ｂに形成された第２基板９１Ｂは、平面視において第４コイル２４および第２ユニット１００の第３コイル２３と重なる位置に配置されている。
【0160】
第１基板９１Ａと第２基板９１ＢとのＸ方向の間の距離ＤＸＢは、第１コイル２１と第２コイル２２とのＺ方向の間の距離（ＤＡ１＋ＤＢ１）よりも大きい。また距離ＤＸＢは、第３コイル２３と第４コイル２４とのＺ方向の間の距離（ＤＡ３＋ＤＢ３）よりも大きい。一例では、距離ＤＸＢは、数百μｍ程度である。一方、第１コイル２１と第２コイル２２とのＺ方向の間の距離（ＤＡ１＋ＤＢ１）および第３コイル２３と第４コイル２４とのＺ方向の間の距離（ＤＡ３＋ＤＢ３）の各々は、数十μｍ程度である。このように、距離ＤＸＢは、第１コイル２１と第２コイル２２とのＺ方向の間の距離（ＤＡ１＋ＤＢ１）および第３コイル２３と第４コイル２４とのＺ方向の間の距離（ＤＡ３＋ＤＢ３）の各々よりも１桁程度大きくなる。
【0161】
凹部１１０の幅ＷＲ（図１３参照）は、第１コイル２１と第２コイル２２とのＺ方向の間の距離（ＤＡ１＋ＤＢ１）よりも大きい。凹部１１０の幅ＷＲは、第３コイル２３と第４コイル２４とのＺ方向の間の距離（ＤＡ３＋ＤＢ３）よりも大きい。一例では、凹部１１０の幅ＷＲは、第１基板９１Ａと第２基板９１ＢとのＸ方向の間の距離ＤＸＢと等しい。ここで、凹部１１０の幅ＷＲは、凹部１１０のＸ方向の寸法、つまり凹部１１０の第１側面１１１と第２側面１１２とのＺ方向の間の距離として定義することができる。また、凹部１１０の幅ＷＲと距離ＤＸＢとの差が例えば距離ＤＸＢの１０％以内であれば、凹部１１０の幅ＷＲが距離ＤＸＢと等しいといえる。
【0162】
また、凹部１１０の深さＨＲは、凹部１１０の幅ＷＲよりも小さい。また、図１３に示す例では、凹部１１０の深さＨＲは、第１半導体基板９１の厚さよりも小さい。
図３に示す信号伝達装置１０においては、凹部１１０内には、封止樹脂８０が充填される。つまり、凹部１１０の第１側面１１１、第２側面１１２、および底面１１３は、封止樹脂８０と接している。
図３に示す信号伝達装置１０においては、凹部１１０内には、封止樹脂８０が充填される。つまり、凹部１１０の第１側面１１１、第２側面１１２、および底面１１３は、封止樹脂８０と接している。
【0163】
【0164】
図１５に示すように、トランスチップ５０の製造方法は、第１半導体ウエハ８００および第２半導体ウエハ９００を用意する工程を含む。第１半導体ウエハ８００は、複数の第１ユニット９０が形成されたウエハである。第１半導体ウエハ８００としては、例えばＳｉウエハが用いられる。第２半導体ウエハ９００は、複数の第２ユニット１００が形成されたウエハである。第２半導体ウエハ９００としては、例えばＳｉウエハが用いられる。
【0165】
続いて、トランスチップ５０の製造方法は、第２半導体ウエハ９００を個片化する工程を含む。一例では、ダイシング加工によって第２半導体ウエハ９００が切断される。より詳細には、第２半導体ウエハ９００は、ダイシングテープ９１０上に配置される。続いて、ダイシングブレード９２０によって第２半導体ウエハ９００が切断される。これにより、複数の第２ユニット１００が製造される。
【0166】
続いて、トランスチップ５０の製造方法は、複数の第２ユニット１００を第１半導体ウエハ８００に接合する工程を含む。より詳細には、この工程では、第２ユニット１００は、第１半導体ウエハ８００のうち第１ユニット９０が形成された領域に接合される。第２ユニット１００は、第２ユニット１００の第２素子表面１０２Ａ（図１２参照）と第１ユニット９０の第１素子表面９２Ａ（図１２参照）とが互いに直接接するように配置される。そして、第２ユニット１００の第２素子表面１０２Ａと第１ユニット９０の第１素子表面９２Ａとが互いに接合される。
【0167】
続いて、トランスチップ５０の製造方法は、第１半導体ウエハ８００に凹部１１０（図１２参照）を形成する工程を含む。凹部１１０は、例えばダイシング加工によって形成される。ダイシング加工としては、ダイシングブレードまたはレーザを用いることができる。なお、凹部１１０を形成する工程は、複数の第２ユニット１００を第１半導体ウエハ８００に接合する工程よりも前に実施されてもよい。
【0168】
続いて、トランスチップ５０の製造方法は、第１半導体ウエハ８００を個片化する工程を含む。一例では、ダイシング加工によって第１半導体ウエハ８００が切断される。以上の工程を経て、トランスチップ５０が製造される。
【0169】
［作用］
第１実施形態のトランスチップ５０の作用について説明する。
従来から基板を構成するＳｉウエハ上に素子絶縁層が形成された後、ダイシング加工を用いて個片化されることによって複数の半導体チップ（第１実施形態ではトランスチップ５０）が製造される方法が知られている。この方法では、Ｓｉウエハ上の素子絶縁層の厚さが厚くなると、Ｓｉウエハの反り量が増加してしまう。
第１実施形態のトランスチップ５０の作用について説明する。
従来から基板を構成するＳｉウエハ上に素子絶縁層が形成された後、ダイシング加工を用いて個片化されることによって複数の半導体チップ（第１実施形態ではトランスチップ５０）が製造される方法が知られている。この方法では、Ｓｉウエハ上の素子絶縁層の厚さが厚くなると、Ｓｉウエハの反り量が増加してしまう。
【0170】
一方、トランスチップの絶縁耐圧の向上を図るためには、第１コイルと第２コイルとのＺ方向の間の距離（第１実施形態では、距離ＤＡ１＋ＤＢ１）および第４コイルと第３コイルとのＺ方向の間の距離（第１実施形態では、距離ＤＡ３＋距離ＤＢ３）をそれぞれ大きくとる必要がある。しかし、Ｓｉウエハの反り量の増大の懸念から素子絶縁層を厚くすることが困難であるため、第１コイルと第２コイルとの間の距離および第４コイルと第３コイルとの間の距離をそれぞれ大きくとることができない。その結果、トランスチップの絶縁耐圧の向上には改善の余地がある。
【0171】
この点、第１実施形態では、トランスチップ５０は、第１素子絶縁層９２を含む第１ユニット９０と第２素子絶縁層１０２を含む第２ユニット１００とを互いに接合した構造である。より詳細には、第１ユニット９０は、Ｓｉウエハ（第１半導体ウエハ８００）によって形成された第１半導体基板９１および第１素子絶縁層９２に第１コイル２１が設けられている。第２ユニット１００は、Ｓｉウエハ（第２半導体ウエハ９００）によって形成された第２半導体基板１０１および第２素子絶縁層１０２に第２コイル２２が設けられている。そして、第１素子絶縁層９２と第２素子絶縁層１０２とが接合されているため、第１コイル２１と第２コイル２２とのＺ方向の間の素子絶縁層および第４コイル２４と第３コイル２３とのＺ方向の間の素子絶縁層の双方は、個別に形成された第１素子絶縁層９２と第２素子絶縁層１０２との貼り合わせによって構成されている。このため、第１素子絶縁層９２の厚さ（第１素子絶縁層９２の第１素子表面９２Ａと第１素子裏面９２ＢとのＺ方向の間の距離）および第２素子絶縁層１０２の厚さ（第２素子絶縁層１０２の第２素子表面１０２Ａと第２素子裏面１０２ＢとのＺ方向の間の距離）をそれぞれ過度に厚くしなくても、第１コイル２１と第２コイル２２とのＺ方向の間の距離（ＤＡ１＋ＤＢ１）および第４コイル２４と第３コイル２３とのＺ方向の間の距離（ＤＡ３＋ＤＢ３）をそれぞれ大きくとることができる。したがって、第１半導体ウエハ８００および第２半導体ウエハ９００の反り量が増大することを抑制しつつ、トランスチップ５０の絶縁耐圧の向上を図ることができる。
【0172】
［効果］
第１実施形態のトランスチップ５０および信号伝達装置１０によれば、以下の効果が得られる。
第１実施形態のトランスチップ５０および信号伝達装置１０によれば、以下の効果が得られる。
【0173】
（１－１）トランスチップ５０は、第１ユニット９０と、第１ユニット９０上に接合された第２ユニット１００と、を備える。第１ユニット９０は、第１半導体基板９１と、第２ユニット１００の側を向く第１素子表面９２Ａ、および第１素子表面９２Ａとは反対側の第１素子裏面９２Ｂを含み、第１素子裏面９２Ｂが第１半導体基板９１と接する第１素子絶縁層９２と、Ｚ方向において第１素子表面９２Ａから離隔した位置で第１素子絶縁層９２に埋め込まれ、Ｘ方向において互いに離隔して配列されるとともに互いに電気的に絶縁された第１コイル２１および第４コイル２４と、を含む。第２ユニット１００は、第２素子表面１０２Ａ、および第２素子表面１０２Ａとは反対側の第２素子裏面１０２Ｂを含む第２素子絶縁層１０２と、Ｚ方向において第２素子表面１０２Ａから離隔した位置で第２素子絶縁層１０２に埋め込まれ、Ｘ方向において互いに離隔して配列されるとともに互いに電気的に接続された第２コイル２２および第３コイル２３と、を含む。第２ユニット１００が第１ユニット９０の上に接合されたユニット接合状態において、第１コイル２１および第２コイル２２はＺ方向において対向配置されており、第３コイル２３および第４コイル２４はＺ方向において対向配置されている。第１半導体基板９１は、Ｘ方向において互いに離隔して配列された第１基板９１Ａおよび第２基板９１Ｂを含む。第１基板９１Ａは、平面視において第１コイル２１および第２コイル２２と重なる位置に配置されている。第２基板９１Ｂは、平面視において第３コイル２３および第４コイル２４と重なる位置に配置されている。
【0174】
この構成によれば、第１コイル２１と第２コイル２２とが対向配置され、第３コイル２３と第４コイル２４とが対向配置され、第２コイル２２と第３コイル２３とが電気的に接続されているため、第１コイル２１と第２コイル２２とが対向配置されたトランスチップの構成と比較して、トランスチップ５０の絶縁耐圧の向上を図ることができる。
【0175】
加えて、第１コイル２１と第２コイル２２とのＺ方向の間の素子絶縁層および第３コイル２３と第４コイル２４とのＺ方向の間の素子絶縁層の各々を第１素子絶縁層９２および第２素子絶縁層１０２のように、Ｚ方向において個別に形成することができる。そして、積層された第１素子絶縁層９２および第２素子絶縁層１０２によって形成された素子絶縁層内に第１～第４コイル２１～２４がそれぞれ設けられているため、第１コイル２１と第２コイル２２とのＺ方向の間の距離（ＤＡ１＋ＤＢ１）および第４コイル２４と第３コイル２３とのＺ方向の間の距離（ＤＡ３＋ＤＢ３）をそれぞれ大きくとることができる。したがって、トランスチップ５０の絶縁耐圧の向上を図ることができる。
【0176】
加えて、第１半導体基板９１の第１基板９１Ａおよび第２基板９１ＢがＸ方向において互いに離隔して配列されているため、第１半導体基板９１に起因して第１コイル２１と第１半導体基板９１との間の絶縁耐圧および第４コイル２４と第１半導体基板９１との間の絶縁耐圧がそれぞれ低下することを抑制できる。
【0177】
（１－２）第１素子絶縁層９２は、第１素子裏面９２Ｂから第１素子表面９２Ａに向けて凹む凹部１１０を有する。Ｘ方向において、第１基板９１Ａおよび第２基板９１Ｂは、凹部１１０の両側に分散して配置されている。凹部１１０の底面１１３は、Ｚ方向において第１ユニット９０と第２ユニット１００との接合面よりも第１半導体基板９１寄りに形成されている。
【0178】
この構成によれば、凹部１１０の底面１１３が第１素子絶縁層９２によって構成されているため、第１コイル２１と第４コイル２４とのＸ方向の間の絶縁耐圧の低下を抑制することができる。加えて、凹部１１０が第１ユニット９０と第２ユニット１００との接合面よりも第２半導体基板１０１寄りに形成された構成と比較して、第１ユニット９０と第２ユニット１００との接合強度の低下を抑制することができる。
【0179】
（１－３）凹部１１０の底面１１３は、Ｚ方向において第１コイル２１および第４コイル２４よりも第１素子裏面９２Ｂ寄りに形成されている。
この構成によれば、第１コイル２１と第４コイル２４とのＸ方向の間に第１素子絶縁層９２が介在するため、例えば第１コイル２１と第４コイル２４とのＸ方向の間に封止樹脂８０が介在する構成と比較して、第１コイル２１と第４コイル２４とのＸ方向の間の絶縁耐圧の低下を抑制することができる。
この構成によれば、第１コイル２１と第４コイル２４とのＸ方向の間に第１素子絶縁層９２が介在するため、例えば第１コイル２１と第４コイル２４とのＸ方向の間に封止樹脂８０が介在する構成と比較して、第１コイル２１と第４コイル２４とのＸ方向の間の絶縁耐圧の低下を抑制することができる。
【0180】
（１－４）凹部１１０の幅ＷＲは、Ｚ方向における第１コイル２１と第２コイル２２との間の距離（ＤＡ１＋ＤＢ１）よりも大きい。
この構成によれば、凹部１１０のＸ方向の両側に分散して配置された第１基板９１Ａと第２基板９１ＢとのＸ方向の間の距離がＺ方向における第１コイル２１と第２コイル２２との間の距離（ＤＡ１＋ＤＢ１）よりも大きくなる。したがって、第１基板９１Ａと第２基板９１Ｂとの間の絶縁耐圧に起因して、トランスチップ５０の絶縁耐圧が低下することを抑制することができる。
この構成によれば、凹部１１０のＸ方向の両側に分散して配置された第１基板９１Ａと第２基板９１ＢとのＸ方向の間の距離がＺ方向における第１コイル２１と第２コイル２２との間の距離（ＤＡ１＋ＤＢ１）よりも大きくなる。したがって、第１基板９１Ａと第２基板９１Ｂとの間の絶縁耐圧に起因して、トランスチップ５０の絶縁耐圧が低下することを抑制することができる。
【0181】
（１－５）第１コイル２１と第４コイル２４とのＸ方向の間の距離は、Ｚ方向における第１コイル２１と第２コイル２２との間の距離（ＤＡ１＋ＤＢ１）よりも大きい。
この構成によれば、第１コイル２１と第４コイル２４とのＸ方向の間の絶縁耐圧に起因して、トランスチップ５０の絶縁耐圧が低下することを抑制することができる。
この構成によれば、第１コイル２１と第４コイル２４とのＸ方向の間の絶縁耐圧に起因して、トランスチップ５０の絶縁耐圧が低下することを抑制することができる。
【0182】
（１－６）第１ユニット９０は、第１コイル２１と電気的に接続され、第１素子表面９２Ａから露出するように第１素子絶縁層９２に設けられた第１電極パッド５４と、第４コイル２４と電気的に接続され、第１素子表面９２Ａから露出するように第１素子絶縁層９２に設けられた第２電極パッド５５と、を含む。
【0183】
この構成によれば、第１電極パッド５４および第２電極パッド５５が第２ユニット１００に設けられる構成と比較して、第１コイル２１と第１電極パッド５４との間の導電経路の長さおよび第４コイル２４と第２電極パッド５５との間の導電経路の長さをそれぞれ短くすることができる。加えて、第１電極パッド５４および第２電極パッド５５の各々が第１素子絶縁層９２に設けられているため、例えば第１電極パッド５４および第２電極パッド５５が半導体基板を貫通するように設けられる構成と比較して、第１電極パッド５４および第２電極パッド５５をそれぞれ容易に形成することができる。
【0184】
（１－７）第２ユニット１００は、平面視において第１ユニット９０よりも小さく形成されている。ユニット接合状態において、第１電極パッド５４および第２電極パッド５５の双方は、平面視において第２ユニット１００とは異なる位置に設けられている。
【0185】
この構成によれば、第２ユニット１００が平面視において第１ユニット９０よりも小さく形成されているため、第２ユニット１００に第１電極パッド５４および第２電極パッド５５を露出させるための形状を形成しなくても、第１電極パッド５４および第２電極パッド５５が第２ユニット１００とは異なる位置に配置されている。このため、第２ユニット１００の形状を矩形状等の簡素な形状とすることができる。したがって、第２ユニット１００の製造コストの低減を図ることができる。
【0186】
（１－８）第２コイル２２および第３コイル２３は、第２素子絶縁層１０２内において互いに電気的に接続されている。
この構成によれば、第２コイル２２および第３コイル２３が第２素子絶縁層１０２の外部で電気的に接続される構成と比較して、第２コイル２２と第３コイル２３との間の導電経路を短くすることができる。
この構成によれば、第２コイル２２および第３コイル２３が第２素子絶縁層１０２の外部で電気的に接続される構成と比較して、第２コイル２２と第３コイル２３との間の導電経路を短くすることができる。
【0187】
（１－９）信号伝達装置１０は、第１ダイパッド６１と、第１ダイパッド６１から離隔して配置された第２ダイパッド７１と、を備える。トランスチップ５０は、第１ダイパッド６１と第２ダイパッド７１との間を跨ぐように第１ダイパッド６１および第２ダイパッド７１の双方に配置されている。
【0188】
この構成によれば、第１基板９１Ａおよび第２基板９１Ｂと第１ダイパッド６１および第２ダイパッド７１との間の絶縁耐圧の低下を抑制することができる。したがって、信号伝達装置１０の絶縁耐圧の低下を抑制することができる。
【0189】
（１－１０）第１コイル２１および第４コイル２４は、Ｚ方向において第１素子絶縁層９２の第１素子表面９２Ａよりも第１素子裏面９２Ｂ寄りに配置されている。
この構成によれば、第１コイル２１と第２コイル２２とのＺ方向の間の距離および第４コイル２４と第３コイル２３とのＺ方向の間の距離をそれぞれ大きくとることができる。したがって、トランスチップ５０の絶縁耐圧の向上を図ることができる。
この構成によれば、第１コイル２１と第２コイル２２とのＺ方向の間の距離および第４コイル２４と第３コイル２３とのＺ方向の間の距離をそれぞれ大きくとることができる。したがって、トランスチップ５０の絶縁耐圧の向上を図ることができる。
【0190】
（１－１１）第２コイル２２および第３コイル２３は、Ｚ方向において第２素子絶縁層１０２の第２素子表面１０２Ａよりも第２素子裏面１０２Ｂ寄りに配置されている。
この構成によれば、第１コイル２１と第２コイル２２とのＺ方向の間の距離および第４コイル２４と第３コイル２３とのＺ方向の間の距離をそれぞれ大きくとることができる。したがって、トランスチップ５０の絶縁耐圧の向上を図ることができる。
この構成によれば、第１コイル２１と第２コイル２２とのＺ方向の間の距離および第４コイル２４と第３コイル２３とのＺ方向の間の距離をそれぞれ大きくとることができる。したがって、トランスチップ５０の絶縁耐圧の向上を図ることができる。
【0191】
＜第２実施形態＞
図１６を参照して、第２実施形態の信号伝達装置１０について説明する。第２実施形態の信号伝達装置１０では、第１実施形態の信号伝達装置１０と比較してトランスチップ５０の第１ユニット９０の構成が異なる。以下では、第１ユニット９０のうち第１実施形態と異なる構成について説明し、信号伝達装置１０の共通する構成要素には同一符号を付し、その説明を省略する。
図１６を参照して、第２実施形態の信号伝達装置１０について説明する。第２実施形態の信号伝達装置１０では、第１実施形態の信号伝達装置１０と比較してトランスチップ５０の第１ユニット９０の構成が異なる。以下では、第１ユニット９０のうち第１実施形態と異なる構成について説明し、信号伝達装置１０の共通する構成要素には同一符号を付し、その説明を省略する。
【0192】
図１６は、トランスチップ５０をＸＺ平面で切断した断面構造であり、主にトランス１５Ａの第１～第４コイル２１～２４を示している。
図１６に示すように、凹部１１０は、Ｚ方向において第１素子絶縁層９２の第１素子表面９２Ａまで達している。これにより、第１素子絶縁層９２は、凹部１１０によって分離されている。つまり、第１素子絶縁層９２は、Ｘ方向において互いに離隔して配列された第１絶縁層１１５および第２絶縁層１１６を含む。
図１６に示すように、凹部１１０は、Ｚ方向において第１素子絶縁層９２の第１素子表面９２Ａまで達している。これにより、第１素子絶縁層９２は、凹部１１０によって分離されている。つまり、第１素子絶縁層９２は、Ｘ方向において互いに離隔して配列された第１絶縁層１１５および第２絶縁層１１６を含む。
【0193】
第１絶縁層１１５は、第１基板９１Ａ上に形成されている。このため、第１絶縁層１１５は、トランス１５Ａ，１５Ｂの第１コイル２１を含む。より詳細には、第１絶縁層１１５は、トランス１５Ａ，１５Ｂの第１コイル２１に電気的に接続された第１電極パッド５４、第１接続部９３、および第２接続部９４を含む。
【0194】
第２絶縁層１１６は、第２基板９１Ｂ上に形成されている。このため、第２絶縁層１１６は、トランス１５Ａ，１５Ｂの第４コイル２４を含む。より詳細には、第２絶縁層１１６は、トランス１５Ａ，１５Ｂの第４コイル２４に電気的に接続された第２電極パッド５５、第３接続部９５、および第４接続部９６を含む。なお、第２実施形態の信号伝達装置１０によれば、第１実施形態の（１－１）および（１－４）～（１－１１）の効果と同様の効果が得られる。
【0195】
＜第３実施形態＞
図１７～図２０を参照して、第３実施形態の信号伝達装置１０について説明する。第３実施形態の信号伝達装置１０では、第１実施形態の信号伝達装置１０と比較してトランスチップ５０の構成が主に異なる。以下では、信号伝達装置１０の共通する構成要素には同一符号を付し、その説明を省略する。
図１７～図２０を参照して、第３実施形態の信号伝達装置１０について説明する。第３実施形態の信号伝達装置１０では、第１実施形態の信号伝達装置１０と比較してトランスチップ５０の構成が主に異なる。以下では、信号伝達装置１０の共通する構成要素には同一符号を付し、その説明を省略する。
【0196】
図１７は、第３実施形態の信号伝達装置１０の模式的な回路構成を示している。図１８は、第３実施形態の信号伝達装置１０の模式的な断面構造を示している。図１９は、第３実施形態のトランスチップ５０の模式的な平面構造を示している。図２０は、図１９のＦ２０－Ｆ２０線でトランスチップ５０を切断した模式的な断面構造を示している。
【0197】
図１７に示すように、第３実施形態の信号伝達装置１０では、第１実施形態と比較して、トランス１５Ａ，１５Ｂと１次側回路１３および２次側回路１４との電気的な接続構成が異なる。
【0198】
トランス１５Ａは、互いに直列に接続されたトランス１８Ａ，１９Ａを含む。トランス１５Ｂは、互いに直列に接続されたトランス１８Ｂ，１９Ｂを含む。トランス１８Ａ，１８Ｂは第２コイル２２および第１コイル２１を含み、トランス１９Ａ，１９Ｂは第４コイル２４および第３コイル２３を含む。
【0199】
トランス１５Ａ，１５Ｂの第２コイル２２は、１次側回路１３に電気的に接続されている。一例では、トランス１５Ａの第２コイル２２の第１端は１次側信号線１６Ａによって１次側回路１３に電気的に接続され、トランス１５Ａの第２コイル２２の第２端は１次側回路１３のグランドＧＮＤ１に電気的に接続されている。トランス１５Ｂの第２コイル２２の第１端は１次側信号線１６Ｂによって１次側回路１３に電気的に接続され、トランス１５Ｂの第２コイル２２の第２端は１次側回路１３のグランドＧＮＤ１に電気的に接続されている。したがって、トランス１５Ａ，１５Ｂの第２コイル２２の第２端の電位は、第１基準電位となる。第１基準電位は例えば０Ｖである。
【0200】
トランス１５Ａ，１５Ｂの第３コイル２３は、２次側回路１４に電気的に接続されている。一例では、トランス１５Ａの第３コイル２３の第１端は２次側信号線１７Ａによって２次側回路１４に電気的に接続され、トランス１５Ａの第３コイル２３の第２端は２次側回路１４のグランドＧＮＤ２に電気的に接続されている。トランス１５Ｂの第３コイル２３の第１端は２次側信号線１７Ｂによって２次側回路１４に電気的に接続され、トランス１５Ｂの第３コイル２３の第２端は２次側回路１４のグランドＧＮＤ２に電気的に接続されている。したがって、トランス１５Ａ，１５Ｂの第３コイル２３の第２端の電位は、第２基準電位となる。２次側回路１４のグランドＧＮＤ２は、例えば２次側回路１４に電気的に接続されたスイッチング回路におけるスイッチング素子のソースに電気的に接続されている。
【0201】
トランス１５Ａ，１５Ｂの第１コイル２１は、第４コイル２４と電気的に接続されている。一例では、第１コイル２１および第４コイル２４は、電気的にフローティング状態となるように互いに接続されている。つまり、第１コイル２１の第１端は第４コイル２４の第１端に接続され、第１コイル２１の第２端は第４コイル２４の第２端に接続されている。このように、第１コイル２１および第４コイル２４は、第２コイル２２から第３コイル２３への信号の伝達を中継する中継コイルとなる。
【0202】
図１８に示すように、トランスチップ５０は、第２リードフレーム７０の第２ダイパッド７１に配置されている。より詳細には、トランスチップ５０は、導電性接合材ＳＤによって第２ダイパッド７１に接合されている。トランスチップ５０と第１チップ３０とのＸ方向の間の距離は、トランスチップ５０と第２チップ４０とのＸ方向の間の距離よりも大きい。
【0203】
図１９に示すように、平面視におけるトランス１５Ａ，１５Ｂの第２コイル２２および第３コイル２３の配置位置は、第１実施形態と同様である。図示していないが、平面視におけるトランス１５Ａ，１５Ｂの第１コイル２１および第４コイル２４の配置位置は、第１実施形態と同様である。
【0204】
第２ユニット１００は、トランス１５Ａ，１５Ｂの第２コイル２２に電気的に接続された第１電極パッド５４と、トランス１５Ａ，１５Ｂの第３コイル２３に電気的に接続された第２電極パッド５５と、を含む。
【0205】
平面視において、第２ユニット１００は、第１ユニット９０と同じ大きさである。より詳細には、平面視において、第２ユニット１００のＸ方向の寸法ＬＸ２は、第１ユニット９０のＸ方向の寸法ＬＸ１と等しい。平面視において、第２ユニット１００のＹ方向の寸法ＬＹ２は、第１ユニット９０のＹ方向の寸法ＬＹ１と等しい。ここで、寸法ＬＸ２と寸法ＬＸ１との差が例えば寸法ＬＸ１の１０％以内であれば、寸法ＬＸ２が寸法ＬＸ１と等しいといえる。また、寸法ＬＹ２と寸法ＬＹ１との差が例えば寸法ＬＹ１の１０％以内であれば、寸法ＬＹ２が寸法ＬＹ１と等しいといえる。
【0206】
第１電極パッド５４は、１つの第２コイル２２に対して２つ設けられている。２つの第１電極パッド５４を便宜上、「第１電極パッド５４Ａ」および「第１電極パッド５４Ｂ」とする。第１電極パッド５４Ａは、第２コイル２２の第１端部２２Ａ（図２０参照）に電気的に接続されている。平面視において、第１電極パッド５４Ａは、第２コイル２２の第１端部２２Ａと重なる位置に配置されている。第１電極パッド５４Ｂは、第２コイル２２の第２端部２２Ｂに電気的に接続されている。第１電極パッド５４Ｂは、平面視において、第２コイル２２よりも第２素子側面１０２Ｃ寄りに配置されている。
【0207】
第２電極パッド５５は、１つの第３コイル２３に対して２つ設けられている。２つの第２電極パッド５５を便宜上、「第２電極パッド５５Ａ」および「第２電極パッド５５Ｂ」とする。第２電極パッド５５Ａは、第３コイル２３の第１端部２３Ａ（図２０参照）に電気的に接続されている。平面視において、第２電極パッド５５Ａは、第３コイル２３の第１端部２３Ａと重なる位置に配置されている。第２電極パッド５５Ｂは、第３コイル２３の第２端部２３Ｂに電気的に接続されている。第２電極パッド５５Ｂは、平面視において、第３コイル２３よりも第２素子側面１０２Ｄ寄りに配置されている。
【0208】
図２０に示すように、第１ユニット９０は、第１半導体基板９１と、第１素子絶縁層９２と、トランス１５Ａ，１５Ｂの第１コイル２１および第４コイル２４と、を含む。第１半導体基板９１の構成および第１素子絶縁層９２の構成は第１実施形態と同様である。また、第１素子絶縁層９２における第１コイル２１および第４コイル２４の配置位置は第１実施形態と同様である。
【0209】
一方、第１ユニット９０は、第１実施形態とは異なり、第１電極パッド５４および第２電極パッド５５を含んでいない。また、第１ユニット９０は、第１実施形態の第１接続部９３および第２接続部９４（図１２参照）に代えて、第１コイル２１と第４コイル２４とを接続する第１接続部９７および第２接続部９８を含む。
【0210】
第１接続部９７および第２接続部９８は、第１素子絶縁層９２内に設けられている。つまり、第１接続部９７および第２接続部９８によって、第１コイル２１および第４コイル２４は、第１素子絶縁層９２内において互いに電気的に接続されている。このように、第１実施形態では、第１コイル２１、第４コイル２４、第１接続部９７、および第２接続部９８は、電気的にフローティング状態となる。
【0211】
第１接続部９７は、第１コイル２１の第１端部２１Ａと第４コイル２４の第１端部２４Ａとを電気的に接続している。第１接続部９７は、第１配線層９７Ａ、ビア９７Ｂ、およびビア９７Ｃを含む。
【0212】
第１配線層９７Ａは、Ｚ方向において第１コイル２１および第４コイル２４よりも第１素子裏面９２Ｂ寄りに配置されている。第１配線層９７Ａは、Ｚ方向において第１コイル２１および第４コイル２４と第１素子裏面９２Ｂとの間に配置されているともいえる。第１配線層９７Ａは、平面視においてＸ方向に延びている。また、第１配線層９７Ａは、平面視において第１コイル２１の巻回部および第４コイル２４の巻回部の双方を跨ぐように延びている。
【0213】
ビア９７Ｂは、第１配線層９７Ａと第１コイル２１の第１端部２１Ａとを電気的に接続している。ビア９７Ｂは、平面視において第１端部２１Ａと第１配線層９７Ａとの双方と重なる位置に設けられている。
【0214】
ビア９７Ｃは、第１配線層９７Ａと第４コイル２４の第１端部２４Ａとを電気的に接続している。ビア９７Ｃは、平面視において第１端部２４Ａと第１配線層９７Ａとの双方と重なる位置に設けられている。第１配線層９７Ａ、ビア９７Ｂ、およびビア９７Ｃは、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。一例では、第１配線層９７Ａは、第１コイル２１および第４コイル２４と同じ材料によって形成されていてよい。一例では、ビア９７Ｂおよびビア９７Ｃは、第１コイル２１および第４コイル２４とは異なる材料によって形成されていてよい。
【0215】
第２接続部９８は、第１コイル２１の第２端部２１Ｂと第４コイル２４の第２端部２４Ｂとを電気的に接続している。第２接続部９８は、Ｚ方向において第１コイル２１および第４コイル２４と同じ位置に配置されており、Ｘ方向に延びている。第２接続部９８は、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。
【0216】
第２ユニット１００は、第２半導体基板１０１と、第２素子絶縁層１０２と、トランス１５Ａ，１５Ｂの第２コイル２２および第３コイル２３と、を含む。第２素子絶縁層１０２における第２コイル２２および第３コイル２３の配置位置は第１実施形態と同様である。一方、第２半導体基板１０１および第２素子絶縁層１０２の構成は、第１実施形態とは異なる。
【0217】
より詳細には、図１９および図２０に示すように、第２素子絶縁層１０２は、Ｚ方向において第２素子裏面１０２Ｂから第２素子表面１０２Ａまでにわたり形成された分離溝１１９を有する。分離溝１１９は、Ｙ方向において第２素子側面１０２Ｅから第２素子側面１０２Ｆまでにわたり形成されている。図１８に示す信号伝達装置１０において、分離溝１１９には、封止樹脂８０が充填されている。
【0218】
この分離溝１１９によって、第２素子絶縁層１０２は、２つの絶縁層に分離されている。つまり、第２素子絶縁層１０２は、Ｘ方向において互いに離隔して配列された第３絶縁層１１７および第４絶縁層１１８を含む。第３絶縁層１１７は、第２素子絶縁層１０２のうち第２素子側面１０２Ｄを含む絶縁層である。第４絶縁層１１８は、第２素子絶縁層１０２のうち第２素子側面１０２Ｃ（図１９参照）を含む絶縁層である。一例では、第３絶縁層１１７のサイズは、第４絶縁層１１８のサイズと同じである。より詳細には、第３絶縁層１１７のＸ方向の寸法、Ｙ方向の寸法、およびＺ方向の寸法は、第４絶縁層１１８のＸ方向の寸法、Ｙ方向の寸法、およびＺ方向の寸法と等しい。なお、第３絶縁層１１７のサイズおよび第４絶縁層１１８のサイズは個別に任意に変更可能である。一例では、第３絶縁層１１７のサイズと第４絶縁層１１８のサイズとが互いに異なっていてもよい。
【0219】
第２半導体基板１０１は、Ｚ方向において互いに反対側を向く基板表面１０１Ｓおよび基板裏面１０１Ｒを含む。基板表面１０１Ｓは、第２素子絶縁層１０２と接する面である。基板裏面１０１Ｒは、トランスチップ５０の第２表面５２を構成している。
【0220】
第２半導体基板１０１は、Ｘ方向において互いに離隔して配列された第３基板１０１Ａおよび第４基板１０１Ｂを含む。第３基板１０１Ａおよび第４基板１０１Ｂは、Ｘ方向において分離溝１１９の両側に分散して配置されている。第３基板１０１Ａは、第４基板１０１Ｂに対して第２素子側面１０２Ｄ寄りに配置されている。第４基板１０１Ｂは、第３基板１０１Ａに対して第２素子側面１０２Ｃ寄りに配置されている。第３基板１０１Ａおよび第４基板１０１Ｂの各々は、基板表面１０１Ｓおよび基板裏面１０１Ｒを有する。
【0221】
複数の第１電極パッド５４の各々は、第３基板１０１Ａに設けられている。各第１電極パッド５４は、第３基板１０１ＡをＺ方向に貫通している。つまり、各第１電極パッド５４は、第３基板１０１Ａの基板裏面１０１Ｒから露出している。一例では、複数の第１電極パッド５４は、Ｓｉ貫通電極（through-silicon via：ＴＳＶ）として形成されている。
【0222】
複数の第２電極パッド５５の各々は、第４基板１０１Ｂに設けられている。各第２電極パッド５５は、第４基板１０１ＢをＺ方向に貫通している。つまり、各第２電極パッド５５は、第４基板１０１Ｂの基板裏面１０１Ｒから露出している。一例では、複数の第２電極パッド５５は、Ｓｉ貫通電極として形成されている。
【0223】
第３絶縁層１１７は、第３基板１０１Ａ上に形成されている。第３絶縁層１１７は、第３基板１０１Ａの基板表面１０１Ｓに接している。第３絶縁層１１７は、トランス１５Ａ，１５Ｂの第２コイル２２を含む。ユニット接合状態において、第２コイル２２は、第１コイル２１とＺ方向において対向配置されている。
【0224】
第４絶縁層１１８は、第４基板１０１Ｂ上に形成されている。第４絶縁層１１８は、第４基板１０１Ｂの基板表面１０１Ｓに接している。第４絶縁層１１８は、トランス１５Ａ，１５Ｂの第３コイル２３を含む。ユニット接合状態において、第３コイル２３は、第４コイル２４とＺ方向において対向配置されている。なお、ユニット接合状態における第１～第４コイル２１～２４の配置関係は、第１実施形態と同じである。
【0225】
また、第２ユニット１００は、第１実施形態の第１接続部１０３および第２接続部１０４に代えて、第１～第４接続部１０５～１０８を含む。
第３絶縁層１１７は、第１接続部１０５および第２接続部１０６を含む。第１接続部１０５および第２接続部１０６は、第３絶縁層１１７内に設けられている。第１接続部１０５および第２接続部１０６は、第２コイル２２と第１電極パッド５４Ａ，５４Ｂとを電気的に接続している。このように、第２コイル２２と第１電極パッド５４Ａ，５４Ｂとは、第３絶縁層１１７内において電気的に接続されている。
第３絶縁層１１７は、第１接続部１０５および第２接続部１０６を含む。第１接続部１０５および第２接続部１０６は、第３絶縁層１１７内に設けられている。第１接続部１０５および第２接続部１０６は、第２コイル２２と第１電極パッド５４Ａ，５４Ｂとを電気的に接続している。このように、第２コイル２２と第１電極パッド５４Ａ，５４Ｂとは、第３絶縁層１１７内において電気的に接続されている。
【0226】
第１接続部１０５は、第２コイル２２の第１端部２２Ａと第１電極パッド５４Ａとを電気的に接続している。第１接続部１０５は、平面視において第１端部２２Ａと第１電極パッド５４Ａとの双方と重なる位置に設けられている。第１接続部１０５は、第１端部２２Ａから第３絶縁層１１７をＺ方向に貫通するようにＺ方向に延びるビアである。第１接続部１０５は、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。
【0227】
第２接続部１０６は、第２コイル２２の第２端部２２Ｂと第１電極パッド５４Ｂとを電気的に接続している。第２接続部１０６は、配線層１０６Ａと、配線層１０６Ａと第２端部２２Ｂとを接続するビア１０６Ｂと、を含む。
【0228】
配線層１０６Ａは、Ｚ方向において第２コイル２２と同じ位置に配置されている。配線層１０６Ａは、第２コイル２２の第２端部２２Ｂから第１電極パッド５４Ｂに向けてＸ方向に延びている。ビア１０６Ｂは、平面視において配線層１０６Ａと第１電極パッド５４Ｂとの双方と重なる位置に設けられている。配線層１０６Ａおよびビア１０６Ｂは、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。一例では、配線層１０６Ａは、第２コイル２２と同じ材料によって形成されていてよい。一例では、ビア１０６Ｂは、第２コイル２２とは異なる材料によって形成されていてよい。
【0229】
第４絶縁層１１８は、第３接続部１０７および第４接続部１０８を含む。第３接続部１０７および第４接続部１０８は、第４絶縁層１１８内に設けられている。第３接続部１０７および第４接続部１０８は、第３コイル２３と第２電極パッド５５Ａ，５５Ｂとを電気的に接続している。このように、第３コイル２３と第２電極パッド５５Ａ，５５Ｂとは、第４絶縁層１１８内において電気的に接続されている。
【0230】
第３接続部１０７は、第３コイル２３の第１端部２３Ａと第２電極パッド５５Ａとを電気的に接続している。第３接続部１０７は、平面視において第１端部２３Ａと第２電極パッド５５Ａとの双方と重なる位置に設けられている。第３接続部１０７は、第１端部２３Ａから第４絶縁層１１８をＺ方向に貫通するようにＺ方向に延びるビアである。第３接続部１０７は、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。
【0231】
第４接続部１０８は、第３コイル２３の第２端部２３Ｂと第２電極パッド５５Ｂとを電気的に接続している。第４接続部１０８は、配線層１０８Ａと、配線層１０８Ａと第２端部２３Ｂとを接続するビア１０８Ｂと、を含む。
【0232】
配線層１０８Ａは、Ｚ方向において第３コイル２３に対して第４基板１０１Ｂ寄りに配置されている。配線層１０８Ａは、第３コイル２３の第２端部２３Ｂから第２電極パッド５５Ｂに向けてＸ方向に延びている。ビア１０８Ｂは、平面視において配線層１０８Ａと第２電極パッド５５Ｂとの双方と重なる位置に設けられている。配線層１０８Ａおよびビア１０８Ｂは、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。一例では、配線層１０８Ａは、第３コイル２３と同じ材料によって形成されていてよい。一例では、ビア１０８Ｂは、第３コイル２３とは異なる材料によって形成されていてよい。
【0233】
［効果］
第３実施形態のトランスチップ５０および信号伝達装置１０によれば、以下の効果が得られる。
第３実施形態のトランスチップ５０および信号伝達装置１０によれば、以下の効果が得られる。
【0234】
（３－１）トランスチップ５０は、第１ユニット９０と、第１ユニット９０上に接合された第２ユニット１００と、を備える。第１ユニット９０は、第１半導体基板９１と、第２ユニット１００の側を向く第１素子表面９２Ａ、および第１素子表面９２Ａとは反対側の第１素子裏面９２Ｂを含み、第１素子裏面９２Ｂが第１半導体基板９１と接する第１素子絶縁層９２と、Ｚ方向において第１素子表面９２Ａから離隔した位置で第１素子絶縁層９２に埋め込まれ、Ｘ方向において互いに離隔して配列されるとともに互いに電気的に絶縁された第１コイル２１および第４コイル２４と、を含む。第２ユニット１００は、第２素子表面１０２Ａ、および第２素子表面１０２Ａとは反対側の第２素子裏面１０２Ｂを含む第２素子絶縁層１０２と、Ｚ方向において第２素子表面１０２Ａから離隔した位置で第２素子絶縁層１０２に埋め込まれ、Ｘ方向において互いに離隔して配列されるとともに互いに電気的に接続された第２コイル２２および第３コイル２３と、を含む。第２ユニット１００が第１ユニット９０の上に接合されたユニット接合状態において、第１コイル２１および第２コイル２２はＺ方向において対向配置されており、第３コイル２３および第４コイル２４はＺ方向において対向配置されている。第２ユニット１００は、第２素子裏面１０２Ｂと接する第２半導体基板１０１を含む。第２素子絶縁層１０２は、Ｘ方向において互いに離隔して配列された第３絶縁層１１７および第４絶縁層１１８を含む。第２半導体基板１０１は、Ｘ方向において互いに離隔して配列された第３基板１０１Ａおよび第４基板１０１Ｂを含む。第３絶縁層１１７は、第２コイル２２を含むとともに第３基板１０１Ａ上に形成されている。第４絶縁層１１８は、第３コイル２３を含むとともに第４基板１０１Ｂ上に形成されている。
【0235】
この構成によれば、第１コイル２１と第２コイル２２とが対向配置され、第３コイル２３と第４コイル２４とが対向配置され、第２コイル２２と第３コイル２３とが電気的に接続されているため、第１コイル２１と第２コイル２２とが対向配置されたトランスチップの構成と比較して、トランスチップ５０の絶縁耐圧の向上を図ることができる。
【0236】
加えて、第１コイル２１と第２コイル２２とのＺ方向の間の素子絶縁層および第３コイル２３と第４コイル２４とのＺ方向の間の素子絶縁層の各々を第１素子絶縁層９２および第２素子絶縁層１０２のように、Ｚ方向において個別に形成することができる。そして、積層された第１素子絶縁層９２および第２素子絶縁層１０２によって形成された素子絶縁層内に第１～第４コイル２１～２４がそれぞれ設けられているため、第１コイル２１と第２コイル２２とのＺ方向の間の距離（ＤＡ１＋ＤＢ１）および第４コイル２４と第３コイル２３とのＺ方向の間の距離（ＤＡ３＋ＤＢ３）をそれぞれ大きくとることができる。したがって、トランスチップ５０の絶縁耐圧の向上を図ることができる。
【0237】
加えて、第２半導体基板１０１の第３基板１０１Ａおよび第４基板１０１ＢがＸ方向において互いに離隔して配列されているため、第２半導体基板１０１に起因して第２コイル２２と第２半導体基板１０１との間の絶縁耐圧および第３コイル２３と第２半導体基板１０１との間の絶縁耐圧がそれぞれ低下することを抑制できる。
【0238】
（３－１）第１コイル２１および第４コイル２４は、第１素子絶縁層９２内において互いに電気的に接続されている。
この構成によれば、第１コイル２１および第４コイル２４が第１素子絶縁層９２の外部で電気的に接続される構成と比較して、第１コイル２１と第４コイル２４との間の導電経路を短くすることができる。
この構成によれば、第１コイル２１および第４コイル２４が第１素子絶縁層９２の外部で電気的に接続される構成と比較して、第１コイル２１と第４コイル２４との間の導電経路を短くすることができる。
【0239】
＜第４実施形態＞
図２１～図２３を参照して、第４実施形態の信号伝達装置１０について説明する。第４実施形態の信号伝達装置１０では、第１実施形態の信号伝達装置１０と比較して、トランスチップ５０に代えてキャパシタチップ１３０を用いられている点が異なる。以下の説明において、第１実施形態の構成要素と共通する構成要素には同一符号を付し、その説明を省略する。
図２１～図２３を参照して、第４実施形態の信号伝達装置１０について説明する。第４実施形態の信号伝達装置１０では、第１実施形態の信号伝達装置１０と比較して、トランスチップ５０に代えてキャパシタチップ１３０を用いられている点が異なる。以下の説明において、第１実施形態の構成要素と共通する構成要素には同一符号を付し、その説明を省略する。
【0240】
図２１は、第１実施形態の信号伝達装置１０の回路構成の一例を簡略化して示している。図２２は、キャパシタチップ１３０の平面構造を模式的に示している。図２３は、図２２のＦ２３－Ｆ２３線でキャパシタチップ１３０を切断した断面構造であり、後述するキャパシタ１２０Ａの断面構造を主に示している。
【0241】
図２１に示すように、信号伝達装置１０は、トランス１５Ａ，１５Ｂに代えて、キャパシタ１２０Ａ，１２０Ｂを備える。
キャパシタ１２０Ａは、１次側回路１３から２次側回路１４にセット信号を伝達する一方、１次側回路１３と２次側回路１４とを電気的に絶縁している。キャパシタ１２０Ａは、互いに直列に接続された第１キャパシタ１２０ＡＡおよび第２キャパシタ１２０ＡＢを含む。
キャパシタ１２０Ａは、１次側回路１３から２次側回路１４にセット信号を伝達する一方、１次側回路１３と２次側回路１４とを電気的に絶縁している。キャパシタ１２０Ａは、互いに直列に接続された第１キャパシタ１２０ＡＡおよび第２キャパシタ１２０ＡＢを含む。
【0242】
第１キャパシタ１２０ＡＡは、第１キャパシタ１２０ＡＡの電極を構成する第１電極板１２１および第２電極板１２２を有する。第２キャパシタ１２０ＡＢは、第２キャパシタ１２０ＡＢの電極を構成する第３電極板１２３および第４電極板１２４を有する。
【0243】
第１キャパシタ１２０ＡＡの第１電極板１２１は１次側信号線１６Ａに電気的に接続され、第２キャパシタ１２０ＡＢの第４電極板１２４は２次側信号線１７Ａに電気的に接続されている。第１キャパシタ１２０ＡＡの第２電極板１２２と第２キャパシタ１２０ＡＢの第３電極板１２３とは互いに電気的に接続されている。このため、第２電極板１２２および第３電極板１２３は、電気的にフローティング状態である。
【0244】
キャパシタ１２０Ｂは、１次側回路１３から２次側回路１４にリセット信号を伝達する一方、１次側回路１３と２次側回路１４とを電気的に絶縁している。キャパシタ１２０Ｂは、互いに直列に接続された第１キャパシタ１２０ＢＡおよび第２キャパシタ１２０ＢＢを含む。第１キャパシタ１２０ＢＡは、第１キャパシタ１２０ＡＡの電極を構成する第１電極板１２１および第２電極板１２２を有する。第２キャパシタ１２０ＢＢは、第２キャパシタ１２０ＡＢの電極を構成する第３電極板１２３および第４電極板１２４を有する。第１キャパシタ１２０ＢＡおよび第２キャパシタ１２０ＢＢの接続構成は第１キャパシタ１２０ＡＡおよび第２キャパシタ１２０ＡＢと同様であるため、その詳細な説明を省略する。
【0245】
ここで、第４実施形態では、キャパシタ１２０Ａ，１２０Ｂの第１電極板１２１は「第１絶縁素子」の一例であり、キャパシタ１２０Ａ，１２０Ｂの第２電極板１２２は「第２絶縁素子」の一例である。また、キャパシタ１２０Ａ，１２０Ｂの第３電極板１２３は「第３絶縁素子」の一例であり、キャパシタ１２０Ａ，１２０Ｂの第４電極板１２４は「第４絶縁素子」の一例である。
【0246】
信号伝達装置１０の絶縁耐圧は、例えば２５００Ｖｒｍｓ以上７５００Ｖｒｍｓ以下である。第４実施形態の信号伝達装置１０の絶縁耐圧は、第１実施形態と同様に、５０００Ｖｒｍｓ程度である。ただし、信号伝達装置１０の絶縁耐圧の具体的な数値はこれに限られず任意に変更可能である。
【0247】
図２２および図２３に示すように、第４実施形態の信号伝達装置１０は、トランスチップ５０（図２参照）に代えて、キャパシタチップ１３０を備える。なお、キャパシタ１２０Ｂは、キャパシタ１２０Ａと同様の構成であるため、その詳細な説明を省略する。ここで、第４実施形態では、キャパシタチップ１３０は、「絶縁チップ」の一例である。
【0248】
キャパシタチップ１３０は、トランスチップ５０のトランス１５Ａ，１５Ｂをキャパシタ１２０Ａ，１２０Ｂに変更した構成である。このため、キャパシタチップ１３０において、トランスチップ５０と共通する構成要素にはトランスチップ５０の構成要素と同一符号を付し、その説明を省略する。
【0249】
キャパシタチップ１３０は、トランスチップ５０と同様に、Ｙ方向から視て凸状に形成されている。キャパシタチップ１３０は、第１チップ表面１３１および第２チップ表面１３２と、これらチップ表面１３１，１３２とは反対側を向くチップ裏面１３３と、を有する。図示していないが、キャパシタチップ１３０のチップ裏面１３３は、導電性接合材ＳＤによって第１ダイパッド６１および第２ダイパッド７１（ともに図３参照）に接合されている。第２チップ表面１３２は、Ｚ方向において第１チップ表面１３１に対して第１ダイパッド６１とは反対側に位置している。換言すると、第１チップ表面１３１は、Ｚ方向において第２チップ表面１３２よりも第１ダイパッド６１および第２ダイパッド７１の近くに配置されている。
【0250】
図２２および図２３に示すように、キャパシタチップ１３０の第１チップ表面１３１には、複数の第１電極パッド５４および複数の第２電極パッド５５が形成されている。複数の第１電極パッド５４は、第１チップ表面１３１のＸ方向の両端部のうち第１チップ３０（図３参照）に近い方の端部に形成されている。複数の第１電極パッド５４は、Ｙ方向において互いに離隔して配列されている。複数の第２電極パッド５５は、第１チップ表面１３１のＸ方向の両端部のうち第２チップ４０（図３参照）に近い方の端部に形成されている。複数の第２電極パッド５５は、Ｙ方向において互いに離隔して配列されている。
【0251】
キャパシタチップ１３０は、第１ユニット１４０と、第１ユニット１４０上に接合された第２ユニット１５０と、を備える。
第１ユニット１４０は、第１電極パッド５４と、第２電極パッド５５と、第１半導体基板９１と、第１素子絶縁層９２と、キャパシタ１２０Ａ，１２０Ｂの第１電極板１２１および第４電極板１２４と、第１接続部１４１と、第２接続部１４２と、を備える。
第１ユニット１４０は、第１電極パッド５４と、第２電極パッド５５と、第１半導体基板９１と、第１素子絶縁層９２と、キャパシタ１２０Ａ，１２０Ｂの第１電極板１２１および第４電極板１２４と、第１接続部１４１と、第２接続部１４２と、を備える。
【0252】
図２２に示すように、第１電極パッド５４は、平面視において第２ユニット１５０よりも第１素子絶縁層９２の第１素子側面９２Ｃ寄りに配置されている。第２電極パッド５５は、平面視において第２ユニット１５０よりも第１素子絶縁層９２の第１素子側面９２Ｄ寄りに配置されている。第１電極パッド５４および第２電極パッド５５の数は、キャパシタ１２０Ａ，１２０Ｂの数に応じて設定される。具体的には、第１電極パッド５４および第２電極パッド５５の数は、キャパシタ１２０Ａ，１２０Ｂの数と同じである。第２実施形態では、キャパシタ１２０Ａ，１２０Ｂの合計が２つであるため、第１電極パッド５４の数および第２電極パッド５５の数はそれぞれ２つである。
【0253】
２つの第１電極パッド５４は、Ｘ方向において互いに同じ位置であってＹ方向において離隔して配列されている。Ｙ方向において、各第１電極パッド５４は、キャパシタ１２０Ａ，１２０Ｂの第１電極板１２１と同じ位置となるように配置されている。２つの第２電極パッド５５は、Ｘ方向において互いに同じ位置であってＹ方向において離隔して配列されている。Ｙ方向において、各第２電極パッド５５は、キャパシタ１２０Ａ，１２０Ｂの第１～第４電極板１２１～１２４と同じ位置となるように配置されている。
【0254】
キャパシタ１２０Ａ，１２０Ｂの第１電極板１２１および第４電極板１２４は、Ｚ方向が厚さ方向となる平板状に形成された電極板である。平面視における第１電極板１２１および第４電極板１２４の各々の形状は、例えば矩形状である。一例では、第１電極板１２１のサイズは、第４電極板１２４のサイズと等しい。つまり、第１電極板１２１のＸ方向、Ｙ方向、およびＺ方向の寸法は、第４電極板１２４のＸ方向、Ｙ方向、およびＺ方向の寸法と等しい。なお、第１電極板１２１および第４電極板１２４のサイズの関係は任意に変更可能である。また、平面視における第１電極板１２１および第４電極板１２４の各々の形状は任意に変更可能である。
【0255】
図示していないが、一例では、２つの第１電極板１２１は、Ｘ方向において互いに同じ位置であってＹ方向において互いに離隔して配列されている。また、２つの第４電極板１２４は、Ｘ方向において互いに同じ位置であってＹ方向において互いに離隔して配列されている。第１電極板１２１および第４電極板１２４は、Ｙ方向において互いに同じ位置であってＸ方向において互いに離隔して配列されている。２つの第１電極板１２１は、Ｘ方向において２つの第４電極板１２４よりも第１素子側面９２Ｃ寄りに配置されている。２つの第４電極板１２４は、Ｘ方向において２つの第１電極板１２１よりも第１素子側面９２Ｄ寄りに配置されている。
【0256】
図２３に示すように、第１電極板１２１は、第１素子絶縁層９２に埋め込まれている。より詳細には、第１電極板１２１は、第１素子絶縁層９２の第１素子表面９２ＡからＺ方向に離隔した位置に配置されている。第１電極板１２１は、第１素子絶縁層９２の第１素子裏面９２ＢからＺ方向に離隔した位置に配置されている。このため、第１電極板１２１は、第１素子絶縁層９２から露出していない。このように、第１電極板１２１は、第１素子絶縁層９２に埋め込まれている。
【0257】
第１電極板１２１は、Ｚ方向において第１素子絶縁層９２の第１素子表面９２Ａよりも第１素子裏面９２Ｂ寄りに配置されている。つまり、第１電極板１２１と第１素子表面９２ＡとのＺ方向の間の距離ＤＤ１は、第１電極板１２１と第１素子裏面９２ＢとのＺ方向の間の距離ＤＤ２よりも大きい。一例では、距離ＤＤ１は、距離ＤＤ２の３倍以下であってよい。一例では、距離ＤＤ１は、距離ＤＤ２の２倍以下であってよい。なお、距離ＤＤ１，ＤＤ２は任意に変更可能である。一例では、距離ＤＤ１は、距離ＤＤ２の２倍よりも大きくてもよい。
【0258】
第４電極板１２４は、第１素子絶縁層９２に埋め込まれている。より詳細には、第４電極板１２４は、第１素子絶縁層９２の第１素子表面９２ＡからＺ方向に離隔した位置に配置されている。第４電極板１２４は、第１素子絶縁層９２の第１素子裏面９２ＢからＺ方向に離隔した位置に配置されている。このため、第４電極板１２４は、第１素子絶縁層９２から露出していない。このように、第４電極板１２４は、第１素子絶縁層９２に埋め込まれている。
【0259】
第４電極板１２４は、Ｚ方向において第１素子絶縁層９２の第１素子表面９２Ａよりも第１素子裏面９２Ｂ寄りに配置されている。つまり、第４電極板１２４と第１素子表面９２ＡとのＺ方向の間の距離ＤＤ３は、第４電極板１２４と第１素子裏面９２ＢとのＺ方向の間の距離ＤＤ４よりも大きい。一例では、距離ＤＤ３は、距離ＤＤ４の３倍以下であってよい。一例では、距離ＤＤ３は、距離ＤＤ４の２倍以下であってよい。なお、距離ＤＤ３，ＤＤ４は任意に変更可能である。一例では、距離ＤＤ３は、距離ＤＤ４の２倍よりも大きくてもよい。
【0260】
一例では、第４電極板１２４は、Ｚ方向において第１電極板１２１と同じ位置に配置されている。つまり、距離ＤＤ３は距離ＤＤ１と等しくなり、距離ＤＤ４は距離ＤＤ２と等しくなる。なお、第４電極板１２４の第１電極板１２１に対するＺ方向の位置は任意に変更可能である。
【0261】
第１電極板１２１および第４電極板１２４は、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。一例では、第１電極板１２１および第４電極板１２４は、Ｃｕを含む材料によって形成されている。なお、第１電極板１２１および第４電極板１２４は、互いに同じ材料によって形成されていてもよいし、互いに異なる材料によって形成されていてもよい。
【0262】
第１接続部１４１は、第１電極パッド５４と第１電極板１２１とを接続している。第１接続部１４１は、Ｘ方向に延びる配線層１４１Ａと、Ｚ方向に延びるビア１４１Ｂとを含む。
【0263】
配線層１４１Ａは、第１電極板１２１に接続されている。配線層１４１Ａは、Ｚ方向において第１電極板１２１と同じ位置に配置されている。配線層１４１Ａは、平面視において第１電極パッド５４と重なる部分を含む。この部分には、ビア１４１Ｂが接続されている。ビア１４１Ｂは、配線層１４１Ａと第１電極パッド５４とを接続している。これにより、第１電極パッド５４と第１電極板１２１とが電気的に接続されている。配線層１４１Ａおよびビア１４１Ｂは、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。
【0264】
第２接続部１４２は、第２電極パッド５５と第２電極板１２２とを接続している。第２接続部１４２は、Ｘ方向に延びる配線層１４２Ａと、Ｚ方向に延びるビア１４２Ｂとを含む。第２接続部１４２の構成は、第１接続部１４１の構成と同じであるため、その詳細な説明を省略する。
【0265】
第２ユニット１５０は、第２半導体基板１０１、第２素子絶縁層１０２、キャパシタ１２０Ａ，１２０Ｂの第２電極板１２２および第３電極板１２３、および接続部１５１を含む。
【0266】
図２２および図２３に示すように、キャパシタ１２０Ａ，１２０Ｂの第２電極板１２２および第３電極板１２３は、Ｚ方向が厚さ方向となる平板状に形成された電極板である。平面視における第２電極板１２２および第３電極板１２３の形状は、例えば矩形状である。一例では、第２電極板１２２のサイズは、第３電極板１２３のサイズと同じである。つまり、第２電極板１２２のＸ方向、Ｙ方向、およびＺ方向の寸法は、第３電極板１２３のＸ方向、Ｙ方向、およびＺ方向の寸法と等しい。また一例では、第２電極板１２２のサイズは、第１電極板１２１のサイズと同じである。つまり、第２電極板１２２のＸ方向、Ｙ方向、およびＺ方向の寸法は、第１電極板１２１のＸ方向、Ｙ方向、およびＺ方向の寸法と等しい。また、平面視における第２電極板１２２および第３電極板１２３の各々の形状は任意に変更可能である。
【0267】
図２２に示すように、２つの第２電極板１２２は、Ｘ方向において互いに同じ位置であってＹ方向において互いに離隔して配列されている。また、２つの第３電極板１２３は、Ｘ方向において互いに同じ位置であってＹ方向において互いに離隔して配列されている。第２電極板１２２および第３電極板１２３は、Ｙ方向において互いに同じ位置であってＸ方向において互いに離隔して配列されている。２つの第２電極板１２２は、Ｘ方向において２つの第３電極板１２３よりも第２素子側面１０２Ｃ寄りに配置されている。２つの第３電極板１２３は、Ｘ方向において２つの第２電極板１２２よりも第２素子側面１０２Ｄ寄りに配置されている。
【0268】
図２３に示すように、第２電極板１２２は、Ｚ方向において第２素子絶縁層１０２の第２素子表面１０２Ａよりも第２素子裏面１０２Ｂ寄りに配置されている。つまり、第２電極板１２２と第２素子表面１０２ＡとのＺ方向の間の距離ＤＥ１は、第２電極板１２２と第２素子裏面１０２ＢとのＺ方向の間の距離ＤＥ２よりも大きい。一例では、距離ＤＥ１は、距離ＤＥ２の３倍以下であってよい。一例では、距離ＤＥ１は、距離ＤＥ２の２倍以下であってよい。なお、距離ＤＥ１，ＤＥ２は任意に変更可能である。一例では、距離ＤＥ１は、距離ＤＥ２の２倍よりも大きくてもよい。
【0269】
第３電極板１２３は、第２素子絶縁層１０２に埋め込まれている。より詳細には、第３電極板１２３は、第２素子絶縁層１０２の第２素子表面１０２ＡからＺ方向に離隔した位置に配置されている。第３電極板１２３は、第２素子絶縁層１０２の第２素子裏面１０２ＢからＺ方向に離隔した位置に配置されている。このため、第３電極板１２３は、第２素子絶縁層１０２から露出していない。このように、第３電極板１２３は、第２素子絶縁層１０２に埋め込まれている。
【0270】
第３電極板１２３は、Ｚ方向において第２素子絶縁層１０２の第２素子表面１０２Ａよりも第２素子裏面１０２Ｂ寄りに配置されている。つまり、第３電極板１２３と第２素子表面１０２ＡとのＺ方向の間の距離ＤＥ３は、第３電極板１２３と第２素子裏面１０２ＢとのＺ方向の間の距離ＤＥ４よりも大きい。一例では、距離ＤＥ３は、距離ＤＥ４の３倍以下であってよい。一例では、距離ＤＥ３は、距離ＤＥ４の２倍以下であってよい。なお、距離ＤＥ３，ＤＥ４は任意に変更可能である。一例では、距離ＤＥ３は、距離ＤＥ４の２倍よりも大きくてもよい。
【0271】
一例では、第３電極板１２３は、Ｚ方向において第２電極板１２２と同じ位置に配置されている。つまり、距離ＤＥ３は距離ＤＥ１と等しくなり、距離ＤＥ４は距離ＤＥ２と等しくなる。なお、第３電極板１２３の第２電極板１２２に対するＺ方向の位置は任意に変更可能である。
【0272】
第２電極板１２２および第３電極板１２３は、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。一例では、第２電極板１２２および第３電極板１２３は、Ｃｕを含む材料によって形成されている。なお、第２電極板１２２および第３電極板１２３は、互いに同じ材料によって形成されていてもよいし、互いに異なる材料によって形成されていてもよい。また、第１～第４電極板１２１～１２４は、互いに同じ材料によって形成されていてもよいし、互いに異なる材料によって形成されていてもよい。
【0273】
接続部１５１は、第２電極板１２２と第３電極板１２３とを接続している。接続部１５１は、第２電極板１２２と第３電極板１２３とのＸ方向の間に設けられ、Ｘ方向に延びた配線層である。この配線層は、例えばＴｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって構成されている。
【0274】
第２ユニット１５０は、Ｘ方向において第２素子側面１０２Ｃが第１ユニット１４０の第１素子側面９２Ｃの近くとなり、第２素子側面１０２Ｄが第１ユニット１４０の第１素子側面９２Ｄの近くとなるように配置されている。
【0275】
第２ユニット１５０が第１ユニット１４０に接合された状態（以下、「ユニット接合状態」という）において、第２素子絶縁層１０２の第２素子表面１０２Ａは、第１素子絶縁層９２の第１素子表面９２Ａと接している。一例では、第２素子表面１０２Ａは、その全面にわたり第１素子表面９２Ａと接している。
【0276】
図２２および図２３に示すとおり、第２ユニット１５０は第１ユニット１４０よりも小さい。より詳細には、平面視において第２ユニット１５０のＸ方向の寸法は第１ユニット１４０のＸ方向の寸法よりも小さく、第２ユニット１５０のＹ方向の寸法は第１ユニット１４０のＹ方向の寸法よりも小さい。そして、平面視において第２ユニット１５０は、第１ユニット１４０のＸ方向およびＹ方向の中央に配置されている。このため、第１素子絶縁層９２の第１素子表面９２Ａは、平面視において第２ユニット１５０の周囲を囲む矩形枠状の露出領域を含む。この露出領域は、キャパシタチップ１３０の第１チップ表面１３１を構成している。
【0277】
図２２に示すように、平面視において、第１電極パッド５４および第２電極パッド５５は、第２ユニット１５０とは異なる位置に設けられている。より詳細には、平面視において、第１電極パッド５４は、第２ユニット１５０よりも第１素子側面９２Ｃ寄りに配置されている。平面視において、第２電極パッド５５は、第２ユニット１５０よりも第１素子側面９２Ｄ寄りに配置されている。
【0278】
図２３に示すように、ユニット接合状態において、第１電極板１２１と第２電極板１２２とがＺ方向において対向配置されている。一例では、第１電極板１２１と第１素子表面９２ＡとのＺ方向の間の距離ＤＤ１は、第２電極板１２２と第２素子表面１０２ＡとのＺ方向の間の距離ＤＥ１と等しい。ここで、距離ＤＤ１と距離ＤＥ１との差が例えば距離ＤＤ１の１０％以内であれば、距離ＤＤ１が距離ＤＥ１と等しいといえる。なお、距離ＤＤ１，ＤＥ１はそれぞれ任意に変更可能である。一例では、距離ＤＤ１が距離ＤＥ１よりも大きくてもよい。また一例では、距離ＤＥ１が距離ＤＤ１よりも大きくてもよい。
【0279】
ユニット接合状態において、第４電極板１２４と第３電極板１２３とがＺ方向において対向配置されている。一例では、第４電極板１２４と第１素子表面９２ＡとのＺ方向の間の距離ＤＤ３は、第３電極板１２３と第２素子表面１０２ＡとのＺ方向の間の距離ＤＥ３と等しい。ここで、距離ＤＤ３と距離ＤＥ３との差が例えば距離ＤＤ３の１０％以内であれば、距離ＤＤ３が距離ＤＥ３と等しいといえる。なお、距離ＤＤ３，ＤＥ３はそれぞれ任意に変更可能である。一例では、距離ＤＤ３が距離ＤＥ３よりも大きくてもよい。また一例では、距離ＤＥ３が距離ＤＤ３よりも大きくてもよい。
【0280】
第１ユニット１４０における第１接続部１４１の配線層１４１Ａおよび第２接続部１４２の配線層１４２Ａは、Ｚ方向において第１電極板１２１および第４電極板１２４と同じ位置に配置されている。第２ユニット１５０における接続部１５１は、Ｚ方向において第２電極板１２２および第３電極板１２３と同じ位置に配置されている。このため、配線層１４１Ａ，１４２Ａと接続部１５１とのＺ方向の間の距離は、第１電極板１２１と第２電極板１２２とのＺ方向の間の距離（ＤＤ１＋ＤＥ１）および第４電極板１２４と第３電極板１２３とのＺ方向の間の距離（ＤＤ３＋ＤＥ３）と等しい。
【0281】
このように、耐圧が関係する第１電極板１２１、第２電極板１２２、第１接続部１４１、第２接続部１４２、および接続部１５１のうち最も距離が短くなるのは、第１電極板１２１と第２電極板１２２との間の距離（ＤＤ１＋ＤＥ１）と、第４電極板１２４と第３電極板１２３とのＺ方向の間の距離（ＤＤ３＋ＤＥ３）と、配線層１４１Ａ，１４２Ａと接続部１５１とのＺ方向の間の距離とになる。つまり、キャパシタチップ１３０の耐圧は、第１電極板１２１と第２電極板１２２との間の距離（ＤＤ１＋ＤＥ１）、第４電極板１２４と第３電極板１２３とのＺ方向の間の距離（ＤＤ３＋ＤＥ３）、および配線層１４１Ａ，１４２Ａと接続部１５１のＺ方向の間の距離に応じて決められる。なお、第４実施形態によれば、第１実施形態と同様の効果が得られる。
【0282】
＜変更例＞
上記各実施形態は例えば以下のように変更することができる。上記各実施形態と以下の各変更例は、技術的な矛盾が生じない限り、互いに組み合わせることができる。なお、以下の変更例において、上記各実施形態と共通する部分については、上記各実施形態と同一符号を付し、その説明を省略する。
上記各実施形態は例えば以下のように変更することができる。上記各実施形態と以下の各変更例は、技術的な矛盾が生じない限り、互いに組み合わせることができる。なお、以下の変更例において、上記各実施形態と共通する部分については、上記各実施形態と同一符号を付し、その説明を省略する。
【0283】
［絶縁チップの変更例］
・第１～第３実施形態において、第１コイル２１は、Ｚ方向において第１素子絶縁層９２の第１素子裏面９２Ｂよりも第１素子表面９２Ａ寄りに配置されていてもよい。また、第１コイル２１は、Ｚ方向において第１素子絶縁層９２の中央に配置されていてもよい。
・第１～第３実施形態において、第１コイル２１は、Ｚ方向において第１素子絶縁層９２の第１素子裏面９２Ｂよりも第１素子表面９２Ａ寄りに配置されていてもよい。また、第１コイル２１は、Ｚ方向において第１素子絶縁層９２の中央に配置されていてもよい。
【0284】
・第１～第３実施形態において、第４コイル２４は、Ｚ方向において第１素子絶縁層９２の第１素子裏面９２Ｂよりも第１素子表面９２Ａ寄りに配置されていてもよい。また、第４コイル２４は、Ｚ方向において第１素子絶縁層９２の中央に配置されていてもよい。
【0285】
・第１～第３実施形態において、第２コイル２２は、Ｚ方向において第２素子絶縁層１０２の第２素子裏面１０２Ｂよりも第２素子表面１０２Ａ寄りに配置されていてもよい。また、第２コイル２２は、Ｚ方向において第２素子絶縁層１０２の中央に配置されていてもよい。
【0286】
・第１～第３実施形態において、第３コイル２３は、Ｚ方向において第２素子絶縁層１０２の第２素子裏面１０２Ｂよりも第２素子表面１０２Ａ寄りに配置されていてもよい。また、第３コイル２３は、Ｚ方向において第２素子絶縁層１０２の中央に配置されていてもよい。
【0287】
・第１および第２実施形態において、第１コイル２１と第１電極パッド５４とは、トランスチップ５０の外部において電気的に接続されていてもよい。また、第３実施形態において、第２コイル２２と第１電極パッド５４とは、トランスチップ５０の外部において電気的に接続されていてもよい。
【0288】
・第１および第２実施形態において、第２コイル２２と第３コイル２３とは、第２ユニット１００の外部において電気的に接続されていてもよい。また、第２コイル２２と第３コイル２３とは、トランスチップ５０の外部において電気的に接続されていてもよい。
【0289】
・第３実施形態において、第１コイル２１と第４コイル２４とは、第１ユニット９０の外部において電気的に接続されていてもよい。また、第１コイル２１と第４コイル２４とは、トランスチップ５０の外部において電気的に接続されていてもよい。
【0290】
・第１および第２実施形態において、第２ユニット１００のサイズは任意に変更可能である。一例では、第２ユニット１００のＹ方向の寸法は、第１ユニット９０のＹ方向の寸法と等しくてもよい。
【0291】
・第３実施形態において、第２ユニット１００のサイズは任意に変更可能である。一例では、第２ユニット１００のＸ方向の寸法ＬＸ２は、第１ユニット９０のＸ方向の寸法ＬＸ１よりも小さくてもよい。一例では、第２ユニット１００のＹ方向の寸法ＬＹ２は、第１ユニット９０のＹ方向の寸法ＬＹ１よりも小さくてもよい。
【0292】
・第３実施形態において、第２ユニット１００には、分離溝１１９に代えて、凹部が形成されていてもよい。凹部は、第２半導体基板１０１を第３基板１０１Ａおよび第４基板１０１Ｂに分離する一方、第２素子絶縁層１０２は分離していない。つまり、この凹部は、第１実施形態の凹部１１０と同様の構成である。
【0293】
・第４実施形態において、第１電極板１２１は、Ｚ方向において第１素子絶縁層９２の第１素子裏面９２Ｂよりも第１素子表面９２Ａ寄りに配置されていてもよい。また、第１電極板１２１は、Ｚ方向において第１素子絶縁層９２の中央に配置されていてもよい。
【0294】
・第４実施形態において、第４電極板１２４は、Ｚ方向において第１素子絶縁層９２の第１素子裏面９２Ｂよりも第１素子表面９２Ａ寄りに配置されていてもよい。また、第４電極板１２４は、Ｚ方向において第１素子絶縁層９２の中央に配置されていてもよい。
【0295】
・第４実施形態において、第２電極板１２２は、Ｚ方向において第２素子絶縁層１０２の第２素子裏面１０２Ｂよりも第２素子表面１０２Ａ寄りに配置されていてもよい。また、第２電極板１２２は、Ｚ方向において第２素子絶縁層１０２の中央に配置されていてもよい。
【0296】
・第４実施形態において、第３電極板１２３は、Ｚ方向において第２素子絶縁層１０２の第２素子裏面１０２Ｂよりも第２素子表面１０２Ａ寄りに配置されていてもよい。また、第３電極板１２３は、Ｚ方向において第２素子絶縁層１０２の中央に配置されていてもよい。
【0297】
・第４実施形態において、第１電極板１２１と第１電極パッド５４とは、キャパシタチップ１３０の外部において電気的に接続されていてもよい。
・第４実施形態において、第２ユニット１５０のサイズは任意に変更可能である。一例では、第２ユニット１５０のＹ方向の寸法は、第１ユニット１４０のＹ方向の寸法と等しくてもよい。
・第４実施形態において、第２ユニット１５０のサイズは任意に変更可能である。一例では、第２ユニット１５０のＹ方向の寸法は、第１ユニット１４０のＹ方向の寸法と等しくてもよい。
【0298】
・各実施形態において、第１ユニット９０（１４０）および第２ユニット１００（１５０）は、互いに直接接合されていたが、第１ユニット９０（１４０）および第２ユニット１００（１５０）の接合方法はこれに限られない。
【0299】
例えば、図２４に示すように、第１ユニット９０および第２ユニット１００は、絶縁性接合材ＡＨによって接合されていてもよい。より詳細には、絶縁性接合材ＡＨは、第１ユニット９０および第２ユニット１００とのＺ方向の間に介在している。このため、絶縁性接合材ＡＨは、第１ユニット９０の第１素子絶縁層９２と第２ユニット１００の第２素子絶縁層１０２とを接合している。絶縁性接合材ＡＨは、例えばエポキシ樹脂を含む材料によって形成されている。
【0300】
・各実施形態において、第１素子絶縁層９２から保護層９２Ｇおよびパッシベーション層９２Ｈの少なくとも一方を省略してもよい。第１素子絶縁層９２から保護層９２Ｇおよびパッシベーション層９２Ｈの双方が省略された場合、第１素子絶縁層９２の第１素子表面９２Ａは第２絶縁膜９２Ｑによって構成される。このため、ユニット接合状態において、第２絶縁膜９２Ｑは第２ユニット１００の第２素子絶縁層１０２の第２素子表面１０２Ａに接合される。
【0301】
・各実施形態において、第２素子絶縁層１０２から保護層１０２Ｇおよびパッシベーション層１０２Ｈの少なくとも一方を省略してもよい。第２素子絶縁層１０２から保護層１０２Ｇおよびパッシベーション層１０２Ｈの双方が省略された場合、第２素子絶縁層１０２の第２素子表面１０２Ａは第２絶縁膜１０２Ｑによって構成される。このため、ユニット接合状態において、第２絶縁膜１０２Ｑは第１ユニット９０の第１素子絶縁層９２の第１素子表面９２Ａに接合される。ここで、第１ユニット９０の第１素子絶縁層９２から保護層９２Ｇおよびパッシベーション層９２Ｈの双方が省略された場合、ユニット接合状態において、第２素子絶縁層１０２の第２絶縁膜１０２Ｑと第１素子絶縁層９２の第２絶縁膜９２Ｑとが接合される。
【0302】
・各実施形態において、第１素子絶縁層９２の構成は任意に変更可能である。一例では、図２５に示すように、第１素子絶縁層９２は、複数の第２絶縁膜９２Ｑの積層体によって形成されていてよい。つまり、第１素子絶縁層９２から第１絶縁膜９２Ｐ（図１２参照）を省略してもよい。図２５に示す例では、保護層９２Ｇおよびパッシベーション層９２Ｈ（ともに図１２参照）も省略している。このため、第１素子絶縁層９２は、第１絶縁膜９２Ｐによって形成されている。
【0303】
・各実施形態において、第２素子絶縁層１０２の構成は任意に変更可能である。一例では、図２５に示すように、第２素子絶縁層１０２は、複数の第２絶縁膜１０２Ｑの積層体によって形成されていてよい。つまり、第２素子絶縁層１０２から第１絶縁膜１０２Ｐ（図１２参照）を省略してもよい。図２５に示す例では、保護層１０２Ｇおよびパッシベーション層９２Ｈ（ともに図１２参照）も省略している。
【0304】
・各実施形態において、第１ユニット９０と第２ユニット１００との接合構造は任意に変更可能である。一例では、図２６に示すように、第１ユニット９０は、第１素子絶縁層９２の第１素子表面９２Ａから露出するように第１素子絶縁層９２に設けられた第１金属端子１６１を含む。第２ユニット１００は、第２素子絶縁層１０２の第２素子表面１０２Ａから露出するように第２素子絶縁層１０２に設けられた第２金属端子１６２を含む。ユニット接合状態において、第１素子表面９２Ａと第２素子表面１０２Ａとが接合されるとともに第１金属端子１６１と第２金属端子１６２とが接合されてよい。平面視において、第１金属端子１６１および第２金属端子１６２の双方は、第１～第４コイル２１～２４とは異なる位置に配置されている。一例では、平面視において、第１金属端子１６１および第２金属端子１６２の双方は、第１～第４コイル２１～２４よりも外方に配置されている。この場合、第１金属端子１６１および第２金属端子１６２の双方は、電気的にフローティング状態である。また、第１金属端子１６１および第２金属端子１６２の各々は、複数設けられていてもよい。第１金属端子１６１および第２金属端子１６２の各々は、例えばＣｕを含む材料によって形成されていてよい。
【0305】
・第１実施形態において、第１ユニット９０の構成は、任意に変更可能である。一例では、図２７に示すように、第１ユニット９０は、第１半導体基板９１に代えて、第１絶縁基板１７０が用いられていてよい。第１絶縁基板１７０の一例は、ガラス基板である。この場合、第１絶縁基板１７０は、例えば第１素子絶縁層９２の第１素子裏面９２Ｂの全面にわたり形成されている。つまり、第１絶縁基板１７０が用いられる場合、第１実施形態のように第１半導体基板９１を第１基板９１Ａおよび第２基板９１Ｂ（ともに図１２参照）に分離する構成でなくてもよい。このように、第１絶縁基板１７０がＸ方向に分離しない構成であるため、第１素子絶縁層９２から凹部１１０（図１２参照）が省略される。なお、第１絶縁基板１７０は、「第１基板」の一例である。
【0306】
図示していないが、トランスチップ５０は、第１実施形態と同様に、第１ダイパッド６１と第２ダイパッド７１とのＸ方向の間を跨ぐように第１ダイパッド６１および第２ダイパッド７１に導電性接合材ＳＤによって接合されている。この場合、第１絶縁基板１７０は、第１ダイパッド６１とＺ方向に対向配置された第１領域と、第２ダイパッド７１とＺ方向に対向配置された第２領域と、を含む。第１絶縁基板１７０は、第１領域において導電性接合材ＳＤによって第１ダイパッド６１に接合され、第２領域において導電性接合材ＳＤによって第２ダイパッド７１に接合されている。
【0307】
この構成によれば、第１コイル２１と第２コイル２２とが対向配置され、第３コイル２３と第４コイル２４とが対向配置され、第２コイル２２と第３コイル２３とが電気的に接続されているため、第１コイル２１と第２コイル２２とが対向配置されたトランスチップの構成と比較して、トランスチップ５０の絶縁耐圧の向上を図ることができる。
【0308】
加えて、第１コイル２１と第２コイル２２とのＺ方向の間の素子絶縁層および第３コイル２３と第４コイル２４とのＺ方向の間の素子絶縁層の各々を第１素子絶縁層９２および第２素子絶縁層１０２のように、Ｚ方向において個別に形成することができる。そして、積層された第１素子絶縁層９２および第２素子絶縁層１０２によって形成された素子絶縁層内に第１～第４コイル２１～２４がそれぞれ設けられているため、第１コイル２１と第２コイル２２とのＺ方向の間の距離（ＤＡ１＋ＤＢ１）および第４コイル２４と第３コイル２３とのＺ方向の間の距離（ＤＡ３＋ＤＢ３）をそれぞれ大きくとることができる。したがって、トランスチップ５０の絶縁耐圧の向上を図ることができる。
【0309】
加えて、第１素子絶縁層９２が第１絶縁基板１７０によって支持されているため、第１絶縁基板１７０に代えて半導体基板が用いられた場合と比較して、第１ユニット９０の絶縁耐圧の低下を抑制することができる。
【0310】
［信号伝達装置の変更例］
・第１実施形態において、図２８に示すように、トランスチップ５０が１次側回路１３を含んでいてもよい。１次側回路１３は、第１ユニット９０に設けられている。より詳細には、１次側回路１３は、例えば第１半導体基板９１の第１基板９１Ａに設けられている。第１コイル２１と１次側回路１３とは、トランスチップ５０内において電気的に接続されている。より詳細には、第１コイル２１と１次側回路１３とは、第１ユニット９０内において電気的に接続されている。第１コイル２１と１次側回路１３とを電気的に接続する配線層は、例えば第１素子絶縁層９２に設けられている。この場合、複数の第１電極パッド５４は、第１リードフレーム６０の複数の第１リード６２（図２参照）に複数のワイヤＷ５によって個別に電気的に接続されている。
・第１実施形態において、図２８に示すように、トランスチップ５０が１次側回路１３を含んでいてもよい。１次側回路１３は、第１ユニット９０に設けられている。より詳細には、１次側回路１３は、例えば第１半導体基板９１の第１基板９１Ａに設けられている。第１コイル２１と１次側回路１３とは、トランスチップ５０内において電気的に接続されている。より詳細には、第１コイル２１と１次側回路１３とは、第１ユニット９０内において電気的に接続されている。第１コイル２１と１次側回路１３とを電気的に接続する配線層は、例えば第１素子絶縁層９２に設けられている。この場合、複数の第１電極パッド５４は、第１リードフレーム６０の複数の第１リード６２（図２参照）に複数のワイヤＷ５によって個別に電気的に接続されている。
【0311】
なお、第４実施形態のキャパシタチップ１３０についても同様に、１次側回路１３を含む構成に変更することができる。第１電極板１２１と１次側回路１３とは、キャパシタチップ１３０内において電気的に接続されている。第１電極板１２１と１次側回路１３とを電気的に接続する配線層は、例えば第１素子絶縁層９２に設けられている。
【0312】
・第１実施形態において、図２９に示すように、トランスチップ５０が２次側回路１４を含んでいてもよい。２次側回路１４は、第１ユニット９０に設けられている。より詳細には、２次側回路１４は、例えば第１半導体基板９１の第２基板９１Ｂに設けられている。第２コイル２２と２次側回路１４とは、トランスチップ５０内において電気的に接続されている。より詳細には、第４コイル２４と２次側回路１４とは、第１ユニット９０内において電気的に接続されている。第４コイル２４と２次側回路１４とを電気的に接続する配線層は、例えば第１素子絶縁層９２に設けられている。この場合、複数の第２電極パッド５５は、第２リードフレーム７０の複数の第２リード７２（図２参照）に複数のワイヤＷ６によって個別に電気的に接続されている。この場合、トランスチップ５０は、例えば第２リードフレーム７０の第２ダイパッド７１に配置されている。
【0313】
なお、第４実施形態のキャパシタチップ１３０についても同様に、２次側回路１４を含む構成に変更することができる。第２電極板１２２と２次側回路１４とは、キャパシタチップ１３０内において電気的に接続されている。第２電極板１２２と２次側回路１４とを電気的に接続する配線層は、例えば第１素子絶縁層９２に設けられている。この場合、キャパシタチップ１３０は、例えば第２ダイパッド７１に配置されている。
【0314】
・第１実施形態において、図３０に示すように、トランスチップ５０が１次側回路１３および２次側回路１４の双方を含んでいてもよい。１次側回路１３および２次側回路１４の各々は、第１ユニット９０に設けられている。より詳細には、１次側回路１３は例えば第１半導体基板９１の第１基板９１Ａに設けられ、２次側回路１４は例えば第２基板９１Ｂに設けられている。第１コイル２１と１次側回路１３とはトランスチップ５０内において電気的に接続され、第４コイル２４と２次側回路１４とはトランスチップ５０内において電気的に接続されている。より詳細には、第１コイル２１と１次側回路１３とは第１ユニット９０内において電気的に接続されている。第４コイル２４と２次側回路１４とは第１ユニット９０内において電気的に接続されている。第１コイル２１と１次側回路１３とを電気的に接続する配線層は、例えば第１素子絶縁層９２に設けられている。第４コイル２４と２次側回路１４とを電気的に接続する配線層は、例えば第１素子絶縁層９２に設けられている。
【0315】
複数の第１電極パッド５４は、第１リードフレーム６０の複数の第１リード６２に複数のワイヤＷ７によって個別に電気的に接続されている。複数の第２電極パッド５５は、第２リードフレーム７０の複数の第２リード７２に複数のワイヤＷ８によって個別に電気的に接続されている。
【0316】
・トランスチップ５０は、各実施形態の信号伝達装置１０以外にも適用可能である。
第１例では、トランスチップ５０は、例えば１次側回路モジュールに適用されてもよい。１次側回路モジュールは、第１チップ３０と、トランスチップ５０と、これらチップ３０，５０を封止する封止樹脂と、を備える。また１次側回路モジュールは、第１チップ３０およびトランスチップ５０の双方が配置された第１ダイパッド６１を備える。この場合、１次側回路モジュールは「絶縁モジュール」に対応している。なお、図２８に示すように、トランスチップ５０が１次側回路１３を含む構成であってもよい。この場合、第１チップ３０は省略される。また、１次側回路モジュールは、トランスチップ５０に代えて、キャパシタチップ１３０を備えていてもよい。
第１例では、トランスチップ５０は、例えば１次側回路モジュールに適用されてもよい。１次側回路モジュールは、第１チップ３０と、トランスチップ５０と、これらチップ３０，５０を封止する封止樹脂と、を備える。また１次側回路モジュールは、第１チップ３０およびトランスチップ５０の双方が配置された第１ダイパッド６１を備える。この場合、１次側回路モジュールは「絶縁モジュール」に対応している。なお、図２８に示すように、トランスチップ５０が１次側回路１３を含む構成であってもよい。この場合、第１チップ３０は省略される。また、１次側回路モジュールは、トランスチップ５０に代えて、キャパシタチップ１３０を備えていてもよい。
【0317】
第２例では、トランスチップ５０は、例えば２次側回路モジュールに適用されてもよい。２次側回路モジュールは、第２チップ４０と、トランスチップ５０と、これらチップ４０，５０を封止する封止樹脂と、を備える。また２次側回路モジュールは、第２チップ４０およびトランスチップ５０が配置された第２ダイパッド７１を備える。この場合、２次側回路モジュールは「絶縁モジュール」に対応している。なお、図２９に示すように、トランスチップ５０が２次側回路１４を含む構成であってもよい。この場合、第２チップ４０は省略される。また、２次側回路モジュールは、トランスチップ５０に代えて、キャパシタチップ１３０を備えていてもよい。
【0318】
第３例では、トランスチップ５０がモジュール化されてもよい。つまり、絶縁モジュールは、トランスチップ５０と、トランスチップ５０を封止する封止樹脂と、を備える。また、絶縁モジュールは、トランスチップ５０が配置されたダイパッドを備える。また、絶縁モジュールは、トランスチップ５０に代えて、キャパシタチップ１３０を備えていてもよい。
【0319】
・上記第１例～第３例に基づいて、信号伝達装置１０の構成は以下のように変更してもよい。
一例では、信号伝達装置１０は、上記１次側回路モジュールと第２チップ４０とを備えていてもよい。この場合、第２チップ４０が第２ダイパッド７１に配置され、第２ダイパッド７１および第２チップ４０の双方が封止樹脂によって封止されたモジュールによって構成されていてもよい。つまり、このモジュールは、１次側回路モジュールとは別に設けられている。信号伝達装置１０は、１次側回路モジュールと上記モジュールとを備える。
一例では、信号伝達装置１０は、上記１次側回路モジュールと第２チップ４０とを備えていてもよい。この場合、第２チップ４０が第２ダイパッド７１に配置され、第２ダイパッド７１および第２チップ４０の双方が封止樹脂によって封止されたモジュールによって構成されていてもよい。つまり、このモジュールは、１次側回路モジュールとは別に設けられている。信号伝達装置１０は、１次側回路モジュールと上記モジュールとを備える。
【0320】
また一例では、信号伝達装置１０は、上記２次側回路モジュールと第１チップ３０とを備えていてもよい。この場合、第１チップ３０が第１ダイパッド６１に配置され、第１ダイパッド６１および第１チップ３０の双方が封止樹脂によって封止されたモジュールによって構成されていてもよい。つまり、このモジュールは、２次側回路モジュールとは別に設けられている。信号伝達装置１０は、２次側回路モジュールと上記モジュールとを備える。
【0321】
また一例では、信号伝達装置１０は、絶縁モジュールと、第１チップ３０と、第２チップ４０と、を備えていてもよい。この場合、第１チップ３０が第１ダイパッド６１に配置され、第１ダイパッド６１および第１チップ３０の双方が封止樹脂によって封止された第１モジュールによって構成されていてもよい。第２チップ４０が第２ダイパッド７１に配置され、第２ダイパッド７１および第２チップ４０の双方が封止樹脂によって封止された第２モジュールによって構成されていてもよい。つまり、第１モジュール、第２モジュール、および絶縁モジュールは、互いに個別に設けられている。信号伝達装置１０は、第１モジュール、第２モジュール、および絶縁モジュールを備える。
【0322】
・上記各実施形態では、信号伝達装置１０は、１次側回路１３から２次側回路１４にセット信号およびリセット信号が伝達されたが、これに限られない。一例では、信号伝達装置１０は、２次側回路１４から１次側回路１３に信号が伝達されてもよい。一例では、信号伝達装置１０は、１次側回路１３から２次側回路１４に信号が伝達され、２次側回路１４から１次側回路１３から信号が伝達されるような双方向に信号が伝達されてもよい。
【0323】
本明細書に記載の様々な例のうち１つまたは複数を、技術的に矛盾しない範囲で組み合わせることができる。
本開示における「第１」、「第２」、「第３」等の用語は、単に対象物を区別するために用いられており、対象物を順位づけするものではない。
本開示における「第１」、「第２」、「第３」等の用語は、単に対象物を区別するために用いられており、対象物を順位づけするものではない。
【0324】
本明細書において、「ＡおよびＢのうち少なくとも１つ」とは、「Ａのみ、または、Ｂのみ、またはＡおよびＢの両方」を意味するものとして理解されるべきである。
本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」の意味を含む。したがって、例えば「第１要素が第２要素上に配置される」という表現は、或る実施形態では第１要素が第２要素に接触して第２要素上に直接配置され得るが、他の実施形態では第１要素が第２要素に接触することなく第２要素の上方に配置され得ることが意図される。すなわち、「～上に」という用語は、第１要素と第２要素との間に他の要素が形成される構造を排除しない。
本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」の意味を含む。したがって、例えば「第１要素が第２要素上に配置される」という表現は、或る実施形態では第１要素が第２要素に接触して第２要素上に直接配置され得るが、他の実施形態では第１要素が第２要素に接触することなく第２要素の上方に配置され得ることが意図される。すなわち、「～上に」という用語は、第１要素と第２要素との間に他の要素が形成される構造を排除しない。
【0325】
本開示で使用されるＺ方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造は、本明細書で説明されるＺ方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。例えばＸ方向が鉛直方向であってもよく、またはＹ方向が鉛直方向であってもよい。
【0326】
＜付記＞
本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のため、付記に記載される構成要素には、上記実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。
本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のため、付記に記載される構成要素には、上記実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。
【0327】
［付記１］
第１ユニット（９０）と、
前記第１ユニット（９０）上に接合された第２ユニット（１００）と、
を備え、
前記第１ユニット（９０）は、
第１半導体基板（９１）と、
前記第２ユニット（１００）の側を向く第１素子表面（９２Ａ）、および前記第１素子表面（９２Ａ）とは反対側の第１素子裏面（９２Ｂ）を含み、前記第１素子裏面（９２Ｂ）が前記第１半導体基板（９１）と接する第１素子絶縁層（９２）と、
前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において前記第１素子表面（９２Ａ）から離隔した位置で前記第１素子絶縁層（９２）に埋め込まれ、前記第１素子表面（９２Ａ）に沿う第１方向（Ｘ方向）において互いに離隔して配列されるとともに互いに電気的に絶縁された第１絶縁素子（２１）および第４絶縁素子（２４）と、
を含み、
前記第２ユニット（１００）は、
第２素子表面（１０２Ａ）、および前記第２素子表面（１０２Ａ）とは反対側の第２素子裏面（１０２Ｂ）を含む第２素子絶縁層（１０２）と、
前記第２素子絶縁層（１０２）の厚さ方向（Ｚ方向）において前記第２素子表面（１０２Ａ）から離隔した位置で前記第２素子絶縁層（１０２）に埋め込まれ、前記第１方向（Ｘ方向）において互いに離隔して配列されるとともに互いに電気的に接続された第２絶縁素子（２２）および第３絶縁素子（２３）と、
を含み、
前記第２ユニット（１００）が前記第１ユニット（９０）の上に接合されたユニット接合状態において、前記第１絶縁素子（２１）および前記第２絶縁素子（２２）は前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において対向配置されており、前記第３絶縁素子（２３）および前記第４絶縁素子（２４）は前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において対向配置されており、
前記第１半導体基板（９１）は、前記第１方向（Ｘ方向）において互いに離隔して配列された第１基板（９１Ａ）および第２基板（９１Ｂ）を含み、
前記第１基板（９１Ａ）は、平面視において前記第１絶縁素子（２１）および前記第２絶縁素子（２２）と重なる位置に配置され、
前記第２基板（９１Ｂ）は、平面視において前記第３絶縁素子（２３）および前記第４絶縁素子（２４）と重なる位置に配置されている
絶縁チップ（５０）。
第１ユニット（９０）と、
前記第１ユニット（９０）上に接合された第２ユニット（１００）と、
を備え、
前記第１ユニット（９０）は、
第１半導体基板（９１）と、
前記第２ユニット（１００）の側を向く第１素子表面（９２Ａ）、および前記第１素子表面（９２Ａ）とは反対側の第１素子裏面（９２Ｂ）を含み、前記第１素子裏面（９２Ｂ）が前記第１半導体基板（９１）と接する第１素子絶縁層（９２）と、
前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において前記第１素子表面（９２Ａ）から離隔した位置で前記第１素子絶縁層（９２）に埋め込まれ、前記第１素子表面（９２Ａ）に沿う第１方向（Ｘ方向）において互いに離隔して配列されるとともに互いに電気的に絶縁された第１絶縁素子（２１）および第４絶縁素子（２４）と、
を含み、
前記第２ユニット（１００）は、
第２素子表面（１０２Ａ）、および前記第２素子表面（１０２Ａ）とは反対側の第２素子裏面（１０２Ｂ）を含む第２素子絶縁層（１０２）と、
前記第２素子絶縁層（１０２）の厚さ方向（Ｚ方向）において前記第２素子表面（１０２Ａ）から離隔した位置で前記第２素子絶縁層（１０２）に埋め込まれ、前記第１方向（Ｘ方向）において互いに離隔して配列されるとともに互いに電気的に接続された第２絶縁素子（２２）および第３絶縁素子（２３）と、
を含み、
前記第２ユニット（１００）が前記第１ユニット（９０）の上に接合されたユニット接合状態において、前記第１絶縁素子（２１）および前記第２絶縁素子（２２）は前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において対向配置されており、前記第３絶縁素子（２３）および前記第４絶縁素子（２４）は前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において対向配置されており、
前記第１半導体基板（９１）は、前記第１方向（Ｘ方向）において互いに離隔して配列された第１基板（９１Ａ）および第２基板（９１Ｂ）を含み、
前記第１基板（９１Ａ）は、平面視において前記第１絶縁素子（２１）および前記第２絶縁素子（２２）と重なる位置に配置され、
前記第２基板（９１Ｂ）は、平面視において前記第３絶縁素子（２３）および前記第４絶縁素子（２４）と重なる位置に配置されている
絶縁チップ（５０）。
【0328】
［付記２］
前記第１素子絶縁層（９２）は、前記第１素子裏面（９２Ｂ）から前記第１素子表面（９２Ａ）に向けて凹む凹部（１１０）を有し、
前記第１方向（Ｘ方向）において、前記第１基板（９１Ａ）および前記第２基板（９１Ｂ）は、前記凹部（１１０）の両側に分散して配置されている
付記１に記載の絶縁チップ。
前記第１素子絶縁層（９２）は、前記第１素子裏面（９２Ｂ）から前記第１素子表面（９２Ａ）に向けて凹む凹部（１１０）を有し、
前記第１方向（Ｘ方向）において、前記第１基板（９１Ａ）および前記第２基板（９１Ｂ）は、前記凹部（１１０）の両側に分散して配置されている
付記１に記載の絶縁チップ。
【0329】
［付記３］
前記凹部（１１０）の底面（１１３）は、前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において前記第１ユニット（９０）と前記第２ユニット（１１０）との接合面よりも前記第１半導体基板（９１）寄りに形成されている
付記２に記載の絶縁チップ。
前記凹部（１１０）の底面（１１３）は、前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において前記第１ユニット（９０）と前記第２ユニット（１１０）との接合面よりも前記第１半導体基板（９１）寄りに形成されている
付記２に記載の絶縁チップ。
【0330】
［付記４］
前記凹部（１１０）の底面（１１３）は、前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において前記第１絶縁素子（２１）および前記第４絶縁素子（２４）よりも前記第１素子裏面（９２Ｂ）寄りに形成されている
付記３に記載の絶縁チップ。
前記凹部（１１０）の底面（１１３）は、前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において前記第１絶縁素子（２１）および前記第４絶縁素子（２４）よりも前記第１素子裏面（９２Ｂ）寄りに形成されている
付記３に記載の絶縁チップ。
【0331】
［付記５］
前記凹部（１１０）の幅（ＷＲ）は、前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）における前記第１絶縁素子（２１）と前記第２絶縁素子（２２）との間の距離よりも大きい
付記２～４のいずれか１つに記載の絶縁チップ。
前記凹部（１１０）の幅（ＷＲ）は、前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）における前記第１絶縁素子（２１）と前記第２絶縁素子（２２）との間の距離よりも大きい
付記２～４のいずれか１つに記載の絶縁チップ。
【0332】
［付記６］
前記凹部（１１０）は、前記第１素子表面（９２Ａ）まで到達しており、
前記第１素子絶縁層（９２）は、前記凹部（１１０）によって分離された第１絶縁層（１１５）および第２絶縁層（１１６）を含み、
前記第１絶縁層（１１５）は、前記第１絶縁素子（２１）を含むとともに前記第１基板（９１Ａ）上に形成されており、
前記第２絶縁層（１１６）は、前記第４絶縁素子（２４）を含むとともに前記第２基板（９１Ｂ）上に形成されている
付記２～５のいずれか１つに記載の絶縁チップ。
前記凹部（１１０）は、前記第１素子表面（９２Ａ）まで到達しており、
前記第１素子絶縁層（９２）は、前記凹部（１１０）によって分離された第１絶縁層（１１５）および第２絶縁層（１１６）を含み、
前記第１絶縁層（１１５）は、前記第１絶縁素子（２１）を含むとともに前記第１基板（９１Ａ）上に形成されており、
前記第２絶縁層（１１６）は、前記第４絶縁素子（２４）を含むとともに前記第２基板（９１Ｂ）上に形成されている
付記２～５のいずれか１つに記載の絶縁チップ。
【0333】
［付記７］
前記第１絶縁素子（２１）と前記第４絶縁素子（２４）との前記第１方向（Ｘ方向）の間の距離は、前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）における前記第１絶縁素子（２１）と前記第２絶縁素子（２２）との間の距離（ＤＡ１＋ＤＢ１）よりも大きい
付記１～６のいずれか１つに記載の絶縁チップ。
前記第１絶縁素子（２１）と前記第４絶縁素子（２４）との前記第１方向（Ｘ方向）の間の距離は、前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）における前記第１絶縁素子（２１）と前記第２絶縁素子（２２）との間の距離（ＤＡ１＋ＤＢ１）よりも大きい
付記１～６のいずれか１つに記載の絶縁チップ。
【0334】
［付記８］
前記第１ユニット（９０）は、
前記第１絶縁素子（２１）と電気的に接続され、前記第１素子表面（９２Ａ）から露出するように前記第１素子絶縁層（９２）に設けられた第１電極パッド（５４）と、
前記第４絶縁素子（２４）と電気的に接続され、前記第１素子表面（９２Ａ）から露出するように前記第１素子絶縁層（９２）に設けられた第２電極パッド（５５）と、
を含む
付記１～７のいずれか１つに記載の絶縁チップ。
前記第１ユニット（９０）は、
前記第１絶縁素子（２１）と電気的に接続され、前記第１素子表面（９２Ａ）から露出するように前記第１素子絶縁層（９２）に設けられた第１電極パッド（５４）と、
前記第４絶縁素子（２４）と電気的に接続され、前記第１素子表面（９２Ａ）から露出するように前記第１素子絶縁層（９２）に設けられた第２電極パッド（５５）と、
を含む
付記１～７のいずれか１つに記載の絶縁チップ。
【0335】
［付記９］
前記第２ユニット（１００）は、平面視において前記第１ユニット（９０）よりも小さく形成されており、
前記ユニット接合状態において、前記第１電極パッド（５４）および前記第２電極パッド（５５）の双方は、平面視において前記第２ユニット（１００）とは異なる位置に設けられている
付記８に記載の絶縁チップ。
前記第２ユニット（１００）は、平面視において前記第１ユニット（９０）よりも小さく形成されており、
前記ユニット接合状態において、前記第１電極パッド（５４）および前記第２電極パッド（５５）の双方は、平面視において前記第２ユニット（１００）とは異なる位置に設けられている
付記８に記載の絶縁チップ。
【0336】
［付記１０］
前記第２絶縁素子（２２）および前記第３絶縁素子（２３）は、前記第２素子絶縁層（１０２）内において互いに電気的に接続されている
付記１～９のいずれか１つに記載の絶縁チップ。
前記第２絶縁素子（２２）および前記第３絶縁素子（２３）は、前記第２素子絶縁層（１０２）内において互いに電気的に接続されている
付記１～９のいずれか１つに記載の絶縁チップ。
【0337】
［付記１１］
第１ユニット（９０）と、
前記第１ユニット（９０）上に接合された第２ユニット（１００）と、
を備え、
前記第１ユニット（９０）は、
第１半導体基板（９１）と、
前記第２ユニット（１００）の側を向く第１素子表面（９２Ａ）、および前記第１素子表面（９２Ａ）とは反対側の第１素子裏面（９２Ｂ）を含み、前記第１素子裏面（９２Ｂ）が前記第１半導体基板（９１）と接する第１素子絶縁層（９２）と、
前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において前記第１素子表面（９２Ａ）から離隔した位置で前記第１素子絶縁層（９２）に埋め込まれ、前記第１素子表面（９２Ａ）に沿う第１方向（Ｘ方向）において互いに離隔して配列されるとともに互いに電気的に絶縁された第１絶縁素子（２１）および第４絶縁素子（２４）と、
を含み、
前記第２ユニット（１００）は、
第２素子表面（１０２Ａ）、および前記第２素子表面（１０２Ａ）とは反対側の第２素子裏面（１０２Ｂ）を含む第２素子絶縁層（１０２）と、
前記第２素子絶縁層（１０２）の厚さ方向（Ｚ方向）において前記第２素子表面（１０２Ａ）から離隔した位置で前記第２素子絶縁層（１０２）に埋め込まれ、前記第１方向（Ｘ方向）において互いに離隔して配列されるとともに互いに電気的に接続された第２絶縁素子（２２）および第３絶縁素子（２３）と、
を含み、
前記第２ユニット（１００）が前記第１ユニット（９０）の上に接合されたユニット接合状態において、前記第１絶縁素子（２１）および前記第２絶縁素子（２２）は前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において対向配置されており、前記第３絶縁素子（２３）および前記第４絶縁素子（２４）は前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において対向配置されており、
前記第２ユニット（１００）は、前記第２素子裏面（１０２Ｂ）と接する第２半導体基板（１０１）を含み、
前記第２素子絶縁層（１０２）は、前記第１方向（Ｘ方向）において互いに離隔して配列された第３絶縁層（１１７）および第４絶縁層（１１８）を含み、
前記第２半導体基板（１０１）は、前記第１方向（Ｘ方向）において互いに離隔して配列された第３基板（１０１Ａ）および第４基板（１０１Ｂ）を含み、
前記第３絶縁層（１１７）は、前記第２絶縁素子（２２）を含むとともに前記第３基板（１０１Ａ）上に形成されており、
前記第４絶縁層（１１８）は、前記第４絶縁素子（２４）を含むとともに前記第４基板（１０１Ｂ）上に形成されている
絶縁チップ（５０）。
第１ユニット（９０）と、
前記第１ユニット（９０）上に接合された第２ユニット（１００）と、
を備え、
前記第１ユニット（９０）は、
第１半導体基板（９１）と、
前記第２ユニット（１００）の側を向く第１素子表面（９２Ａ）、および前記第１素子表面（９２Ａ）とは反対側の第１素子裏面（９２Ｂ）を含み、前記第１素子裏面（９２Ｂ）が前記第１半導体基板（９１）と接する第１素子絶縁層（９２）と、
前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において前記第１素子表面（９２Ａ）から離隔した位置で前記第１素子絶縁層（９２）に埋め込まれ、前記第１素子表面（９２Ａ）に沿う第１方向（Ｘ方向）において互いに離隔して配列されるとともに互いに電気的に絶縁された第１絶縁素子（２１）および第４絶縁素子（２４）と、
を含み、
前記第２ユニット（１００）は、
第２素子表面（１０２Ａ）、および前記第２素子表面（１０２Ａ）とは反対側の第２素子裏面（１０２Ｂ）を含む第２素子絶縁層（１０２）と、
前記第２素子絶縁層（１０２）の厚さ方向（Ｚ方向）において前記第２素子表面（１０２Ａ）から離隔した位置で前記第２素子絶縁層（１０２）に埋め込まれ、前記第１方向（Ｘ方向）において互いに離隔して配列されるとともに互いに電気的に接続された第２絶縁素子（２２）および第３絶縁素子（２３）と、
を含み、
前記第２ユニット（１００）が前記第１ユニット（９０）の上に接合されたユニット接合状態において、前記第１絶縁素子（２１）および前記第２絶縁素子（２２）は前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において対向配置されており、前記第３絶縁素子（２３）および前記第４絶縁素子（２４）は前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において対向配置されており、
前記第２ユニット（１００）は、前記第２素子裏面（１０２Ｂ）と接する第２半導体基板（１０１）を含み、
前記第２素子絶縁層（１０２）は、前記第１方向（Ｘ方向）において互いに離隔して配列された第３絶縁層（１１７）および第４絶縁層（１１８）を含み、
前記第２半導体基板（１０１）は、前記第１方向（Ｘ方向）において互いに離隔して配列された第３基板（１０１Ａ）および第４基板（１０１Ｂ）を含み、
前記第３絶縁層（１１７）は、前記第２絶縁素子（２２）を含むとともに前記第３基板（１０１Ａ）上に形成されており、
前記第４絶縁層（１１８）は、前記第４絶縁素子（２４）を含むとともに前記第４基板（１０１Ｂ）上に形成されている
絶縁チップ（５０）。
【0338】
［付記１２］
前記第１絶縁素子（２１）および前記第４絶縁素子（２４）は、前記第１素子絶縁層（９２）内において互いに電気的に接続されている
付記１１に記載の絶縁チップ。
前記第１絶縁素子（２１）および前記第４絶縁素子（２４）は、前記第１素子絶縁層（９２）内において互いに電気的に接続されている
付記１１に記載の絶縁チップ。
【0339】
［付記１３］
前記第２絶縁素子（２２）と電気的に接続され、前記第３基板（１０１Ａ）から露出するように設けられた第１電極パッド（５４）と、
前記第３絶縁素子（２３）と電気的に接続され、前記第４基板（１０１Ｂ）から露出するように設けられた第２電極パッド（５５）と、
を含む
付記１１または１２に記載の絶縁チップ。
前記第２絶縁素子（２２）と電気的に接続され、前記第３基板（１０１Ａ）から露出するように設けられた第１電極パッド（５４）と、
前記第３絶縁素子（２３）と電気的に接続され、前記第４基板（１０１Ｂ）から露出するように設けられた第２電極パッド（５５）と、
を含む
付記１１または１２に記載の絶縁チップ。
【0340】
［付記１４］
平面視において、前記第２ユニット（１００）は、前記第１ユニット（９０）と同じ大きさである
付記１１～１３のいずれか１つに記載の絶縁チップ。
平面視において、前記第２ユニット（１００）は、前記第１ユニット（９０）と同じ大きさである
付記１１～１３のいずれか１つに記載の絶縁チップ。
【0341】
［付記１５］
前記第１絶縁素子（２１）、前記第２絶縁素子（２２）、前記第３絶縁素子（２３）、および前記第４絶縁素子（２４）は、コイルによって形成されている
付記１～１４のいずれか１つに記載の絶縁チップ。
前記第１絶縁素子（２１）、前記第２絶縁素子（２２）、前記第３絶縁素子（２３）、および前記第４絶縁素子（２４）は、コイルによって形成されている
付記１～１４のいずれか１つに記載の絶縁チップ。
【0342】
［付記１６］
前記第１絶縁素子（１２１）、前記第２絶縁素子（１２２）、前記第３絶縁素子（１２３）、および前記第４絶縁素子（１２４）は、電極板によって形成されている
付記１～１４のいずれか１つに記載の絶縁チップ。
前記第１絶縁素子（１２１）、前記第２絶縁素子（１２２）、前記第３絶縁素子（１２３）、および前記第４絶縁素子（１２４）は、電極板によって形成されている
付記１～１４のいずれか１つに記載の絶縁チップ。
【0343】
［付記１７］
付記１～１６のいずれか１つに記載の絶縁チップ（５０）と、
第１回路（１３）と、
前記第１回路（１３）と前記絶縁チップ（５０）を介して接続された第２回路（１４）と、
を備え、
前記第１回路（１３）と前記第２回路（１４）とは、前記絶縁チップ（５０）を介して信号を伝達するように構成されている
信号伝達装置（１０）。
付記１～１６のいずれか１つに記載の絶縁チップ（５０）と、
第１回路（１３）と、
前記第１回路（１３）と前記絶縁チップ（５０）を介して接続された第２回路（１４）と、
を備え、
前記第１回路（１３）と前記第２回路（１４）とは、前記絶縁チップ（５０）を介して信号を伝達するように構成されている
信号伝達装置（１０）。
【0344】
［付記１８］
第１ダイパッド（６１）と、
前記第１ダイパッド（６１）から離隔して配置された第２ダイパッド（７１）と、
を備え、
前記絶縁チップ（５０）は、前記第１ダイパッド（６１）と前記第２ダイパッド（７１）との間を跨ぐように前記第１ダイパッド（６１）および前記第２ダイパッド（７１）の双方に配置されている
付記１７に記載の信号伝達装置。
第１ダイパッド（６１）と、
前記第１ダイパッド（６１）から離隔して配置された第２ダイパッド（７１）と、
を備え、
前記絶縁チップ（５０）は、前記第１ダイパッド（６１）と前記第２ダイパッド（７１）との間を跨ぐように前記第１ダイパッド（６１）および前記第２ダイパッド（７１）の双方に配置されている
付記１７に記載の信号伝達装置。
【0345】
［付記１９］
前記第１ユニット（１００）は、前記第１回路（１３）および前記第２回路（１４）の少なくとも一方を含む
付記１７または１８に記載の信号伝達装置。
前記第１ユニット（１００）は、前記第１回路（１３）および前記第２回路（１４）の少なくとも一方を含む
付記１７または１８に記載の信号伝達装置。
【0346】
［付記２０］
前記第１回路（１３）を含む第１チップ（３０）と、
前記第２回路（１４）を含む第２チップ（４０）と、
を含み、
前記第１チップ（３０）は、前記第１ダイパッド（６１）に配置され、
前記第２チップ（４０）は、前記第２ダイパッド（７１）に配置されている
請求項１８に記載の信号伝達装置。
前記第１回路（１３）を含む第１チップ（３０）と、
前記第２回路（１４）を含む第２チップ（４０）と、
を含み、
前記第１チップ（３０）は、前記第１ダイパッド（６１）に配置され、
前記第２チップ（４０）は、前記第２ダイパッド（７１）に配置されている
請求項１８に記載の信号伝達装置。
【0347】
［付記２１］
前記第１ユニット（９０）は、前記第１素子表面（９２Ａ）から露出するように前記第１素子絶縁層（９２）に設けられた第１金属端子（１６１）を含み、
前記第２ユニット（１００）は、前記第２素子表面（１０２Ａ）から露出するように前記第２素子絶縁層（１０２）に設けられた第２金属端子（１６２）を含み、
前記第１ユニット（９０）および前記第２ユニット（１００）は、前記第１素子表面（９２Ａ）と前記第２素子表面（１０２Ａ）とが互いに接合されるとともに前記第１金属端子（１６１）と前記第２金属端子（１６２）とが互いに接合されることによって前記ユニット接合状態となる
付記１～１６のいずれか１つに記載の絶縁チップ。
前記第１ユニット（９０）は、前記第１素子表面（９２Ａ）から露出するように前記第１素子絶縁層（９２）に設けられた第１金属端子（１６１）を含み、
前記第２ユニット（１００）は、前記第２素子表面（１０２Ａ）から露出するように前記第２素子絶縁層（１０２）に設けられた第２金属端子（１６２）を含み、
前記第１ユニット（９０）および前記第２ユニット（１００）は、前記第１素子表面（９２Ａ）と前記第２素子表面（１０２Ａ）とが互いに接合されるとともに前記第１金属端子（１６１）と前記第２金属端子（１６２）とが互いに接合されることによって前記ユニット接合状態となる
付記１～１６のいずれか１つに記載の絶縁チップ。
【0348】
［付記２２］
前記第１金属端子（１６１）および前記第２金属端子（１６２）の双方は、平面視で前記第１絶縁素子（２１）、前記第２絶縁素子（２２）、前記第３絶縁素子（２３）、および前記第４絶縁素子（２４）とは異なる位置に配置されている
付記２１に記載の絶縁チップ。
前記第１金属端子（１６１）および前記第２金属端子（１６２）の双方は、平面視で前記第１絶縁素子（２１）、前記第２絶縁素子（２２）、前記第３絶縁素子（２３）、および前記第４絶縁素子（２４）とは異なる位置に配置されている
付記２１に記載の絶縁チップ。
【0349】
［付記２３］
前記第１金属端子（１６１）および前記第２金属端子（１６２）の双方は、電気的にフローティング状態である
付記２１または２２に記載の絶縁チップ。
前記第１金属端子（１６１）および前記第２金属端子（１６２）の双方は、電気的にフローティング状態である
付記２１または２２に記載の絶縁チップ。
【0350】
［付記２４］
第１ユニット（９０）と、
前記第１ユニット（９０）上に接合された第２ユニット（１００）と、
を備え、
前記第１ユニット（９０）は、
第１基板（１７０）と、
前記第２ユニット（１００）の側を向く第１素子表面（９２Ａ）、および前記第１素子表面（９２Ａ）とは反対側の第１素子裏面（９２Ｂ）を含み、前記第１素子裏面（９２Ｂ）が前記第１基板（１７０）と接する第１素子絶縁層（９２）と、
前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において前記第１素子表面（９２Ａ）から離隔した位置で前記第１素子絶縁層（９２）に埋め込まれ、前記第１素子表面（９２Ａ）に沿う第１方向（Ｘ方向）において互いに離隔して配列されるとともに互いに電気的に絶縁された第１絶縁素子（２１）および第４絶縁素子（２４）と、
を含み、
前記第２ユニット（１００）は、
第２素子表面（１０２Ａ）、および前記第２素子表面（１０２Ａ）とは反対側の第２素子裏面（１０２Ｂ）を含む第２素子絶縁層（１０２）と、
前記第２素子絶縁層（１０２）の厚さ方向（Ｚ方向）において前記第２素子表面（１０２Ａ）から離隔した位置で前記第２素子絶縁層（１０２）に埋め込まれ、前記第１方向（Ｘ方向）において互いに離隔して配列されるとともに互いに電気的に接続された第２絶縁素子（２２）および第３絶縁素子（２３）と、
を含み、
前記第２ユニット（１００）が前記第１ユニット（９０）の上に接合されたユニット接合状態において、前記第１絶縁素子（２１）および前記第２絶縁素子（２２）は前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において対向配置されており、前記第３絶縁素子（２３）および前記第４絶縁素子（２４）は前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において対向配置されており、
前記第１基板（１７０）は、絶縁基板によって構成されている
絶縁チップ（５０）。
第１ユニット（９０）と、
前記第１ユニット（９０）上に接合された第２ユニット（１００）と、
を備え、
前記第１ユニット（９０）は、
第１基板（１７０）と、
前記第２ユニット（１００）の側を向く第１素子表面（９２Ａ）、および前記第１素子表面（９２Ａ）とは反対側の第１素子裏面（９２Ｂ）を含み、前記第１素子裏面（９２Ｂ）が前記第１基板（１７０）と接する第１素子絶縁層（９２）と、
前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において前記第１素子表面（９２Ａ）から離隔した位置で前記第１素子絶縁層（９２）に埋め込まれ、前記第１素子表面（９２Ａ）に沿う第１方向（Ｘ方向）において互いに離隔して配列されるとともに互いに電気的に絶縁された第１絶縁素子（２１）および第４絶縁素子（２４）と、
を含み、
前記第２ユニット（１００）は、
第２素子表面（１０２Ａ）、および前記第２素子表面（１０２Ａ）とは反対側の第２素子裏面（１０２Ｂ）を含む第２素子絶縁層（１０２）と、
前記第２素子絶縁層（１０２）の厚さ方向（Ｚ方向）において前記第２素子表面（１０２Ａ）から離隔した位置で前記第２素子絶縁層（１０２）に埋め込まれ、前記第１方向（Ｘ方向）において互いに離隔して配列されるとともに互いに電気的に接続された第２絶縁素子（２２）および第３絶縁素子（２３）と、
を含み、
前記第２ユニット（１００）が前記第１ユニット（９０）の上に接合されたユニット接合状態において、前記第１絶縁素子（２１）および前記第２絶縁素子（２２）は前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において対向配置されており、前記第３絶縁素子（２３）および前記第４絶縁素子（２４）は前記第１素子絶縁層（９２）の厚さ方向（Ｚ方向）において対向配置されており、
前記第１基板（１７０）は、絶縁基板によって構成されている
絶縁チップ（５０）。
【0351】
［付記２５］
前記第１基板（１７０）は、前記絶縁基板としてガラス基板によって構成されている
付記２４に記載の絶縁チップ。
前記第１基板（１７０）は、前記絶縁基板としてガラス基板によって構成されている
付記２４に記載の絶縁チップ。
【0352】
以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法（製造プロセス）以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。本開示は、特許請求の範囲を含む本開示の範囲内に含まれる全ての代替、変形、および変更を包含することが意図される。
【符号の説明】
【0353】
１０…信号伝達装置
１０Ａ…信号伝達回路
１１…１次側端子
１２…２次側端子
１３…１次側回路（第１回路）
１４…２次側回路（第２回路）
１５，１５Ａ，１５Ｂ…トランス
１６Ａ，１６Ｂ…１次側信号線
１７Ａ，１７Ｂ…２次側信号線
１８Ａ，１８Ｂ，１９Ａ，１９Ｂ…トランス
２１…第１コイル
２１Ａ…第１端部
２１Ｂ…第２端部
２２…第２コイル
２２Ａ…第１端部
２２Ｂ…第２端部
２３…第３コイル
２３Ａ…第１端部
２３Ｂ…第２端部
２４…第４コイル
２４Ａ…第１端部
２４Ｂ…第２端部
３０…第１チップ
３１…チップ表面
３２…チップ裏面
３３…第１電極パッド
３４…第２電極パッド
３５…第３電極パッド
３６…基板
３７…配線層
４０…第２チップ
４１…チップ表面
４２…チップ裏面
４３…第１電極パッド
４４…第２電極パッド
４５…第３電極パッド
４６…基板
４７…配線層
５０…トランスチップ
５１…第１チップ表面
５２…第２チップ表面
５３…チップ裏面
５４，５４Ａ，５４Ｂ…第１電極パッド
５５，５５Ａ，５５Ｂ…第２電極パッド
６０…第１リードフレーム
６１…第１ダイパッド
６２…第１リード
７０…第２リードフレーム
７１…第２ダイパッド
７２…第２リード
８０…封止樹脂
８１～８４…樹脂側面
９０…第１ユニット
９１…第１半導体基板
９１Ａ…第１基板
９１ＡＳ…基板側面
９１Ｂ…第２基板
９１ＢＳ…基板側面
９２…第１素子絶縁層
９２Ａ…第１素子表面
９２Ｂ…第１素子裏面
９２ＢＡ，９２ＢＢ…素子裏面
９２Ｃ～９２Ｆ…第１素子側面
９２Ｇ…保護層
９２Ｈ…パッシベーション層
９２Ｐ…第１絶縁膜
９２Ｑ…第２絶縁膜
９２Ｒ…絶縁体
９３…第１接続部
９３Ａ…第１配線層
９３Ｂ…第１接続配線
９３ＢＡ…第１ビア
９３ＢＢ…中間配線層
９３ＢＣ…第２ビア
９３Ｃ…ビア
９４…第２接続部
９４Ａ…第２配線層
９４Ｂ…第２接続配線
９５…第３接続部
９５Ａ…第３配線層
９５Ｂ…第３接続配線
９５ＢＡ…第１ビア
９５ＢＢ…中間配線層
９５ＢＣ…第２ビア
９５Ｃ…ビア
９６…第４接続部
９６Ａ…第４配線層
９６Ｂ…第４接続配線
９７…第１接続部
９７Ａ…第１配線層
９７Ｂ…ビア
９７Ｃ…ビア
９８…第２接続部
１００…第２ユニット
１０１…第２半導体基板
１０１Ａ…第３基板
１０１Ｂ…第４基板
１０１Ｓ…基板表面
１０１Ｒ…基板裏面
１０２…第２素子絶縁層
１０２Ａ…第２素子表面
１０２Ｂ…第２素子裏面
１０２Ｃ～１０２Ｆ…第２素子側面
１０２Ｇ…保護層
１０２Ｈ…パッシベーション層
１０２Ｐ…第１絶縁膜
１０２Ｑ…第２絶縁膜
１０２Ｒ…絶縁体
１０３…第１接続部
１０３Ａ…第１配線層
１０３Ｂ…ビア
１０３Ｃ…ビア
１０４…第２接続部
１０５…第１接続部
１０６…第２接続部
１０６Ａ…配線層
１０６Ｂ…ビア
１０７…第３接続部
１０８…第４接続部
１０８Ａ…配線層
１０８Ｂ…ビア
１１０…凹部
１１１…第１側面
１１２…第２側面
１１３…底面
１１５…第１絶縁層
１１６…第２絶縁層
１１７…第３絶縁層
１１８…第４絶縁層
１１９…分離溝
１２０，１２０Ａ，１２０Ｂ…キャパシタ
１２０ＡＡ，１２０ＢＡ…第１キャパシタ
１２０ＡＢ，１２０ＢＢ…第２キャパシタ
１２１…第１電極板
１２２…第２電極板
１２３…第３電極板
１２４…第４電極板
１３０…キャパシタチップ
１３１…第１チップ表面
１３２…第２チップ表面
１３３…チップ裏面
１４０…第１ユニット
１４１…第１接続部
１４１Ａ…配線層
１４１Ｂ…ビア
１４２…第２接続部
１４２Ａ…配線層
１４２Ｂ…ビア
１５０…第２ユニット
１５１…接続部
１６１…第１金属端子
１６２…第２金属端子
１７０…第１絶縁基板
８００…第１半導体ウエハ
９００…第２半導体ウエハ
９１０…ダイシングテープ
９２０…ダイシングブレード
Ｗ１～Ｗ８…ワイヤ
ＡＨ…絶縁性接合材
ＳＤ…導電性接合材
ＤＸ１…第１コイルと第４コイルとのＸ方向の間の距離
ＤＸ２…第２コイルと第３コイルとのＸ方向の間の距離
ＤＹ１…第１コイル同士のＹ方向の間の距離
ＤＹ２…第２コイル同士のＹ方向の間の距離
ＤＹ３…第３コイル同士のＹ方向の間の距離
ＤＹ４…第４コイル同士のＹ方向の間の距離
ＤＡ１…第１コイルと第１素子表面との間の距離
ＤＡ２…第１コイルと第１素子裏面との間の距離
ＤＡ３…第４コイルと第１素子表面との間の距離
ＤＡ４…第４コイルと第１素子裏面との間の距離
ＤＢ１…第２コイルと第２素子表面との間の距離
ＤＢ２…第２コイルと第２素子裏面との間の距離
ＤＢ３…第３コイルと第２素子表面との間の距離
ＤＢ４…第３コイルと第２素子裏面との間の距離
ＤＤ１…第１電極板と第１素子表面との間の距離
ＤＤ２…第１電極板と第１素子裏面との間の距離
ＤＤ３…第４電極板と第１素子表面との間の距離
ＤＤ４…第４電極板と第１素子裏面との間の距離
ＤＥ１…第２電極板と第２素子表面との間の距離
ＤＥ２…第２電極板と第２素子裏面との間の距離
ＤＥ３…第３電極板と第２素子表面との間の距離
ＤＥ４…第３電極板と第２素子裏面との間の距離
ＤＸＢ…第１基板と第２基板とのＸ方向の間の距離
ＬＸ１…第１ユニットのＸ方向の寸法
ＬＸ２…第２ユニットのＸ方向の寸法
ＬＹ１…第１ユニットのＹ方向の寸法
ＬＹ２…第２ユニットのＹ方向の寸法
ＨＲ…凹部の深さ
ＷＲ…凹部の幅
１０Ａ…信号伝達回路
１１…１次側端子
１２…２次側端子
１３…１次側回路（第１回路）
１４…２次側回路（第２回路）
１５，１５Ａ，１５Ｂ…トランス
１６Ａ，１６Ｂ…１次側信号線
１７Ａ，１７Ｂ…２次側信号線
１８Ａ，１８Ｂ，１９Ａ，１９Ｂ…トランス
２１…第１コイル
２１Ａ…第１端部
２１Ｂ…第２端部
２２…第２コイル
２２Ａ…第１端部
２２Ｂ…第２端部
２３…第３コイル
２３Ａ…第１端部
２３Ｂ…第２端部
２４…第４コイル
２４Ａ…第１端部
２４Ｂ…第２端部
３０…第１チップ
３１…チップ表面
３２…チップ裏面
３３…第１電極パッド
３４…第２電極パッド
３５…第３電極パッド
３６…基板
３７…配線層
４０…第２チップ
４１…チップ表面
４２…チップ裏面
４３…第１電極パッド
４４…第２電極パッド
４５…第３電極パッド
４６…基板
４７…配線層
５０…トランスチップ
５１…第１チップ表面
５２…第２チップ表面
５３…チップ裏面
５４，５４Ａ，５４Ｂ…第１電極パッド
５５，５５Ａ，５５Ｂ…第２電極パッド
６０…第１リードフレーム
６１…第１ダイパッド
６２…第１リード
７０…第２リードフレーム
７１…第２ダイパッド
７２…第２リード
８０…封止樹脂
８１～８４…樹脂側面
９０…第１ユニット
９１…第１半導体基板
９１Ａ…第１基板
９１ＡＳ…基板側面
９１Ｂ…第２基板
９１ＢＳ…基板側面
９２…第１素子絶縁層
９２Ａ…第１素子表面
９２Ｂ…第１素子裏面
９２ＢＡ，９２ＢＢ…素子裏面
９２Ｃ～９２Ｆ…第１素子側面
９２Ｇ…保護層
９２Ｈ…パッシベーション層
９２Ｐ…第１絶縁膜
９２Ｑ…第２絶縁膜
９２Ｒ…絶縁体
９３…第１接続部
９３Ａ…第１配線層
９３Ｂ…第１接続配線
９３ＢＡ…第１ビア
９３ＢＢ…中間配線層
９３ＢＣ…第２ビア
９３Ｃ…ビア
９４…第２接続部
９４Ａ…第２配線層
９４Ｂ…第２接続配線
９５…第３接続部
９５Ａ…第３配線層
９５Ｂ…第３接続配線
９５ＢＡ…第１ビア
９５ＢＢ…中間配線層
９５ＢＣ…第２ビア
９５Ｃ…ビア
９６…第４接続部
９６Ａ…第４配線層
９６Ｂ…第４接続配線
９７…第１接続部
９７Ａ…第１配線層
９７Ｂ…ビア
９７Ｃ…ビア
９８…第２接続部
１００…第２ユニット
１０１…第２半導体基板
１０１Ａ…第３基板
１０１Ｂ…第４基板
１０１Ｓ…基板表面
１０１Ｒ…基板裏面
１０２…第２素子絶縁層
１０２Ａ…第２素子表面
１０２Ｂ…第２素子裏面
１０２Ｃ～１０２Ｆ…第２素子側面
１０２Ｇ…保護層
１０２Ｈ…パッシベーション層
１０２Ｐ…第１絶縁膜
１０２Ｑ…第２絶縁膜
１０２Ｒ…絶縁体
１０３…第１接続部
１０３Ａ…第１配線層
１０３Ｂ…ビア
１０３Ｃ…ビア
１０４…第２接続部
１０５…第１接続部
１０６…第２接続部
１０６Ａ…配線層
１０６Ｂ…ビア
１０７…第３接続部
１０８…第４接続部
１０８Ａ…配線層
１０８Ｂ…ビア
１１０…凹部
１１１…第１側面
１１２…第２側面
１１３…底面
１１５…第１絶縁層
１１６…第２絶縁層
１１７…第３絶縁層
１１８…第４絶縁層
１１９…分離溝
１２０，１２０Ａ，１２０Ｂ…キャパシタ
１２０ＡＡ，１２０ＢＡ…第１キャパシタ
１２０ＡＢ，１２０ＢＢ…第２キャパシタ
１２１…第１電極板
１２２…第２電極板
１２３…第３電極板
１２４…第４電極板
１３０…キャパシタチップ
１３１…第１チップ表面
１３２…第２チップ表面
１３３…チップ裏面
１４０…第１ユニット
１４１…第１接続部
１４１Ａ…配線層
１４１Ｂ…ビア
１４２…第２接続部
１４２Ａ…配線層
１４２Ｂ…ビア
１５０…第２ユニット
１５１…接続部
１６１…第１金属端子
１６２…第２金属端子
１７０…第１絶縁基板
８００…第１半導体ウエハ
９００…第２半導体ウエハ
９１０…ダイシングテープ
９２０…ダイシングブレード
Ｗ１～Ｗ８…ワイヤ
ＡＨ…絶縁性接合材
ＳＤ…導電性接合材
ＤＸ１…第１コイルと第４コイルとのＸ方向の間の距離
ＤＸ２…第２コイルと第３コイルとのＸ方向の間の距離
ＤＹ１…第１コイル同士のＹ方向の間の距離
ＤＹ２…第２コイル同士のＹ方向の間の距離
ＤＹ３…第３コイル同士のＹ方向の間の距離
ＤＹ４…第４コイル同士のＹ方向の間の距離
ＤＡ１…第１コイルと第１素子表面との間の距離
ＤＡ２…第１コイルと第１素子裏面との間の距離
ＤＡ３…第４コイルと第１素子表面との間の距離
ＤＡ４…第４コイルと第１素子裏面との間の距離
ＤＢ１…第２コイルと第２素子表面との間の距離
ＤＢ２…第２コイルと第２素子裏面との間の距離
ＤＢ３…第３コイルと第２素子表面との間の距離
ＤＢ４…第３コイルと第２素子裏面との間の距離
ＤＤ１…第１電極板と第１素子表面との間の距離
ＤＤ２…第１電極板と第１素子裏面との間の距離
ＤＤ３…第４電極板と第１素子表面との間の距離
ＤＤ４…第４電極板と第１素子裏面との間の距離
ＤＥ１…第２電極板と第２素子表面との間の距離
ＤＥ２…第２電極板と第２素子裏面との間の距離
ＤＥ３…第３電極板と第２素子表面との間の距離
ＤＥ４…第３電極板と第２素子裏面との間の距離
ＤＸＢ…第１基板と第２基板とのＸ方向の間の距離
ＬＸ１…第１ユニットのＸ方向の寸法
ＬＸ２…第２ユニットのＸ方向の寸法
ＬＹ１…第１ユニットのＹ方向の寸法
ＬＹ２…第２ユニットのＹ方向の寸法
ＨＲ…凹部の深さ
ＷＲ…凹部の幅
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】