特開 2024-139282 半導体装置および半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024139282

(43)【公開日】2024-10-09

(54)【発明の名称】半導体装置および半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/338 20060101AFI20241002BHJP

   H01L 21/28 20060101ALI20241002BHJP

   H01L 21/768 20060101ALI20241002BHJP

   H01L 21/3205 20060101ALI20241002BHJP

【ＦＩ】

H01L29/80 U

H01L29/80 H

H01L21/28 301R

H01L21/28 301B

H01L21/90 B

H01L21/88 J

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2023050154

(22)【出願日】2023-03-27

(71)【出願人】

【識別番号】000154325

【氏名又は名称】住友電工デバイス・イノベーション株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】堤 優也

【テーマコード（参考）】

4M104

5F033

5F102

【Ｆターム（参考）】

4M104AA04

4M104AA07

4M104BB02

4M104BB09

4M104BB14

4M104BB17

4M104CC01

4M104DD08

4M104DD34

4M104DD52

4M104DD68

4M104EE06

4M104EE17

4M104FF02

4M104FF17

4M104GG12

4M104HH20

5F033GG02

5F033HH08

5F033HH13

5F033HH18

5F033HH21

5F033JJ13

5F033KK07

5F033MM30

5F033NN32

5F033PP15

5F033PP27

5F033VV04

5F102GB02

5F102GC01

5F102GD01

5F102GJ02

5F102GL04

5F102GM04

5F102GQ01

5F102GR04

5F102GR07

5F102GT01

5F102GV06

5F102GV08

5F102HC01

5F102HC02

5F102HC11

5F102HC15

5F102HC19

5F102HC30

(57)【要約】

【課題】小型化できる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置は、基板と、前記基板の上に設けられた第１窒化物半導体層と、前記第１窒化物半導体層の上に設けられた第１金属層と、前記第１金属層の上に設けられた第２金属層と、前記第２金属層の上に設けられた第３金属層と、を有し、前記基板、前記第１窒化物半導体層および前記第１金属層に、前記基板、前記第１窒化物半導体層および前記第１金属層を貫通し、前記第２金属層が露出する貫通孔が形成されており、前記第１金属層は、前記第１窒化物半導体層にオーミック接触し、反応性ガスを用いたエッチングに対する前記第２金属層の耐性は、前記反応性ガスを用いたエッチングに対する前記第１金属層の耐性よりも高く、前記第３金属層の抵抗率は、前記第１金属層の抵抗率および前記第２金属層の抵抗率よりも低く、前記貫通孔の内側に設けられ、前記第２金属層に直接接触する第４金属層を有する。
【選択図】図２

【特許請求の範囲】

【請求項1】

基板と、
前記基板の上に設けられた第１窒化物半導体層と、
前記第１窒化物半導体層の上に設けられた第１金属層と、
前記第１金属層の上に設けられた第２金属層と、
前記第２金属層の上に設けられた第３金属層と、
を有し、
前記基板、前記第１窒化物半導体層および前記第１金属層に、前記基板、前記第１窒化物半導体層および前記第１金属層を貫通し、前記第２金属層が露出する貫通孔が形成されており、
前記第１金属層は、前記第１窒化物半導体層にオーミック接触し、
反応性ガスを用いたエッチングに対する前記第２金属層の耐性は、前記反応性ガスを用いたエッチングに対する前記第１金属層の耐性よりも高く、
前記第３金属層の抵抗率は、前記第１金属層の抵抗率および前記第２金属層の抵抗率よりも低く、
前記貫通孔の内側に設けられ、前記第２金属層に直接接触する第４金属層を有する、半導体装置。

【請求項2】

前記反応性ガスは塩素またはフッ素を含む、請求項１に記載の半導体装置。

【請求項3】

前記基板は炭化珪素基板である、請求項１または請求項２に記載の半導体装置。

【請求項4】

前記第１窒化物半導体層は、
前記第１金属層に対向する面に凹部が形成された第２窒化物半導体層と、
前記凹部内に設けられ、前記第２窒化物半導体層よりもキャリアの密度が高い第３窒化物半導体層と、
を有し、
前記第１金属層は、前記第３窒化物半導体層にオーミック接触する、請求項１または請求項２に記載の半導体装置。

【請求項5】

前記第２金属層は、前記貫通孔に露出するニッケル層を有する、請求項１または請求項２に記載の半導体装置。

【請求項6】

前記ニッケル層は電解ニッケルめっき層であり、
前記第１金属層と前記電解ニッケルめっき層との間に設けられためっき下地層を有する、請求項５に記載の半導体装置。

【請求項7】

前記ニッケル層は無電解ニッケルめっき層であり、
前記第１金属層と前記無電解ニッケルめっき層との間に設けられた触媒層と、
前記第１金属層と前記触媒層との間に設けられ、前記第１金属層および前記触媒層に直接接触する密着層と、
を有する、請求項５に記載の半導体装置。

【請求項8】

前記第１金属層は、前記第１窒化物半導体層に直接接触するチタン層、タンタル層、金層またはアルミニウム層を有する、請求項１または請求項２に記載の半導体装置。

【請求項9】

前記第２金属層は、前記貫通孔に露出する無電解ニッケルめっき層を有し、
前記第１金属層は、
前記第３窒化物半導体層と前記無電解ニッケルめっき層との間に設けられた触媒層と、
前記第３窒化物半導体層と前記触媒層との間に設けられ、前記第３窒化物半導体層および前記触媒層に直接接触する密着層を有する、請求項４に記載の半導体装置。

【請求項10】

炭化珪素基板と、
前記炭化珪素基板の上に設けられた第１窒化物半導体層と、
前記第１窒化物半導体層の上に設けられたチタン層、タンタル層、金層またはアルミニウム層を有する第１金属層と、
前記第１金属層の上に設けられたニッケルめっき層と、
前記ニッケルめっき層の上に設けられた第１金層と、
を有し、
前記第１窒化物半導体層は、
前記第１金属層に対向する面に凹部が形成された第２窒化物半導体層と、
前記凹部内に設けられ、前記第２窒化物半導体層よりもキャリアの密度が高い第３窒化物半導体層と、
を有し、
前記炭化珪素基板、前記第１窒化物半導体層および前記第１金属層に、前記炭化珪素基板、前記第１窒化物半導体層および前記第１金属層を貫通し、前記ニッケルめっき層が露出する貫通孔が形成されており、
前記第１金属層は、前記第３窒化物半導体層にオーミック接触し、
前記貫通孔の内側に設けられ、前記ニッケルめっき層に直接接触する第２金層を有する、半導体装置。

【請求項11】

基板の上に第１窒化物半導体層を形成する工程と、
前記第１窒化物半導体層の上に、前記第１窒化物半導体層にオーミック接触する第１金属層を形成する工程と、
前記第１金属層の上に、前記第１金属層よりも反応性ガスを用いたエッチングに対する耐性が高い第２金属層を形成する工程と、
前記第２金属層の上に、前記第１金属層および前記第２金属層よりも抵抗率が低い第３金属層を形成する工程と、
前記反応性ガスを用いたエッチングにより、前記基板、前記第１窒化物半導体層および前記第１金属層に、前記基板、前記第１窒化物半導体層および前記第１金属層を貫通し、前記第２金属層が露出する貫通孔を形成する工程と、
前記貫通孔の内側に、前記第２金属層に直接接触する第４金属層を形成する工程と、
を有する、半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置および半導体装置の製造方法に関する。

【背景技術】

【0002】

基板の上に半導体層が形成され、半導体層の上に金属層がエッチングストッパとして形成され、基板および半導体層にエッチングストッパに達する貫通孔が形成され、基板の下面に貫通孔を通じてエッチングストッパに接続された裏面電極が形成された半導体装置が知られている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１９－１４５５４６号公報

【特許文献2】特開２０２０－１７６４７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来の半導体装置においては、エッチングストッパとして形成される金属層と半導体層とをオーミック接触させることができないため、オーミック接触を確保するための金属層が設けられている。このため、貫通孔が多いほど、半導体装置の小型化がより困難になっている。

【0005】

本開示は、小型化できる半導体装置および半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の半導体装置は、基板と、前記基板の上に設けられた第１窒化物半導体層と、前記第１窒化物半導体層の上に設けられた第１金属層と、前記第１金属層の上に設けられた第２金属層と、前記第２金属層の上に設けられた第３金属層と、を有し、前記基板、前記第１窒化物半導体層および前記第１金属層に、前記基板、前記第１窒化物半導体層および前記第１金属層を貫通し、前記第２金属層が露出する貫通孔が形成されており、前記第１金属層は、前記第１窒化物半導体層にオーミック接触し、反応性ガスを用いたエッチングに対する前記第２金属層の耐性は、前記反応性ガスを用いたエッチングに対する前記第１金属層の耐性よりも高く、前記第３金属層の抵抗率は、前記第１金属層の抵抗率および前記第２金属層の抵抗率よりも低く、前記貫通孔の内側に設けられ、前記第２金属層に直接接触する第４金属層を有する。

【発明の効果】

【0007】

本開示によれば、半導体装置を小型化できる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態に係る半導体装置におけるゲート電極、ソース配線およびドレイン配線のレイアウトを示す図である。

【図2】図２は、第１実施形態に係る半導体装置を示す断面図である。

【図3】図３は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。

【図4】図４は、第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。

【図5】図５は、第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。

【図6】図６は、第１実施形態に係る半導体装置の製造方法を示す断面図（その４）である。

【図7】図７は、第１実施形態に係る半導体装置の製造方法を示す断面図（その５）である。

【図8】図８は、第１実施形態に係る半導体装置の製造方法を示す断面図（その６）である。

【図9】図９は、第１実施形態に係る半導体装置の製造方法を示す断面図（その７）である。

【図10】図１０は、第１実施形態に係る半導体装置の製造方法を示す断面図（その８）である。

【図11】図１１は、第１実施形態に係る半導体装置の製造方法を示す断面図（その９）である。

【図12】図１２は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１０）である。

【図13】図１３は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１１）である。

【図14】図１４は、参考例に係る半導体装置を示す断面図である。

【図15】図１５は、第２実施形態に係る半導体装置を示す断面図である。

【図16】図１６は、第３実施形態に係る半導体装置を示す断面図である。

【図17】図１７は、第３実施形態に係る半導体装置の製造方法を示す断面図（その１）である。

【図18】図１８は、第３実施形態に係る半導体装置の製造方法を示す断面図（その２）である。

【図19】図１９は、第３実施形態に係る半導体装置の製造方法を示す断面図（その３）である。

【図20】図２０は、第３実施形態に係る半導体装置の製造方法を示す断面図（その４）である。

【図21】図２１は、第３実施形態に係る半導体装置の製造方法を示す断面図（その５）である。

【図22】図２２は、第３実施形態に係る半導体装置の製造方法を示す断面図（その６）である。

【図23】図２３は、第４実施形態に係る半導体装置を示す断面図である。

【図24】図２４は、第５実施形態に係る半導体装置を示す断面図である。

【図25】図２５は、第５実施形態に係る半導体装置の製造方法を示す断面図（その１）である。

【図26】図２６は、第５実施形態に係る半導体装置の製造方法を示す断面図（その２）である。

【図27】図２７は、第５実施形態に係る半導体装置の製造方法を示す断面図（その３）である。

【図28】図２８は、第６実施形態に係る半導体装置を示す断面図である。

【図29】図２９は、第６実施形態に係る半導体装置の製造方法を示す断面図（その１）である。

【図30】図３０は、第６実施形態に係る半導体装置の製造方法を示す断面図（その２）である。

【図31】図３１は、第６実施形態に係る半導体装置の製造方法を示す断面図（その３）である。

【図32】図３２は、第６実施形態に係る半導体装置の製造方法を示す断面図（その４）である。

【図33】図３３は、第６実施形態に係る半導体装置の製造方法を示す断面図（その５）である。

【発明を実施するための形態】

【0009】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。

【0010】

〔１〕 本開示の一態様に係る半導体装置は、基板と、前記基板の上に設けられた第１窒化物半導体層と、前記第１窒化物半導体層の上に設けられた第１金属層と、前記第１金属層の上に設けられた第２金属層と、前記第２金属層の上に設けられた第３金属層と、を有し、前記基板、前記第１窒化物半導体層および前記第１金属層に、前記基板、前記第１窒化物半導体層および前記第１金属層を貫通し、前記第２金属層が露出する貫通孔が形成されており、前記第１金属層は、前記第１窒化物半導体層にオーミック接触し、反応性ガスを用いたエッチングに対する前記第２金属層の耐性は、前記反応性ガスを用いたエッチングに対する前記第１金属層の耐性よりも高く、前記第３金属層の抵抗率は、前記第１金属層の抵抗率および前記第２金属層の抵抗率よりも低く、前記貫通孔の内側に設けられ、前記第２金属層に直接接触する第４金属層を有する。

【0011】

第１金属層と第３金属層との間に第２金属層が設けられ、反応性ガスを用いたエッチングに対する第２金属層の耐性が、当該反応性ガスを用いたエッチングに対する第１金属層の耐性よりも高い。このため、貫通孔の形成の際に第２金属層をエッチングストッパとして用いることができる。従って、平面視で、第２金属層用の領域を第１金属層用の領域から離して設ける必要がなく、第２金属層用の領域を第１金属層用の領域から離して設けた構成と比較して、小型化できる。

【0012】

〔２〕 〔１〕において、前記反応性ガスは塩素またはフッ素を含んでもよい。反応性ガスが塩素を含む場合、第１窒化物半導体層をエッチングしやすく、反応性ガスがフッ素を含む場合、基板および第１窒化物半導体層をエッチングしやすい。

【0013】

〔３〕 〔１〕または〔２〕において、前記基板は炭化珪素基板であってもよい。この場合、第１窒化物半導体層に良好な結晶性を得やすい。

【0014】

〔４〕 〔１〕から〔３〕のいずれかにおいて、前記第１窒化物半導体層は、前記第１金属層に対向する面に凹部が形成された第２窒化物半導体層と、前記凹部内に設けられ、前記第２窒化物半導体層よりもキャリアの密度が高い第３窒化物半導体層と、を有し、前記第１金属層は、前記第３窒化物半導体層にオーミック接触してもよい。この場合、第１金属層と第１窒化物半導体層との間の接触抵抗を低減できる。

【0015】

〔５〕 〔１〕から〔４〕のいずれかにおいて、前記第２金属層は、前記貫通孔に露出するニッケル層を有してもよい。塩素またはフッ素を含む反応性ガスを用いたエッチングに対して優れた耐性を得やすい。

【0016】

〔６〕 〔５〕において、前記ニッケル層は電解ニッケルめっき層であり、前記第１金属層と前記電解ニッケルめっき層との間に設けられためっき下地層を有してもよい。この場合、めっき下地層を給電経路として用いた電解めっきにより第２金属層を厚く形成しやすい。

【0017】

〔７〕 〔５〕において、前記ニッケル層は無電解ニッケルめっき層であり、前記第１金属層と前記無電解ニッケルめっき層との間に設けられた触媒層と、前記第１金属層と前記触媒層との間に設けられ、前記第１金属層および前記触媒層に直接接触する密着層と、を有してもよい。この場合、無電解めっきにより第２金属層を厚く形成しやすい。

【0018】

〔８〕 〔１〕から〔７〕のいずれかにおいて、前記第１金属層は、前記第１窒化物半導体層に直接接触するチタン層、タンタル層、金層またはアルミニウム層を有してもよい。この場合、第１金属層を第１窒化物半導体層にオーミック接触させやすい。

【0019】

〔９〕 〔４〕において、前記第２金属層は、前記貫通孔に露出する無電解ニッケルめっき層を有し、前記第１金属層は、前記第３窒化物半導体層と前記無電解ニッケルめっき層との間に設けられた触媒層と、前記第３窒化物半導体層と前記触媒層との間に設けられ、前記第３窒化物半導体層および前記触媒層に直接接触する密着層を有してもよい。この場合、第１金属層を用いて無電解めっきにより第２金属層を厚く形成できる。

【0020】

〔１０〕 本開示の他の一態様に係る半導体装置は、炭化珪素基板と、前記炭化珪素基板の上に設けられた第１窒化物半導体層と、前記第１窒化物半導体層の上に設けられたチタン層、タンタル層、金層またはアルミニウム層を有する第１金属層と、前記第１金属層の上に設けられたニッケルめっき層と、前記ニッケルめっき層の上に設けられた第１金層と、を有し、前記第１窒化物半導体層は、前記第１金属層に対向する面に凹部が形成された第２窒化物半導体層と、前記凹部内に設けられ、前記第２窒化物半導体層よりもキャリアの密度が高い第３窒化物半導体層と、を有し、前記炭化珪素基板、前記第１窒化物半導体層および前記第１金属層に、前記炭化珪素基板、前記第１窒化物半導体層および前記第１金属層を貫通し、前記ニッケルめっき層が露出する貫通孔が形成されており、前記第１金属層は、前記第３窒化物半導体層にオーミック接触し、前記貫通孔の内側に設けられ、前記ニッケルめっき層に直接接触する第２金層を有する。

【0021】

貫通孔の形成の際にニッケルめっき層をエッチングストッパとして用いることができる。従って、平面視で、ニッケルめっき層用の領域を第１金属層用の領域から離して設ける必要がなく、ニッケルめっき層用の領域を第１金属層用の領域から離して設けた構成と比較して、小型化できる。

【0022】

〔１１〕 本開示の更に他の一態様に係る半導体装置の製造方法は、基板の上に第１窒化物半導体層を形成する工程と、前記第１窒化物半導体層の上に、前記第１窒化物半導体層にオーミック接触する第１金属層を形成する工程と、前記第１金属層の上に、前記第１金属層よりも反応性ガスを用いたエッチングに対する耐性が高い第２金属層を形成する工程と、前記第２金属層の上に、前記第１金属層および前記第２金属層よりも抵抗率が低い第３金属層を形成する工程と、前記反応性ガスを用いたエッチングにより、前記基板、前記第１窒化物半導体層および前記第１金属層に、前記基板、前記第１窒化物半導体層および前記第１金属層を貫通し、前記第２金属層が露出する貫通孔を形成する工程と、前記貫通孔の内側に、前記第２金属層に直接接触する第４金属層を形成する工程と、を有する。

【0023】

貫通孔の形成の際に第２金属層をエッチングストッパとして用いることができる。従って、平面視で、第２金属層用の領域を第１金属層用の領域から離して設ける必要がなく、第２金属層用の領域を第１金属層用の領域から離して設ける構成と比較して、小型化できる。

【0024】

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。また、以下の説明では、ＸＹＺ直交座標系を用いるが、当該座標系は、説明のために定めるものであって、半導体装置の姿勢について限定するものではない。また、任意の点からみて、＋Ｚ側を上方、上側または上ということがあり、－Ｚ側を下方、下側または下ということがある。

【0025】

（第１実施形態）
第１実施形態について説明する。第１実施形態はＧａＮ系高電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）を含む半導体装置に関する。

【0026】

［半導体装置の構成］
第１実施形態に係る半導体装置の構成について説明する。図１は、第１実施形態に係る半導体装置におけるゲート電極、ソース配線およびドレイン配線のレイアウトを示す図である。図２は、第１実施形態に係る半導体装置を示す断面図である。図２は、図１中のＩＩ－ＩＩ線に沿った断面図に相当する。

【0027】

図１および図２に示すように、第１実施形態に係る半導体装置１は、主として、基板１０と、半導体層２１と、ゲート電極３０と、ソース電極１３１Ｓと、ドレイン電極１３１Ｄと、エッチングストッパ１３３Ｓと、エッチングストッパ１３３Ｄと、ソース配線１３４Ｓと、ドレイン配線１３４Ｄと、裏面電極１２とを有する。半導体層２１は、半導体層２２と、半導体層２３Ｓと、半導体層２３Ｄとを有する。半導体層２１は第１窒化物半導体層の一例である。

【0028】

基板１０は、例えば炭化珪素（ＳｉＣ）基板である。半導体層２２は基板１０の上に設けられている。半導体層２２は、例えばガリウム（Ｇａ）を含む窒化物半導体層である。窒化物半導体層は、電子走行層（チャネル層）および電子供給層（バリア層）等の高電子移動度トランジスタの一部を構成する。半導体層２２は第２窒化物半導体層の一例である。

【0029】

半導体層２２の上面２２Ａに複数の凹部２５Ｓおよび複数の凹部２５Ｄが形成されている。凹部２５Ｓおよび２５ＤはＹ軸方向に平行に延び、Ｘ軸方向に交互に設けられている。例えば、凹部２５Ｓおよび２５Ｄは電子走行層（チャネル層）に達する。凹部２５Ｓおよび２５Ｄの底面が電子走行層にあってもよい。

【0030】

半導体装置１は絶縁膜４１を有する。絶縁膜４１は半導体層２２の上面２２Ａを覆う。例えば、絶縁膜４１は窒化シリコン（ＳｉＮ）膜等の窒化膜である。絶縁膜４１に、複数の開口部４１Ｓと、複数の開口部４１Ｄとが形成されている。開口部４１Ｓおよび４１ＤはＹ軸方向に平行に延びる。開口部４１Ｓは凹部２５Ｓに連なり、開口部４１Ｄは凹部２５Ｄに連なる。

【0031】

半導体層２３Ｓは凹部２５Ｓに設けられ、半導体層２３Ｄは凹部２５Ｄに設けられている。半導体層２３Ｓの一部が開口部４１Ｓの内側にあってもよく、半導体層２３Ｄの一部が開口部４１Ｄの内側にあってもよい。例えば、半導体層２３Ｓおよび２３Ｄは、導電型がｎ型の窒化ガリウム（ＧａＮ）層である。半導体層２３Ｓおよび２３Ｄは再成長層である。半導体層２３Ｓおよび２３Ｄにおけるキャリアの密度は、半導体層２２におけるキャリアの密度よりも高い。半導体層２３Ｓおよび２３Ｄは、例えば１．０×１０^１８ｃｍ^－３以上の濃度でｎ型の不純物原子を含有する。半導体層２３Ｓおよび半導体層２３Ｄは、例えば縮退半導体層である。ｎ型の不純物は、例えばシリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）である。半導体層２３Ｓは第３窒化物半導体層の一例である。

【0032】

ソース電極１３１Ｓおよびドレイン電極１３１ＤはＹ軸方向に平行に延びる。ソース電極１３１Ｓは、平面視で開口部４１Ｓの内側で半導体層２３Ｓの上に設けられている。ソース電極１３１Ｓは、例えば、半導体層２３Ｓに直接接触するアルミニウム（Ａｌ）層を有する。ドレイン電極１３１Ｄは、平面視で開口部４１Ｄの内側で半導体層２３Ｄの上に設けられている。ドレイン電極１３１Ｄは、例えば、半導体層２３Ｄに直接接触するＡｌ層を有する。ソース電極１３１Ｓは半導体層２３Ｓにオーミック接触し、ドレイン電極１３１Ｄは半導体層２３Ｄにオーミック接触する。ソース電極１３１Ｓは第１金属層の一例である。半導体層２２の上面２２Ａはソース電極１３１Ｓおよびドレイン電極１３１Ｄに対向する。

【0033】

半導体装置１は絶縁膜４２を有する。絶縁膜４２は、絶縁膜４１、半導体層２３Ｓ、半導体層２３Ｄ、ソース電極１３１Ｓおよびドレイン電極１３１Ｄを覆う。例えば、絶縁膜４２はＳｉＮ膜等の窒化膜である。絶縁膜４１および４２の積層体に複数の開口部４０Ｇが形成されている。開口部４０ＧはＹ軸方向に平行に延びる。開口部４０Ｇは、Ｘ軸方向で隣り合う開口部４１Ｓと開口部４１Ｄとの間に設けられている。

【0034】

ゲート電極３０はＹ軸方向に平行に延びる。ゲート電極３０は、開口部４０Ｇを覆い、開口部４０Ｇを通じて半導体層２１にショットキー接触している。ゲート電極３０は、例えば、上方に向かって順に積層されたニッケル（Ｎｉ）層および金（Ａｕ）層を有する。図１に示すように、複数のゲート電極３０がゲート共通接続部３１に接続されている。

【0035】

半導体装置１は絶縁膜４３を有する。絶縁膜４３は、ゲート電極３０および絶縁膜４２を覆う。例えば、絶縁膜４３はＳｉＮ膜等の窒化膜である。絶縁膜４２および４３の積層体に、複数の開口部４０Ｓと、複数の開口部４０Ｄとが形成されている。開口部４０Ｓおよび４０ＤはＹ軸方向に平行に延びる。開口部４０Ｓはソース電極１３１Ｓに達し、開口部４０Ｄはドレイン電極１３１Ｄに達する。

【0036】

半導体装置１はめっき下地層１３２Ｓおよび１３２Ｄを有する。めっき下地層１３２Ｓおよび１３２ＤはＹ軸方向に平行に延びる。めっき下地層１３２Ｓは、開口部４０Ｓの底面および内壁面と、絶縁膜４３の上面の一部とを覆う。めっき下地層１３２Ｄは、開口部４０Ｄの底面および内壁面と、絶縁膜４３の上面の一部とを覆う。めっき下地層１３２Ｓおよび１３２Ｄは、例えば、上方に向かって順に積層されたチタン（Ｔｉ）層およびＡｕ層を有する。

【0037】

エッチングストッパ１３３Ｓおよび１３３ＤはＹ軸方向に平行に延びる。エッチングストッパ１３３Ｓはめっき下地層１３２Ｓの上に設けられている。エッチングストッパ１３３Ｄはめっき下地層１３２Ｄの上に設けられている。エッチングストッパ１３３Ｓおよび１３３Ｄは、電解Ｎｉめっき層等の電解めっき層である。反応性ガスを用いたエッチングに対するエッチングストッパ１３３Ｓの耐性は、当該反応性ガスを用いたエッチングに対するソース電極１３１Ｓの耐性よりも高い。つまり、エッチングストッパ１３３Ｓは、反応性ガスを用いたエッチングに対してソース電極１３１Ｓよりも高い耐性を有する。塩素（Ｃｌ）を含む反応性ガスを用いたエッチングに対するエッチングストッパ１３３Ｓの耐性は、Ｃｌ含む反応性ガスを用いたエッチングに対するソース電極１３１Ｓの耐性よりも高くてもよい。また、フッ素（Ｆ）を含む反応性ガスを用いたエッチングに対するエッチングストッパ１３３Ｓの耐性は、Ｆを含む反応性ガスを用いたエッチングに対するソース電極１３１Ｓの耐性よりも高くてもよい。エッチングストッパ１３３Ｓは第２金属層の一例である。

【0038】

ソース配線１３４Ｓおよびドレイン配線１３４ＤはＹ軸方向に平行に延びる。ソース配線１３４Ｓはソース電極１３１Ｓの上方にある。ソース配線１３４Ｓはエッチングストッパ１３３Ｓの上に設けられている。ソース配線１３４Ｓはエッチングストッパ１３３Ｓおよびめっき下地層１３２Ｓを介してソース電極１３１Ｓに電気的に接続されている。ドレイン配線１３４Ｄはドレイン電極１３１Ｄの上方にある。ドレイン配線１３４Ｄはエッチングストッパ１３３Ｄの上に設けられている。ドレイン配線１３４Ｄはエッチングストッパ１３３Ｄおよびめっき下地層１３２Ｄを介してドレイン電極１３１Ｄに電気的に接続されている。ソース配線１３４Ｓおよびドレイン配線１３４Ｄは、例えばＡｕ層を含む。ソース配線１３４Ｓの抵抗率は、ソース電極１３１Ｓの抵抗率およびエッチングストッパ１３３Ｓの抵抗率よりも低い。図１に示すように、複数のドレイン配線１３４Ｄがドレインパッド３２に接続されていてもよく、複数のソース配線１３４Ｓが互いに接続されていてもよい。ソース配線１３４Ｓは第３金属層の一例である。

【0039】

半導体装置１は絶縁膜４４を有する。絶縁膜４４は、ソース配線１３４Ｓ、ドレイン配線１３４Ｄ、エッチングストッパ１３３Ｓ、エッチングストッパ１３３Ｄ、めっき下地層１３２Ｓ、めっき下地層１３２Ｄおよび絶縁膜４３を覆う。例えば、絶縁膜４４はＳｉＮ膜等の窒化膜である。

【0040】

図示を省略するが、ゲート共通接続部３１に達する開口部が絶縁膜４３に形成され、絶縁膜４３の上に、この開口部を通じてゲート共通接続部３１に接するゲートパッドが形成されている。また、絶縁膜４４に、ゲートパッドに達する開口部と、ドレインパッド３２に達する開口部とが形成されている。

【0041】

基板１０、半導体層２１、ソース電極１３１Ｓおよびめっき下地層１３２Ｓに、基板１０、半導体層２１、ソース電極１３１Ｓおよびめっき下地層１３２Ｓを貫通する貫通孔１１が形成されている。貫通孔１１はエッチングストッパ１３３Ｓに達する。エッチングストッパ１３３Ｓが貫通孔１１に露出する。ソース電極１３１Ｓの各々に対して、少なくとも一つの貫通孔１１が形成されていてもよい。ソース電極１３１Ｓの各々に対して、複数の貫通孔１１が形成されていてもよい。

【0042】

裏面電極１２は、エッチングストッパ１３３Ｓの下面と、貫通孔１１の内壁面と、基板１０の下面とに形成されている。裏面電極１２は、エッチングストッパ１３３Ｓに接するとともに、基板１０の下面および貫通孔１１の内壁面を覆う。裏面電極１２は、貫通孔１１の内側に設けられ、エッチングストッパ１３３Ｓに直接接触する。例えば、裏面電極１２はＡｕ層から構成される。裏面電極１２は、例えば、シード層およびめっき層を有する。裏面電極１２は第４金属層の一例である。

【0043】

［半導体装置の製造方法］
次に、第１実施形態に係る半導体装置１の製造方法について説明する。図３から図１３は、第１実施形態に係る半導体装置１の製造方法を示す断面図である。

【0044】

まず、図３に示すように、例えば有機金属気相成長（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法により、基板１０の上に半導体層２２を形成する。次に、半導体層２２の上に絶縁膜４１を形成する。絶縁膜４１は、例えばプラズマＣＶＤ法により形成できる。次に、絶縁膜４１に開口部４１Ｓおよび４１Ｄを形成する。開口部４１Ｓおよび４１Ｄの形成では、例えばレジストパターンをマスクとして用いた絶縁膜４１の反応性イオンエッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：ＲＩＥ）を行う。絶縁膜４１のＲＩＥの際には、例えばＦを含む反応性ガスが用いられる。

【0045】

次に、図４に示すように、半導体層２２の上面２２Ａに凹部２５Ｓおよび２５Ｄを形成する。凹部２５Ｓおよび２５Ｄの形成では、開口部４１Ｓおよび４１Ｄの形成に用いたレジストパターンをマスクとして用いた半導体層２２のＲＩＥを行う。半導体層２２のＲＩＥの際には、例えばＣｌを含む反応性ガスが用いられる。次に、凹部２５Ｓに半導体層２３Ｓを形成し、凹部２５Ｄに半導体層２３Ｄを形成する。半導体層２３Ｓおよび２３Ｄの形成では、例えば、成長マスクを用いたＭＯＣＶＤ法、分子線エピタキシ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法またはスパッタ法による半導体層の結晶成長を行い、その後に成長マスクを除去する。半導体層２３Ｓおよび２３Ｄは、いわゆる再成長層である。

【0046】

次に、図５に示すように、半導体層２３Ｓの上にソース電極１３１Ｓを形成し、半導体層２３Ｄの上にドレイン電極１３１Ｄを形成する。ソース電極１３１Ｓおよびドレイン電極１３１Ｄの形成では、例えば、成長マスクを用いた蒸着法によるＡｌ層の成長を行い、その後に成長マスクを除去する。つまり、ソース電極１３１Ｓおよびドレイン電極１３１Ｄは、例えば蒸着およびリフトオフにより形成できる。

【0047】

次に、図６に示すように、絶縁膜４１、半導体層２３Ｓ、半導体層２３Ｄ、ソース電極１３１Ｓおよびドレイン電極１３１Ｄを覆う絶縁膜４２を形成する。絶縁膜４２は、例えばプラズマＣＶＤ法により形成できる。次に、絶縁膜４１および４２の積層体に開口部４０Ｇを形成する。開口部４０Ｇの形成では、例えばレジストパターンをマスクとして用いたＲＩＥを行う。絶縁膜４１および４２のエッチングには、例えばＦを含む反応性ガスが用いられる。次に、絶縁膜４２の上にゲート電極３０を形成する。ゲート電極３０の形成では、例えば、成長マスクを用いた蒸着法によるＮｉ層およびＡｕ層の成長を行い、その後に成長マスクを除去する。つまり、ゲート電極３０は、例えば蒸着およびリフトオフにより形成できる。ゲート電極３０は、開口部４０Ｇを通じて半導体層２１にショットキー接触する。

【0048】

次に、図７に示すように、ゲート電極３０および絶縁膜４２を覆う絶縁膜４３を形成する。絶縁膜４３は、例えばプラズマＣＶＤ法により形成できる。次に、絶縁膜４２および４３の積層体に開口部４０Ｓおよび４０Ｄを形成する。開口部４０Ｓおよび４０Ｄの形成では、例えばレジストパターンをマスクとして用いたＲＩＥを行う。絶縁膜４２および４３のエッチングには、例えばＦを含む反応性ガスが用いられる。

【0049】

次に、図８に示すように、レジストパターン１０１を絶縁膜４３の上に形成する。レジストパターン１０１は、平面視でめっき下地層１３２Ｓを形成する領域よりも若干広い開口部１０１Ｓと、平面視でめっき下地層１３２Ｄを形成する領域よりも若干広い開口部１０１Ｄとを有する。次に、上側の全面に、めっき下地層１３２Ｓおよび１３２Ｄとなる金属層１３２を形成する。金属層１３２は、例えばスパッタ法により形成できる。

【0050】

次に、図９に示すように、レジストパターン１０２を金属層１３２の上に形成する。レジストパターン１０２は、エッチングストッパ１３３Ｓおよびソース配線１３４Ｓが形成される開口部１０２Ｓと、エッチングストッパ１３３Ｄおよびドレイン配線１３４Ｄが形成される開口部１０２Ｄとを有する。

【0051】

次に、図１０に示すように、開口部１０２Ｓの内側において金属層１３２の上にエッチングストッパ１３３Ｓおよびソース配線１３４Ｓを形成し、開口部１０２Ｄの内側において金属層１３２の上にエッチングストッパ１３３Ｄおよびドレイン配線１３４Ｄを形成する。例えば、エッチングストッパ１３３Ｓおよび１３３ＤはＮｉ層を含み、ソース配線１３４Ｓおよびドレイン配線１３４ＤはＡｕ層を含む。エッチングストッパ１３３Ｓ、エッチングストッパ１３３Ｄ、ソース配線１３４Ｓおよびドレイン配線１３４Ｄの形成では、例えば金属層１３２を給電経路として用いた電解めっきを行う。

【0052】

次に、図１１に示すように、レジストパターン１０２を除去する。次に、金属層１３２のソース配線１３４Ｓおよびドレイン配線１３４Ｄのいずれにも覆われていない部分をエッチングにより除去する。この結果、金属層１３２からめっき下地層１３２Ｓおよび１３２Ｄが形成される。

【0053】

次に、図１２に示すように、レジストパターン１０１を除去する。次に、ソース配線１３４Ｓ、ドレイン配線１３４Ｄ、エッチングストッパ１３３Ｓ、エッチングストッパ１３３Ｄ、めっき下地層１３２Ｓ、めっき下地層１３２Ｄおよび絶縁膜４３を覆う絶縁膜４４を形成する。絶縁膜４４は、例えばプラズマＣＶＤ法により形成できる。

【0054】

次に、図１３に示すように、基板１０、半導体層２１、ソース電極１３１Ｓおよびめっき下地層１３２Ｓに、基板１０、半導体層２１、ソース電極１３１Ｓおよびめっき下地層１３２Ｓを貫通する貫通孔１１を形成する。貫通孔１１はエッチングストッパ１３３Ｓに達するように形成する。エッチングストッパ１３３Ｓが貫通孔１１に露出する。貫通孔１１の形成では、基板１０のエッチングを行った後、半導体層２１、ソース電極１３１Ｓおよびめっき下地層１３２Ｓのエッチングを行う。基板１０のエッチングの際には、例えばＦを含む反応性ガスが用いられる。半導体層２１、ソース電極１３１Ｓおよびめっき下地層１３２Ｓのエッチングの際には、例えばＣｌまたはＦを含む反応性ガスが用いられる。エッチングストッパ１３３Ｓ、例えばＮｉ層は、Ｃｌを含む反応性ガスを用いたエッチングおよびＦを含む反応性ガスを用いたエッチングに対して高い耐性を有する。Ｆを含む反応性ガスを用いて、基板１０、半導体層２１、ソース電極１３１Ｓおよびめっき下地層１３２Ｓを連続的にエッチングしてもよい。貫通孔１１の形成の後、裏面電極１２を形成する。裏面電極１２は、エッチングストッパ１３３Ｓに接するともに、基板１０の下面および貫通孔１１の内壁面を覆う。

【0055】

このようにして、第１実施形態に係る半導体装置１を製造できる。

【0056】

第１実施形態に係る半導体装置１においては、ソース電極１３１Ｓとソース配線１３４Ｓとの間にエッチングストッパ１３３Ｓが設けられているため、平面視で、エッチングストッパ１３３Ｓ用の領域をソース電極１３１Ｓ用の領域から離して設ける必要がない。従って、平面視で、エッチングストッパ１３３Ｓ用の領域をソース電極１３１Ｓ用の領域から離して設けた構成と比較して、小型化が可能である。

【0057】

小型化のみを考慮すれば、エッチングストッパ１３３Ｓを半導体層２１にオーミック接触するように構成することも考えられるが、この場合には、エッチングストッパ１３３Ｓに十分な厚さを確保することが困難となる。ここで、参考例について説明する。図１４は、参考例に係る半導体装置を示す断面図である。

【0058】

図１４に示すように、参考例に係る半導体装置１Ｘでは、ソース電極１３１Ｓに代えてエッチングストッパ１３３ＳＸが設けられ、ドレイン電極１３１Ｄに代えてエッチングストッパ１３３ＤＸが設けられている。エッチングストッパ１３３ＳＸは半導体層２３Ｓの上に設けられ、半導体層２３Ｓにオーミック接触する。エッチングストッパ１３３ＤＸは半導体層２３Ｄの上に設けられ、半導体層２３Ｄにオーミック接触する。エッチングストッパ１３３ＳＸおよび１３３ＤＸは、蒸着およびリフトオフにより形成されたＮｉ層である。めっき下地層１３２Ｓはエッチングストッパ１３３ＳＸの上面に接触しており、ソース配線１３４Ｓがめっき下地層１３２Ｓに直接接触する。めっき下地層１３２Ｄはエッチングストッパ１３３ＤＸの上面に接触しており、ドレイン配線１３４Ｄがめっき下地層１３２Ｄに直接接触する。

【0059】

参考例の他の構成は第１実施形態と同じである。

【0060】

エッチングストッパ１３３ＳＸおよび１３３ＤＸの形成に際しては、Ｎｉ層の蒸着が行われる。しかしながら、蒸着により厚いＮｉ層を形成することは困難である。例えば、めっきによれば厚さが５００ｎｍ程度のＮｉ層を容易に形成できるが、蒸着により容易に形成できるＮｉ層の厚さは１００ｎｍ程度である。このため、ＣｌまたはＦを含む反応性ガスを用いたエッチングに対して良好な耐性をＮｉが有しているものの、貫通孔１１の形成の際に貫通孔１１がエッチングストッパ１３３ＳＸをも貫通するおそれがある。貫通孔１１の形成の際のエッチングレートを下げれば貫通孔１１によるエッチングストッパ１３３ＳＸの貫通を避けやすくなるが、この場合は、リードタイムが長くなり、生産性が低下する。なお、図１４では、便宜上、エッチングストッパ１３３ＳＸおよび１３３ＤＸを厚く図示している。

【0061】

また、エッチングストッパ１３３ＳＸおよび１３３ＤＸをめっきにより形成することも考えられるが、めっきによりエッチングストッパ１３３ＳＸおよび１３３ＤＸを形成した場合には、蒸着によりエッチングストッパ１３３ＳＸおよび１３３ＤＸを形成した場合よりも寸法精度が低くなる。半導体層２３Ｓにオーミック接触する金属層とゲート電極３０との間の距離はＨＥＭＴの特性に大きく影響する。このため、エッチングストッパ１３３ＳＸの寸法精度の低下は信頼性の低下および特性のばらつきの増大につながり得る。

【0062】

一方、本実施形態では、ソース電極１３１Ｓおよびドレイン電極１３１Ｄを蒸着およびリフトオフにより形成でき、エッチングストッパ１３３Ｓを電解めっき法により形成できる。従って、ソース電極１３１Ｓおよびドレイン電極１３１Ｄに高い寸法精度を確保しながら、エッチングストッパ１３３Ｓを厚く形成し、貫通孔１１によるエッチングストッパ１３３Ｓの貫通を防止できる。このため、小型化を実現しやすい。

【0063】

半導体層２１が半導体層２３Ｓを有し、ソース電極１３１Ｓが半導体層２３Ｓにオーミック接触することで、ソース電極１３１Ｓと半導体層２１との間の接触抵抗を低減できる。また、半導体層２１が半導体層２３Ｄを有し、ドレイン電極１３１Ｄが半導体層２３Ｄにオーミック接触することで、ドレイン電極１３１Ｄと半導体層２１との間の接触抵抗を低減できる。

【0064】

エッチングストッパ１３３Ｓが、貫通孔１１に露出するＮｉ層を有することで、貫通孔１１の形成の際のエッチングに対して優れた耐性を得やすい。また、めっき下地層１３２Ｓを給電経路として用いた電解めっきによりエッチングストッパ１３３Ｓとして電解Ｎｉめっき層を厚く形成しやすい。

【0065】

反応性ガスが塩素を含む場合、半導体層２１をエッチングしやすく、反応性ガスがフッ素を含む場合、基板１０および半導体層２１をエッチングしやすい。基板１０が炭化珪素基板であることで、半導体層２１に良好な結晶性を得やすい。

【0066】

ソース電極１３１Ｓが、半導体層２１に直接接触するチタン層、タンタル層、金層またはアルミニウム層を有することで、ソース電極１３１Ｓを半導体層２１にオーミック接触させやすい。また、ドレイン電極１３１Ｄが、半導体層２１に直接接触するアルミニウム層を有することで、ドレイン電極１３１Ｄを半導体層２１にオーミック接触させやすい。

【0067】

（第２実施形態）
次に、第２実施形態について説明する。第２実施形態は、主として、半導体層２１の構成の点で第１実施形態と相違する。図１５は、第２実施形態に係る半導体装置を示す断面図である。

【0068】

図１５に示すように、第２実施形態に係る半導体装置２では、半導体層２２に凹部２５Ｓおよび２５Ｄが形成されておらず、半導体層２１は半導体層２２を有するが、半導体層２３Ｓおよび２３Ｄを有しない。

【0069】

第２実施形態の他の構成は第１実施形態と同じである。

【0070】

第２実施形態によっても、ソース電極１３１Ｓに高い寸法精度を確保しながら、エッチングストッパ１３３Ｓを厚く形成し、貫通孔１１によるエッチングストッパ１３３Ｓの貫通を防止できる。このため、小型化を実現しやすい。

【0071】

（第３実施形態）
次に、第３実施形態について説明する。第３実施形態は、主として、エッチングストッパの構成の点で第１実施形態と相違する。

【0072】

［半導体装置の構成］
第３実施形態に係る半導体装置の構成について説明する。図１６は、第３実施形態に係る半導体装置を示す断面図である。

【0073】

図１６に示すように、第３実施形態に係る半導体装置３は、めっき下地層１３２Ｓに代えて密着層２３５Ｓおよび触媒層２３６Ｓを有し、めっき下地層１３２Ｄに代えて密着層２３５Ｄおよび触媒層２３６Ｄを有する。密着層２３５Ｓは、開口部４０Ｓの底面および内壁面と、絶縁膜４３の上面の一部とを覆い、触媒層２３６Ｓは密着層２３５Ｓの上に設けられている。密着層２３５Ｄは、開口部４０Ｄの底面および内壁面と、絶縁膜４３の上面の一部とを覆い、触媒層２３６Ｄは密着層２３５Ｄの上に設けられている。密着層２３５Ｓがソース電極１３１Ｓに直接接触し、密着層２３５Ｄがドレイン電極１３１Ｄに直接接触する。密着層２３５Ｓと触媒層２３６Ｓとは互いに直接接触し、密着層２３５Ｄと触媒層２３６Ｄとは互いに直接接触する。例えば、密着層２３５Ｓおよび２３５ＤはＴｉ層であり、触媒層２３６Ｓおよび２３６Ｄはパラジウム（Ｐｄ）層である。密着層２３５Ｓは触媒層２３６Ｓをソース電極１３１Ｓに密着させ、密着層２３５Ｄは触媒層２３６Ｄをドレイン電極１３１Ｄに密着させる。

【0074】

また、半導体装置３では、エッチングストッパ１３３Ｓおよび１３３Ｄが無電解Ｎｉめっき層等の無電解めっき層である。平面視で、密着層２３５Ｓおよび触媒層２３６Ｓがソース配線１３４Ｓおよびエッチングストッパ１３３Ｓからはみ出していてもよく、密着層２３５Ｄおよび触媒層２３６Ｄがドレイン配線１３４Ｄおよびエッチングストッパ１３３Ｄからはみ出していてもよい。

【0075】

絶縁膜４４は、ソース配線１３４Ｓ、ドレイン配線１３４Ｄ、エッチングストッパ１３３Ｓ、エッチングストッパ１３３Ｄ、触媒層２３６Ｓ、触媒層２３６Ｄ、密着層２３５Ｓ、密着層２３５Ｄおよび絶縁膜４３を覆う。

【0076】

貫通孔１１は、基板１０、半導体層２１、ソース電極１３１Ｓ、密着層２３５Ｓおよび触媒層２３６Ｓに形成されている。貫通孔１１は、基板１０、半導体層２１、ソース電極１３１Ｓ、密着層２３５Ｓおよび触媒層２３６Ｓを貫通する。

【0077】

第３実施形態の他の構成は第１実施形態と同じである。

【0078】

［半導体装置の製造方法］
次に、第３実施形態に係る半導体装置３の製造方法について説明する。図１７から図２２は、第３実施形態に係る半導体装置３の製造方法を示す断面図である。

【0079】

まず、第１実施形態と同じく、開口部４０Ｓおよび４０Ｄの形成までの処理を行う（図７参照）。次に、図１７に示すように、密着層２３５Ｓおよび触媒層２３６Ｓの積層体と、密着層２３５Ｄおよび触媒層２３６Ｄの積層体とを形成する。密着層２３５Ｓおよび触媒層２３６Ｓの積層体と、密着層２３５Ｄおよび触媒層２３６Ｄの積層体との形成では、例えば、成長マスクを用いた蒸着法によるＴｉ層およびＰｄ層の成長を行い、その後に成長マスクを除去する。つまり、密着層２３５Ｓおよび触媒層２３６Ｓの積層体と、密着層２３５Ｄおよび触媒層２３６Ｄの積層体とは、例えば蒸着およびリフトオフにより形成できる。

【0080】

次に、図１８に示すように、レジストパターン１０２を絶縁膜４３、触媒層２３６Ｓおよび触媒層２３６Ｄの上に形成する。レジストパターン１０２は、開口部１０２Ｓおよび１０２Ｄを有する。

【0081】

次に、図１９に示すように、触媒層２３６Ｓの上にエッチングストッパ１３３Ｓを形成し、触媒層２３６Ｄの上にエッチングストッパ１３３Ｄを形成する。エッチングストッパ１３３Ｓおよび１３３Ｄは、例えば、自己触媒型無電解めっきにより形成できる。例えば、エッチングストッパ１３３Ｓおよび１３３Ｄは、リン（Ｐ）を含有するＮｉ層を含む。

【0082】

次に、図２０に示すように、エッチングストッパ１３３Ｓの上にソース配線１３４Ｓを形成し、エッチングストッパ１３３Ｄの上にドレイン配線１３４Ｄを形成する。ソース配線１３４Ｓおよびドレイン配線１３４Ｄの形成では、例えば、Ａｕの置換型無電解めっきによりエッチングストッパ１３３Ｓおよび１３３Ｄの表面をＡｕにより修飾し、その後、自己触媒型無電解めっきによりＡｕ層を形成する。

【0083】

次に、図２１に示すように、レジストパターン１０２を除去する。次に、ソース配線１３４Ｓ、ドレイン配線１３４Ｄ、エッチングストッパ１３３Ｓ、エッチングストッパ１３３Ｄ、触媒層２３６Ｓ、触媒層２３６Ｄ、密着層２３５Ｓ、密着層２３５Ｄおよび絶縁膜４３を覆う絶縁膜４４を形成する。

【0084】

次に、図２２に示すように、基板１０、半導体層２１、ソース電極１３１Ｓ、密着層２３５Ｓおよび触媒層２３６Ｓに、基板１０、半導体層２１、ソース電極１３１Ｓ、密着層２３５Ｓおよび触媒層２３６Ｓを貫通する貫通孔１１を形成する。貫通孔１１はエッチングストッパ１３３Ｓに達するように形成する。エッチングストッパ１３３Ｓが貫通孔１１に露出する。貫通孔１１の形成では、基板１０のエッチングを行った後、半導体層２１、ソース電極１３１Ｓ、密着層２３５Ｓおよび触媒層２３６Ｓのエッチングを行う。基板１０のエッチングの際には、例えばＦを含む反応性ガスが用いられる。半導体層２１、ソース電極１３１Ｓ、密着層２３５Ｓおよび触媒層２３６Ｓのエッチングの際には、例えばＣｌまたはＦを含む反応性ガスが用いられる。Ｆを含む反応性ガスを用いて、基板１０、半導体層２１、ソース電極１３１Ｓ、密着層２３５Ｓおよび触媒層２３６Ｓを連続的にエッチングしてもよい。貫通孔１１の形成の後、裏面電極１２を形成する。裏面電極１２は、エッチングストッパ１３３Ｓに接するともに、基板１０の下面および貫通孔１１の内壁面を覆う。

【0085】

このようにして、第３実施形態に係る半導体装置３を製造できる。

【0086】

第３実施形態によっても、第１実施形態と同じ効果が得られる。また、触媒層２３６Ｓを用いた無電解めっきによりエッチングストッパ１３３Ｓとして無電解Ｎｉめっき層を厚く形成しやすい。

【0087】

（第４実施形態）
次に、第４実施形態について説明する。第４実施形態は、主として、半導体層２１の構成の点で第３実施形態と相違する。図２３は、第４実施形態に係る半導体装置を示す断面図である。

【0088】

図２３に示すように、第４実施形態に係る半導体装置４では、半導体層２２に凹部２５Ｓおよび２５Ｄが形成されておらず、半導体層２１は半導体層２２を有するが、半導体層２３Ｓおよび２３Ｄを有しない。

【0089】

第４実施形態の他の構成は第３実施形態と同じである。

【0090】

第４実施形態によっても、ソース電極１３１Ｓに高い寸法精度を確保しながら、エッチングストッパ１３３Ｓを厚く形成し、貫通孔１１によるエッチングストッパ１３３Ｓの貫通を防止できる。このため、小型化を実現しやすい。

【0091】

（第５実施形態）
次に、第５実施形態について説明する。第５実施形態は、主として、ソース電極及びドレイン電極の構成の点で第３実施形態と相違する。

【0092】

［半導体装置の構成］
第５実施形態に係る半導体装置の構成について説明する。図２４は、第５実施形態に係る半導体装置を示す断面図である。

【0093】

図２４に示すように、第５実施形態に係る半導体装置５は、ソース電極１３１Ｓおよびドレイン電極１３１Ｄを有しない。絶縁膜４２は、絶縁膜４１、半導体層２３Ｓおよび半導体層２３Ｄを覆う。開口部４０Ｓが半導体層２３Ｓに達し、開口部４０Ｄが半導体層２３Ｄに達する。密着層２３５Ｓが半導体層２３Ｓに直接接触し、密着層２３５Ｄが半導体層２３Ｄに直接接触する。密着層２３５Ｓは触媒層２３６Ｓを半導体層２３Ｓに密着させ、密着層２３５Ｄは触媒層２３６Ｄを半導体層２３Ｄに密着させる。密着層２３５Ｓおよび触媒層２３６Ｓは半導体層２３Ｓにオーミック接触し、密着層２３５Ｄおよび触媒層２３６Ｄは半導体層２３Ｄにオーミック接触する。第５実施形態では、密着層２３５Ｓおよび触媒層２３６Ｓの積層体が第１金属層の一例である。

【0094】

第５実施形態の他の構成は第３実施形態と同じである。

【0095】

［半導体装置の製造方法］
次に、第５実施形態に係る半導体装置５の製造方法について説明する。図２５から図２７は、第５実施形態に係る半導体装置５の製造方法を示す断面図である。

【0096】

まず、第１実施形態と同じく、半導体層２３Ｓおよび２３Ｄの形成までの処理を行う（図４参照）。次に、図２５に示すように、絶縁膜４１、半導体層２３Ｓおよび半導体層２３Ｄを覆う絶縁膜４２を形成する。次に、絶縁膜４１および４２の積層体に開口部４０Ｇを形成する。次に、絶縁膜４２の上にゲート電極３０を形成する。ゲート電極３０は、開口部４０Ｇを通じて半導体層２１にショットキー接触する。次に、ゲート電極３０および絶縁膜４２を覆う絶縁膜４３を形成する。次に、絶縁膜４２および４３の積層体に開口部４０Ｓおよび４０Ｄを形成する。次に、第３実施形態と同じく、密着層２３５Ｓおよび触媒層２３６Ｓの積層体と、密着層２３５Ｄおよび触媒層２３６Ｄの積層体とを形成する。

【0097】

次に、図２６に示すように、レジストパターン１０２（図示せず）を用いて、触媒層２３６Ｓの上にエッチングストッパ１３３Ｓおよびソース配線１３４Ｓの積層体を形成し、触媒層２３６Ｄの上にエッチングストッパ１３３Ｄおよびドレイン配線１３４Ｄの積層体を形成する。

【0098】

次に、図２７に示すように、第３実施形態と同じく、絶縁膜４４と、貫通孔１１と、裏面電極１２とを形成する。

【0099】

このようにして、第５実施形態に係る半導体装置５を製造できる。

【0100】

第５実施形態では、密着層２３５Ｓおよび触媒層２３６Ｓの積層体に高い寸法精度を確保しながら、エッチングストッパ１３３Ｓを厚く形成し、貫通孔１１によるエッチングストッパ１３３Ｓの貫通を防止できる。このため、小型化を実現しやすい。また、更に、ソース電極１３１Ｓおよびドレイン電極１３１Ｄが不要であるため、リードタイムを短縮し、生産性を向上できる。更に、薄型化も可能となる。

【0101】

（第６実施形態）
次に、第６実施形態について説明する。第６実施形態は、主として、ソース電極及びドレイン電極の構成の点で第３実施形態と相違する。

【0102】

［半導体装置の構成］
第６実施形態に係る半導体装置の構成について説明する。図２８は、第６実施形態に係る半導体装置を示す断面図である。

【0103】

図２８に示すように、第６実施形態に係る半導体装置６は、ソース電極１３１Ｓおよびドレイン電極１３１Ｄを有しない。密着層２３５Ｓが半導体層２３Ｓに直接接触し、密着層２３５Ｄが半導体層２３Ｄに直接接触する。密着層２３５Ｓおよび触媒層２３６Ｓの積層体は、平面視で開口部４１Ｓの内側で半導体層２３Ｓの上に設けられている。密着層２３５Ｄおよび触媒層２３６Ｄの積層体は、平面視で開口部４１Ｄの内側で半導体層２３Ｄの上に設けられている。触媒層２３６Ｓの上にエッチングストッパ１３３Ｓおよびソース配線１３４Ｓが設けられており、触媒層２３６Ｄの上にエッチングストッパ１３３Ｄおよびドレイン配線１３４Ｄが設けられている。密着層２３５Ｓは触媒層２３６Ｓを半導体層２３Ｓに密着させ、密着層２３５Ｄは触媒層２３６Ｄを半導体層２３Ｄに密着させる。開口部４０Ｓおよび４０Ｄは形成されていない。密着層２３５Ｓおよび触媒層２３６Ｓは半導体層２３Ｓにオーミック接触し、密着層２３５Ｄおよび触媒層２３６Ｄは半導体層２３Ｄにオーミック接触する。第６実施形態では、密着層２３５Ｓおよび触媒層２３６Ｓの積層体が第１金属層の一例である。

【0104】

絶縁膜４２は、絶縁膜４１、半導体層２３Ｓ、半導体層２３Ｄ、密着層２３５Ｓ、密着層２３５Ｄ、触媒層２３６Ｓ、触媒層２３６Ｄ、エッチングストッパ１３３Ｓ、エッチングストッパ１３３Ｄ、ソース配線１３４Ｓおよびドレイン配線１３４Ｄを覆う。絶縁膜４３は、ゲート電極３０および絶縁膜４２を覆う。絶縁膜４４は絶縁膜４３を覆う。

【0105】

図示を省略するが、ドレインパッド３２に達する開口部が絶縁膜４２、４３および４４に形成されている。

【0106】

第６実施形態の他の構成は第３実施形態と同じである。

【0107】

［半導体装置の製造方法］
次に、第６実施形態に係る半導体装置６の製造方法について説明する。図２９から図３３は、第６実施形態に係る半導体装置６の製造方法を示す断面図である。

【0108】

まず、第１実施形態と同じく、半導体層２３Ｓおよび２３Ｄの形成までの処理を行う（図４参照）。次に、図２９に示すように、半導体層２３Ｓの上に密着層２３５Ｓおよび触媒層２３６Ｓの積層体を形成し、半導体層２３Ｄの上に密着層２３５Ｄおよび触媒層２３６Ｄの積層体を形成する。

【0109】

次に、図３０に示すように、レジストパターン１０２（図示せず）を用いて、触媒層２３６Ｓの上にエッチングストッパ１３３Ｓおよびソース配線１３４Ｓの積層体を形成し、触媒層２３６Ｄの上にエッチングストッパ１３３Ｄおよびドレイン配線１３４Ｄの積層体を形成する。

【0110】

次に、図３１に示すように、絶縁膜４１、半導体層２３Ｓ、半導体層２３Ｄ、密着層２３５Ｓ、密着層２３５Ｄ、触媒層２３６Ｓ、触媒層２３６Ｄ、エッチングストッパ１３３Ｓ、エッチングストッパ１３３Ｄ、ソース配線１３４Ｓおよびドレイン配線１３４Ｄを覆う絶縁膜４２を形成する。次に、絶縁膜４１および４２の積層体に開口部４０Ｇを形成する。次に、絶縁膜４２の上にゲート電極３０を形成する。ゲート電極３０は、開口部４０Ｇを通じて半導体層２１にショットキー接触する。

【0111】

次に、図３２に示すように、ゲート電極３０および絶縁膜４２を覆う絶縁膜４３を形成する。次に、絶縁膜４３を覆う絶縁膜４４を形成する。

【0112】

次に、図３３に示すように、貫通孔１１と、裏面電極１２とを形成する。

【0113】

このようにして、第６実施形態に係る半導体装置６を製造できる。

【0114】

第６実施形態では、密着層２３５Ｓおよび触媒層２３６Ｓの積層体に高い寸法精度を確保しながら、エッチングストッパ１３３Ｓを厚く形成し、貫通孔１１によるエッチングストッパ１３３Ｓの貫通を防止できる。このため、小型化を実現しやすい。また、ソース電極１３１Ｓおよびドレイン電極１３１Ｄが不要であり、開口部４０Ｓおよび４０Ｄの形成も不要であるため、リードタイムを短縮し、生産性を向上できる。更に、薄型化も可能となる。

【0115】

半導体層２１の構成は特に限定されない。例えば、電子供給層が電子走行層の上方にあってもよく、電子走行層が電子供給層の上方にあってもよい。

【0116】

以上、実施形態について詳述したが、本開示は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形および変更が可能である。

【符号の説明】

【0117】

１、１Ｘ、２、３、４、５、６：半導体装置
１０：基板
１１：貫通孔
１２：裏面電極
２１、２２、２３Ｄ、２３Ｓ：半導体層
２２Ａ：上面
２５Ｄ、２５Ｓ：凹部
３０：ゲート電極
３１：ゲート共通接続部
３２：ドレインパッド
４０Ｄ、４０Ｇ、４０Ｓ、４１Ｄ、４１Ｓ：開口部
４１、４２、４３、４４：絶縁膜
１０１、１０２：レジストパターン
１０１Ｄ、１０１Ｓ、１０２Ｄ、１０２Ｓ：開口部
１３１Ｄ：ドレイン電極
１３１Ｓ：ソース電極
１３２：金属層
１３２Ｄ、１３２Ｓ：めっき下地層
１３３Ｄ、１３３ＤＸ、１３３Ｓ、１３３ＳＸ：エッチングストッパ
１３４Ｄ：ドレイン配線
１３４Ｓ：ソース配線
２３５Ｄ、２３５Ｓ：密着層
２３６Ｄ、２３６Ｓ：触媒層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】