特開 2024-139847 マルチフェーズＬＬＣ共振コンバータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024139847

(43)【公開日】2024-10-10

(54)【発明の名称】マルチフェーズＬＬＣ共振コンバータ

(51)【国際特許分類】

   H02M 3/28 20060101AFI20241003BHJP

【ＦＩ】

H02M3/28 Q

H02M3/28 V

H02M3/28 W

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023050768

(22)【出願日】2023-03-28

(71)【出願人】

【識別番号】507151526

【氏名又は名称】株式会社ＧＳユアサ

(74)【代理人】

【識別番号】100097113

【弁理士】

【氏名又は名称】堀 城之

(74)【代理人】

【識別番号】100162363

【弁理士】

【氏名又は名称】前島 幸彦

(72)【発明者】

【氏名】高木 一斗

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA14

5H730AA16

5H730AS01

5H730BB26

5H730BB66

5H730BB84

5H730BB85

5H730BB88

5H730DD04

5H730DD16

5H730EE03

5H730EE07

5H730EE73

5H730EE75

5H730EE76

5H730ZZ16

(57)【要約】

【課題】大電力化あるいは高集積化を容易にできるマルチフェーズＬＬＣ共振コンバータを提供する。
【解決手段】直流電源Ｖｉｎに並列に接続されたＮ台（Ｎは２以上の整数）の共振コンバータ１ｅを、３６０°／Ｎの位相差で動作させるＮ相のマルチフェーズＬＬＣ共振コンバータ１００である。共振コンバータ１ｅは、ｍ個の下変換回路１０ｅ_１～ｍの一次巻線Ｔ１と並列に接続された調整インダクタＬｐｄ（下調整インダクタ）を備える。共振コンバータ１ｅは、ｎ個の上変換回路１０ｅ_{ｍ＋１～ｍ＋ｎ}の一次巻線Ｔ１と並列に接続された調整インダクタＬｐｕ（上調整インダクタ）を備える。第２共振キャパシタＣｒ２を介して中性点Ａ_{１～ｍ＋ｎ}でスター結線された下変換回路１０ｅ_１～ｍ及び上変換回路１０ｅ_{ｍ＋１～ｍ＋ｎ}の出力（高電位出力端子Ｐ_１～Ｐ_ｍ＋ｎ、低電位出力端子Ｎ_１～Ｎ_ｍ＋ｎ）は、それぞれ接続されている。
【選択図】図９

【特許請求の範囲】

【請求項1】

直流電源に並列に接続されたＮ台（Ｎは２以上の整数）の共振コンバータを、３６０°／Ｎの位相差で動作させるＮ相のマルチフェーズＬＬＣ共振コンバータであって、
Ｎ台の前記共振コンバータのそれぞれは、
前記直流電源の正極と負極との間に直列に接続された上スイッチ素子及び下スイッチ素子と、
前記上スイッチ素子と前記下スイッチ素子との接続点に一端が接続された共振インダクタと、
一次巻線及び二次巻線を備えたトランス、前記一次巻線に一端が接続された第１共振キャパシタ及び第２共振キャパシタ、前記二次巻線の両端に接続された整流器、を含み、前記一次巻線及び前記第１共振キャパシタが前記共振インダクタの他端と前記直流電源の前記負極との間に接続され、前記共振インダクタと共に前記上スイッチ素子及び前記下スイッチ素子のオンオフ動作によって動作するＬＬＣ共振コンバータをそれぞれ構成するｍ個（ｍは０以上の整数）の下変換回路と、
前記トランス、前記第１共振キャパシタ及び前記第２共振キャパシタ、前記整流器、を含み、前記一次巻線及び前記第１共振キャパシタが前記共振インダクタの他端と前記直流電源の前記正極との間に接続され、前記共振インダクタと共に前記上スイッチ素子及び前記下スイッチ素子のオンオフ動作によって動作するＬＬＣ共振コンバータを構成するｎ個（ｎは０以上の整数で、ｍとｎとの少なくともいずれかは２以上）の上変換回路と、
ｍ個の前記下変換回路の前記一次巻線と並列に接続された下調整インダクタと、
ｎ個の前記上変換回路の前記一次巻線と並列に接続された上調整インダクタと、を備え、
前記下変換回路における前記第２共振キャパシタの他端は、各相を接続する共通の中性点で、他相の前記下変換回路における前記第２共振キャパシタの他端と接続されていると共に、前記上変換回路における前記第２共振キャパシタの他端は、各相を接続する共通の前記中性点で、他相の前記上変換回路における前記第２共振キャパシタの他端と接続され、
前記第２共振キャパシタを介して前記中性点でスター結線された前記下変換回路及び前記上変換回路の出力は、それぞれ接続されているマルチフェーズＬＬＣ共振コンバータ。

【請求項2】

各相の前記共振コンバータにおける前記共振インダクタは、ギャップを有するＮ本の中脚と２本と外脚とを備えた（Ｎ＋２）脚のコアを用い、Ｎ本の中脚にそれぞれ巻き回されている請求項１記載のマルチフェーズＬＬＣ共振コンバータ。

【請求項3】

前記下調整インダクタ及び前記上調整インダクタは、結合インダクタである請求項１記載のマルチフェーズＬＬＣ共振コンバータ。

【請求項4】

前記下変換回路及び前記上変換回路の前記トランスの励磁インダクタンスは、前記下調整インダクタ及び前記上調整インダクタのインダクタンスよりも大きく設定されている請求項１から３のいずれか１項に記載のマルチフェーズＬＬＣ共振コンバータ。

【請求項5】

前記下変換回路及び前記上変換回路の前記トランスの前記励磁インダクタンスは、前記下調整インダクタ及び前記上調整インダクタのインダクタンスの１０倍以上に設定されている請求項４記載のマルチフェーズＬＬＣ共振コンバータ。

【請求項6】

ｍ個の前記下変換回路の出力とｎ個の前記上変換回路の出力とが並列に接続されている請求項１から３のいずれか１項に記載のマルチフェーズＬＬＣ共振コンバータ。

【請求項7】

ｍ個の前記下変換回路の出力とｎ個の前記上変換回路の出力とが直列に接続されている請求項１から３のいずれか１項に記載のマルチフェーズＬＬＣ共振コンバータ。

【請求項8】

ｍ個の前記下変換回路の出力とｎ個の前記上変換回路の出力とが複数組に振り分けられたマルチ出力コンバータである請求項２又は３記載のマルチフェーズＬＬＣ共振コンバータ。

【請求項9】

前記共振インダクタの他端と前記上変換回路及び前記下変換回路の前記一次巻線の一端との接続点に接続された中間外付け端子と、前記下変換回路の前記一次巻線の他端と前記第１共振キャパシタの一端との接続点に接続された下外付け端子と、前記上変換回路の前記一次巻線の他端と前記第１共振キャパシタの一端との接続点に接続された上外付け端子と、を備え、前記下調整インダクタは、前記中間外付け端子と前記下外付け端子との間に、前記上調整インダクタは、前記中間外付け端子と前記上外付け端子との間に、それぞれ外付けインダクタとして接続されている請求項１から３のいずれか１項に記載のマルチフェーズＬＬＣ共振コンバータ。

【請求項10】

前記下変換回路の前記一次巻線と前記第１共振キャパシタとの接続点と、前記上変換回路の前記一次巻線と前記第１共振キャパシタとの接続点との間に接続され、前記共振インダクタに流れる電流を検出する電流検出回路を備える請求項１から３のいずれか１項に記載のマルチフェーズＬＬＣ共振コンバータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、並列接続された複数のＬＬＣ共振コンバータを用いて入力電圧を出力電圧に変換するマルチフェーズＬＬＣ共振コンバータに関する。

【背景技術】

【0002】

近年、出力負荷の増大に伴って大電流化や低リップル化を実現するために、動作フェーズ数（相数）を複数にし、位相をずらして各動作フェーズを駆動するマルチフェーズ型のスイッチング電源装置が知られている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第６１６１９８２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

マルチフェーズＬＬＣ共振コンバータをさらに大電力化するために、あるいは、電力をそのままに回路を高集積化するために、変換回路の個数を増やし並列に拡張することが考えられる。しかし、トランスの励磁インダクタンスにばらつきがあると，複数の変換回路間で電流がバランスしないという問題が生じる。

【0005】

本発明の一態様は、大電力化あるいは高集積化を容易にできるマルチフェーズＬＬＣ共振コンバータを提供することにある。

【課題を解決するための手段】

【0006】

本発明の一態様に係るマルチフェーズＬＬＣ共振コンバータは、直流電源に並列に接続されたＮ台（Ｎは２以上の整数）の共振コンバータを、３６０°／Ｎの位相差で動作させるＮ相のマルチフェーズＬＬＣ共振コンバータである。Ｎ台の前記共振コンバータのそれぞれは、前記直流電源の正極と負極との間に直列に接続された上スイッチ素子及び下スイッチ素子を備える。前記共振コンバータは、前記上スイッチ素子と前記下スイッチ素子との接続点に一端が接続された共振インダクタを備える。前記共振コンバータは、一次巻線及び二次巻線を備えたトランス、前記一次巻線に一端が接続された第１共振キャパシタ及び第２共振キャパシタ、前記二次巻線の両端に接続された整流器、を含むｍ個（ｍは０以上の整数）の下変換回路を備える。下変換回路は、前記一次巻線及び前記第１共振キャパシタが前記共振インダクタの他端と前記直流電源の前記負極との間に接続され、前記共振インダクタと共に前記上スイッチ素子及び前記下スイッチ素子のオンオフ動作によって動作するＬＬＣ共振コンバータを構成する。前記共振コンバータは、前記トランス、前記第１共振キャパシタ及び前記第２共振キャパシタ、前記整流器、を含むｎ個（ｎは０以上の整数で、ｍとｎとの少なくともいずれかは２以上）の上変換回路を備える。上変換回路は、前記一次巻線及び前記第１共振キャパシタが前記共振インダクタの他端と前記直流電源の前記正極との間に接続され、前記共振インダクタと共に前記上スイッチ素子及び前記下スイッチ素子のオンオフ動作によって動作するＬＬＣ共振コンバータを構成する。前記共振コンバータは、ｍ個の前記下変換回路の前記一次巻線と並列に接続された下調整インダクタを備える。前記共振コンバータは、ｎ個の前記上変換回路の前記一次巻線と並列に接続された上調整インダクタを備える。前記下変換回路における前記第２共振キャパシタの他端は、各相を接続する共通の中性点で、他相の前記下変換回路における前記第２共振キャパシタの他端と接続されている。前記上変換回路における前記第２共振キャパシタの他端は、各相を接続する共通の前記中性点で、他相の前記上変換回路における前記第２共振キャパシタの他端と接続されている。前記第２共振キャパシタを介して前記中性点でスター結線された前記下変換回路及び前記上変換回路の出力は、それぞれ接続されている。

【発明の効果】

【0007】

本発明の一態様によれば、変換回路を並列に拡張しても複数の変換回路間で電流がバランスするため、大電力化あるいは高集積化を容易にできる。

【図面の簡単な説明】

【0008】

【図1】共振コンバータの実施の形態の回路構成を示す図である。

【図2】図１に示すトランスの構成例を示す図である。

【図3】図１に示す調整インダクタの構成例を示す図である。

【図4】変換回路の出力が並列に接続された構成例を示す図である。

【図5】変換回路の出力が直列に接続された構成例を示す図である。

【図6】マルチ出力コンバータの構成例を示す図である。

【図7】マルチ出力コンバータの構成例を示す図である。

【図8】共振インダクタに流れる電流を検出する電流検出回路の構成例を示す図である。

【図9】マルチフェーズＬＬＣ共振コンバータの実施の形態の回路構成を示す図である。

【図10】図９に示す共振インダクタの構成例を示す図である。

【発明を実施するための形態】

【0009】

以下、図を参照して本発明の実施の形態を詳細に説明する。以下の実施の形態において、同様の機能を示す構成には、同一の符号を付して適宜説明を省略する。

【0010】

本実施の形態の共振コンバータ１は、図１を参照すると、直流電源Ｖｉｎの正極と、直流電源Ｖｉｎの負極との間に、スイッチングレグ（switching leg）として上スイッチ素子ＱＨ及び下スイッチ素子ＱＬが直列に接続されている。上スイッチ素子ＱＨ及び下スイッチ素子ＱＬは、例えば、電界効果トランジスタ（ＦＥＴ）で構成される。上スイッチ素子ＱＨ及び下スイッチ素子ＱＬは、ソース-ドレイン間にボディダイオードを有する。

【0011】

直流電源Ｖｉｎの正極に接続された上スイッチ素子ＱＨは、スイッチングレグの上アーム（upper arm）である。直流電源Ｖｉｎの負極側に接続された下スイッチ素子ＱＬは、スイッチングレグの下アーム（lower arm）である。

【0012】

共振コンバータ１は、上スイッチ素子ＱＨと下スイッチ素子ＱＬとの接続点に、一端が接続された共振インダクタＬｒを備える。

【0013】

共振コンバータ１は、トランスＴ、共振キャパシタＣｒ、及び、整流器ＲＥを含む、ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎを備える。ｍ、ｎは、０以上の整数であり、ｍとｎとのいずれかは、２以上である。

【0014】

ｍ個の変換回路１０_１～１０_ｍにおいて、それぞれのトランスＴの一次巻線Ｔ１の一端は、共振インダクタＬｒの他端に接続され、トランスＴの一次巻線Ｔ１の他端は、共振キャパシタＣｒを介して直流電源Ｖｉｎの負極に接続されている。すなわち、変換回路１０_１～１０_ｍのそれぞれのトランスＴの一次巻線Ｔ１及び共振キャパシタＣｒは、共通の共振インダクタＬｒを用いて、スイッチングレグのオンオフ動作によって動作するＬＬＣ共振コンバータをそれぞれ構成する。以下、下アームに設けられたｍ個の変換回路１０_１～１０_ｍは、下変換回路１０_１～ｍとも称す。

【0015】

ｎ個の変換回路１０_ｍ＋１～１０_ｍ＋ｎにおいて、それぞれのトランスＴの一次巻線Ｔ１の一端は、共振インダクタＬｒの他端に接続され、トランスＴの一次巻線Ｔ１の他端は、共振キャパシタＣｒを介して直流電源Ｖｉｎの正極に接続されている。すなわち、変換回路１０_ｍ＋1～１０_ｍ＋ｎのそれぞれのトランスＴの一次巻線Ｔ１及び共振キャパシタＣｒは、共通の共振インダクタＬｒを用いて、スイッチングレグのオンオフ動作によって動作するＬＬＣ共振コンバータをそれぞれ構成する。以下、上アームに設けられたn個の変換回路１０_ｍ＋１～１０_ｍ＋ｎは、上変換回路１０_{ｍ＋１～ｍ＋ｎ}とも称す。

【0016】

ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎにおいて、整流器ＲＥは、トランスＴの二次巻線Ｔ２から出力される交流電流を整流して高電位出力端子Ｐと低電位出力端子Ｎから出力する。整流器ＲＥは、センタータップ整流、ブリッジ整流、倍電圧整流、コックウォルトン整流などの回路方式を採用できる。また、整流器ＲＥは、ダイオードの代わりにＦＥＴを用いて同期整流とすることもできる。ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎは、高電位出力端子Ｐと低電位出力端子Ｎとの間に接続された出力キャパシタＣｏをそれぞれ備え、整流器ＲＥと出力キャパシタＣｏとで整流平滑回路を構成する。

【0017】

ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎを設けることで、共振コンバータ１は、大電力化、あるいは、電力をそのままに回路を高集積化できる。しかし、ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎにおいて、トランスＴの励磁インダクタンスにばらつきがあると、ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎ間で電流がバランスしない。例えば、変換回路１０_１のトランスＴの励磁インダクタンスが他の変換回路１０のものよりも小さい場合、スイッチング直後に変換回路１０_１のみに負荷電流Ｉ_ＰＬが流れている期間が生じる。これは、変換回路１０_１のトランスＴを流れる励磁電流Ｉ_ｍが他の変換回路１０よりも大きく、変換回路１０_１の共振キャパシタＣｒがより充電されることに起因する。励磁電流Ｉ_ｍは、トランスＴの一次巻線Ｔ１を流れる電流の内、負荷電流Ｉ_ＰＬを除いた、トランスＴの二次巻線Ｔ２に電力を送らない電流である。

【0018】

そこで、共振コンバータ１は、調整インダクタＬｐｄ及び調整インダクタＬｐｕを備え、従来のＬＬＣ共振コンバータの励磁電流に相当する循環電流（circulating current）Ｉ_ＣＣを調整する。共振コンバータ１は、ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎのそれぞれのトランスＴの励磁インダクタンスが調整インダクタのインダクタンスよりも十分に大きく（例えば、１０倍以上に）設定されており、励磁電流Ｉ_ｍが循環電流Ｉ_ＣＣよりも十分小さい。

【0019】

トランスＴとしては、コアにギャップを設けて励磁インダクタンスを下げる必要がないため、図２に示すようなギャップレスのトランスを用いることができる。図２（ａ）は、コアの斜視図である。図２（ｂ）は、（ａ）に示す斜線部の断面図である。トランスＴをギャップレスとした場合、ギャップの調整が不要となるため、生産性が向上する。図２に示す例は、ギャップレスのＥＥＲコア（Ｅ型で中脚が円筒形のコアを二つ重ね、中脚間のギャップなし）に一次巻線Ｔ１と二次巻線Ｔ２とをサンドイッチ巻きしたものである。トランスＴのコアには、制限はなく、ＥＩコアやＰＱコアであってもよい。

【0020】

調整インダクタＬｐｄは、下変換回路１０_１～ｍのトランスＴの一次巻線Ｔ１と並列に接続され、下アームに形成されたｍ個のＬＬＣ共振コンバータの循環電流Ｉ_ＣＣを調整する。言い換えると、下変換回路１０_１～ｍのトランスＴは、下アームに形成されたｍ個のＬＬＣ共振コンバータの循環電流Ｉ_ＣＣを調整する調整インダクタＬｐｄを共有している。

【0021】

調整インダクタＬｐｕは、上変換回路１０_{ｍ＋１～ｍ＋ｎ}のトランスＴの一次巻線Ｔ１と並列に接続され、上アームに形成されたｎ個のＬＬＣ共振コンバータの循環電流Ｉ_ＣＣを調整する。言い換えると、上変換回路１０_{ｍ＋１～ｍ＋ｎ}のトランスＴは、上アームに形成されたｎ個のＬＬＣ共振コンバータの循環電流Ｉ_ＣＣを調整する調整インダクタＬｐｕを共有している。

【0022】

共振コンバータ１は、共振インダクタＬｒの他端と、ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎのトランスＴの一次巻線Ｔ１の一端との接続点に接続された外付け端子（external terminal）Ｍを備える。共振コンバータ１は、ｍ個の下変換回路１０_１～ｍのトランスＴの一次巻線Ｔ１の他端と共振キャパシタの一端との接続点に接続された外付け端子Ａを備える。共振コンバータ１は、ｎ個の上変換回路１０_{ｍ＋１～ｍ＋ｎ}のトランスＴの一次巻線Ｔ１の他端と共振キャパシタの一端との接続点に接続された外付け端子Ｂを備える。調整インダクタＬｐｄは、外付け端子Ｍと外付け端子Ａとの間に外付けインダクタとして接続されている。調整インダクタＬｐｕは、外付け端子Ｍと外付け端子Ｂとの間に外付けインダクタとして接続されている。

【0023】

共振コンバータ１は、調整インダクタＬｐｄと調整インダクタＬｐｕとのインダクタンスを調整するだけで、ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎの循環電流Ｉ_ＣＣを一括して調整できる。従って、共振コンバータ１は、変換回路１０_１～１０_ｍ＋ｎを並列に拡張しても電流がバランスするため、大電力化あるいは高集積化を容易にできる。

【0024】

共振コンバータ１は、循環電流Ｉ_ＣＣを調整インダクタＬｐｄ及び調整インダクタＬｐｕで調整できるため、ｍ＋ｎ個のトランスＴを巻き直すことなく、共振コンバータ１の仕様を容易に変更できる。

【0025】

共振コンバータ１では、ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎの一次側を流れる共振電流ｉｒが１個の共振インダクタＬｒで重畳され、共振インダクタＬｒでは、（ｍ＋ｎ）ｉｒの電流が流れる。従って、共振インダクタＬｒに印加する電圧ｖ_Ｌについて、変換回路１０が１台の場合の共振インダクタＬｒのインダクタンスＬ_１と、変換回路１０が（ｍ＋ｎ）台の場合の共振インダクタＬｒのインダクタンスＬ_２とを比較すると、以下の式（１）となる。

【0026】

【数1】

【0027】

変換回路１０が（ｍ＋ｎ）台の場合の共振インダクタＬｒのインダクタンスＬ_２は、変換回路１０が１台の場合の共振インダクタＬｒのインダクタンスＬ_１の（ｍ＋ｎ）分の１に低減できる。従って、変換回路１０が（ｍ＋ｎ）台の場合、共振インダクタＬｒのサイズを小型化でき、プレーナ化（planar structure）やコアレス化（coreless structure）できる。

【0028】

共振コンバータ１は、共振インダクタＬｒがｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎで共通であるため、共振キャパシタＣｒの静電容量Ｃ_１～Ｃ_ｍ＋ｎにばらつきがあっても電流のバランスが大きく損なわれることがない。また、以下の式（２）に示すように、共振周波数ω_ｒは均一化される。式（２）中で、静電容量Ｃ_１～Ｃ_ｍ＋ｎの平均値をＣ_ｒとしている。

【0029】

【数2】

【0030】

調整インダクタＬｐｄ及び調整インダクタＬｐｕは、図３（ａ）に示すように、巻線を各々のコアに巻き、独立したインダクタとしてもよく、図３（ｂ）に示すように、巻線を同一のコアに巻き、結合インダクタとしてもよい。図３（ｂ）に示す結合インダクタの模式図は、分割巻きで便宜上示されているが、実用上は、サンドイッチ巻きやバイファイラ（bifilar）巻きでもよい。

【0031】

調整インダクタＬｐｄ及び調整インダクタＬｐｕを独立したインダクタとする場合、下変換回路１０_１～ｍの個数と上変換回路１０_{ｍ＋１～ｍ＋ｎ}の個数とが同一（ｍ＝ｎ）である必要がある。インダクタンスＬ_ｉｎｄは、巻数Ｎ_ｉｎｄ、コアの磁気抵抗Ｒを用いて、
Ｌ_ｉｎｄ＝Ｎ_ｉｎｄ ^２／Ｒ で表せる。

【0032】

調整インダクタＬｐｄ及び調整インダクタＬｐｕを結合インダクタとする場合、巻線の接続点から各巻線に電流が流れるとき（Ｍ→Ａ、Ｂ）に磁束が加わり合うように巻く和動接続とする。これにより、下変換回路１０_１～ｍの個数と上変換回路１０_{ｍ＋１～ｍ＋ｎ}の個数とが異なっていても（ｍ≠ｎであっても）ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎ間で電流をバランスできる。

【0033】

調整インダクタＬｐｄ及び調整インダクタＬｐｕを結合インダクタとする場合、共振コンバータ１において、以下の効果もある。
調整インダクタＬｐｄと調整インダクタＬｐｕとの間のインダクタンスのばらつきを低減できる。
調整インダクタＬｐｄ及び調整インダクタＬｐｕに用いるコアの数は、1個でよい。
調整インダクタＬｐｄ及び調整インダクタＬｐｕの巻線の巻数は、独立したインダクタとした場合と比較して削減できる。

【0034】

結合インダクタの場合，各巻線の自己インダクタンスＬ_ＣＰと相互インダクタンスＭとは、巻数Ｎ_ＣＰ、コアの磁気抵抗Ｒを用い、密結合（ｋ＝１）とすると、
Ｌ_ＣＰ＝Ｎ_ＣＰ ^２／Ｒ
Ｍ＝ｋＮ_ＣＰＮ_ＣＰ／Ｒ＝Ｌ_ＣＰ で表せる。

【0035】

巻線の接続点から各巻線に電流ｉが流れるとき，結合インダクタの端子間電圧Ｖ_ＭＡ、Ｖ_ＭＢは、
Ｖ_ＭＡ＝Ｖ_ＭＢ＝（Ｌ_ＣＰ＋Ｍ）ｄｉ／ｄｔ＝２Ｌ_ＣＰｄｉ／ｄｔ
となり、各巻線において電流ｉに対する合成インダクタンスは自己インダクタンスＬ_ＣＰの２倍となる。

【0036】

従って、結合インダクタで独立したインダクタと等しいインダクタンスを得るためには（Ｌ_ｉｎｄ＝２Ｌ_ＣＰ）、結合インダクタにおける巻線の巻数Ｎ_ＣＰをＮ_ＣＰ＝Ｎ_ｉｎｄ／√２とすればよい。すなわち、磁化曲線が線形、磁気抵抗が等しい場合、結合インダクタにおける巻線の巻数Ｎ_ＣＰは、独立したインダクタにおける巻線の巻数Ｎ_ｉｎｄと比較して１／√２（＝０．７１）に削減できる。

【0037】

図４に示す共振コンバータ１ａは、ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎの出力を並列に接続し、出力キャパシタＣｏが全体出力Ｖｏに一括して接続されている。調整インダクタＬｐｄ及び調整インダクタＬｐｕは、独立したインダクタでもよく、結合インダクタでもよい。出力キャパシタＣｏは、ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎのそれぞれに分割して接続してもよい。共振コンバータ１ａは、ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎからの出力を並列に接続することで、出力を容易に大電流化できる。

【0038】

図５に示す共振コンバータ１ｂは、ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎの出力を直列に接続し、出力キャパシタＣｏが全体出力Ｖｏに一括して接続されている。調整インダクタＬｐｄ及び調整インダクタＬｐｕは、独立したインダクタでもよく、結合インダクタでもよい。出力キャパシタＣｏは、ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎのそれぞれに分割して接続してもよい。共振コンバータ１ｂは、ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎからの出力を直列に接続することで、出力を容易に大電圧化できる。

【0039】

図６に示す共振コンバータ１ｃは、ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎを３組に振り分けることで、並列出力・直列出力が混在したマルチ出力（Ｖｏ_１、Ｖｏ_２、Ｖｏ_３）を実現したマルチ出力コンバータである。共振コンバータ１ｃは、下変換回路１０_１と上変換回路１０_ｍ＋１とが並列に接続されて出力Ｖｏ_１を出力する第１の出力回路を備える。共振コンバータ１ｃは、下変換回路１０_２～ｊと上変換回路１０_{ｍ＋１～ｍ＋ｊ}とが直列に接続されて出力Ｖｏ_２を出力する第２の出力回路を備える。共振コンバータ１ｃは、下変換回路１０_{ｊ＋１～ｍ}と上変換回路１０_{ｍ＋ｊ＋１～ｍ＋ｎ}とが並列に接続されて出力Ｖｏ_３を出力する第３の出力回路を備える。ｊは、１～ｍ、ｎの整数。図６では、出力キャパシタＣｏ_１～Ｃｏ_３は、各出力回路に設けられている。出力キャパシタＣｏ_１～Ｃｏ_３は、ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎのそれぞれに分割して設けてもよい。

【0040】

共振コンバータ１ｃは、調整インダクタＬｐｄ及び調整インダクタＬｐｕにより、マルチ出力であっても変換回路１０_１～１０_ｍ＋ｎ間の電流をバランスできる。共振コンバータ１ｃの調整インダクタＬｐｄ及び調整インダクタＬｐｕは、独立したインダクタである。従って、下変換回路１０_１～ｍの個数は、上変換回路１０_{ｍ＋１～ｍ＋ｎ}の個数と同数（ｍ＝ｎ）である。下変換回路１０_１～ｍが出力する電力の小計と、上変換回路１０_{ｍ＋１～ｍ＋ｎ}が出力する電力の小計とは、等しく設定されている。

【0041】

調整インダクタＬｐｄ及び調整インダクタＬｐｕにより、変換回路１０_１～１０_ｍ＋ｎ間の電流をバランスできるため、各出力回路のトランスＴの巻数比が異なってもよい。

【0042】

図７に示す共振コンバータ１ｄは、ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎを４組に振り分けることで、単独出力、並列出力・直列出力が混在したマルチ出力（Ｖｏ_１、Ｖｏ_２、Ｖｏ_３、Ｖｏ_４）を実現したマルチ出力コンバータである。共振コンバータ１ｄは、出力Ｖｏ_１を出力する下変換回路１０_１を第１の出力回路として備える。共振コンバータ１ｄは、出力Ｖｏ_２を出力する上変換回路１０_ｍ＋１を第２の出力回路として備える。共振コンバータ１ｄは、下変換回路１０_２～ｊと上変換回路１０_{ｍ＋１～ｍ＋ｊ}とが直列に接続されて出力Ｖｏ_３を出力する第３の出力回路を備える。共振コンバータ１ｄは、下変換回路１０_{ｊ＋１～ｍ}と上変換回路１０_{ｍ＋ｊ＋１～ｍ＋ｎ}とが並列に接続されて出力Ｖｏ_４を出力する第４の出力回路を備える。図６では、出力キャパシタＣｏ_１～Ｃｏ_４は、各出力回路に設けられている。出力キャパシタＣｏ_１～Ｃｏ_４は、ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎのそれぞれに分割して設けてもよい。

【0043】

共振コンバータ１ｄの調整インダクタＬｐｄ及び調整インダクタＬｐｕは、結合インダクタである。従って、下変換回路１０_１～ｍの個数と上変換回路１０_{ｍ＋１～ｍ＋ｎ}の個数とが異なっていても（ｍ≠ｎであっても）よい。各出力回路において、下変換回路１０_１～ｍと上変換回路１０_{ｍ＋１～ｍ＋ｎ}から使用する変換回路の個数が上下で異なっていても、変換回路が出力する電力の小計が上下で異なっていても、変換回路１０_１～１０_ｍ＋ｎ間の電流をバランスできる。

【0044】

調整インダクタＬｐｄ及び調整インダクタＬｐｕにより、変換回路１０_１～１０_ｍ＋ｎ間の電流をバランスできるため、各出力回路のトランスＴの巻数比が異なってもよい。

【0045】

共振コンバータ１～１ｄは、調整インダクタＬｐｄ及び調整インダクタＬｐｕを外付けインダクタとして接続する外付け端子Ｍ、Ａ、Ｂを備える。外付け端子Ａ、Ｂは、図８に示す電流検出回路２の接続端子として用いることができる。

【0046】

電流検出回路２は、外付け端子Ａ、Ｂ間に直列に接続された２個の分流用キャパシタＣｓを備える。分流用キャパシタＣｓは共振キャパシタＣｒより十分に小さく、共振コンバータ１の動作に影響を与えない程度の静電容量に設定されている。電流検出回路２は、２個の分流用キャパシタＣｓの接続点と直流電源Ｖｉｎの負極との間に接続された検出抵抗Ｒｓを備える。検出抵抗Ｒｓを流れる電流ｉｓは、ｍ＋ｎ個の共振キャパシタＣｒと２個の分流用キャパシタＣｓとの間で共振インダクタ電流が分流するものである。電流ｉｓによって検出抵抗Ｒｓに生じる電圧ｖｓが電流検出値として上スイッチ素子ＱＨ及び下スイッチ素子ＱＬをオンオフ制御する制御部に入力される。

【0047】

検出抵抗Ｒｓを流れる電流ｉｓは、変換回路１０_１～１０_ｍ＋ｎの個数に拘わらず、共振キャパシタＣｒと分流用キャパシタＣｓの容量比で決まる。従って、電流検出回路２は、共振インダクタＬｒに流れる電流を簡単に検出できる。電流検出回路２は、変換回路１０_１～１０_ｍ＋ｎの個数に拘わらず、一台でよく、制御回路２０のゲイン設定を変換回路１０_１～１０_ｍ＋ｎの個数に応じて変更する必要もない。

【0048】

図９は、Ｎ台（Ｎは２以上の整数）の共振コンバータ１ｅが直流電源Ｖｉｎに並列に接続され、第１相～第Ｎ相からなるＮ相のマルチフェーズＬＬＣ共振コンバータ１００として構成されている。

【0049】

共振コンバータ１ｅは、直流電源Ｖｉｎの正極と、直流電源Ｖｉｎの負極との間に、スイッチングレグとして上スイッチ素子ＱＨ及び下スイッチ素子ＱＬが直列に接続されている。

【0050】

共振コンバータ１ｅは、上スイッチ素子ＱＨと下スイッチ素子ＱＬとの接続点に、一端が接続された共振インダクタＬｒを備える。

【0051】

共振コンバータ１ｅは、ｍ個の変換回路１０ｅ_１～１０ｅ_ｍと、n個の変換回路１０ｅ_ｍ～１０ｅ_ｍ＋ｎと、を備える。変換回路１０ｅ_１～１０ｅ_ｍ及び変換回路１０ｅ_ｍ～１０ｅ_ｍ＋ｎは、トランスＴ、第１共振キャパシタＣｒ１、第２共振キャパシタＣｒ２、及び、整流器ＲＥをそれぞれ含む。ｍ、ｎは、０以上の整数であり、ｍとｎとのいずれかは、２以上である。

【0052】

ｍ個の変換回路１０ｅ_１～１０ｅ_ｍにおいて、それぞれのトランスＴの一次巻線Ｔ１の一端は、共振インダクタＬｒの他端に接続され、トランスＴの一次巻線Ｔ１の他端は、第１共振キャパシタＣｒ１を介して直流電源Ｖｉｎの負極に接続されている。

【0053】

ｍ個の変換回路１０ｅ_１～１０ｅ_ｍにおいて、それぞれのトランスＴの一次巻線Ｔ１の一端は、共振インダクタＬｒの他端に接続され、トランスＴの一次巻線Ｔ１の他端は、第２共振キャパシタＣｒ２を介して中性点Ａ_１～ｍに接続されている。

【0054】

ｎ個の変換回路１０ｅ_ｍ＋１～１０ｅ_ｍ＋ｎにおいて、それぞれのトランスＴの一次巻線Ｔ１の一端は、が共振インダクタＬｒの他端に接続され、トランスＴの一次巻線Ｔ１の他端は、第１共振キャパシタＣｒ１を介して直流電源Ｖｉｎの正極に接続されている

【0055】

ｎ個の変換回路１０ｅ_ｍ＋１～１０ｅ_ｍ＋ｎにおいて、それぞれのトランスＴの一次巻線Ｔ１の一端は、共振インダクタＬｒの他端に接続されている。ｎ個の変換回路１０ｅ_ｍ＋１～１０ｅ_ｍ＋ｎにおいて、トランスＴの一次巻線Ｔ１の他端は、第２共振キャパシタＣｒ２を介して中性点Ａ_{ｍ＋１～ｍ＋ｎ}にそれぞれ接続されている。

【0056】

中性点Ａ_ｘ（ｘ＝１～ｍ、ｍ＋１～ｍ＋ｎの整数）は、第１相～第Ｎ相を接続する共通ノードであり、第１相～第Ｎ相の共振コンバータ１ｅにおける変換回路１０ｅ_ｘの第２共振キャパシタＣｒ２の他端が接続される。第１相～第Ｎ相の共振コンバータ１ｅにおけるトランスＴの一次巻線Ｔ１は、第２共振キャパシタＣｒ２を介して中性点Ａ_ｘでスター結線されることになり、第１相～第Ｎ相の電流をバランスさせる。

【0057】

第１共振キャパシタＣｒ１、第２共振キャパシタＣｒ２の容量は、両者を加算した値（Ｃｒ１＋Ｃｒ２）が所望の共振周波数ω_ｒを得るために必要な共振キャパシタＣｒの静電容量となるように設定されている。

【0058】

ｍ個の変換回路１０ｅ_１～１０ｅ_ｍ、ｎ個の変換回路１０ｅ_ｍ＋１～１０ｅ_ｍ＋ｎにおいて、それぞれの整流器ＲＥは、トランスＴの二次巻線Ｔ２から出力される交流電流を整流する。整流器ＲＥは、高電位出力端子Ｐ_１～Ｐ_ｍ＋ｎ及び低電位出力端子Ｎ_１～Ｎ_ｍ＋ｎから出力電圧をそれぞれ出力する。

【0059】

少なくとも第１相～第Ｎ相の高電位出力端子Ｐ_ｘと低電位出力端子Ｎ_ｘとは、図９に示すように、それぞれ接続（同一の負荷に接続）されている。従って、マルチフェーズＬＬＣ共振コンバータ１００は、最大で変換回路１０ｅ_１～１０ｅ_ｍのｍ個の出力と変換回路１０ｅ_ｍ＋１～１０ｅ_ｍ＋ｎのｎ個の出力とを加算した（ｍ＋ｎ）個の出力を備える。ｍ個の変換回路１０ｅ_１～１０ｅ_ｍの出力とｎ個の変換回路１０ｅ_ｍ＋１～１０ｅ_ｍ＋ｎの出力とは、図４に示すように並列に接続してもよく、図５に示すように直列に接続してもよい。ｍ個の変換回路１０ｅ_１～１０ｅ_ｍの出力とｎ個の変換回路１０ｅ_ｍ＋１～１０ｅ_ｍ＋ｎの出力とは、図６に示すように、複数組に振り分けてもよい。

【0060】

Ｎ台の共振コンバータ１ｅは、従来のＬＬＣ共振コンバータの励磁電流に相当する循環電流（circulating current）Ｉ_ＣＣを調整する調整インダクタＬｐｄ及び調整インダクタＬｐｕをそれぞれ備える。調整インダクタＬｐｄは、変換回路１０ｅ_１～ｍのトランスＴの一次巻線Ｔ１と並列に接続され、下アームに形成されたｍ個のＬＬＣ共振コンバータの循環電流Ｉ_ＣＣを調整する。調整インダクタＬｐｕは、変換回路１０ｅ_{ｍ＋１～ｍ＋ｎ}のトランスＴの一次巻線Ｔ１と並列に接続され、上アームに形成されたｎ個のＬＬＣ共振コンバータの循環電流Ｉ_ＣＣを調整する。

【0061】

マルチフェーズＬＬＣ共振コンバータ１００は、上スイッチ素子ＱＨと下スイッチ素子ＱＬとを交互にオンオフさせる制御回路２０を備える。

【0062】

制御回路２０は、上スイッチ素子ＱＨ_１～ＱＨ_Ｎ及び下スイッチ素子ＱＬ_１～ＱＬ_Ｎをそれぞれ駆動する上スイッチゲート信号ＧＨ_１～ＧＨ_Ｎ及び下スイッチゲート信号ＧＬ_１～ＧＬ_Ｎを生成して出力する。制御回路２０は、上スイッチゲート信号ＧＨ_１及び下スイッチゲート信号ＧＬ_１、上スイッチゲート信号ＧＨ_２及び下スイッチゲート信号ＧＬ_２、～上スイッチゲート信号ＧＨ_Ｎ及び下スイッチゲート信号ＧＬ_Ｎを、３６０°／Ｎの位相差で制御し，Ｎ相のマルチフェーズ動作を行う。

【0063】

第１相～第Ｎ相の共振インダクタＬｒは、統合してもよい。三相のマルチフェーズＬＬＣ共振コンバータ１００の場合、図１０（ａ）に示すように、三相分の共振インダクタＬｒは、３個の３脚コアを用いる代わりに、図１０（ｂ）に示すように、５脚コアを用いて統合できる。

【0064】

５脚コアを用いる場合、共振インダクタＬｒ（巻線）は、ギャップを有する３本の中脚にそれぞれ巻き、２本の外脚は、供用となる。５脚コアを用いる場合、３脚コアを３個用いた場合と比較すると、共振インダクタＬｒは、外脚４本分の体積を削減できる。３本の中脚から出た磁束は、ギャップのない２本の外脚を通るため、各相は非結合となる。外脚で磁束が合成されるため、磁束が低減し、鉄損が低減する。

【0065】

三相のマルチフェーズＬＬＣ共振コンバータ１００の場合、Ｎ相分の共振インダクタＬｒは、図１０（ｃ）に示すように、（Ｎ＋２）脚コアを用いて統合できる。

【0066】

（Ｎ＋２）脚コアを用いる場合、ギャップを有するＮ本の中脚に巻線（共振インダクタＬｒ）をそれぞれ巻き、２本の外脚は、供用となる。（Ｎ＋２）脚コアを用いる場合、３脚コアをＮ個用いた場合と比較すると、共振インダクタＬｒは、外脚（Ｎ＋１）本分の体積を削減できる。Ｎ本の中脚から出た磁束は、ギャップのない２本の外脚を通るため、各相は非結合となる。外脚で磁束が合成されるため、磁束が低減し、鉄損が低減する。

【0067】

（まとめ）
（１）本発明の各実施形態にかかるマルチフェーズＬＬＣ共振コンバータ１００は、直流電源Ｖｉｎに並列に接続されたＮ台（Ｎは２以上の整数）の共振コンバータ１ｅを、３６０°／Ｎの位相差で動作させるＮ相のマルチフェーズＬＬＣ共振コンバータ１００である。共振コンバータ１ｅは、直流電源Ｖｉｎの両端に直列に接続された上スイッチ素子ＱＨ及び下スイッチ素子ＱＬを備える。共振コンバータ１ｅは、上スイッチ素子ＱＨと下スイッチ素子ＱＬとの接続点に一端が接続された共振インダクタＬｒを備える。共振コンバータ１ｅは、一次巻線Ｔ１及び二次巻線Ｔ２を備えたトランスＴ、第１共振キャパシタＣｒ１及び第２共振キャパシタＣｒ２、整流器ＲＥ、を含むｍ個の下変換回路１０ｅ_１～ｍを備える。第１共振キャパシタＣｒ１及び第２共振キャパシタＣｒ２は、一端が一次巻線Ｔ１に接続される。整流器ＲＥは、二次巻線Ｔ２の両端に接続される。ｍ個の下変換回路１０ｅ_１～ｍにおいて、一次巻線Ｔ１及び第１共振キャパシタＣｒ１は、共振インダクタＬｒの他端と直流電源Ｖｉｎの負極との間に接続される。ｍ個の下変換回路１０ｅ_１～ｍは、共振インダクタＬｒと共に上スイッチ素子ＱＨ及び下スイッチ素子ＱＬのオンオフ動作によって動作するＬＬＣ共振コンバータを構成する。共振コンバータ１ｅは、トランスＴ、第１共振キャパシタＣｒ１及び第２共振キャパシタＣｒ２、整流器ＲＥ、を含むｎ個の上変換回路１０ｅ_{ｍ＋１～ｍ＋ｎ}を備える。ｎ個の上変換回路１０ｅ_{ｍ＋１～ｍ＋ｎ}において、一次巻線Ｔ１及び第１共振キャパシタＣｒ１は、共振インダクタＬｒの他端と直流電源Ｖｉｎの正極との間に接続される。ｎ個の上変換回路１０ｅ_{ｍ＋１～ｍ＋ｎ}は、共振インダクタＬｒと共に上スイッチ素子ＱＨ及び下スイッチ素子ＱＬのオンオフ動作によって動作するＬＬＣ共振コンバータを構成する。共振コンバータ１ｅは、ｍ個の下変換回路１０ｅ_１～ｍの一次巻線Ｔ１と並列に接続された調整インダクタＬｐｄ（下調整インダクタ）を備える。共振コンバータ１ｅは、ｎ個の下変換回路１０ｅ_{ｍ＋１～ｍ＋ｎ}の一次巻線Ｔ１と並列に接続された調整インダクタＬｐｕ（上調整インダクタ）を備える。下変換回路１０ｅ_１～ｍにおける第２共振キャパシタＣｒ２の他端は、各相を接続する共通の中性点Ａ_１～ｍで、他相の下変換回路１０ｅ_１～ｍにおける第２共振キャパシタＣｒ２の他端と接続されている。上変換回路１０ｅ_{ｍ＋１～ｍ＋ｎ}における第２共振キャパシタＣｒ２の他端は、各相を接続する共通の中性点Ａ_{ｍ＋１～ｍ＋ｎ}で、他相の上変換回路１０ｅ_{ｍ＋１～ｍ＋ｎ}における第２共振キャパシタＣｒ２の他端と接続されている。第２共振キャパシタＣｒ２を介して中性点Ａ_{１～ｍ＋ｎ}でスター結線された下変換回路１０ｅ_１～ｍ及び上変換回路１０ｅ_{ｍ＋１～ｍ＋ｎ}の出力（高電位出力端子Ｐ_１～Ｐ_ｍ＋ｎ、低電位出力端子Ｎ_１～Ｐ_ｍ＋ｎ）は、それぞれ接続されている。

【0068】

上記（１）に記載のマルチフェーズＬＬＣ共振コンバータ１００によれば、変換回路１０_１～ｍ、上変換回路１０_{ｍ＋１～ｍ＋ｎ}を並列に拡張しても電流がバランスするため、マルチフェーズ化の利点（入出力電流リプル低減，出力電圧リプル低減など）を享受した上で、大電力化あるいは高集積化を容易にできる。複数の出力をそれぞれ大電力化できるため、マルチフェーズＬＬＣ共振コンバータ１００は、例えば、複数の充電ポートを備えたＥＶ用急速充電ステーション等に適用できる。

【0069】

（２）上記（１）に記載のマルチフェーズＬＬＣ共振コンバータ１００において、各相の共振インダクタＬｒは、ギャップを有するＮ本の中脚と２本と外脚とを備えた（Ｎ＋２）脚のコアを用い、Ｎ本の中脚にそれぞれ巻き回されている。

【0070】

上記（２）に記載のマルチフェーズＬＬＣ共振コンバータ１００によれば、共振インダクタＬｒは、外脚（Ｎ＋１）本分の体積を削減できる。外脚で磁束が合成されるため、磁束が低減し、鉄損が低減する。

【0071】

（３）上記（１）又は（２）のマルチフェーズＬＬＣ共振コンバータ１００において、調整インダクタＬｐｄ及び調整インダクタＬｐｕを結合インダクタとすることができる。

【0072】

上記（３）に記載のマルチフェーズＬＬＣ共振コンバータ１００によれば、下変換回路１０_１～ｍの個数と上変換回路１０_{ｍ＋１～ｍ＋ｎ}の個数とが異なっていても（ｍ≠ｎであっても）ｍ＋ｎ個の変換回路１０_１～１０_ｍ＋ｎ間で電流をバランスできる。調整インダクタＬｐｄと調整インダクタＬｐｕとは、インダクタンスのばらつきを低減できる。調整インダクタＬｐｄ及び調整インダクタＬｐｕに使用するコアの数は、1個でよい。調整インダクタＬｐｄ及び調整インダクタＬｐｕの巻線の巻数は、独立したインダクタの場合と比較して削減できる。

【0073】

（４）上記（１）～（３）のマルチフェーズＬＬＣ共振コンバータ１００において、下変換回路１０_１～ｍ及び上変換回路１０_{ｍ＋１～ｍ＋ｎ}のトランスＴの励磁インダクタンスは、調整インダクタＬｐｄ及び調整インダクタＬｐｕのインダクタンスよりも大きく設定されている。

【0074】

上記（４）に記載のマルチフェーズＬＬＣ共振コンバータ１００によれば、トランスＴは、ギャップレスのコアを用いることができる。

【0075】

（５）上記（４）のマルチフェーズＬＬＣ共振コンバータ１００において、下変換回路１０_１～ｍ及び上変換回路１０_{ｍ＋１～ｍ＋ｎ}のトランスＴの励磁インダクタンスは、調整インダクタＬｐｄ及び調整インダクタＬｐｕのインダクタンスの１０倍以上に設定されている。

【0076】

上記（５）に記載のマルチフェーズＬＬＣ共振コンバータ１００によれば、トランスＴは、ギャップレスのコアを用いることができる。

【0077】

（６）上記（１）～（３）のマルチフェーズＬＬＣ共振コンバータ１００において、共振コンバータ１ａのように、ｍ個の下変換回路１０_１～ｍの出力とｎ個の上変換回路１０_{ｍ＋１～ｍ＋ｎ}の出力とを並列に接続することができる。

【0078】

上記（６）に記載のマルチフェーズＬＬＣ共振コンバータ１００によれば、出力を容易に大電流化できる。

【0079】

（７）上記（１）～（３）のマルチフェーズＬＬＣ共振コンバータ１００において、共振コンバータ１ｂのように、ｍ個の下変換回路１０_１～ｍの出力とｎ個の上変換回路１０_{ｍ＋１～ｍ＋ｎ}の出力とを直列に接続することができる。

【0080】

上記（７）に記載のマルチフェーズＬＬＣ共振コンバータ１００によれば、出力を容易に大電圧化できる。

【0081】

（８）上記（１）～（３）のマルチフェーズＬＬＣ共振コンバータ１００において、共振コンバータ１ｃ、１ｄのように、ｍ個の下変換回路１０_１～ｍの出力とｎ個の上変換回路１０_{ｍ＋１～ｍ＋ｎ}の出力とを複数組に振り分けてマルチ出力コンバータを構成することができる。

【0082】

上記（８）に記載のマルチフェーズＬＬＣ共振コンバータ１００によれば、簡単にマルチ出力に対応できる。

【0083】

（９）上記（１）～（３）のマルチフェーズＬＬＣ共振コンバータ１００において、共振インダクタＬｒの他端と上下変換回路の一次巻線Ｔ１の一端との接続点に接続された外付け端子Ｍ（中間外付け端子）を備え，下変換回路１０_１～ｍの一次巻線Ｔ１の他端と第１共振キャパシタＣｒ１の一端との接続点に接続された外付け端子Ａ（下外付け端子）を備え、上変換回路１０_{ｍ＋１～ｍ＋ｎ}の一次巻線Ｔ１の他端と第１共振キャパシタＣｒ１の一端との接続点に接続された外付け端子Ｂ（上外付け端子）を備える。調整インダクタＬｐｄは、外付け端子Ｍと外付け端子Ａとの間に、調整インダクタＬｐｕは、外付け端子Ｍと外付け端子Ｂとの間に、それぞれ外付けインダクタとして接続されている。

【0084】

上記（９）に記載のマルチフェーズＬＬＣ共振コンバータ１００によれば、調整インダクタＬｐｄ及び調整インダクタＬｐｕは、インダクタンスを簡単に調整できる。外付け端子Ａ、Ｂは、電流検出回路２の接続用の端子として用いることができ、電流検出回路２によって共振インダクタＬｒに流れる電流を簡単に検出できる。

【0085】

以上、本発明を具体的な実施形態で説明したが、上記実施形態は例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。

【符号の説明】

【0086】

１、１ａ～１ｄ 共振コンバータ
１０_１～ｍ 下変換回路
１０_{ｍ＋１～ｍ＋ｎ} 上変換回路
１００ マルチフェーズＬＬＣ共振コンバータ
Ｃｒ１ 第１共振キャパシタ
Ｃｒ２ 第２共振キャパシタ
Ｌｐｄ 調整インダクタ（下調整インダクタ）
Ｌｐｕ 調整インダクタ（上調整インダクタ）
Ｌｒ 共振インダクタ
ＱＨ 上スイッチ素子
ＱＬ 下スイッチ素子
ＲＥ 整流器
Ｔ１ 一次巻線
Ｔ２ 二次巻線
Ｔ トランス
Ｖｉｎ 直流電源

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】