特開 2024-140095 回路装置及び発振器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024140095

(43)【公開日】2024-10-10

(54)【発明の名称】回路装置及び発振器

(51)【国際特許分類】

   H03B 5/32 20060101AFI20241003BHJP

【ＦＩ】

H03B5/32 J

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023051090

(22)【出願日】2023-03-28

(71)【出願人】

【識別番号】000002369

【氏名又は名称】セイコーエプソン株式会社

(74)【代理人】

【識別番号】100179475

【弁理士】

【氏名又は名称】仲井 智至

(74)【代理人】

【識別番号】100216253

【弁理士】

【氏名又は名称】松岡 宏紀

(74)【代理人】

【識別番号】100225901

【弁理士】

【氏名又は名称】今村 真之

(72)【発明者】

【氏名】樋口 哲平

(72)【発明者】

【氏名】松崎 賞

(72)【発明者】

【氏名】鳥海 裕一

(72)【発明者】

【氏名】臼田 俊也

【テーマコード（参考）】

5J079

【Ｆターム（参考）】

5J079AA04

5J079AA06

5J079BA39

5J079BA43

5J079BA53

5J079FA14

5J079FA15

5J079FA21

5J079FA22

5J079FB03

5J079FB47

5J079FB48

5J079GA09

5J079HA03

5J079HA07

5J079HA09

5J079KA01

(57)【要約】

【課題】検査用の可変抵抗による負性抵抗への影響を低減させることが可能な回路装置を提供すること。
【解決手段】振動子に接続される第１端子及び第２端子と、前記第１端子からの信号を増幅して前記第２端子に出力する増幅回路と、前記増幅回路と前記第２端子との間の信号経路上に設けられ、可変抵抗、前記可変抵抗の一端に設けられた第１スイッチ及び前記可変抵抗の他端に設けられた第２スイッチを含む可変抵抗回路と、前記可変抵抗回路と並列に接続された第３スイッチと、前記可変抵抗の抵抗値を制御し、かつ、前記第１スイッチ、前記第２スイッチ及び前記第３スイッチをそれぞれオン又はオフに制御する制御回路と、を備える、回路装置。
【選択図】図５

【特許請求の範囲】

【請求項1】

振動子に接続される第１端子及び第２端子と、
前記第１端子からの信号を増幅して前記第２端子に出力する増幅回路と、
前記増幅回路と前記第２端子との間の信号経路上に設けられ、可変抵抗、前記可変抵抗の一端に設けられた第１スイッチ及び前記可変抵抗の他端に設けられた第２スイッチを含む可変抵抗回路と、
前記可変抵抗回路と並列に接続された第３スイッチと、
前記可変抵抗の抵抗値を制御し、かつ、前記第１スイッチ、前記第２スイッチ及び前記第３スイッチをそれぞれオン又はオフに制御する制御回路と、
を備える、回路装置。

【請求項2】

請求項１において、
第１モードでは、前記第１スイッチ及び前記第２スイッチがオフとなり、かつ、前記第３スイッチがオンとなり、
第２モードでは、前記第１スイッチ及び前記第２スイッチがオンとなり、かつ、前記第３スイッチがオフとなる、回路装置。

【請求項3】

請求項１において、
前記可変抵抗は、直列に接続された複数の抵抗と、前記複数の抵抗の各々と並列に接続された複数の抵抗値制御スイッチと、を含む、回路装置。

【請求項4】

請求項３において、
前記複数の抵抗は、互いに抵抗値が異なる少なくとも２つの抵抗を含む、回路装置。

【請求項5】

請求項４において、
前記複数の抵抗の抵抗値は、バイナリーに重みづけされている、回路装置。

【請求項6】

請求項３において、
前記可変抵抗回路は、
前記複数の抵抗値制御スイッチの少なくとも一部に接続され、前記少なくとも一部の前記抵抗値制御スイッチのそれぞれと逆論理でオン又はオフする少なくとも１つのダミースイッチを含む、回路装置。

【請求項7】

請求項６において、
前記少なくとも１つのダミースイッチは、前記複数の抵抗の内、抵抗値が最も小さい抵抗に接続された第１ダミースイッチを含む、回路装置。

【請求項8】

振動子と、
前記振動子に接続された回路装置と、
前記振動子及び前記回路装置を収容する容器と、を備え、
前記回路装置は、
前記振動子に接続される第１端子及び第２端子と、
前記第１端子からの信号を増幅して前記第２端子に出力する増幅回路と、
前記増幅回路と前記第２端子との間の信号経路上に設けられ、可変抵抗、前記可変抵抗の一端に設けられた第１スイッチ及び前記可変抵抗の他端に設けられた第２スイッチを含む可変抵抗回路と、
前記可変抵抗回路と並列に接続された第３スイッチと、
前記可変抵抗の抵抗値を制御し、かつ、前記第１スイッチ、前記第２スイッチ及び前記第３スイッチをそれぞれオン又はオフに制御する制御回路と、を含む、発振器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、回路装置及び発振器に関する。

【背景技術】

【0002】

特許文献１には、水晶振動子と直列に設けられたチェック抵抗の接続を外部からの制御信号で制御することで、発振余裕度の検査を可能とする水晶発振器が記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００７－１１６５６３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に記載の水晶発振器では、通常使用時において、チェック抵抗の寄生容量が発振端子に付加されるため、負性抵抗が小さくなってしまう。

【課題を解決するための手段】

【0005】

本発明に係る回路装置の一態様は、
振動子に接続される第１端子及び第２端子と、
前記第１端子からの信号を増幅して前記第２端子に出力する増幅回路と、
前記増幅回路と前記第２端子との間の信号経路上に設けられ、可変抵抗、前記可変抵抗の一端に設けられた第１スイッチ及び前記可変抵抗の他端に設けられた第２スイッチを含む可変抵抗回路と、
前記可変抵抗回路と並列に接続された第３スイッチと、
前記可変抵抗の抵抗値を制御し、かつ、前記第１スイッチ、前記第２スイッチ及び前記第３スイッチをそれぞれオン又はオフに制御する制御回路と、
を備える。

【0006】

本発明に係る発振器の一態様は、
振動子と、
前記振動子に接続された回路装置と、
前記振動子及び前記回路装置を収容する容器と、を備え、
前記回路装置は、
前記振動子に接続される第１端子及び第２端子と、
前記第１端子からの信号を増幅して前記第２端子に出力する増幅回路と、
前記増幅回路と前記第２端子との間の信号経路上に設けられ、可変抵抗、前記可変抵抗の一端に設けられた第１スイッチ及び前記可変抵抗の他端に設けられた第２スイッチを含む可変抵抗回路と、
前記可変抵抗回路と並列に接続された第３スイッチと、
前記可変抵抗の抵抗値を制御し、かつ、前記第１スイッチ、前記第２スイッチ及び前記第３スイッチをそれぞれオン又はオフに制御する制御回路と、を含む。

【図面の簡単な説明】

【0007】

【図1】本実施形態の発振器の斜視図。

【図2】本実施形態の発振器の断面図。

【図3】本実施形態の発振器の他の断面図。

【図4】本実施形態の発振器の底面図。

【図5】本実施形態の発振器の機能ブロック図。

【図6】可変抵抗回路及びスイッチの構成例を示す図。

【図7】通常動作モードにおける可変抵抗回路及びスイッチの状態を示す図。

【図8】検査モードにおける可変抵抗回路及びスイッチの状態を示す図。

【図9】本実施形態の発振器に検査装置が接続された検査システムの構成を示す図。

【図10】検査装置による発振余裕度の検査方法の手順の一例を示すフローチャート図。

【図11】検査装置が発振余裕度の検査を行うときの各端子及び各信号の電圧波形の一例を示す図。

【発明を実施するための形態】

【0008】

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

【0009】

１．発振器の構成
図１～図４は、本実施形態の発振器１の構造の一例を示す図である。図１は、発振器１の斜視図であり、図２は、図１のＡ－Ａ断面図の一例である。図３は、図１のＡ－Ａ断面図の他の一例であり、図４は、発振器１の底面図である。

【0010】

図１～図３に示すように、発振器１は、回路装置２、振動子３、パッケージ４、リッド５及び複数の外部端子６を含む。本実施形態では、振動子３は、基板材料として水晶を用いた水晶振動子であり、例えば、ＡＴカット水晶振動子や音叉型水晶振動子等である。振動子３は、ＳＡＷ共振子であってもよい。ＳＡＷはSurface Acoustic Waveの略である。また、振動子３の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよい。また、本実施形態では、回路装置２は１チップの集積回路で実現されている。ただし、回路装置２は、少なくとも一部がディスクリート部品で構成されていてもよい。

【0011】

図２に示す発振器１は、シングルシール構造の発振器であり、パッケージ４は、回路装置２と振動子３とを同一空間内に収容する容器である。具体的には、パッケージ４には、凹部が設けられており、リッド５で凹部を覆うことによって収容室７となる。また、図３に示す発振器１は、Ｈ型構造の発振器であり、パッケージ４は、回路装置２と振動子３とを別空間内に収容する容器である。具体的には、パッケージ４には、対向する面に２つの凹部が設けられており、リッド５で一方の凹部を覆うことによって収容室７ａとなり、封止部材８で他方の凹部を覆うことによって収容室７ｂとなる。収容室７ａには振動子３が収容され、収容室７ｂには回路装置２が収容されている。

【0012】

振動子３は、その表面及び裏面にそれぞれ金属の励振電極３ａ，３ｂを有しており、励振電極３ａ，３ｂを含む振動子３の形状や質量に応じた所望の周波数で発振する。パッケージ４の内部又は凹部の表面には、回路装置２の２つの端子、具体的には、後述する図５のＴ１端子及びＴ２端子と、振動子３の２つの励振電極３ａ，３ｂとをそれぞれ電気的に接続するための不図示の配線が設けられている。また、パッケージ４の内部又は凹部の表面には、回路装置２の各端子とパッケージ４の底面に設けられた各外部端子６とを電気的に接続するための不図示の配線が設けられている。

【0013】

図４に示すように、本実施形態の発振器１は、底面であるパッケージ４の裏面に、電源電圧Ｖｄｄが供給される電源端子であるＶＤＤ端子、グラウンド電圧Ｖｓｓが供給されるグラウンド端子であるＶＳＳ端子、出力端子であるＯＵＴ端子及び出力イネーブル端子であるＯＥ端子の４個の外部端子６が設けられている。すなわち、本実施形態では、パッケージ４は、ＶＤＤ端子、ＶＳＳ端子、ＯＵＴ端子及びＯＥ端子の４個の外部端子６を有する。

【0014】

図５は、本実施形態の発振器１の機能ブロック図である。図５に示すように、本実施形態の発振器１は、回路装置２と振動子３とを含む。回路装置２は、外部接続端子として、Ｔ１端子、Ｔ２端子、Ｔ３端子、Ｔ４端子、Ｔ５端子及びＴ６端子を有している。Ｔ１端子は振動子３の一端と電気的に接続され、Ｔ２端子は振動子３の他端と電気的に接続されている。Ｔ３端子、Ｔ４端子、Ｔ５端子及びＴ６端子は、図４に示した発振器１の複数の外部端子６であるＯＥ端子、ＯＵＴ端子、ＶＤＤ端子及びＶＳＳ端子とそれぞれ電気的に接続されている。

【0015】

本実施形態では、回路装置２は、発振回路１０、出力バッファー２０、第１入出力回路３０、第２入出力回路４０、制御回路５０及びパワーオンリセット回路６０を備える。なお、回路装置２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。

【0016】

発振回路１０は、Ｔ１端子及びＴ２端子と接続され、振動子３を発振させて発振信号を生成する。発振回路１０は、Ｔ１端子からの信号を増幅してＴ２端子に出力する増幅回路を含む。具体的には、発振回路１０は、振動子３から出力される信号がＴ１端子を介して入力され、増幅回路により当該信号を増幅してＴ２端子を介して振動子３に供給する。例えば、図５に示すように、発振回路１０は、論理反転回路１１、抵抗１２，１３、可変容量回路１４，１５、可変抵抗回路１６、スイッチ１７及び容量素子１８を含む。

【0017】

可変容量回路１４は、一端がＴ１端子と接続され、他端にはグラウンド電圧Ｖｓｓが供給される。可変容量回路１５は、一端がＴ２端子と接続され、他端にはグラウンド電圧Ｖｓｓが供給される。容量素子１８は、一端がＴ１端子と接続され、他端が抵抗１２の一端及び論理反転回路１１の入力端子と接続されている。

【0018】

論理反転回路１１は、入力端子が容量素子１８の他端及び抵抗１２の一端と接続され、出力端子が抵抗１２の他端及び抵抗１３の一端と接続されている。抵抗１３の他端は、可変容量回路１５の一端、可変抵抗回路１６の一端及びスイッチ１７の一端と接続されている。可変抵抗回路１６の他端及びスイッチ１７の他端は、Ｔ２端子と接続されている。すなわち、可変抵抗回路１６は、増幅回路である論理反転回路１１とＴ２端子との間の信号経路上に設けられている。また、スイッチ１７は、増幅回路である論理反転回路１１とＴ２端子との間の信号経路上に設けられ、可変抵抗回路１６と並列に接続されている。

【0019】

このように構成されている発振回路１０では、振動子３からＴ１端子を介して入力される信号が、容量素子１８によってＤＣ成分がカットされて論理反転回路１１に入力され、スイッチ１７がオンのときは、増幅回路である論理反転回路１１によって反転増幅された信号が抵抗１３、スイッチ１７及びＴ２端子を介して振動子３に供給される。これにより、振動子３が発振する。一方、スイッチ１７がオフのときは、論理反転回路１１によって反転増幅された信号が抵抗１３、可変抵抗回路１６及びＴ２端子を介して振動子３に供給され、振動子３が発振する。

【0020】

可変容量回路１４，１５は振動子３の負荷容量として機能する。可変容量回路１４，１５の容量値が大きいほど振動子３の発振周波数が低くなり、可変容量回路１４，１５の容量値が小さいほど振動子３の発振周波数が高くなる。可変容量回路１４，１５は、振動子３を所望の周波数で発振させるように、発振周波数の調整のために設けられており、不図示の不揮発性メモリーに可変容量回路１４，１５の容量値を設定するための情報が記憶されている。

【0021】

図６は、可変抵抗回路１６及びスイッチ１７の構成例を示す図である。図６に示すように、可変抵抗回路１６は、可変抵抗１１０、可変抵抗１１０の一端に設けられたスイッチ１０１及び可変抵抗１１０の他端に設けられたスイッチ１０２を含む。また、可変抵抗回路１６は、複数のダミースイッチ１５１～１５４を含む。可変抵抗１１０は、複数のスイッチ１１１～１２１及び複数の抵抗１３１～１４１を含む。また、スイッチ１７は、スイッチ１０３を含む。

【0022】

図６では、スイッチ１０１，１０２，１０３，１１１～１２１及びダミースイッチ１５１～１５４は、それぞれ、ＮＭＯＳトランジスターとＰＭＯＳトランジスターとが並列に接続されたトランスミッションゲートである。

【0023】

スイッチ１０１の一端は、スイッチ１０３の一端、図５の抵抗１３の他端、可変容量回路１５の一端及び出力バッファー２０の入力端子と接続されている。また、スイッチ１０２の一端は、スイッチ１０３の他端及び図５のＴ２端子と接続されている。

【0024】

抵抗１３１～１４１は、スイッチ１０１の他端とスイッチ１０２の他端との間に直列に接続されている。スイッチ１１１～１２１の各々は、抵抗１３１～１４１の各々と並列に接続されている。抵抗１３１～１４１は、互いに抵抗値が異なる少なくとも２つの抵抗を含む。図６の例では、抵抗１３１～１４１は、それぞれ異なる抵抗値を有する。具体的には、スイッチ１１１の抵抗値Ｒに対して、スイッチ１１２～１２１の抵抗値は、２Ｒから１０２４Ｒまで２倍ずつ大きくなっている。すなわち、複数の抵抗１３１～１４１の抵抗値は、バイナリーに重みづけされている。

【0025】

ダミースイッチ１５１は、複数の抵抗１３１～１４１の内、抵抗値が最も小さい抵抗１３１に接続されている。具体的には、ダミースイッチ１５１の両端が、抵抗１３１と抵抗１３２とが接続されるノードに接続されている。

【0026】

ダミースイッチ１５２は、複数の抵抗１３１～１４１の内、抵抗値が２番目に小さい抵抗１３２に接続されている。具体的には、ダミースイッチ１５２の両端が、抵抗１３２と抵抗１３３とが接続されるノードに接続されている。

【0027】

ダミースイッチ１５３は、複数の抵抗１３１～１４１の内、抵抗値が３番目に小さい抵抗１３３に接続されている。具体的には、ダミースイッチ１５３の両端が、抵抗１３３と抵抗１３４とが接続されるノードに接続されている。

【0028】

ダミースイッチ１５４は、複数の抵抗１３１～１４１の内、抵抗値が４番目に小さい抵抗１３４に接続されている。具体的には、ダミースイッチ１５４の両端が、抵抗１３４と抵抗１３５とが接続されるノードに接続されている。

【0029】

スイッチ１１１には、互いに論理レベルが反転した２つの制御信号Ｓ１，Ｓ１Ｎが入力される。具体的には、スイッチ１１１を構成するＮＭＯＳトランジスター及びＰＭＯＳトランジスターの各ゲートに制御信号Ｓ１，Ｓ１Ｎがそれぞれ入力され、制御信号Ｓ１がハイレベルのときにスイッチ１１１がオンし、制御信号Ｓ１がローレベルのときにスイッチ１１１がオフする。

【0030】

スイッチ１１２～１２１についても、入力される制御信号が異なるものの、スイッチ１１１と同様の動作を行う。すなわち、スイッチ１１２は、互いに論理レベルが反転した２つの制御信号Ｓ２，Ｓ２Ｎが入力され、制御信号Ｓ２がハイレベルのときにオンし、制御信号Ｓ２がローレベルのときにオフする。また、スイッチ１１３は、互いに論理レベルが反転した２つの制御信号Ｓ３，Ｓ３Ｎが入力され、制御信号Ｓ３がハイレベルのときにオンし、制御信号Ｓ３がローレベルのときにオフする。また、スイッチ１１４は、互いに論理レベルが反転した２つの制御信号Ｓ４，Ｓ４Ｎが入力され、制御信号Ｓ４がハイレベルのときにオンし、制御信号Ｓ４がローレベルのときにオフする。また、スイッチ１１５は、互いに論理レベルが反転した２つの制御信号Ｓ５，Ｓ５Ｎが入力され、制御信号Ｓ５がハイレベルのときにオンし、制御信号Ｓ５がローレベルのときにオフする。また、スイッチ１１６は、互いに論理レベルが反転した２つの制御信号Ｓ６，Ｓ６Ｎが入力され、制御信号Ｓ６がハイレベルのときにオンし、制御信号Ｓ６がローレベルのときにオフする。また、スイッチ１１７は、互いに論理レベルが反転した２つの制御信号Ｓ７，Ｓ７Ｎが入力され、制御信号Ｓ７がハイレベルのときにオンし、制御信号Ｓ７がローレベルのときにオフする。また、スイッチ１１８は、互いに論理レベルが反転した２つの制御信号Ｓ８，Ｓ８Ｎが入力され、制御信号Ｓ８がハイレベルのときにオンし、制御信号Ｓ８がローレベルのときにオフする。また、スイッチ１１９は、互いに論理レベルが反転した２つの制御信号Ｓ９，Ｓ９Ｎが入力され、制御信号Ｓ９がハイレベルのときにオンし、制御信号Ｓ９がローレベルのときにオフする。また、スイッチ１２０は、互いに論理レベルが反転した２つの制御信号Ｓ１０，Ｓ１０Ｎが入力され、制御信号Ｓ１０がハイレベルのときにオンし、制御信号Ｓ１０がローレベルのときにオフする。また、スイッチ１２１は、互いに論理レベルが反転した２つの制御信号Ｓ１１，Ｓ１１Ｎが入力され、制御信号Ｓ１１がハイレベルのときにオンし、制御信号Ｓ１１がローレベルのときにオフする。

【0031】

そして、スイッチ１１１～１２１のうち、オフする各スイッチの両端に接続されている各抵抗が、スイッチ１０１とスイッチ１０２との間に直列に接続される。例えば、制御信号Ｓ１～Ｓ１１のうち制御信号Ｓ３，Ｓ９のみがハイレベルの場合、スイッチ１１１～１２１のうちスイッチ１１３，１１９のみがオフするので、抵抗１３３，１３９がスイッチ１０１とスイッチ１０２との間に直列に接続される。この場合、可変抵抗１１０の抵抗値は４Ｒ＋２５６Ｒ＝２６０Ｒである。このように、スイッチ１１１～１２１は、それぞれ可変抵抗１１０の抵抗値を制御する抵抗値制御スイッチである。

【0032】

スイッチ１０１，１０２，１０３についても、入力される制御信号が異なるものの、スイッチ１１１～１２１と同様の動作を行う。すなわち、スイッチ１０１は、互いに論理レベルが反転した２つの制御信号ＳＡ，ＳＡＮが入力され、制御信号ＳＡがハイレベルのときにオンし、制御信号ＳＡがローレベルのときにオフする。また、スイッチ１０２は、互いに論理レベルが反転した２つの制御信号ＳＢ，ＳＢＮが入力され、制御信号ＳＢがハイレベルのときにオンし、制御信号ＳＢがローレベルのときにオフする。また、スイッチ１０３は、互いに論理レベルが反転した２つの制御信号ＳＣ，ＳＣＮが入力され、制御信号ＳＣがハイレベルのときにオンし、制御信号ＳＣがローレベルのときにオフする。

【0033】

スイッチ１０３がオンのときは、図５の抵抗１３の他端とＴ２端子とが接続される。また、スイッチ１０３がオフであり、かつ、スイッチ１０１，１０２がオンのときは、図５の抵抗１３の他端とＴ２端子との間の可変抵抗１１０が接続される。

【0034】

ダミースイッチ１５１には、スイッチ１１１に入力される２つの制御信号Ｓ１，Ｓ１Ｎが入力される。具体的には、ダミースイッチ１５１を構成するＮＭＯＳトランジスター及びＰＭＯＳトランジスターの各ゲートに制御信号Ｓ１Ｎ，Ｓ１がそれぞれ入力され、制御信号Ｓ１がハイレベルのときにダミースイッチ１５１がオフし、制御信号Ｓ１がローレベルのときにダミースイッチ１５１がオンする。したがって、制御信号Ｓ１がローレベルのときは、スイッチ１１１がオフし、ダミースイッチ１５１がオンする。また、制御信号Ｓ１がハイレベルのときは、スイッチ１１１がオンし、ダミースイッチ１５１がオフする。すなわち、ダミースイッチ１５１は、スイッチ１１１と逆論理でオンまたはオフする。

【0035】

ダミースイッチ１５２，１５３，１５４についても、入力される制御信号が異なるものの、ダミースイッチ１５１と同様の動作を行う。具体的には、ダミースイッチ１５２は、互いに論理レベルが反転した２つの制御信号Ｓ２，Ｓ２Ｎが入力され、制御信号Ｓ２がハイレベルのときにオフし、制御信号Ｓ２がローレベルのときにオンする。すなわち、ダミースイッチ１５２は、スイッチ１１２と逆論理でオンまたはオフする。また、ダミースイッチ１５３は、互いに論理レベルが反転した２つの制御信号Ｓ３，Ｓ３Ｎが入力され、制御信号Ｓ３がハイレベルのときにオフし、制御信号Ｓ３がローレベルのときにオンする。すなわち、ダミースイッチ１５３は、スイッチ１１３と逆論理でオンまたはオフする。また、ダミースイッチ１５４は、互いに論理レベルが反転した２つの制御信号Ｓ４，Ｓ４Ｎが入力され、制御信号Ｓ４がハイレベルのときにオフし、制御信号Ｓ４がローレベルのときにオンする。すなわち、ダミースイッチ１５４は、スイッチ１１４と逆論理でオンまたはオフする。

【0036】

なお、図６では、可変抵抗回路１６は、複数のスイッチ１１１～１２１の一部に接続された複数のダミースイッチ１５１～１５４を含むが、複数の抵抗値制御スイッチの少なくとも一部に接続され、当該少なくとも一部の抵抗値制御スイッチのそれぞれと逆論理でオン又はオフする少なくとも１つのダミースイッチを含めばよい。

【0037】

図５の説明に戻り、出力バッファー２０は、発振回路１０からの発振信号が入力されてクロック信号ＣＫを出力する。具体的には、出力バッファー２０の入力端子には、発振回路１０の論理反転回路１１から出力される発振信号が入力される。そして、出力バッファー２０は、当該発振信号をバッファリングし、制御端子に入力される信号がハイレベルのときに出力端子からクロック信号ＣＫを出力する。出力バッファー２０は、制御端子に入力される信号がローレベルのときは、出力端子からグラウンド電圧Ｖｓｓを出力する。

【0038】

制御回路５０は、各回路の動作を制御する。具体的には、制御回路５０は、図６に示した可変抵抗１１０の抵抗値を制御し、かつ、スイッチ１０１，１０２，１０３をそれぞれオン又はオフに制御する。また、制御回路５０は、回路装置２の動作モードを、通常動作モード、外部通信モード及び検査モードを含む複数のモードのうちの１つに設定する。通常動作モードは、図６に示したスイッチ１０１，１０２がオフし、かつ、スイッチ１０３がオンし、可変抵抗１１０が振動子３から切り離された状態で発振回路１０が発振動作を行い、ＯＥ端子から入力される制御信号に応じて、ＯＵＴ端子からクロック信号ＣＫが出力されるか否かが制御される動作モードである。また、外部通信モードは、制御回路５０がＯＥ端子とＯＵＴ端子を介して不図示の外部装置と通信する動作モードである。検査モードは、スイッチ１０１，１０２がオンし、かつ、スイッチ１０３がオフし、可変抵抗１１０が振動子３に直列に接続された状態で発振回路１０が発振動作を行う動作モードである。本実施形態では、図５に示すように、制御回路５０は、シリアルインターフェース回路５１及びレジスター５２を含む。

【0039】

シリアルインターフェース回路５１は、ＶＤＤ端子への電源電圧Ｖｄｄの供給が開始してから所定期間内に、ＯＥ端子から所定のパターンの制御信号が入力された場合には、当該所定期間の経過後に動作モードを外部通信モードに設定する。また、シリアルインターフェース回路５１は、電源電圧Ｖｄｄの供給が開始してから所定期間内に、ＯＥ端子から所定のパターンの制御信号が入力されない場合には、当該所定期間の経過後に動作モードを外部通信モードに設定せずに、通常動作モードに設定する。例えば、シリアルインターフェース回路５１は、電源電圧Ｖｄｄの供給により振動子３が発振を開始して発振が安定したことを検出するまでの期間を当該所定期間としてもよいし、クロック信号ＣＫのパルス数をカウントし、カウント値が所定の値に到達したら当該所定期間が経過したと判断してもよい。また、例えば、シリアルインターフェース回路５１は、電源電圧Ｖｄｄの供給により動作を開始するＲＣ時定数回路の出力信号に基づいて当該所定期間を計測してもよい。

【0040】

外部通信モードでは、シリアルインターフェース回路５１は、第１入出力回路３０を介してＯＥ端子と電気的に接続され、第２入出力回路４０を介してＯＵＴ端子と電気的に接続され、ＯＥ端子及びＯＵＴ端子を介して不図示の外部装置とデータ通信を行うことができる。本実施形態では、外部通信モードにおいて、ＯＥ端子及びＴ３端子がシリアルデータ端子となり、ＯＵＴ端子及びＴ４端子がシリアルクロック端子となる。そして、外部装置は、所定の通信規格に従い、ＯＵＴ端子にシリアルクロック信号を出力し、シリアルクロック信号に同期して、ＯＥ端子にシリアルデータ信号を出力し、あるいは、シリアルインターフェース回路５１からＯＥ端子に出力される信号を取得する。シリアルインターフェース回路５１は、外部通信モードにおいて、例えばＩ２Ｃバスの規格に準じて、シリアルクロック信号のエッジ毎に、各種のコマンドとしてのシリアルデータ信号をサンプリングする。Ｉ２Ｃは、Inter-Integrated Circuitの略である。そして、シリアルインターフェース回路５１は、サンプリングしたコマンドに基づいて、動作モードの設定や、レジスター５２に対するデータの読み出しや書き込み等の処理を行う。なお、本実施形態では、シリアルインターフェース回路５１は、例えば、Ｉ２Ｃバス等の２線式バスの通信規格で外部装置と通信を行うが、ＳＰＩバス等の３線式バスあるいは４線式バスの通信規格で外部装置と通信を行ってもよい。ＳＰＩは、Serial Peripheral Interfaceの略である。

【0041】

例えば、シリアルインターフェース回路５１は、レジスター設定コマンドをサンプリングした場合、レジスター設定コマンドで指定されたレジスター５２のアドレスに、指定されたデータを書き込む。レジスター５２は、複数ビットのデータを保持し、可変抵抗回路１６及びスイッチ１７を制御する信号を出力する。すなわち、レジスター５２は、図６に示したスイッチ１０１，１０２，１０３，１１１～１２１及びダミースイッチ１５１～１５４をそれぞれオン又はオフにする制御信号を出力する。

【0042】

外部装置は、外部通信モードにおいて、ＯＥ端子及びＯＵＴ端子を介して、シリアルインターフェース回路５１にレジスター設定コマンドを送信することにより、図６に示したスイッチ１０１，１０２，１０３，１１１～１２１及びダミースイッチ１５１～１５４をそれぞれオン又はオフに設定することができる。外部装置は、スイッチ１０１，１０２をオンに設定し、スイッチ１０３をオフに設定した後、通信を終了させると、動作モードが外部通信モードから検査モードに移行する。また、外部装置は、スイッチ１０１，１０２をオフに設定し、スイッチ１０３をオンに設定した後、通信を終了させると、動作モードが外部通信モードから通常動作モードに移行する。

【0043】

第１入出力回路３０は、Ｔ３端子とレジスター５２との間の信号経路上に設けられている。第１入出力回路３０は、Ｔ３端子と出力バッファー２０との間の信号経路上に設けられている。通常動作モード及び検査モードでは、第１入出力回路３０を介して、Ｔ３端子と出力バッファー２０の制御端子とが電気的に接続され、Ｔ３端子とレジスター５２とが電気的に切断される。また、外部通信モードでは、第１入出力回路３０及びシリアルインターフェース回路５１を介してＴ３端子とレジスター５２とが電気的に接続され、Ｔ３端子と出力バッファー２０の制御端子とが電気的に切断される。

【0044】

第２入出力回路４０は、出力バッファー２０とＴ４端子との間の信号経路上に設けられている。また、第２入出力回路４０は、Ｔ４端子とレジスター５２との間の信号経路上に設けられている。通常動作モード及び検査モードでは、第２入出力回路４０を介して、出力バッファー２０の出力端子とＴ４端子とが電気的に接続され、Ｔ４端子とレジスター５２とが電気的に切断される。また、外部通信モードでは、第２入出力回路４０及びシリアルインターフェース回路５１を介してＴ４端子とレジスター５２とが電気的に接続され、出力バッファー２０の出力端子とＴ４端子とが電気的に切断される。

【0045】

パワーオンリセット回路６０は、ＶＤＤ端子への電源電圧Ｖｄｄの供給が開始すると、所定期間ハイレベルとなるリセット信号ＲＳＴを出力する。リセット信号ＲＳＴによってレジスター５２がリセットされ、制御信号ＳＡ，ＳＢ，ＳＣＮがローレベルに初期化され、制御信号ＳＡＮ，ＳＢＮ，ＳＣがハイレベルに初期化される。その後、所定期間が経過すると、回路装置２の動作モードが通常動作モードに初期化される。すなわち、回路装置２は、電源投入時に設定されるレジスター５２の初期値により、通常動作モードに設定される。

【0046】

前述の通り、外部通信モードにおいて、Ｔ３端子及びＴ４端子を用いた通信によって、可変抵抗回路１６及びスイッチ１７を制御するための設定値がレジスター５２に設定される。

【0047】

通常動作モードでは、制御信号ＳＡ，ＳＢ，ＳＣＮがローレベルであり、制御信号ＳＡＮ，ＳＢＮ，ＳＣがハイレベルであり、図７に示すように、スイッチ１０１，１０２がオフとなり、スイッチ１０３がオンとなる。したがって、通常動作モードでは、可変抵抗１１０が振動子３から切り離された状態で発振回路１０が発振動作を行う。

【0048】

一方、検査モードでは、制御信号ＳＡ，ＳＢ，ＳＣＮがハイレベルであり、制御信号ＳＡＮ，ＳＢＮ，ＳＣがローレベルであり、図８に示すように、スイッチ１０１，１０２がオンとなり、スイッチ１０３がオフとなる。したがって、検査モードでは、可変抵抗１１０が振動子３に直列に接続された状態で発振回路１０が発振動作を行う。

【0049】

そして、通常動作モードと検査モードのいずれの動作モードでも、Ｔ３端子に出力バッファー２０の動作を制御する制御信号が入力され、Ｔ４端子からクロック信号ＣＫが出力される。すなわち、発振器１は、ＯＥ端子から入力される制御信号に応じて、ＯＵＴ端子からクロック信号ＣＫを出力する。

【0050】

検査モードでは、可変抵抗１１０が振動子３に直列に接続されることにより負性抵抗が小さくなるので、外部装置である検査装置は、ＯＥ端子とＯＵＴ端子とを用いて、発振余裕度を検査することができる。

【0051】

なお、本実施形態では、Ｔ１端子は第１端子の一例であり、Ｔ２端子は第２端子の一例である。また、スイッチ１０１は第１スイッチの一例であり、スイッチ１０２は第２スイッチの一例であり、スイッチ１７あるいはスイッチ１０３は第３スイッチの一例である。また、ダミースイッチ１５１は、第１ダミースイッチの一例である。また、通常動作モードは第１モードの一例であり、検査モードは第２モードの一例である。

【0052】

２．発振余裕度の検査方法
前述の通り、本実施形態では、検査モードにおいて、振動子３に可変抵抗１１０が直列に接続されるので、外部装置である検査装置は、ＯＥ端子とＯＵＴ端子とを用いて発振余裕度を検査することができる。

【0053】

図９は、発振器１に検査装置１００が接続された検査システムの構成を示す図である。図９に示すように、検査装置１００は、発振器１のＶＤＤ端子、ＶＳＳ端子、ＯＥ端子及びＯＵＴ端子と接続されている。発振器１のグラウンドと検査装置１００のグラウンドは共通である。

【0054】

図１０は、図９の検査システムにおいて、検査装置１００による発振余裕度の検査方法の手順の一例を示すフローチャート図である。また、図１１は、図１０のフローチャートによって発振余裕度の検査を行うときの各端子及び各信号の電圧波形の一例を示す図である。

【0055】

図１０の例では、まず、工程Ｓ１において、検査装置１００は、発振器１のＶＤＤ端子に電源電圧Ｖｄｄを供給する。工程Ｓ１により、図１１に示すように、ＶＤＤ端子がグラウンド電圧Ｖｓｓから所望の電圧まで上昇する。これにより、所定期間ハイレベルとなるリセット信号ＲＳＴが発生し、レジスター５２の各ビットが初期化される。その結果、制御信号ＳＡ，ＳＢ，ＳＣＮがローレベルに初期化され、制御信号ＳＡＮ，ＳＢＮ，ＳＣがハイレベルに初期化され、スイッチ１０１，１０２がオフし、スイッチ１０３がオンする。

【0056】

次に、工程Ｓ２において、検査装置１００は、発振器１のＯＥ端子に制御信号を供給し、発振器１を外部通信モードに設定する。すなわち、図１１に示すように、検査装置１００は、ＶＤＤ端子に電源電圧Ｖｄｄを供給してから所定期間内に、発振器１のＯＥ端子に予め決められた所定のパターンの信号を供給し、発振器１を外部通信モードに設定する。

【0057】

次に、工程Ｓ３において、検査装置１００は、発振器１のＯＵＴ端子及びＯＥ端子に制御信号を供給し、レジスター５２に可変抵抗回路１６の粗調用の設定値を書き込むためのコマンドを送信する。すなわち、図１１に示すように、検査装置１００は、ＯＥ端子の論理レベルをハイレベルに固定し、かつ、ＯＵＴ端子の論理レベルをハイレベルからローレベルに変化させることにより、スタートコンディションを成立させて通信を開始する。そして、検査装置１００は、ＯＥ端子からシリアルクロック信号を入力し、ＯＵＴ端子からシリアルデータ信号を入力して、レジスター５２の各ビットに所望の値を書き込むためのコマンドを送信する。

【0058】

次に、工程Ｓ４において、検査装置１００は、ＯＥ端子及びＯＵＴ端子を用いた通信を終了し、発振器１を検査モードに設定する。すなわち、図１１に示すように、検査装置１００は、ＯＥ端子の論理レベルをハイレベルに固定し、かつ、ＯＵＴ端子の論理レベルをローレベルからハイレベルに変化させることにより、ストップコンディションを成立させて通信を終了する。これにより、シリアルインターフェース回路５１が、レジスター５２に所望の設定値を書き込み、外部通信モードが終了し、発振器１が検査モードに設定される。図６の例では、１１個のスイッチ１１１～１２１がそれぞれオン又はオフすることにより可変抵抗１１０の抵抗値が決まる。すなわち、スイッチ１１１～１２１のそれぞれの制御ビットを下位ビットから順に割り当てた１１ビットの設定値によって可変抵抗１１０の抵抗値が制御される。工程Ｓ３において、検査装置１００は、この１１ビットの設定値のうち、下位４ビットに例えばゼロを書き込み、上位７ビットに粗調用の設定値を書き込むためのコマンドを送信する。これにより、検査モードにおいて、可変抵抗１１０の抵抗値が所望の値となる。また、工程Ｓ３において、検査装置１００は、スイッチ１０１，１０２，１０３を制御するビットに設定値を書き込むためのコマンドを送信する。これにより、図１１に示すように、制御信号ＳＡ，ＳＢ，ＳＣＮがローレベルからハイレベルに変化し、制御信号ＳＡＮ，ＳＢＮ，ＳＣがハイレベルからローレベルに変化して、スイッチ１０１，１０２がオンし、スイッチ１０３がオフする。その結果、検査モードにおいて、振動子３に直列に所望の抵抗値の可変抵抗１１０が直列に接続される。

【0059】

次に、工程Ｓ５において、検査装置１００は、発振器１からクロック信号ＣＫが出力されるか否かを判定する。具体的には、検査装置１００は、ＯＥ端子にハイレベルの制御信号を出力し、ＯＵＴ端子からクロック信号ＣＫが出力されるか否かを判定する。

【0060】

次に、工程Ｓ６において、検査装置１００は、工程Ｓ５の判定結果に基づいて粗調を終了するか否かを判定する。検査装置１００は、粗調を終了しない場合は、工程Ｓ７において、発振器１のＶＤＤ端子にグラウンド電圧Ｖｓｓを供給した後、工程Ｓ１以降を再び行う。そして、検査装置１００は、工程Ｓ６において粗調を終了するまで、工程Ｓ１～Ｓ７を繰り返す。例えば、検査装置１００は、工程Ｓ１～Ｓ７を繰り返し、クロック信号ＣＫが出力される設定値の範囲とクロック信号ＣＫが出力されない設定値の範囲との境界となる設定値を２分探索法等により求め、当該境界の設定値が求まった場合に粗調を終了してもよい。

【0061】

工程Ｓ６において粗調を終了する場合、検査装置１００は、工程Ｓ８において、発振器１のＶＤＤ端子にグラウンド電圧Ｖｓｓを供給した後、工程Ｓ９において、発振器１のＶＤＤ端子に電源電圧Ｖｄｄを供給する。これにより、所定期間ハイレベルとなるリセット信号ＲＳＴが発生し、レジスター５２の各ビットが初期化される。その結果、制御信号ＳＡ，ＳＢ，ＳＣＮがローレベルに初期化され、制御信号ＳＡＮ，ＳＢＮ，ＳＣがハイレベルに初期化され、スイッチ１０１，１０２がオフし、スイッチ１０３がオンする。

【0062】

次に、工程Ｓ１０において、検査装置１００は、発振器１のＯＥ端子に制御信号を供給し、発振器１を外部通信モードに設定する。すなわち、図１１に示すように、検査装置１００は、ＶＤＤ端子に電源電圧Ｖｄｄを供給してから所定期間内に、発振器１のＯＥ端子に予め決められた所定のパターンの信号を供給し、発振器１を外部通信モードに設定する。

【0063】

次に、工程Ｓ１１において、検査装置１００は、発振器１のＯＵＴ端子及びＯＥ端子に制御信号を供給し、レジスター５２に可変抵抗回路１６の微調用の設定値を書き込むためのコマンドを送信する。すなわち、図１１に示すように、検査装置１００は、ＯＥ端子の論理レベルをハイレベルに固定し、かつ、ＯＵＴ端子の論理レベルをハイレベルからローレベルに変化させることにより、スタートコンディションを成立させて通信を開始する。そして、検査装置１００は、ＯＥ端子からシリアルクロック信号を入力し、ＯＵＴ端子からシリアルデータ信号を入力して、レジスター５２の各ビットに所望の値を書き込むためのコマンドを送信する。

【0064】

次に、工程Ｓ１２において、検査装置１００は、ＯＥ端子及びＯＵＴ端子を用いた通信を終了し、発振器１を検査モードに設定する。すなわち、図１１に示すように、検査装置１００は、ＯＥ端子の論理レベルをハイレベルに固定し、かつ、ＯＵＴ端子の論理レベルをローレベルからハイレベルに変化させることにより、ストップコンディションを成立させて通信を終了する。これにより、シリアルインターフェース回路５１が、レジスター５２に所望の設定値を書き込み、外部通信モードが終了し、発振器１が検査モードに設定される。図６の例の場合、工程Ｓ１１において、検査装置１００は、スイッチ１１１～１２１のそれぞれの制御ビットを下位ビットから順に割り当てた１１ビットの設定値のうち、上位７ビットに粗調によって求めた境界の設定値を書き込み、下位４ビットに微調用の設定値を書き込むためのコマンドを送信する。これにより、検査モードにおいて、可変抵抗１１０の抵抗値が所望の値となる。また、工程Ｓ１１において、検査装置１００は、スイッチ１０１，１０２，１０３を制御するビットに設定値を書き込むためのコマンドを送信する。これにより、図１１に示すように、制御信号ＳＡ，ＳＢ，ＳＣＮがローレベルからハイレベルに変化し、制御信号ＳＡＮ，ＳＢＮ，ＳＣがハイレベルからローレベルに変化して、スイッチ１０１，１０２がオンし、スイッチ１０３がオフする。その結果、検査モードにおいて、振動子３に直列に所望の抵抗値の可変抵抗１１０が直列に接続される。

【0065】

次に、工程Ｓ１３において、検査装置１００は、発振器１からクロック信号ＣＫが出力されるか否かを判定する。具体的には、検査装置１００は、ＯＥ端子にハイレベルの制御信号を出力し、ＯＵＴ端子からクロック信号ＣＫが出力されるか否かを判定する。

【0066】

次に、工程Ｓ１４において、検査装置１００は、工程Ｓ１３の判定結果に基づいて微調を終了するか否かを判定する。検査装置１００は、微調を終了しない場合は、工程Ｓ８以降を再び行う。そして、検査装置１００は、工程Ｓ１４において微調を終了するまで、工程Ｓ８～Ｓ１３を繰り返す。例えば、検査装置１００は、工程Ｓ８～Ｓ１３を繰り返し、クロック信号ＣＫが出力される設定値とクロック信号ＣＫが出力されない設定値との境界を２分探索法等により求め、当該境界が求まった場合に微調を終了してもよい。

【0067】

工程Ｓ１４において微調を終了する場合、最後に、工程Ｓ１５において、検査装置１００は、発振器１が発振可能な可変抵抗１１０の抵抗値の上限を閾値と比較して発振余裕度の合否を判定する。例えば、検査装置１００は、微調によって求めた境界の設定値から、発振器１が発振可能な可変抵抗１１０の抵抗値の上限を算出し、当該上限が閾値以上の場合は合格と判定し、当該上限が閾値未満の場合は不合格と判定してもよい。

【0068】

３．作用効果
以上に説明したように、本実施形態の発振器１では、回路装置２の通常動作モードにおいて、スイッチ１０１，１０２がオフとなって振動子３と可変抵抗１１０とが電気的に切断されるので、可変抵抗１１０による負性抵抗への影響がほとんど生じない。また、通常動作モードにおいて、スイッチ１０３がオンとなって増幅回路である論理反転回路１１と振動子３とが電気的に接続されることにより振動子３が発振するが、スイッチ１０３のオン抵抗や寄生容量による負性抵抗への影響は極めて小さい。一方、検査モードにおいて、スイッチ１０１，１０２がオンとなり、スイッチ１０３がオフとなって振動子３と可変抵抗１１０とが電気的に接続されるので、検査装置１００は、可変抵抗１１０の抵抗値を変化させて振動子３の発振余裕度を検査することができる。このように、本実施形態の発振器１によれば、検査用の可変抵抗１１０による負性抵抗への影響を低減させることができる。

【0069】

また、本実施形態の発振器１では、回路装置２の通常動作モードにおいて、可変抵抗１１０に含まれる複数のスイッチ１１１～１２１がすべてオンにしておけば、理想的には可変抵抗１１０の抵抗値がゼロになるが、実際には、スイッチ１１１～１２１のオン抵抗により、可変抵抗１１０は所定の抵抗値を有することになる。これに対して、本実施形態の発振器１によれば、通常モードにおいて、スイッチ１０１，１０２がオフとなって振動子３と可変抵抗１１０とが電気的に切断されるので、可変抵抗１１０に含まれる複数の抵抗１３１～１４１や複数のスイッチ１１１～１２１による負性抵抗への影響がほとんど生じない。

【0070】

また、本実施形態の発振器１では、回路装置２において、可変抵抗１１０に含まれる複数の抵抗１３１～１４１の抵抗値は、バイナリーに重みづけされている。したがって、検査装置１００は、複数のスイッチ１１１～１２１を適切に制御することにより、可変抵抗１１０の抵抗値を一定量ずつ変化させることができるので、発振余裕度の検査を高精度かつ効率的に行うことができる。

【0071】

また、本実施形態の発振器１では、回路装置２において、可変抵抗１１０に含まれる抵抗１３１～１４１の内、抵抗値が小さい微調用の抵抗１３１～１３４にそれぞれ接続されるスイッチ１１１～１１４のオン／オフによる負荷容量の変動が、負性抵抗に最も大きく影響する。これに対して、本実施形態の発振器１によれば、回路装置２において、ダミースイッチ１５１～１５４が、それぞれ接続されるスイッチ１１１～１１４とは逆論理で動作するので、抵抗値が小さい微調用のスイッチ１１１～１１４のオン／オフによる負荷容量の変動が抑制される。したがって、本実施形態の発振器１によれば、検査用の可変抵抗１１０による負性抵抗への影響を低減させることができる。

【0072】

４．変形例
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。

【0073】

例えば、上記の実施形態の発振器１は、ＳＰＸＯ等のシンプルな発振器であるが、ＴＣＸＯ等の温度補償機能を有する発振器であってもよいし、ＶＣＸＯ等の周波数制御機能を有する発振器であってもよい。ＳＰＸＯはSimple Packaged Crystal Oscillatorの略である。ＴＣＸＯはTemperature Compensated Crystal Oscillatorの略である。ＶＣＸＯはVoltage Controlled Crystal Oscillatorの略である。また、発振器１は、ＶＣ－ＴＣＸＯ等の温度補償機能及び周波数制御機能を有する発振器であってもよいし、ＯＣＸＯ等の温度制御機能を有する発振器などであってもよい。ＶＣ－ＴＣＸＯはVoltage Controlled Temperature Compensated Crystal Oscillatorの略である。また、ＯＣＸＯは、Oven Controlled Crystal Oscillatorの略である。

【0074】

また、上記の実施形態では、Ｔ３端子に、出力バッファー２０の出力を制御する信号が入力されるが、これ以外の制御信号が入力されてもよい。例えば、Ｔ３端子には、発振器１をスタンバイモードに設定するための制御信号が入力されてもよいし、発振器１がＶＣＸＯ等の周波数制御機能を有する発振器であれば、クロック信号ＣＫの周波数を制御するための信号が入力されてもよい。

【0075】

上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。

【0076】

本発明は、実施の形態で説明した構成と実質的に同一の構成、例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

【0077】

上述した実施形態および変形例から以下の内容が導き出される。

【0078】

回路装置の一態様は、
振動子に接続される第１端子及び第２端子と、
前記第１端子からの信号を増幅して前記第２端子に出力する増幅回路と、
前記増幅回路と前記第２端子との間の信号経路上に設けられ、可変抵抗、前記可変抵抗の一端に設けられた第１スイッチ及び前記可変抵抗の他端に設けられた第２スイッチを含む可変抵抗回路と、
前記可変抵抗回路と並列に接続された第３スイッチと、
前記可変抵抗の抵抗値を制御し、かつ、前記第１スイッチ、前記第２スイッチ及び前記第３スイッチをそれぞれオン又はオフに制御する制御回路と、
を備える。

【0079】

この回路装置では、制御回路が、第１スイッチ及び第２スイッチをオンに制御し、第３スイッチをオフに制御することにより、振動子と可変抵抗とが電気的に接続された状態で振動子が発振する。そのため、この回路装置と接続される検査装置は、可変抵抗の抵抗値を変化させて振動子の発振余裕度を検査することができる。一方、制御回路が、第１スイッチ及び第２スイッチをオフに制御することにより振動子と可変抵抗とが電気的に切断され、第３スイッチをオンに制御することにより増幅回路と振動子とが可変抵抗を介さずに電気的に接続されるので、可変抵抗による負性抵抗への影響がほとんど生じることなく振動子が発振する。このように、この回路装置によれば、検査用の可変抵抗による負性抵抗への影響を低減させることができる。

【0080】

前記回路装置の一態様において、
第１モードでは、前記第１スイッチ及び前記第２スイッチがオフとなり、かつ、前記第３スイッチがオンとなり、
第２モードでは、前記第１スイッチ及び前記第２スイッチがオンとなり、かつ、前記第３スイッチがオフとなってもよい。

【0081】

この回路装置によれば、第１モードにおいて、第１スイッチ及び第２スイッチがオフとなって振動子と可変抵抗とが電気的に切断されるので、可変抵抗による負性抵抗への影響がほとんど生じない。また、第１モードにおいて、第３スイッチがオンとなって増幅回路と振動子とが電気的に接続されることにより振動子が発振するが、第３スイッチのオン抵抗や寄生容量による負性抵抗への影響は極めて小さい。一方、第２モードにおいて、第１スイッチ及び第２スイッチがオンとなり、第３スイッチがオフとなって振動子と可変抵抗とが電気的に接続されるので、検査装置は、可変抵抗の抵抗値を変化させて振動子の発振余裕度を検査することができる。

【0082】

前記回路装置の一態様において、
前記可変抵抗は、直列に接続された複数の抵抗と、前記複数の抵抗の各々と並列に接続された複数の抵抗値制御スイッチと、を含んでもよい。

【0083】

この回路装置によれば、第１モードにおいて、第１スイッチ及び第２スイッチがオフとなって振動子と可変抵抗とが電気的に切断されるので、可変抵抗に含まれる複数の抵抗や複数の抵抗値制御スイッチによる負性抵抗への影響がほとんど生じない。

【0084】

前記回路装置の一態様において、
前記複数の抵抗は、互いに抵抗値が異なる少なくとも２つの抵抗を含んでもよい。

【0085】

前記回路装置の一態様において、
前記複数の抵抗の抵抗値は、バイナリーに重みづけされていてもよい。

【0086】

この回路装置によれば、検査装置は、複数の抵抗値制御スイッチを適切に制御することにより、可変抵抗の抵抗値を一定量ずつ変化させることができるので、発振余裕度の検査を高精度かつ効率的に行うことができる。

【0087】

前記回路装置の一態様において、
前記可変抵抗回路は、
前記複数の抵抗値制御スイッチの少なくとも一部に接続され、前記少なくとも一部の前記抵抗値制御スイッチのそれぞれと逆論理でオン又はオフする少なくとも１つのダミースイッチを含んでもよい。

【0088】

この回路装置では、各ダミースイッチが、接続される抵抗値制御スイッチとは逆論理で動作するので、当該抵抗値制御スイッチのオン／オフによる負荷容量の変動が抑制される。したがって、この回路装置によれば、可変抵抗の抵抗値による負性抵抗の直線性を改善することができる。

【0089】

前記回路装置の一態様において、
前記少なくとも１つのダミースイッチは、前記複数の抵抗の内、抵抗値が最も小さい抵抗に接続された第１ダミースイッチを含んでもよい。

【0090】

この回路装置では、可変抵抗に含まれる複数の抵抗の内、抵抗値が最も小さい抵抗に接続される抵抗値制御スイッチのオン／オフによる負荷容量の変動が、負性抵抗に最も大きく影響する。これに対して、抵抗値が最も小さい抵抗に接続された第１ダミースイッチが、接続される抵抗値制御スイッチとは逆論理で動作するので、当該抵抗値制御スイッチのオン／オフによる負荷容量の変動が抑制される。したがって、この回路装置によれば、可変抵抗の抵抗値による負性抵抗の直線性を改善することができる。

【0091】

発振器の一態様は、
振動子と、
前記振動子に接続された回路装置と、
前記振動子及び前記回路装置を収容する容器と、を備え、
前記回路装置は、
前記振動子に接続される第１端子及び第２端子と、
前記第１端子からの信号を増幅して前記第２端子に出力する増幅回路と、
前記増幅回路と前記第２端子との間の信号経路上に設けられ、可変抵抗、前記可変抵抗の一端に設けられた第１スイッチ及び前記可変抵抗の他端に設けられた第２スイッチを含む可変抵抗回路と、
前記可変抵抗回路と並列に接続された第３スイッチと、
前記可変抵抗の抵抗値を制御し、かつ、前記第１スイッチ、前記第２スイッチ及び前記第３スイッチをそれぞれオン又はオフに制御する制御回路と、を含む。

【0092】

この発振器では、回路装置において、制御回路が、第１スイッチ及び第２スイッチをオンに制御し、第３スイッチをオフに制御することにより、振動子と可変抵抗とが電気的に接続された状態で振動子が発振する。そのため、この発振器と接続される検査装置は、可変抵抗の抵抗値を変化させて振動子の発振余裕度を検査することができる。一方、制御回路が、第１スイッチ及び第２スイッチをオフに制御することにより振動子と可変抵抗とが電気的に切断され、第３スイッチをオンに制御することにより増幅回路と振動子とが可変抵抗を介さずに電気的に接続されるので、可変抵抗による負性抵抗への影響がほとんど生じることなく振動子が発振する。このように、この発振器によれば、検査用の可変抵抗による負性抵抗への影響を低減させることができる。

【符号の説明】

【0093】

１…発振器、２…回路装置、３…振動子、３ａ…励振電極、３ｂ…励振電極、４…パッケージ、５…リッド、６…外部端子、７，７ａ，７ｂ…収容室、８…封止部材、１０…発振回路、１１…論理反転回路、１２，１３…抵抗、１４，１５…可変容量回路、１６…可変抵抗回路、１７…スイッチ、１８…容量素子、２０…出力バッファー、３０…第１入出力回路、４０…第２入出力回路、５０…制御回路、５１…シリアルインターフェース回路、５２…レジスター、６０…パワーオンリセット回路、１００…検査装置、１０１，１０２、１０３…スイッチ、１１０…可変抵抗、１１１～１２１…スイッチ、１３１～１４１…抵抗、１５１～１５４…ダミースイッチ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】