(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024140178
(43)【公開日】2024-10-10
(54)【発明の名称】半導体装置および半導体装置の製造方法
(51)【国際特許分類】
H01L 25/07 20060101AFI20241003BHJP
H01L 29/78 20060101ALI20241003BHJP
H01L 29/739 20060101ALI20241003BHJP
H01L 29/12 20060101ALI20241003BHJP
H03K 17/08 20060101ALI20241003BHJP
H03K 17/04 20060101ALI20241003BHJP
H03K 17/12 20060101ALI20241003BHJP
H03K 17/687 20060101ALI20241003BHJP
H03K 17/567 20060101ALI20241003BHJP
【ＦＩ】
H01L25/04 C
H01L29/78 656A
H01L29/78 655A
H01L29/78 652Q
H01L29/78 652T
H03K17/08 D
H03K17/04 J
H03K17/12
H03K17/687 F
H03K17/567
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023051198
(22)【出願日】2023-03-28
(71)【出願人】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】100088672
【弁理士】
【氏名又は名称】吉竹 英俊
(74)【代理人】
【識別番号】100088845
【弁理士】
【氏名又は名称】有田 貴弘
(72)【発明者】
【氏名】高尾 騰真
(72)【発明者】
【氏名】山口 公輔
【テーマコード（参考）】
5J055
【Ｆターム（参考）】
5J055AX02
5J055AX07
5J055AX53
5J055AX55
5J055AX64
5J055BX16
5J055DX09
5J055DX12
5J055DX56
5J055DX59
5J055DX73
5J055DX82
5J055EY17
5J055EY21
5J055GX01
5J055GX08
(57)【要約】
【課題】本開示は、ＭＯＳＦＥＴの特性を十分に活用することが可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
【解決手段】本開示による半導体装置は、下アーム側ＭＯＳＦＥＴ１９と、下アーム側ＩＧＢＴ１８と、上アーム側ＭＯＳＦＥＴ６と、上アーム側ＩＧＢＴ８と、上アーム側ＭＯＳＦＥＴ６および上アーム側ＩＧＢＴ８の駆動を制御する上アーム側制御ＩＣ３と、上アーム側ＭＯＳＦＥＴ６のゲート電極と上アーム側制御ＩＣ３とを接続するＭＯＳＦＥＴゲートワイヤ４と、上アーム側ＩＧＢＴ８のゲート電極と上アーム側制御ＩＣ３とを接続するＩＧＢＴゲートワイヤ５と、上アーム側ＩＧＢＴ８のエミッタ電極と上アーム側制御ＩＣ３とを直接接続するＩＧＢＴエミッタセンスワイヤ７とを備え、上アーム側ＭＯＳＦＥＴ６のソース電極は、上アーム側ＩＧＢＴ８のエミッタ電極を介して上アーム側制御ＩＣ３と電気的に接続している。
【選択図】図１
【解決手段】本開示による半導体装置は、下アーム側ＭＯＳＦＥＴ１９と、下アーム側ＩＧＢＴ１８と、上アーム側ＭＯＳＦＥＴ６と、上アーム側ＩＧＢＴ８と、上アーム側ＭＯＳＦＥＴ６および上アーム側ＩＧＢＴ８の駆動を制御する上アーム側制御ＩＣ３と、上アーム側ＭＯＳＦＥＴ６のゲート電極と上アーム側制御ＩＣ３とを接続するＭＯＳＦＥＴゲートワイヤ４と、上アーム側ＩＧＢＴ８のゲート電極と上アーム側制御ＩＣ３とを接続するＩＧＢＴゲートワイヤ５と、上アーム側ＩＧＢＴ８のエミッタ電極と上アーム側制御ＩＣ３とを直接接続するＩＧＢＴエミッタセンスワイヤ７とを備え、上アーム側ＭＯＳＦＥＴ６のソース電極は、上アーム側ＩＧＢＴ８のエミッタ電極を介して上アーム側制御ＩＣ３と電気的に接続している。
【選択図】図１
【特許請求の範囲】
【請求項1】
下アーム側ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）と、
前記下アーム側ＭＯＳＦＥＴと並列接続された下アーム側ＩＧＢＴ（Insulated Gate Bipolar Transistor）と、
上アーム側ＭＯＳＦＥＴと、
前記上アーム側ＭＯＳＦＥＴと並列接続された上アーム側ＩＧＢＴと、
前記上アーム側ＭＯＳＦＥＴおよび前記上アーム側ＩＧＢＴの駆動を制御する上アーム側制御ＩＣ（Integrated Circuit）と、
前記上アーム側ＭＯＳＦＥＴのゲート電極と前記上アーム側制御ＩＣとを電気的に接続するＭＯＳＦＥＴゲートワイヤと、
前記上アーム側ＩＧＢＴのゲート電極と前記上アーム側制御ＩＣとを電気的に接続するＩＧＢＴゲートワイヤと、
前記上アーム側ＩＧＢＴのエミッタ電極と前記上アーム側制御ＩＣとを電気的に直接接続するＩＧＢＴエミッタセンスワイヤと、
を備え、
前記上アーム側ＭＯＳＦＥＴのソース電極は、前記上アーム側ＩＧＢＴのエミッタ電極を介して前記上アーム側制御ＩＣと電気的に接続している、半導体装置。
前記下アーム側ＭＯＳＦＥＴと並列接続された下アーム側ＩＧＢＴ（Insulated Gate Bipolar Transistor）と、
上アーム側ＭＯＳＦＥＴと、
前記上アーム側ＭＯＳＦＥＴと並列接続された上アーム側ＩＧＢＴと、
前記上アーム側ＭＯＳＦＥＴおよび前記上アーム側ＩＧＢＴの駆動を制御する上アーム側制御ＩＣ（Integrated Circuit）と、
前記上アーム側ＭＯＳＦＥＴのゲート電極と前記上アーム側制御ＩＣとを電気的に接続するＭＯＳＦＥＴゲートワイヤと、
前記上アーム側ＩＧＢＴのゲート電極と前記上アーム側制御ＩＣとを電気的に接続するＩＧＢＴゲートワイヤと、
前記上アーム側ＩＧＢＴのエミッタ電極と前記上アーム側制御ＩＣとを電気的に直接接続するＩＧＢＴエミッタセンスワイヤと、
を備え、
前記上アーム側ＭＯＳＦＥＴのソース電極は、前記上アーム側ＩＧＢＴのエミッタ電極を介して前記上アーム側制御ＩＣと電気的に接続している、半導体装置。
【請求項2】
前記上アーム側ＭＯＳＦＥＴのソース電極と、前記上アーム側ＩＧＢＴのエミッタ電極とを電気的に接続するソースエミッタワイヤと、
前記ソースエミッタワイヤとは離間して前記上アーム側ＩＧＢＴのエミッタ電極に電気的に接続された主電流エミッタワイヤと、
をさらに備える、請求項１に記載の半導体装置。
前記ソースエミッタワイヤとは離間して前記上アーム側ＩＧＢＴのエミッタ電極に電気的に接続された主電流エミッタワイヤと、
をさらに備える、請求項１に記載の半導体装置。
【請求項3】
前記下アーム側ＭＯＳＦＥＴのソース電極と、前記下アーム側ＩＧＢＴのエミッタ電極とを電気的に接続するソースエミッタワイヤと、
前記ソースエミッタワイヤとは離間して前記下アーム側ＩＧＢＴのエミッタ電極に電気的に接続された主電流エミッタワイヤと、
をさらに備える、請求項１に記載の半導体装置。
前記ソースエミッタワイヤとは離間して前記下アーム側ＩＧＢＴのエミッタ電極に電気的に接続された主電流エミッタワイヤと、
をさらに備える、請求項１に記載の半導体装置。
【請求項4】
前記上アーム側ＭＯＳＦＥＴのソース電極に電気的に接続されたＭＯＳＦＥＴソースワイヤと、
前記上アーム側ＩＧＢＴのエミッタ電極に電気的に接続された主電流エミッタワイヤと、
をさらに備える、請求項１に記載の半導体装置。
前記上アーム側ＩＧＢＴのエミッタ電極に電気的に接続された主電流エミッタワイヤと、
をさらに備える、請求項１に記載の半導体装置。
【請求項5】
前記下アーム側ＭＯＳＦＥＴのソース電極に電気的に接続されたＭＯＳＦＥＴソースワイヤと、
前記下アーム側ＩＧＢＴのエミッタ電極に電気的に接続された主電流エミッタワイヤと、
をさらに備える、請求項１に記載の半導体装置。
前記下アーム側ＩＧＢＴのエミッタ電極に電気的に接続された主電流エミッタワイヤと、
をさらに備える、請求項１に記載の半導体装置。
【請求項6】
前記上アーム側ＭＯＳＦＥＴおよび前記上アーム側ＩＧＢＴは、前記上アーム側制御ＩＣの延在方向に沿って横並びに設けられている、請求項１に記載の半導体装置。
【請求項7】
前記上アーム側ＭＯＳＦＥＴは、前記上アーム側ＩＧＢＴよりも前記上アーム側制御ＩＣの近くに設けられている、請求項１に記載の半導体装置。
【請求項8】
前記ＩＧＢＴエミッタセンスワイヤの直径は、前記ソースエミッタワイヤの直径および前記主電流エミッタワイヤの直径よりも小さい、請求項２に記載の半導体装置。
【請求項9】
前記下アーム側ＭＯＳＦＥＴ、前記下アーム側ＩＧＢＴ、前記上アーム側ＭＯＳＦＥＴ、および前記上アーム側ＩＧＢＴは、ワイドバンドギャップ半導体で形成されている、請求項１に記載の半導体装置。
【請求項10】
下アーム側ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を設ける工程と、
前記下アーム側ＭＯＳＦＥＴと並列接続するように下アーム側ＩＧＢＴ（Insulated Gate Bipolar Transistor）を設ける工程と、
上アーム側ＭＯＳＦＥＴを設ける工程と、
前記上アーム側ＭＯＳＦＥＴと並列接続するように上アーム側ＩＧＢＴを設ける工程と、
前記上アーム側ＭＯＳＦＥＴおよび前記上アーム側ＩＧＢＴの駆動を制御する上アーム側制御ＩＣ（Integrated Circuit）を設ける工程と、
前記上アーム側ＭＯＳＦＥＴのゲート電極と前記上アーム側制御ＩＣとを電気的に接続するＭＯＳＦＥＴゲートワイヤを設ける工程と、
前記上アーム側ＩＧＢＴのゲート電極と前記上アーム側制御ＩＣとを電気的に接続するＩＧＢＴゲートワイヤを設ける工程と、
前記上アーム側ＩＧＢＴのエミッタ電極と前記上アーム側制御ＩＣとを電気的に直接接続するＩＧＢＴエミッタセンスワイヤを設ける工程と、
を備え、
前記上アーム側ＭＯＳＦＥＴのソース電極は、前記上アーム側ＩＧＢＴのエミッタ電極を介して前記上アーム側制御ＩＣと電気的に接続している、半導体装置の製造方法。
前記下アーム側ＭＯＳＦＥＴと並列接続するように下アーム側ＩＧＢＴ（Insulated Gate Bipolar Transistor）を設ける工程と、
上アーム側ＭＯＳＦＥＴを設ける工程と、
前記上アーム側ＭＯＳＦＥＴと並列接続するように上アーム側ＩＧＢＴを設ける工程と、
前記上アーム側ＭＯＳＦＥＴおよび前記上アーム側ＩＧＢＴの駆動を制御する上アーム側制御ＩＣ（Integrated Circuit）を設ける工程と、
前記上アーム側ＭＯＳＦＥＴのゲート電極と前記上アーム側制御ＩＣとを電気的に接続するＭＯＳＦＥＴゲートワイヤを設ける工程と、
前記上アーム側ＩＧＢＴのゲート電極と前記上アーム側制御ＩＣとを電気的に接続するＩＧＢＴゲートワイヤを設ける工程と、
前記上アーム側ＩＧＢＴのエミッタ電極と前記上アーム側制御ＩＣとを電気的に直接接続するＩＧＢＴエミッタセンスワイヤを設ける工程と、
を備え、
前記上アーム側ＭＯＳＦＥＴのソース電極は、前記上アーム側ＩＧＢＴのエミッタ電極を介して前記上アーム側制御ＩＣと電気的に接続している、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、スイッチングデバイスとしてＭＯＳＦＥＴとＩＧＢＴとを並列動作させて用いる半導体装置および半導体装置の製造方法に関する。
【背景技術】
【0002】
従来、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）とＩＧＢＴ（Insulated Gate Bipolar Transistor）とが並列動作するように搭載されており、上アームにおいて制御ＩＣ（Integrated Circuit）の近くに設けられたＭＯＳＦＥＴのソース電極からセンスワイヤを配線した半導体装置が開示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１４－１３０９０９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１では、ＭＯＳＦＥＴが破壊しないように、制御ＩＣによってＩＧＢＴよりも遅延時間が長くなるように設計されているため、ＭＯＳＦＥＴの特性を十分に活用できないという問題があった。
【0005】
本開示は、このような問題を解決するためになされたものであり、ＭＯＳＦＥＴの特性を十分に活用することが可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記の課題を解決するために、本開示による半導体装置は、下アーム側ＭＯＳＦＥＴと、下アーム側ＭＯＳＦＥＴと並列接続された下アーム側ＩＧＢＴと、上アーム側ＭＯＳＦＥＴと、上アーム側ＭＯＳＦＥＴと並列接続された上アーム側ＩＧＢＴと、上アーム側ＭＯＳＦＥＴおよび上アーム側ＩＧＢＴの駆動を制御する上アーム側制御ＩＣと、上アーム側ＭＯＳＦＥＴのゲート電極と上アーム側制御ＩＣとを電気的に接続するＭＯＳＦＥＴゲートワイヤと、上アーム側ＩＧＢＴのゲート電極と上アーム側制御ＩＣとを電気的に接続するＩＧＢＴゲートワイヤと、上アーム側ＩＧＢＴのエミッタ電極と上アーム側制御ＩＣとを電気的に直接接続するＩＧＢＴエミッタセンスワイヤとを備え、上アーム側ＭＯＳＦＥＴのソース電極は、上アーム側ＩＧＢＴのエミッタ電極を介して上アーム側制御ＩＣと電気的に接続している。
【発明の効果】
【0007】
本開示によれば、ＭＯＳＦＥＴの特性を十分に活用することが可能となる。
【図面の簡単な説明】
【0008】
【図1】実施の形態１に係る半導体装置の全体的な構成を示す平面図である。
【図2】実施の形態１に係る半導体装置の下アームの構成を示す平面図である。
【図3】実施の形態１に係る半導体装置の上アームの構成を示す平面図である。
【図4】実施の形態１に係る半導体装置の回路を示す図である。
【図5】実施の形態２に係る半導体装置の上アームの構成を示す平面図である。
【図6】実施の形態３に係る半導体装置の上アームの構成を示す平面図である。
【図7】実施の形態４に係る半導体装置の上アームの構成を示す平面図である。
【発明を実施するための形態】
【0009】
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置の全体的な構成を示す平面図である。図２は、下アームの構成を示す平面図である。図３は、上アームの構成を示す平面図である。図４は、半導体装置の回路を示す図である。
図１は、実施の形態１に係る半導体装置の全体的な構成を示す平面図である。図２は、下アームの構成を示す平面図である。図３は、上アームの構成を示す平面図である。図４は、半導体装置の回路を示す図である。
【0010】
図１，２に示すように、Ｕ相フレーム１２には、下アーム側ＭＯＳＦＥＴ１９と、下アーム側ＭＯＳＦＥＴ１９と並列接続された下アーム側ＩＧＢＴ１８とが設けられている。下アーム側ＭＯＳＦＥＴ１９および下アーム側ＩＧＢＴ１８は、珪素によって形成されている。
【0011】
下アーム側ＭＯＳＦＥＴ１９にはゲートパッド２０が設けられており、ＭＯＳＦＥＴゲートワイヤ４はゲートパッド２０と下アーム側制御ＩＣ２とを電気的に接続している。下アーム側ＩＧＢＴ１８にはゲートパッド２１が設けられており、ＩＧＢＴゲートワイヤ５はゲートパッド２１と下アーム側制御ＩＣ２とを電気的に接続している。ソースエミッタワイヤ９は、下アーム側ＭＯＳＦＥＴ１９のソース電極と下アーム側ＩＧＢＴ１８のエミッタ電極とを電気的に接続している。主電流エミッタワイヤ１０は、下アーム側ＩＧＢＴ１８のエミッタ電極とＮＵ端子１５とを電気的に接続している。ソースエミッタワイヤ９と主電流エミッタワイヤ１０とは連続する１本のワイヤであり、ソースエミッタワイヤ９と主電流エミッタワイヤ１０との境界部分（下アーム側ＩＧＢＴ１８のエミッタ電極）にはワイヤ打点（ステッチ）が形成されている。
【0012】
Ｖ相フレーム１３では、下アーム側ＩＧＢＴ１８のエミッタ電極とＮＶ端子１６とが主電流エミッタワイヤ１０を介して電気的に接続されている。その他の構成は、Ｕ相フレーム１２における構成と同様である。
【0013】
Ｗ相フレーム１４では、下アーム側ＩＧＢＴ１８のエミッタ電極とＮＷ端子１７とが主電流エミッタワイヤ１０を介して電気的に接続されている。その他の構成は、Ｕ相フレーム１２における構成と同様である。
【0014】
Ｕ相フレーム１２、Ｖ相フレーム１３、およびＷ相フレーム１４のそれぞれに設けられた下アーム側ＭＯＳＦＥＴ１９および下アーム側ＩＧＢＴ１８は、半導体装置の下アームを構成している。
【0015】
図１，３に示すように、上アームフレーム１１には、上アーム側ＭＯＳＦＥＴ６と、上アーム側ＭＯＳＦＥＴ６と並列接続された上アーム側ＩＧＢＴ８とが設けられている。上アーム側ＭＯＳＦＥＴ６および上アーム側ＩＧＢＴ８は、珪素によって形成されている。
【0016】
上アーム側ＭＯＳＦＥＴ６にはゲートパッド２０が設けられており、ＭＯＳＦＥＴゲートワイヤ４はゲートパッド２０と上アーム側制御ＩＣ３とを電気的に接続している。上アーム側ＩＧＢＴ８にはゲートパッド２１が設けられており、ＩＧＢＴゲートワイヤ５はゲートパッド２１と上アーム側制御ＩＣ３とを電気的に接続している。ソースエミッタワイヤ９は、上アーム側ＭＯＳＦＥＴ６のソース電極と上アーム側ＩＧＢＴ８のエミッタ電極とを電気的に接続している。
【0017】
ＩＧＢＴエミッタセンスワイヤ７は、上アーム側ＩＧＢＴ８のエミッタ電極と上アーム側制御ＩＣ３とを電気的に直接接続している。すなわち、上アーム側ＭＯＳＦＥＴ６のソース電極は、ソースエミッタワイヤ９、上アーム側ＩＧＢＴ８のエミッタ電極、およびＩＧＢＴエミッタセンスワイヤ７を介して上アーム側制御ＩＣ３と電気的に接続されている。
【0018】
上アームフレーム１１には、上アーム側ＭＯＳＦＥＴ６および上アーム側ＩＧＢＴ８からなる組が３つ設けられている。図１中の右から１つ目の組における上アーム側ＩＧＢＴ８のエミッタ電極は、主電流エミッタワイヤ１０を介してＵ相フレーム１２と電気的に接続されている。図１中の右から２つ目の組における上アーム側ＩＧＢＴ８のエミッタ電極は、主電流エミッタワイヤ１０を介してＶ相フレーム１３と電気的に接続されている。図１中の右から３つ目の組における上アーム側ＩＧＢＴ８のエミッタ電極は、主電流エミッタワイヤ１０を介してＷ相フレーム１４と電気的に接続されている。各組において、ソースエミッタワイヤ９と主電流エミッタワイヤ１０とは連続する１本のワイヤであり、ソースエミッタワイヤ９と主電流エミッタワイヤ１０との境界部分（上アーム側ＩＧＢＴ８のエミッタ電極）にはワイヤ打点（ステッチ）が形成されている。
【0019】
上アームフレーム１１に設けられた３組の上アーム側ＭＯＳＦＥＴ６および上アーム側ＩＧＢＴ８は、半導体装置の上アームを構成している。
【0020】
ＩＣ用フレーム１には、下アーム側制御ＩＣ２および上アーム側制御ＩＣ３が設けられている。下アーム側制御ＩＣ２は、下アーム側ＭＯＳＦＥＴ１９および下アーム側ＩＧＢＴ１８の駆動を制御する。上アーム側制御ＩＣ３は、上アーム側ＭＯＳＦＥＴ６および上アーム側ＩＧＢＴ８の駆動を制御する。
【0021】
上アーム側ＭＯＳＦＥＴ６および下アーム側ＭＯＳＦＥＴ１９は、上アーム側ＩＧＢＴ８および下アーム側ＩＧＢＴ１８よりもチップサイズが小さく、上アーム側ＩＧＢＴ８および下アーム側ＩＧＢＴ１８よりも下アーム側制御ＩＣ２および上アーム側制御ＩＣ３の近くに設けられている。
【0022】
ＭＯＳＦＥＴゲートワイヤ４、ＩＧＢＴゲートワイヤ５、およびＩＧＢＴエミッタセンスワイヤ７は、細線であり、例えばワイヤ径（ワイヤの断面の直径）が２０～５０μｍの金線、銀線、または銅線である。
【0023】
ソースエミッタワイヤ９および主電流エミッタワイヤ１０は、太線であり、例えばワイヤ径が２００μｍのアルミニウムワイヤである。
【0024】
上アーム側ＩＧＢＴ８のエミッタ電極と、上アーム側制御ＩＣ３とをＩＧＢＴエミッタセンスワイヤ７で直接接続することによって、上アーム側ＭＯＳＦＥＴ６において負帰還効果によるゲート電圧ドロップを誘発することができる。上アーム側ＭＯＳＦＥＴ６のソース電極と上アーム側ＩＧＢＴ８のエミッタ電極とを接続するソースエミッタワイヤ９、および下アーム側ＭＯＳＦＥＴ１９のソース電極と下アーム側ＩＧＢＴ１８のエミッタ電極とを接続するソースエミッタワイヤ９のそれぞれのインダクタンスを調整することによって、上アーム側ＭＯＳＦＥＴ６における負帰還効果を制御することができ、ＭＯＳＦＥＴ（上アーム側ＭＯＳＦＥＴ６、下アーム側ＭＯＳＦＥＴ１９）における飽和電流を抑制しかつ駆動期間を短縮することができる。
【0025】
小さい容量であるＭＯＳＦＥＴ（上アーム側ＭＯＳＦＥＴ６、下アーム側ＭＯＳＦＥＴ１９）をＩＧＢＴ（上アーム側ＩＧＢＴ８、下アーム側ＩＧＢＴ１８）よりも後にターンオンし、かつＩＧＢＴよりも先にターンオフすることによって、半導体装置の短絡破壊を防ぐことができる。また、ソースエミッタワイヤ９の配線長と、制御ＩＣの遅延時間（ターンオンの遅延時間、ターンオフの遅延時間）とで相互に駆動設計することができるため、設計自由度が向上し、遅延時間を短縮することによってＭＯＳＦＥＴの特性をさらに活用することができる。
【0026】
実施の形態１に係る半導体装置は、少なくとも下記の工程を経て製造される。すなわち、実施の形態１に係る半導体装置の製造方法は、下アーム側ＭＯＳＦＥＴ１９を設ける工程と、下アーム側ＭＯＳＦＥＴ１９と並列接続するように下アーム側ＩＧＢＴ１８を設ける工程と、上アーム側ＭＯＳＦＥＴ６を設ける工程と、上アーム側ＭＯＳＦＥＴ６と並列接続するように上アーム側ＩＧＢＴ８を設ける工程と、上アーム側ＭＯＳＦＥＴ６および上アーム側ＩＧＢＴ８の駆動を制御する上アーム側制御ＩＣ３を設ける工程と、上アーム側ＭＯＳＦＥＴ６のゲート電極と上アーム側制御ＩＣ３とを電気的に接続するＭＯＳＦＥＴゲートワイヤ４を設ける工程と、上アーム側ＩＧＢＴ８のゲート電極と上アーム側制御ＩＣ３とを電気的に接続するＩＧＢＴゲートワイヤ５を設ける工程と、上アーム側ＩＧＢＴ８のエミッタ電極と上アーム側制御ＩＣ３とを電気的に直接接続するＩＧＢＴエミッタセンスワイヤ７を設ける工程とを備える。
【0027】
＜変形例１＞
実施の形態１では、半導体装置がＩＧＢＴを備える場合について説明したが、これに限るものではない。半導体装置は、ＩＧＢＴに代えて、ＲＣ－ＩＧＢＴ（Reverse Conducting IGBT）を備えてもよい。
実施の形態１では、半導体装置がＩＧＢＴを備える場合について説明したが、これに限るものではない。半導体装置は、ＩＧＢＴに代えて、ＲＣ－ＩＧＢＴ（Reverse Conducting IGBT）を備えてもよい。
【0028】
＜変形例２＞
実施の形態１では、ＭＯＳＦＥＴ（上アーム側ＭＯＳＦＥＴ６、下アーム側ＭＯＳＦＥＴ１９）およびＩＧＢＴ（上アーム側ＩＧＢＴ８、下アーム側ＩＧＢＴ１８）が珪素によって形成される場合について説明したが、これに限るものではない。ＭＯＳＦＥＴおよびＩＧＢＴは、珪素よりもバンドギャップが大きいワイドバンドギャップ半導体によって形成されてもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料、またはダイヤモンドが挙げられる。
実施の形態１では、ＭＯＳＦＥＴ（上アーム側ＭＯＳＦＥＴ６、下アーム側ＭＯＳＦＥＴ１９）およびＩＧＢＴ（上アーム側ＩＧＢＴ８、下アーム側ＩＧＢＴ１８）が珪素によって形成される場合について説明したが、これに限るものではない。ＭＯＳＦＥＴおよびＩＧＢＴは、珪素よりもバンドギャップが大きいワイドバンドギャップ半導体によって形成されてもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料、またはダイヤモンドが挙げられる。
【0029】
＜実施の形態２＞
図５は、実施の形態２に係る半導体装置の上アームの構成を示す平面図である。なお、図５では、上アームを構成する３組の上アーム側ＭＯＳＦＥＴ６および上アーム側ＩＧＢＴ８のうちの１組を示しているが、他の組も同様である。
図５は、実施の形態２に係る半導体装置の上アームの構成を示す平面図である。なお、図５では、上アームを構成する３組の上アーム側ＭＯＳＦＥＴ６および上アーム側ＩＧＢＴ８のうちの１組を示しているが、他の組も同様である。
【0030】
図５に示すように、ソースエミッタワイヤ９および主電流エミッタワイヤ１０は、互いに離間して上アーム側ＩＧＢＴ８のエミッタ電極に電気的に接続されている。すなわち、ソースエミッタワイヤ９および主電流エミッタワイヤ１０は、実施の形態１（図３参照）のようなワイヤ打点を形成せず、それぞれが分離して上アーム側ＩＧＢＴ８のエミッタ電極に接続されている。その他の構成は、実施の形態１（図３参照）と同様である。
【0031】
ソースエミッタワイヤ９および主電流エミッタワイヤ１０のそれぞれを分離して上アーム側ＩＧＢＴ８のエミッタ電極に接続することによって、主電流経路にチップ表面（上アーム側ＩＧＢＴ８のエミッタ電極の表面）が含まれるため、当該チップ表面の抵抗成分によって定常状態の電流が絞られる。
【0032】
負帰還によるゲート電圧ドロップは、急峻な電流変化（ｄｉ／ｄｔ）によって発生するため、実施の形態１のような過渡状態以外の定常状態における電流を制限することができる。これにより、定常状態における半導体装置の過電流破壊を防止することができる。
【0033】
なお、上記では、上アームについて説明したが、下アームについても同様である。すなわち、実施の形態１で説明した構成（図２参照）において、ソースエミッタワイヤ９および主電流エミッタワイヤ１０は、互いに離間して下アーム側ＩＧＢＴ１８のエミッタ電極に電気的に接続されている。その他の構成は、実施の形態１（図２参照）と同様である。
【0034】
＜実施の形態３＞
図６は、実施の形態３に係る半導体装置の上アームの構成を示す平面図である。なお、図６では、上アームを構成する３組の上アーム側ＭＯＳＦＥＴ６および上アーム側ＩＧＢＴ８のうちの１組を示しているが、他の組も同様である。
図６は、実施の形態３に係る半導体装置の上アームの構成を示す平面図である。なお、図６では、上アームを構成する３組の上アーム側ＭＯＳＦＥＴ６および上アーム側ＩＧＢＴ８のうちの１組を示しているが、他の組も同様である。
【0035】
図６に示すように、上アーム側ＭＯＳＦＥＴ６のソース電極には、ＭＯＳＦＥＴソースワイヤ３０が電気的に接続されている。具体的には、ＭＯＳＦＥＴソースワイヤ３０の一端は上アーム側ＭＯＳＦＥＴ６のソース電極に接続され、他端はＵ相フレーム１２、Ｖ相フレーム１３、およびＷ相フレーム１４のうちのいずれか１つに接続されている。例えば、上アーム側ＭＯＳＦＥＴ６および上アーム側ＩＧＢＴ８が図１に示す右から１つ目の組である場合、ＭＯＳＦＥＴソースワイヤ３０の他端はＵ相フレーム１２に接続されている。
【0036】
また、上アーム側ＩＧＢＴ８のエミッタ電極には、主電流エミッタワイヤ１０が電気的に接続されている。具体的には、主電流エミッタワイヤ１０の一端は上アーム側ＩＧＢＴ８のエミッタ電極に接続され、他端はＵ相フレーム１２、Ｖ相フレーム１３、およびＷ相フレーム１４のうちのＭＯＳＦＥＴソースワイヤ３０と同じフレームに接続されている。例えば、ＭＯＳＦＥＴソースワイヤ３０の他端がＵ相フレーム１２に接続されている場合、主電流エミッタワイヤ１０の他端もＵ相フレーム１２に接続されている。
【0037】
上記のように、実施の形態３では、上アーム側ＭＯＳＦＥＴ６のソース電極からＭＯＳＦＥＴソースワイヤ３０を配線し、上アーム側ＩＧＢＴ８のエミッタ電極から主電流エミッタワイヤ１０を配線している。従って、ＭＯＳＦＥＴソースワイヤ３０および主電流エミッタワイヤ１０の配線長を調整することによって、ＭＯＳＦＥＴおよびＩＧＢＴのチップサイズに依存せずに、ＭＯＳＦＥＴソースワイヤ３０および主電流エミッタワイヤ１０のインダクタンスの差異を生成することができ、負帰還効果が得やすくなる。
【0038】
なお、上記では、上アームについて説明したが、下アームについても同様である。すなわち、実施の形態１で説明した構成（図２参照）において、ソースエミッタワイヤ９に代えてＭＯＳＦＥＴソースワイヤ３０を設ける。その他の構成は、実施の形態１（図２参照）と同様である。
【0039】
＜実施の形態４＞
図７は、実施の形態４に係る半導体装置の上アームの構成を示す平面図である。なお、図７では、上アームを構成する３組の上アーム側ＭＯＳＦＥＴ６および上アーム側ＩＧＢＴ８のうちの１組を示しているが、他の組も同様である。
図７は、実施の形態４に係る半導体装置の上アームの構成を示す平面図である。なお、図７では、上アームを構成する３組の上アーム側ＭＯＳＦＥＴ６および上アーム側ＩＧＢＴ８のうちの１組を示しているが、他の組も同様である。
【0040】
図７に示すように、上アーム側ＭＯＳＦＥＴ６および上アーム側ＩＧＢＴ８は、上アーム側制御ＩＣ３の延在方向に沿って横並びに設けられている。このような構成とすることによって、上アーム側ＭＯＳＦＥＴ６に設けられたゲートパッド２０と、上アーム側ＩＧＢＴ８に設けられたゲートパッド２１とを、上アーム側制御ＩＣ３の近くに配置することができる。従って、ＭＯＳＦＥＴゲートワイヤ４、ＩＧＢＴゲートワイヤ５、およびＩＧＢＴエミッタセンスワイヤ７のそれぞれの長さを短くすることができる。
【0041】
ＭＯＳＦＥＴゲートワイヤ４、ＩＧＢＴゲートワイヤ５、およびＩＧＢＴエミッタセンスワイヤ７のそれぞれの長さを短くすることによって、配線インダクタンスを低減することができるため、ＭＯＳＦＥＴおよびＩＧＢＴをスイッチング動作させる際のゲート発振を防止することができる。
【0042】
ＭＯＳＦＥＴゲートワイヤ４、ＩＧＢＴゲートワイヤ５、およびＩＧＢＴエミッタセンスワイヤ７のそれぞれの長さを短くすることによって、半導体装置の製造過程の１つであるモールド注入工程におけるワイヤ流れを抑制することが可能となり、アセンブリ性を向上させることが可能となる。
【0043】
なお、本開示の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【0044】
＜付記＞
以下、本開示の諸態様を付記としてまとめて記載する。
以下、本開示の諸態様を付記としてまとめて記載する。
【0045】
（付記１）
下アーム側ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）と、
前記下アーム側ＭＯＳＦＥＴと並列接続された下アーム側ＩＧＢＴ（Insulated Gate Bipolar Transistor）と、
上アーム側ＭＯＳＦＥＴと、
前記上アーム側ＭＯＳＦＥＴと並列接続された上アーム側ＩＧＢＴと、
前記上アーム側ＭＯＳＦＥＴおよび前記上アーム側ＩＧＢＴの駆動を制御する上アーム側制御ＩＣ（Integrated Circuit）と、
前記上アーム側ＭＯＳＦＥＴのゲート電極と前記上アーム側制御ＩＣとを電気的に接続するＭＯＳＦＥＴゲートワイヤと、
前記上アーム側ＩＧＢＴのゲート電極と前記上アーム側制御ＩＣとを電気的に接続するＩＧＢＴゲートワイヤと、
前記上アーム側ＩＧＢＴのエミッタ電極と前記上アーム側制御ＩＣとを電気的に直接接続するＩＧＢＴエミッタセンスワイヤと、
を備え、
前記上アーム側ＭＯＳＦＥＴのソース電極は、前記上アーム側ＩＧＢＴのエミッタ電極を介して前記上アーム側制御ＩＣと電気的に接続している、半導体装置。
（付記２）
前記上アーム側ＭＯＳＦＥＴのソース電極と、前記上アーム側ＩＧＢＴのエミッタ電極とを電気的に接続するソースエミッタワイヤと、
前記ソースエミッタワイヤとは離間して前記上アーム側ＩＧＢＴのエミッタ電極に電気的に接続された主電流エミッタワイヤと、
をさらに備える、付記１に記載の半導体装置。
（付記３）
前記下アーム側ＭＯＳＦＥＴのソース電極と、前記下アーム側ＩＧＢＴのエミッタ電極とを電気的に接続するソースエミッタワイヤと、
前記ソースエミッタワイヤとは離間して前記下アーム側ＩＧＢＴのエミッタ電極に電気的に接続された主電流エミッタワイヤと、
をさらに備える、付記１に記載の半導体装置。
（付記４）
前記上アーム側ＭＯＳＦＥＴのソース電極に電気的に接続されたＭＯＳＦＥＴソースワイヤと、
前記上アーム側ＩＧＢＴのエミッタ電極に電気的に接続された主電流エミッタワイヤと、
をさらに備える、付記１に記載の半導体装置。
（付記５）
前記下アーム側ＭＯＳＦＥＴのソース電極に電気的に接続されたＭＯＳＦＥＴソースワイヤと、
前記下アーム側ＩＧＢＴのエミッタ電極に電気的に接続された主電流エミッタワイヤと、
をさらに備える、付記１に記載の半導体装置。
（付記６）
前記上アーム側ＭＯＳＦＥＴおよび前記上アーム側ＩＧＢＴは、前記上アーム側制御ＩＣの延在方向に沿って横並びに設けられている、付記１に記載の半導体装置。
（付記７）
前記上アーム側ＭＯＳＦＥＴは、前記上アーム側ＩＧＢＴよりも前記上アーム側制御ＩＣの近くに設けられている、付記１に記載の半導体装置。
（付記８）
前記ＩＧＢＴエミッタセンスワイヤの直径は、前記ソースエミッタワイヤの直径および前記主電流エミッタワイヤの直径よりも小さい、付記２に記載の半導体装置。
（付記９）
前記下アーム側ＭＯＳＦＥＴ、前記下アーム側ＩＧＢＴ、前記上アーム側ＭＯＳＦＥＴ、および前記上アーム側ＩＧＢＴは、ワイドバンドギャップ半導体で形成されている、付記１に記載の半導体装置。
（付記１０）
下アーム側ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を設ける工程と、
前記下アーム側ＭＯＳＦＥＴと並列接続するように下アーム側ＩＧＢＴ（Insulated Gate Bipolar Transistor）を設ける工程と、
上アーム側ＭＯＳＦＥＴを設ける工程と、
前記上アーム側ＭＯＳＦＥＴと並列接続するように上アーム側ＩＧＢＴを設ける工程と、
前記上アーム側ＭＯＳＦＥＴおよび前記上アーム側ＩＧＢＴの駆動を制御する上アーム側制御ＩＣ（Integrated Circuit）を設ける工程と、
前記上アーム側ＭＯＳＦＥＴのゲート電極と前記上アーム側制御ＩＣとを電気的に接続するＭＯＳＦＥＴゲートワイヤを設ける工程と、
前記上アーム側ＩＧＢＴのゲート電極と前記上アーム側制御ＩＣとを電気的に接続するＩＧＢＴゲートワイヤを設ける工程と、
前記上アーム側ＩＧＢＴのエミッタ電極と前記上アーム側制御ＩＣとを電気的に直接接続するＩＧＢＴエミッタセンスワイヤを設ける工程と、
を備え、
前記上アーム側ＭＯＳＦＥＴのソース電極は、前記上アーム側ＩＧＢＴのエミッタ電極を介して前記上アーム側制御ＩＣと電気的に接続している、半導体装置の製造方法。
下アーム側ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）と、
前記下アーム側ＭＯＳＦＥＴと並列接続された下アーム側ＩＧＢＴ（Insulated Gate Bipolar Transistor）と、
上アーム側ＭＯＳＦＥＴと、
前記上アーム側ＭＯＳＦＥＴと並列接続された上アーム側ＩＧＢＴと、
前記上アーム側ＭＯＳＦＥＴおよび前記上アーム側ＩＧＢＴの駆動を制御する上アーム側制御ＩＣ（Integrated Circuit）と、
前記上アーム側ＭＯＳＦＥＴのゲート電極と前記上アーム側制御ＩＣとを電気的に接続するＭＯＳＦＥＴゲートワイヤと、
前記上アーム側ＩＧＢＴのゲート電極と前記上アーム側制御ＩＣとを電気的に接続するＩＧＢＴゲートワイヤと、
前記上アーム側ＩＧＢＴのエミッタ電極と前記上アーム側制御ＩＣとを電気的に直接接続するＩＧＢＴエミッタセンスワイヤと、
を備え、
前記上アーム側ＭＯＳＦＥＴのソース電極は、前記上アーム側ＩＧＢＴのエミッタ電極を介して前記上アーム側制御ＩＣと電気的に接続している、半導体装置。
（付記２）
前記上アーム側ＭＯＳＦＥＴのソース電極と、前記上アーム側ＩＧＢＴのエミッタ電極とを電気的に接続するソースエミッタワイヤと、
前記ソースエミッタワイヤとは離間して前記上アーム側ＩＧＢＴのエミッタ電極に電気的に接続された主電流エミッタワイヤと、
をさらに備える、付記１に記載の半導体装置。
（付記３）
前記下アーム側ＭＯＳＦＥＴのソース電極と、前記下アーム側ＩＧＢＴのエミッタ電極とを電気的に接続するソースエミッタワイヤと、
前記ソースエミッタワイヤとは離間して前記下アーム側ＩＧＢＴのエミッタ電極に電気的に接続された主電流エミッタワイヤと、
をさらに備える、付記１に記載の半導体装置。
（付記４）
前記上アーム側ＭＯＳＦＥＴのソース電極に電気的に接続されたＭＯＳＦＥＴソースワイヤと、
前記上アーム側ＩＧＢＴのエミッタ電極に電気的に接続された主電流エミッタワイヤと、
をさらに備える、付記１に記載の半導体装置。
（付記５）
前記下アーム側ＭＯＳＦＥＴのソース電極に電気的に接続されたＭＯＳＦＥＴソースワイヤと、
前記下アーム側ＩＧＢＴのエミッタ電極に電気的に接続された主電流エミッタワイヤと、
をさらに備える、付記１に記載の半導体装置。
（付記６）
前記上アーム側ＭＯＳＦＥＴおよび前記上アーム側ＩＧＢＴは、前記上アーム側制御ＩＣの延在方向に沿って横並びに設けられている、付記１に記載の半導体装置。
（付記７）
前記上アーム側ＭＯＳＦＥＴは、前記上アーム側ＩＧＢＴよりも前記上アーム側制御ＩＣの近くに設けられている、付記１に記載の半導体装置。
（付記８）
前記ＩＧＢＴエミッタセンスワイヤの直径は、前記ソースエミッタワイヤの直径および前記主電流エミッタワイヤの直径よりも小さい、付記２に記載の半導体装置。
（付記９）
前記下アーム側ＭＯＳＦＥＴ、前記下アーム側ＩＧＢＴ、前記上アーム側ＭＯＳＦＥＴ、および前記上アーム側ＩＧＢＴは、ワイドバンドギャップ半導体で形成されている、付記１に記載の半導体装置。
（付記１０）
下アーム側ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を設ける工程と、
前記下アーム側ＭＯＳＦＥＴと並列接続するように下アーム側ＩＧＢＴ（Insulated Gate Bipolar Transistor）を設ける工程と、
上アーム側ＭＯＳＦＥＴを設ける工程と、
前記上アーム側ＭＯＳＦＥＴと並列接続するように上アーム側ＩＧＢＴを設ける工程と、
前記上アーム側ＭＯＳＦＥＴおよび前記上アーム側ＩＧＢＴの駆動を制御する上アーム側制御ＩＣ（Integrated Circuit）を設ける工程と、
前記上アーム側ＭＯＳＦＥＴのゲート電極と前記上アーム側制御ＩＣとを電気的に接続するＭＯＳＦＥＴゲートワイヤを設ける工程と、
前記上アーム側ＩＧＢＴのゲート電極と前記上アーム側制御ＩＣとを電気的に接続するＩＧＢＴゲートワイヤを設ける工程と、
前記上アーム側ＩＧＢＴのエミッタ電極と前記上アーム側制御ＩＣとを電気的に直接接続するＩＧＢＴエミッタセンスワイヤを設ける工程と、
を備え、
前記上アーム側ＭＯＳＦＥＴのソース電極は、前記上アーム側ＩＧＢＴのエミッタ電極を介して前記上アーム側制御ＩＣと電気的に接続している、半導体装置の製造方法。
【符号の説明】
【0046】
１ ＩＣ用フレーム、２ 下アーム側制御ＩＣ、３ 上アーム側制御ＩＣ、４ ＭＯＳＦＥＴゲートワイヤ、５ ＩＧＢＴゲートワイヤ、６ 上アーム側ＭＯＳＦＥＴ、７ ＩＧＢＴエミッタセンスワイヤ、８ 上アーム側ＩＧＢＴ、９ ソースエミッタワイヤ、１０ 主電流エミッタワイヤ、１１ 上アームフレーム、１２ Ｕ相フレーム、１３ Ｖ相フレーム、１４ Ｗ相フレーム、１５ ＮＵ端子、１６ ＮＶ端子、１７ ＮＷ端子、１８ 下アーム側ＩＧＢＴ、１９ 下アーム側ＭＯＳＦＥＴ、２０ ゲートパッド、２１ ゲートパッド。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】