(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024140337
(43)【公開日】2024-10-10
(54)【発明の名称】絶縁電源
(51)【国際特許分類】
H02M 3/28 20060101AFI20241003BHJP
【ＦＩ】
H02M3/28 V
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2023051431
(22)【出願日】2023-03-28
(71)【出願人】
【識別番号】000002037
【氏名又は名称】新電元工業株式会社
(74)【代理人】
【識別番号】100110858
【弁理士】
【氏名又は名称】柳瀬 睦肇
(74)【代理人】
【識別番号】100172627
【弁理士】
【氏名又は名称】宮澤 亘
(72)【発明者】
【氏名】池田 昌隆
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AS01
5H730BB43
5H730BB57
5H730DD04
5H730EE02
5H730EE07
5H730EE61
5H730EE73
5H730EE74
5H730FG01
(57)【要約】
【課題】第１のハイサイド用出力電源から出力される電圧と第２のハイサイド用出力電源から出力される電圧との差を抑制できる電源装置を提供する。
【解決手段】本発明は、第１の絶縁トランスT1の第１、第２の１次巻線L1、L2に接続された直流入力電源11と、第１の２次巻線L11の一端に接続された抵抗Ｂの端と、抵抗Ｂの他端に接続された第１のダイオード(Di-B)のアノードと、第１のハイサイド用出力電源S1、VCC3、VCC4と、第１の２次巻線L11の一端に接続された抵抗Ａの一端と、抵抗Ａの他端に電気的に接続された第２の絶縁トランスT2の１次巻線L21の一端と、１次巻線L21の他端に電気的に接続された第１の２次巻線L11の他端と、２次巻線Ｌ22の一端に電気的に接続された第２のダイオード(Di-A)のアノードと、第２のハイサイド用出力電源S2、VCC5、VCC6と、ローサイド用出力電源S3、VCC1、VCC2を有する絶縁電源である。
【選択図】図１
【解決手段】本発明は、第１の絶縁トランスT1の第１、第２の１次巻線L1、L2に接続された直流入力電源11と、第１の２次巻線L11の一端に接続された抵抗Ｂの端と、抵抗Ｂの他端に接続された第１のダイオード(Di-B)のアノードと、第１のハイサイド用出力電源S1、VCC3、VCC4と、第１の２次巻線L11の一端に接続された抵抗Ａの一端と、抵抗Ａの他端に電気的に接続された第２の絶縁トランスT2の１次巻線L21の一端と、１次巻線L21の他端に電気的に接続された第１の２次巻線L11の他端と、２次巻線Ｌ22の一端に電気的に接続された第２のダイオード(Di-A)のアノードと、第２のハイサイド用出力電源S2、VCC5、VCC6と、ローサイド用出力電源S3、VCC1、VCC2を有する絶縁電源である。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１の１次巻線、第２の１次巻線、第１の２次巻線、第２の２次巻線及び第３の２次巻線を有する第１の絶縁トランスと、
前記第１の絶縁トランスの前記第１の１次巻線及び前記第２の１次巻線に電気的に接続された直流入力電源と、
前記第１の絶縁トランスの前記第１の２次巻線の一端に電気的に接続された第１の抵抗の一端と、
前記第１の抵抗の他端に電気的に接続された第１のダイオードのアノードと、
前記第１のダイオードのカソード及び前記第１の絶縁トランスの前記第１の２次巻線の他端に電気的に接続された第１のハイサイド用出力電源と、
前記第１の絶縁トランスの前記第１の２次巻線の一端に電気的に接続された第２の抵抗の一端と、
前記第２の抵抗の他端に電気的に接続された第２の絶縁トランスの１次巻線の一端と、
前記第２の絶縁トランスの１次巻線の他端に電気的に接続された前記第１の絶縁トランスの前記第１の２次巻線の他端と、
前記第２の絶縁トランスの２次巻線の一端に電気的に接続された第２のダイオードのアノードと、
前記第２のダイオードのカソード及び前記第２の絶縁トランスの前記２次巻線の他端に電気的に接続された第２のハイサイド用出力電源と、
前記第１の絶縁トランスの前記第２の２次巻線及び前記第３の２次巻線の側に接続されたローサイド用出力電源と、
を有することを特徴とする絶縁電源。
前記第１の絶縁トランスの前記第１の１次巻線及び前記第２の１次巻線に電気的に接続された直流入力電源と、
前記第１の絶縁トランスの前記第１の２次巻線の一端に電気的に接続された第１の抵抗の一端と、
前記第１の抵抗の他端に電気的に接続された第１のダイオードのアノードと、
前記第１のダイオードのカソード及び前記第１の絶縁トランスの前記第１の２次巻線の他端に電気的に接続された第１のハイサイド用出力電源と、
前記第１の絶縁トランスの前記第１の２次巻線の一端に電気的に接続された第２の抵抗の一端と、
前記第２の抵抗の他端に電気的に接続された第２の絶縁トランスの１次巻線の一端と、
前記第２の絶縁トランスの１次巻線の他端に電気的に接続された前記第１の絶縁トランスの前記第１の２次巻線の他端と、
前記第２の絶縁トランスの２次巻線の一端に電気的に接続された第２のダイオードのアノードと、
前記第２のダイオードのカソード及び前記第２の絶縁トランスの前記２次巻線の他端に電気的に接続された第２のハイサイド用出力電源と、
前記第１の絶縁トランスの前記第２の２次巻線及び前記第３の２次巻線の側に接続されたローサイド用出力電源と、
を有することを特徴とする絶縁電源。
【請求項2】
請求項１において、
前記第１の抵抗は、前記第２の抵抗と同一の抵抗値を有し、
前記第２の絶縁トランスの前記１次巻線と前記２次巻線の比は１：１であることを特徴とする絶縁電源。
前記第１の抵抗は、前記第２の抵抗と同一の抵抗値を有し、
前記第２の絶縁トランスの前記１次巻線と前記２次巻線の比は１：１であることを特徴とする絶縁電源。
【請求項3】
請求項１又は２において、
前記第１の絶縁トランスの第１の２次巻線は無制御巻線であることを特徴とする絶縁電源。
前記第１の絶縁トランスの第１の２次巻線は無制御巻線であることを特徴とする絶縁電源。
【請求項4】
請求項１又は２において、
前記第１の絶縁トランスの前記第２の２次巻線は制御巻線であり、前記第１の絶縁トランスの前記第３の２次巻線は無制御巻線であり、
前記第２の２次巻線の一端は前記第３の２次巻線の一端に電気的に接続され、
前記第２の２次巻線の他端は第３のダイオードのアノードに電気的に接続され、
前記第３のダイオードのカソード及び前記第３の２次巻線の他端は、前記ローサイド用出力電源に接続されていることを特徴とする絶縁電源。
前記第１の絶縁トランスの前記第２の２次巻線は制御巻線であり、前記第１の絶縁トランスの前記第３の２次巻線は無制御巻線であり、
前記第２の２次巻線の一端は前記第３の２次巻線の一端に電気的に接続され、
前記第２の２次巻線の他端は第３のダイオードのアノードに電気的に接続され、
前記第３のダイオードのカソード及び前記第３の２次巻線の他端は、前記ローサイド用出力電源に接続されていることを特徴とする絶縁電源。
【請求項5】
請求項１又は２において、
前記第１及び第２のハイサイド用出力電源は、ＳｉＣ－ＭＯＳＦＥＴやＧａＮデバイスの駆動電源に用いられることを特徴とする絶縁電源。
前記第１及び第２のハイサイド用出力電源は、ＳｉＣ－ＭＯＳＦＥＴやＧａＮデバイスの駆動電源に用いられることを特徴とする絶縁電源。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、絶縁電源に関する。
【背景技術】
【0002】
近年、高速スイッチング素子である、ＳｉＣ－ＭＯＳＦＥＴやＧａＮデバイスの採用が増えてきているが、ＳｉＣ－ＭＯＳＦＥＴやＧａＮデバイスはＳｉ－ＭＯＳＦＥＴに比べてゲート駆動電圧範囲が狭いため、ゲート電圧の管理が重要である。例えば、スイッチング電源でフルブリッジ回路を構成する際、ゲート駆動用として絶縁電源を使用する場合がある。絶縁電源は、１入力・多出力で構成され、比較的負荷の軽いゲート駆動用絶縁電源部は、無制限の巻き線を使用することが多い。これに関連する技術が特許文献１に記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１０－２６３７３９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
フルブリッジ回路のハイサイド用出力電源に２個の絶縁電源が必要な場合、トランスのピン数制限により、ほぼ同じ負荷である第１のハイサイド用出力電源から別の絶縁トランスで第２のハイサイド用出力電源を生成する構成とする。第１のハイサイド用出力電源と第２のハイサイド用出力電源については、ほぼ同じ負荷であるので同じ電圧を出力したいが、他の巻き線の負荷状態によって電圧に差が生じることがある。
【0005】
そこで、第１のハイサイド用出力電源から出力される電圧と第２のハイサイド用出力電源から出力される電圧との差を抑制することが求められる。
【0006】
本発明の種々の態様は、第１のハイサイド用出力電源から出力される電圧と第２のハイサイド用出力電源から出力される電圧との差を抑制できる電源装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
以下に本発明の種々の態様について説明する。
【0008】
［１］第１の１次巻線、第２の１次巻線、第１の２次巻線、第２の２次巻線及び第３の２次巻線を有する第１の絶縁トランスと、
前記第１の絶縁トランスの前記第１の１次巻線及び前記第２の１次巻線に電気的に接続された直流入力電源と、
前記第１の絶縁トランスの前記第１の２次巻線の一端に電気的に接続された第１の抵抗の一端と、
前記第１の抵抗の他端に電気的に接続された第１のダイオードのアノードと、
前記第１のダイオードのカソード及び前記第１の絶縁トランスの前記第１の２次巻線の他端に電気的に接続された第１のハイサイド用出力電源と、
前記第１の絶縁トランスの前記第１の２次巻線の一端に電気的に接続された第２の抵抗の一端と、
前記第２の抵抗の他端に電気的に接続された第２の絶縁トランスの１次巻線の一端と、
前記第２の絶縁トランスの１次巻線の他端に電気的に接続された前記第１の絶縁トランスの前記第１の２次巻線の他端と、
前記第２の絶縁トランスの２次巻線の一端に電気的に接続された第２のダイオードのアノードと、
前記第２のダイオードのカソード及び前記第２の絶縁トランスの前記２次巻線の他端に電気的に接続された第２のハイサイド用出力電源と、
前記第１の絶縁トランスの前記第２の２次巻線及び前記第３の２次巻線の側に接続されたローサイド用出力電源と、
を有することを特徴とする絶縁電源。
前記第１の絶縁トランスの前記第１の１次巻線及び前記第２の１次巻線に電気的に接続された直流入力電源と、
前記第１の絶縁トランスの前記第１の２次巻線の一端に電気的に接続された第１の抵抗の一端と、
前記第１の抵抗の他端に電気的に接続された第１のダイオードのアノードと、
前記第１のダイオードのカソード及び前記第１の絶縁トランスの前記第１の２次巻線の他端に電気的に接続された第１のハイサイド用出力電源と、
前記第１の絶縁トランスの前記第１の２次巻線の一端に電気的に接続された第２の抵抗の一端と、
前記第２の抵抗の他端に電気的に接続された第２の絶縁トランスの１次巻線の一端と、
前記第２の絶縁トランスの１次巻線の他端に電気的に接続された前記第１の絶縁トランスの前記第１の２次巻線の他端と、
前記第２の絶縁トランスの２次巻線の一端に電気的に接続された第２のダイオードのアノードと、
前記第２のダイオードのカソード及び前記第２の絶縁トランスの前記２次巻線の他端に電気的に接続された第２のハイサイド用出力電源と、
前記第１の絶縁トランスの前記第２の２次巻線及び前記第３の２次巻線の側に接続されたローサイド用出力電源と、
を有することを特徴とする絶縁電源。
【0009】
本発明の一態様に係る上記［１］の絶縁電源は、第１の絶縁トランスの第１の２次巻線の一端に電気的に接続された第１の抵抗の一端と、前記第１の抵抗の他端に電気的に接続された第１のダイオードのアノードと、第１の絶縁トランスの第１の２次巻線の一端に電気的に接続された第２の抵抗の一端と、前記第２の抵抗の他端に電気的に接続された第２の絶縁トランスの１次巻線の一端を有する。このため、第１の抵抗を実装した場合と実装しない場合を比較すると、第１の抵抗を実装した場合の方が第１のダイオード及び第２のダイオードに流れる電流値が近くなり、第１のハイサイド用出力電源及び第２のハイサイド用出力電源の各々の出力電圧のアンバランスを抑制でき、出力電圧の差を抑制することができる。
【0010】
［２］上記［１］において、
前記第１の抵抗は、前記第２の抵抗と同一の抵抗値を有し、
前記第２の絶縁トランスの前記１次巻線と前記２次巻線の比は１：１であることを特徴とする絶縁電源。
前記第１の抵抗は、前記第２の抵抗と同一の抵抗値を有し、
前記第２の絶縁トランスの前記１次巻線と前記２次巻線の比は１：１であることを特徴とする絶縁電源。
【0011】
本発明の一態様に係る上記［２］の絶縁電源では、第１の抵抗が前記第２の抵抗と同一の抵抗値を有し、第２の絶縁トランスの１次巻線と２次巻線の比を１：１とすることにより、第１のハイサイド用出力電源から出力される電圧と第２のハイサイド用出力電源から出力される電圧との差をより抑制することができる。
【0012】
［３］上記［１］又は［２］において、
前記第１の絶縁トランスの第１の２次巻線は無制御巻線であることを特徴とする絶縁電源。
前記第１の絶縁トランスの第１の２次巻線は無制御巻線であることを特徴とする絶縁電源。
【0013】
［４］上記［１］又は［２］において、
前記第１の絶縁トランスの前記第２の２次巻線は制御巻線であり、前記第１の絶縁トランスの前記第３の２次巻線は無制御巻線であり、
前記第２の２次巻線の一端は前記第３の２次巻線の一端に電気的に接続され、
前記第２の２次巻線の他端は第３のダイオードのアノードに電気的に接続され、
前記第３のダイオードのカソード及び前記第３の２次巻線の他端は、前記ローサイド用出力電源に接続されていることを特徴とする絶縁電源。
前記第１の絶縁トランスの前記第２の２次巻線は制御巻線であり、前記第１の絶縁トランスの前記第３の２次巻線は無制御巻線であり、
前記第２の２次巻線の一端は前記第３の２次巻線の一端に電気的に接続され、
前記第２の２次巻線の他端は第３のダイオードのアノードに電気的に接続され、
前記第３のダイオードのカソード及び前記第３の２次巻線の他端は、前記ローサイド用出力電源に接続されていることを特徴とする絶縁電源。
【0014】
［５］上記［１］又は［２］において、
前記第１及び第２のハイサイド用出力電源は、ＳｉＣ－ＭＯＳＦＥＴやＧａＮデバイスの駆動電源に用いられることを特徴とする絶縁電源。
前記第１及び第２のハイサイド用出力電源は、ＳｉＣ－ＭＯＳＦＥＴやＧａＮデバイスの駆動電源に用いられることを特徴とする絶縁電源。
【0015】
本発明の一態様に係る上記［５］の絶縁電源では、第１及び第２のハイサイド用出力電源が、ＳｉＣ－ＭＯＳＦＥＴやＧａＮデバイスの駆動電源に用いられる場合、ＳｉＣ－ＭＯＳＦＥＴやＧａＮデバイスはＳｉ－ＭＯＳＦＥＴに比べてゲート駆動電圧範囲が狭いけれど、第１のハイサイド用出力電源から出力される電圧と第２のハイサイド用出力電源から出力される電圧との差を抑制することにより、ゲート電圧を制御性よく管理することが可能となる。
【発明の効果】
【0016】
本発明の種々の態様によれば、第１のハイサイド用出力電源から出力される電圧と第２のハイサイド用出力電源から出力される電圧との差を抑制できる電源装置を提供することができる。
【図面の簡単な説明】
【0017】
【図1】本発明の一態様に係る絶縁電源を説明するための回路図である。
【発明を実施するための形態】
【0018】
以下では、本発明の実施形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【0019】
図１は、本発明の一態様に係る絶縁電源を説明するための回路図である。
【0020】
本発明の一態様に係る絶縁電源は、第１の１次巻線Ｌ１、第２の１次巻線Ｌ２、第１の２次巻線Ｌ１１、第２の２次巻線Ｌ１２及び第３の２次巻線Ｌ１３を有する第１の絶縁トランスＴ１と、
前記第１の絶縁トランスＴ１の前記第１の１次巻線Ｌ１及び前記第２の１次巻線Ｌ２に電気的に接続された直流入力電源１１と、
前記第１の絶縁トランスＴ１の前記第１の２次巻線Ｌ１１の一端に電気的に接続された第１の抵抗（抵抗Ｂ）の一端と、
前記第１の抵抗（抵抗Ｂ）の他端に電気的に接続された第１のダイオード（Ｄｉ－Ｂ）のアノードと、
前記第１のダイオード（Ｄｉ－Ｂ）のカソード及び前記第１の絶縁トランスＴ１の前記第１の２次巻線Ｌ１１の他端に電気的に接続された第１のハイサイド用出力電源Ｓ１、ＶＣＣ３、ＶＣＣ４と、
前記第１の絶縁トランスＴ１の前記第１の２次巻線Ｌ１１の一端に電気的に接続された第２の抵抗（抵抗Ａ）の一端と、
前記第２の抵抗（抵抗Ａ）の他端に電気的に接続された第２の絶縁トランスＴ２の１次巻線Ｌ２１の一端と、
前記第２の絶縁トランスＴ２の１次巻線Ｌ２１の他端に電気的に接続された前記第１の絶縁トランスＴ１の前記第１の２次巻線Ｌ１１の他端と、
前記第２の絶縁トランスＴ２の２次巻線Ｌ２２の一端に電気的に接続された第２のダイオード（Ｄｉ－Ａ）のアノードと、
前記第２のダイオード（Ｄｉ－Ａ）のカソード及び前記第２の絶縁トランスＴ２の前記２次巻線Ｌ２２の他端に電気的に接続された第２のハイサイド用出力電源Ｓ２、ＶＣＣ５、ＶＣＣ６と、
前記第１の絶縁トランスＴ１の前記第２の２次巻線Ｌ１２及び前記第３の２次巻線Ｌ１３の側に接続されたローサイド用出力電源Ｓ３、ＶＣＣ１、ＶＣＣ２と、を有する。
前記第１の絶縁トランスＴ１の前記第１の１次巻線Ｌ１及び前記第２の１次巻線Ｌ２に電気的に接続された直流入力電源１１と、
前記第１の絶縁トランスＴ１の前記第１の２次巻線Ｌ１１の一端に電気的に接続された第１の抵抗（抵抗Ｂ）の一端と、
前記第１の抵抗（抵抗Ｂ）の他端に電気的に接続された第１のダイオード（Ｄｉ－Ｂ）のアノードと、
前記第１のダイオード（Ｄｉ－Ｂ）のカソード及び前記第１の絶縁トランスＴ１の前記第１の２次巻線Ｌ１１の他端に電気的に接続された第１のハイサイド用出力電源Ｓ１、ＶＣＣ３、ＶＣＣ４と、
前記第１の絶縁トランスＴ１の前記第１の２次巻線Ｌ１１の一端に電気的に接続された第２の抵抗（抵抗Ａ）の一端と、
前記第２の抵抗（抵抗Ａ）の他端に電気的に接続された第２の絶縁トランスＴ２の１次巻線Ｌ２１の一端と、
前記第２の絶縁トランスＴ２の１次巻線Ｌ２１の他端に電気的に接続された前記第１の絶縁トランスＴ１の前記第１の２次巻線Ｌ１１の他端と、
前記第２の絶縁トランスＴ２の２次巻線Ｌ２２の一端に電気的に接続された第２のダイオード（Ｄｉ－Ａ）のアノードと、
前記第２のダイオード（Ｄｉ－Ａ）のカソード及び前記第２の絶縁トランスＴ２の前記２次巻線Ｌ２２の他端に電気的に接続された第２のハイサイド用出力電源Ｓ２、ＶＣＣ５、ＶＣＣ６と、
前記第１の絶縁トランスＴ１の前記第２の２次巻線Ｌ１２及び前記第３の２次巻線Ｌ１３の側に接続されたローサイド用出力電源Ｓ３、ＶＣＣ１、ＶＣＣ２と、を有する。
【0021】
以下に詳細に説明する。
図１に示す絶縁電源は、第１の１次巻線Ｌ１、第２の１次巻線Ｌ２、第１の２次巻線Ｌ１１、第２の２次巻線Ｌ１２及び第３の２次巻線Ｌ１３を有する第１の絶縁トランスＴ１を有する。
図１に示す絶縁電源は、第１の１次巻線Ｌ１、第２の１次巻線Ｌ２、第１の２次巻線Ｌ１１、第２の２次巻線Ｌ１２及び第３の２次巻線Ｌ１３を有する第１の絶縁トランスＴ１を有する。
【0022】
第１の絶縁トランスＴ１の第１の１次巻線Ｌ１及び第２の１次巻線Ｌ２は直流入力電源１１に電気的に接続されている。詳細には、直流入力電源１１のプラス端子は第１の１次巻線Ｌ１の一端に電気的に接続されており、第１の１次巻線Ｌ１の他端はＮ型ＭＯＳＦＥＴ１２のドレイン端子に電気的に接続されている。Ｎ型ＭＯＳＦＥＴ１２のゲート電極は、ＮＰＮフォトトランジスタ１３のコレクタ端子及び第１の絶縁トランスＴ１の第２の１次巻線Ｌ２の一端に電気的に接続されている。第１の絶縁トランスＴ１の第２の１次巻線Ｌ２の他端はグランドに電気的に接続されており、グランドはＮＰＮフォトトランジスタ１３のエミッタ端子に電気的に接続されている。ＮＰＮフォトトランジスタ１３のエミッタ端子はＮ型ＭＯＳＦＥＴ１２のソース端子に電気的に接続されており、Ｎ型ＭＯＳＦＥＴ１２のソース端子は直流入力電源１１のマイナス端子に電気的に接続されている。ＮＰＮフォトトランジスタ１３のオン・オフが制御可能に構成され、Ｎ型ＭＯＳＦＥＴ１２のドレイン電流が調整可能に構成されている。
【0023】
第１の絶縁トランスＴ１の第１の２次巻線Ｌ１１の一端は第１の抵抗（抵抗Ｂ）の一端に電気的に接続されており、第１の抵抗（抵抗Ｂ）の他端は第１のダイオード（Ｄｉ－Ｂ）のアノードに電気的に接続されている。なお、第１の絶縁トランスＴ１の第１の２次巻線Ｌ１１は無制御巻線であってもよい。
【0024】
第１のダイオード（Ｄｉ－Ｂ）のカソード及び第１の絶縁トランスＴ１の第１の２次巻線Ｌ１１の他端は第１のハイサイド用出力電源Ｓ１、ＶＣＣ３、ＶＣＣ４に電気的に接続されている。詳細には、第１のダイオード（Ｄｉ－Ｂ）のカソードは、第１のコンデンサ２１の一端、第１の抵抗２２の一端、第２のコンデンサ２３の一端及び第１のハイサイド用出力電源ＶＣＣ３に電気的に接続されている。また、第１の絶縁トランスＴ１の第１の２次巻線Ｌ１１の他端は、第１のコンデンサ２１の他端、第１のツェナーダイオード２４のアノード、第３のコンデンサ２５の一端及び第１のハイサイド用出力電源ＶＣＣ４に電気的に接続されている。また、第１のツェナーダイオード２４のカソードは、第２の抵抗２２の他端、第２のコンデンサ２３の他端、第３のコンデンサ２５の他端及び第１のハイサイド用出力電源Ｓ１に電気的に接続されている。
【0025】
第１の絶縁トランスＴ１の第１の２次巻線Ｌ１１の一端は第２の抵抗（抵抗Ａ）の一端に電気的に接続されており、第２の抵抗（抵抗Ａ）の他端は第２の絶縁トランスＴ２の１次巻線Ｌ２１の一端に電気的に接続されている。第２の絶縁トランスＴ２の１次巻線Ｌ２１の他端は第１の絶縁トランスＴ１の第１の２次巻線Ｌ１１の他端に電気的に接続されている。また、第２の絶縁トランスＴ２の２次巻線Ｌ２２の一端は第２のダイオード（Ｄｉ－Ａ）のアノードに電気的に接続されている。
【0026】
第２のダイオード（Ｄｉ－Ａ）のカソード及び第２の絶縁トランスＴ２の２次巻線Ｌ２２の他端は第２のハイサイド用出力電源Ｓ２、ＶＣＣ５、ＶＣＣ６に電気的に接続されている。詳細には、第２のダイオード（Ｄｉ－Ａ）のカソードは、第４のコンデンサ３１の一端、第２の抵抗３２の一端、第５のコンデンサ３３の一端及び第２のハイサイド用出力電源ＶＣＣ５に電気的に接続されている。また、第２の絶縁トランスＴ２の２次巻線Ｌ２２の他端は、第４のコンデンサ３１の他端、第２のツェナーダイオード３４のアノード、第６のコンデンサ３５の一端及び第２のハイサイド用出力電源ＶＣＣ６に電気的に接続されている。また、第２のツェナーダイオード３４のカソードは、第５の抵抗３２の他端、第５のコンデンサ３３の他端、第６のコンデンサ３５の他端及び第２のハイサイド用出力電源Ｓ２に電気的に接続されている。
【0027】
第１の絶縁トランスＴ１の第２の２次巻線Ｌ１２及び第３の２次巻線Ｌ１３の側はローサイド用出力電源（制御電源）Ｓ３、ＶＣＣ１、ＶＣＣ２に接続されている。第１の絶縁トランスＴ１の第２の２次巻線Ｌ１２は制御巻線であり、第１の絶縁トランスＴ１の第３の２次巻線Ｌ１３は無制御巻線である。詳細には、第１の絶縁トランスＴ１の第２の２次巻線Ｌ１２の他端は第３のダイオード（Ｄｉ－Ｃ）のアノードに電気的に接続されている。第３のダイオード（Ｄｉ－Ｃ）のカソードは、第７のコンデンサ４１の一端、フォトダイオード４２のアノード、第３の抵抗４３の一端及びローサイド用出力電源ＶＣＣ１に電気的に接続されている。また、第１の絶縁トランスＴ１の第２の２次巻線Ｌ１２の一端は、第７のコンデンサ４１の他端、第８のコンデンサ４４の一端、シャントレギュレータ４５のアノード及びローサイド用出力電源Ｓ３（ＧＮＤ）に電気的に接続されている。シャントレギュレータ４５のカソードはフォトダイオード４２のカソードに電気的に接続されている。シャントレギュレータ４５のリファレンスは、第３の抵抗４３の他端及び第４の抵抗４６の一端に電気的に接続されている。また、第１の絶縁トランスＴ１の第２の２次巻線Ｌ１２の一端は第１の絶縁トランスＴ１の第３の２次巻線Ｌ１３の一端に電気的に接続されており、第１の絶縁トランスＴ１の第３の２次巻線Ｌ１３の他端は第４のダイオード４７のカソードに電気的に接続されており、第４のダイオード４７のアノードは第８のコンデンサ４４の他端及びローサイド用出力電源ＶＣＣ２に電気的に接続されている。また、フォトダイオード４２は電流の制御が可能に構成されている。
【0028】
本実施形態の絶縁電源によれば、第１の絶縁トランスＴ１の第１の２次巻線Ｌ１１の一端に電気的に接続された第１の抵抗（抵抗Ｂ）の一端と、第１の抵抗（抵抗Ｂ）の他端に電気的に接続された第１のダイオード（Ｄｉ－Ｂ）のアノードと、第１の絶縁トランスＴ１の第１の２次巻線Ｌ１１の一端に電気的に接続された第２の抵抗（抵抗Ａ）の一端と、第２の抵抗（抵抗Ａ）の他端に電気的に接続された第２の絶縁トランスＴ２の１次巻線Ｌ２１の一端を有している。このため、第１の抵抗（抵抗Ｂ）を実装した場合と実装しない場合を比較すると、図４に示す第１の抵抗（抵抗Ｂ）を実装した場合の方が図３に示す第１の抵抗（抵抗Ｂ）を実装しない場合に比べて、第１のダイオード（Ｄｉ－Ｂ）及び第２のダイオード（Ｄｉ－Ａ）に流れる電流値が近くなり、第１のハイサイド用出力電源Ｓ１、ＶＣＣ３、ＶＣＣ４及び第２のハイサイド用出力電源Ｓ２、ＶＣＣ５、ＶＣＣ６の各々の出力電圧のアンバランスを抑制でき、出力電圧の差を抑制することができる。
なお、図３は、図１に示す絶縁電源において第１の抵抗（抵抗Ｂ）を実装しない時の波形例であって、制御巻線の負荷が軽い時及び制御巻線の負荷が重い時の各々の第１のダイオード（Ｄｉ－Ｂ）及び第２のダイオード（Ｄｉ－Ａ）に流れる電流を示す図である。図４は、図１に示す絶縁電源において第１の抵抗（抵抗Ｂ）を実装した時の波形例であって、制御巻線の負荷が軽い時及び制御巻線の負荷が重い時の各々の第１のダイオード（Ｄｉ－Ｂ）及び第２のダイオード（Ｄｉ－Ａ）に流れる電流を示す図である。
なお、図３は、図１に示す絶縁電源において第１の抵抗（抵抗Ｂ）を実装しない時の波形例であって、制御巻線の負荷が軽い時及び制御巻線の負荷が重い時の各々の第１のダイオード（Ｄｉ－Ｂ）及び第２のダイオード（Ｄｉ－Ａ）に流れる電流を示す図である。図４は、図１に示す絶縁電源において第１の抵抗（抵抗Ｂ）を実装した時の波形例であって、制御巻線の負荷が軽い時及び制御巻線の負荷が重い時の各々の第１のダイオード（Ｄｉ－Ｂ）及び第２のダイオード（Ｄｉ－Ａ）に流れる電流を示す図である。
【0029】
また、本実施形態では、第１の絶縁トランスＴ１の第１の２次巻線Ｌ１１が無制御巻線であっても、図１に示すように第１の抵抗（抵抗Ｂ）及び第２の抵抗（抵抗Ａ）を実装することにより、第１のハイサイド用出力電源Ｓ１、ＶＣＣ３、ＶＣＣ４から出力される電圧と第２のハイサイド用出力電源Ｓ２、ＶＣＣ５、ＶＣＣ６から出力される電圧との差を抑制することができる。
【0030】
図１に示す絶縁電源において、第１の抵抗（抵抗Ｂ）は第２の抵抗（抵抗Ａ）と同一の抵抗値を有し、第２の絶縁トランスＴ２の１次巻線Ｌ２１と２次巻線Ｌ２２の比は１：１であるとよい。これにより、第１のハイサイド用出力電源Ｓ１、ＶＣＣ３、ＶＣＣ４から出力される電圧と第２のハイサイド用出力電源Ｓ２、ＶＣＣ５、ＶＣＣ６から出力される電圧との差をより抑制することができる。また、第１の抵抗（抵抗Ｂ）及び第２の抵抗（抵抗Ａ）に流れる電流がパルス状であるため、実装した抵抗の損失を抑制しつつ、第１及び第２のハイサイド用出力電源のアンバランス解消を極小にすることが可能である。
【0031】
上記の第１及び第２のハイサイド用出力電源は、ＳｉＣ－ＭＯＳＦＥＴやＧａＮデバイスの駆動電源に用いられるとよい。ＳｉＣ－ＭＯＳＦＥＴやＧａＮデバイスはＳｉ－ＭＯＳＦＥＴに比べてゲート駆動電圧範囲が狭いけれど、第１のハイサイド用出力電源Ｓ１、ＶＣＣ３、ＶＣＣ４から出力される電圧と第２のハイサイド用出力電源Ｓ２、ＶＣＣ５、ＶＣＣ６から出力される電圧との差を抑制することにより、ゲート電圧を制御性よく管理することが可能となる。
【0032】
また、本実施形態では、第１の抵抗（抵抗Ｂ）及び第２の抵抗（抵抗Ａ）を第１の絶縁トランスＴ１の第１の２次巻線Ｌ１１側に実装しているが、第１及び第２のハイサイド用出力電源側にダミー抵抗を接続する方法も考えられる。しかし、そのようにすると、本実施形態の絶縁電源の出力電流が直流であるため、ダミー抵抗の損失が大きくなり、絶縁トランスの製造バラツキなどにより第１及び第２のハイサイド用出力電源のアンバランス解消が難しくなる。従って、本実施形態の絶縁電源は、上記の第１及び第２のハイサイド用出力電源側にダミー抵抗を接続する方法に比べて優れている。
【0033】
図２は、図１に示す絶縁電源を適用した回路図の一例である。
図２に示すドライブ回路５０は図１に示す絶縁電源に対応し、図２に示す符号「Ｓ１」、「ＶＣＣ３」、「ＶＣＣ４」は図１に示す第１のハイサイド用出力電源Ｓ１、ＶＣＣ３、ＶＣＣ４に対応する。また図２に示す符号「Ｓ２」、「ＶＣＣ５」、「ＶＣＣ６」は図１に示す第２のハイサイド用出力電源Ｓ２、ＶＣＣ５、ＶＣＣ６に対応し、図２に示す符号「ＶＣＣ１」、「ＶＣＣ２」は図１に示すローサイド用出力電源ＶＣＣ１、ＶＣＣ２に対応する。
図２に示すドライブ回路５０は図１に示す絶縁電源に対応し、図２に示す符号「Ｓ１」、「ＶＣＣ３」、「ＶＣＣ４」は図１に示す第１のハイサイド用出力電源Ｓ１、ＶＣＣ３、ＶＣＣ４に対応する。また図２に示す符号「Ｓ２」、「ＶＣＣ５」、「ＶＣＣ６」は図１に示す第２のハイサイド用出力電源Ｓ２、ＶＣＣ５、ＶＣＣ６に対応し、図２に示す符号「ＶＣＣ１」、「ＶＣＣ２」は図１に示すローサイド用出力電源ＶＣＣ１、ＶＣＣ２に対応する。
【0034】
制御素子５１はドライブ回路５０を制御し、第１～第４のＮ型ＭＯＳＦＥＴ６１～６４のゲート電極は制御素子５１によって制御される。
【0035】
第９のコンデンサ７１の一端は、第１のＮ型ＭＯＳＦＥＴ６１のドレイン端子及び第２のＮ型ＭＯＳＦＥＴ６２のドレイン端子に電気的に接続されている。第１のＮ型ＭＯＳＦＥＴ６１及び第２のＮ型ＭＯＳＦＥＴ６２の各々のゲート電極及びソース端子は、ドライブ回路５０に電気的に接続されている。第１のＮ型ＭＯＳＦＥＴ６１のソース端子は、第１のインダクタ７３の一端及び第３のＮ型ＭＯＳＦＥＴ６３のドレイン端子に電気的に接続されている。第１のインダクタ７３の他端は、第１０のコンデンサ７２の一端及び第１の出力端子７５に電気的に接続されている。第２のＮ型ＭＯＳＦＥＴ６２のソース端子は、第２のインダクタ７４の一端及び第４のＮ型ＭＯＳＦＥＴ６４のドレイン端子に電気的に接続されている。第２のインダクタ７４の他端は、第１０のコンデンサ７２の他端及び第２の出力端子７６に電気的に接続されている。第３のＮ型ＭＯＳＦＥＴ６３及び第４のＮ型ＭＯＳＦＥＴ６４の各々のゲート電極及びソース端子は、ドライブ回路５０に電気的に接続されている。
【0036】
第９のコンデンサ７１の他端は、第３の出力端子７７、ドライブ回路５０、第３のＮ型ＭＯＳＦＥＴ６３のソース端子及び第４のＮ型ＭＯＳＦＥＴ６４のソース端子に電気的に接続されている。
【0037】
図１に示す絶縁電源は、図２に示す回路に適用するのが好適である。また、図１に示す絶縁電源は、Ｓｉ－ＭＯＳＦＥＴに比べてゲート駆動電圧範囲が狭いＳｉＣ－ＭＯＳＦＥＴやＧａＮデバイスの駆動電源に適用するのが好適である。
【符号の説明】
【0038】
１１ 直流入力電源
Ｔ１ 第１の絶縁トランス
Ｌ１ 第１の１次巻線
Ｌ２ 第２の１次巻線
Ｌ１１ 第１の２次巻線
Ｌ１２ 第２の２次巻線
Ｌ１３ 第３の２次巻線
Ｔ２ 第２の絶縁トランス
Ｌ２１ １次巻線
Ｌ２２ ２次巻線
Ｄｉ－Ｂ 第１のダイオード
Ｄｉ－Ａ 第２のダイオード
Ｄｉ－Ｃ 第３のダイオード
Ｓ１、ＶＣＣ３、ＶＣＣ４ 第１のハイサイド用出力電源
Ｓ２、ＶＣＣ５、ＶＣＣ６ 第２のハイサイド用出力電源
Ｓ３、ＶＣＣ１、ＶＣＣ２ ローサイド用出力電源
Ｔ１ 第１の絶縁トランス
Ｌ１ 第１の１次巻線
Ｌ２ 第２の１次巻線
Ｌ１１ 第１の２次巻線
Ｌ１２ 第２の２次巻線
Ｌ１３ 第３の２次巻線
Ｔ２ 第２の絶縁トランス
Ｌ２１ １次巻線
Ｌ２２ ２次巻線
Ｄｉ－Ｂ 第１のダイオード
Ｄｉ－Ａ 第２のダイオード
Ｄｉ－Ｃ 第３のダイオード
Ｓ１、ＶＣＣ３、ＶＣＣ４ 第１のハイサイド用出力電源
Ｓ２、ＶＣＣ５、ＶＣＣ６ 第２のハイサイド用出力電源
Ｓ３、ＶＣＣ１、ＶＣＣ２ ローサイド用出力電源
【図1】
【図2】
【図3】
【図4】
