特開 2024-140372 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024140372

(43)【公開日】2024-10-10

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/872 20060101AFI20241003BHJP

   H01L 29/06 20060101ALI20241003BHJP

   H01L 21/329 20060101ALI20241003BHJP

   H01L 21/336 20060101ALI20241003BHJP

【ＦＩ】

H01L29/86 301F

H01L29/86 301D

H01L29/06 301D

H01L29/86 301P

H01L29/78 301D

H01L29/78 301W

H01L29/78 301G

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023051487

(22)【出願日】2023-03-28

(71)【出願人】

【識別番号】000003997

【氏名又は名称】日産自動車株式会社

(71)【出願人】

【識別番号】507308902

【氏名又は名称】ルノー エス．ア．エス．

【氏名又は名称原語表記】ＲＥＮＡＵＬＴ Ｓ．Ａ．Ｓ．

【住所又は居所原語表記】１２２－１２２ ｂｉｓ， ａｖｅｎｕｅ ｄｕ Ｇｅｎｅｒａｌ Ｌｅｃｌｅｒｃ， ９２１００ Ｂｏｕｌｏｇｎｅ－Ｂｉｌｌａｎｃｏｕｒｔ， Ｆｒａｎｃｅ

(74)【代理人】

【識別番号】100083806

【弁理士】

【氏名又は名称】三好 秀和

(74)【代理人】

【識別番号】100111235

【弁理士】

【氏名又は名称】原 裕子

(74)【代理人】

【識別番号】100170575

【弁理士】

【氏名又は名称】森 太士

(72)【発明者】

【氏名】倪 威

(72)【発明者】

【氏名】丸井 俊治

(72)【発明者】

【氏名】沼倉 啓一郎

(72)【発明者】

【氏名】松尾 健志

(72)【発明者】

【氏名】矢野 新也

(72)【発明者】

【氏名】岩▲崎▼ 裕一

【テーマコード（参考）】

5F140

【Ｆターム（参考）】

5F140AC21

5F140BC15

5F140BE07

5F140BE16

5F140BE17

5F140BF01

5F140BF04

5F140BF43

5F140BH14

5F140BH30

5F140BH34

5F140BH49

5F140BK13

5F140BK21

5F140CD09

(57)【要約】

【課題】半導体素子の外周部で耐圧が低下することを防止して高耐圧を実現することのできる半導体装置を提供する。
【解決手段】半導体装置１００は、基板１と、基板１の主面上に形成されたドリフト領域３と、ドリフト領域３に接して形成されたコラム領域５と、ドリフト領域３とコラム領域５に接して形成されたウェル領域７と、ドリフト領域３に接して形成されたドレイン領域９と、ドレイン領域９と電気的に接続された第１電極１１と、ウェル領域７と電気的に接続された第２電極１３とを備え、ドリフト領域３の外周部の第１側面２３とコラム領域５の外周部の第２側面２５との間の面間距離Ｌは、第１電極１１と第２電極１３との間に電圧を印加したときに電界集中する箇所がドリフト領域３とコラム領域５の界面となる距離に設定されている。
【選択図】図２

【特許請求の範囲】

【請求項1】

基板と、
前記基板の主面上に形成された第１導電型ドリフト領域と、
前記第１導電型ドリフト領域に接して形成された第２導電型コラム領域と、
前記第１導電型ドリフト領域と前記第２導電型コラム領域に接して形成された第２導電型ウェル領域と、
前記第１導電型ドリフト領域に接して形成された第１導電型ドレイン領域と、
前記第１導電型ドレイン領域と電気的に接続された第１電極と、
前記第２導電型ウェル領域と電気的に接続された第２電極とを備え、
前記第１導電型ドリフト領域の外周部の第１側面と前記第２導電型コラム領域の外周部の第２側面との間の面間距離は、前記第１電極と前記第２電極との間に電圧を印加したときに電界集中する箇所が前記第１導電型ドリフト領域と前記第２導電型コラム領域の界面となる距離に設定されている半導体装置。

【請求項2】

前記第２電極と電気的に接続され、前記第１導電型ドリフト領域に接して形成された第３電極をさらに備えた請求項１に記載の半導体装置。

【請求項3】

前記第２導電型ウェル領域に接して形成された第１導電型ソース領域と、
前記第１導電型ドリフト領域と前記第２導電型ウェル領域と前記第１導電型ソース領域に接して形成された第１絶縁膜と、
前記第１絶縁膜を介して前記第２導電型ウェル領域に接する第４電極と
をさらに備えた請求項１に記載の半導体装置。

【請求項4】

前記第１絶縁膜と前記第４電極に接して形成された第２絶縁膜と、
前記第２絶縁膜を介して前記第１導電型ドリフト領域と前記第４電極に接し、前記第２電極または前記第４電極と電気的に接続された第５電極と
をさらに備えた請求項３に記載の半導体装置。

【請求項5】

前記第２導電型ウェル領域に接して形成された第１導電型ソース領域と、
前記第１導電型ドリフト領域と前記第２導電型ウェル領域と前記第１導電型ソース領域に接して前記基板の深さ方向に形成された溝と、
前記溝の内面に形成された第１絶縁膜と、
前記第１絶縁膜に接して前記溝の内部に形成された第４電極と
をさらに備えた請求項１に記載の半導体装置。

【請求項6】

前記基板の不純物濃度は、前記第１導電型ドリフト領域の不純物濃度よりも低い請求項１～５のいずれか１項に記載の半導体装置。

【請求項7】

前記基板は、半絶縁性半導体基板である請求項１～５のいずれか１項に記載の半導体装置。

【請求項8】

前記基板は、ワイドバンドギャップ半導体からなる請求項１～５のいずれか１項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

従来では、高耐圧で低いオン抵抗を実現することを目的とした半導体装置が特許文献１に開示されている。特許文献１に開示された半導体装置では、ソース電極とドレイン電極の間に所定の電圧を印加したときに、ｐ型とｎ型の２つのドリフト領域が完全に空乏化するように両者の厚さを選定していた。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００６－３０３５４３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、半導体素子の耐圧は、半導体素子の外周部の構造によって大きく影響を受けるにも関わらず、上述した特許文献１では、半導体素子の中央部分の構造しか開示されておらず、中央部とは構造が異なる外周部の構造については開示されていない。そのため、上述した従来の半導体装置では、半導体素子の外周部で耐圧が低下して高耐圧を実現することができないという問題点があった。

【0005】

そこで、本発明は、上記課題に鑑みて成されたものであり、半導体素子の外周部で耐圧が低下することを防止して高耐圧を実現することのできる半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一態様に係る半導体装置は、第１導電型ドリフト領域の外周部の第１側面と第２導電型コラム領域の外周部の第２側面との間の面間距離を、第１電極と第２電極との間に電圧を印加したときに電界集中する箇所が第１導電型ドリフト領域と第２導電型コラム領域の界面となる距離に設定している。

【発明の効果】

【0007】

本発明によれば、半導体素子の外周部で耐圧が低下することを防止して高耐圧の半導体装置を実現することができる。

【図面の簡単な説明】

【0008】

【図1A】図１Ａは、本発明の第１実施形態に係る半導体装置の構造を示す断面斜視図である。

【図1B】図１Ｂは、本発明の第１実施形態に係る半導体装置の構造を示す断面図である。

【図1C】図１Ｃは、本発明の第１実施形態に係る半導体装置の構造を示す上面図である。

【図2】図２は、本発明の第１実施形態に係る半導体装置の構造を示すための図１Ｂ、図１ＣのＡ－Ａにおける断面図である。

【図3】図３は、本発明の第１実施形態に係る半導体装置における面間距離と最大電界の間の関係を示す図である。

【図4A】図４Ａは、本発明の第１実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その１）。

【図4B】図４Ｂは、本発明の第１実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その２）。

【図4C】図４Ｃは、本発明の第１実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その３）。

【図4D】図４Ｄは、本発明の第１実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その４）。

【図4E】図４Ｅは、本発明の第１実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その５）。

【図4F】図４Ｆは、本発明の第１実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その６）。

【図4G】図４Ｇは、本発明の第１実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その７）。

【図5】図５は、本発明の第１実施形態の変形例に係る半導体装置の構造を示す断面図である。

【図6A】図６Ａは、本発明の第２実施形態に係る半導体装置の構造を示す断面図である。

【図6B】図６Ｂは、本発明の第２実施形態に係る半導体装置の構造を示す上面図である。

【図7A】図７Ａは、本発明の第２実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その１）。

【図7B】図７Ｂは、本発明の第２実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その２）。

【図7C】図７Ｃは、本発明の第２実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その３）。

【図8】図８は、本発明の第２実施形態の変形例に係る半導体装置の構造を示す断面図である。

【図9A】図９Ａは、本発明の第３実施形態に係る半導体装置の構造を示す断面図である。

【図9B】図９Ｂは、本発明の第３実施形態に係る半導体装置の構造を示す上面図である。

【図10A】図１０Ａは、本発明の第３実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その１）。

【図10B】図１０Ｂは、本発明の第３実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その２）。

【図10C】図１０Ｃは、本発明の第３実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その３）。

【図11A】図１１Ａは、本発明の第４実施形態に係る半導体装置の構造を示す断面図である。

【図11B】図１１Ｂは、本発明の第４実施形態に係る半導体装置の構造を示す上面図である。

【図12A】図１２Ａは、本発明の第４実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その１）。

【図12B】図１２Ｂは、本発明の第４実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その２）。

【発明を実施するための形態】

【0009】

以下、図面を参照して実施形態を説明する。図面の記載において同一部分には同一符号を付して説明を省略する。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率などは現実のものとは異なる部分を含んでいる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。

【0010】

また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に限定されない。例えば、「何らかの電気的作用を有するもの」には、電極、配線、スイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する素子などが含まれる。

【0011】

［第１実施形態］
［半導体装置の構造］
図１Ａは、本実施形態に係る半導体装置の構造を示す断面斜視図であり、図１Ｂは断面図、図１Ｃは上面図である。本実施形態に係る半導体装置１００は、ショットキーバリアダイオードである。図１Ａ～１Ｃに示すように、半導体装置１００は、基板１と、第１導電型のドリフト領域３と、第２導電型のコラム領域５と、第２導電型のウェル領域７と、第１導電型のドレイン領域９とを備える。また、半導体装置１００は、ドレイン領域９に接合された第１電極（カソード電極）１１と、ウェル領域７に接合された第２電極１３と、ドリフト領域３とウェル領域７に接合された第３電極（アノード電極）１５と、層間絶縁膜１７とを備える。ただし、図１Ａ、１Ｃでは、層間絶縁膜１７を省略している。

【0012】

尚、第１導電型と第２導電型は互いに異なる導電型である。すなわち、第１導電型がＰ型であれば、第２導電型はＮ型であり、第１導電型がＮ型であれば、第２導電型はＰ型である。本実施形態では、第１導電型がＮ型、第２導電型がＰ型の場合について説明する。

【0013】

基板１は、半絶縁性半導体基板である。これにより、同一の基板１に複数の半導体装置を集積する際の素子分離プロセスを簡略化することができる。ここで、半絶縁性基板とは、基板の抵抗率が数ｋΩ・ｃｍ以上のことをいう。また、基板１の不純物濃度は、ドリフト領域３の不純物濃度よりも低くなっている。

【0014】

例えば、基板１に半絶縁性を有する炭化珪素基板（ＳｉＣ基板）を用いることができる。ＳｉＣはワイドバンドギャップ半導体であり真性キャリヤ数が少ないため、高い絶縁性を得やすく、耐圧の高い半導体装置を実現できる。また、半絶縁性炭化珪素基板は、熱伝導率が高いことから、基板１の裏面を、導電材料を介して冷却機構に直接取り付ければ、半導体装置１００がオンのときの電流による発熱を効率よく発散することができる。

【0015】

さらに、基板１は、ＳｉＣ基板に限らず、バンドギャップの広い半導体材料からなる半導体基板を使用してもよい。バンドギャップの広い半導体材料には、例えばＧａＮ、ダイヤモンド、ＺｎＯ、ＡｌＧａＮなどが挙げられる。

【0016】

ドリフト領域３は、基板１の主面上に形成され、コラム領域５とウェル領域７とドレイン領域９と接している。ドリフト領域３のＮ型の不純物濃度は、例えば、１×１０^１７／ｃｍ^３程度であり、基板１の不純物濃度よりも高くなっている。

【0017】

コラム領域５は、基板１の主面上に形成され、ドリフト領域３とウェル領域７に接して形成されている。コラム領域５は、基板１にイオン注入によってＰ型の不純物を添加することによって形成される。また、コラム領域５は、基板１の深さ方向において、ドリフト領域３よりも深い位置に形成され、基板１とドリフト領域３の間に形成されている。このようにコラム領域５を形成したことにより、スーパージャンクション構造になり、高耐圧で低オン抵抗の特性を得ることができる。

【0018】

ウェル領域７は、基板１の主面上に形成され、ドリフト領域３とコラム領域５に接して形成されている。ウェル領域７のＰ型の不純物濃度は、例えば、４×１０^１７／ｃｍ^３程度である。ウェル領域７は、基板１の深さ方向において、ドリフト領域３よりも深い位置まで形成され、コラム領域５の位置まで達している。

【0019】

ドレイン領域９は、基板１の主面上に形成され、ドリフト領域３に接して形成されている。ドレイン領域９のＮ型の不純物濃度はドリフト領域３よりも高濃度であり、例えば、１×１０^１９／ｃｍ^３程度である。

【0020】

第１電極１１は、基板１の主面上に形成されたメタル電極であり、ドレイン領域９の表面に接合され、ドレイン領域９と電気的に接続されている。第１電極１１は、ダイオードである半導体装置１００のカソード電極として機能する。

【0021】

第２電極１３は、基板１の主面上に形成されたメタル電極であり、ウェル領域７の表面に接合され、ウェル領域７と電気的に接続されている。

【0022】

第３電極１５は、基板１の主面上に形成され、ドリフト領域３とウェル領域７に接して形成され、第２電極１３と電気的に接続されている。第３電極１５は、ダイオードである半導体装置１００のアノード電極として機能する。

【0023】

層間絶縁膜１７は、基板１とドリフト領域３とウェル領域７とドレイン領域９の表面に接して形成されている。

【0024】

［半導体装置の動作］
次に、本実施形態に係る半導体装置１００における基本的な動作の一例を説明する。図１Ａ～１Ｃに示す構成の半導体装置１００は、ダイオードとして動作する。まず、第３電極１５と第２電極１３を同電位にし、第３電極１５の電位を基準として、第１電極１１に所定の電位を超える負の電位を印加すると、ダイオードが導通して第３電極１５からドリフト領域３を通って、第１電極１１に順方向電流が流れる。所定の電位は第３電極１５の材料によって異なる。

【0025】

一方、第１電極１１に所定の正電位を印加すると、ダイオードに電流が流れなくなり、ウェル領域７と接するドリフト領域３に空乏層が広がる。さらに、第１電極１１の電圧を高くすると、コラム領域５と接するドリフト領域３に空乏層が広がる。第１電極１１にさらに高い電圧を印加すると、ドリフト領域３とコラム領域５はすべて空乏する。この状態でさらに第１電極１１の電圧を高めると、ドリフト領域３とコラム領域５が接する領域が電界集中によってブレークダウンが起こる。

【0026】

次に、本実施形態に係る半導体装置１００の効果について説明する。図２は、図１Ｂ、１ＣのＡ－Ａにおける断面図を示しており、半導体装置１００の外周部を示している。図２に示すように、外周面２１は、半導体素子の最も外側に位置する外周部の側面である。同様に、ドリフト領域３の最も外側に位置する外周部の側面が第１側面２３であり、コラム領域５の最も外側に位置する外周部の側面が第２側面２５である。

【0027】

高電圧用途の半導体素子の耐圧は、半導体素子の外周部の構造に大きく影響され、特に、第１側面２３と第２側面２５との間の面間距離Ｌによって影響される。図３は、第１電極１１と第２電極１３との間に所定の電圧を印加したときの最大電界と面間距離Ｌとの関係を示す図である。面間距離Ｌは、図２に示すようにコラム領域５がドリフト領域３の内部にある場合がマイナスとなり、第１側面２３と第２側面２５が同じ位置になる場合は０となる。

【0028】

図３に示すように、面間距離Ｌが変化すると、最大電界が変化する。これは、電界集中する箇所が変化するためである。例えば、面間距離Ｌが－１μｍの場合には、ウェル領域７とドリフト領域３の界面に電界が集中するので、最大電界が大きくなり耐圧が低下している。一方、面間距離Ｌが０に近づくと、電界集中する箇所は、ドリフト領域３とコラム領域５の界面にシフトして、最大電界が小さくなることが分かる。すなわち、ドリフト領域３とコラム領域５の界面に電界を集中させることによって高い耐圧を得ることができる。図３では、面間距離Ｌが－０．１５μｍのときに最大電圧が最小になっている。

【0029】

そこで、本実施形態に係る半導体装置１００では、第１電極１１と第２電極１３との間に電圧を印加したときに電界集中する箇所がドリフト領域３とコラム領域５の界面となる距離に、面間距離Ｌを設定している。特に、面間距離Ｌを０．１５μｍに設定することによって、最大電圧を最小にすることができる。これにより、本実施形態に係る半導体装置１００では、半導体素子の外周部で耐圧が低下することを防止して、高耐圧の半導体装置１００を実現することができる。

【0030】

［半導体装置の製造方法］
次に、図４Ａ～図４Ｇを参照して、本実施形態に係る半導体装置１００の製造方法の一例を説明する。

【0031】

まず、不純物が添加されていない基板１を用意する。次に、図４Ａに示すように、基板１上に形成した酸化シリコンのマスク材４１をパターニングして、コラム領域５を形成する領域を露出させる。

【0032】

一般的なマスク材としては、酸化シリコンを用いることができ、堆積方法としては熱ＣＶＤ法やプラズマＣＶＤ法を用いることができる。パターニングの方法としては、フォトリソグラフィ法を用いることができる。即ち、パターニングされたフォトレジスト膜をマスクにしてマスク材をエッチングする。エッチング方法としては、フッ酸を用いたウェットエッチングや反応性イオンエッチングなどのドライエッチングを用いることができる。マスク材をエッチングした後、フォトレジスト膜を酸素プラズマや硫酸などで除去する。このようにして、マスク材４１がパターニングされる。

【0033】

次に、図４Ｂに示すように、マスク材４１をマスクとして基板１にＰ型の不純物を選択的に添加するイオン注入を行ってコラム領域５を形成する。Ｐ型不純物としてはアルミニウムを用いることができる。注入方法はボックス注入で基板１の表面から１μｍ～１．５μｍの深さ範囲に均一濃度のアルミニウムを注入する。例えば、不純物濃度を２×１０^１７／ｃｍ^３として注入する。尚、半導体素子の用途に合わせて、必要な耐圧やオン抵抗によって、深さと濃度を変えてもよい。アルミニウムを注入する際には、基板１を加熱した状態で注入することもできる。加熱注入することによって、注入領域に結晶欠陥が生じることを抑制できる。注入後にマスク材４１を除去する。除去方法としてはフッ酸を用いたウェットエッチングが好適である。

【0034】

次に、図４Ｃに示すように、基板１の上に形成されたマスク材（図示せず）をパターニングして、ドリフト領域３を形成する領域を露出させる。そして、マスク材をマスクとして基板１にＮ型の不純物を選択的に添加するイオン注入を行ってドリフト領域３を形成する。Ｎ型不純物としては窒素を用いることができる。注入方法はボックス注入で基板１の表面から１μｍあるいは１．５μｍまでの深さ範囲に均一濃度の窒素を注入する。例えば、不純物濃度は１×１０^１７／ｃｍ^３として注入する。尚、半導体素子の用途に合わせて濃度を変えてもよい。

【0035】

次に、図４Ｄに示すように、ドリフト領域３の上に形成されたマスク材（図示せず）をパターニングして、ウェル領域７を形成する領域を露出させる。そして、マスク材をマスクとして基板１にＰ型の不純物を選択的に添加するイオン注入を行って、ウェル領域７を形成する。Ｐ型不純物としてはアルミニウムを用いることができる。注入方法はボックス注入で基板１の表面から１．５μｍの深さ範囲に均一濃度のアルミニウムを注入する。例えば、不純物濃度を４×１０^１７／ｃｍ^３として注入する。尚、半導体素子の用途に合わせて、必要な耐圧やオン抵抗によって、深さと濃度を変えてもよい。アルミニウムを注入する際には、基板１を加熱した状態で注入することもできる。加熱注入することによって、注入領域に結晶欠陥が生じることを抑制できる。注入後にマスク材を除去する。除去方法としてはフッ酸を用いたウェットエッチングが好適である。

【0036】

次に、図４Ｅに示すように、ドリフト領域３とウェル領域７の上に形成されたマスク材（図示せず）をパターニングして、ドレイン領域９を形成する領域を露出させる。そして、マスク材をマスクとして基板１にＮ型の不純物を選択的に添加するイオン注入を行って、ドレイン領域９を形成する。Ｎ型不純物としては窒素を用いることができる。注入方法はボックス注入で基板１の表面から０．５μｍの深さ範囲に均一濃度の窒素を注入する。例えば、不純物濃度を１×１０^１９／ｃｍ^３として注入する。注入後にマスク材を除去する。除去方法としてはフッ酸を用いたウェットエッチングが好適である。

【0037】

次に、イオン注入した不純物を熱処理することによって活性化する。熱処理温度としては１７００℃程度の温度を用いることができ、雰囲気としてはアルゴンや窒素を好適に用いることができる。

【0038】

次に、図４Ｆに示すように、層間絶縁膜１７を形成する。層間絶縁膜１７はシリコン酸化膜が好適であり、成膜方法としては熱ＣＶＤ法やプラズマＣＶＤ法を用いることができる。そして、第１電極１１と第２電極１３を形成するために、層間絶縁膜１７の一部を除去する。除去する方法は、層間絶縁膜１７にレジスト４３を形成し、一般的なフォトリソグラフィ法を用いてレジスト４３をパターニングし、パターニングしたレジスト４３をマスクとして層間絶縁膜１７をエッチングすればよい。エッチング方法としては、イオンでのドライエッチングやフッ酸によるエッチングを用いることができる。

【0039】

次に、図４Ｇに示すように、第１電極１１と第２電極１３を、リフトオフ法により電極材となるニッケルを成膜して形成する。この後に、アセトンなどでレジスト４３を除去する。ここではニッケルを電極材として使用しているが、他のメタル材であってもよい。そして、同様の方法で、第３電極１５を形成すれば、図１Ａ～１Ｃに示す本実施形態に係る半導体装置１００が完成する。尚、第３電極１５の材料としては、Ｔｉ、Ｍｏ、Ｎｉが好適である。

【0040】

［変形例］
上述した実施形態では、第２電極１３と第３電極１５を別々に設けていたが、一体の電極として形成することも可能である。図５に示すように、変形例に係る半導体装置１１０は、第２電極１３と第３電極１５を一体に形成した電極５１を備えている。

【0041】

［第１実施形態の効果］
以上、詳細に説明したように、本実施形態に係る半導体装置１００は、面間距離Ｌを、第１電極１１と第２電極１３との間に電圧を印加したときに電界集中する箇所がドリフト領域３とコラム領域５の界面となる距離に設定している。これにより、半導体素子の外周部で耐圧が低下することを防止して高耐圧の半導体装置１００を実現することができる。

【0042】

また、本実施形態に係る半導体装置１００は、第２電極１３と電気的に接続され、ドリフト領域３に接して形成された第３電極１５をさらに備えている。これにより、第１電極１１と第３電極１５との間でダイオードとして機能させることができ、高耐圧のショットキーバリアダイオードを実現することができる。

【0043】

さらに、本実施形態に係る半導体装置１００では、基板１の不純物濃度がドリフト領域３の不純物濃度よりも低い。これにより、第１電極１１と第２電極１３との間に所定の電圧を印加したときに、基板１とコラム領域５の間の空乏層が、ドリフト領域３とコラム領域５の間の空乏層より広くなる。そのため、基板１とコラム領域５の間よりドリフト領域３とコラム領域５の間のほうが、電界集中が起こりにくくなるので、耐圧の高い半導体装置１００を提供することができる。

【0044】

また、本実施形態に係る半導体装置１００では、基板１が半絶縁性半導体基板である。これにより、第１電極１１と第２電極１３との間に所定の電圧を印加したときに、基板１とコラム領域５の間の空乏層が、ドリフト領域３とコラム領域５の間の空乏層より広くなる。そのため、基板１とコラム領域５の間よりドリフト領域３とコラム領域５の間のほうが、電界集中が起こりにくくなるので、耐圧の高い半導体装置１００を提供することができる。

【0045】

さらに、本実施形態に係る半導体装置１００では、基板１がワイドバンドギャップ半導体からなる。これにより、高い絶縁性を容易に得ることができるので、耐圧の高い半導体装置１００を実現することができる。

【0046】

［第２実施形態］
以下、本発明を適用した第２実施形態について図面を参照して説明する。図面の記載において同一部分には同一符号を付して説明を省略する。

【0047】

［半導体装置の構造］
図６Ａは、本実施形態に係る半導体装置の構造を示す断面図であり、図６Ｂは上面図である。本実施形態に係る半導体装置１２０はトランジスタである。図６Ａ、６Ｂに示すように、半導体装置１２０は、第１導電型のソース領域６１と、ゲート絶縁膜６３と、第４電極（ゲート電極）６５と、第５電極６７をさらに備えたことが第１実施形態と相違している。ただし、図６Ｂでは、層間絶縁膜１７とゲート絶縁膜６３を省略している。

【0048】

尚、本実施形態に係る半導体装置１２０でも、第１電極１１と第２電極１３との間に電圧を印加したときに電界集中する箇所がドリフト領域３とコラム領域５の界面となる距離に、面間距離Ｌを設定している。

【0049】

第２電極１３は、本実施形態では、ウェル領域７とソース領域６１の表面に接合され、ウェル領域７とソース領域６１と電気的に接続されている。第２電極１３は、トランジスタである半導体装置１２０のソース電極として機能する。

【0050】

ソース領域６１は、基板１の主面上に形成され、ウェル領域７に接して形成されている。ソース領域６１のＮ型の不純物濃度はドリフト領域３よりも高濃度であり、例えば、１×１０^１９／ｃｍ^３程度である。ソース領域６１の表面には第２電極１３が電気的に接続されている。また、ソース領域６１は、ゲート絶縁膜６３を介して第４電極６５に接している。

【0051】

ゲート絶縁膜（第１絶縁膜）６３は、基板１とドリフト領域３とウェル領域７とドレイン領域９とソース領域６１の表面に接して形成されている。

【0052】

第４電極６５は、基板１の主面上に形成され、ゲート絶縁膜６３を介して、ドリフト領域３とウェル領域７とソース領域６１に接して形成されている。第４電極６５は、トランジスタである半導体装置１２０のゲート電極として機能する。

【0053】

第５電極６７は、基板１の主面上に形成され、層間絶縁膜１７を介してドリフト領域３と第４電極６５に接して形成され、第２電極１３または第４電極６５と電気的に接続されている。

【0054】

層間絶縁膜（第２絶縁膜）１７は、本実施形態では、ゲート絶縁膜６３と第４電極６５の表面に接して形成されている。

【0055】

［半導体装置の動作］
次に、本実施形態に係る半導体装置１２０における基本的な動作の一例を説明する。図６Ａ、６Ｂに示す構成の半導体装置１２０は、トランジスタとして動作する。具体的に、第２電極１３の電位を基準として、第１電極（ドレイン電極）１１に正の電位を印加した状態で、第４電極６５の電位を制御することでトランジスタとして機能させることができる。

【0056】

まず、第４電極６５と第２電極１３との間の電圧を所定の閾値電圧以上にすると、第４電極６５の下部のウェル領域７に反転層が形成される。これによりソース領域６１とドレイン領域９が導通し、トランジスタがオン状態となるので、第１電極１１から第２電極１３へ電流が流れる。具体的には、電子が第２電極１３からソース領域６１に流れ、ソース領域６１からチャンネルを介してドリフト領域３へ流れ込み、次にドリフト領域３からドレイン領域９に流れて最後に第１電極１１へ流出する。

【0057】

一方、第４電極６５と第２電極１３との間の電圧を所定の閾値電圧未満にすると、反転層が消滅し、トランジスタがオフ状態となって電流が遮断される。このとき、第１電極１１と第２電極１３との間には数百から数千ボルトの高電圧が印加される。そして、トランジスタの内部において、ウェル領域７に接するドリフト領域３に空乏層が広がるとともに、第４電極６５とドリフト領域３が接する部分からもドリフト領域３へ空乏層が広がる。この場合には、第４電極６５とドリフト領域３が接する角の部分に電界集中が起こりやすい。しかし、第５電極６７も層間絶縁膜１７を介してドリフト領域３に接しており、第５電極６７と第２電極１３が同電位のため、第４電極６５に集中する一部の電界が第５電極６７へ分散するので、第４電極６５への電界集中を緩和することができる。

【0058】

さらに、第１電極１１の電圧を高くすると、コラム領域５と接するドリフト領域３に空乏層が広がる。第１電極１１に所定の電圧を印加すると、ドリフト領域３とコラム領域５はすべて空乏する。この状態でさらに第１電極１１の電圧を高めると、ドリフト領域３とコラム領域５が接する領域で電界集中によってブレークダウンが起こる。尚、本実施形態に係る半導体装置１２０の効果は、第１実施形態と同様なので、詳細な説明は省略する。

【0059】

［半導体装置の製造方法］
次に、図７Ａ～図７Ｃを参照して、本実施形態に係る半導体装置１２０の製造方法の一例を説明する。ただし、第１実施形態で説明した製造方法と相違する工程のみを説明し、第１実施形態と同一の工程については詳細な説明を省略する。

【0060】

まず、第１実施形態の図４Ａ－図４Ｄと同様のプロセスを行って基板１上に、ドリフト領域３、コラム領域５、ウェル領域７を形成する。

【0061】

次に、図７Ａに示すように、ドリフト領域３とウェル領域７の上に形成されたマスク材（図示せず）をパターニングして、ドレイン領域９とソース領域６１を形成する領域を露出させる。そして、マスク材をマスクとして基板１にＮ型の不純物を選択的に添加するイオン注入を行って、ドレイン領域９とソース領域６１を同時に形成する。Ｎ型不純物としては窒素を用いることができる。注入方法はボックス注入で基板１の表面から０．５μｍの深さ範囲に均一濃度の窒素を注入する。例えば、不純物濃度を１×１０^１９／ｃｍ^３として注入する。注入後にマスク材を除去する。除去方法としてはフッ酸を用いたウェットエッチングが好適である。

【0062】

次に、イオン注入した不純物を熱処理することによって活性化する。熱処理温度としては１７００℃程度の温度を用いることができ、雰囲気としてはアルゴンや窒素を好適に用いることができる。

【0063】

次に、図７Ｂに示すように、ゲート絶縁膜６３を形成し、第４電極６５を形成する。ゲート絶縁膜６３を形成する工程では、熱酸化法で形成しても堆積法で形成しても構わない。一例として、熱酸化法で形成する場合には、基板１を酸素雰囲気中で１１００℃程度に加熱することで、基板１が酸素に触れるすべての部分にシリコン酸化膜が形成される。こうしてゲート絶縁膜６３を形成した後に、ウェル領域７とゲート絶縁膜６３との間の界面の界面準位を低減するために、窒素、アルゴン、Ｎ_２Ｏ等の雰囲気中で１０００℃程度のアニールを行っても良い。また、直接ＮＯかＮ_２Ｏの雰囲気中で熱酸化を行うことも可能である。その場合の温度は１１００℃～１４００℃が好適である。形成されるゲート絶縁膜６３の厚さは数十ｎｍが好適である。

【0064】

次に、第４電極６５を形成する。第４電極６５の材料はポリシリコンが一般的なので、ここではポリシリコンを用いて説明する。ポリシリコンの堆積方法としては、減圧ＣＶＤ法を用いてもよい。ポリシリコンの堆積厚さは限定しないが、１μｍ前後であればよい。また、ポリシリコンの堆積後に、９５０℃のオキシ塩化リン（ＰＯＣｌ_３）中でアニール処理することで、Ｎ型のポリシリコン膜が形成され、第４電極６５に導電性を付与する。そして、第４電極６５のポリシリコンをエッチングする。エッチング方法は等方性エッチングでも異方性の選択エッチングでも適応可能であり、エッチング用のマスクはレジストでよい。エッチング後はマスクを除去する。

【0065】

次に、図７Ｃに示すように、層間絶縁膜１７を形成し、電極用コンタクトホールを形成する。層間絶縁膜１７は一般的にシリコン酸化膜が好適で、堆積方法としては熱ＣＶＤ法やプラズマＣＶＤ法を用いることができる。厚さは１μｍ以上が好ましい。層間絶縁膜１７の堆積後に第１電極１１と第２電極１３を形成するためのコンタクトホールを形成する。形成方法は層間絶縁膜１７上にレジストをパターニングする。パターニングの方法としては、一般的なフォトリソグラフィ法を用いることができる。パターニングされたレジストをマスクにして、層間絶縁膜１７とゲート絶縁膜６３をエッチングする。エッチング方法としては、フッ酸を用いたウェットエッチングや、反応性イオンエッチングなどのドライエッチングを用いることができる。その後、レジストを酸素プラズマや硫酸等で除去する。第１電極用コンタクトホール７１はドレイン領域９を露出させ、第２電極用コンタクトホール７３はウェル領域７とソース領域６１を同時に露出させるようにコンタクトホールを開ける。

【0066】

この後、コンタクトホールに第１電極１１と第２電極１３を形成し、さらに層間絶縁膜１７の上に第５電極６７を形成する。電極材料としてはメタル配線が一般的である。メタル材料としてはＴｉ、Ｎｉ、Ｍｏのいずれでもよい。また、Ｔｉ／Ｎｉ／Ｍｏなどの積層メタルでもよい。例えば、Ｔｉの場合では、スパッタ法でＴｉを堆積してレジストマスクによる選択エッチングを行えば、図６Ａ、６Ｂに示す本実施形態に係る半導体装置１２０が完成する。

【0067】

［変形例］
上述した実施形態では、第２電極１３と第５電極６７を別々に設けていたが、一体の電極として形成することも可能である。図８に示すように、変形例に係る半導体装置１３０は、第２電極１３と第５電極６７を一体に形成した電極８１を備えている。

【0068】

［第２実施形態の効果］
以上、詳細に説明したように、本実施形態に係る半導体装置１２０は、ウェル領域７に接して形成されたソース領域６１と、ドリフト領域３とウェル領域７とソース領域６１に接して形成されたゲート絶縁膜６３と、ゲート絶縁膜６３を介してウェル領域７に接する第４電極６５をさらに備えている。これにより、半導体装置１２０をトランジスタとして動作させることができるので、高耐圧のトランジスタを実現することができる。

【0069】

また、本実施形態に係る半導体装置１２０は、ゲート絶縁膜６３と第４電極６５に接して形成された層間絶縁膜１７と、層間絶縁膜１７を介してドリフト領域３と第４電極６５に接し、第２電極１３または第４電極６５と電気的に接続された第５電極６７をさらに備えている。これにより、第４電極６５に集中する一部の電界を第５電極６７へ分散させることができるので、第４電極６５への電界集中を緩和することができる。

【0070】

［第３実施形態］
以下、本発明を適用した第３実施形態について図面を参照して説明する。図面の記載において同一部分には同一符号を付して説明を省略する。

【0071】

［半導体装置の構造］
図９Ａは、本実施形態に係る半導体装置の構造を示す断面図であり、図９Ｂは上面図である。図９Ａ、９Ｂに示すように、本実施形態に係る半導体装置１４０では、ゲート溝９１を形成し、ゲート溝９１の内部に第４電極６５を形成したことが第２実施形態と相違している。また、本実施形態では、第５電極６７を設けていない。ただし、図９Ｂでは、層間絶縁膜１７とゲート絶縁膜６３を省略している。

【0072】

尚、本実施形態に係る半導体装置１４０でも、第１電極１１と第２電極１３との間に電圧を印加したときに電界集中する箇所がドリフト領域３とコラム領域５の界面となる距離に、面間距離Ｌを設定している。

【0073】

ゲート溝９１は、ドリフト領域３とコラム領域５とウェル領域７とソース領域６１に接して基板１の深さ方向に形成されている。特に、ゲート溝９１は、ドリフト領域３やウェル領域７の表面からドリフト領域３を貫通してコラム領域５の深さまで達している。

【0074】

ゲート絶縁膜６３は、基板１とドリフト領域３とウェル領域７とドレイン領域９とソース領域６１の表面に形成されるとともに、ゲート溝９１の内面全体にも形成される。

【0075】

第４電極６５は、ゲート絶縁膜６３に接してゲート溝９１の内部に形成され、ゲート絶縁膜６３を介して、ドリフト領域３とコラム領域５とウェル領域７とソース領域６１に接している。第４電極６５は、トランジスタである半導体装置１４０のゲート電極として機能する。また、第４電極６５は複数形成されており、各第４電極６５はゲート配線で接続されている。

【0076】

［半導体装置の動作］
本実施形態に係る半導体装置１４０の基本的な動作と効果は、第２実施形態と同様なので省略する。ただし、本実施形態では、ゲート溝９１に第４電極６５を形成したことにより、ゲート溝９１の側壁に反転層が形成される。反転層の幅は基板１の深さ方向に形成されるので、反転層の幅を増やしたいときにはドリフト領域３とゲート溝９１を深さ方向に拡大すればよい。したがって、半導体素子の面積を増加させることなく反転層の幅を増やすことができるので、第２実施形態と比べて、単位面積当たりの抵抗を容易に低減することができる。
［半導体装置の製造方法］
次に、図１０Ａ～図１０Ｃを参照して、本実施形態に係る半導体装置１４０の製造方法の一例を説明する。ただし、第１及び第２実施形態で説明した製造方法と相違する工程のみを説明し、第１及び第２実施形態と同一の工程については詳細な説明を省略する。

【0077】

まず、第１実施形態の図４Ａ－図４Ｄと同様のプロセスを行って基板１上に、ドリフト領域３、コラム領域５、ウェル領域７を形成する。次に、第２実施形態の図７Ａと同様のプロセスを行ってドレイン領域９とソース領域６１を形成する。

【0078】

次に、図１０Ａに示すように、ドリフト領域３とウェル領域７とドレイン領域９とソース領域６１の上に形成されたマスク材（図示せず）をパターニングして、ゲート溝９１を形成する領域を露出させる。そして、マスク材をマスクとして、ドライエッチングまたはウェットエッチングを行う。これにより、ドリフト領域３の一部、コラム領域５の一部、ウェル領域７の一部及びソース領域６１の一部を選択的にエッチングして、ゲート溝９１を形成する。この結果、ゲート溝９１は、ドリフト領域３、コラム領域５、ウェル領域７及びソース領域６１に接する位置に形成される。

【0079】

次に、図１０Ｂに示すように、ゲート絶縁膜６３を形成し、第４電極６５を形成する。ゲート絶縁膜６３を形成する工程では、熱酸化法で形成しても堆積法で形成しても構わない。一例として、熱酸化法で形成する場合には、基板１を酸素雰囲気中で１１００℃程度に加熱することで、基板１が酸素に触れるすべての部分にシリコン酸化膜が形成される。こうしてゲート絶縁膜６３を形成した後に、ウェル領域７とゲート絶縁膜６３との間の界面の界面準位を低減するために、窒素、アルゴン、Ｎ_２Ｏ等の雰囲気中で１０００℃程度のアニールを行っても良い。また、直接ＮＯかＮ_２Ｏの雰囲気中での熱酸化することも可能である。その場合の温度は１１００℃～１４００℃が好適である。形成されるゲート絶縁膜６３の厚さは数十ｎｍが好適である。

【0080】

次に、ゲート絶縁膜６３が形成されたゲート溝９１の内部に第４電極６５を形成する。第４電極６５の材料はポリシリコンが一般的なので、ここではポリシリコンを用いて説明する。ポリシリコンの堆積方法としては、減圧ＣＶＤ法を用いてもよい。ポリシリコンの堆積厚さは限定しないが、１μｍ前後であればよい。また、ポリシリコンの堆積後に、９５０℃のオキシ塩化リン（ＰＯＣｌ_３）中でアニール処理することで、Ｎ型のポリシリコン膜が形成され、第４電極６５に導電性を付与する。そして、第４電極６５のポリシリコンをエッチングする。エッチング方法は等方性エッチングでも異方性の選択エッチングでも適応可能であり、エッチング用のマスクはレジストでよい。エッチング後はマスクを除去する。

【0081】

次に、図１０Ｃに示すように、層間絶縁膜１７を形成し、電極用コンタクトホールを形成する。層間絶縁膜１７は一般的にシリコン酸化膜が好適で、堆積方法としては熱ＣＶＤ法やプラズマＣＶＤ法を用いることができる。厚さは１μｍ以上が好ましい。堆積後に第１電極１１と第２電極１３を形成するためのコンタクトホールを形成する。形成方法は層間絶縁膜１７上にレジストをパターニングする。パターニングの方法としては、一般的なフォトリソグラフィ法を用いることができる。パターニングされたレジストをマスクにして、層間絶縁膜１７とゲート絶縁膜６３をエッチングする。エッチング方法としては、フッ酸を用いたウェットエッチングや、反応性イオンエッチングなどのドライエッチングを用いることができる。その後、レジストを酸素プラズマや硫酸等で除去する。第１電極用コンタクトホール７１はドレイン領域９を露出させ、第２電極用コンタクトホール７３はウェル領域７とソース領域６１を同時に露出させるようにコンタクトホールを開ける。

【0082】

この後、コンタクトホールに第１電極１１と第２電極１３を形成する。電極材料としてはメタル配線が一般的である。メタル材料としてはＴｉ、Ｎｉ、Ｍｏのいずれでもよい。また、Ｔｉ／Ｎｉ／Ｍｏなどの積層メタルでもよい。例えば、Ｔｉの場合では、スパッタ法でＴｉを堆積してレジストマスクによる選択エッチングを行えば、図９Ａ、９Ｂに示す本実施形態に係る半導体装置１４０が完成する。

【0083】

［第３実施形態の効果］
以上、詳細に説明したように、本実施形態に係る半導体装置１４０は、ウェル領域７に接して形成されたソース領域６１と、ドリフト領域３とウェル領域７とソース領域６１に接して基板１の深さ方向に形成されたゲート溝９１と、ゲート溝９１の内面に形成されたゲート絶縁膜６３と、ゲート絶縁膜６３に接してゲート溝９１の内部に形成された第４電極６５をさらに備えている。これにより、半導体装置１４０をトランジスタとして動作させることができるので、高耐圧のトランジスタを実現することができる。また、ゲート溝９１に第４電極６５を形成したことにより、単位面積当たりの抵抗を容易に低減することができる。

【0084】

［第４実施形態］
以下、本発明を適用した第４実施形態について図面を参照して説明する。図面の記載において同一部分には同一符号を付して説明を省略する。

【0085】

［半導体装置の構造］
図１１Ａは、本実施形態に係る半導体装置の構造を示す断面図であり、図１１Ｂは上面図である。図１１Ａ、１１Ｂに示すように、本実施形態に係る半導体装置１５０では、コラム領域５をドリフト領域３の上部に形成したことが第３実施形態と相違している。ただし、図１１Ｂでは、層間絶縁膜１７とゲート絶縁膜６３を省略している。

【0086】

尚、本実施形態に係る半導体装置１５０でも、第１電極１１と第２電極１３との間に電圧を印加したときに電界集中する箇所がドリフト領域３とコラム領域５の界面となる距離に、面間距離Ｌを設定している。また、本実施形態に係る半導体装置１５０の基本的な動作と効果は、第３実施形態と同様なので説明を省略する。
［半導体装置の製造方法］
次に、図１２Ａ、１２Ｂを参照して、本実施形態に係る半導体装置１５０の製造方法の一例を説明する。ただし、第１～第３実施形態で説明した製造方法と相違する工程のみを説明し、第１～第３実施形態と同一の工程については詳細な説明を省略する。

【0087】

まず、第１実施形態の図４Ａと同様のプロセスを行って、基板１上に形成した酸化シリコンのマスク材４１をパターニングして、コラム領域５を形成する領域を露出させる。

【0088】

次に、図１２Ａに示すように、マスク材４１をマスクとして基板１にＰ型の不純物を選択的に添加するイオン注入を行ってコラム領域５を形成する。Ｐ型不純物としてはアルミニウムを用いることができる。注入方法はボックス注入で基板１の表面から０．５μｍの深さ範囲に均一濃度のアルミニウムを注入する。例えば、不純物濃度を２×１０^１７／ｃｍ^３として注入する。尚、半導体素子の用途に合わせて、必要な耐圧やオン抵抗によって、深さと濃度を変えてもよい。アルミニウムを注入する際には、基板１を加熱した状態で注入することもできる。加熱注入することによって、注入領域に結晶欠陥が生じることを抑制できる。注入後にマスク材４１を除去する。除去方法としてはフッ酸を用いたウェットエッチングが好適である。

【0089】

次に、図１２Ｂに示すように、基板１とコラム領域５の上に形成されたマスク材（図示せず）をパターニングして、ドリフト領域３を形成する領域を露出させる。そして、マスク材をマスクとして基板１にＮ型の不純物を選択的に添加するイオン注入を行ってドリフト領域３を形成する。Ｎ型不純物としては窒素を用いることができる。注入方法はボックス注入で基板１の表面から１．５μｍまでの深さ範囲に均一濃度の窒素を注入する。例えば、不純物濃度は１×１０^１７／ｃｍ^３として注入する。尚、半導体素子の用途に合わせて濃度を変えてもよい。

【0090】

この後、第１実施形態の図４Ｄ、第２実施形態の図７Ａ及び第３実施形態の図１０Ａ－図１０Ｃと同様のプロセスを行うことによって、図１１Ａ、１１Ｂに示す本実施形態に係る半導体装置１５０が完成する。

【0091】

［第４実施形態の効果］
以上、詳細に説明したように、本実施形態に係る半導体装置１５０では、コラム領域５をドリフト領域３の上部に形成する。これにより、第３実施形態と同様に、半導体装置１５０をトランジスタとして動作させることができるので、高耐圧のトランジスタを実現することができる。

【0092】

なお、上述の実施形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計などに応じて種々の変更が可能であることは勿論である。

【符号の説明】

【0093】

１ 基板
３ ドリフト領域
５ コラム領域
７ ウェル領域
９ ドレイン領域
１１ 第１電極
１３ 第２電極
１５ 第３電極
１７ 層間絶縁膜
２１ 外周面
２３ 第１側面
２５ 第２側面
４１ マスク材
５１、８１ 電極
６１ ソース領域
６３ ゲート絶縁膜
６５ 第４電極
６７ 第５電極
９１ ゲート溝
７１ 第１電極用コンタクトホール
７３ 第２電極用コンタクトホール
１００、１１０、１２０、１３０、１４０、１５０ 半導体装置
Ｌ 面間距離

【図1A】

【図1B】

【図1C】

【図2】

【図3】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】

【図4F】

【図4G】

【図5】

【図6A】

【図6B】

【図7A】

【図7B】

【図7C】

【図8】

【図9A】

【図9B】

【図10A】

【図10B】

【図10C】

【図11A】

【図11B】

【図12A】

【図12B】