特開 2024-140606 チップ部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024140606

(43)【公開日】2024-10-10

(54)【発明の名称】チップ部品

(51)【国際特許分類】

   H01C 1/14 20060101AFI20241003BHJP

   H01C 7/00 20060101ALI20241003BHJP

【ＦＩ】

H01C1/14 F

H01C7/00 110

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023051812

(22)【出願日】2023-03-28

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110002310

【氏名又は名称】弁理士法人あい特許事務所

(72)【発明者】

【氏名】下市 拓真

(72)【発明者】

【氏名】岡田 博行

(72)【発明者】

【氏名】金森 アヌーシュ

【テーマコード（参考）】

5E028

5E033

【Ｆターム（参考）】

5E028AA02

5E028BB01

5E028CA01

5E033BB02

5E033BD11

5E033BH02

(57)【要約】

【課題】抵抗体間の寄生容量を抑制し、インピーダンス値の変動を低減できるチップ部品を提供する。
【解決手段】主面を有する基板と、主面に形成され、互いに離れた第１外部端子および第２外部端子と、主面に形成され、第１外部端子および第２外部端子に電気的に接続された抵抗回路部８とを含み、抵抗回路部８は、基板上に間隔を空けて配列された複数の抵抗単位ｒＡ～ｒＧと、複数の抵抗単位ｒＡ～ｒＧの少なくとも１つと第１外部端子とを切り離し可能に接続する第１ヒューズＦ１と、複数の抵抗単位ｒＡ～ｒＧの少なくとも１つと第２外部端子とを切り離し可能に接続する第２ヒューズＦ２とを含む、チップ部品を提供する。
【選択図】図６

【特許請求の範囲】

【請求項1】

主面を有する基板と、
前記主面に形成され、互いに離れた第１外部端子および第２外部端子と、
前記主面に形成され、前記第１外部端子および前記第２外部端子に電気的に接続された抵抗回路部とを含み、
前記抵抗回路部は、
前記基板上に間隔を空けて配列された複数の抵抗単位と、
前記複数の抵抗単位の少なくとも１つと前記第１外部端子とを切り離し可能に接続する第１ヒューズと、
前記複数の抵抗単位の少なくとも１つと前記第２外部端子とを切り離し可能に接続する第２ヒューズとを含む、チップ部品。

【請求項2】

前記複数の抵抗単位は、第１方向において互いに間隔を空けて配列されており、
前記第１ヒューズは、前記第１方向に交差する第２方向における前記複数の抵抗単位の一方側周縁において、前記第１方向に沿って直線状に配列され、
前記第２ヒューズは、前記第２方向における前記複数の抵抗単位の他方側周縁において、前記第１方向に沿って直線状に配列されている、請求項１に記載のチップ部品。

【請求項3】

前記複数の抵抗単位は、前記第１ヒューズおよび前記第２ヒューズを介さずに前記第１外部端子および前記第２外部端子に常時接続され、前記複数の抵抗単位の基準抵抗を提供する第１抵抗単位と、前記第１ヒューズおよび前記第２ヒューズに接続されたトリミング対象の複数の第２抵抗単位とを含み、
前記複数の第２抵抗単位における前記第１ヒューズのトリミング数と、前記第２ヒューズのトリミング数とが互いに異なっている、請求項２に記載のチップ部品。

【請求項4】

前記複数の第２抵抗単位の少なくとも１つの第２抵抗単位における前記第１ヒューズが全てトリミングされ、前記少なくとも１つの第２抵抗単位における前記第２ヒューズがトリミングされずに残っている、請求項３に記載のチップ部品。

【請求項5】

前記第１抵抗単位の前記第１方向における長さが、４０μｍ以上３００μｍ以下である、請求項３に記載のチップ部品。

【請求項6】

前記第１抵抗単位の前記第２方向における長さが、３００μｍ以下である、請求項３に記載のチップ部品。

【請求項7】

前記基板上に形成された抵抗膜と、前記抵抗膜上に形成された第１導電膜とを含む積層膜を含み、
前記第１導電膜は、前記第１外部端子に電気的に接続された第１配線膜と、前記第１配線膜とは物理的に分離されて形成され、前記第２外部端子に電気的に接続された第２配線膜とを含み、
前記抵抗単位は、前記第１配線膜と前記第２配線膜との間の領域において、前記第１導電膜が積層されていない前記抵抗膜の部分により形成されている、請求項２～６のいずれか一項に記載のチップ部品。

【請求項8】

前記基板は、シリコン基板である、請求項１～６のいずれか一項に記載のチップ部品。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、チップ部品に関する。

【背景技術】

【0002】

たとえば、特許文献１は、チップ抵抗器を開示している。チップ抵抗器は、基板と、基板上に形成された抵抗回路網とを含む。抵抗回路網は、マトリクス状に配列された等しい抵抗値を有する多数個の抵抗体を含む。抵抗体の１個または複数個が電気的に接続されて、複数種類の抵抗単位体とされている。複数種類の抵抗単位体は、接続用導体膜およびヒューズ膜を用いて所定の態様で接続されている。ヒューズ膜を選択的に溶断することにより、抵抗単位体が抵抗回路網に電気的に組み込まれたり、抵抗回路網から電気的に分離でき、抵抗回路網の抵抗値を要求される抵抗値にしたりすることができる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１３－１５３１２９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本開示の一実施形態は、抵抗体間の寄生容量を抑制し、インピーダンス値の変動を低減できるチップ部品を提供する。

【課題を解決するための手段】

【0005】

本開示の一実施形態に係るチップ部品は、主面を有する基板と、前記主面に形成され、互いに離れた第１外部端子および第２外部端子と、前記主面に形成され、前記第１外部端子および前記第２外部端子に電気的に接続された抵抗回路部とを含み、前記抵抗回路部は、前記基板上に間隔を空けて配列された複数の抵抗単位と、前記複数の抵抗単位の少なくとも１つと前記第１外部端子とを切り離し可能に接続する第１ヒューズと、前記複数の抵抗単位の少なくとも１つと前記第２外部端子とを切り離し可能に接続する第２ヒューズとを含む。

【発明の効果】

【0006】

本開示の一実施形態に係るチップ部品によれば、抵抗体間の寄生容量を抑制でき、インピーダンス値の変動を低減することができる。

【図面の簡単な説明】

【0007】

【図1】図１は、本開示の一実施形態に係るチップ部品の回路図である。

【図2】図２は、本開示の一実施形態に係るチップ部品の模式的な斜視図である。

【図3】図３は、本開示の一実施形態に係るチップ部品が回路基板に搭載された状態を示す側面図である。

【図4】図４は、本開示の一実施形態に係るチップ部品の模式的な断面図である。

【図5】図５は、本開示の一実施形態に係るチップ部品の模式的な平面図である。

【図6】図６は、図５の抵抗回路部を拡大して示す平面図である。

【図7】図７は、ヒューズの溶断状態を示すチップ部品の模式的な断面図である。

【図8】図８は、ヒューズの溶断後の抵抗回路部（第１形態）の状態を示す図である。

【図9】図９は、ヒューズの溶断後の抵抗回路部（第２形態）の状態を示す図である。

【図10】図１０は、図６の抵抗回路部の回路構成を説明するための図である。

【図11】図１１は、電気信号の周波数と抵抗回路部のインピーダンスとの関係を示すグラフである。

【図12】図１２は、電気信号の周波数と抵抗回路部のインピーダンスとの関係を示すグラフである。

【発明を実施するための形態】

【0008】

以下では、本開示の実施形態を、添付図面を参照して詳細に説明する。

【0009】

図１は、本開示の一実施形態に係るチップ部品１の回路図である。

【0010】

チップ部品１は、抵抗素子Ｒを基板４（図２および図３参照）上に有するチップ部品である。この形態では、チップ部品１は、第１外部端子２と第２外部端子３との間に接続された抵抗素子Ｒを１つ備える構成であるが、たとえば、直列もしくは並列に接続された複数の抵抗素子Ｒを備えていてもよい。チップ部品１は、必要により、抵抗素子Ｒに加えて、抵抗素子Ｒに電気的に接続されたインダクタンスＬ、キャパシタＣ、ダイオードＤｉ、トランジスタＴｒ等を基板４上に備えていてもよい。

【0011】

図２は、本開示の一実施形態に係るチップ部品１の模式的な斜視図である。図３は、本開示の一実施形態に係るチップ部品１が回路基板９に搭載された状態を示す側面図である。

【0012】

図２を参照して、チップ部品１は、直方体形状を有している。チップ部品１の平面形状は、長方形および正方形のどちらでもよい。この形態では、チップ部品１の平面形状は、長方形状である。

【0013】

チップ部品１は、基板４を有している。基板４は、略直方体形状（チップ形状）を有している。図２における基板４の上面は、素子形成面５である。素子形成面５は、基板４において回路素子（この形態では、抵抗素子Ｒ）が形成された表面である。素子形成面５は、第１主面と称されてもよい。基板４の厚さ方向において素子形成面５とは反対側の面は、裏面６である。素子形成面５と裏面６とは、略同寸法かつ同形状であり、互いに平行である。裏面６は、第２主面と称されてもよい。

【0014】

基板４は、シリコン基板に代表される半導体基板であってもよいし、ガラス基板やセラミック基板等の絶縁性基板であってもよいし、樹脂フィルムであってもよい。この形態では、基板４は、ノンドープのシリコン基板である。

【0015】

基板４は、素子形成面５および裏面６以外の表面として、複数の側面７Ａ～７Ｄを有している。当該複数の側面７Ａ～７Ｄは、素子形成面５および裏面６のそれぞれに交差して延び、素子形成面５および裏面６の間を繋いでいる。この形態では、基板４の４つの側面７Ａ～７Ｄは、基板４の一方の短辺を含む側面から時計回りに順に、第１側面７Ａ、第２側面７Ｂ、第３側面７Ｃおよび第４側面７Ｄであってもよい。

【0016】

チップ部品１は、基板４上に形成された第１外部端子２と、第２外部端子３と、抵抗回路部８とを備えている。

【0017】

基板４上において、第１外部端子２は基板４の一方の短辺側に形成され、第２外部端子３は、基板４上の他方の短辺側に形成されている。抵抗回路部８は、基板４上の第１外部端子２と第２外部端子３とで挟まれた中央領域に設けられている。そして、抵抗回路部８の一端側は第１外部端子２に電気的に接続されており、抵抗回路部８の他端側は第２外部端子３に電気的に接続されている。

【0018】

第１外部端子２および第２外部端子３は、それぞれ、外部接続電極として機能する。チップ部品１が回路基板９に搭載された状態においては、図３に示すように、第１外部端子２および第２外部端子３が、それぞれ、回路基板９の回路（図示せず）と半田１０により電気的かつ機械的に接続される。なお、外部接続電極として機能する第１外部端子２および第２外部端子３は、半田濡れ性の向上および信頼性の向上のために、金（Ａｕ）で形成するか、または表面に金メッキを施すことが望ましい。

【0019】

図４は、本開示の一実施形態に係るチップ部品１の模式的な断面図である。

【0020】

図４を参照して、チップ部品１は、基板４と、基板絶縁層１１と、素子積層部１２と、表面絶縁層１３と、保護層１４とを含む。

【0021】

基板絶縁層１１は、基板４と素子積層部１２との間を電気的に分離する。基板４が絶縁性基板（たとえば、ガラス基板、セラミック基板等）や樹脂フィルムの場合には、基板絶縁層１１が省略され、素子積層部１２が基板４上に直接的に形成されてもよい。基板絶縁層１１は、基板絶縁膜と称されてもよい。

【0022】

基板絶縁層１１は、基板４の素子形成面５の全体に形成されている。基板絶縁層１１の外周縁は、基板４の４つの側面７Ａ～７Ｄに面一である。これにより、基板４の４つの側面７Ａ～７Ｄは、基板絶縁層１１に被覆されておらず側方に露出している。図４では、第１側面７Ａおよび第３側面７Ｃのみが示されている。

【0023】

基板絶縁層１１は、たとえば、酸化シリコン膜（ＳｉＯ_２）、窒化シリコン膜（ＳｉＮ）等により形成されている。この形態では、基板絶縁層１１は、酸化シリコン膜である。基板絶縁層１１の厚さは、たとえば、１μｍ以上５μｍ以下であってもよい。

【0024】

素子積層部１２は、複数の導電膜および絶縁膜の積層構造により形成されていてもよい。この形態では、素子積層部１２は、基板４に近い側から順に、抵抗膜１５、第１導電膜１６および第２導電膜１７を含む。抵抗膜１５、第１導電膜１６および第２導電膜１７の平面パターンは、特に制限されず、チップ部品１に搭載される抵抗素子Ｒの設計パターンに倣って適宜変更できる。

【0025】

抵抗膜１５は、素子積層部１２の最下層である。この形態では、抵抗膜１５は、基板絶縁層１１上に形成されている。抵抗膜１５は、たとえば、ＴｉＮ（窒化チタン）、ＴｉＯＮ（酸化窒化チタン）、ＴｉＳｉＯＮ等であってもよい。抵抗膜１５の厚さは、たとえば、１００Å以上１０００Å以下であってもよい。

【0026】

第１導電膜１６は、抵抗膜１５上に形成されている。第１導電膜１６は、たとえば、Ａｌ（アルミニウム）、ＡｌとＣｕ（銅）との合金（ＡｌＣｕ合金）等であってもよい。第１導電膜１６の厚さは、たとえば、６０００Å以上１００００Å以下であってもよい。第１導電膜１６は、抵抗膜１５上に、所定スペースＳを空けて積層されていて、抵抗膜１５に接している。

【0027】

抵抗膜１５における所定スペースＳを有する領域が、一定の抵抗値を有する抵抗素子Ｒを形成している。一方、抵抗膜１５において第１導電膜１６が積層された領域では、抵抗膜１５よりも低抵抗な第１導電膜１６が抵抗膜１５に接しており、抵抗膜１５に比べて優先的に電流が流れる配線層１８が第１導電膜１６により形成されている。

【0028】

第１導電膜１６は、抵抗素子Ｒに関連する配線層１８として、たとえば、第１外部端子２に電気的に接続された第１配線膜１９と、第１配線膜１９とは物理的に分離されて形成され、第２外部端子３に電気的に接続された第２配線膜２０とを含んでいてもよい。したがって、抵抗素子Ｒは、第１配線膜１９と第２配線膜２０との間の領域において、第１導電膜１６が積層されていない抵抗膜１５の部分により形成されている。

【0029】

第２導電膜１７は、第１導電膜１６上に形成されている。第２導電膜１７は、たとえば、Ａｌ（アルミニウム）、ＡｌとＣｕ（銅）との合金（ＡｌＣｕ合金）等であってもよい。第２導電膜１７の厚さは、たとえば、６０００Å以上１００００Å以下であってもよい。第２導電膜１７の一部は、図示しない絶縁膜を介して第１導電膜１６に接続されていてもよい。

【0030】

表面絶縁層１３は、基板４の素子形成面５の全体および側面７Ａ～７Ｄの全体に形成されている。表面絶縁層１３は、素子積層部１２上に形成され、素子積層部１２を被覆している。表面絶縁層１３は、たとえば、窒化シリコン膜（ＳｉＮ）膜等により形成されている。表面絶縁層１３の厚さは、たとえば、１００００Å以上１５０００Å以下であってもよい。

【0031】

保護層１４は、基板４の素子形成面５の全体に形成されている。保護層１４の外周縁は、基板４の４つの側面７Ａ～７Ｄにほぼ面一である。保護層１４では、平面視で４つの側面７Ａ～７Ｄと一致する部分が、側方（外側）に張り出した円弧状の張出部となっている。保護層１４は、表面絶縁層１３上に形成されている。保護層１４は、たとえば、ポリイミド等の樹脂により形成されている。保護層１４の厚さは、たとえば、３μｍ以上１０μｍ以下であってもよい。

【0032】

保護層１４には、第２導電膜１７の一部を第１パッド２１および第２パッド２２として露出させる第１開口２３および第２開口２４が形成されている。

【0033】

第１外部端子２および第２外部端子３は、それぞれ、第１開口２３および第２開口２４に配置されている。第１外部端子２は、第１開口２３内で第１パッド２１に接続され、第１パッド２１を介して第１配線膜１９に電気的に接続されている。第２外部端子３は、第２開口２４内で第２パッド２２に接続され、第２パッド２２を介して第２配線膜２０に電気的に接続されている。

【0034】

第１外部端子２および第２外部端子３は、基板４の素子形成面５上に形成されていて、保護層１４から部分的に露出されている。第１外部端子２および第２外部端子３のそれぞれは、たとえば、Ｎｉ（ニッケル）、Ｐｄ（パラジウム）およびＡｕ（金）をこの順番で素子形成面５上に積層することによって構成されている。図示は省略されるが、第１外部端子２および第２外部端子３は、たとえば、Ｃｕピラー、半田バンプ等の形態で形成されていてもよい。

【0035】

図５は、本開示の一実施形態に係るチップ部品１の模式的な平面図である。図６は、図５の抵抗回路部８を拡大して示す平面図である。図５および図６において、基板４の短辺方向が第１方向Ｘであり、基板４の長辺方向が第２方向Ｙであってもよい。第２方向Ｙは、第１外部端子２と第２外部端子３との対向方向であってもよい。

【0036】

図５を参照して、抵抗回路部８は、第１外部端子２と第２外部端子３との間に形成されている。

【0037】

図６を参照して、抵抗回路部８は、抵抗膜１５および第１導電膜１６の積層構造により形成されている。図６において、斜めハッチングで示された領域は、抵抗膜１５が選択的に残ることにより形成された抵抗素子Ｒである。図６において、白抜きの領域は、第１導電膜１６が露出した配線層１８（第１配線膜１９および第２配線膜２０）である。図６において、グレーで塗りつぶされた領域は、素子積層部１２が完全に除去されて基板絶縁層１１が露出した抵抗分離ライン２５である。

【0038】

抵抗素子Ｒは、抵抗回路部８において第１導電膜１６が選択的に取り除かれて抵抗膜１５が露出した部分により形成されている。抵抗素子Ｒは、複数の抵抗単位ｒに分離されている。この形態では、第２方向Ｙに沿って抵抗素子Ｒを横切る複数の抵抗分離ライン２５により、抵抗素子Ｒがストライプ状に分断され、複数の抵抗単位ｒに分離されている。複数の抵抗単位ｒは、第１方向Ｘに沿って互いに間隔を空けて配列されている。

【0039】

抵抗素子Ｒの第２方向Ｙの両側には第１ヒューズ群２６および第２ヒューズ群２７が形成されている。第１ヒューズ群２６は、抵抗素子Ｒの第１配線膜１９側に配置され、抵抗素子Ｒの近傍において第１方向Ｘに沿って形成されている。第２ヒューズ群２７は、抵抗素子Ｒの第２配線膜２０側に配置され、抵抗素子Ｒの近傍において第１方向Ｘに沿って形成されている。

【0040】

より具体的には、抵抗素子Ｒの複数の抵抗単位ｒは、基準抵抗単位ｒＡ、抵抗単位ｒＢ、抵抗単位ｒＣ、抵抗単位ｒＤ、抵抗単位ｒＥ、抵抗単位ｒＦおよび抵抗単位ｒＧを含む。複数の抵抗単位ｒＡ～ｒＧは、第１方向Ｘに沿って配列されている。隣り合う抵抗単位ｒＡ～ｒＧの間を抵抗分離ライン２５が第２方向Ｙに沿って横切り、隣り合う抵抗単位ｒＡ～ｒＧを電気的に分離している。

【0041】

各抵抗単位ｒＡ～ｒＧは、図４に示したように、第１導電膜１６が除去された抵抗膜１５における所定スペースＳを有する領域により形成されている。各抵抗単位ｒＡ～ｒＧは、この形態では、平面視で単一抵抗体により形成されている。単一抵抗体は、第１配線膜１９および第２配線膜２０の間において、第１導電膜１６の除去により露出した抵抗膜１５の領域が単一領域であると定義されてもよい。各抵抗単位ｒＡ～ｒＧは、独立して露出した単一の抵抗膜１５のみにより構成されていてもよい。この形態では、各抵抗単位ｒＡ～ｒＧは、平面視四角形状の単一抵抗体により構成されている。

【0042】

むろん、各抵抗単位ｒＡ～ｒＧは、第１配線膜１９および第２配線膜２０の間において、抵抗膜１５に複数の所定スペースＳが間隔を空けて複数配列されることにより、互いに直列的に接続された複数の抵抗体により形成されていてもよい。

【0043】

複数の抵抗単位ｒＡ～ｒＧは、たとえば、基準抵抗単位ｒＡ、抵抗単位ｒＢ、抵抗単位ｒＣ、抵抗単位ｒＤ、抵抗単位ｒＥ、抵抗単位ｒＦおよび抵抗単位ｒＧの順に、等比数列的に抵抗値が増加するパターンに設定されていてもよい。たとえば、基準抵抗単位ｒＡ、抵抗単位ｒＢ、抵抗単位ｒＣ、抵抗単位ｒＤ、抵抗単位ｒＥ、抵抗単位ｒＦおよび抵抗単位ｒＧの順に単一抵抗体の面積が小さくなるパターンが設定されていてもよい。

【0044】

この形態では、基準抵抗単位ｒＡの抵抗値が４０Ω（等比数列の初項）であり、抵抗単位ｒＢ、抵抗単位ｒＣ、抵抗単位ｒＤ、抵抗単位ｒＥ、抵抗単位ｒＦおよび抵抗単位ｒＧの抵抗値が、公比＝２の等比数列で設定されてもよい。具体的には、抵抗単位ｒＢの抵抗値が８０Ωであり、抵抗単位ｒＣの抵抗値が１６０Ωであり、抵抗単位ｒＤの抵抗値が３２０Ωであり、抵抗単位ｒＥの抵抗値が６４０Ωであり、抵抗単位ｒＦの抵抗値が１２８０Ωであり、抵抗単位ｒＧの抵抗値が２５６０Ωであってもよい。上記の数値はあくまでも複数の抵抗単位ｒＡ～ｒＧの抵抗値の一例にすぎず、複数の抵抗単位ｒＡ～ｒＧの抵抗値は、チップ部品１の仕様に応じて適宜変更することができる。

【0045】

なお、チップ部品１に搭載される複数の抵抗単位は、複数の抵抗単位ｒＡ～ｒＧの７個に限らない。たとえば、スペースに余裕があれば、抵抗単位ｒＨ、抵抗単位ｒＩ、抵抗単位ｒＪ・・・と追加することにより、複数の抵抗単位の総数を８個、９個、１０個・・・と増加することができる。抵抗単位の増加により、抵抗値の精度を向上させることができる。

【0046】

基準抵抗単位ｒＡは、後述する第１ヒューズＦ１および第２ヒューズＦ２を介さずに第１配線膜１９および第２配線膜２０に接続されている。これにより、基準抵抗単位ｒＡは、第１外部端子２および第２外部端子３（いずれも図５参照）に常時接続されており、抵抗素子Ｒの基準抵抗を提供している。基準抵抗単位ｒＡが第１配線膜１９および第２配線膜２０に挟まれた領域に配置されているため、第１ヒューズＦ１および第２ヒューズＦ２の溶断の有無に関わらず、第１配線膜１９と第２配線膜２０とを常時最短距離で接続することができる。

【0047】

基準抵抗単位ｒＡの第１方向Ｘにおける幅Ｗは、たとえば、４０μｍ以上３００μｍ以下であってもよい。また、基準抵抗単位ｒＡの第２方向Ｙにおける長さＬは、たとえば、３００μｍ以下であってもよい。

【0048】

複数の抵抗単位ｒＢ～ｒＧの第２方向Ｙの両側には、第１ヒューズ群２６および第２ヒューズ群２７が設けられている。

【0049】

第１ヒューズ群２６は、複数の第１ヒューズＦ１を含む。複数の第１ヒューズＦ１は、複数の抵抗単位ｒＢ～ｒＧを第１配線膜１９から電気的に分離するために溶断可能（トリミング可能）な配線膜である。各第１ヒューズＦ１は、抵抗膜１５および第１導電膜１６（図４参照）の積層構造により形成されている。各第１ヒューズＦ１は、配線層１８と同様に第１導電膜１６が再表面に露出した配線である。したがって、第１ヒューズＦ１が溶断されていない状態では、複数の抵抗単位ｒＢ～ｒＧは、第１ヒューズＦ１を介して第１配線膜１９に短絡された状態となっている。

【0050】

複数の第１ヒューズＦ１は、複数の抵抗単位ｒＢ～ｒＧの第２方向Ｙにおける一方側周縁（第１配線膜１９側の周縁）に沿って直線状に間隔を空けて配列されている。複数の第１ヒューズＦ１は、基準抵抗単位ｒＡ以外の複数の抵抗単位ｒＢ～ｒＧに対してそれぞれ、並列的に接続されている。各第１ヒューズＦ１により、複数の抵抗単位ｒＢ～ｒＧは互いに短絡された状態となっている。各第１ヒューズＦ１は、第１方向Ｘにおける複数の抵抗分離ライン２５の間において、複数の抵抗単位ｒＢ～ｒＧと第１配線膜１９とを繋ぐように第２方向Ｙに沿う直線形状に形成されている。

【0051】

第２ヒューズ群２７は、複数の第２ヒューズＦ２を含む。複数の第２ヒューズＦ２は、複数の抵抗単位ｒＢ～ｒＧを第２配線膜２０から電気的に分離するために溶断可能な配線膜である。各第２ヒューズＦ２は、抵抗膜１５および第１導電膜１６（図４参照）の積層構造により形成されている。各第２ヒューズＦ２は、配線層１８と同様に第１導電膜１６が再表面に露出した配線である。したがって、第２ヒューズＦ２が溶断されていない状態では、複数の抵抗単位ｒＢ～ｒＧは、第２ヒューズＦ２を介して第２配線膜２０に短絡された状態となっている。

【0052】

複数の第２ヒューズＦ２は、複数の抵抗単位ｒＢ～ｒＧの第２方向Ｙにおける他方側周縁（複数の第１ヒューズＦ１の反対側の周縁）に沿って直線状に間隔を空けて配列されている。複数の第２ヒューズＦ２は、基準抵抗単位ｒＡ以外の複数の抵抗単位ｒＢ～ｒＧに対してそれぞれ、並列的に接続されている。各第２ヒューズＦ２により、複数の抵抗単位ｒＢ～ｒＧは互いに短絡された状態となっている。各第２ヒューズＦ２は、第１方向Ｘにおける複数の抵抗分離ライン２５の間において、複数の抵抗単位ｒＢ～ｒＧと第２配線膜２０とを繋ぐように第２方向Ｙに沿う直線形状に形成されている。

【0053】

図７を参照して、チップ部品１では、第１ヒューズＦ１および第２ヒューズＦ２をレーザ光２８で選択的に溶断することにより、抵抗回路部８全体の抵抗値を、小さな抵抗値から大きな抵抗値まで広範囲の間で任意の抵抗値に設定することができる。

【0054】

たとえば、図８では、抵抗単位ｒＣ～ｒＧに接続された第１ヒューズＦ１および第２ヒューズＦ２の全てが溶断され、抵抗単位ｒＣ～ｒＧが抵抗回路部８から電気的に分離されている。一方、抵抗単位ｒＢに接続された第１ヒューズＦ１および第２ヒューズＦ２はいずれも溶断されていない。これにより、抵抗回路部８では、第１配線膜１９と第２配線膜２０との間に、基準抵抗単位ｒＡおよび抵抗単位ｒＢが並列的に接続された回路が形成される。第１ヒューズＦ１および第２ヒューズＦ２の溶断により電気的に分離された抵抗単位ｒＣ～ｒＧの第２方向Ｙにおける両側には、容量Ｃ１が形成される。溶断により生じたスペースを挟んで、抵抗単位ｒＣ～ｒＧと、第１配線膜１９および第２配線膜２０が対向するためである。

【0055】

一方、抵抗単位ｒＣ～ｒＧが抵抗回路部８から電気的に分離されている他の形態として、図９の形態が採用されてもよい。図９では、抵抗単位ｒＣ～ｒＧにおける第１ヒューズＦ１のトリミング数と、第２ヒューズＦ２のトリミング数とが互いに異なっている。この形態では、抵抗単位ｒＣ～ｒＧに接続された全ての第１ヒューズＦ１が溶断されており、抵抗単位ｒＣ～ｒＧに接続された第２ヒューズＦ２の一部が溶断されずに残っている。図９の形態であっても、抵抗単位ｒＣ～ｒＧが第２配線膜２０から分離されているので、抵抗単位ｒＣ～ｒＧが抵抗回路部８から電気的に分離されているという点では、図８の形態と同じである。一方、抵抗単位ｒＣ～ｒＧは第２ヒューズＦ２を介して第２配線膜２０に導通しているので、容量Ｃ１は、抵抗単位ｒＣ～ｒＧの第１配線膜１９側のみに選択的に形成されている。

【0056】

次に、図１０を参照して、抵抗回路部８の全体的な回路構成を説明する。図１０は、図６の抵抗回路部８の回路構成を説明するための図である。

【0057】

図１０において、容量Ｃ１は、前述の通り、ヒューズＦ１，Ｆ２の溶断により、抵抗単位ｒＢ～ｒＧと端子２，３（図８および図９では、第２配線膜２０および第１配線膜１９）との間に形成される容量である。

【0058】

寄生容量Ｃ２は、たとえば、抵抗膜１５の下地絶縁膜（この形態では、基板絶縁層１１）を介して抵抗膜１５と基板４との間に生じる寄生容量や、表面絶縁層１３を介して抵抗膜１５と第２導電膜１７との間に生じる寄生容量を含む。

【0059】

寄生容量Ｃ３は、たとえば、抵抗膜１５の下地絶縁膜（この形態では、基板絶縁層１１）および表面絶縁層１３を介して、複数の抵抗単位ｒＡ～ｒＧ間に生じる寄生容量を含む。

【0060】

抵抗Ｒｓは基板４の抵抗を含み、インダクタンスＬ１は、複数の抵抗単位ｒＡ～ｒＧの幅や長さに依存する寄生インダクタンスを含む。たとえば基準抵抗単位ｒＡの場合、図６の幅Ｗおよび長さＬを調節することにより、当該寄生インダクタンスＬ１を増減させることができる。たとえば、幅Ｗを増加させれば寄生インダクタンスＬ１を減少でき、長さＬを増加させれば寄生インダクタンスＬ１を増加することができる。

【0061】

チップ部品１は、たとえば、高周波デバイスに搭載されてもよい。高周波デバイスにチップ部品１が搭載される場合、チップ部品１に高周波の電気信号が流れる。そのため、高周波帯域でもチップ部品１のインピーダンスの変動幅を小さく抑える必要がある。

【0062】

そこで、チップ部品１によれば、抵抗単位ｒＢ～ｒＧの両側にヒューズＦ１，Ｆ２が設けられているため、ヒューズＦ１，Ｆ２の溶断により抵抗回路部８に生じる容量Ｃ１の寄生容量Ｃ０は、１／Ｃ０＝１／Ｃ１＋１／Ｃ１の式に基づき、Ｃ０＝Ｃ１／２となる。これに対し、ヒューズＦ１，Ｆ２のいずれか一方のみが溶断される場合、抵抗回路部８に生じる容量Ｃ１の寄生容量Ｃ０は、Ｃ０＝Ｃ１となる。つまり、両側のヒューズＦ１，Ｆ２の溶断により、寄生容量Ｃ０を半減することができる。その結果、チップ部品１のインピーダンスを高くすることができる。

【0063】

図１１および図１２は、電気信号の周波数と抵抗回路部８のインピーダンスとの関係を示すグラフである。図１１および図１２において、横軸は、チップ部品１に流れる電気信号の周波数［Ｈｚ］を示し、縦軸は、チップ部品１のインピーダンス［Ω］を示している。

【0064】

図１１および図１２において、実線がテストパターン１（ＴＥＧ１）の結果であり、破線がテストパターン２（ＴＥＧ２）の結果であり、一点鎖線がテストパターン３（ＴＥＧ３）の結果である。ＴＥＧ１でのトリミング対象は抵抗単位ｒＣ～ｒＧのヒューズＦ１，Ｆ２であり、ＴＥＧ２でのトリミング対象は抵抗単位ｒＤ～ｒＦのヒューズＦ１，Ｆ２であり、ＴＥＧ３でのトリミング対象は抵抗単位ｒＢ，ｒＥのヒューズＦ１，Ｆ２である。

【0065】

図１１と図１２の違いは、図１１がＴＥＧ１～３の両側のヒューズＦ１，Ｆ２を溶断した条件での結果を示し、図１２が、ＴＥＧ１～３の第２ヒューズＦ２を溶断し、第１ヒューズＦ１を残す条件での結果を示す。

【0066】

図１１および図１２を参照して、ＴＥＧ１～３のいずれにおいても、両側のヒューズＦ１，Ｆ２を溶断した条件の方が、周波数が高い帯域においても高いインピーダンスを維持できることが分かる。

【0067】

図１１の結果により、高周波帯域におけるインピーダンスの変動を低減できているが、さらに対策を施すことにより、インピーダンスのさらなる安定化を図ることができる。たとえば、図９に示したように、抵抗単位ｒＢ～ｒＧに接続された第２ヒューズＦ２の一部を残す対策を採用できる。これにより、寄生容量Ｃ０を若干増加させることができるので、図１１に矢印２９で示したように、インピーダンスを全体的に低くシフトさせることができる。したがって、チップ部品１は、高周波電気信号が流れる光トランシーバの構成部品として好適に使用することができる。したがって、チップ部品１は、高周波電気信号が流れる回路等の構成部品として好適に使用することができる。

【0068】

本開示の実施形態について説明したが、本開示は他の形態で実施することもできる。

【0069】

以上、本開示の実施形態は、すべての点において例示であり限定的に解釈されるべきではなく、すべての点において変更が含まれることが意図される。

【0070】

この明細書および図面の記載から以下に付記する特徴が抽出され得る。以下、括弧内の英数字は前述の実施形態における対応構成要素等を表すが、各付記（Clause）の範囲を実施形態に限定する趣旨ではない。

【0071】

［付記１－１］
主面（５）を有する基板（４）と、
前記主面（５）に形成され、互いに離れた第１外部端子（２）および第２外部端子（３）と、
前記主面（５）に形成され、前記第１外部端子（２）および前記第２外部端子（３）に電気的に接続された抵抗回路部（８）とを含み、
前記抵抗回路部（８）は、
前記基板（４）上に間隔を空けて配列された複数の抵抗単位（ｒＡ～ｒＧ）と、
前記複数の抵抗単位（ｒＢ～ｒＧ）の少なくとも１つと前記第１外部端子（２）とを切り離し可能に接続する第１ヒューズ（Ｆ１）と、
前記複数の抵抗単位（ｒＢ～ｒＧ）の少なくとも１つと前記第２外部端子（３）とを切り離し可能に接続する第２ヒューズ（Ｆ２）とを含む、チップ部品（１）。

【0072】

［付記１－２］
前記複数の抵抗単位（ｒＡ～ｒＧ）は、第１方向（Ｘ）において互いに間隔を空けて配列されており、
前記第１ヒューズ（Ｆ１）は、前記第１方向（Ｘ）に交差する第２方向（Ｙ）における前記複数の抵抗単位（ｒＢ～ｒＧ）の一方側周縁において、前記第１方向（Ｘ）に沿って直線状に配列され、
前記第２ヒューズ（Ｆ２）は、前記第２方向（Ｙ）における前記複数の抵抗単位（ｒＢ～ｒＧ）の他方側周縁において、前記第１方向（Ｘ）に沿って直線状に配列されている、付記１－１に記載のチップ部品（１）。

【0073】

［付記１－３］
前記複数の抵抗単位（ｒＡ～ｒＧ）は、前記第１ヒューズ（Ｆ１）および前記第２ヒューズ（Ｆ２）を介さずに前記第１外部端子（２）および前記第２外部端子（３）に常時接続され、前記複数の抵抗単位（ｒＡ～ｒＧ）の基準抵抗を提供する第１抵抗単位（ｒＡ）と、前記第１ヒューズ（Ｆ１）および前記第２ヒューズ（Ｆ２）に接続されたトリミング対象の複数の第２抵抗単位（ｒＢ～ｒＧ）とを含み、
前記複数の第２抵抗単位（ｒＢ～ｒＧ）における前記第１ヒューズ（Ｆ１）のトリミング数と、前記第２ヒューズ（Ｆ２）のトリミング数とが互いに異なっている、付記１－２に記載のチップ部品（１）。

【0074】

［付記１－４］
前記複数の第２抵抗単位（ｒＢ～ｒＧ）の少なくとも１つの第２抵抗単位（ｒＢ～ｒＧ）における前記第１ヒューズ（Ｆ１）が全てトリミングされ、前記少なくとも１つの第２抵抗単位（ｒＢ～ｒＧ）における前記第２ヒューズ（Ｆ２）がトリミングされずに残っている、付記１－３に記載のチップ部品（１）。

【0075】

［付記１－５］
前記第１抵抗単位（ｒＡ）の前記第１方向（Ｘ）における長さ（Ｗ）が、４０μｍ以上３００μｍ以下である、付記１－３または付記１－４に記載のチップ部品（１）。

【0076】

［付記１－６］
前記第１抵抗単位（ｒＡ）の前記第２方向（Ｙ）における長さ（Ｌ）が、３００μｍ以下である、付記１－３～付記１－５のいずれか一項に記載のチップ部品（１）。

【0077】

［付記１－７］
前記基板（４）上に形成された抵抗膜（１５）と、前記抵抗膜（１５）上に形成された第１導電膜（１６）とを含む積層膜（１２）を含み、
前記第１導電膜（１６）は、前記第１外部端子（２）に電気的に接続された第１配線膜（１９）と、前記第１配線膜（１９）とは物理的に分離されて形成され、前記第２外部端子（３）に電気的に接続された第２配線膜（２０）とを含み、
前記抵抗単位（ｒＡ～ｒＧ）は、前記第１配線膜（１９）と前記第２配線膜（２０）との間の領域において、前記第１導電膜（１６）が積層されていない前記抵抗膜（１５）の部分（Ｓ）により形成されている、付記１－２～付記１－６のいずれか一項に記載のチップ部品（１）。

【0078】

［付記１－８］
前記基板（４）は、シリコン基板（４）である、付記１－１～付記１－７のいずれか一項に記載のチップ部品（１）。

【符号の説明】

【0079】

１ ：チップ部品
２ ：第１外部端子
３ ：第２外部端子
４ ：基板
５ ：素子形成面
６ ：裏面
７Ａ ：第１側面
７Ｂ ：第２側面
７Ｃ ：第３側面
７Ｄ ：第４側面
８ ：抵抗回路部
９ ：回路基板
１０ ：半田
１１ ：基板絶縁層
１２ ：素子積層部
１３ ：表面絶縁層
１４ ：保護層
１５ ：抵抗膜
１６ ：第１導電膜
１７ ：第２導電膜
１８ ：配線層
１９ ：第１配線膜
２０ ：第２配線膜
２１ ：第１パッド
２２ ：第２パッド
２３ ：第１開口
２４ ：第２開口
２５ ：抵抗分離ライン
２６ ：第１ヒューズ群
２７ ：第２ヒューズ群
２８ ：レーザ光
２９ ：矢印
Ｆ１ ：第１ヒューズ
Ｆ２ ：第２ヒューズ
Ｓ ：所定スペース
Ｘ ：第１方向
Ｙ ：第２方向
ｒ ：抵抗単位
ｒＡ ：基準抵抗単位
ｒＢ ：抵抗単位
ｒＣ ：抵抗単位
ｒＤ ：抵抗単位
ｒＥ ：抵抗単位
ｒＦ ：抵抗単位
ｒＧ ：抵抗単位

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】