知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024140968
(43)【公開日】2024-10-10
(54)【発明の名称】チャージポンプ回路およびモータドライバ回路
(51)【国際特許分類】
H02M 3/07 20060101AFI20241003BHJP
H02M 7/48 20070101ALI20241003BHJP
【ＦＩ】
H02M3/07
H02M7/48 Z
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2023052367
(22)【出願日】2023-03-28
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】菅本 裕樹
(72)【発明者】
【氏名】保地 滉介
(72)【発明者】
【氏名】木村 鈴之助
【テーマコード（参考）】
5H730
5H770
【Ｆターム（参考）】
5H730AS01
5H730AS04
5H730AS13
5H730BB02
5H730DD04
5H730FG01
5H770BA01
5H770DA01
5H770DA03
5H770DA41
5H770DA44
5H770FA01
5H770GA07
(57)【要約】
【課題】チャージポンプ回路のフライングキャパシタに要求される耐圧を下げる。
【解決手段】ドライバ回路３２０は、クロック信号ＣＬＫと同期して、相補的な第１パルス信号Ｖｐ１および第２パルス信号Ｖｐ２を生成し、第１フライングキャパシタＣｆ１および第２フライングキャパシタＣｆ２に印加する。第１パルス信号Ｖｐ１および第２パルス信号Ｖｐ２のハイレベルは、第１電圧Ｖ１であり、それらのローレベルは、第１電圧Ｖ１よりも所定電圧幅ΔＶ低く、０Ｖより高い第２電圧Ｖ２である。
【選択図】図１
【解決手段】ドライバ回路３２０は、クロック信号ＣＬＫと同期して、相補的な第１パルス信号Ｖｐ１および第２パルス信号Ｖｐ２を生成し、第１フライングキャパシタＣｆ１および第２フライングキャパシタＣｆ２に印加する。第１パルス信号Ｖｐ１および第２パルス信号Ｖｐ２のハイレベルは、第１電圧Ｖ１であり、それらのローレベルは、第１電圧Ｖ１よりも所定電圧幅ΔＶ低く、０Ｖより高い第２電圧Ｖ２である。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１電圧を受ける入力ラインと、
出力ラインと、
第１端および第２端を有する第１フライングキャパシタと、
第１端および第２端を有する第２フライングキャパシタと、
第１電極が前記出力ラインと接続され、第２電極が前記第１フライングキャパシタの前記第２端と接続され、制御電極が前記第２フライングキャパシタの前記第２端と接続された第１トランジスタと、
第１電極が前記出力ラインと接続され、第２電極が前記第２フライングキャパシタの前記第２端と接続され、制御電極が前記第１フライングキャパシタの前記第２端と接続された第２トランジスタと、
第１電極が前記入力ラインと接続され、第２電極が前記第１フライングキャパシタの前記第２端と接続され、制御電極が前記第２フライングキャパシタの前記第２端と接続された第３トランジスタと、
第１電極が前記入力ラインと接続され、第２電極が前記第２フライングキャパシタの前記第２端と接続され、制御電極が前記第１フライングキャパシタの前記第２端と接続された第４トランジスタと、
クロック信号と同期して前記第１フライングキャパシタの前記第１端に、前記第１電圧をハイ、前記第１電圧よりも所定電圧幅低い第２電圧をローとする第１パルス電圧を印加するとともに、前記第２フライングキャパシタの前記第１端に、前記第１電圧をハイ、前記第２電圧をローとし、前記第１パルス電圧と逆相の第２パルス電圧を印加するドライバ回路と、
を備え、ひとつの半導体基板に集積化された、チャージポンプ回路。
出力ラインと、
第１端および第２端を有する第１フライングキャパシタと、
第１端および第２端を有する第２フライングキャパシタと、
第１電極が前記出力ラインと接続され、第２電極が前記第１フライングキャパシタの前記第２端と接続され、制御電極が前記第２フライングキャパシタの前記第２端と接続された第１トランジスタと、
第１電極が前記出力ラインと接続され、第２電極が前記第２フライングキャパシタの前記第２端と接続され、制御電極が前記第１フライングキャパシタの前記第２端と接続された第２トランジスタと、
第１電極が前記入力ラインと接続され、第２電極が前記第１フライングキャパシタの前記第２端と接続され、制御電極が前記第２フライングキャパシタの前記第２端と接続された第３トランジスタと、
第１電極が前記入力ラインと接続され、第２電極が前記第２フライングキャパシタの前記第２端と接続され、制御電極が前記第１フライングキャパシタの前記第２端と接続された第４トランジスタと、
クロック信号と同期して前記第１フライングキャパシタの前記第１端に、前記第１電圧をハイ、前記第１電圧よりも所定電圧幅低い第２電圧をローとする第１パルス電圧を印加するとともに、前記第２フライングキャパシタの前記第１端に、前記第１電圧をハイ、前記第２電圧をローとし、前記第１パルス電圧と逆相の第２パルス電圧を印加するドライバ回路と、
を備え、ひとつの半導体基板に集積化された、チャージポンプ回路。
【請求項2】
前記ドライバ回路は、
前記第１電圧よりも前記所定電圧幅低い第２電圧を生成する電圧源と、
上側電源端子が前記入力ラインと接続され、下側電源端子が前記電圧源の出力と接続される第１インバータと、
上側電源端子が前記入力ラインと接続され、下側電源端子が前記電圧源の出力と接続される第２インバータと、
を含む、請求項１に記載のチャージポンプ回路。
前記第１電圧よりも前記所定電圧幅低い第２電圧を生成する電圧源と、
上側電源端子が前記入力ラインと接続され、下側電源端子が前記電圧源の出力と接続される第１インバータと、
上側電源端子が前記入力ラインと接続され、下側電源端子が前記電圧源の出力と接続される第２インバータと、
を含む、請求項１に記載のチャージポンプ回路。
【請求項3】
前記電圧源は、
出力ノードと、
前記入力ラインと前記出力ノードの間に設けられたツェナーダイオードと、
を含む、請求項２に記載のチャージポンプ回路。
出力ノードと、
前記入力ラインと前記出力ノードの間に設けられたツェナーダイオードと、
を含む、請求項２に記載のチャージポンプ回路。
【請求項4】
前記電圧源は、前記入力ラインと前記出力ノードの間に前記ツェナーダイオードと直列に接続されたダイオードをさらに含む、請求項３に記載のチャージポンプ回路。
【請求項5】
前記電圧源は、リニアレギュレータを含む、請求項２に記載のチャージポンプ回路。
【請求項6】
ハイサイドトランジスタのオン、オフを指示する制御信号を生成するロジック回路と、
前記制御信号に応じて前記ハイサイドトランジスタを駆動するハイサイドドライバと、
を備え、
前記ハイサイドドライバは、
前記出力ラインが前記ハイサイドトランジスタのゲートと接続されており、クロック信号に応じて昇圧電圧を発生し、前記ハイサイドトランジスタの前記ゲートに供給する請求項１から５のいずれかに記載のチャージポンプ回路と、
前記制御信号が前記ハイサイドトランジスタのオンを指示するオン状態に遷移したことに応答して、前記チャージポンプ回路を動作させる充電制御回路と、
を備える、モータドライバ回路。
前記制御信号に応じて前記ハイサイドトランジスタを駆動するハイサイドドライバと、
を備え、
前記ハイサイドドライバは、
前記出力ラインが前記ハイサイドトランジスタのゲートと接続されており、クロック信号に応じて昇圧電圧を発生し、前記ハイサイドトランジスタの前記ゲートに供給する請求項１から５のいずれかに記載のチャージポンプ回路と、
前記制御信号が前記ハイサイドトランジスタのオンを指示するオン状態に遷移したことに応答して、前記チャージポンプ回路を動作させる充電制御回路と、
を備える、モータドライバ回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、チャージポンプ回路に関する。
【背景技術】
【0002】
半導体集積回路において、電源電圧より高い電圧が必要な場合、チャージポンプ回路が利用される。チャージポンプ回路は、フライングキャパシタに電荷を蓄え、蓄えた電荷を出力キャパシタに転送する動作を繰り返すことにより、電源電圧よりも高い電圧を生成する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特許第６２０８５０４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
フライングキャパシタを外付けのチップ部品とすると、アプリケーション回路の部品点数が増加し、コストアップの要因となる。また半導体集積回路には、フライングキャパシタを接続するためのパッドや端子を設ける必要があるため、チップ面積の増加の原因となる。
【0005】
フライングキャパシタを半導体集積回路に内蔵する場合、キャパシタには大きな耐圧が必要となる。この場合、高耐圧のキャパシタを形成可能なプロセスを採用する必要がある。
【0006】
あるいは、低耐圧のキャパシタを直列に接続して耐圧をかせぐ方法もあるが、この場合、キャパシタの面積が大きくなる。たとえば１ｐＦのキャパシタが必要である場合には、２ｐＦのキャパシタを２個、直列に接続する必要があり、キャパシタの面積は４倍となる。
【0007】
本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、キャパシタに要求される耐圧を下げることが可能なチャージポンプ回路の提供にある。
【課題を解決するための手段】
【0008】
本開示のある態様はチャージポンプ回路に関する。チャージポンプ回路は、第１電圧を受ける入力ラインと、出力ラインと、第１端が入力ラインと接続された第１フライングキャパシタと、第１端が入力ラインと接続された第２フライングキャパシタと、第１電極が出力ラインと接続され、第２電極が第１フライングキャパシタの第２端と接続され、制御電極が第２フライングキャパシタの第２端と接続された第１トランジスタと、第１電極が出力ラインと接続され、第２電極が第２フライングキャパシタの第２端と接続され、制御電極が第１フライングキャパシタの第２端と接続された第２トランジスタと、第１電極が入力ラインと接続され、第２電極が第１フライングキャパシタの第２端と接続され、制御電極が第２フライングキャパシタの第２端と接続された第３トランジスタと、第１電極が入力ラインと接続され、第２電極が第２フライングキャパシタの第２端と接続され、制御電極が第１フライングキャパシタの第２端と接続された第４トランジスタと、クロック信号と同期して第１フライングキャパシタの第１端に、第１電圧をハイ、第１電圧よりも所定電圧幅低い第２電圧をローとする第１パルス電圧を印加するとともに、第２フライングキャパシタの第１端に、第１電圧をハイ、第２電圧をローとし、第１パルス電圧と逆相の第２パルス電圧を印加するドライバ回路と、を備え、ひとつの半導体基板に集積化される。
【0009】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【0010】
本開示のある態様によれば、フライングキャパシタに必要とされる耐圧を下げることができる。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【0013】
一実施形態に係るチャージポンプ回路は、第１電圧を受ける入力ラインと、出力ラインと、第１端が入力ラインと接続された第１フライングキャパシタと、第１端が入力ラインと接続された第２フライングキャパシタと、第１電極が出力ラインと接続され、第２電極が第１フライングキャパシタの第２端と接続され、制御電極が第２フライングキャパシタの第２端と接続された第１トランジスタと、第１電極が出力ラインと接続され、第２電極が第２フライングキャパシタの第２端と接続され、制御電極が第１フライングキャパシタの第２端と接続された第２トランジスタと、第１電極が入力ラインと接続され、第２電極が第１フライングキャパシタの第２端と接続され、制御電極が第２フライングキャパシタの第２端と接続された第３トランジスタと、第１電極が入力ラインと接続され、第２電極が第２フライングキャパシタの第２端と接続され、制御電極が第１フライングキャパシタの第２端と接続された第４トランジスタと、クロック信号と同期して第１フライングキャパシタの第１端に、第１電圧をハイ、第１電圧よりも所定電圧幅低い第２電圧をローとする第１パルス電圧を印加するとともに、第２フライングキャパシタの第１端に、第１電圧をハイ、第２電圧をローとし、第１パルス電圧と逆相の第２パルス電圧を印加するドライバ回路と、を備え、ひとつの半導体基板に集積化される。
【0014】
この構成によると、フライングキャパシタの両端間には、所定電圧幅に相当する電圧が印加される。所定電圧幅は電源電圧よりも小さいため、フライングキャパシタに必要とされる耐圧を小さくできる。
【0015】
一実施形態において、ドライバ回路は、第１電圧よりも所定電圧幅低い第２電圧を生成する電圧源と、上側電源端子が入力ラインと接続され、下側電源端子が電圧源の出力と接続される第１インバータと、上側電源端子が入力ラインと接続され、下側電源端子が電圧源の出力と接続される第２インバータと、を含んでもよい。
【0016】
一実施形態において、電圧源は、出力ノードと、入力ラインと出力ノードの間に設けられたツェナーダイオードと、を含んでもよい。この場合、所定電圧幅を、ツェナー電圧に応じて定めることができる。
【0017】
一実施形態において、電圧源は、入力ラインと出力ノードの間にツェナーダイオードと直列に接続されたダイオードをさらに含んでもよい。この場合、所定電圧幅を、ツェナー電圧とダイオードの順方向電圧の組み合わせに応じて定めることができる。
【0018】
一実施形態において、電圧源は、リニアレギュレータを含んでもよい。
【0019】
一実施形態に係るモータドライバ回路は、ハイサイドトランジスタのオン、オフを指示する制御信号を生成するロジック回路と、制御信号に応じてハイサイドトランジスタを駆動するハイサイドドライバと、を備えてもよい。ハイサイドドライバは、出力ラインがハイサイドトランジスタのゲートと接続されており、クロック信号に応じて昇圧電圧を発生し、ハイサイドトランジスタの前記ゲートに供給する上述のいずれかのチャージポンプ回路と、制御信号がハイサイドトランジスタのオンを指示するオン状態に遷移したことに応答して、チャージポンプ回路を動作させる充電制御回路と、を備えてもよい。
【0020】
この構成によると、制御信号がオン状態に遷移した後の所定時間、チャージポンプ回路を動作させ、それ以外の期間はチャージポンプ回路を停止することにより、チャージポンプ回路のスイッチング損失を低減でき、高効率動作が可能となる。
【0021】
（実施形態）
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
【0022】
本明細書において、「部材Ａが、部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0023】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0024】
また本明細書に示される波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。
【0025】
図１は、実施形態に係るチャージポンプ回路３００を備える半導体集積回路４００の回路図である。チャージポンプ回路３００は、ひとつの半導体基板上に一体集積化されており、半導体集積回路４００の機能ブロックの一つである。
【0026】
半導体集積回路４００は、チャージポンプ回路３００、オシレータ４１０、負荷回路４２０を備える。オシレータ４１０は、クロック信号ＣＬＫを生成する。チャージポンプ回路３００は、クロック信号ＣＬＫと同期してスイッチング動作し、電源電圧Ｖｃｃを昇圧して、電源電圧Ｖｃｃより高い出力電圧ＶＯＵＴを生成する。出力電圧ＶＯＵＴは負荷回路４２０に供給される。
【0027】
チャージポンプ回路３００は、クロック入力ノードｃｌｋｉｎ、基準入力ノードｒｅｆｉｎ、出力ノードｏｕｔ、入力ライン３０２、出力ライン３０４、第１トランジスタＭ１１～第４トランジスタＭ１４、第１フライングキャパシタＣｆ１、第２フライングキャパシタＣｆ２、ドライバ回路３２０を備える。
【0028】
クロック入力ノードｃｌｋｉｎには、オシレータ４１０からのクロック信号ＣＬＫが供給される。基準入力ノードｒｅｆｉｎには、第１電圧Ｖ１として電源電圧ＶＣＣが供給される。入力ライン３０２は基準入力ノードｒｅｆｉｎと接続される。出力ライン３０４は、出力ノードｏｕｔを介して負荷回路４２０が接続される。第１フライングキャパシタＣｆ１および第２フライングキャパシタＣｆ２はそれぞれ、第１端および第２端を有する。出力ライン３０４には、出力キャパシタが接続されてもよい。
【0029】
第１トランジスタＭ１１および第２トランジスタＭ１２はＰＭＯＳ（Metal Oxide Semiconductor）トランジスタである。第１トランジスタＭ１１は、第１電極（ソース）が出力ライン３０４と接続され、第２電極（ドレイン）が第１フライングキャパシタＣｆ１の第２端と接続される。第１トランジスタＭ１１の制御電極（ゲート）は、第２フライングキャパシタＣｆ２の第２端と接続される。
【0030】
第２トランジスタＭ１２は、第１電極（ソース）が出力ライン３０４と接続され、第２電極（ドレイン）が第２フライングキャパシタＣｆ２の第２端と接続される。第２トランジスタＭ１２の制御電極（ゲート）は第１フライングキャパシタＣｆ１の第２端と接続される。
【0031】
第３トランジスタＭ１３および第４トランジスタＭ１４は、ＮＭＯＳトランジスタである。第３トランジスタＭ１３は、第１電極（ソース）が入力ライン３０２と接続され、第２電極（ドレイン）が第１フライングキャパシタＣｆ１の第２端と接続される。第３トランジスタＭ１３の制御電極（ゲート）は第２フライングキャパシタＣｆ２の第２端と接続される。
【0032】
第４トランジスタＭ１４は、第１電極（ソース）が入力ライン３０２と接続され、第２電極（ドレイン）が第２フライングキャパシタＣｆ２の第２端と接続され、制御電極（ゲート）が第１フライングキャパシタＣｆ１の第２端と接続される。
【0033】
ドライバ回路３２０は、クロック信号ＣＬＫと同期して、第１フライングキャパシタＣｆ１の第１端に、第１電圧Ｖ１（＝Ｖｃｃ）をハイ、第２電圧Ｖ２をローとする第１パルス電圧Ｖｐ１を印加する。第２電圧Ｖ２は、第１電圧Ｖ１よりも所定電圧幅ΔＶ低い正の電圧である。
Ｖ２＝Ｖ１－ΔＶ＞０
つまり、ΔＶ＜Ｖ１が成り立つ。
Ｖ２＝Ｖ１－ΔＶ＞０
つまり、ΔＶ＜Ｖ１が成り立つ。
【0034】
またドライバ回路３２０は、クロック信号ＣＬＫと同期して、第２フライングキャパシタＣｆ２の第１端に、第１電圧Ｖ１（＝Ｖｃｃ）をハイ、第２電圧Ｖ２をローとし、第１パルス電圧Ｖｐ１と逆相の第２パルス電圧Ｖｐ２を印加する。
【0035】
ドライバ回路３２０は、第１インバータ３２２、第２インバータ３２４、電圧源３２６、レベルシフタ３２８を含む。
【0036】
電圧源３２６は、入力ライン３０２の第１電圧Ｖ１よりも所定電圧幅ΔＶ低い第２電圧Ｖ２を生成する。
【0037】
レベルシフタ３２８は、クロック信号ＣＬＫを受け、レベルシフトする。
【0038】
第１インバータ３２２および第２インバータ３２４それぞれの上側電源端子は入力ライン３０２と接続され、第１電圧Ｖ１が供給される。第１インバータ３２２および第２インバータ３２４それぞれの下側電源端子は、電圧源３２６の出力と接続され、第２電圧Ｖ２が供給される。
【0039】
第１インバータ３２２は、レベルシフト後のクロック信号ＣＬＫａを反転し、第１パルス電圧Ｖｐ１として第１フライングキャパシタＣｆ１の第１端に印加する。第２インバータ３２４は、第１インバータ３２２の出力である第１パルス電圧Ｖｐ１を反転し、第２パルス電圧Ｖｐ２として第２フライングキャパシタＣｆ２の第１端に印加する。
【0040】
以上が半導体集積回路４００の構成である。続いてチャージポンプ回路３００の動作を説明する。
【0041】
チャージポンプ回路３００は、クロック信号ＣＬＫに応じて、第１状態φ１と第２状態φ２を交互に繰り返す。
【0042】
【0043】
第４トランジスタＭ１４がオンであるため、第２フライングキャパシタＣｆ２の第２端は、第４トランジスタＭ１４を介して入力ライン３０２と接続される。したがって、第２フライングキャパシタＣｆ２の両端間には、Ｖ１－Ｖ２＝ΔＶが印加され、充電される。
【0044】
一方で、第１フライングキャパシタＣｆ１は、直前の第２状態φ２において充電されており、その両端間電圧は、ΔＶとなっている。第１フライングキャパシタＣｆ１の第１端の電位はＶ１であるから、第１フライングキャパシタＣｆ１の第２端の電位は、Ｖ１＋ΔＶとなる。この電圧Ｖ１＋ΔＶが、第１トランジスタＭ１１を経由して出力ライン３０４に供給される。
【0045】
【0046】
第３トランジスタＭ１３がオンであるため、第１フライングキャパシタＣｆ１の第２端は、第３トランジスタＭ１３を介して入力ライン３０２と接続される。したがって、第１フライングキャパシタＣｆ１の両端間には、Ｖ１－Ｖ２＝ΔＶが印加され、充電される。
【0047】
一方で、第２フライングキャパシタＣｆ２は、直前の第１状態φ１において充電されており、その両端間電圧は、ΔＶとなっている。第２フライングキャパシタＣｆ２の第１端の電位はＶ１であるから、第２フライングキャパシタＣｆ２の第２端の電位は、Ｖ１＋ΔＶとなる。この電圧Ｖ１＋ΔＶが、第２トランジスタＭ１２を経由して出力ライン３０４に供給される。
【0048】
チャージポンプ回路３００は、第１状態φ１と第２状態φ２を交互に繰り返すことにより、出力ライン３０４に、出力電圧ＶＯＵＴ＝Ｖ１＋ΔＶを発生させる。
【0049】
以上がチャージポンプ回路３００の動作である。続いてその利点を説明する。
【0050】
チャージポンプ回路３００の利点は比較技術との対比によって明確となる。比較技術では、第１インバータ３２２および第２インバータ３２４の下側電源端子が接地される。この場合、第１状態φ１、第２状態φ２において、第１フライングキャパシタＣｆ１および第２フライングキャパシタＣｆ２は、第１電圧Ｖ１（すなわち電源電圧ＶＣＣ）で充電される。したがって、第１フライングキャパシタＣｆ１と第２フライングキャパシタＣｆ２の耐圧は、電源電圧ＶＣＣにもとづいて定める必要がある。ＶＣＣ＝１２Ｖの場合、第１フライングキャパシタＣｆ１、第２フライングキャパシタＣｆ２には、１２Ｖ以上の耐圧が要求される。
【0051】
実施形態に戻る。本実施形態では、第１状態φ１、第２状態φ２において、第１フライングキャパシタＣｆ１および第２フライングキャパシタＣｆ２は、第１電圧Ｖ１と第２電圧Ｖ２の電位差であるΔＶで充電される。したがって、第１フライングキャパシタＣｆ１と第２フライングキャパシタＣｆ２の耐圧は、所定電圧幅ΔＶにもとづいて定めればよい。ΔＶ＜ＶＣＣが成り立つから、第１フライングキャパシタＣｆ１および第２フライングキャパシタＣｆ２に要求される耐圧は、比較技術に比べて小さくできる。
【0052】
図４は、ドライバ回路３２０の構成例を示す回路図である。第１インバータ３２２および第２インバータ３２４の下側電源端子は、定電圧ライン３０６と接続される。電圧源３２６は、バッファ３２９およびツェナーダイオードＺＤ１、抵抗Ｒ１を含む。ツェナーダイオードＺＤ１は、入力ライン３０２とバッファ３２９の入力の間に接続される。ツェナーダイオードＺＤ１のツェナー電圧をＶＺとするとき、ノードｎ１には、電圧Ｖｘが発生する。
Ｖｘ＝Ｖ１－ＶＺ
バッファ３２９はたとえばオペアンプを用いたボルテージフォロア回路であり、電流シンク能力を有する。バッファ３２９によって、電圧Ｖ２は、Ｖｘと等しく保たれる。
Ｖ２＝Ｖｘ＝Ｖ１－ＶＺ
となる。つまり、所定電圧幅ΔＶは、ツェナー電圧ＶＺと等しくなる。なお、バッファ３２９の入力インピーダンスが低い場合、抵抗Ｒ１は省略できる。
Ｖｘ＝Ｖ１－ＶＺ
バッファ３２９はたとえばオペアンプを用いたボルテージフォロア回路であり、電流シンク能力を有する。バッファ３２９によって、電圧Ｖ２は、Ｖｘと等しく保たれる。
Ｖ２＝Ｖｘ＝Ｖ１－ＶＺ
となる。つまり、所定電圧幅ΔＶは、ツェナー電圧ＶＺと等しくなる。なお、バッファ３２９の入力インピーダンスが低い場合、抵抗Ｒ１は省略できる。
【0053】
所定電圧幅ΔＶを、ツェナー電圧ＶＺより大きくしたい場合、ツェナーダイオードＺＤ１と直列に、１個または複数のダイオードＤ１を追加すればよい。ダイオードＤ１の個数をｎとするとき、
ΔＶ＝ＶＺ＋ｎ×Ｖｆ
となる。ＶｆはダイオードＤ１の順方向電圧である。
ΔＶ＝ＶＺ＋ｎ×Ｖｆ
となる。ＶｆはダイオードＤ１の順方向電圧である。
【0054】
図５は、ドライバ回路３２０の別の構成例を示す回路図である。図５のドライバ回路３２０は、図４のドライバ回路３２０のバッファ３２９を、ＰＭＯＳトランジスタＭＰ１に置換したものである。トランジスタＭＰ１はソースフォロア回路を形成しており、定電圧ライン３０６の電圧Ｖ２は、
Ｖ２＝Ｖｎ１＋Ｖｔｈ（ｐ）
となる。Ｖｔｈ（ｐ）はＰＭＯＳトランジスタのゲートしきい値電圧である。
Ｖ２＝Ｖｎ１＋Ｖｔｈ（ｐ）
となる。Ｖｔｈ（ｐ）はＰＭＯＳトランジスタのゲートしきい値電圧である。
【0055】
Ｖ２＝Ｖ１－ＶＺ＋Ｖｔｈ（ｐ）
が成り立つから、所定電圧幅ΔＶは、ＶＺ－Ｖｔｈ（ｐ）となる。図５においても、ツェナーダイオードＺＤ１と直列に、１個または複数のダイオードＤ１を追加してもよい。
が成り立つから、所定電圧幅ΔＶは、ＶＺ－Ｖｔｈ（ｐ）となる。図５においても、ツェナーダイオードＺＤ１と直列に、１個または複数のダイオードＤ１を追加してもよい。
【0056】
電圧源３２６は、その他の構成のシリーズレギュレータであってもよいし、シャントレギュレータであってもよい。
【0057】
続いてチャージポンプ回路３００の用途を説明する。チャージポンプ回路３００は、モータドライバ回路に利用することができる。
【0058】
図６は、チャージポンプ回路３００を備えるモータドライバ回路１００Ｂの回路図である。モータの相数は特に限定されず、単相であってもよいし、多相（たとえば３相）であってもよく、レグの個数は、モータに応じて設計される。
【0059】
モータドライバ回路１００Ｂは、インバータ回路のレグ１０２、オシレータ１１０、ロジック回路１２０、ハイサイドドライバ１３０Ｂ、ローサイドドライバ１４０を備える。出力ピンＯＵＴには、駆動対象のモータのコイルＬが接続される。電源ピンＶＣＣには、電源電圧ＶＣＣが供給され、接地ピンＧＮＤは接地される。
【0060】
レグ１０２は、上アームであるハイサイドトランジスタＭ１と、下アームであるローサイドトランジスタＭ２と、を含む。
【0061】
オシレータ１１０は、クロック信号ＣＬＫを生成する。クロック信号ＣＬＫは、モータドライバ回路１００Ｂのシステムクロックであってもよく、ロジック回路１２０に供給される。
【0062】
ロジック回路１２０は、入力信号ＩＮに応じて、ハイサイドトランジスタＭ１のオン、オフを指示する制御信号ＣＴＲＬＨを生成する。またロジック回路１２０は、入力信号ＩＮに応じて、ローサイドトランジスタＭ２のオン、オフを指示する制御信号ＣＴＲＬＬを生成する。
【0063】
ハイサイドドライバ１３０Ｂは、制御信号ＣＴＲＬＨに応じてハイサイドトランジスタＭ１を駆動する。ローサイドドライバ１４０は、制御信号ＣＴＲＬＬに応じてローサイドトランジスタＭ２を駆動する。
【0064】
ハイサイドドライバ１３０Ｂは、チャージポンプ回路１３２Ｂ、充電制御回路１３８、第１スイッチＳＷ１、第２スイッチＳＷ２、ターンオフ回路１３６を含む。
【0065】
チャージポンプ回路１３２Ｂは、クロック入力ノードｃｌｋｉｎに供給されるクロック信号Ｖｃｌｋｉｎに応じてスイッチング動作を行い、昇圧電圧ＶＣＰを発生する。昇圧電圧ＶＣＰは、ハイサイドトランジスタＭ１のゲートに供給される。
【0066】
チャージポンプ回路１３２Ｂは、実施形態に係るチャージポンプ回路３００である。
【0067】
第１スイッチＳＷ１は、チャージポンプ回路１３２Ｂのクロック入力ノードｃｌｋｉｎと、オシレータ１１０の出力ノードの間に設けられる。
【0068】
制御信号ＣＴＲＬＨは、ハイサイドオン信号ＨＯＮと、ハイサイドオフ信号ＨＯＦＦを含む。ハイサイドオン信号ＨＯＮは、ハイサイドトランジスタＭ１のオン期間においてアサート（たとえばハイ）される信号であり、ローサイドオン信号ＬＯＮは、ハイサイドトランジスタＭ１のオフ期間においてアサート（たとえばハイ）される信号である。
【0069】
充電制御回路１３８Ｂは、ハイサイドオン信号ＨＯＮにもとづいて、制御信号Ｓ１，Ｓ２を生成し、第１スイッチＳＷ１および第３スイッチＳＷ３を制御する。第３スイッチＳＷ３は、ハイサイドオン信号ＨＯＮがアサートされる期間、オンとなる。
【0070】
第１スイッチＳＷ１は、ハイサイドオン信号ＨＯＮがアサートされる期間中、オンし続けてもよい。あるいは第１スイッチＳＷ１は、ハイサイドオン信号ＨＯＮがアサートされてから、ある充電期間の間だけ、オン状態となり、ハイサイドトランジスタＭ１のゲート電圧Ｖｇａｔｅが十分に高くなった後に、オフとなってもよい。
【0071】
第１スイッチＳＷ１がオンの期間、チャージポンプ回路１３２のクロック入力ノードｃｌｋｉｎにクロック信号ＣＬＫが供給され、チャージポンプ回路１３２がイネーブル状態となり、昇圧電圧ＶＣＰが、ハイサイドトランジスタＭ１のゲートに供給され、ハイサイドトランジスタＭ１がオン状態となる。
【0072】
好ましくは、充電制御回路１３８Ｂは、ハイサイドオン信号ＨＯＮがアサートされると、直ちに第３スイッチＳＷ３をオン状態とする。第３スイッチＳＷ３は、ハイサイドトランジスタＭ１のオン期間の間、オンを維持する。充電制御回路１３８Ｂは、第３スイッチＳＷ３をターンオンしてから、ある遅延時間ＴＴＩＭＥＲ１の経過後に、第１スイッチＳＷ１をターンオンし、それから所定時間ＴＴＩＭＥＲ２の経過後に、第１スイッチＳＷ１をターンオフする。充電制御回路１３８Ｂは、所定時間ＴＴＩＭＥＲ１を測定するタイマー回路を含み、タイマー回路がタイマー動作を行っている間、第１スイッチＳＷ１をオンしてもよい。
【0073】
ターンオフ回路１３６は、制御信号ＣＴＲＬＨがハイサイドトランジスタＭ１のオフを指示するときにハイサイドトランジスタＭ１のゲートの電圧Ｖｇａｔｅを低下させる。ターンオフ回路１３６は、ハイサイドオフ信号ＨＯＦＦがアサートされる期間、オンとなる第２スイッチＳＷ２を含む。第２スイッチＳＷ２は、ハイサイドトランジスタＭ１のゲートと接地の間に接続される。スイッチＳＷ２がオンの期間、ハイサイドトランジスタＭ１のゲート容量の電荷が放電され、ゲート電圧Ｖｇａｔｅが低下してハイサイドトランジスタＭ１がオフ状態となる。
【0074】
【0075】
時刻ｔ０に入力信号ＩＮがハイとなると、制御信号Ｓ２がハイとなり、第３スイッチＳＷ３がターンオンする。これにより、チャージポンプ回路１３２Ｂの基準入力ノードｒｅｆｉｎに電源電圧ＶＣＣが供給され、チャージポンプ回路１３２Ｂの出力電圧ＶＣＰは、電源電圧ＶＣＣまで速やかに上昇する。
【0076】
時刻ｔ０から所定時間ＴＴＩＭＥＲ１経過後の時刻ｔ１に、制御信号Ｓ１がハイとなり、チャージポンプ回路１３２Ｂのクロック入力ノードｃｌｋｉｎに、クロック信号Ｖｃｌｋｉｎが供給され、チャージポンプ回路１３２Ｂがチャージポンプ動作を開始する。チャージポンプ動作により、チャージポンプ回路１３２Ｂの出力電圧ＶＣＰは、最大レベルＶｇａｔｅｍａｘまで上昇する。その後、所定時間ＴＴＩＭＥＲ２の経過後の時刻ｔ２に制御信号Ｓ１がオフとなり、チャージポンプ動作が停止する。
【0077】
以上がモータドライバ回路１００Ｂの動作である。このモータドライバ回路１００Ｂによれば、時刻ｔ０～ｔ１の期間において、ハイサイドトランジスタＭ１のゲート電圧Ｖｇａｔｅを、電源電圧ＶＣＣまで速やかに上昇させ、その後、チャージポンプ動作によって最大レベルＶｇａｔｅｍａｘまで上昇させる。これにより、ハイサイドトランジスタＭ１を短時間でターンオンさせることができる。また、チャージポンプ回路１３２Ｂがチャージポンプ動作する期間を短くできるため、消費電力をさらに削減できる。
【0078】
なお、チャージポンプ回路３００の用途はモータドライバ回路には限定されず、Ｎチャンネルのハイサイドトランジスタを駆動するさまざまなドライバ回路に利用することができる。さらに言えば、チャージポンプ回路３００の用途は、ハイサイドトランジスタの駆動に限定されるものではなく、電源電圧ＶＣＣより高い電圧が必要とされるさまざまな集積回路に利用することができる。
【0079】
（付記）
本明細書には以下の技術が開示される。
本明細書には以下の技術が開示される。
【0080】
（項目１）
第１電圧を受ける入力ラインと、
出力ラインと、
第１端および第２端を有する第１フライングキャパシタと、
第１端および第２端を有する第２フライングキャパシタと、
第１電極が前記出力ラインと接続され、第２電極が前記第１フライングキャパシタの前記第２端と接続され、制御電極が前記第２フライングキャパシタの前記第２端と接続された第１トランジスタと、
第１電極が前記出力ラインと接続され、第２電極が前記第２フライングキャパシタの前記第２端と接続され、制御電極が前記第１フライングキャパシタの前記第２端と接続された第２トランジスタと、
第１電極が前記入力ラインと接続され、第２電極が前記第１フライングキャパシタの前記第２端と接続され、制御電極が前記第２フライングキャパシタの前記第２端と接続された第３トランジスタと、
第１電極が前記入力ラインと接続され、第２電極が前記第２フライングキャパシタの前記第２端と接続され、制御電極が前記第１フライングキャパシタの前記第２端と接続された第４トランジスタと、
クロック信号と同期して前記第１フライングキャパシタの前記第１端に、前記第１電圧をハイ、前記第１電圧よりも所定電圧幅低い第２電圧をローとする第１パルス電圧を印加するとともに、前記第２フライングキャパシタの前記第１端に、前記第１電圧をハイ、前記第２電圧をローとし、前記第１パルス電圧と逆相の第２パルス電圧を印加するドライバ回路と、
を備え、ひとつの半導体基板に集積化された、チャージポンプ回路。
第１電圧を受ける入力ラインと、
出力ラインと、
第１端および第２端を有する第１フライングキャパシタと、
第１端および第２端を有する第２フライングキャパシタと、
第１電極が前記出力ラインと接続され、第２電極が前記第１フライングキャパシタの前記第２端と接続され、制御電極が前記第２フライングキャパシタの前記第２端と接続された第１トランジスタと、
第１電極が前記出力ラインと接続され、第２電極が前記第２フライングキャパシタの前記第２端と接続され、制御電極が前記第１フライングキャパシタの前記第２端と接続された第２トランジスタと、
第１電極が前記入力ラインと接続され、第２電極が前記第１フライングキャパシタの前記第２端と接続され、制御電極が前記第２フライングキャパシタの前記第２端と接続された第３トランジスタと、
第１電極が前記入力ラインと接続され、第２電極が前記第２フライングキャパシタの前記第２端と接続され、制御電極が前記第１フライングキャパシタの前記第２端と接続された第４トランジスタと、
クロック信号と同期して前記第１フライングキャパシタの前記第１端に、前記第１電圧をハイ、前記第１電圧よりも所定電圧幅低い第２電圧をローとする第１パルス電圧を印加するとともに、前記第２フライングキャパシタの前記第１端に、前記第１電圧をハイ、前記第２電圧をローとし、前記第１パルス電圧と逆相の第２パルス電圧を印加するドライバ回路と、
を備え、ひとつの半導体基板に集積化された、チャージポンプ回路。
【0081】
（項目２）
前記ドライバ回路は、
前記第１電圧よりも前記所定電圧幅低い第２電圧を生成する電圧源と、
上側電源端子が前記入力ラインと接続され、下側電源端子が前記電圧源の出力と接続される第１インバータと、
上側電源端子が前記入力ラインと接続され、下側電源端子が前記電圧源の出力と接続される第２インバータと、
を含む、項目１に記載のチャージポンプ回路。
前記ドライバ回路は、
前記第１電圧よりも前記所定電圧幅低い第２電圧を生成する電圧源と、
上側電源端子が前記入力ラインと接続され、下側電源端子が前記電圧源の出力と接続される第１インバータと、
上側電源端子が前記入力ラインと接続され、下側電源端子が前記電圧源の出力と接続される第２インバータと、
を含む、項目１に記載のチャージポンプ回路。
【0082】
（項目３）
前記電圧源は、
出力ノードと、
前記入力ラインと前記出力ノードの間に設けられたツェナーダイオードと、
を含む、項目２に記載のチャージポンプ回路。
前記電圧源は、
出力ノードと、
前記入力ラインと前記出力ノードの間に設けられたツェナーダイオードと、
を含む、項目２に記載のチャージポンプ回路。
【0083】
（項目４）
前記電圧源は、前記入力ラインと前記出力ノードの間に前記ツェナーダイオードと直列に接続されたダイオードをさらに含む、項目３に記載のチャージポンプ回路。
前記電圧源は、前記入力ラインと前記出力ノードの間に前記ツェナーダイオードと直列に接続されたダイオードをさらに含む、項目３に記載のチャージポンプ回路。
【0084】
（項目５）
前記電圧源は、リニアレギュレータを含む、項目２に記載のチャージポンプ回路。
前記電圧源は、リニアレギュレータを含む、項目２に記載のチャージポンプ回路。
【0085】
（項目６）
ハイサイドトランジスタのオン、オフを指示する制御信号を生成するロジック回路と、
前記制御信号に応じて前記ハイサイドトランジスタを駆動するハイサイドドライバと、
を備え、
前記ハイサイドドライバは、
前記出力ラインが前記ハイサイドトランジスタのゲートと接続されており、クロック信号に応じて昇圧電圧を発生し、前記ハイサイドトランジスタの前記ゲートに供給する項目１から５のいずれかに記載のチャージポンプ回路と、
前記制御信号が前記ハイサイドトランジスタのオンを指示するオン状態に遷移したことに応答して、前記チャージポンプ回路を動作させる充電制御回路と、
前記制御信号が前記ハイサイドトランジスタのオフを指示するときに前記ハイサイドトランジスタの前記ゲートの電圧を低下させるターンオフ回路と、
を備える、モータドライバ回路。
ハイサイドトランジスタのオン、オフを指示する制御信号を生成するロジック回路と、
前記制御信号に応じて前記ハイサイドトランジスタを駆動するハイサイドドライバと、
を備え、
前記ハイサイドドライバは、
前記出力ラインが前記ハイサイドトランジスタのゲートと接続されており、クロック信号に応じて昇圧電圧を発生し、前記ハイサイドトランジスタの前記ゲートに供給する項目１から５のいずれかに記載のチャージポンプ回路と、
前記制御信号が前記ハイサイドトランジスタのオンを指示するオン状態に遷移したことに応答して、前記チャージポンプ回路を動作させる充電制御回路と、
前記制御信号が前記ハイサイドトランジスタのオフを指示するときに前記ハイサイドトランジスタの前記ゲートの電圧を低下させるターンオフ回路と、
を備える、モータドライバ回路。
【符号の説明】
【0086】
１００ モータドライバ回路
Ｍ１ ハイサイドトランジスタ
Ｍ２ ローサイドトランジスタ
１１０ オシレータ
１２０ ロジック回路
１３０ ハイサイドドライバ
１３２ チャージポンプ回路
１３６ ターンオフ回路
１３８ 充電制御回路
１４０ ローサイドドライバ
ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ
ＳＷ３ 第３スイッチ
３００ チャージポンプ回路
３０２ 入力ライン
３０４ 出力ライン
Ｍ１１ 第１トランジスタ
Ｍ１２ 第２トランジスタ
Ｍ１３ 第３トランジスタ
Ｍ１４ 第４トランジスタ
Ｃｆ１ 第１フライングキャパシタ
Ｃｆ２ 第２フライングキャパシタ
３２０ ドライバ回路
３２２ 第１インバータ
３２４ 第２インバータ
３２６ 電圧源
３２８ レベルシフタ
４００ 半導体集積回路
４１０ オシレータ
４２０ 負荷回路
Ｍ１ ハイサイドトランジスタ
Ｍ２ ローサイドトランジスタ
１１０ オシレータ
１２０ ロジック回路
１３０ ハイサイドドライバ
１３２ チャージポンプ回路
１３６ ターンオフ回路
１３８ 充電制御回路
１４０ ローサイドドライバ
ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ
ＳＷ３ 第３スイッチ
３００ チャージポンプ回路
３０２ 入力ライン
３０４ 出力ライン
Ｍ１１ 第１トランジスタ
Ｍ１２ 第２トランジスタ
Ｍ１３ 第３トランジスタ
Ｍ１４ 第４トランジスタ
Ｃｆ１ 第１フライングキャパシタ
Ｃｆ２ 第２フライングキャパシタ
３２０ ドライバ回路
３２２ 第１インバータ
３２４ 第２インバータ
３２６ 電圧源
３２８ レベルシフタ
４００ 半導体集積回路
４１０ オシレータ
４２０ 負荷回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】