知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024140972
(43)【公開日】2024-10-10
(54)【発明の名称】発振回路、半導体集積回路
(51)【国際特許分類】
H03B 5/32 20060101AFI20241003BHJP
【ＦＩ】
H03B5/32 D
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023052371
(22)【出願日】2023-03-28
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】古謝 望
(72)【発明者】
【氏名】本木 健一
【テーマコード（参考）】
5J079
【Ｆターム（参考）】
5J079AA04
5J079BA22
5J079EA16
5J079FA05
5J079FA14
5J079FA21
5J079FB01
5J079FB07
5J079FB09
5J079FB48
5J079GA05
(57)【要約】
【課題】発振回路の消費電流を抑えつつ、起動時間を短縮する。
【解決手段】第１端子ＩＮは、水晶振動子１０２の第１端が接続され、第２端子ＯＵＴは、水晶振動子１０２の第２端が接続される。第１抵抗Ｒ１は、第１端子ＩＮと第２端子ＯＵＴの間に接続される。第１トランジスタＭ１は、ソースが接地され、ゲートが第１端子ＩＮと接続され、ドレインが第２端子ＯＵＴと接続される。第２トランジスタＭ２は、ドレインが第１トランジスタＭ１のドレインと接続され、ゲートにバイアス電圧Ｖｂが印加される。発振回路２００の起動時における第２トランジスタＭ２の電流供給能力が、発振回路２００の定常発振中の電流供給能力に比べて大きいる。
【選択図】図１
【解決手段】第１端子ＩＮは、水晶振動子１０２の第１端が接続され、第２端子ＯＵＴは、水晶振動子１０２の第２端が接続される。第１抵抗Ｒ１は、第１端子ＩＮと第２端子ＯＵＴの間に接続される。第１トランジスタＭ１は、ソースが接地され、ゲートが第１端子ＩＮと接続され、ドレインが第２端子ＯＵＴと接続される。第２トランジスタＭ２は、ドレインが第１トランジスタＭ１のドレインと接続され、ゲートにバイアス電圧Ｖｂが印加される。発振回路２００の起動時における第２トランジスタＭ２の電流供給能力が、発振回路２００の定常発振中の電流供給能力に比べて大きいる。
【選択図】図１
【特許請求の範囲】
【請求項1】
発振回路であって、
水晶振動子の第１端が接続されるべき第１端子と、
水晶振動子の第２端が接続されるべき第２端子と、
前記第１端子と前記第２端子の間に接続された第１抵抗と、
ソースが接地され、ゲートが前記第１端子と接続され、ドレインが前記第２端子と接続されたＮチャンネルの第１トランジスタと、
ドレインが前記第１トランジスタの前記ドレインと接続され、ゲートにバイアス電圧が印加されたＰチャンネルの第２トランジスタと、
を備え、前記発振回路の起動時における前記第２トランジスタの電流供給能力が、前記発振回路の定常発振中の前記電流供給能力に比べて大きい、発振回路。
水晶振動子の第１端が接続されるべき第１端子と、
水晶振動子の第２端が接続されるべき第２端子と、
前記第１端子と前記第２端子の間に接続された第１抵抗と、
ソースが接地され、ゲートが前記第１端子と接続され、ドレインが前記第２端子と接続されたＮチャンネルの第１トランジスタと、
ドレインが前記第１トランジスタの前記ドレインと接続され、ゲートにバイアス電圧が印加されたＰチャンネルの第２トランジスタと、
を備え、前記発振回路の起動時における前記第２トランジスタの電流供給能力が、前記発振回路の定常発振中の前記電流供給能力に比べて大きい、発振回路。
【請求項2】
ゲートおよびソースが、前記第２トランジスタの前記ゲートと接続されており、前記第２トランジスタとともにカレントミラー回路を形成するＰチャンネルの第３トランジスタをさらに備える、請求項１に記載の発振回路。
【請求項3】
前記第２トランジスタのサイズが可変である、請求項２に記載の発振回路。
【請求項4】
前記第２トランジスタのサイズが２段階で切り替え可能である、請求項３に記載の発振回路。
【請求項5】
前記第２トランジスタのサイズが多段階で切り替え可能である、請求項３に記載の発振回路。
【請求項6】
前記第３トランジスタに電流を供給する電流源をさらに備え、
前記電流源が生成する電流が可変である、請求項２に記載の発振回路。
前記電流源が生成する電流が可変である、請求項２に記載の発振回路。
【請求項7】
前記電流源が生成する電流が、第１電流量から、前記第１電流量より少ない第２電流量に向かって連続的に減少する、請求項６に記載の発振回路。
【請求項8】
前記電流源は、
第１端が接地された第２抵抗と、
第１端が前記第２抵抗の第２端と接続された第４トランジスタと、
出力が前記第４トランジスタのゲートと接続され、第１入力が前記第２抵抗の前記第２端と接続されたオペアンプと、
前記オペアンプの第２入力に、起動開始から時間とともに低下する基準電圧を供給する電圧源と、
を含む、請求項７に記載の発振回路。
第１端が接地された第２抵抗と、
第１端が前記第２抵抗の第２端と接続された第４トランジスタと、
出力が前記第４トランジスタのゲートと接続され、第１入力が前記第２抵抗の前記第２端と接続されたオペアンプと、
前記オペアンプの第２入力に、起動開始から時間とともに低下する基準電圧を供給する電圧源と、
を含む、請求項７に記載の発振回路。
【請求項9】
前記電圧源は、
キャパシタと、
起動開始前に、前記キャパシタを充電する充電回路と、
起動開始後に、前記キャパシタを放電する放電回路と、
を含み、前記キャパシタの電圧が、前記基準電圧である、請求項８に記載の発振回路。
キャパシタと、
起動開始前に、前記キャパシタを充電する充電回路と、
起動開始後に、前記キャパシタを放電する放電回路と、
を含み、前記キャパシタの電圧が、前記基準電圧である、請求項８に記載の発振回路。
【請求項10】
請求項１から９のいずれかに記載の発振回路を備える、半導体集積回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、発振回路に関する。
【背景技術】
【0002】
半導体集積回路において、高精度な周波数のクロック信号を生成するために、水晶発振器が利用される。水晶発振器は、半導体集積回路に外付けされる水晶振動子と、半導体集積回路に集積化される発振回路を備える。
【発明の概要】
【発明が解決しようとする課題】
【0003】
半導体集積回路の低消費電力化の要請が高まっており、発振回路の消費電流も例外ではない。しかしながら、発振回路の消費電流と起動時間はトレードオフの関係にあり、消費電流を減らすと、起動時間が長くなってしまう。
【0004】
本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、消費電流を抑えつつ、起動時間を短縮した発振回路の提供にある。
【課題を解決するための手段】
【0005】
本開示のある態様の発振回路は、水晶振動子の第１端が接続されるべき第１端子と、水晶振動子の第２端が接続されるべき第２端子と、第１端子と第２端子の間に接続された第１抵抗と、ソースが接地され、ゲートが第１端子と接続され、ドレインが第２端子と接続されたＮチャンネルの第１トランジスタと、ドレインが第１トランジスタのドレインと接続され、ゲートにバイアス電圧が印加されたＰチャンネルの第２トランジスタと、を備え、発振回路の起動時における第２トランジスタの電流供給能力が、発振回路の定常発振中の電流供給能力に比べて大きい。
【発明の効果】
【0006】
本開示のある態様によれば、消費電流を抑えつつ、起動時間を短縮できる。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【0009】
一実施形態に係る発振回路は、水晶振動子の第１端が接続されるべき第１端子と、水晶振動子の第２端が接続されるべき第２端子と、第１端子と第２端子の間に接続された第１抵抗と、ソースが接地され、ゲートが第１端子と接続され、ドレインが第２端子と接続されたＮチャンネルの第１トランジスタと、ドレインが第１トランジスタのドレインと接続され、ゲートにバイアス電圧が印加されたＰチャンネルの第２トランジスタと、を備え、発振回路の起動時における第２トランジスタの電流供給能力が、発振回路の定常発振中の電流供給能力に比べて大きい。
【0010】
この態様によると起動中は、第１トランジスタの負荷である第２トランジスタの電流供給能力が高くなることにより、第１トランジスタの応答速度が速くなり、高速に起動することができる。起動完了後、定常発振している間は、第２トランジスタの電流供給能力を低下させることにより、消費電力を抑制できる。
【0011】
一実施形態において、発振回路は、ゲートおよびソースが、第２トランジスタのゲートと接続されており、第２トランジスタとともにカレントミラー回路を形成するＰチャンネルの第３トランジスタをさらに備えてもよい。
【0012】
一実施形態において、発振回路は、第２トランジスタのサイズが可変であってもよい。起動時には第２トランジスタのサイズを大きくすることで、第１トランジスタに供給する電流を大きくできる。定常発振中は、第２トランジスタのサイズを小さくすることで、第１トランジスタに供給する電流を減らすことができる。
【0013】
一実施形態において、発振回路は、第２トランジスタのサイズが２段階で切り替え可能であってもよい。２段階とすることで、起動時の制御が簡素化できる。
【0014】
一実施形態において、第２トランジスタのサイズが多段階で切り替え可能であってもよい。多段階で切り替えると、第１トランジスタに供給される電流を、段階的に切り替えることができるため、切り替えにともなう周波数変動やデューティサイクルの変動を抑制できる。
【0015】
一実施形態において、発振回路は、第３トランジスタに電流を供給する電流源をさらに備えてもよい。電流源が生成する電流が可変であってもよい。これにより、第２トランジスタに供給されるバイアス電圧を変化させることができ、第２トランジスタの電流供給能力を変化させることができる。
【0016】
一実施形態において、電流源が生成する電流が、第１電流量から、第１電流量より少ない第２電流量に向かって連続的に減少してもよい。これにより、第１トランジスタに供給される電流を、段階的に切り替えることができるため、切り替えにともなう周波数変動やデューティサイクルの変動を抑制できる。
【0017】
一実施形態において、電流源は、第１端が接地された第２抵抗と、第１端が第２抵抗の第２端と接続された第４トランジスタと、出力が第４トランジスタのゲートと接続され、第１入力が第２抵抗の第２端と接続されたオペアンプと、オペアンプの第２入力に、起動開始から時間とともに低下する基準電圧を供給する電圧源と、を含んでもよい。
【0018】
一実施形態において、電圧源は、キャパシタと、起動開始前に、キャパシタを充電する充電回路と、起動開始後に、キャパシタを放電する放電回路と、を含み、キャパシタの電圧が、基準電圧であってもよい。
【0019】
一実施形態に係る半導体集積回路は、上述のいずれかの発振回路を備えてもよい。
【0020】
（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【0021】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0022】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0023】
図１は、実施形態に係る発振回路２００を備える発振器１００の回路図である。水晶発振器１００は、水晶振動子１０２と発振回路２００を備える。
【0024】
発振回路２００は、半導体集積回路２０２に集積化されている。半導体集積回路２０２の機能は特に限定されず、電源IC、モータドライバなどのＡＳＩＣ（Application Specific Integrated Circuit）であってもよいし、マイコンであってもよい。
【0025】
半導体集積回路２０２は、第１端子ＩＮおよび第２端子ＯＵＴを有している。第１端子ＩＮには、外付け部品である水晶振動子１０２の一端が接続され、第２端子ＯＵＴには、水晶振動子１０２の他端が接続される。また第１端子ＩＮ、第２端子ＯＵＴにはそれぞれ、外付けのキャパシタＣ１，Ｃ２が接続される。
【0026】
発振回路２００は、第１トランジスタＭ１、第２トランジスタＭ２、第１抵抗Ｒ１を備える。
【0027】
第１抵抗Ｒ１は、第１端子ＩＮと第２端子ＯＵＴの間に接続される。第１トランジスタＭ１は、ＮチャンネルのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。第１トランジスタＭ１のソースは接地され、ゲートは第１端子ＩＮと接続され、ドレインは第２端子ＯＵＴと接続される。
【0028】
第２トランジスタＭ２は、ＰチャンネルのＭＯＳＦＥＴであり、ドレインが第１トランジスタＭ１のドレインと接続され、ゲートにバイアス電圧Ｖｂが印加される。第２トランジスタＭ２は、第１トランジスタＭ１の負荷回路として機能する。
【0029】
第２トランジスタＭ２は、電流供給能力が可変となっている。発振回路２００の起動時における第２トランジスタＭ２の電流供給能力は、発振回路２００の定常発振中の電流供給能力に比べて高められる。制御回路２１０は、第２トランジスタＭ２の能力を制御する。なお水晶発振器１００は、半導体集積回路２０２の起動とともに動作を開始するから、水晶発振器１００は、半導体集積回路２０２の起動、すなわち電源電圧Ｖｄｄの供給をトリガーとして起動を開始してもよい。
【0030】
以上が、発振回路２００の構成である。続いてその動作を説明する。
【0031】
比較のために、消費電力を抑制することを優先して、第２トランジスタＭ２の能力を低い状態で固定したときの動作を説明する。
【0032】
図２は、第２トランジスタＭ２の電流供給能力を低い状態で固定したときの動作波形図である。図２には、第１端子ＩＮの電圧ＶＩＮおよび第２端子ＯＵＴの電圧ＣＬＫＯＵＴが示される。起動開始時の時刻ｔ０において、第１トランジスタＭ１はオフであり、出力信号ＣＬＫＯＵＴは電源電圧ＶＤＤ、入力電圧ＶＩＮは０Ｖである。入力信号ＶＩＮと出力信号ＣＬＫＯＵＴは相補的な信号である。
【0033】
起動開始とともに、入力信号ＶＩＮは電源電圧ＶＤＤの中点電圧ＶＤＤ／２に向かって上昇していき、出力信号ＣＬＫＯＵＴは中点電圧ＶＤＤ／２に向かって低下していく。第２トランジスタＭ２の電流供給能力が低いと、入力信号ＶＩＮおよび出力信号ＣＬＫＯＵＴが中点電圧ＶＤＤ／２に収束するまでの時間が長くなり、発振開始までに時間がかかる（ｔ１）。また発振開始後に、入力信号ＶＩＮおよび出力信号ＣＬＫＯＵＴの振幅は時間とともに増大していくが、第２トランジスタＭ２の電流供給能力が低いと、振幅の増大速度が遅いため、矩形波のクロック信号ＣＬＫが出力されるまでの時間も長くなってしまう。
【0034】
続いて第２トランジスタＭ２の電流供給能力を変化させる場合の動作を説明する。
【0035】
図３は、実施形態に係る水晶発振器１００の動作波形図である。起動時は、第２トランジスタＭ２の電流供給能力が高いため、入力信号ＶＩＮおよび出力信号ＣＬＫＯＵＴは、短時間で中点電圧ＶＤＤ／２に収束していき、図２の時刻ｔ１よりも早い時刻ｔ１’に発振動作が開始する。
【0036】
さらに、第２トランジスタＭ２の電流供給能力が高いため、振幅の増大速度が、図２の増大速度よりも速くなる。時刻ｔ２に振幅が電源電圧ＶＤＤにまで達すると、矩形波のクロック信号が出力され、水晶発振器１００の起動が完了する。水晶発振器１００の起動が完了すると、第２トランジスタＭ２の電流供給能力が下げられる。これにより、定常的な発振状態における水晶発振器１００の消費電流が削減される。
【0037】
この発振回路２００によれば、第２トランジスタＭ２の電流供給能力を変化させることにより、消費電流の増加を抑制しつつ、起動時間を短縮できる。
【0038】
本開示は、図１のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本開示の範囲を狭めるためではなく、本開示や本発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【0039】
図４は、実施例１に係る水晶発振器１００Ａの回路図である。発振回路２００は、第３トランジスタＭ３および電流源ＣＳ１を備える。第３トランジスタＭ３は、ＰチャンネルＭＯＳＦＥＴであり、第２トランジスタＭ２と第３トランジスタＭ３はカレントミラー回路ＣＭ１を形成している。第３トランジスタＭ３には、電流源ＣＳ１が接続されており、定電流ＩＲＥＦが供給される。
【0040】
カレントミラー回路ＣＭ１は、カレントミラー比（１：Ｍ）が可変に構成されている。具体的には、第２トランジスタＭ２は、そのトランジスタサイズ（Ｗ／Ｌ： Ｗ：ゲート幅、Ｌ：ゲート長）が切り替え可能に構成される。
【0041】
制御回路２１０は、第２トランジスタＭ２のサイズを制御することにより、カレントミラー比１：Ｍを制御する。
【0042】
図５は、図４の水晶発振器１００Ａの具体例（１００Ａａ）を示す回路図である。第２トランジスタＭ２は、並列に接続される複数のトランジスタ要素Ｍ２＿０およびＭ２＿１～Ｍ２＿ｎを備える。ｎは１，または２以上の整数である。トランジスタ要素Ｍ２＿１～Ｍ２＿ｎのソース側には、スイッチＳＷ１～ＳＷｎが接続される。ｉ番目（１≦ｉ≦ｎ）のスイッチＳＷｉがオンのとき、それに対応するトランジスタ要素Ｍ２＿ｉが第２トランジスタＭ２の一部として有効となる。
【0043】
トランジスタ要素Ｍ２＿０のサイズは、定常発振状態における電流供給能力を規定する。トランジスタ要素Ｍ２＿１～Ｍ２＿ｎのサイズは、起動時の電流供給能力を規定する。
【0044】
制御回路２１０は、複数のスイッチＳＷ１～ＳＷｎを制御する。具体的には、起動時において、トランジスタＭ２の実効的なサイズが時間とともに小さくなるように、複数のスイッチＳＷ１～ＳＷｎをシーケンシャル制御する。これにより、カレントミラー回路ＣＭ１のカレントミラー比が時間とともに低下していくこととなり、第２トランジスタＭ２の電流供給能力が時間とともに減少していく。
【0045】
ｎ＝１の場合、起動中はスイッチＳＷ１をオン、起動完了後にスイッチＳＷ１をオフすればよいため、制御を簡素化することができる。ただし、スイッチＳＷ１をターンオフする際に、水晶発振器１００Ａａの周波数変動やデューティサイクルの変動を引き起こす可能性がある。
【0046】
ｎ≧２の場合、起動中に複数のスイッチＳＷ１～ＳＷｎをシーケンシャル制御する必要があるため、制御回路２１０の構成が複雑となるが、第２トランジスタＭ２のサイズが段階的に切り替わっていくため、水晶発振器１００Ａａの周波数変動やデューティサイクルの変動を抑制できるという利点がある。
【0047】
図６は、実施例２に係る水晶発振器１００Ｂの回路図である。発振回路２００Ｂにおいて、第２トランジスタＭ２のサイズは固定であり、その代わりに、電流源ＣＳ２は、可変電流源である。制御回路２１０は、第３トランジスタＭ３に供給する電流Ｉｖが、起動時には大きく、起動完了後の定常発振状態において小さくなるように、電流源ＣＳ２を制御する。
【0048】
図７は、電流源ＣＳ２の構成例を示す回路図である。電流源ＣＳ２は、定電流Ｉ０を生成する第１電流源ＣＳ２ａと、徐変電流Ｉ１を生成する第２電流源ＣＳ２ｂを含む。２つの電流Ｉ０，Ｉ１の合計が、電流Ｉｖとして第３トランジスタＭ３に供給される。第２電流源ＣＳ２ｂが生成する徐変電流Ｉ１は、ある電流量ＩＭＡＸから０に向かって時間とともに低下する。
【0049】
図８は、電流源ＣＳ２が生成する電流Ｉｖを示す図である。電流Ｉｖは、起動開始においてＩ０＋ＩＭＡＸであり、時間とともに低下していく。第２トランジスタＭ２には、この電流ＩｖのＭ倍の電流が流れ、第１トランジスタＭ１に供給される。
【0050】
図９は、図７の第２電流源ＣＳ２ｂの構成例を示す回路図である。第２電流源ＣＳ２ｂは、可変電圧源２２０および電圧／電流変換回路２３０を含む。可変電圧源２２０は、ある電圧レベルＶａから０Ｖに向かって低下していく徐変電圧Ｖ１を生成する。
【0051】
電圧／電流変換回路２３０は、徐変電圧Ｖ１を、徐変電流Ｉ１に変換する。徐変電流Ｉ１は、徐変電圧Ｖ１に比例した電圧である。
【0052】
電圧／電流変換回路２３０は、第４トランジスタＭ４、第２抵抗Ｒ２、オペアンプＯＡ１を含む。第２抵抗Ｒ２の一端は接地される。第４トランジスタＭ４のソースは、第２抵抗Ｒ２と接続される。オペアンプＯＡ１の反転入力端子は、第２抵抗Ｒ２と接続され、非反転入力端子には、徐変電圧Ｖ１が印加される。電圧／電流変換回路２３０の入出力特性は以下の式で表される。
Ｉ１＝Ｖ１／Ｒ２
Ｉ１＝Ｖ１／Ｒ２
【0053】
可変電圧源２２０は、キャパシタＣ１１、充電回路２２２、放電回路２２４を含む。充電回路２２２は、キャパシタＣ１１に電圧Ｖａを印加し、徐変電圧Ｖ１を初期化する。たとえば充電回路２２２は、スイッチＳＷ１１を含む。
【0054】
放電回路２２４は、キャパシタＣ１１から電流をシンクし、徐変電圧Ｖ１を低下させる。たとえば放電回路２２４は、スイッチＳＷ１２および定電流源ＣＳ３を含む。定電流源ＣＳ３に替えて、抵抗を用いてもよい。
【0055】
この構成によれば、時間とともに減少していく徐変電流Ｉ１を生成できる。
【0056】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【0057】
（付記）
本明細書には以下の技術が開示される。
本明細書には以下の技術が開示される。
【0058】
（項目１）
発振回路であって、
水晶振動子の第１端が接続されるべき第１端子と、
水晶振動子の第２端が接続されるべき第２端子と、
前記第１端子と前記第２端子の間に接続された第１抵抗と、
ソースが接地され、ゲートが前記第１端子と接続され、ドレインが前記第２端子と接続されたＮチャンネルの第１トランジスタと、
ドレインが前記第１トランジスタの前記ドレインと接続され、ゲートにバイアス電圧が印加されたＰチャンネルの第２トランジスタと、
を備え、前記発振回路の起動時における前記第２トランジスタの電流供給能力が、前記発振回路の定常発振中の前記電流供給能力に比べて大きい、発振回路。
発振回路であって、
水晶振動子の第１端が接続されるべき第１端子と、
水晶振動子の第２端が接続されるべき第２端子と、
前記第１端子と前記第２端子の間に接続された第１抵抗と、
ソースが接地され、ゲートが前記第１端子と接続され、ドレインが前記第２端子と接続されたＮチャンネルの第１トランジスタと、
ドレインが前記第１トランジスタの前記ドレインと接続され、ゲートにバイアス電圧が印加されたＰチャンネルの第２トランジスタと、
を備え、前記発振回路の起動時における前記第２トランジスタの電流供給能力が、前記発振回路の定常発振中の前記電流供給能力に比べて大きい、発振回路。
【0059】
（項目２）
ゲートおよびソースが、前記第２トランジスタの前記ゲートと接続されており、前記第２トランジスタとともにカレントミラー回路を形成するＰチャンネルの第３トランジスタをさらに備える、項目１に記載の発振回路。
ゲートおよびソースが、前記第２トランジスタの前記ゲートと接続されており、前記第２トランジスタとともにカレントミラー回路を形成するＰチャンネルの第３トランジスタをさらに備える、項目１に記載の発振回路。
【0060】
（項目３）
前記第２トランジスタのサイズが可変である、項目２に記載の発振回路。
前記第２トランジスタのサイズが可変である、項目２に記載の発振回路。
【0061】
（項目４）
前記第２トランジスタのサイズが２段階で切り替え可能である、項目３に記載の発振回路。
前記第２トランジスタのサイズが２段階で切り替え可能である、項目３に記載の発振回路。
【0062】
（項目５）
前記第２トランジスタのサイズが多段階で切り替え可能である、項目３に記載の発振回路。
前記第２トランジスタのサイズが多段階で切り替え可能である、項目３に記載の発振回路。
【0063】
（項目６）
前記第３トランジスタに電流を供給する電流源をさらに備え、
前記電流源が生成する電流が可変である、項目２に記載の発振回路。
前記第３トランジスタに電流を供給する電流源をさらに備え、
前記電流源が生成する電流が可変である、項目２に記載の発振回路。
【0064】
（項目７）
前記電流源が生成する電流が、第１電流量から、前記第１電流量より少ない第２電流量に向かって連続的に減少する、項目６に記載の発振回路。
前記電流源が生成する電流が、第１電流量から、前記第１電流量より少ない第２電流量に向かって連続的に減少する、項目６に記載の発振回路。
【0065】
（項目８）
前記電流源は、
第１端が接地された第２抵抗と、
第１端が前記第２抵抗の第２端と接続された第４トランジスタと、
出力が前記第４トランジスタのゲートと接続され、第１入力が前記第２抵抗の前記第２端と接続されたオペアンプと、
前記オペアンプの第２入力に、起動開始から時間とともに低下する基準電圧を供給する電圧源と、
を含む、項目７に記載の発振回路。
前記電流源は、
第１端が接地された第２抵抗と、
第１端が前記第２抵抗の第２端と接続された第４トランジスタと、
出力が前記第４トランジスタのゲートと接続され、第１入力が前記第２抵抗の前記第２端と接続されたオペアンプと、
前記オペアンプの第２入力に、起動開始から時間とともに低下する基準電圧を供給する電圧源と、
を含む、項目７に記載の発振回路。
【0066】
（項目９）
前記電圧源は、
キャパシタと、
起動開始前に、前記キャパシタを充電する充電回路と、
起動開始後に、前記キャパシタを放電する放電回路と、
を含み、前記キャパシタの電圧が、前記基準電圧である、項目８に記載の発振回路。
前記電圧源は、
キャパシタと、
起動開始前に、前記キャパシタを充電する充電回路と、
起動開始後に、前記キャパシタを放電する放電回路と、
を含み、前記キャパシタの電圧が、前記基準電圧である、項目８に記載の発振回路。
【0067】
（項目１０）
項目１から９のいずれかに記載の発振回路を備える、半導体集積回路。
項目１から９のいずれかに記載の発振回路を備える、半導体集積回路。
【符号の説明】
【0068】
１００ 水晶発振器
１０２ 水晶振動子
２００ 発振回路
Ｍ１ 第１トランジスタ
Ｍ２ 第２トランジスタ
Ｍ３ 第３トランジスタ
Ｒ１ 第１抵抗
ＩＮ 第１端子
ＯＵＴ 第２端子
ＣＭ１ カレントミラー回路
２０２ 半導体集積回路
２１０ 制御回路
２２０ 可変電圧源
２２２ 充電回路
２２４ 放電回路
２３０ 電圧／電流変換回路
Ｍ４ 第４トランジスタ
Ｒ２ 第２抵抗
ＯＡ１ オペアンプ
１０２ 水晶振動子
２００ 発振回路
Ｍ１ 第１トランジスタ
Ｍ２ 第２トランジスタ
Ｍ３ 第３トランジスタ
Ｒ１ 第１抵抗
ＩＮ 第１端子
ＯＵＴ 第２端子
ＣＭ１ カレントミラー回路
２０２ 半導体集積回路
２１０ 制御回路
２２０ 可変電圧源
２２２ 充電回路
２２４ 放電回路
２３０ 電圧／電流変換回路
Ｍ４ 第４トランジスタ
Ｒ２ 第２抵抗
ＯＡ１ オペアンプ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】