(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024141126
(43)【公開日】2024-10-10
(54)【発明の名称】半導体モジュールの製造方法及び半導体モジュール
(51)【国際特許分類】
H01L 21/60 20060101AFI20241003BHJP
【ＦＩ】
H01L21/60 311R
【審査請求】未請求
【請求項の数】17
【出願形態】ＯＬ
(21)【出願番号】P 2023052608
(22)【出願日】2023-03-29
(71)【出願人】
【識別番号】522485073
【氏名又は名称】株式会社Ｐｒｅｍｏ
(74)【代理人】
【識別番号】110002790
【氏名又は名称】Ｏｎｅ ｉｐ弁理士法人
(72)【発明者】
【氏名】藤川 憲一
(72)【発明者】
【氏名】辻 秀典
【テーマコード（参考）】
5F044
【Ｆターム（参考）】
5F044MM03
5F044NN18
5F044NN24
(57)【要約】
【課題】より容易に製造することが可能な半導体モジュール及び半導体モジュールの製造方法を提供する。
【解決手段】半導体モジュールの製造方法が、テープを供給する第１の巻出しロールと、正極電源線及び負極電源線を供給する第２の巻出しロールを準備する工程と、第１の巻出しロールから供給されるテープ上に正極電源線及び負極電源線を貼付する工程と、半導体チップの正極電源端子が正極電源線に接続し、半導体チップの負極電源端子が負極電源線に接続するように半導体チップを配置する工程と、半導体チップを固定する工程と、を備える。
【選択図】図１
【解決手段】半導体モジュールの製造方法が、テープを供給する第１の巻出しロールと、正極電源線及び負極電源線を供給する第２の巻出しロールを準備する工程と、第１の巻出しロールから供給されるテープ上に正極電源線及び負極電源線を貼付する工程と、半導体チップの正極電源端子が正極電源線に接続し、半導体チップの負極電源端子が負極電源線に接続するように半導体チップを配置する工程と、半導体チップを固定する工程と、を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
テープを供給する第１の巻出しロールと、正極電源線及び負極電源線を供給する第２の巻出しロールを準備する工程と、
前記第１の巻出しロールから供給される前記テープ上に前記正極電源線及び前記負極電源線を貼付する工程と、
半導体チップの正極電源端子が前記正極電源線に接続し、前記半導体チップの負極電源端子が前記負極電源線に接続するように前記半導体チップを配置する工程と、
前記半導体チップを固定する工程と、
を備える半導体モジュールの製造方法。
前記第１の巻出しロールから供給される前記テープ上に前記正極電源線及び前記負極電源線を貼付する工程と、
半導体チップの正極電源端子が前記正極電源線に接続し、前記半導体チップの負極電源端子が前記負極電源線に接続するように前記半導体チップを配置する工程と、
前記半導体チップを固定する工程と、
を備える半導体モジュールの製造方法。
【請求項2】
請求項１に記載の半導体モジュールの製造方法であって、
前記正極電源線及び前記負極電源線を貼付する工程において、前記テープは粘着テープであり、前記テープの粘着面に前記正極電源線及び前記負極電源線を載置させること、を特徴とする半導体モジュールの製造方法。
前記正極電源線及び前記負極電源線を貼付する工程において、前記テープは粘着テープであり、前記テープの粘着面に前記正極電源線及び前記負極電源線を載置させること、を特徴とする半導体モジュールの製造方法。
【請求項3】
請求項１に記載の半導体モジュールの製造方法であって、
前記固定する工程において、前記半導体チップの実装部を加熱すること、
を特徴とする半導体モジュールの製造方法。
前記固定する工程において、前記半導体チップの実装部を加熱すること、
を特徴とする半導体モジュールの製造方法。
【請求項4】
請求項４に記載の半導体モジュールの製造方法であって、
切断された、前記半導体チップが固定された前記テープを封止する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
切断された、前記半導体チップが固定された前記テープを封止する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
【請求項5】
請求項１に記載の半導体モジュールの製造方法であって、
前記正極電源線及び前記負極電源線の少なくともいずれかが絶縁性の被膜を有する場合に、前記金属線の表面の被膜の一部を除去する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
前記正極電源線及び前記負極電源線の少なくともいずれかが絶縁性の被膜を有する場合に、前記金属線の表面の被膜の一部を除去する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
【請求項6】
請求項３に記載の半導体モジュールの製造方法であって、
前記正極電源線及び前記負極電源線の少なくともいずれかの表面に、接合材を塗布する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
前記正極電源線及び前記負極電源線の少なくともいずれかの表面に、接合材を塗布する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
【請求項7】
請求項３に記載の半導体モジュールの製造方法であって、
前記金属線の断面は略四角形形状であり、前記正極電源線及び負極電源線の表面には前記正極電源線及び負極電源線とは異なる組成の金属薄膜が形成されていること、
を特徴とする半導体モジュールの製造方法。
前記金属線の断面は略四角形形状であり、前記正極電源線及び負極電源線の表面には前記正極電源線及び負極電源線とは異なる組成の金属薄膜が形成されていること、
を特徴とする半導体モジュールの製造方法。
【請求項8】
請求項３に記載の半導体モジュールの製造方法であって、
前記固定する工程において、リフロー炉によるはんだ接合が行われること、
を特徴とする半導体モジュールの製造方法。
前記固定する工程において、リフロー炉によるはんだ接合が行われること、
を特徴とする半導体モジュールの製造方法。
【請求項9】
請求項１に記載の半導体モジュールの製造方法であって、
前記半導体チップが固定された前記テープを切断する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
前記半導体チップが固定された前記テープを切断する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
【請求項10】
請求項２に記載の半導体モジュールの製造方法であって、
前記粘着テープは、ポリイミドテープを用いること、
を特徴とする半導体モジュールの製造方法。
前記粘着テープは、ポリイミドテープを用いること、
を特徴とする半導体モジュールの製造方法。
【請求項11】
請求項１に記載の半導体モジュールの製造方法であって、
前記正極電源線及び負極電源線は銅線であること、
を特徴とする半導体モジュールの製造方法。
前記正極電源線及び負極電源線は銅線であること、
を特徴とする半導体モジュールの製造方法。
【請求項12】
請求項２に記載の半導体モジュールの製造方法であって、
前記粘着剤はアクリル粘着剤を使用すること、
を特徴とする半導体モジュールの製造方法。
前記粘着剤はアクリル粘着剤を使用すること、
を特徴とする半導体モジュールの製造方法。
【請求項13】
請求項８に記載の半導体モジュールの製造方法であって、
リフロー炉では１５０°Ｃ以下の低温接合により接合を行うこと、
を特徴とする半導体モジュールの製造方法。
リフロー炉では１５０°Ｃ以下の低温接合により接合を行うこと、
を特徴とする半導体モジュールの製造方法。
【請求項14】
請求項８に記載の半導体モジュールの製造方法であって、
リフロー接合後にアンダーフィル封止を行うこと、
を特徴とする半導体モジュールの製造方法。
リフロー接合後にアンダーフィル封止を行うこと、
を特徴とする半導体モジュールの製造方法。
【請求項15】
請求項１に記載の半導体モジュールの製造方法であって、
前記半導体モジュールが固定された前記テープを切断する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
前記半導体モジュールが固定された前記テープを切断する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
【請求項16】
半導体チップが配置された基板を備える半導体モジュールであって、
前記基板は、粘着性を有する粘着層を備える素材を有し、
前記粘着層の表面には、正極電源線及び負極電源線が貼付され、
前記半導体チップは、他の半導体チップと無線通信を行うためのコイルと、前記正極電源線と電気的に接続する正極電源端子と、前記負極電源線と電気的に接続する負極電源端子と、を備え、
前記半導体チップの有する端子は、前記正極電源端子と前記負極電源端子のみで構成され、前記他の半導体チップとの通信は前記コイルを介した無線通信により行われること、
を特徴とする半導体モジュール。
前記基板は、粘着性を有する粘着層を備える素材を有し、
前記粘着層の表面には、正極電源線及び負極電源線が貼付され、
前記半導体チップは、他の半導体チップと無線通信を行うためのコイルと、前記正極電源線と電気的に接続する正極電源端子と、前記負極電源線と電気的に接続する負極電源端子と、を備え、
前記半導体チップの有する端子は、前記正極電源端子と前記負極電源端子のみで構成され、前記他の半導体チップとの通信は前記コイルを介した無線通信により行われること、
を特徴とする半導体モジュール。
【請求項17】
請求項１６に記載の半導体モジュールであって、
前記正極電源線及び前記負極電源線は、互いに平行に貼付配置されること、
を特徴とする半導体モジュール。
前記正極電源線及び前記負極電源線は、互いに平行に貼付配置されること、
を特徴とする半導体モジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体モジュールの製造方法及び半導体モジュールに関する。
【背景技術】
【0002】
従来、複数の半導体チップを１つのパッケージ内に集積する半導体チップモジュールにおいては、集積する複数の半導体チップ間の信号伝送に、ワイヤボンディングやシリコンインタポーザなどを利用した有線による信号伝送が行われていた。このような有線での信号伝送を行う半導体チップモジュールは、数千本の通信線を半導体チップと基板の間で接続する必要があり、半導体チップを高い精度で基板上の所定位置に接着させる必要があり、製造が容易ではないという課題があった。特許文献１には、上記した課題に対して、有線の通信線に替えて、コイルを用いた無線通信を利用することで半導体チップと基板間の通信線の数を低減する技術が提案されている。
【0003】
しかし、複数の半導体チップ間の信号伝送を無線通信により行い、通信線を利用しない場合であっても、複数の半導体チップを機能させるには、各半導体チップへ電力を供給するために、基板と半導体チップを有線の電力線で接続する必要がある。そのため、半導体チップを基板上の電力供給可能な所定位置に接着させる必要があり、従来と同様に、半導体チップを高い精度で基板上の所定位置に接着させる必要があり、製造が容易ではないという課題が残されていた。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０２１－８７０４４号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献１に記載の情報処理装置では、より容易に製造できるようにするための半導体チップへ電力供給ラインの実装方法については考慮されていなかった。
【0006】
本発明はこのような背景を鑑みてなされたものであり、より容易に製造することが可能な半導体モジュール及び半導体モジュールの製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記課題を解決するための本発明の一つは、半導体モジュールの製造方法であって、テープを供給する第１の巻出しロールと、正極電源線及び負極電源線を供給する第２の巻出しロールを準備する工程と、前記第１の巻出しロールから供給される前記テープ上に前記正極電源線及び前記負極電源線を貼付する工程と、半導体チップの正極電源端子が前記正極電源線に接続し、前記半導体チップの負極電源端子が前記負極電源線に接続するように前記半導体チップを配置する工程と、前記半導体チップを固定する工程と、を備える。
【0008】
その他本願が開示する課題やその解決方法については、発明の実施形態の欄及び図面により明らかにされる。
【発明の効果】
【0009】
本発明によれば、より容易に半導体チップ及び半導体チップモジュールを製造することができる。
【図面の簡単な説明】
【0010】
【図1】本発明の一実施形態である半導体チップのハード構成例を示す図である。
【図2】本発明の一実施形態であるセンシング部３０と通信部４０を実装する一例としてコイル７０を適用した構成図である。
【図3】本発明の一実施形態である半導体チップの機能構成を示すブロック図である。
【図4】本発明の一実施形態である処理の流れを説明する制御フロー図である。
【図5】本発明の一実施形態である半導体チップを基板に実装する第一の実装例を示す図である。
【図6】本発明の一実施形態である半導体チップに複数レベルの電圧を供給する場合の半導体チップの構成図である。
【図7】本発明の一実施形態である半導体チップに複数レベルの電圧を供給する場合の第一の実装例を示す図である。
【図8】本発明の一実施形態である半導体チップを基板に実装する第三の実装例を示す図である。
【図9】本発明の一実施形態である半導体チップを基板に実装する第四の実装例を示す図である。
【図10】本発明の一実施形態である半導体チップを基板に実装する第五の実装例を示す図である。
【図11】本発明の一実施形態である半導体チップを基板に実装する第六の実装例を示す図である。
【図12】本発明の一実施形態である半導体チップを基板に実装する第七の実装例を示す図である。
【図13】本発明の一実施形態である半導体チップを基板に実装する第八の実装例を示す図である。
【図14】本発明の一実施形態である半導体チップモジュールの製造工程を示すフローチャートである。
【図15】本発明の一実施形態である連続搬送方式による半導体モジュールの製造方法を説明する図である。
【発明を実施するための形態】
【0011】
＜発明の概要＞
本発明の実施形態の内容を列記して説明する。本発明は、たとえば、以下のような構成を備える。
［項目１］
テープを供給する第１の巻出しロールと、正極電源線及び負極電源線を供給する第２の巻出しロールを準備する工程と、
前記第１の巻出しロールから供給される前記テープ上に前記正極電源線及び前記負極電源線を貼付する工程と、
半導体チップの正極電源端子が前記正極電源線に接続し、前記半導体チップの負極電源端子が前記負極電源線に接続するように前記半導体チップを配置する工程と、
前記半導体チップを固定する工程と、
を備える半導体モジュールの製造方法。
［項目２］
項目１に記載の半導体モジュールの製造方法であって、
前記正極電源線及び前記負極電源線を貼付する工程において、前記テープは粘着テープであり、前記テープの粘着面に前記正極電源線及び前記負極電源線を載置させること、を特徴とする半導体モジュールの製造方法。
［項目３］
項目１に記載の半導体モジュールの製造方法であって、
前記固定する工程において、前記半導体チップの実装部を加熱すること、
を特徴とする半導体モジュールの製造方法。
［項目４］
項目４に記載の半導体モジュールの製造方法であって、
切断された、前記半導体チップが固定された前記テープを封止する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
［項目５］
項目１に記載の半導体モジュールの製造方法であって、
前記正極電源線及び前記負極電源線の少なくともいずれかが絶縁性の被膜を有する場合に、前記金属線の表面の被膜の一部を除去する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
［項目６］
項目３に記載の半導体モジュールの製造方法であって、
前記正極電源線及び前記負極電源線の少なくともいずれかの表面に、接合材を塗布する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
［項目７］
項目３に記載の半導体モジュールの製造方法であって、
前記金属線の断面は略四角形形状であり、前記正極電源線及び負極電源線の表面には前記正極電源線及び負極電源線とは異なる組成の金属薄膜が形成されていること、
を特徴とする半導体モジュールの製造方法。
［項目８］
項目３に記載の半導体モジュールの製造方法であって、
前記固定する工程において、リフロー炉によるはんだ接合が行われること、
を特徴とする半導体モジュールの製造方法。
［項目９］
項目１に記載の半導体モジュールの製造方法であって、
前記半導体チップが固定された前記テープを切断する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
［項目１０］
項目２に記載の半導体モジュールの製造方法であって、
前記粘着テープは、ポリイミドテープを用いること、
を特徴とする半導体モジュールの製造方法。
［項目１１］
項目１に記載の半導体モジュールの製造方法であって、
前記正極電源線及び負極電源線は銅線であること、
を特徴とする半導体モジュールの製造方法。
［項目１２］
項目２に記載の半導体モジュールの製造方法であって、
前記粘着剤はアクリル粘着剤を使用すること、
を特徴とする半導体モジュールの製造方法。
［項目１３］
項目８に記載の半導体モジュールの製造方法であって、
リフロー炉では１５０°Ｃ以下の低温接合により接合を行うこと、
を特徴とする半導体モジュールの製造方法。
［項目１４］
項目８に記載の半導体モジュールの製造方法であって、
リフロー接合後にアンダーフィル封止を行うこと、
を特徴とする半導体モジュールの製造方法。
［項目１５］
項目１に記載の半導体モジュールの製造方法であって、
前記半導体モジュールが固定された前記テープを切断する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
［項目１６］
半導体チップが配置された基板を備える半導体モジュールであって、
前記基板は、粘着性を有する粘着層を備える素材を有し、
前記粘着層の表面には、正極電源線及び負極電源線が貼付され、
前記半導体チップは、他の半導体チップと無線通信を行うためのコイルと、前記正極電源線と電気的に接続する正極電源端子と、前記負極電源線と電気的に接続する負極電源端子と、を備え、
前記半導体チップの有する端子は、前記正極電源端子と前記負極電源端子のみで構成され、前記他の半導体チップとの通信は前記コイルを介した無線通信により行われること、
を特徴とする半導体モジュール。
［項目１７］
項目１６に記載の半導体モジュールであって、
前記正極電源線及び前記負極電源線は、互いに平行に貼付配置されること、
を特徴とする半導体モジュール。
本発明の実施形態の内容を列記して説明する。本発明は、たとえば、以下のような構成を備える。
［項目１］
テープを供給する第１の巻出しロールと、正極電源線及び負極電源線を供給する第２の巻出しロールを準備する工程と、
前記第１の巻出しロールから供給される前記テープ上に前記正極電源線及び前記負極電源線を貼付する工程と、
半導体チップの正極電源端子が前記正極電源線に接続し、前記半導体チップの負極電源端子が前記負極電源線に接続するように前記半導体チップを配置する工程と、
前記半導体チップを固定する工程と、
を備える半導体モジュールの製造方法。
［項目２］
項目１に記載の半導体モジュールの製造方法であって、
前記正極電源線及び前記負極電源線を貼付する工程において、前記テープは粘着テープであり、前記テープの粘着面に前記正極電源線及び前記負極電源線を載置させること、を特徴とする半導体モジュールの製造方法。
［項目３］
項目１に記載の半導体モジュールの製造方法であって、
前記固定する工程において、前記半導体チップの実装部を加熱すること、
を特徴とする半導体モジュールの製造方法。
［項目４］
項目４に記載の半導体モジュールの製造方法であって、
切断された、前記半導体チップが固定された前記テープを封止する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
［項目５］
項目１に記載の半導体モジュールの製造方法であって、
前記正極電源線及び前記負極電源線の少なくともいずれかが絶縁性の被膜を有する場合に、前記金属線の表面の被膜の一部を除去する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
［項目６］
項目３に記載の半導体モジュールの製造方法であって、
前記正極電源線及び前記負極電源線の少なくともいずれかの表面に、接合材を塗布する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
［項目７］
項目３に記載の半導体モジュールの製造方法であって、
前記金属線の断面は略四角形形状であり、前記正極電源線及び負極電源線の表面には前記正極電源線及び負極電源線とは異なる組成の金属薄膜が形成されていること、
を特徴とする半導体モジュールの製造方法。
［項目８］
項目３に記載の半導体モジュールの製造方法であって、
前記固定する工程において、リフロー炉によるはんだ接合が行われること、
を特徴とする半導体モジュールの製造方法。
［項目９］
項目１に記載の半導体モジュールの製造方法であって、
前記半導体チップが固定された前記テープを切断する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
［項目１０］
項目２に記載の半導体モジュールの製造方法であって、
前記粘着テープは、ポリイミドテープを用いること、
を特徴とする半導体モジュールの製造方法。
［項目１１］
項目１に記載の半導体モジュールの製造方法であって、
前記正極電源線及び負極電源線は銅線であること、
を特徴とする半導体モジュールの製造方法。
［項目１２］
項目２に記載の半導体モジュールの製造方法であって、
前記粘着剤はアクリル粘着剤を使用すること、
を特徴とする半導体モジュールの製造方法。
［項目１３］
項目８に記載の半導体モジュールの製造方法であって、
リフロー炉では１５０°Ｃ以下の低温接合により接合を行うこと、
を特徴とする半導体モジュールの製造方法。
［項目１４］
項目８に記載の半導体モジュールの製造方法であって、
リフロー接合後にアンダーフィル封止を行うこと、
を特徴とする半導体モジュールの製造方法。
［項目１５］
項目１に記載の半導体モジュールの製造方法であって、
前記半導体モジュールが固定された前記テープを切断する工程をさらに備えること、
を特徴とする半導体モジュールの製造方法。
［項目１６］
半導体チップが配置された基板を備える半導体モジュールであって、
前記基板は、粘着性を有する粘着層を備える素材を有し、
前記粘着層の表面には、正極電源線及び負極電源線が貼付され、
前記半導体チップは、他の半導体チップと無線通信を行うためのコイルと、前記正極電源線と電気的に接続する正極電源端子と、前記負極電源線と電気的に接続する負極電源端子と、を備え、
前記半導体チップの有する端子は、前記正極電源端子と前記負極電源端子のみで構成され、前記他の半導体チップとの通信は前記コイルを介した無線通信により行われること、
を特徴とする半導体モジュール。
［項目１７］
項目１６に記載の半導体モジュールであって、
前記正極電源線及び前記負極電源線は、互いに平行に貼付配置されること、
を特徴とする半導体モジュール。
【0012】
＜ハードウェア＞
図１は、本発明の一実施形態である半導体チップのハード構成例を示す。半導体チップ１は、プロセッサ１０とセンシング部３０と通信部４０とを備え、プロセッサ１０はメモリ２０を備える。センシング部３０は、半導体チップが配備された環境に応じた計測値を計測する。プロセッサ１０は、センシング部３０で計測した計測値を受信してメモリ２０に記録し、測定値を計算ロジックに与えることで環境値を算出する。環境値とは、半導体チップが配備された環境の状態を示す値である。プロセッサ１０は、算出した環境値をメモリ２０に記録する。また、半導体チップ１は、更に電源ライン６０を有し、外部の電源５０からの電力をプロセッサ１０とセンシング部３０と通信部４０に供給する。
図１は、本発明の一実施形態である半導体チップのハード構成例を示す。半導体チップ１は、プロセッサ１０とセンシング部３０と通信部４０とを備え、プロセッサ１０はメモリ２０を備える。センシング部３０は、半導体チップが配備された環境に応じた計測値を計測する。プロセッサ１０は、センシング部３０で計測した計測値を受信してメモリ２０に記録し、測定値を計算ロジックに与えることで環境値を算出する。環境値とは、半導体チップが配備された環境の状態を示す値である。プロセッサ１０は、算出した環境値をメモリ２０に記録する。また、半導体チップ１は、更に電源ライン６０を有し、外部の電源５０からの電力をプロセッサ１０とセンシング部３０と通信部４０に供給する。
【0013】
図２は、センシング部３０と通信部４０を実装する一例としてコイル７０を適用したハード構成例を示す。図２に示す例では、半導体チップをペアで用いた例を示しており、半導体チップは、プロセッサ（１０ａ，１０ｂ）と、プロセッサ内に設けられたメモリ（20a, 20b）と、プロセッサと通信可能に接続された送受信回路（８０ａ，８０ｂ）と、送受信回路と接続されたコイル（７０ａ，７０ｂ）と、プロセッサと送受信回路に電力を供給するための負極側の第１の電源端子（６１a、６１b）と、正極側の第２の電源端子（６２a、６２b）とを備えている。
【0014】
図２に示す隣接して配置される２つの半導体チップ（1a, 1b）は、それぞれコイル（70a, 70b）とコイルに流れる信号を生成する送受信回路（80a, 80b）を備えることで、隣接する他の半導体チップのコイル７０と誘導結合により互いに信号を送受信することができる。また、２つの半導体チップのコイル（70a, 70b）同士の相対距離や相対角度が変化することにより、誘導結合の結合強度が変化し、コイルに発生する電圧値又は電圧の振幅値が変化する。本実施形態では、送受信回路がコイルに発生する電圧値又は電圧の振幅値を検出することで、プロセッサ１０は、検出した電圧値又は電圧の振幅値を計測値として取得し、半導体チップ同士の相対距離や相対角度を変化させる環境変化を環境値として算出することができる。メモリ２０は、算出された環境値を記録する。
【0015】
本実施形態の半導体チップは、複数の環境値の種類のそれぞれについて計算ロジックを記憶しており、同じ計測値から複数種類の環境値を計算し得る。半導体チップは、指定された種類に対応する計算ロジックを用いることにより、同じセンサの計測値（コイル７０が測定した電圧）に基づいて異なる種類の環境値を求めることができる。また、図１に示すプロセッサとセンシング部と通信部を分離不能に半導体チップ上に実装することにより、本実施形態における半導体チップをCPUで構成することができる。その場合の半導体チップの直径を、例えば0.3mm程度とすることができ、半導体チップを小型化することができる。なお、このサイズに限定されるものではない。例えば、プロセッサとセンシング部と通信部は、分離不能に、半導体チップ上（１チップ上）に実装されうる。ここで、半導体チップとは、電子回路が組み込まれたシリコンの小さな薄片（シリコンダイ、又はダイ）と定義する。あるいは、場合によっては、シリコンダイを封止したパッケージと定義することも可能である。
【0016】
＜ソフトウェア＞
図３は、半導体チップの機能構成を示すブロック図である。図３に示すように、半導体チップは、取得部１１１と、計算部１１２と、送信部１１３と、受信部１１４と、ロジック記憶部１３１と、環境値記憶部１３２を含んで構成される。
図３は、半導体チップの機能構成を示すブロック図である。図３に示すように、半導体チップは、取得部１１１と、計算部１１２と、送信部１１３と、受信部１１４と、ロジック記憶部１３１と、環境値記憶部１３２を含んで構成される。
【0017】
ロジック記憶部１３１は、計算ロジックを記憶する。本実施形態のロジック記憶部１３１は、環境値の種類ごとに計算ロジックを記憶する。ロジック記憶部１３１には、環境値の種類に紐付けて、計算ロジックが記憶される。上述したように計算ロジックは、計測値に基づいて環境値を算出するアルゴリズムを含む。計測値は、送受信回路が検出したコイルに発生する電圧値又は電圧の振幅値であり、本実施形態では例えばコイルに発生する電圧値とすることができる。環境値は、センサチップが置かれた環境に関する値であり、例えば、温度、振動、圧力、電磁波、音量、湿度などでありうる。例えば、２つのセンサチップ間の位置関係が変化すると、コイルに発生する電圧又は電圧の振幅が変化する。また、２つのセンサチップの位置関係の変化は、センサチップ周りの温度や圧力、湿度など、センサチップの外部から与えられる音や電磁波などの振動、センサチップが埋め込まれ、配置され、又は貼付された物の振動などにより変化することが知られており、このセンサチップの相対位置関係の変化に起因して発生するコイルの電圧又は電圧の変化を適切な計算ロジックで処理することにより、例えば、温度、振動、圧力、電磁波、音量、湿度などを算出することができる。
【0018】
環境値記憶部１３２は、環境値を記憶する。本実施形態の環境値記憶部１３２は、種類ごとに環境値の履歴を記憶する。環境値記憶部１３２には、環境値の種類、環境値、計算した時点（タイムスタンプ）等の情報が含まれるが、これらに限定されない。タイムスタンプは、計測値が計測された時点としてもよい。
【0019】
条件記憶部１３３は、どの種類の環境値を計算するかを決定する情報を記憶する。本実施形態の条件記憶部１３３は、半導体チップが取得可能な事象についての条件に対応付けて、当該条件が満たされたときに計算するべき環境値の種類を記憶する。条件及び環境値の種類のペアは複数登録されてもよい。なお、条件記憶部１３３には、無条件で計算する環境値の種類を記憶するようにしてもよい。また、条件記憶部１３３には、条件を設けずに、計算するべき環境値の種類を１つ又は複数記憶するようにしてもよい。
【0020】
取得部１１１は、半導体チップが備えるセンシング部（コイル）が計測した計測値を取得する。本実施形態の取得部１１１は、コイル３０に発生する電圧の値を計測値として取得することができる。
【0021】
計算部１１２は、環境値を計算する。計算部１１２は、設定された種類に対応する計算ロジックにより計測値から環境値を計算することができる。計算部１１２は、例えば、条件記憶部１３３に記憶されている条件のうち満たされているものに対応する種類を特定し、特定した種類に対応する計算ロジックをロジック記憶部１３１から読み出し、読み出した計算ロジックに、取得部１１１が取得した計測値を与えて環境値を計算することができる。
【0022】
また、計算部１１２は、コイル３０から取得した計測値から、第１の計算ロジックにより第１の種類の環境値を計算するとともに、第１の計算ロジックとは異なる第２の計算ロジックにより第２の種類の環境値を計算することもできる。例えば、計算部１１２は、計測値を温度に対応する計算ロジックに与えるとともに、湿度に対応する計算ロジックにも与え、温度と湿度とを計算するようにすることができる。
【0023】
また、計算部１１２は、条件に合致する計測ロジックに従って、対応する環境値を算出することができる。計算部１１２は、例えば、クロック（不図示）から取得可能な時刻情報やコイル７０から取得した計測値などが、条件記憶部１３３に記憶されている条件を満たすか否かを判定し、満たされた条件がある場合には、満たされた条件に対応する種類を特定し、特定した種類に対応する計算ロジックをロジック記憶部１３１から読み出し、読み出した計算ロジックを用いて環境値の計算を行うことができる。
【0024】
受信部１１４は、半導体チップの外部から信号を受信する。例えば、隣接する半導体チップ（1b）から、当該半導体チップ（1b）の識別情報と当該半導体チップ（1b）で計測した環境値の情報などを受信することができる。また、環境値記憶部に記憶した環境値を出力することを要求する環境値要求信号を受信することができる。
【0025】
＜動作＞
図４は、本発明の一実施形態である処理の流れを説明する制御フロー図である。
図４は、本発明の一実施形態である処理の流れを説明する制御フロー図である。
【0026】
半導体チップでは、取得部１１１が、センサで計測した計測値（本実施形態ではコイル７０の電圧）を取得する（Ｓ１４１）。次に、計算部１１２が、条件記憶部１３３に記憶されている条件のうち成就しているものに対応する環境値の種類を特定し、特定した種類に対応する計算ロジックをロジック記憶部１３１から特定し（Ｓ１４２）、特定した計算ロジックに計測値を与えて環境値を計算し（Ｓ１４３）、計算した環境値に環境値の種類及びタイムスタンプを対応付けて環境値記憶部１３２に登録する（Ｓ１４４）。
【0027】
送信部１１３は、外部装置から環境値要求信号を受信した場合（Ｓ１４５：ＹＥＳ）、環境値記憶部１３２に登録されている環境値を外部装置に送信する（Ｓ１４６）。ここで送信部１１３は、最新の環境値を送信するようにしてもよいし、一部又は全部の環境値の履歴を送信するようにしてもよい。
【0028】
以下、図５～８において、上述した半導体チップ１を基板１００上に実装する際の具体例を説明する。複数の半導体チップ１を基板１００上に実装して、各半導体チップ１を機能させるためには、半導体チップ１の間で必要な通信を行う必要があると共に、各半導体チップ１に対して電力を供給する必要がある。後述する各実装例では、複数の半導体チップ１における通信と電力供給を実現する実装構造の具体例を説明する。
【0029】
＜実装例１＞
図５は、本実施形態における半導体チップ１を基板１００に実装する第一の実装例を示す図である。図５ａは側面図を示し、図５ｂは平面図を示している。図５に示す通り、基板１００の一方側には、負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）が設けられている。また、複数の半導体チップ（１ａ、１ｂ）は、基板１００の一方側に配置されており、半導体チップの負極側の電源端子（６１）は負極側の電源供給エリア（５１）と接合され、半導体チップの正極側の電源端子（６２）は正極側の電源供給エリア（５２）と接合される。
図５は、本実施形態における半導体チップ１を基板１００に実装する第一の実装例を示す図である。図５ａは側面図を示し、図５ｂは平面図を示している。図５に示す通り、基板１００の一方側には、負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）が設けられている。また、複数の半導体チップ（１ａ、１ｂ）は、基板１００の一方側に配置されており、半導体チップの負極側の電源端子（６１）は負極側の電源供給エリア（５１）と接合され、半導体チップの正極側の電源端子（６２）は正極側の電源供給エリア（５２）と接合される。
【0030】
半導体チップ１は、負極と正極の電源端子（６１，６２）を介して基板１００から電力供給を受けることができ、また、他の半導体チップ１とコイル７０などで構成される通信部を介して無線通信を行うことができるため、基板１００と半導体チップ１の間で接続される配線は、電源ライン以外は不要となり、従来数千本ほどあった配線を大幅に削減することができる。そのため、基板１００と半導体チップ１の接続作業が簡素化され、また変形しやすい素材を基板１００として利用することも可能となる。
【0031】
図５に示す例では、各半導体チップ１に、負極側の電源端子（６１）と、正極側の電源端子（６２）がそれぞれ２つずつ設けられているため、例えば、製造時のボンディング作業の不備があったり、又はやわらかい基板１００が変形したりすることに起因して、半導体チップ１ａの２つの負極側の電源端子６１ａの片方が負極側の電源供給エリア（５１）と接触しなくなった場合でも、他方の負極側の電源端子６１ａを介して半導体チップが電力を得ることができる。ただし、電源端子は必ずしも２つある必要は無く、３つ以上であっても良いし、１つのみとしても良い。
【0032】
基板１００上に設けられる電源供給エリア５１，５２は、正極又は負極の電極が露出したエリアであり、電源供給エリア５１，５２と接触する電源端子は、電源供給エリア５１，５２を介して電力供給を得ることができる。負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）は、例えば、基板１００の表面に設けた導電性フィルムや導電板で実現することができる。または、基板１００を導電体と非導電体の積層構造とした場合には、当該導電体の層で実現しても良い。図５ｂに示す平面図に示す通り、負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）は、互いに接触しないように一定の距離（４００）を空けて隣接する位置に設けられている。ここで、正極電源供給エリア５２と負極電源供給エリア５１の少なくとも一方の面積が、正極電源端子６２と負極電源端子６１の少なくとも一方の端部の面積よりも広く生成されている。この構成により、半導体モジュールの製造工程であって、基板１００と半導体チップ１を接続する工程において、位置決め精度が悪くても電源供給エリア５１，５２と電源端子６１，６２の接続をより容易に行うことができる。さらに、基板１００に設けられる正極電源供給エリア５２と負極電源供給エリア５１の間の距離（４００）は、半導体チップ（１ａ、１ｂ）の正極電源端子６２と負極電源端子６１の間の距離（２００）よりも短くすることが望ましい。この構成により、図５における上下方向において半導体チップ１の配置位置の自由度が向上する。
【0033】
また、各電源供給エリア５１，５２の短辺の長さ（５００）は、電源端子（６１、６２）の幅よりも長く構成されている。この構成により、基板１００と半導体チップ１を接続する工程において、電源供給エリア５１，５２の短辺方向における位置決め精度が悪くても電源供給エリア５１，５２と電源端子６１，６２の接続を問題無く行うことができる。例えば、図５ｂに示すように、半導体チップ１ａの向きが基板や他の半導体チップ１ｂに対して相対的に１０度程度回転している場合でも、基板１００と電力ラインで接続され、かつ半導体チップ１ｂとの無線通信にも支障がでないため、製造時の半導体チップ１の位置決め難易度がより低くなり、製造コストを低減することができる。特に、一辺の長さが１ｍｍもしくは０．５ｍｍ以下の半導体チップ１を基板１００上に接続して半導体モジュールを製造する場合には、電源供給エリア５１，５２と電源端子６１，６２の位置を合わせるために、高い位置決め精度が求められるため、一般的に製造コストが非常に高額となる。このような場合、本発明のように、正極電源供給エリア５２と負極電源供給エリア５１の少なくとも一方の面積が、正極電源端子６２と負極電源端子６１の少なくとも一方の端部の面積よりも広く生成することにより、上述した位置決め精度が低くても半導体モジュールを製造することが可能となる。本発明は、半導体モジュールのサイズの大小に関わらず、あらゆる半導体モジュールに適用することが可能であるが、一辺の長さが１ｍｍもしくは０．５ｍｍ以下の小型の半導体チップやこれを用いた半導体モジュールに本発明を適用した場合に、本発明の効果は特に大きくなる。
【0034】
ここで、一辺の長さが１ｍｍである半導体チップを用いる場合には、一例として、正極及び負極電源端子の端部の幅を約０．１ｍｍ～０．３ｍｍ、正極電源端子６２と負極電源端子６１の間の距離（２００）を約０．３～０．７ｍｍ、正極電源供給エリア５２と負極電源供給エリア５１の間の距離（４００）を約０．１～０．６ｍｍ、正極電源供給エリア５２と負極電源供給エリア５１の縦方向の幅（５００）を０．２ｍｍ以上、正極電源供給エリア５２と負極電源供給エリア５１の横方向（複数チップが配置される方向）の幅（３００）を２．１ｍｍ以上、に設定することができる。
【0035】
一般的な半導体チップ１の複数のピン（端子）の間隔として、1/10インチ（2.54mm）になっているフルピッチ、1/20インチ（1.27mm）になっているハーフピッチ、1/40インチ（0.635mm）になっている1/4ピッチが知られており、更には、1/80インチ（0.3175mm）になっている1/8ピッチが実用化されると予想されている。そのため、現時点では正極電源端子と負極電源端子の間の距離（２００）は、0.3mm以上にする必要があり、正極電源端子６２と負極電源端子６１の幅を含めると、半導体チップ１の一辺の長さは0.5mm以上にする必要がある。一方で、正極電源供給エリア５２と負極電源供給エリア５１の間の距離（４００）は、短すぎると回路がショートするリスクが高くなるため、最低でも各エリア間の距離（４００）を0.1mm以上とする必要がある。また、半導体モジュール製造工程において、半導体チップ１の位置決め精度として、0.1mm程度のズレを許容することが望ましい。そのため、正極電源供給エリア５２と負極電源供給エリア５１の間の距離（４００）は、0.1mm以上であり、かつ正極電源端子６２と負極電源端子６１の間の距離（２００）よりも短い値に設定することが望ましい。上述した具体的な寸法は、あくまで本発明を適用した実装の一例であり、本発明はこれらの具体的な寸法に限定されるものではない。
【0036】
＜実装例２＞
図６及び７において、半導体チップ１に複数レベルの電圧を供給する実装例を説明する。図６は、センシング部３０と通信部４０を実装する一例としてコイル７０を適用したハード構成であって、図２とは異なる構成例を示す。図２に示す例とは、電源端子が、負極電源端子６１、第１の正極電源端子（低圧）６２、第２の正極電源端子（高圧）６３の３種類で構成される点で相違する。第１の正極電源端子６２は例えば３Ｖの電圧を供給する電源と接続され、第２の正極電源端子６３は、第１の正極電源端子６２よりも高圧な例えば５Ｖの電圧を供給する電源と接続される。負極の電源端子６１はプロセッサと送受信回路の両方に接続される共通の電源端子であり、第１の正極電源端子６２は低圧の電源を必要とする機能部（例えばプロセッサ）と接続され、第２の正極電源端子６３は、より高圧の電源を必要とする機能部（例えば送受信回路）と接続される。
図６及び７において、半導体チップ１に複数レベルの電圧を供給する実装例を説明する。図６は、センシング部３０と通信部４０を実装する一例としてコイル７０を適用したハード構成であって、図２とは異なる構成例を示す。図２に示す例とは、電源端子が、負極電源端子６１、第１の正極電源端子（低圧）６２、第２の正極電源端子（高圧）６３の３種類で構成される点で相違する。第１の正極電源端子６２は例えば３Ｖの電圧を供給する電源と接続され、第２の正極電源端子６３は、第１の正極電源端子６２よりも高圧な例えば５Ｖの電圧を供給する電源と接続される。負極の電源端子６１はプロセッサと送受信回路の両方に接続される共通の電源端子であり、第１の正極電源端子６２は低圧の電源を必要とする機能部（例えばプロセッサ）と接続され、第２の正極電源端子６３は、より高圧の電源を必要とする機能部（例えば送受信回路）と接続される。
【0037】
図７は、本実施形態における半導体チップ１を基板１００に実装する第２の実装例を示す図である。図７の平面図に示す通り、基板１００の一方側には、負極側の電源供給エリア（５１）と正極側の第１の電源供給エリア（５２）と正極側の第２の電源供給エリア（５３）が設けられている。また、複数の半導体チップ（１ａ、１ｂ）は、基板１００の一方側に配置されており、半導体チップの負極側の電源端子（６１）は負極側の電源供給エリア（５１）と接合され、半導体チップの正極側の第１の電源端子（６２）は正極側の第１の電源供給エリア（５２）と接合され、半導体チップの正極側の第２の電源端子（６３）は正極側の第２の電源供給エリア（５３）と接合される。正極側の第１の電源供給エリア（５２）は、例えば３Ｖの電圧を供給する電源と接続され、正極側の第２の電源供給エリア（５３）は、第１の電源供給エリア（５２）よりも高圧な例えば５Ｖの電圧を供給する電源と接続される。
【0038】
図６，７に示す実装例のように、半導体チップ１が複数レベルの電圧を必要とする場合であっても、図７に示すように、各電圧に応じた電源供給エリア（５１，５２，５３）を基板１００に設けることにより、製造時の半導体チップの位置決め難易度がより低くなり、製造コストを低減することができるという効果を得ることができる。
【0039】
＜実装例３＞
図８は、本実施形態における半導体チップを基板１００に実装する第３の実装例を示す図である。図８の平面図に示す通り、基板１００の一方側には、負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）が設けられている。また、複数の半導体チップ（１ａ、１ｂ）は、基板１００の一方側に配置されており、半導体チップの負極側の電源端子（６１）は負極側の電源供給エリア（５１）と接合され、半導体チップの正極側の電源端子（６２）は正極側の電源供給エリア（５２）と接合される。ここで、図５に示す実装例１とは異なり、基板１００の一方側には、負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）が交互にそれぞれ複数個所設けられている。そのため、負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）の境界の任意の位置に半導体チップを配置することで、基板１００から電力を得ることが可能となり、半導体チップ１を基板１００上に配置する際の配置の自由度が向上する。
図８は、本実施形態における半導体チップを基板１００に実装する第３の実装例を示す図である。図８の平面図に示す通り、基板１００の一方側には、負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）が設けられている。また、複数の半導体チップ（１ａ、１ｂ）は、基板１００の一方側に配置されており、半導体チップの負極側の電源端子（６１）は負極側の電源供給エリア（５１）と接合され、半導体チップの正極側の電源端子（６２）は正極側の電源供給エリア（５２）と接合される。ここで、図５に示す実装例１とは異なり、基板１００の一方側には、負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）が交互にそれぞれ複数個所設けられている。そのため、負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）の境界の任意の位置に半導体チップを配置することで、基板１００から電力を得ることが可能となり、半導体チップ１を基板１００上に配置する際の配置の自由度が向上する。
【0040】
＜実装例４＞
図９は、本実施形態における半導体チップ１を基板１００に実装する第４の実装例を示す図である。図９の平面図に示す通り、基板１００の一方側には、負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）が設けられている。また、複数の半導体チップ（１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ）は、基板１００の一方側に配置されており、半導体チップの負極側の電源端子（６１）は負極側の電源供給エリア（５１）と接合され、半導体チップの正極側の電源端子（６２）は正極側の電源供給エリア（５２）と接合される。ここで、図８に示す実装例３とは異なり、基板１００の一方側には、負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）が、一方が内側で、他方が一方の周囲を囲う位置に、互いに接触しないように一定の距離（４００）を空けて隣接して設けられている。そのため、負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）の境界の任意の位置に半導体チップ１を配置することで、基板１００から電力を得ることが可能となり、半導体チップ１を基板１００上に配置する際の配置の自由度が向上する。
図９は、本実施形態における半導体チップ１を基板１００に実装する第４の実装例を示す図である。図９の平面図に示す通り、基板１００の一方側には、負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）が設けられている。また、複数の半導体チップ（１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ）は、基板１００の一方側に配置されており、半導体チップの負極側の電源端子（６１）は負極側の電源供給エリア（５１）と接合され、半導体チップの正極側の電源端子（６２）は正極側の電源供給エリア（５２）と接合される。ここで、図８に示す実装例３とは異なり、基板１００の一方側には、負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）が、一方が内側で、他方が一方の周囲を囲う位置に、互いに接触しないように一定の距離（４００）を空けて隣接して設けられている。そのため、負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）の境界の任意の位置に半導体チップ１を配置することで、基板１００から電力を得ることが可能となり、半導体チップ１を基板１００上に配置する際の配置の自由度が向上する。
【0041】
＜実装例５＞
図１０は、本実施形態における半導体チップ１を基板１００に実装する第５の実装例を示す図である。図１０ａは側面図を示し、図１０ｂはＡ－Ａ断面図を示し、図１０ｃは平面図を示している。図１０に示す通り、基板１００の一方側（上側）には、負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）が設けられている。また、半導体チップ（１ｅ）は、基板１００の一方側（上側）に配置されており、半導体チップ（１ｅ）の負極側の電源端子（６１ｅ）は基板の負極側の電源供給エリア（５１）と接合され、半導体チップ（１ｅ）の正極側の電源端子（６２ｅ）は基板１００の正極側の電源供給エリア（５２）と接合される。ここで、図５－９に示す実装例１－４とは異なり、基板１００と電源供給エリアを介して接触する半導体チップ（１ｅ）は、電源端子（６１ｅ、６２ｅ）を備えるチップ下側とは逆のチップ上側に負極側の電極が露出した負極エリア（９１）と正極側の電極が露出した正極エリア（９２）が設けられている。この負極エリア（９１）と正極エリア（９２）は、互いに接触しないように一定の距離（４００）を空けて隣接して設けられている。半導体チップ（１ｅ）の負極エリア（９１）は、半導体チップ（１ｅ）内に設けられた負極導電部６５を介して、負極電源端子（６１ｅ）と電気的に接続されており、半導体チップ（１ｅ）の正極エリア（９２）は、半導体チップ（１ｅ）内に設けられた正極導電部６５を介して、電源端子（６２ｅ）と電気的に接続されており、基板の電源と接続されている。
図１０は、本実施形態における半導体チップ１を基板１００に実装する第５の実装例を示す図である。図１０ａは側面図を示し、図１０ｂはＡ－Ａ断面図を示し、図１０ｃは平面図を示している。図１０に示す通り、基板１００の一方側（上側）には、負極側の電源供給エリア（５１）と正極側の電源供給エリア（５２）が設けられている。また、半導体チップ（１ｅ）は、基板１００の一方側（上側）に配置されており、半導体チップ（１ｅ）の負極側の電源端子（６１ｅ）は基板の負極側の電源供給エリア（５１）と接合され、半導体チップ（１ｅ）の正極側の電源端子（６２ｅ）は基板１００の正極側の電源供給エリア（５２）と接合される。ここで、図５－９に示す実装例１－４とは異なり、基板１００と電源供給エリアを介して接触する半導体チップ（１ｅ）は、電源端子（６１ｅ、６２ｅ）を備えるチップ下側とは逆のチップ上側に負極側の電極が露出した負極エリア（９１）と正極側の電極が露出した正極エリア（９２）が設けられている。この負極エリア（９１）と正極エリア（９２）は、互いに接触しないように一定の距離（４００）を空けて隣接して設けられている。半導体チップ（１ｅ）の負極エリア（９１）は、半導体チップ（１ｅ）内に設けられた負極導電部６５を介して、負極電源端子（６１ｅ）と電気的に接続されており、半導体チップ（１ｅ）の正極エリア（９２）は、半導体チップ（１ｅ）内に設けられた正極導電部６５を介して、電源端子（６２ｅ）と電気的に接続されており、基板の電源と接続されている。
【0042】
また、半導体チップ（１ｅ）の上側には、更に、半導体チップ（１ｆ、１ｇ）が設けられており、半導体チップ（１ｆ、１ｇ）の負極側の電源端子（６１ｆ、６１ｇ）は半導体チップ（１ｅ）の負極エリア（９１）と接合され、半導体チップ（１ｆ、１ｇ）の正極側の電源端子（６２ｆ、６２ｇ）は半導体チップ（１ｅ）の正極エリア（９２）と接合される。このように、半導体チップが、基板上に複数の階層で配置される場合であっても、基板と直接接触しない半導体チップ（１ｆ、１ｇ）は、基板と直接接触する半導体チップ（１ｅ）を介して基板から電力を得ることができる。更に、各半導体チップ（１ｅ、１ｆ、１ｇ）は、互いに隣接するため、コイル７０などで構成される通信部４０により、互いに通信することができる。そのため、一部の半導体チップを基板に直接接触させる必要はなくなり、複数の半導体チップにより情報処理装置を製造する際の半導体チップの配置の自由度が向上する。
【0043】
＜実装例６＞
図１１は、本実施形態における半導体チップ１を基板１００に実装する第６の実装例を示す図である。図１１ａは側面図を示し、図１１ｂはＢ－Ｂ断面図を示している。図１１に示す通り、半導体チップ（１ｈ、１ｉ、１ｊ、１ｋ）は、両側から複数の基板（１００ａ，１００ｂ）に挟まれる位置に設けられる。下側の基板１００ａの上面（半導体チップ１側の面）には、負極側の電源供給エリア（５１）が設けられている。他方、上側の基板１００ｂの下面（半導体チップ１側の面）には、正極側の電源供給エリア（５２）が設けられている。また、基板１００ａと基板１００ｂとの間に配置される半導体チップ（１ｈ、１ｉ、１ｊ、１ｋ）は、それぞれ一方側に負極側の電源端子（６１）を備え、他方側に正極側の電源端子（６２）を備えている。
図１１は、本実施形態における半導体チップ１を基板１００に実装する第６の実装例を示す図である。図１１ａは側面図を示し、図１１ｂはＢ－Ｂ断面図を示している。図１１に示す通り、半導体チップ（１ｈ、１ｉ、１ｊ、１ｋ）は、両側から複数の基板（１００ａ，１００ｂ）に挟まれる位置に設けられる。下側の基板１００ａの上面（半導体チップ１側の面）には、負極側の電源供給エリア（５１）が設けられている。他方、上側の基板１００ｂの下面（半導体チップ１側の面）には、正極側の電源供給エリア（５２）が設けられている。また、基板１００ａと基板１００ｂとの間に配置される半導体チップ（１ｈ、１ｉ、１ｊ、１ｋ）は、それぞれ一方側に負極側の電源端子（６１）を備え、他方側に正極側の電源端子（６２）を備えている。
【0044】
半導体チップ（１ｈ、１ｉ、１ｊ、１ｋ）は、負極側の電源端子（６１）が基板１００ａの電源供給エリア（５１）と接触し、正極側の電源端子（６２）が基板１００ｂの電源供給エリア（５２）と接触する状態で、２枚の基板（１００ａ，１００ｂ）に挟まれることにより、各基板（１００ａ，１００ｂ）から電力供給を受けることができる。また、基板１００ａに負極側の電源供給エリア（５１）を、基板１００ｂに正極側の電源供給エリア（５２）をそれぞれ設けているため、１枚の基板で正極と負極の２つの電源供給エリアを設ける必要がなく、また、電源供給エリア（５１，５２）の間の間隔を設ける必要がないため、基板（１００ａ，１００ｂ）のほぼ全面に電源供給エリア（５１，５２）を設けることができる。そのため、半導体チップ１が基板（１００ａ，１００ｂ）のどの位置に配置されても、電源端子（６１，６２）と電源供給エリア（５１，５２）とが接触するため、製造時における半導体チップ１を高い精度で所定位置に配置する必要が無い。
【0045】
更に、基板（１００ａ，１００ｂ）が柔らかい素材で構成される場合には、基板（１００ａ，１００ｂ）が湾曲変形することに起因して、基板（１００ａ，１００ｂ）の電源供給エリア（５１，５２）と半導体チップ１の電源端子（６１，６２）の接触位置がずれる可能性があるが、そのような場合であっても、電源供給エリア（５１，５２）を基板（１００ａ，１００ｂ）上の面に広く構成されているため、半導体チップ１は電源供給エリア（５１，５２）と接触し続けることができ、継続して電力供給を得ることができる。
【0046】
＜実装例７＞
図１２は、本実施形態における半導体チップ１を基板１００に実装する第７の実装例を示す図である。図５―９に示す各実装例では、半導体チップ１の第一面（一方側）に電源端子（６１，６２）を設け、この第一面側で基板１００と接触する例を説明したが、図１２に示すように、電源端子（６１，６２）が、半導体チップ１の側面を通って、半導体チップ１の第一面から第二面側に延びる構成とし、半導体チップ１の第二面側に位置する基板１００と接続されるようにしても良い。
図１２は、本実施形態における半導体チップ１を基板１００に実装する第７の実装例を示す図である。図５―９に示す各実装例では、半導体チップ１の第一面（一方側）に電源端子（６１，６２）を設け、この第一面側で基板１００と接触する例を説明したが、図１２に示すように、電源端子（６１，６２）が、半導体チップ１の側面を通って、半導体チップ１の第一面から第二面側に延びる構成とし、半導体チップ１の第二面側に位置する基板１００と接続されるようにしても良い。
【0047】
＜実装例８＞
図１３は、本実施形態における半導体チップ１を基板１００に実装する第８の実装例を示す図である。図１０に示す実装例では、半導体チップ（１ｅ）の第一面（一方側）に電源端子（６１，６２）を設け、第二面（他方側）に正極エリア及び負極エリアを設ける例を説明したが、図１３に示すように、半導体チップ（１ｅ）の第一面（一方側）に電源端子（６１，６２）と、正極電源供給エリア（５２）及び負極電源供給エリア（５１）を設けて、電源端子（６１，６２）が、半導体チップ１の側面を通って、半導体チップ１の第一面から第二面側に延びる構成とし、半導体チップ１の第二面側に位置する基板１００や他の半導体チップと接続されるようにしても良い。
図１３は、本実施形態における半導体チップ１を基板１００に実装する第８の実装例を示す図である。図１０に示す実装例では、半導体チップ（１ｅ）の第一面（一方側）に電源端子（６１，６２）を設け、第二面（他方側）に正極エリア及び負極エリアを設ける例を説明したが、図１３に示すように、半導体チップ（１ｅ）の第一面（一方側）に電源端子（６１，６２）と、正極電源供給エリア（５２）及び負極電源供給エリア（５１）を設けて、電源端子（６１，６２）が、半導体チップ１の側面を通って、半導体チップ１の第一面から第二面側に延びる構成とし、半導体チップ１の第二面側に位置する基板１００や他の半導体チップと接続されるようにしても良い。
【0048】
＜製造方法＞
図１４は、本実施形態における半導体チップモジュールの製造工程を示すフローチャートである。半導体チップモジュールの製造工程として、まず基板１００上に電極が露出した電源供給エリア（５１、５２）を生成する（ステップ２０１）。このステップ（工程）で基板１００の表面に生成する電源供給エリア（５１，５２）は、例えば、導電性を有する塗料を塗布することで生成しても良いし、導電性を有する粘着シートを基板１００に貼付することで生成しても良い。あるいは、金属フィルムなどの導電性を有するフィルム材を素材の表面に貼付することで生成しても良い。
図１４は、本実施形態における半導体チップモジュールの製造工程を示すフローチャートである。半導体チップモジュールの製造工程として、まず基板１００上に電極が露出した電源供給エリア（５１、５２）を生成する（ステップ２０１）。このステップ（工程）で基板１００の表面に生成する電源供給エリア（５１，５２）は、例えば、導電性を有する塗料を塗布することで生成しても良いし、導電性を有する粘着シートを基板１００に貼付することで生成しても良い。あるいは、金属フィルムなどの導電性を有するフィルム材を素材の表面に貼付することで生成しても良い。
【0049】
次の工程として、半導体チップ１を電源供給エリア（５１、５２）の上に配置する（ステップ２０２）。このステップ（工程）では、半導体チップ１の正極電源端子（６２）が正極電源供給エリア（５２）と接触し、負極電源端子（６１）が負極電源供給エリア（５１）と接触する位置に、半導体チップ１を配置する。ここで、ステップ２０１において電源供給エリア（５１，５２）を、導電性を有する塗料を塗布することで生成した場合には、塗料が乾燥又は硬化する前に、正極電源端子６２と負極電源端子６１を当該塗料に当接させることで電源供給エリア（５１、５２）と電源端子（６１，６２）とを接合させることができる。あるいは、ステップ２０１において導電性を有する粘着シートを基板１００に貼付することで生成した場合には、粘着シートの粘着性が維持されている状態で、正極電源端子６２と負極電源端子６１を当該粘着シートに当接させることで電源供給エリア（５１、５２）と電源端子（６１，６２）とを接合させることができる。なお、正極電源供給エリア５２と負極電源供給エリア５１の少なくとも一方の面積が、正極電源端子６２と負極電源端子６２との少なくとも一方の端部の面積よりも広く生成されているため、この工程における半導体チップ１の配置の位置決め精度を高くする必要が無い。
【0050】
次の工程として、電源供給エリア（５１，５２）又は接触点の後処理を行う（ステップ２０３）。ここで、ステップ２０１において導電性を有する塗料を塗布することで電源供給エリア（５１，５２）を生成した場合には、不純物が正極電源供給エリア（５２）と負極電源供給エリア（５１）との間に接合して、ショート回路を形成する不具合を抑制するために、当該塗料を硬化又は乾燥させて、不純物が接合しにくい状態とすることが望ましい。具体的には、ファンで風を送って乾燥させたり、加熱したり、または紫外線などの光線を照射したりすることにより、塗料を硬化又は乾燥させる。あるいは、ステップ２０１において導電性を有する粘着シートを基板に貼付することで電源供給エリア（５１，５２）を生成した場合においても、不純物が正極電源供給エリア（５２）と負極電源供給エリア（５１）の間に接合して、ショート回路を形成する不具合を抑制するために、当該粘着シートの粘着力を低下させて、不純物が接合しにくい状態とすることが望ましい。具体的には、ファンで風を送ったり、加熱したり、または紫外線などの光線を照射したりすることにより、粘着シートの粘着力を低下させる。
【0051】
上述した実装例１－８においては、正極電源供給エリア５２と負極電源供給エリア５１との少なくとも一方の面積が、正極電源端子６２と負極電源端子６１との少なくとも一方の端部の面積よりも広く生成される例を示した。この構成により、基板１００と半導体チップ１を接続する工程において、各電源供給エリア（５１，５２）の長辺方向における位置決め精度が悪くても、電源供給エリア（５１，５２）と電源端子（６１，６２）の接続ができ、かつ隣接する半導体チップ１同士が互いに通信可能な距離範囲内に配置されていればよい。さらに、上述した実装例１－８において、基板１００に設けられる正極電源供給エリア５２と負極電源供給エリア５１との間の距離（４００）は、半導体チップ（１ａ、１ｂ）の前記正極電源端子６２と前記負極電源端子６１との間の距離（２００）よりも短くする例を示したが、この構成により、半導体チップ１の配置位置の自由度が向上する。
【0052】
また上述した実装例１－８においては、基板１００や半導体チップ１の表面に、電源供給エリア（電極が露出したエリア）を設ける例を示したが、異物の混入により負極と正極の電源供給エリア（５１，５２）が一時的又は定常的にショートすることを防止するために、半導体チップ１を接合した後の基板１００及び半導体チップ１で構成される半導体チップモジュールを樹脂により封止（モールド）しても良い。
【0053】
上述した各実装例１－８において、基板１００は従来の半導体基板のように柔軟性の低い硬い素材を適用することもできるが、フレキシブル基板や布などのように柔軟性の高い柔らかい素材を適用することもできる。また、各実装例では、複数の半導体チップ１が共通の基板１００に接合される例を示したが、複数の半導体チップ１と接合される基板１００は必ずしも板状の素材である必要は無く、表面に電源供給エリア（５１，５２）を備えるあらゆる素材を基板１００として適用することができる。
【0054】
＜連続搬送実装＞
以下、上述した半導体チップ（１ａ、１ｂ）を連続搬送方式によりテープ状の基板１００（テープ７１）上に配置して半導体モジュールを製造する製造方法について説明する。
以下、上述した半導体チップ（１ａ、１ｂ）を連続搬送方式によりテープ状の基板１００（テープ７１）上に配置して半導体モジュールを製造する製造方法について説明する。
【0055】
図１５は、連続搬送方式による半導体モジュールの製造方法を説明する図である。図１５に示すように、テープ７１を供給する巻出しロール７１Ｒと、２本の銅線７２を供給する巻出しロール７２Ｒとを準備する。２本の銅線７２は、それぞれ正極電源線７２ｂ及び負極電源線７２ａを構成する。正極電源線７２ｂ及び負極電源線７２ａは幅を有し、上述した正極電源供給エリア５２及び負極電源供給エリア５１に対応する。
【0056】
巻出しロール７１Ｒから供給されるテープ７１上に正極電源線７２ｂ及び負極電源線７２ａを貼付する（銅線配置工程）。テープ７１は粘着テープとすることができる。粘着テープには、例えば、ポリイミドテープを用いることができる。テープ７１の粘着面に塗布される粘着剤には、例えば、アクリル粘着剤を使用することができる。テープ７１の粘着面に銅線７２を載置させることにより、銅線７２はテープ７１上に固定される。２つのローラ７３ａ、７３ｂにより銅線７２をテープ７１に押しつけることができる。このように粘着テープ７１に銅線７２を配置することにより、電源線を配置する際に従来必要となっていたエッチング等の工程を省略することができる。なお、粘着テープ７１，導線７２に代えて、金属箔付きテープを搬送し、エッチング等により、電極構造を形成することも可能である。このような場合には、複雑な形状の電源線の形成も可能である。
【0057】
正極電源線７２ｂ及び負極電源線７２ａの幅（短手方向の長さ）は、半導体チップ１の正極電源端子６２及び負極電源端子６１の少なくとも一方の端部の直径よりも長くすることができる。正極電源線７２ｂ及び負極電源線７２ａは、互いに離間して平行に貼付配置される。正極電源線７２ｂ及び負極電源線７２ａの離間距離は、半導体チップ１の正極電源端子６２及び負極電源端子６１の間の距離よりも短い。
【0058】
なお、巻出しロール７２Ｒは、銅線７２ではなく絶縁性の被膜を有するエナメル線を供給するようにしてもよい。この場合、銅線配置工程の前に、エナメル線の表面の被膜の一部を除去する工程を設けることができる。
【0059】
テープ７１上の銅線７２（正極電源線７２ｂ及び負極電源線７２ａ）の表面には、例えば、グラビア印刷などにより、はんだペーストや銀ペーストなどの接合剤７４が塗布される（接合剤塗布工程）。
【0060】
なお、銅線７２は、断面が略四角形形状である平角線とすることができ、銅線７２（正極電源線７２ｂ及び負極電源線７２ａ）の表面には、銅線７２とは異なる組成の金属薄膜が形成される（例えば、はんだ鍍金）ようにしてもよい。この場合には、接合剤塗布工程を省略することができる。
【0061】
半導体チップ１の正極電源端子６２が正極電源線７２ｂに接続し、半導体チップ１の負極電源端子６１が負極電源線７２ａに接続するように半導体チップ１を配置する（チップ配置工程）。ここで正極電源端子６２及び負極電源端子６１が接合剤７４上に接触するように半導体チップ１を配置する。本実施形態では、２つの半導体チップ（１ａ、１ｂ）を、互いに誘導結合による通信可能な距離離間させて、テープ７１上に配置する。
【0062】
次に、半導体チップ１を固定する。図１５の例では、半導体チップ１の実装部分を加熱することにより半導体チップ１をテープ７１上に固定する（加熱工程）。加熱工程では、例えば、リフロー炉７５によるはんだ接合を行うことができる。リフロー炉７５では、低融点はんだを用いることで、１５０°Ｃ以下の低温接合によりリフロー接合を行うことができる。
【0063】
半導体チップ１が固定されると、半導体チップ１が固定されたテープ７１を切断することができる（切断工程）。例えば、カッター７６によりテープ７１を切断することができる。
【0064】
切断されたテープ７１はそれぞれ、上面に正極電源線７２ｂ及び負極電源線７２ａが設けられ、その上に接合剤７４により正極電源端子６２及び負極電源端子６１が接合された半導体チップ１が配置される。この切断されたテープ７１（半導体チップ１が固定される）を封止する工程を設けることができる。
【0065】
なお、リフロー接合後にアンダーフィル封止を行うようにしてもよい。
【0066】
以上のようにして、半導体チップ１が配置されたテープ７１を備える半導体モジュールを製造することができる。半導体モジュールのテープ７１は、粘着性を有する粘着層を備える。粘着層の表面には、正極電源線７２ｂ及び負極電源線７２ａが貼付される。半導体チップ１（１ａ、１ｂ）は、他の半導体チップ１（１ｂ、１ａ）と無線通信を行うためのコイル７０と、正極電源供給線７２ｂと電気的に接続する正極電源端子６２と、負極電源供給線７２ａと電気的に接続する負極電源端子６１と、を備える。半導体チップ１の有する端子は、正極電源端子６２と負極電源端子６１のみで構成され、他の半導体チップ１との通信はコイル７０を介した誘導結合による無線通信により行われる。正極電源線７２ｂ及び負極電源線７２ａは、互いに平行に貼付配置される。
【0067】
以上、本実施形態について説明したが、上記実施形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【符号の説明】
【0068】
１ 半導体チップ
１０ プロセッサ
２０ メモリ
３０ センシング部
４０ 通信部
５０ 電源
５１ 負極電源供給エリア
５２、５３ 正極電源供給エリア
６０ 電源ライン
６１ 負極電源端子
６２、６３ 正極電源端子
６５ 導電部
７０ コイル
７１ テープ
７１Ｒ、７２Ｒ 巻出しロール
７２ 銅線
７２ａ 負極電源線
７２ｂ 正極電源線
７３ａ、７３ｂ ローラ
７４ 接合剤
７５ リフロー炉
７６ カッター
８０ 送受信回路
９１ 負極エリア
９２ 正極エリア
１１１ 取得部
１１２ 計算部
１１３ 送信部
１１４ 受信部
１３１ ロジック記憶部
１３２ 環境値記憶部
１０ プロセッサ
２０ メモリ
３０ センシング部
４０ 通信部
５０ 電源
５１ 負極電源供給エリア
５２、５３ 正極電源供給エリア
６０ 電源ライン
６１ 負極電源端子
６２、６３ 正極電源端子
６５ 導電部
７０ コイル
７１ テープ
７１Ｒ、７２Ｒ 巻出しロール
７２ 銅線
７２ａ 負極電源線
７２ｂ 正極電源線
７３ａ、７３ｂ ローラ
７４ 接合剤
７５ リフロー炉
７６ カッター
８０ 送受信回路
９１ 負極エリア
９２ 正極エリア
１１１ 取得部
１１２ 計算部
１１３ 送信部
１１４ 受信部
１３１ ロジック記憶部
１３２ 環境値記憶部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
