(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024141409
(43)【公開日】2024-10-10
(54)【発明の名称】超伝導回路装置とその製造方法
(51)【国際特許分類】
H01L 25/07 20060101AFI20241003BHJP
H05K 1/14 20060101ALI20241003BHJP
H05K 3/32 20060101ALI20241003BHJP
H01L 21/60 20060101ALI20241003BHJP
【ＦＩ】
H01L25/08 C
H05K1/14 A
H05K3/32 Z
H01L21/60 311S
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023053031
(22)【出願日】2023-03-29
【国等の委託研究の成果に係る記載事項】（出願人による申告）２０２０年度 国立研究開発法人新エネルギー・産業技術総合開発機構「高効率・高速処理を可能とするＡＩチップ・次世代コンピューティングの技術開発／次世代コンピューティング技術の開発」委託研究、産業技術力強化法第１７条の適用を受ける特許出願
(71)【出願人】
【識別番号】000004237
【氏名又は名称】日本電気株式会社
(74)【代理人】
【識別番号】100080816
【弁理士】
【氏名又は名称】加藤 朝道
(74)【代理人】
【識別番号】100098648
【弁理士】
【氏名又は名称】内田 潔人
(72)【発明者】
【氏名】山口 彩未
(72)【発明者】
【氏名】難波 兼二
(72)【発明者】
【氏名】宮田 明
(72)【発明者】
【氏名】菊池 克
【テーマコード（参考）】
5E319
5E344
5F044
【Ｆターム（参考）】
5E319AA03
5E319BB20
5E319CC11
5E319GG20
5E344AA02
5E344BB02
5E344CC09
5E344CC23
5E344EE30
5F044KK01
5F044KK16
(57)【要約】
【課題】量子デバイスと第１の回路基板と第２の回路基板を積層した超伝導回路装置において、量子デバイスの非接触結合回路と結合する第１の回路基板と第２の回路基板間の電気的接合を高い品質で実現可能とする。
【解決手段】第２の回路基板と、前記第２の回路基板に実装された第１の回路基板と、前記第１の回路基板に実装された量子デバイスとを備え、前記量子デバイスは、非接触結合回路を備え、前記第１の回路基板は、前記量子デバイスの前記非接触結合回路と離間して対向配置された非接触結合回路用伝送部と、基板を貫通する貫通ビアと、を備え、前記第２の回路基板より前記量子デバイスへの信号の入力及び又は出力用の第１の伝送回路部を構成する、前記第２の回路基板と前記第１の回路基板の接合部と、前記第１の回路基板の前記貫通ビアと、前記量子デバイスの前記非接触結合回路および前記第１の回路基板の前記非接触結合回路用伝送部とは、複数の前記第１の伝送回路部間でレイアウトが統一されている。
【選択図】図１
【解決手段】第２の回路基板と、前記第２の回路基板に実装された第１の回路基板と、前記第１の回路基板に実装された量子デバイスとを備え、前記量子デバイスは、非接触結合回路を備え、前記第１の回路基板は、前記量子デバイスの前記非接触結合回路と離間して対向配置された非接触結合回路用伝送部と、基板を貫通する貫通ビアと、を備え、前記第２の回路基板より前記量子デバイスへの信号の入力及び又は出力用の第１の伝送回路部を構成する、前記第２の回路基板と前記第１の回路基板の接合部と、前記第１の回路基板の前記貫通ビアと、前記量子デバイスの前記非接触結合回路および前記第１の回路基板の前記非接触結合回路用伝送部とは、複数の前記第１の伝送回路部間でレイアウトが統一されている。
【選択図】図１
【特許請求の範囲】
【請求項1】
第２の回路基板と、
前記第２の回路基板に実装された第１の回路基板と、
前記第１の回路基板に実装された量子デバイスと、
を備え、
前記量子デバイスは、非接触結合回路を備え、
前記第１の回路基板は、
前記量子デバイスの前記非接触結合回路と離間して対向配置された非接触結合回路用伝送部と、
基板を貫通する貫通ビアと、
を備え、
前記第２の回路基板より前記量子デバイスへの信号の入力及び／又は出力用の第１の伝送回路部を構成する、
前記第２の回路基板と前記第１の回路基板との接合部と、
前記第１の回路基板の前記貫通ビアと、
前記量子デバイスの前記非接触結合回路及び前記第１の回路基板の前記非接触結合回路用伝送部と、
は、複数の前記第１の伝送回路部間でレイアウトが統一されている、ことを特徴とする超伝導回路装置。
前記第２の回路基板に実装された第１の回路基板と、
前記第１の回路基板に実装された量子デバイスと、
を備え、
前記量子デバイスは、非接触結合回路を備え、
前記第１の回路基板は、
前記量子デバイスの前記非接触結合回路と離間して対向配置された非接触結合回路用伝送部と、
基板を貫通する貫通ビアと、
を備え、
前記第２の回路基板より前記量子デバイスへの信号の入力及び／又は出力用の第１の伝送回路部を構成する、
前記第２の回路基板と前記第１の回路基板との接合部と、
前記第１の回路基板の前記貫通ビアと、
前記量子デバイスの前記非接触結合回路及び前記第１の回路基板の前記非接触結合回路用伝送部と、
は、複数の前記第１の伝送回路部間でレイアウトが統一されている、ことを特徴とする超伝導回路装置。
【請求項2】
前記第２の回路基板と前記第１の回路基板との前記接合部の直上に、前記第１の回路基板と前記量子デバイスとの接合部を備えている、ことを特徴とする請求項１記載の超伝導回路装置。
【請求項3】
前記第１の回路基板と前記量子デバイスとの接合部を備え、
前記第２の回路基板より前記量子デバイスへの信号の入力及び／又は出力用の第２の伝送回路部を構成する、
前記第２の回路基板と前記第１の回路基板との前記接合部と、
前記第１の回路基板の前記貫通ビアと、
前記第１の回路基板と前記量子デバイスとの前記接合部と、
は、複数の前記第２の伝送回路部間でレイアウトが統一されている、ことを特徴とする請求項１記載の超伝導回路装置。
前記第２の回路基板より前記量子デバイスへの信号の入力及び／又は出力用の第２の伝送回路部を構成する、
前記第２の回路基板と前記第１の回路基板との前記接合部と、
前記第１の回路基板の前記貫通ビアと、
前記第１の回路基板と前記量子デバイスとの前記接合部と、
は、複数の前記第２の伝送回路部間でレイアウトが統一されている、ことを特徴とする請求項１記載の超伝導回路装置。
【請求項4】
前記第２の回路基板と前記第１の回路基板との前記接合部の直上に配置された前記第１の回路基板と前記量子デバイスとの前記接合部は、
前記第１の回路基板と前記第２の回路基板の少なくともいずれかにおいて他の配線や回路から孤立した浮島として配置されているか、
前記第１の回路基板と前記第２の回路基板の少なくともいずれかに配設されたグランド回路に接続されている、ことを特徴とする請求項２記載の超伝導回路装置。
前記第１の回路基板と前記第２の回路基板の少なくともいずれかにおいて他の配線や回路から孤立した浮島として配置されているか、
前記第１の回路基板と前記第２の回路基板の少なくともいずれかに配設されたグランド回路に接続されている、ことを特徴とする請求項２記載の超伝導回路装置。
【請求項5】
前記第２の回路基板と前記第１の回路基板との前記接合部を構成する第２の接合バンプは、前記第１の回路基板と前記量子デバイスとの接合部を構成する第１の接合バンプよりも、融点が低く、且つ、展延性が高いか又は同等の材料を含む、ことを特徴とする請求項１記載の超伝導回路装置。
【請求項6】
１つ又は複数の前記第１の回路基板が、前記第２の回路基板上に実装されている、ことを特徴とする請求項１記載の超伝導回路装置。
【請求項7】
１つ又は複数の前記量子デバイスが、前記第１の回路基板上に実装されている、ことを特徴とする請求項１又は６記載の超伝導回路装置。
【請求項8】
請求項１乃至４のいずれか一に記載の超伝導回路装置の製造方法であって、
前記第２の回路基板上に配置され、前記第２の回路基板と前記第１の回路基板との前記接合部を構成する第２の接合バンプと、前記量子デバイスを実装した前記第１の回路基板上に配置された第２の電極とを互いの接合面が対向する向きでチャンバー内に配置して真空引きを行う工程と、
前記第２の回路基板上に配置された前記第２の接合バンプと、前記第１の回路基板上に配置された前記第２の電極の接合表面を活性化させる工程と、
前記第２の回路基板上に配置された前記第２の接合バンプと、前記第１の回路基板上に配置された前記第２の電極の位置合わせを行い、
真空度を維持した状態で、常温又は所定温度以下の低温にて、前記第２の接合バンプと前記第２の電極を当接させ加圧する、又は、
大気下で低温にて、前記第２の接合バンプと前記第２の電極を当接した後、超音波を印加した状態で加圧する、
工程を含む、ことを特徴とする、超伝導回路装置の製造方法。
前記第２の回路基板上に配置され、前記第２の回路基板と前記第１の回路基板との前記接合部を構成する第２の接合バンプと、前記量子デバイスを実装した前記第１の回路基板上に配置された第２の電極とを互いの接合面が対向する向きでチャンバー内に配置して真空引きを行う工程と、
前記第２の回路基板上に配置された前記第２の接合バンプと、前記第１の回路基板上に配置された前記第２の電極の接合表面を活性化させる工程と、
前記第２の回路基板上に配置された前記第２の接合バンプと、前記第１の回路基板上に配置された前記第２の電極の位置合わせを行い、
真空度を維持した状態で、常温又は所定温度以下の低温にて、前記第２の接合バンプと前記第２の電極を当接させ加圧する、又は、
大気下で低温にて、前記第２の接合バンプと前記第２の電極を当接した後、超音波を印加した状態で加圧する、
工程を含む、ことを特徴とする、超伝導回路装置の製造方法。
【請求項9】
前記第２の接合バンプは、前記第１の回路基板と前記量子デバイスとの前記接合部を構成する第１の接合バンプよりも、融点が低く、且つ、展延性が高いか又は同等の材料を含む、ことを特徴とする請求項８記載の超伝導回路装置の製造方法。
【請求項10】
１つ又は複数の前記量子デバイスを前記第１の回路基板上に実装する工程と、
１つ又は複数の前記第１の回路基板を前記第２の回路基板と接合する工程の少なくともいずれかを含む、ことを特徴とする請求項８記載の超伝導回路装置の製造方法。
１つ又は複数の前記第１の回路基板を前記第２の回路基板と接合する工程の少なくともいずれかを含む、ことを特徴とする請求項８記載の超伝導回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は超伝導回路装置とその製造方法に関する。
【背景技術】
【0002】
超伝導量子回路の高集積化を図るために、量子デバイスを第１の回路基板（インターポーザ）上にフリップチップ実装した構造（ベアチップを反転(フリップ)して実装した構造）を用いることが検討されている。特に、量子特性等の劣化を防ぎ、配線収容率を高めるために、第１の回路基板（インターポーザ）の構成を第２の回路基板（パッケージ基板）に分配する構造が有望視されている。具体的な構造として、例えば、第１の回路基板は、量子回路との中継基板を担い、第２の回路基板は、配線ルーティングとしての基板を担う構造とすることができる。上記の要求に対し、例えば特許文献１には、積層される各基板(cap wafer/circuit wafer等)の裏面に、高さ制御用の接合バンプ（standoff bump）と、容易に塑性変形するインジウム(In)などの材料からなる接合バンプ（In Bump）の2種類が形成されており、各基板の表面の電極と接合する構造が示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許第９８３６６９９号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示は、量子デバイスと第１の回路基板と第２の回路基板を積層した超伝導回路装置において、量子デバイスの非接触結合回路と結合する第１の回路基板と第２の回路基板間の電気的接合を高い品質で実現できる超伝導回路装置、及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【0005】
本開示の一形態の超伝導回路装置によれば、第２の回路基板と、前記第２の回路基板に実装された第１の回路基板と、前記第１の回路基板に実装された量子デバイスと、を備え、前記量子デバイスは、非接触結合回路を備え、前記第１の回路基板は、前記量子デバイスの前記非接触結合回路と離間して対向配置された非接触結合回路用伝送部と、基板を貫通する貫通ビアと、を備えている。前記第２の回路基板より前記量子デバイスへの信号の入力及び／又は出力用の第１の伝送回路部を構成する、前記第２の回路基板と前記第１の回路基板との接合部と、前記第１の回路基板の前記貫通ビアと、前記量子デバイスの前記非接触結合回路及び前記第１の回路基板の前記非接触結合回路用伝送部と、は、複数の前記第１の伝送回路部間でレイアウトが統一されている。
【0006】
本開示の別の一形態によれば、上記一形態の超伝導回路装置を製造する製造方法が、
前記第２の回路基板上に配置され、前記第２の回路基板と前記第１の回路基板との前記接合部を構成する第２の接合バンプと、前記量子デバイスを実装した前記第１の回路基板上に配置された第２の電極とを互いの接合面が対向する向きでチャンバー内に配置して真空引きを行う工程と、
前記第２の回路基板上に配置された前記第２の接合バンプと、前記第１の回路基板上に配置された前記第２の電極の接合表面を活性化させる工程と、
前記第２の回路基板上に配置された前記第２の接合バンプと、前記第１の回路基板上に配置された前記第２の電極の位置合わせを行い、
真空度を維持した状態で、常温又は所定温度以下の低温にて、前記第２の接合バンプと前記第２の電極を当接させ加圧する、又は、
大気下で低温にて、前記第２の接合バンプと前記第２の電極を当接した後、超音波を印加した状態で加圧する、工程を含む。
前記第２の回路基板上に配置され、前記第２の回路基板と前記第１の回路基板との前記接合部を構成する第２の接合バンプと、前記量子デバイスを実装した前記第１の回路基板上に配置された第２の電極とを互いの接合面が対向する向きでチャンバー内に配置して真空引きを行う工程と、
前記第２の回路基板上に配置された前記第２の接合バンプと、前記第１の回路基板上に配置された前記第２の電極の接合表面を活性化させる工程と、
前記第２の回路基板上に配置された前記第２の接合バンプと、前記第１の回路基板上に配置された前記第２の電極の位置合わせを行い、
真空度を維持した状態で、常温又は所定温度以下の低温にて、前記第２の接合バンプと前記第２の電極を当接させ加圧する、又は、
大気下で低温にて、前記第２の接合バンプと前記第２の電極を当接した後、超音波を印加した状態で加圧する、工程を含む。
【発明の効果】
【0007】
本開示によれば、量子デバイスと第１の回路基板と第２の回路基板を積層した超伝導回路装置において、量子デバイスの非接触結合回路と結合する第１の回路基板と第２の回路基板間の電気的接合を高い品質で実現することができる。
【図面の簡単な説明】
【0008】
【図1】本開示の実施形態を説明する模式断面図である。
【図2】本開示の実施形態の量子デバイスを説明する模式平面図である。
【図3】（Ａ）、（Ｂ）は本開示の実施形態の第１の回路基板を説明する模式平面図である。
【図4】本開示の実施形態の第２の回路基板を説明する模式平面図である。
【図5】本開示の実施形態を説明する模式断面図である。
【図6】（Ａ）乃至（Ｃ）は本開示の実施形態の製造工程を説明する模式断面図、（Ｄ）は表面活性化を説明する模式図である。
【図7】本開示の実施形態の変形例を説明する模式断面図である。
【図8】本開示の実施形態の別の変形例を説明する模式断面図である。
【発明を実施するための形態】
【0009】
量子デバイスが実装される第１の回路基板（インターポーザ）を含む複数の回路基板からなる３次元実装のパッケージにおいて、特許文献１の構造では、基板間を任意の間隔に制御し、バンプと電極を接合できる。しかしながら、この構造では、各基板間の接合状態の均一性を保つことができない。これは、各基板の接合レイアウトに統一性がないことから、接合時に印加される加熱や荷重、及び超音波などのエネルギーが各接合部間で不均一となるためである。従って、基板間の接合品質を確保できず、安定的な信号伝送が困難となる。
【0010】
上記の課題は一つの例であるが、本発明は上記に限らず、量子デバイスと第１の回路基板と第２の回路基板とを積層してなる超伝導回路装置において、量子デバイスの非接触結合回路と結合する第１の回路基板と第２の回路基板間の電気的接合を高い品質で実現することができる。
【0011】
本開示によれば、量子デバイスと第１の回路基板と第２の回路基板とが３次元に積層された超伝導回路装置（例えば図１の１、図５の１０）において、
量子デバイス（図１の１１、図５の１１０）に配置された非接触結合回路（図１の１１ｂ、図５の１１０ｂ）と、
第１の回路基板（図１の１２、図５の１２０）に配置された、前記量子デバイスの非接触結合回路と離間して対向配置された非接触結合回路用伝送部（図１の１２ｂ、図５の１２０）と、
第１の回路基板に設けられた貫通ビア（図１の１２ｇ、図５の１２０ｇ）と、
第２の回路基板（図１の１３、図５の１３０）と第１の回路基板の接合部（第１の回路基板と第２の回路基板間を接続する接合バンプを含む）（図１の１６、図５の１６０）と、
が、第２の回路基板より第１の回路基板を貫通ビアを介して量子デバイスへの信号の入力及び／又は出力を行うための伝送回路部（図１の１４、図５の１４０）を構成している。
量子デバイス（図１の１１、図５の１１０）に配置された非接触結合回路（図１の１１ｂ、図５の１１０ｂ）と、
第１の回路基板（図１の１２、図５の１２０）に配置された、前記量子デバイスの非接触結合回路と離間して対向配置された非接触結合回路用伝送部（図１の１２ｂ、図５の１２０）と、
第１の回路基板に設けられた貫通ビア（図１の１２ｇ、図５の１２０ｇ）と、
第２の回路基板（図１の１３、図５の１３０）と第１の回路基板の接合部（第１の回路基板と第２の回路基板間を接続する接合バンプを含む）（図１の１６、図５の１６０）と、
が、第２の回路基板より第１の回路基板を貫通ビアを介して量子デバイスへの信号の入力及び／又は出力を行うための伝送回路部（図１の１４、図５の１４０）を構成している。
【0012】
本開示によれば、上記伝送回路部を複数備えた超伝導回路装置において、
第２の回路基板と第１の回路基板との接合部と、
第１の回路基板の貫通ビアと、
第１の回路基板と量子デバイス間の伝送部（第１の回路基板の非接触結合回路用伝送部と量子デバイスの非接触結合回路を含む）と、
は、複数の伝送回路部間でレイアウトが統一されている。
第２の回路基板と第１の回路基板との接合部と、
第１の回路基板の貫通ビアと、
第１の回路基板と量子デバイス間の伝送部（第１の回路基板の非接触結合回路用伝送部と量子デバイスの非接触結合回路を含む）と、
は、複数の伝送回路部間でレイアウトが統一されている。
【0013】
かかる構成により、量子デバイスが搭載された第１の回路基板と第２の回路基板との接合時に、加熱や加圧等の伝搬が均一となり、第２の回路基板と第１の回路基板との接合品質が高く、確実な信号伝送が可能となる。
【0014】
また、本開示によれば、第２の回路基板と第１の回路基板との接合部の直上に、第１の回路基板と量子デバイスとの接合部を設けることで、第２の回路基板と第１の回路基板との接合時に、加熱や加圧等の伝搬が好適となり、より接合品質を高めることができる。
【0015】
更に、本開示によれば、第２の回路基板より第１の回路基板の貫通ビアを介して量子デバイスへの信号の入力及び／又は出力を行うための伝送回路部として、量子デバイスの非接触結合回路への伝送回路部以外の伝送回路部（第２の伝送回路部）（図１の１４ａ、図５の１４０ａ）においても、
第２の回路基板と第１の回路基板との接合部（図１の１６ａ、図５の１６０ａ）と、
第１の回路基板の貫通ビア（図１の１２ｇ、図５の１２０ｇ）と、
第１の回路基板と量子デバイスとの接合部（図１の１７、図５の１７０）と、
は、複数の第２の伝送回路部（図１の１４ａ、図５の１４０ａ）間でレイアウトが統一されている。
第２の回路基板と第１の回路基板との接合部（図１の１６ａ、図５の１６０ａ）と、
第１の回路基板の貫通ビア（図１の１２ｇ、図５の１２０ｇ）と、
第１の回路基板と量子デバイスとの接合部（図１の１７、図５の１７０）と、
は、複数の第２の伝送回路部（図１の１４ａ、図５の１４０ａ）間でレイアウトが統一されている。
【0016】
本開示によれば、上記構成としたことで、第２の回路基板と第１の回路基板の接合部に対して接続品質の向上と安定化を実現可能としている。
【0017】
図１は、本開示の一実施形態の超伝導回路装置１の断面の一例を模式的に示す模式断面図である。図１を参照すると、超伝導回路装置１は、量子デバイス１１と第１の回路基板１２と第２の回路基板１３を有している。第１の回路基板１２はインターポーザともいう。このため、第１の回路基板（インターポーザ）１２と表記する場合もある。第２の回路基板１３はパッケージ基板ともいう。このため、第２の回路基板（パッケージ基板）１３と表記する場合もある。なお、図１では、引き出し線等により図面の煩雑さを回避するため、同一の要素の参照符号は説明上必要なものに制限している。
【0018】
量子デバイス１１は、チップ母材（基板）１１ｅの表面１１ｃに、量子回路１１ａと、非接触結合回路１１ｂと、第１の電極１１ｄと、回路１１ｆと、不図示のＧＮＤ（グランド）回路を有する。不図示のＧＮＤ回路は、チップ母材１１ｅの表面１１ｃに形成されたＧＮＤ面(GND plane）であってもよい。特に制限されないが、回路１１ｆは、図１の左右の量子回路１１ａを接続する結合器(coupler)であってもよい。量子デバイス１１は、半導体プロセスを応用して製造されるチップ（ベアチップ）であってもよい。この場合、量子チップともいう。量子デバイス１１は、第１の回路基板１２に対してフェイスダウン(量子回路１１ａ等が配置された表面１１ｃを下にした状態)でフリップチップ（flip-chip）実装されている。
【0019】
第１の回路基板１２は、量子デバイス１１のチップ母材（基板）１１ｅの表面１１ｃと対向する面（第１の面）１２ａにおいて、量子回路１１ａの非接触結合回路１１ｂと離間して対向配置された非接触結合回路用伝送部１２ｂと、第１の接合バンプ１２ｃと、ダミーバンプ１２ｄと、を有する。ダミーバンプ１２ｄは、ＧＮＤ回路に接続された接合バンプ（ＧＮＤ回路バンプ）であってもよい。ＧＮＤ回路バンプは、量子デバイス１１の表面１１ｃの不図示のＧＮＤ回路に接続されるか、第１の回路基板１２の第１の面１２ａの不図示のＧＮＤ回路に接続される構成としてもよい。ダミーバンプ１２ｄがＧＮＤ回路バンプでない場合、量子デバイス１１の表面１１ｃにおいて回路や配線に接続されず、孤立した島状のものであってもよい。なお、ダミーバンプ１２ｄを配置しない構成もあり得る。
【0020】
第１の回路基板１２は、第２の回路基板１３と対向する面（第２の面）１２ｅに第２の電極１２ｆを有する。また、第１の回路基板１２には、第１の回路基板１２の母材（基板）１２ｈを貫通し第１の面１２ａの配線（電極）と第２の面１２ｅの配線（電極）を電気的に接続する貫通ビア１２ｇが設けられている。
【0021】
なお、図１において、ダミーバンプ１２ｄは、第１の接合バンプ１２ｃと異なる図柄（パタン）で図示されているが、これは図面上ダミーバンプ１２ｄを明示させるためであり、第１の接合バンプ１２ｃと同一の構造（同一の導電材料、同一の寸法）で構成されてもよい。また、ダミーバンプ１２ｄに接合される第１の電極１１ｄは、第１の接合バンプ１２ｃに接合される第１の電極１１ｄと異なる図柄（パタン）で図示されているが、これは、ダミーバンプ１２ｄに接合される電極を明示するためのものであり、これらは同一の導電材料で同一の膜厚等で構成されてもよい。
【0022】
第２の回路基板１３は、第１の回路基板１２の第２の面１２ｅと対向する第１の面１３ｂに、第２の接合バンプ１３ａを有する。第２の回路基板１３には、母材（基板）１３ｇを貫通し、第１の面１３ｂの配線（電極１３ｃ）と、第１の面１３ｂと反対側の第２の面１３ｅの配線（電極１３ｆ）を接続する貫通ビア１３ｄが設けられている。
【0023】
第１の回路基板１２の第１の面１２ａの非接触結合回路用伝送部１２ｂと、量子デバイス１１の非接触結合回路１１ｂとが対向配置した状態で、第１の回路基板１２の第１の面１２ａの第１の接合バンプ１２ｃと、量子デバイス１１の第１の電極１１ｄとが物理的に接合している。
【0024】
第２の回路基板１３と、量子デバイス１１が搭載された第１の回路基板１２において、第２の接合バンプ１３ａが第１の回路基板１２の第２の面１２ｅの第２の電極１２ｆと直接に接合していることによって、量子デバイス１１の非接触結合回路１１ｂは、第１の回路基板１２の非接触結合回路用伝送部１２ｂ、貫通ビア１２ｇを介して第２の回路基板１３に電気的に接続されている。
【0025】
（ａ）第２の接合バンプ１３ａを含む第２の回路基板１３と第１の回路基板１２の接合部１６と、
（ｂ）第１の回路基板１２の貫通ビア１２ｇ、及び、
（ｃ）第１の回路基板１２の非接触結合回路用伝送部１２ｂと、量子回路１１ａの非接触結合回路１１ｂからなる第１の回路基板１２と量子デバイス１１間の伝送部１５と、
が、各伝送回路部１４で統一したレイアウトとされている。すなわち、第２の回路基板１３と第１の回路基板１２と量子デバイス１１のそれぞれの配置・配線のレイアウトにおいて、例えば第２の回路基板１３と第１の回路基板１２の接合部１６の２次元平面上での位置を基準として、第１の回路基板１２の貫通ビア１２ｇの位置（相対位置）と、第１の回路基板１２と量子デバイス１１間の伝送部１５の位置（相対位置）とが、図１の左右の伝送回路部１４で、同一又は略同一とされる。あるいは、第１の回路基板１２と量子デバイス１１間の伝送部１５の位置を基準として、第２の回路基板１３と第１の回路基板１２の接合部１６の位置と、第１の回路基板１２の貫通ビア１２ｇの位置を、図１の左右の伝送回路部１４で同一又は略同一としてもよい。あるいは、第１の回路基板１２の貫通ビア１２ｇの位置を基準として、第２の回路基板１３と第１の回路基板１２との接合部１６と、第１の回路基板１２と量子デバイス１１間の伝送部１５の位置を、図１の左右の伝送回路部１４で同一又は略同一としてもよい。
（ｂ）第１の回路基板１２の貫通ビア１２ｇ、及び、
（ｃ）第１の回路基板１２の非接触結合回路用伝送部１２ｂと、量子回路１１ａの非接触結合回路１１ｂからなる第１の回路基板１２と量子デバイス１１間の伝送部１５と、
が、各伝送回路部１４で統一したレイアウトとされている。すなわち、第２の回路基板１３と第１の回路基板１２と量子デバイス１１のそれぞれの配置・配線のレイアウトにおいて、例えば第２の回路基板１３と第１の回路基板１２の接合部１６の２次元平面上での位置を基準として、第１の回路基板１２の貫通ビア１２ｇの位置（相対位置）と、第１の回路基板１２と量子デバイス１１間の伝送部１５の位置（相対位置）とが、図１の左右の伝送回路部１４で、同一又は略同一とされる。あるいは、第１の回路基板１２と量子デバイス１１間の伝送部１５の位置を基準として、第２の回路基板１３と第１の回路基板１２の接合部１６の位置と、第１の回路基板１２の貫通ビア１２ｇの位置を、図１の左右の伝送回路部１４で同一又は略同一としてもよい。あるいは、第１の回路基板１２の貫通ビア１２ｇの位置を基準として、第２の回路基板１３と第１の回路基板１２との接合部１６と、第１の回路基板１２と量子デバイス１１間の伝送部１５の位置を、図１の左右の伝送回路部１４で同一又は略同一としてもよい。
【0026】
また、第２の回路基板１３と第１の回路基板１２の接合部１６の直上は、第１の回路基板１２と量子デバイス１１間に接合部（ダミーバンプ１２ｄであってもよい）が配置されている。
【0027】
更に、第２の回路基板１３より第１の回路基板１２の貫通ビア１２ｇを介して量子デバイス１１への信号の入力及び／又は出力用の伝送回路部として、量子デバイス１１の非接触結合回路１１ｂへの伝送回路部１４以外においても、量子デバイス１１の非接触結合回路１１ｂへの伝送回路部１４と同様に、
（ａ）第２の回路基板１３と第１の回路基板１２の接合部１６ａと、
（ｂ）第１の回路基板１２の貫通ビア１２ｇと、
（ｄ）第１の接合バンプ１２ｃを含む第１の回路基板１２と量子デバイス１１の接合部１７と、
が、複数の伝送回路部１４ａ間で統一したレイアウトとされている。すなわち、第２の回路基板１３と第１の回路基板１２と量子デバイス１１のそれぞれの配置・配線のレイアウトにおいて、例えば第２の回路基板１３と第１の回路基板１２の接合部１６ａの２次元平面上での位置を基準として、第１の回路基板１２の貫通ビア１２ｇの位置（相対位置）、第１の回路基板１２と量子デバイス１１の接合部１７の位置（相対位置）が、図１の左右の伝送回路部１４ａで同一又は略同一とされる。
（ａ）第２の回路基板１３と第１の回路基板１２の接合部１６ａと、
（ｂ）第１の回路基板１２の貫通ビア１２ｇと、
（ｄ）第１の接合バンプ１２ｃを含む第１の回路基板１２と量子デバイス１１の接合部１７と、
が、複数の伝送回路部１４ａ間で統一したレイアウトとされている。すなわち、第２の回路基板１３と第１の回路基板１２と量子デバイス１１のそれぞれの配置・配線のレイアウトにおいて、例えば第２の回路基板１３と第１の回路基板１２の接合部１６ａの２次元平面上での位置を基準として、第１の回路基板１２の貫通ビア１２ｇの位置（相対位置）、第１の回路基板１２と量子デバイス１１の接合部１７の位置（相対位置）が、図１の左右の伝送回路部１４ａで同一又は略同一とされる。
【0028】
以下の実施形態では、前記一実施形態よりも取り扱いの容易な超伝導回路装置１０の例について説明する。
【0029】
図２は、超伝導回路装置１０に用いる量子デバイス１１０の表面１１０ｃ（図１の１１ｃに対応）を例示した模式的平面図である。量子デバイス１１０は、チップ母材を有し、その表面１１０ｃには超伝導材料からなる第１の電極１１０ｄと、量子回路１１０ａと、非接触結合回路１１０ｂと、回路１１０ｆと、不図示のＧＮＤ回路が形成されている。図２の第１の電極１１０ｄと、量子回路１１０ａと、非接触結合回路１１０ｂと、回路１１０ｆは、図１の第１の電極１１ｄと、量子回路１１ａと、非接触結合回路１１ｂと、回路１１ｆにそれぞれ対応させることができる。
【0030】
第１の電極１１０ｄは、例えば、量子回路１１０ａと不図示の配線に接続している。量子回路１１０ａとしては、例えばジョセフソン接合を用いた量子ビットを含む。非接触結合回路１１０ｂは、例えば、量子回路１１０ａと不図示の配線に接続している。非接触結合回路１１０ｂは、例えば、第１の回路基板１２０の第１の面の非接触結合回路用伝送部１２０ｂと非接触で結合し信号の入力及び／又は出力のための、キャパシティブカップリング回路や、インダクティブカップリング回路である。
【0031】
超伝導材料には、例えば、ニオブ、ニオブ窒化物、アルミニウム、インジウム、鉛、錫、レニウム、パラジウム、チタン、チタン窒化物、タンタル、あるいはこれらを含む合金を用いることができる。チップ母材（基板）には、例えばシリコンを用いることができる。
【0032】
図２の量子デバイス１１０において、矩形型の回路１１０ｆの上辺側に配置された二つの電極についても、接合バンプで第１の回路基板１２０に接合するようにしてもよい。
【0033】
図３（Ａ）は、第１の回路基板１２０の第１の面１２０ａ（図１の１２ａに対応）を例示した模式平面図である。第１の回路基板１２０はインターポーザともいい、第１の回路基板（インターポーザ）１２０と表記する場合もある。図３（Ａ）には、第１の面１２０ａに対向して配置される量子デバイス１１０の表面１１０ｃに配設された量子回路１１０ａ（図２参照）が仮想線で示されている。
【0034】
第１の回路基板１２０の母材は、線膨張率等を考慮して、好ましくは、量子デバイス１１０のチップ母材（基板）と同じ材料（例えばシリコン）で構成される。第１の回路基板１２０の第１の面１２０ａ（図１の１２ａに対応）には、非接触結合回路用伝送部１２０ｂと、第１の接合バンプ１２０ｃと、ダミーバンプ１２０ｄが形成されている。図３（Ａ）の非接触結合回路用伝送部１２０ｂと、第１の接合バンプ１２０ｃと、ダミーバンプ１２０ｄは、図１の非接触結合回路用伝送部１２ｂと、第１の接合バンプ１２ｃと、ダミーバンプ１２ｄに対応させることができる。
【0035】
ダミーバンプ１２０ｄは、第１の接合バンプ１２０ｃと同様の突起部を有している。第１の回路基板１２０において、ダミーバンプ１２０ｄは、例えば、どこにも接続されていない浮島となっている。さらに、突起部は、第２の回路基板１３０と第１の回路基板１２０の接合部１６０の直上に配置され、量子回路特性の劣化の観点から、好ましくは、干渉やクロストークが小さくなるエリアに配置する。
【0036】
図３（Ｂ）は、第１の回路基板１２０の第２の面１２０ｅ（図１の１２ｅに対応）を例示した模式平面図である。第１の回路基板１２０の第２の回路基板１３０と対向する第２の面１２０ｅには、第２の電極１２０ｆ（図１の１２ｆに対応）が形成されている。さらに、第１の回路基板１２０の第１の面１２０ａと第２の面１２０ｅの配線を電気的に接続する不図示の貫通ビアが形成されている。
【0037】
第１の接合バンプ１２０ｃは、所定の高さを持ち、上面が平坦な突起部を有している。突起部は、例えば銅（Ｃｕ）等の常伝導体や絶縁体（SiO2、シリコン窒化膜、シリコン酸窒化膜など）の表面を超伝導膜でコーティングした構成としてもよい。突起部の平坦性は、例えば、粗さがRa(arithmetic average roughness) 1nm(nanometer)以下となるように形成することが好ましい。突起部の高さは、第１の回路基板１２０と量子デバイス１１０間の非接触結合で設計した信号の入出力特性が得られる高さとする。具体的な数値としては、例えば、2μm(micrometer)から10μmの高さとすることができる。超伝導材料には、例えば、ニオブ、ニオブ窒化物、アルミニウム、インジウム、鉛、錫、レニウム、パラジウム、チタン、チタン窒化物、タンタル、あるいはこれらを含む合金を用いることができる。第１の接合バンプ１２０ｃは、第１の面１２０ａにおいて、不図示の配線層に接続している。
【0038】
第２の電極１２０ｆは、上面が所定の深さの凹部を有していてもよい。第２の電極１２０ｆは、超伝導材料でも常伝導材料であってもよく、例えば、表面に金などで被着した構成としてもよい。第２の電極１２０ｆは、例えば、不図示の配線層や貫通ビアに接続している。
【0039】
第１の回路基板１２０の基板母材１２０ｈを貫通する貫通ビア１２０ｇは、ウェハを孔開けし、導電部材を埋め込んで貫通電極を形成する。貫通ビア１２０ｇのホール内壁に埋め込まれる導電部材は、超伝導材料でも常伝導材料（銅(Cu)、ニッケル(Ni)、金(Au)、白金(Pt)など）であってもよい。第１の回路基板１２０において、貫通ビア１２０ｇは、例えば、非接触結合回路用伝送部１２０ｂや不図示の配線層に接続している。
【0040】
図４は、超伝導回路装置１に用いる第２の回路基板１３０の第１の面１３０ｂ（図１の１３ｂに対応）を例示した模式平面図である。第２の回路基板１３０はパッケージ基板ともいい、第２の回路基板（パッケージ基板）１３０と表記する場合もある。
【0041】
第２の回路基板１３０の母材は、線膨張率等を考慮して、好ましくは、第１の回路基板１２０の母材と同じ材料で構成される。量子デバイス１１０をフリップチップ実装した第１の回路基板１２０と、第１の回路基板１２０を実装した第２の回路基板１３０を線膨張率が同じ材料で構成することで、極低温への冷却過程において、母材（基板）の線膨張率の差で生じる反り、変形等を抑制・緩和することができる。第２の回路基板１３０の第１の回路基板１２０と対向する第１の面１３０ｂには、第２の接合バンプ１３０ａが形成されている。第２の接合バンプ１３０ａは、所定の高さを持つ突起部を有している。突起部は、例えばインジウム(In)等の融点が低く、展延性の高い超伝導材料又は、第１の接合バンプ１２０ｃと同等の材料を用いることができる。また、第２の接合バンプ１３０ａの形状は、ドーム状や円柱などであってもよい。第２の接合バンプ１３０ａは、第１の面１３０ｂにおいて、例えば、不図示の配線層に接続している。
【0042】
図５は、量子デバイス１１０が搭載された第１の回路基板１２０と、第２の回路基板１３０とを接合して形成した超伝導回路装置１０の一例を説明する模式断面図であり、各基板は図２乃至図４のＡ－Ａ’線の断面に対応している。量子デバイス１１０は、フェイスダウンで第１の回路基板１２０にフリップチップ実装されていることによって、第１の回路基板１２０の非接触結合回路用伝送部１２０ｂと量子デバイス１１０の非接触結合回路１１０ｂとが対向配置された状態（第１の回路基板１２０と量子デバイス１１０間の伝送部１５０）で第１の接合バンプ１２０ｃと第１の電極１１０ｄが物理的に接合している。
【0043】
第１の回路基板１２０の第２の電極１２０ｆは、基板母材１２０ｈ上に形成された配線上に、超伝導材料あるいは常伝導材料の薄膜を積層して形成されている。この配線部は、例えば、アルミニウムや銅、金、白金、これらを含む合金を用いて形成することができる。薄膜は、例えば、表面に金などで被着した構成としてもよい。
【0044】
第２の回路基板１３０の第２の接合バンプ１３０ａは、基板母材１３０ｇ上に形成された多層配線上に、例えば、融点が低く、展延性の高い材料からなる突起部で形成されている。突起部は、例えば、超伝導材料であるインジウムや、常伝導材料である金などの金属を用いて形成されている。インジウムなどの融点が低く、展延性の高い材料を突起部に適用することで、低い接合エネルギーで第１の回路基板１２０と第２の回路基板１３０とを接合することができる。このため、先に接合されている第１の回路基板１２０と量子デバイス１１０の接合部へのダメージを抑制することができる。なお、配線部と第２の接合バンプ１３０ａの密着強度を確保するために、チタン、窒化チタン、インジウム等の下地を追加しても良い。また、突起部の下部に、例えば、銅などで形成されたピラーを配置した構造にすることで、第１の回路基板１２０と第２の回路基板１３０の接合の高さを制御し、隣接する接合バンプとの短絡（ショート）等を回避することができる。さらに、第２の接合バンプ１３０ａにおいて、配線部と基板母材１３０ｇとの密着性を高めるように、配線部が下地層を持つ構成としてもよい。
【0045】
第２の回路基板１３０と第１の回路基板１２０との接合部１６０と、
第１の回路基板１２０の貫通ビア１２０ｇと、
第１の回路基板１２０と量子デバイス１１０間の伝送部１５０と、
は、第２の回路基板１３０より量子デバイス１１０の非接触結合回路１１０ｂへの各伝送回路部１４０間で統一したレイアウトとされている。
第１の回路基板１２０の貫通ビア１２０ｇと、
第１の回路基板１２０と量子デバイス１１０間の伝送部１５０と、
は、第２の回路基板１３０より量子デバイス１１０の非接触結合回路１１０ｂへの各伝送回路部１４０間で統一したレイアウトとされている。
【0046】
さらに、第２の回路基板１３０と第１の回路基板１２０の接合部１６０の直上には、第１の回路基板１２０と量子デバイス１１０間に接合部（ダミーバンプ１２０ｄ）が配置される。
【0047】
また、第２の回路基板１３０より量子デバイス１１０の非接触結合回路１１０ｂへの伝送回路部１４０以外において、
第２の回路基板１３０と第１の回路基板１２０との接合部１６０ａと、
第１の回路基板１２０の貫通ビア１２０ｇと、
第１の接合バンプ１２０ｃを含む第１の回路基板１２０と量子デバイス１１０との接合部１７０と、からなる伝送回路部１４０ａについて、
第２の回路基板１３０と第１の回路基板１２０との接合部１６０ａと、
第１の回路基板１２０の貫通ビア１２０ｇと、
第１の回路基板１２０と量子デバイス１１０との接合部１７０と、
は、各伝送回路部１４０ａ間で統一したレイアウトとされている。
第２の回路基板１３０と第１の回路基板１２０との接合部１６０ａと、
第１の回路基板１２０の貫通ビア１２０ｇと、
第１の接合バンプ１２０ｃを含む第１の回路基板１２０と量子デバイス１１０との接合部１７０と、からなる伝送回路部１４０ａについて、
第２の回路基板１３０と第１の回路基板１２０との接合部１６０ａと、
第１の回路基板１２０の貫通ビア１２０ｇと、
第１の回路基板１２０と量子デバイス１１０との接合部１７０と、
は、各伝送回路部１４０ａ間で統一したレイアウトとされている。
【0048】
上記構成により、後述される接合工程において、印加する加熱や加圧等が、複数の接合部間で、均一かつ好適に伝播される。
【0049】
第２の回路基板１３０の第２の接合バンプ１３０ａと第１の回路基板１２０の第２の電極１２０ｆとは、表面を活性化した後に、表面同士を当接させることにより接合されている。この接合技術は、常温接合として一般的に知られている。
【0050】
上記の接合技術のほかに、例えば超音波や圧着等の工法がある。この接合により、展延性のある第２の接合バンプ１３０ａは、第２の電極１２０ｆの表面粗さに追従し、それぞれ構成する材料による非結晶層又は合金層を界面に形成した状態で、強固に結合されている。したがって、安定した接合状態が得ることができるため、高い接合品質を確保することが可能である。
【0051】
なお、上記の説明では、第２の回路基板１３０と第１の回路基板１２０の接合部１６０の直上に配置する接合部をダミーバンプ１２０ｄと示しているが、不図示のＧＮＤ回路と接続しているＧＮＤ回路用の接合バンプであってもよい。
【0052】
また、ダミーバンプ１２０ｄは、
第２の回路基板１３０と第１の回路基板１２０の接合部１６０と、
第１の回路基板１２０の貫通ビア１２０ｇと、
第１の回路基板１２０と量子デバイス１１０間の伝送部１５０と、
が、各伝送回路部１４０間で統一されたレイアウトであれば、配置しなくてもよい。
第２の回路基板１３０と第１の回路基板１２０の接合部１６０と、
第１の回路基板１２０の貫通ビア１２０ｇと、
第１の回路基板１２０と量子デバイス１１０間の伝送部１５０と、
が、各伝送回路部１４０間で統一されたレイアウトであれば、配置しなくてもよい。
【0053】
なお、本開示は、図５に例示した接合部（例えば接合バンプ１２０ｃ、１２０ｄ）の形状や配置に制限されるものでない。例えば、多角形の柱状等も適用でき、設計した量子回路１１０ａと、非接触結合回路１１０ｂと、ＧＮＤ回路の動作特性が得られる任意の位置に配置することができる。図５に示した貫通ビア１２０ｇも、図５に示した配置に制限されるものではないことは勿論である。例えば、貫通ビア１２０ｇは、接合バンプ（例えば１２０ｃ）の直下等にも配置してもよい。また、各回路の形状が、十字型や方形型の形状で例を示しているが、これらに制限されるものでなく、任意の形状とすることができる。
【0054】
次に、上記した超伝導回路装置１０の製造方法の一例について説明する。
【0055】
まず、図６（Ａ）に示すように、量子デバイス１１０が搭載された第１の回路基板１２０と、第２の回路基板１３０とを、互いの接合面が対向する向きで、図６（Ｄ）に模式的に示すように、真空チャンバー５内にこれらを配置し、真空排気口９から不図示の真空ポンプで真空引きを行う。この時、量子デバイス１１０が搭載された第１の回路基板１２０は、第１の固定治具（ステージ）２によって固定されている。固定方法として、クランプ方式や静電チャック方式が適用できる。また、第２の回路基板１３０も第２の固定治具（ステージ）３によって固定されている。固定方法として、クランプ方式や静電チャック方式が適用できる。真空チャンバー５内の真空度としては、例えば、１０－６Ｐａ(Pascal)程度が好ましい。第１の固定治具（保持部材）２はＸＹ並進移動機構６に接続し、Ｚ方向移動機構７とＺ軸回り回転機構８によって下側の第２の固定治具３に対してＸ方向とＹ方向への並進移動と、Ｚ方向の移動、Ｚ軸回りの回転による位置決めが可能とされる。
【0056】
次に、図６（Ｂ）に示すように、活性化装置４ａを用いて、第１の回路基板１２０の接合部となる第２の電極１２０ｆの表面の吸着物や酸化物を除去して、接合部を活性化させる。同様に、活性化装置４ｂを用いて、第２の回路基板１３０の接合部となる第２の接合バンプ１３０ａの、表面の吸着物や酸化物を除去して、接合部を活性化させる。活性化装置４ａ、４ｂとしては、例えば、図６（Ｄ）に例示したように、イオンや中性原子ビームなどを照射する装置を用いることができる。
【0057】
次に、図６（Ｃ）に示すように、第２の電極１２０ｆと、第２の接合バンプ１３０ａとが対向するように、第１の回路基板１２０と第２の回路基板１３０との位置合わせを行う。位置合わせは、図６（Ｄ）の第１の固定治具２の第２の固定治具３に対するＸ方向とＹ方向への並進移動とＺ軸回りの回転等によって行う。真空度を維持した状態で、第２の電極１２０ｆと、第２の接合バンプ１３０ａを当接させ加圧する。第１の回路基板１２０の第２の電極１２０ｆと、第２の回路基板１３０の第２の接合バンプ１３０ａの接触面同士を接触させて図６（Ｄ）のＺ方向移動機構７によって加圧する。その際、不図示のＺ軸圧力センサによって加圧下で接触している接触面に垂直な方向の圧力を測定し加圧を制御するようにしてもよい。温度は、例えば、常温でも良いし、例えば１００℃以下の低温であってもよい。この時、展延性のある第２の接合バンプ１３０ａは、第２の電極１２０ｆの表面粗さに追従する。第２の接合バンプ１３０ａと第２の電極１２０ｆの接合界面には非結晶層を形成し、強固に結合する。
【0058】
なお、例えば、第１の回路基板１２０と第２の回路基板１３０のそれぞれにアライメントマーク（不図示）を設けて、赤外線カメラ（図６（Ｄ）では不図示）による透過画像を用いて位置を調整することにより、両者の位置合わせを行うことができる。
【0059】
【0060】
本実施形態によれば、図５に例示したように、第２の回路基板１３０より貫通ビア１２０ｇと、第１の回路基板１２０の非接触結合回路用伝送部１２０ｂを介して量子デバイス１１０の非接触結合回路１１０ｂへの信号を入出力する伝送回路部１４０を複数備えた超伝導回路装置において、
第２の回路基板１３０と第１の回路基板１２０との接合部１６０と、
第１の回路基板１２０の貫通ビア１２０ｇと、
第１の回路基板１２０と量子デバイス１１０間の伝送部１５０と、
が、各伝送回路部１４０間でレイアウトが統一されている構成としたことで、例えば、第２の回路基板１３０と第１の回路基板１２０の接合時に加熱や加圧等の伝搬が均一となる。
第２の回路基板１３０と第１の回路基板１２０との接合部１６０と、
第１の回路基板１２０の貫通ビア１２０ｇと、
第１の回路基板１２０と量子デバイス１１０間の伝送部１５０と、
が、各伝送回路部１４０間でレイアウトが統一されている構成としたことで、例えば、第２の回路基板１３０と第１の回路基板１２０の接合時に加熱や加圧等の伝搬が均一となる。
【0061】
また、第２の回路基板１３０と第１の回路基板１２０との接合部１６０の直上において、第１の回路基板１２０と量子デバイス１１０間に接合部(ダミーバンプ)１２０ｄを設けることで、第２の回路基板１３０と第１の回路基板１２０の接合時に、加熱や加圧等の伝搬が好適となる。
【0062】
上述とあわせて、伝送回路部１４０以外に、第２の回路基板１３０より貫通ビア１２０ｇと、量子デバイス１１０と第１の回路基板１２０との接合部１７０（第１の接合バンプ１２０ｃ）を介して量子デバイス１１０への信号を入出力する伝送回路部１４０ａについても、
第２の回路基板１３０と第１の回路基板１２０との接合部１６０ａと、
第１の回路基板１２０の貫通ビア１２０ｇと、
第１の回路基板１２０と量子デバイス１１０との接合部１７０と、
が、各伝送回路部１４０ａ間でレイアウトが統一されている構成としたことで、少なくとも第２の回路基板１３０と第１の回路基板１２０の接合部に対して、接合品質（電気的接続品質）を高めることができる。その結果、第２の回路基板１３０と第１の回路基板１２０間の安定的な信号伝送を確保できる。
第２の回路基板１３０と第１の回路基板１２０との接合部１６０ａと、
第１の回路基板１２０の貫通ビア１２０ｇと、
第１の回路基板１２０と量子デバイス１１０との接合部１７０と、
が、各伝送回路部１４０ａ間でレイアウトが統一されている構成としたことで、少なくとも第２の回路基板１３０と第１の回路基板１２０の接合部に対して、接合品質（電気的接続品質）を高めることができる。その結果、第２の回路基板１３０と第１の回路基板１２０間の安定的な信号伝送を確保できる。
【0063】
また、本実施形態の製造方法によれば、真空中で接合表面の活性化と接合を行うことによって、第１の回路基板１２０の第２の電極１２０ｆと、第２の回路基板１３０の第２の接合バンプ１３０ａとが再酸化することなく接合できる。このため、信頼性の高い接合を形成することができる。
【0064】
また、第２の接合バンプ１３０ａが展延性を有しており、その表面が第２の電極１２０ｆの表面の粗さに追従するため、安定性した接合状態が得ることができる。
【0065】
更に、常温又は１００℃以下の低温での接合であることから、加熱による量子回路１１０ａの特性への影響や部材の熱膨張に起因した実装時の位置ズレが小さく、正確な実装を行うことができる。
【0066】
図５及び図６を参照して説明した実施形態では、第２の回路基板（パッケージ基板）１３０に、例えば、量子デバイス１１０が搭載された第１の回路基板（インターポーザ）１２０が１つ接合された３次元実装のパッケージの例について説明した。本実施形態では、量子デバイス１１０と第１の回路基板（インターポーザ）１２０を含む複数の回路基板からなる３次元実装パッケージの別の変形例について説明する。
【0067】
図７は、超伝導回路装置１０の変形例の断面を模式的に例示した模式的断面図である。図５の例では、量子デバイス１１０が搭載された第１の回路基板１２０は、第２の回路基板１３０上に１つ実装されているが、図７の例では、第２の回路基板１３０上に、量子デバイス１１０を搭載した第１の回路基板１２０が複数実装されている。
【0068】
量子デバイス１１０と、第２の回路基板１３０、第１の回路基板１２０の構成、材料については、図５乃至図６を参照して説明した実施形態と同様である。すなわち、図７においても、第２の回路基板１３０と第１の回路基板１２０の接合部（第２の接合バンプ）と、第１の回路基板１２０の貫通ビアと、第１の回路基板１２０と量子デバイス１１０間の伝送部とのそれぞれのレイアウトが、各伝送回路部１４０で統一したレイアウトとなっている。さらに、第２の回路基板１３０と第１の回路基板１２０の接合部の直上には、第１の回路基板１２０と量子デバイス１１０間に接合部（例えば図５のダミーバンプ１２０ｄ）が配置される。また、量子デバイス１１０の非接触結合回路への伝送回路部１４０以外において、図５を参照して説明したように、第２の回路基板１３０と第１の回路基板１２０の接合部（第２の接合バンプ）と、第１の回路基板１２０の貫通ビアと、第１の回路基板１２０と量子デバイス１１０間の接合部（第１の接合バンプ）とからなる伝送回路部について、第２の回路基板１３０と第１の回路基板１２０の接合部と、第１の回路基板１２０の貫通ビアと、第１の接合バンプを含む第１の回路基板１２０と量子デバイス１１０間の接合部とのそれぞれのレイアウトが各伝送回路部間で、統一したレイアウトとなっている。
【0069】
図７の変形例によれば、一つの量子デバイス１１０に集約できなかった量子回路１１０ａを複数の量子デバイス１１０に分配することできる。従って、超伝導回路装置のビット数を増やすことが可能である。
【0070】
上記実施形態では、第２の回路基板１３０に、例えば、量子デバイス１１０が搭載された第１の回路基板（インターポーザ）１２０が１つ接合された３次元実装のパッケージの例について説明した。以下では、量子デバイス１１０と第１の回路基板（インターポーザ）１２０を含む複数の回路基板からなる３次元実装パッケージのさらなる変形例について説明する。
【0071】
図８は、超伝導回路装置１０のさらなる変形例の断面を模式的に例示した模式的断面図である。図６や図７を参照して説明した例では、量子デバイス１１０は、第１の回路基板１２０上に１つ実装されている。図８では、量子デバイス１１０は、第１の回路基板１２０上に複数実装されている。第１の回路基板１２０と第２の回路基板１３０、及び上述していない量子デバイス１１０の構成、材料については、図５乃至図７を参照して説明した前記実施形態と同様である。
【0072】
上記の構造により、量子デバイス１１０に集約できなかった量子回路１１０ａを複数の量子デバイス１１０に分散配置できる。従って、超伝導回路装置１０のビット数を増やすことが可能である。
【0073】
量子デバイス１１０と第１の配線基板（インターポーザ）１２０を含む複数の回路基板からなる３次元実装のパッケージにおいて、第１の回路基板１２０と量子デバイス１１０間における非接触結合回路１１０ｂに外部信号を入出力する第２の回路基板１３０と第１の回路基板１２０間を電気的に接合する構成の超伝導回路装置に好適である、
【0074】
なお、上記の特許文献１の開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ乃至選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【0075】
１、１０ 超伝導回路装置
２ 第１の固定治具
３ 第２の固定治具
４ａ、４ｂ 活性化装置
５ 真空チャンバー
６ ＸＹ並進移動機構
７ Ｚ方向移動機構
８ Ｚ軸回り回転機構
９ 真空排気口
１１、１１０ 量子デバイス
１１ａ、１１０ａ 量子回路
１１ｂ、１１０ｂ 非接触結合回路
１１ｃ、１１０ｃ 表面
１１ｄ、１１０ｄ 第１の電極
１１ｅ、１１０ｅ チップ母材（基板）
１１ｆ、１１０ｆ 回路
１２、１２０ 第１の回路基板（インターポーザ）
１２ａ、１２０ａ 第１の面（量子デバイスとの対向面）
１２ｂ、１２０ｂ 非接触結合回路用伝送部
１２ｃ、１２０ｃ 第１の接合バンプ
１２ｄ、１２０ｄ ダミーバンプ（又はＧＮＤ回路用の接合バンプ）
１２ｅ、１２０ｅ 第２の面（第２の回路基板との対向面）
１２ｆ、１２０ｆ 第２の電極
１２ｇ、１２０ｇ 貫通ビア
１２ｈ、１２０ｈ 母材（基板）
１３、１３０ 第２の回路基板（パッケージ基板）
１３ａ、１３０ａ 第２の接合バンプ
１３ｂ、１３０ｂ 第１の面
１３ｃ、１３０ｃ 電極
１３ｄ、１３０ｄ 貫通ビア
１３ｅ、１３０ｅ 第２の面
１３ｆ、１３０ｆ 電極
１３ｇ、１３０ｇ 母材（基板）
１４、１４ａ、１４０、１４０ａ 伝送回路部
１５、１５０ 第１の回路基板と量子デバイス間の伝送部
１６、１６ａ、１６０、１６０ａ 第２の回路基板と第１の回路基板との接合部
１７、１７０ 第１の回路基板と量子デバイスとの接合部
２ 第１の固定治具
３ 第２の固定治具
４ａ、４ｂ 活性化装置
５ 真空チャンバー
６ ＸＹ並進移動機構
７ Ｚ方向移動機構
８ Ｚ軸回り回転機構
９ 真空排気口
１１、１１０ 量子デバイス
１１ａ、１１０ａ 量子回路
１１ｂ、１１０ｂ 非接触結合回路
１１ｃ、１１０ｃ 表面
１１ｄ、１１０ｄ 第１の電極
１１ｅ、１１０ｅ チップ母材（基板）
１１ｆ、１１０ｆ 回路
１２、１２０ 第１の回路基板（インターポーザ）
１２ａ、１２０ａ 第１の面（量子デバイスとの対向面）
１２ｂ、１２０ｂ 非接触結合回路用伝送部
１２ｃ、１２０ｃ 第１の接合バンプ
１２ｄ、１２０ｄ ダミーバンプ（又はＧＮＤ回路用の接合バンプ）
１２ｅ、１２０ｅ 第２の面（第２の回路基板との対向面）
１２ｆ、１２０ｆ 第２の電極
１２ｇ、１２０ｇ 貫通ビア
１２ｈ、１２０ｈ 母材（基板）
１３、１３０ 第２の回路基板（パッケージ基板）
１３ａ、１３０ａ 第２の接合バンプ
１３ｂ、１３０ｂ 第１の面
１３ｃ、１３０ｃ 電極
１３ｄ、１３０ｄ 貫通ビア
１３ｅ、１３０ｅ 第２の面
１３ｆ、１３０ｆ 電極
１３ｇ、１３０ｇ 母材（基板）
１４、１４ａ、１４０、１４０ａ 伝送回路部
１５、１５０ 第１の回路基板と量子デバイス間の伝送部
１６、１６ａ、１６０、１６０ａ 第２の回路基板と第１の回路基板との接合部
１７、１７０ 第１の回路基板と量子デバイスとの接合部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】