知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024141619
(43)【公開日】2024-10-10
(54)【発明の名称】スイッチング制御回路、電源回路
(51)【国際特許分類】
H02M 3/155 20060101AFI20241003BHJP
【ＦＩ】
H02M3/155 W
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023053365
(22)【出願日】2023-03-29
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110000176
【氏名又は名称】弁理士法人一色国際特許事務所
(72)【発明者】
【氏名】山田 隆二
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA18
5H730AS01
5H730AS04
5H730BB14
5H730BB82
5H730BB88
5H730CC01
5H730DD04
5H730EE57
5H730EE59
5H730FD01
5H730FD48
5H730FF09
(57)【要約】 （修正有）
【課題】並列動作の開始による入力電流のじょう乱を抑制するスイッチング制御回路を提供する。
【解決手段】ＡＣ－ＤＣコンバータ１０において、力率改善ＩＣ２５は、スイッチング制御回路が、軽負荷時に出力電圧に応じた第１期間を示す第１指令値を出力し、重負荷時に出力電圧に応じた第２期間を示す第２指令値及び第３期間を示す第３指令値を出力する指令値出力回路と、軽負荷時に第１インダクタ電流ＩＬ１が第１の値となると第１トランジスタ２６ａをオンし、第１指令値に基づく第１期間が経過するとオフする第１駆動信号出力回路と、重負荷時に第２インダクタ電流ＩＬ２が第２の値となった後、第２トランジスタ２６ｂをオンし、第３指令値に基づく第３期間が経過すると、第２トランジスタをオフする第２駆動信号出力回路と、を有する。
【選択図】図１
【解決手段】ＡＣ－ＤＣコンバータ１０において、力率改善ＩＣ２５は、スイッチング制御回路が、軽負荷時に出力電圧に応じた第１期間を示す第１指令値を出力し、重負荷時に出力電圧に応じた第２期間を示す第２指令値及び第３期間を示す第３指令値を出力する指令値出力回路と、軽負荷時に第１インダクタ電流ＩＬ１が第１の値となると第１トランジスタ２６ａをオンし、第１指令値に基づく第１期間が経過するとオフする第１駆動信号出力回路と、重負荷時に第２インダクタ電流ＩＬ２が第２の値となった後、第２トランジスタ２６ｂをオンし、第３指令値に基づく第３期間が経過すると、第２トランジスタをオフする第２駆動信号出力回路と、を有する。
【選択図】図１
【特許請求の範囲】
【請求項1】
交流電圧に応じた電圧が印加される第１及び第２インダクタと、前記第１インダクタに流れる第１インダクタ電流を制御する第１トランジスタと、前記第２インダクタに流れる第２インダクタ電流を制御する第２トランジスタと、を含み、前記交流電圧から目的レベルの出力電圧を生成する電源回路の前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路であって、
前記電源回路の負荷に流れる負荷電流の電流値が第１所定値より小さく、前記負荷の状態が軽負荷である場合、前記出力電圧に応じた第１期間を示す第１指令値を出力し、前記負荷電流の電流値が第２所定値より大きく、前記負荷の状態が重負荷である場合、前記出力電圧に応じた第２期間を示す第２指令値及び第３期間を示す第３指令値を出力する指令値出力回路と、
前記負荷の状態が前記軽負荷である場合、前記第１インダクタ電流が第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第１指令値に基づく前記第１期間が経過すると、前記第１トランジスタをオフする第１駆動回路と、
前記負荷の状態が前記重負荷である場合、前記第２インダクタ電流が第２の値となった後、前記第２トランジスタをオンし、前記第２トランジスタがオンしてから前記第３指令値に基づく前記第３期間が経過すると、前記第２トランジスタをオフする第２駆動回路と、
を有し、
前記第１駆動回路は、
前記負荷の状態が前記重負荷である場合、前記第１インダクタ電流が前記第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第２指令値に基づく前記第２期間が経過すると、前記第１トランジスタをオフする、
スイッチング制御回路。
前記電源回路の負荷に流れる負荷電流の電流値が第１所定値より小さく、前記負荷の状態が軽負荷である場合、前記出力電圧に応じた第１期間を示す第１指令値を出力し、前記負荷電流の電流値が第２所定値より大きく、前記負荷の状態が重負荷である場合、前記出力電圧に応じた第２期間を示す第２指令値及び第３期間を示す第３指令値を出力する指令値出力回路と、
前記負荷の状態が前記軽負荷である場合、前記第１インダクタ電流が第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第１指令値に基づく前記第１期間が経過すると、前記第１トランジスタをオフする第１駆動回路と、
前記負荷の状態が前記重負荷である場合、前記第２インダクタ電流が第２の値となった後、前記第２トランジスタをオンし、前記第２トランジスタがオンしてから前記第３指令値に基づく前記第３期間が経過すると、前記第２トランジスタをオフする第２駆動回路と、
を有し、
前記第１駆動回路は、
前記負荷の状態が前記重負荷である場合、前記第１インダクタ電流が前記第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第２指令値に基づく前記第２期間が経過すると、前記第１トランジスタをオフする、
スイッチング制御回路。
【請求項2】
請求項１に記載のスイッチング制御回路であって、
前記第２及び第３期間は、前記負荷の状態が前記重負荷に変化する前の前記第１期間より短い、
スイッチング制御回路。
前記第２及び第３期間は、前記負荷の状態が前記重負荷に変化する前の前記第１期間より短い、
スイッチング制御回路。
【請求項3】
請求項１に記載のスイッチング制御回路であって、
前記第２及び第３期間は、前記負荷の状態が前記重負荷に変化する前の前記第１期間の１／２である、
スイッチング制御回路。
前記第２及び第３期間は、前記負荷の状態が前記重負荷に変化する前の前記第１期間の１／２である、
スイッチング制御回路。
【請求項4】
請求項２に記載のスイッチング制御回路であって、
前記第１トランジスタのスイッチング周期を計時する計時回路、
を含み、
前記第２駆動回路は、
前記負荷の状態が前記重負荷に変化すると、前記第１トランジスタのスイッチング周期の１／４の期間が経過し、かつ前記第２インダクタ電流が前記第２の値となる第１条件を満たすと、前記第２トランジスタをオンする、
スイッチング制御回路。
前記第１トランジスタのスイッチング周期を計時する計時回路、
を含み、
前記第２駆動回路は、
前記負荷の状態が前記重負荷に変化すると、前記第１トランジスタのスイッチング周期の１／４の期間が経過し、かつ前記第２インダクタ電流が前記第２の値となる第１条件を満たすと、前記第２トランジスタをオンする、
スイッチング制御回路。
【請求項5】
請求項４に記載のスイッチング制御回路であって、
前記第２駆動回路は、
前記第１条件が満たされた後、前記第１トランジスタのスイッチング周期の１／２の期間が経過し、かつ前記第２インダクタ電流が前記第２の値となる第２条件を満たすと、前記第２トランジスタをオンする、
スイッチング制御回路。
前記第２駆動回路は、
前記第１条件が満たされた後、前記第１トランジスタのスイッチング周期の１／２の期間が経過し、かつ前記第２インダクタ電流が前記第２の値となる第２条件を満たすと、前記第２トランジスタをオンする、
スイッチング制御回路。
【請求項6】
請求項１から５の何れか一項に記載のスイッチング制御回路であって、
前記第１インダクタ電流が前記第１の値となる第１タイミング及び前記第２インダクタ電流が前記第２の値となる第２タイミングの時間差と、前記第１トランジスタのスイッチング周期との比率、及び所定比率の誤差を出力する誤差出力回路、
を含み、
前記第２駆動回路は、
前記負荷の状態が前記重負荷である場合、前記第２インダクタ電流が前記第２の値となった後、前記第２トランジスタをオンし、前記第３指令値及び前記誤差に応じた第４期間が経過すると、前記第２トランジスタをオフする、
スイッチング制御回路。
前記第１インダクタ電流が前記第１の値となる第１タイミング及び前記第２インダクタ電流が前記第２の値となる第２タイミングの時間差と、前記第１トランジスタのスイッチング周期との比率、及び所定比率の誤差を出力する誤差出力回路、
を含み、
前記第２駆動回路は、
前記負荷の状態が前記重負荷である場合、前記第２インダクタ電流が前記第２の値となった後、前記第２トランジスタをオンし、前記第３指令値及び前記誤差に応じた第４期間が経過すると、前記第２トランジスタをオフする、
スイッチング制御回路。
【請求項7】
請求項１に記載のスイッチング制御回路であって、
前記電源回路は、
前記負荷の状態を検出する第１負荷検出回路、
を含み、
前記指令値出力回路は、
前記第１負荷検出回路の検出結果及び前記第１期間を示す前記第１指令値に基づいて、前記第１指令値もしくは前記第２及び第３指令値を出力する、
スイッチング制御回路。
前記電源回路は、
前記負荷の状態を検出する第１負荷検出回路、
を含み、
前記指令値出力回路は、
前記第１負荷検出回路の検出結果及び前記第１期間を示す前記第１指令値に基づいて、前記第１指令値もしくは前記第２及び第３指令値を出力する、
スイッチング制御回路。
【請求項8】
請求項１に記載のスイッチング制御回路であって、
前記出力電圧に応じた前記第１期間を示す前記第１指令値に基づいて前記負荷の状態を検出する第２負荷検出回路、
を含み、
前記指令値出力回路は、
前記第２負荷検出回路の検出結果及び前記第１期間を示す前記第１指令値に基づいて、前記第１指令値もしくは前記第２及び第３指令値を出力する、
スイッチング制御回路。
前記出力電圧に応じた前記第１期間を示す前記第１指令値に基づいて前記負荷の状態を検出する第２負荷検出回路、
を含み、
前記指令値出力回路は、
前記第２負荷検出回路の検出結果及び前記第１期間を示す前記第１指令値に基づいて、前記第１指令値もしくは前記第２及び第３指令値を出力する、
スイッチング制御回路。
【請求項9】
交流電圧に応じた電圧が印加されるｎ個（ｎは３以上の整数）のインダクタと、前記ｎ個のインダクタに流れるインダクタ電流を制御するｎ個のトランジスタと、を含み、前記交流電圧から目的レベルの出力電圧を生成する電源回路の前記ｎ個のトランジスタのスイッチングを制御するスイッチング制御回路であって、
前記電源回路の負荷に流れる負荷電流の電流値が第１所定値より小さく、前記負荷の状態が軽負荷である場合、前記出力電圧に応じた第１期間を示す第１指令値を出力し、前記負荷電流の電流値が第２所定値より大きく、前記負荷の状態が重負荷である場合、前記出力電圧に応じた第２期間を示す第２指令値及び第３期間を示す第３指令値を出力する指令値出力回路と、
前記負荷の状態が前記軽負荷である場合、前記ｎ個のうち第１インダクタに流れる第１インダクタ電流が第１の値となると、前記ｎ個のうち第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第１指令値に基づく前記第１期間が経過すると、前記第１トランジスタをオフする第1駆動回路と、
前記負荷の状態が前記重負荷である場合、（ｎ－１）個のインダクタに流れる複数のインダクタ電流のそれぞれが第２の値となった後、前記（ｎ－１）個のトランジスタをオンし、前記（ｎ－１）個のトランジスタがオンしてから前記第３指令値に基づく前記第３期間が経過すると、前記（ｎ－１）個のトランジスタをオフする第２駆動回路と、
を有し、
前記第１駆動回路は、
前記負荷の状態が前記重負荷である場合、前記第１インダクタ電流が前記第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第２指令値に基づく前記第２期間が経過すると、前記第１トランジスタをオフする、
スイッチング制御回路。
前記電源回路の負荷に流れる負荷電流の電流値が第１所定値より小さく、前記負荷の状態が軽負荷である場合、前記出力電圧に応じた第１期間を示す第１指令値を出力し、前記負荷電流の電流値が第２所定値より大きく、前記負荷の状態が重負荷である場合、前記出力電圧に応じた第２期間を示す第２指令値及び第３期間を示す第３指令値を出力する指令値出力回路と、
前記負荷の状態が前記軽負荷である場合、前記ｎ個のうち第１インダクタに流れる第１インダクタ電流が第１の値となると、前記ｎ個のうち第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第１指令値に基づく前記第１期間が経過すると、前記第１トランジスタをオフする第1駆動回路と、
前記負荷の状態が前記重負荷である場合、（ｎ－１）個のインダクタに流れる複数のインダクタ電流のそれぞれが第２の値となった後、前記（ｎ－１）個のトランジスタをオンし、前記（ｎ－１）個のトランジスタがオンしてから前記第３指令値に基づく前記第３期間が経過すると、前記（ｎ－１）個のトランジスタをオフする第２駆動回路と、
を有し、
前記第１駆動回路は、
前記負荷の状態が前記重負荷である場合、前記第１インダクタ電流が前記第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第２指令値に基づく前記第２期間が経過すると、前記第１トランジスタをオフする、
スイッチング制御回路。
【請求項10】
交流電圧から目的レベルの出力電圧を生成する電源回路であって、
前記交流電圧に応じた電圧が印加される第１及び第２インダクタと、
前記第１インダクタに流れる第１インダクタ電流を制御する第１トランジスタと、
前記第２インダクタに流れる第２インダクタ電流を制御する第２トランジスタと、
前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路と、
を備え、
前記スイッチング制御回路は、
前記電源回路の負荷に流れる負荷電流の電流値が第１所定値より小さく、前記負荷の状態が軽負荷である場合、前記出力電圧に応じた第１期間を示す第１指令値を出力し、前記負荷電流の電流値が第２所定値より大きく、前記負荷の状態が重負荷である場合、前記出力電圧に応じた第２期間を示す第２指令値及び第３期間を示す第３指令値を出力する指令値出力回路と、
前記負荷の状態が前記軽負荷である場合、前記第１インダクタ電流が第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第１指令値に基づく前記第１期間が経過すると、前記第１トランジスタをオフする第１駆動回路と、
前記負荷の状態が前記重負荷である場合、前記第２インダクタ電流が第２の値となった後、前記第２トランジスタをオンし、前記第２トランジスタがオンしてから前記第３指令値に基づく前記第３期間が経過すると、前記第２トランジスタをオフする第２駆動回路と、
を有し、
前記第１駆動回路は、
前記負荷の状態が前記重負荷である場合、前記第１インダクタ電流が前記第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第２指令値に基づく前記第２期間が経過すると、前記第１トランジスタをオフする、
電源回路。
前記交流電圧に応じた電圧が印加される第１及び第２インダクタと、
前記第１インダクタに流れる第１インダクタ電流を制御する第１トランジスタと、
前記第２インダクタに流れる第２インダクタ電流を制御する第２トランジスタと、
前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路と、
を備え、
前記スイッチング制御回路は、
前記電源回路の負荷に流れる負荷電流の電流値が第１所定値より小さく、前記負荷の状態が軽負荷である場合、前記出力電圧に応じた第１期間を示す第１指令値を出力し、前記負荷電流の電流値が第２所定値より大きく、前記負荷の状態が重負荷である場合、前記出力電圧に応じた第２期間を示す第２指令値及び第３期間を示す第３指令値を出力する指令値出力回路と、
前記負荷の状態が前記軽負荷である場合、前記第１インダクタ電流が第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第１指令値に基づく前記第１期間が経過すると、前記第１トランジスタをオフする第１駆動回路と、
前記負荷の状態が前記重負荷である場合、前記第２インダクタ電流が第２の値となった後、前記第２トランジスタをオンし、前記第２トランジスタがオンしてから前記第３指令値に基づく前記第３期間が経過すると、前記第２トランジスタをオフする第２駆動回路と、
を有し、
前記第１駆動回路は、
前記負荷の状態が前記重負荷である場合、前記第１インダクタ電流が前記第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第２指令値に基づく前記第２期間が経過すると、前記第１トランジスタをオフする、
電源回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スイッチング制御回路、及び電源回路に関する。
【背景技術】
【0002】
臨界モードで動作する一般的な力率改善回路（以下、ＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）回路と称する。）は、インダクタに流れるインダクタ電流のピーク値の波形を、交流電圧を整流した整流電圧と相似形にして、力率を改善する。この際、例えば、複数（例えば、２系統）の昇圧チョッパー回路を１つのＰＦＣ回路とし、並列動作をさせることがある（例えば、特許文献１～３）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２２－０４１９１２号公報
【特許文献2】特開２０１８－２０７７３２号公報
【特許文献3】特開２０２０－１２７２８７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、インタリーブ動作するＰＦＣ回路では、負荷の状態が軽負荷である場合、１系統の昇圧チョッパー回路のみ動作させ、負荷の状態が重負荷となると、２系統の昇圧チョッパー回路を並列動作させることがある。
【0005】
しかしながら、２系統の昇圧チョッパー回路を並列動作させる際に、停止していた昇圧チョッパー回路をすでに動作しているチョッパー回路と同じ状態で起動すると、負荷に対する出力電流が大きくなり、出力電圧が上昇することがある。この電圧上昇は、電圧制御系により、２系統が動作している条件で電圧が所望の値となるよう、動作状態を修正することで抑制されるが、定常状態になるまでの間、入力電流の振幅が増減し、入力電流にじょう乱が生じることがある。
【0006】
本発明は、上記のような従来の問題に鑑みてなされたものであって、並列動作の開始による入力電流のじょう乱を抑制するスイッチング制御回路を提供することを目的とする。
【課題を解決するための手段】
【0007】
前述した課題を解決する本発明の第１の態様は、交流電圧に応じた電圧が印加される第１及び第２インダクタと、前記第１インダクタに流れる第１インダクタ電流を制御する第１トランジスタと、前記第２インダクタに流れる第２インダクタ電流を制御する第２トランジスタと、を含み、前記交流電圧から目的レベルの出力電圧を生成する電源回路の前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路であって、前記電源回路の負荷に流れる負荷電流の電流値が第１所定値より小さく、前記負荷の状態が軽負荷である場合、前記出力電圧に応じた第１期間を示す第１指令値を出力し、前記負荷電流の電流値が第２所定値より大きく、前記負荷の状態が重負荷である場合、前記出力電圧に応じた第２期間を示す第２指令値及び第３期間を示す第３指令値を出力する指令値出力回路と、前記負荷の状態が前記軽負荷である場合、前記第１インダクタ電流が第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第１指令値に基づく前記第１期間が経過すると、前記第１トランジスタをオフする第１駆動回路と、前記負荷の状態が前記重負荷である場合、前記第２インダクタ電流が第２の値となった後、前記第２トランジスタをオンし、前記第２トランジスタがオンしてから前記第３指令値に基づく前記第３期間が経過すると、前記第２トランジスタをオフする第２駆動回路と、を有し、前記第１駆動回路は、前記負荷の状態が前記重負荷である場合、前記第１インダクタ電流が前記第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第２指令値に基づく前記第２期間が経過すると、前記第１トランジスタをオフする。
【0008】
また、前述した課題を解決する本発明の第２の態様は、交流電圧に応じた電圧が印加されるｎ個（ｎは３以上の整数）のインダクタと、前記ｎ個のインダクタに流れるインダクタ電流を制御するｎ個のトランジスタと、を含み、前記交流電圧から目的レベルの出力電圧を生成する電源回路の前記ｎ個のトランジスタのスイッチングを制御するスイッチング制御回路であって、前記電源回路の負荷に流れる負荷電流の電流値が第１所定値より小さく、前記負荷の状態が軽負荷である場合、前記出力電圧に応じた第１期間を示す第１指令値を出力し、前記負荷電流の電流値が第２所定値より大きく、前記負荷の状態が重負荷である場合、前記出力電圧に応じた第２期間を示す第２指令値及び第３期間を示す第３指令値を出力する指令値出力回路と、前記負荷の状態が前記軽負荷である場合、前記ｎ個のうち第１インダクタに流れる第１インダクタ電流が第１の値となると、前記ｎ個のうち第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第１指令値に基づく前記第１期間が経過すると、前記第１トランジスタをオフする第1駆動回路と、前記負荷の状態が前記重負荷である場合、（ｎ－１）個のインダクタに流れる複数のインダクタ電流のそれぞれが第２の値となった後、前記（ｎ－１）個のトランジスタをオンし、前記（ｎ－１）個のトランジスタがオンしてから前記第３指令値に基づく前記第３期間が経過すると、前記（ｎ－１）個のトランジスタをオフする第２駆動回路と、を有し、前記第１駆動回路は、前記負荷の状態が前記重負荷である場合、前記第１インダクタ電流が前記第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第２指令値に基づく前記第２期間が経過すると、前記第１トランジスタをオフする。
【0009】
また、前述した課題を解決する本発明の第３の態様は、交流電圧から目的レベルの出力電圧を生成する電源回路であって、前記交流電圧に応じた電圧が印加される第１及び第２インダクタと、前記第１インダクタに流れる第１インダクタ電流を制御する第１トランジスタと、前記第２インダクタに流れる第２インダクタ電流を制御する第２トランジスタと、前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路と、を備え、前記スイッチング制御回路は、前記電源回路の負荷に流れる負荷電流の電流値が第１所定値より小さく、前記負荷の状態が軽負荷である場合、前記出力電圧に応じた第１期間を示す第１指令値を出力し、前記負荷電流の電流値が第２所定値より大きく、前記負荷の状態が重負荷である場合、前記出力電圧に応じた第２期間を示す第２指令値及び第３期間を示す第３指令値を出力する指令値出力回路と、前記負荷の状態が前記軽負荷である場合、前記第１インダクタ電流が第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第１指令値に基づく前記第１期間が経過すると、前記第１トランジスタをオフする第１駆動回路と、前記負荷の状態が前記重負荷である場合、前記第２インダクタ電流が第２の値となった後、前記第２トランジスタをオンし、前記第２トランジスタがオンしてから前記第３指令値に基づく前記第３期間が経過すると、前記第２トランジスタをオフする第２駆動回路と、を有し、前記第１駆動回路は、前記負荷の状態が前記重負荷である場合、前記第１インダクタ電流が前記第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第２指令値に基づく前記第２期間が経過すると、前記第１トランジスタをオフする。
【発明の効果】
【0010】
本発明によれば、並列動作の開始による入力電流のじょう乱を抑制するスイッチング制御回路を提供することができる。
【図面の簡単な説明】
【0011】
【図1】ＡＣ－ＤＣコンバータ１０の一例を示す図である。
【図2】力率改善ＩＣ２５の一例を示す図である。
【図3】スイッチング制御回路４３ａの一例を示す図である。
【図4】負荷１１の状態の変化に伴うオン期間Ｖｘ，Ｖｙ，Ｖｚの変化を示す表である。
【図5】スイッチング制御回路４３ａの主要な波形を示す図である。
【図6】ＡＣ－ＤＣコンバータ１０の主要な波形を説明するための図である。
【図7】スイッチング制御回路４３ａの主要な波形を示す図である。
【図8】スイッチング制御回路４３ａの主要な波形を示す図である。
【図9】スイッチング制御回路４３ｂの一例を示す図である。
【図10】スイッチング制御回路４３ｂの主要な波形を示す図である。
【図11】スイッチング制御回路４３ｂのシミュレーション結果を示す図である。
【図12】スイッチング制御回路４３ｂのシミュレーション結果を示す図である。
【図13】スイッチング制御回路４３ｂのシミュレーション結果を示す図である。
【図14】スイッチング制御回路４３ｃの一例を示す図である。
【図15】スイッチング制御回路４３ｃの主要な波形を示す図である。
【図16】スイッチング制御回路４３ｄの一例を示す図である。
【図17】スイッチング制御回路４３ｄの主要な波形を示す図である。
【図18】スイッチング制御回路４３ｄのシミュレーション結果を示す図である。
【図19】スイッチング制御回路４３ｄのシミュレーション結果を示す図である。
【図20】スイッチング制御回路４３ｄのシミュレーション結果を示す図である。
【図21】ＡＣ－ＤＣコンバータ１３の一例を示す図である。
【図22】スイッチング制御回路４３ｅの一例を示す図である。
【図23】力率改善ＩＣ２５の変形例を示す図である。
【発明を実施するための形態】
【0012】
本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。なお、以下、本実施形態の「回路」には、アナログ回路、ワイヤ―ドロジック型の論理回路のみならず、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）やマイコン等に含まれ、デジタル演算処理を実行可能な機能ブロック（または、手段）も含むこととする。
【0013】
以下、図面を参照しながら本発明の好適な実施の形態を説明する。各図面に示される同一又は同等の構成要素、部材等には同一の符号を付し、適宜重複した説明は省略する。
【0014】
＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜ＡＣ－ＤＣコンバータ１０の概要＞＞＞
図１は、本発明の一実施形態であるＡＣ－ＤＣコンバータ１０の構成を示す図である。ＡＣ－ＤＣコンバータ１０は、商用電源の交流電圧Ｖａｃから、目的レベルの出力電圧Ｖｏｕｔを生成する昇圧型のＰＦＣ回路である。
＜＜＜ＡＣ－ＤＣコンバータ１０の概要＞＞＞
図１は、本発明の一実施形態であるＡＣ－ＤＣコンバータ１０の構成を示す図である。ＡＣ－ＤＣコンバータ１０は、商用電源の交流電圧Ｖａｃから、目的レベルの出力電圧Ｖｏｕｔを生成する昇圧型のＰＦＣ回路である。
【0015】
ＡＣ－ＤＣコンバータ１０は、全波整流回路２０、コンデンサ２１，２２、トランス２３ａ，２３ｂ、ダイオード２４ａ，２４ｂ、力率改善ＩＣ２５、ＮＭＯＳトランジスタ２６ａ，２６ｂ、及び抵抗３０，３１を含んで構成される。なお、ＡＣ－ＤＣコンバータ１０は、「電源回路」に相当する。
【0016】
全波整流回路２０は、入力される所定の交流電圧Ｖａｃを全波整流し、入力電圧Ｖｒｅｃとして、コンデンサ２１、トランス２３ａの主コイルＬ１ａ（後述）、トランス２３ｂの主コイルＬ２ａ（後述）に出力する。なお、交流電圧Ｖａｃは、例えば、実効値が１００～２４０Ｖ、周波数が５０～６０Ｈｚの電圧である。以下、本実施形態では、基本的に電圧は基準点（図中のＧＮＤ）に対する電位差であるが、交流電圧Ｖａｃは、端子間電圧を示す。
【0017】
コンデンサ２１は、入力電圧Ｖｒｅｃを平滑化し、コンデンサ２２は、２つの昇圧チョッパー回路の出力電圧が充電される素子である。そして、トランス２３ａの主コイルＬ１ａ、ダイオード２４ａ、及びＮＭＯＳトランジスタ２６ａは、コンデンサ２２とともに１つ目の昇圧チョッパー回路を構成する。また、トランス２３ｂの主コイルＬ２ａ、ダイオード２４ｂ、及びＮＭＯＳトランジスタ２６ｂは、コンデンサ２２とともに２つ目の昇圧チョッパー回路を構成する。このため、コンデンサ２２の充電電圧が直流の出力電圧Ｖｏｕｔとなる。
【0018】
トランス２３ａは、主コイルＬ１ａと、主コイルＬ１ａに磁気的に結合された補助コイルＬ１ｂとを含む。なお、本実施形態の補助コイルＬ１ｂは、補助コイルＬ１ｂに生じる電圧が主コイルＬ１ａに生じる電圧とは極性が逆となるよう、巻かれている。そして、力率改善ＩＣ２５の端子ＺＣＤ１には、補助コイルＬ１ｂで発生する電圧Ｖｚｃｄ１が印加される。また、主コイルＬ１ａに矢印の方向にインダクタ電流ＩＬ１が流れる場合、インダクタ電流ＩＬ１の流れる方向は正の方向であり、矢印の方向とは逆にインダクタ電流ＩＬ１が流れる場合、インダクタ電流ＩＬ１の流れる方向は負の方向であるものとする。また、インダクタ電流ＩＬ１の電流値がほぼゼロとなると、電圧Ｖｚｃｄ１の電圧値は、第１所定電圧値となる。なお、主コイルＬ１ａは、「第１インダクタ」に相当する。
【0019】
同様に、トランス２３ｂは、主コイルＬ２ａと、主コイルＬ２ａに磁気的に結合された補助コイルＬ２ｂとを含む。なお、本実施形態の補助コイルＬ２ｂは、補助コイルＬ２ｂに生じる電圧が主コイルＬ２ａに生じる電圧とは極性が逆となるよう、巻かれている。そして、力率改善ＩＣ２５の端子ＺＣＤ２には、補助コイルＬ２ｂで発生する電圧Ｖｚｃｄ２が印加される。また、主コイルＬ２ａに矢印の方向にインダクタ電流ＩＬ２が流れる場合、インダクタ電流ＩＬ２の流れる方向は正の方向であり、矢印の方向とは逆にインダクタ電流ＩＬ２が流れる場合、インダクタ電流ＩＬ２の流れる方向は負の方向であるものとする。また、インダクタ電流ＩＬ２の電流値がほぼゼロとなると、電圧Ｖｚｃｄ２の電圧値は、第２所定電圧値となる。なお、主コイルＬ２ａは、「第２インダクタ」に相当する。
【0020】
力率改善ＩＣ２５は、ＡＣ－ＤＣコンバータ１０の入力力率を改善しつつ、出力電圧Ｖｏｕｔのレベルが目的レベル（例えば、４００Ｖ）となるよう、ＮＭＯＳトランジスタ２６ａ，２６ｂのスイッチングを制御する集積回路である。具体的には、力率改善ＩＣ２５は、主コイルＬ１ａに流れるインダクタ電流ＩＬ１、及び出力電圧Ｖｏｕｔに基づいて、ＮＭＯＳトランジスタ２６ａを駆動する。なお、インダクタ電流ＩＬ１は、「第１インダクタ電流」に相当する。
【0021】
また、力率改善ＩＣ２５は、主コイルＬ２ａに流れるインダクタ電流ＩＬ２、及びＮＭＯＳトランジスタ２６ａのオン期間に基づいて、ＮＭＯＳトランジスタ２６ｂを駆動する。力率改善ＩＣ２５の詳細については後述するが、力率改善ＩＣ２５には、端子ＺＣＤ１，ＺＣＤ２，ＦＢ，ＯＵＴ１，ＯＵＴ２，ＣＭＤが設けられている。なお、本実施形態では、力率改善ＩＣ２５の端子ＺＣＤ１等以外の他の端子（例えば、グランド端子）は便宜上、省略されている。また、インダクタ電流ＩＬ２は、「第２インダクタ電流」に相当する。
【0022】
ＮＭＯＳトランジスタ２６ａ，２６ｂは、ＡＣ－ＤＣコンバータ１０の負荷１１への電力を制御するためのパワートランジスタである。なお、本実施形態では、ＮＭＯＳトランジスタ２６ａ，２６ｂは、Ｎ型のＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタであることとしたが、これに限られず、例えば、バイポーラトランジスタ等の他のスイッチング素子であっても良い。また、ＮＭＯＳトランジスタ２６ａのゲート電極は、端子ＯＵＴ１に接続され、ＮＭＯＳトランジスタ２６ｂのゲート電極は、端子ＯＵＴ２に接続されている。なお、ＮＭＯＳトランジスタ２６ａは、「第１トランジスタ」に相当し、ＮＭＯＳトランジスタ２６ｂは、「第２トランジスタ」に相当する。
【0023】
抵抗３０，３１は、出力電圧Ｖｏｕｔを分圧する分圧回路を構成し、ＮＭＯＳトランジスタ２６ａ，２６ｂをスイッチングする際に用いられる帰還電圧Ｖｆｂを生成する。なお、抵抗３０，３１が接続されるノードに生成される帰還電圧Ｖｆｂは、端子ＦＢに印加される。
【0024】
負荷検出回路（ＬＤＥＴ）１２は、負荷１１の状態を検出する回路であり、負荷１１に流れる負荷電流Ｉｌｏａｄに基づいて、負荷１１の状態が軽負荷である場合、ローレベル（以下、“Ｌ”レベルとする）の信号ｃｍｄを出力する。一方、負荷検出回路１２は、負荷１１の状態が重負荷である場合、ハイレベル（以下、“Ｈ”レベルとする）の信号ｃｍｄを出力する。
【0025】
なお、本実施形態で、「軽負荷」とは、例えば、負荷１１に流れる負荷電流Ｉｌｏａｄの電流値が、第１所定値より小さくなることを指し、「重負荷」とは、負荷１１に流れる負荷電流Ｉｌｏａｄの電流値が、第２所定値より大きくなることを指す。また、第１所定値及び第２所定値は、例えば、５Ａで同じであってもよいし、第１所定値を、例えば、１Ａとし、第２所定値を、例えば、５Ａとし、第１所定値及び第２所定値が異なっていてもよい。また、「負荷１１の状態が軽負荷」とは、負荷１１の状態が「第１負荷」より小さい場合を指し、「負荷１１の状態が重負荷」とは、負荷１１の状態が「第２負荷」より大きい場合を指す。また、「第１負荷」は、軽負荷に対応し、「第２負荷」は、重負荷に対応する。また、負荷検出回路１２は、「第１負荷検出回路」に相当する。
【0026】
＜＜＜力率改善ＩＣ２５について＞＞＞
＝＝力率改善ＩＣ２５の構成＝＝
図２は、力率改善ＩＣ２５の一例を示す図である。力率改善ＩＣ２５は、ＡＤコンバータ（ＡＤＣ：Ａｎａｌｏｇ－ｔｏ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）４０～４２、スイッチング制御回路４３、バッファ回路４４，４５を含んで構成される。なお、スイッチング制御回路４３は、デジタル回路で構成される。
＝＝力率改善ＩＣ２５の構成＝＝
図２は、力率改善ＩＣ２５の一例を示す図である。力率改善ＩＣ２５は、ＡＤコンバータ（ＡＤＣ：Ａｎａｌｏｇ－ｔｏ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）４０～４２、スイッチング制御回路４３、バッファ回路４４，４５を含んで構成される。なお、スイッチング制御回路４３は、デジタル回路で構成される。
【0027】
ＡＤコンバータ４０は、電圧Ｖｚｃｄ１をデジタル値に変換し、ＡＤコンバータ４１は、電圧Ｖｚｃｄ２をデジタル値に変換し、ＡＤコンバータ４２は、帰還電圧Ｖｆｂを、デジタル値に変換する。
【0028】
スイッチング制御回路４３は、帰還電圧Ｖｆｂと、インダクタ電流ＩＬ１，ＩＬ２のそれぞれに応じた電圧Ｖｚｃｄ１，Ｖｚｃｄ２とに基づいて、ＮＭＯＳトランジスタ２６ａ，２６ｂを駆動するための駆動信号Ｖｑ１，Ｖｑ２を出力する回路である。スイッチング制御回路４３は、各種演算を実行するワイヤ―ドロジック型の論理回路で構成されたデジタル回路であり、例えば、論理ゲート、フリップフロップ、メモリを含んで構成される。ただし、スイッチング制御回路４３は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）やマイコンであっても良い。なお、スイッチング制御回路４３の詳細については後述する。
【0029】
バッファ回路４４は、駆動信号Ｖｑ１に基づいて、ＮＭＯＳトランジスタ２６ａを駆動する駆動回路である。具体的には、バッファ回路４４は、駆動信号Ｖｑ１が “Ｈ”レベルとなると、ＮＭＯＳトランジスタ２６ａをオンし、駆動信号Ｖｑ１が “Ｌ”レベルとなると、ＮＭＯＳトランジスタ２６ａをオフする。
【0030】
同様に、バッファ回路４５は、駆動信号Ｖｑ２に基づいて、ＮＭＯＳトランジスタ２６ｂを駆動する駆動回路である。具体的には、バッファ回路４５は、駆動信号Ｖｑ２が“Ｈ”レベルとなると、ＮＭＯＳトランジスタ２６ｂをオンし、駆動信号Ｖｑ２が“Ｌ”レベルとなると、ＮＭＯＳトランジスタ２６ｂをオフする。
【0031】
＝＝スイッチング制御回路４３ａの構成＝＝
図３は、スイッチング制御回路４３の一実施形態であるスイッチング制御回路４３ａの一例である。スイッチング制御回路４３ａは、インダクタ電流ＩＬ１，ＩＬ２、帰還電圧Ｖｆｂ、及び信号ｃｍｄに基づいて駆動信号Ｖｑ１，Ｖｑ２を出力する。具体的には、スイッチング制御回路４３ａは、負荷１１の状態が軽負荷である場合、インダクタ電流ＩＬ１が減少しほぼゼロとなり、インダクタ電流ＩＬ１に応じた電圧Ｖｚｃｄ１の電圧値が第１所定電圧値となると、ＮＭＯＳトランジスタ２６ａをオンする駆動信号Ｖｑ１を出力する。
図３は、スイッチング制御回路４３の一実施形態であるスイッチング制御回路４３ａの一例である。スイッチング制御回路４３ａは、インダクタ電流ＩＬ１，ＩＬ２、帰還電圧Ｖｆｂ、及び信号ｃｍｄに基づいて駆動信号Ｖｑ１，Ｖｑ２を出力する。具体的には、スイッチング制御回路４３ａは、負荷１１の状態が軽負荷である場合、インダクタ電流ＩＬ１が減少しほぼゼロとなり、インダクタ電流ＩＬ１に応じた電圧Ｖｚｃｄ１の電圧値が第１所定電圧値となると、ＮＭＯＳトランジスタ２６ａをオンする駆動信号Ｖｑ１を出力する。
【0032】
その後、スイッチング制御回路４３ａは、帰還電圧Ｖｆｂに基づくオン期間Ｖｘであるオン期間Ｖｙが経過すると、ＮＭＯＳトランジスタ２６ａをオフする駆動信号Ｖｑ１を出力する。なお、スイッチング制御回路４３ａは、負荷１１の状態が軽負荷である場合、ＮＭＯＳトランジスタ２６ｂをオフする駆動信号Ｖｑ２を出力する。
【0033】
一方、スイッチング制御回路４３ａは、負荷１１の状態が重負荷である場合、インダクタ電流ＩＬ１が減少しほぼゼロとなり、インダクタ電流ＩＬ１に応じた電圧Ｖｚｃｄ１の電圧値が第１所定電圧値となると、ＮＭＯＳトランジスタ２６ａをオンする駆動信号Ｖｑ１を出力する。また、スイッチング制御回路４３ａは、負荷１１の状態が重負荷である場合、インダクタ電流ＩＬ２が減少しほぼゼロとなり、インダクタ電流ＩＬ２に応じた電圧Ｖｚｃｄ２の電圧値が第２所定電圧値となると、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。その後、スイッチング制御回路４３ａは、オン期間Ｖｘに、２つの昇圧チョッパー回路が均衡に負荷１１に電力を供給するための比率（例えば、本実施形態の場合、０．５）を乗算したオン期間Ｖｙ，Ｖｚが経過すると、ＮＭＯＳトランジスタ２６ａ，２６ｂをオフする駆動信号Ｖｑ１，Ｖｑ２を出力する。スイッチング制御回路４３ａは、指令値出力回路１００，駆動信号出力回路１２０，１４０を含んで構成される。
【0034】
＝＝＝指令値出力回路１００＝＝＝
指令値出力回路１００は、負荷１１の状態を示す信号ｃｍｄ、及び帰還電圧Ｖｆｂに基づいて、ＮＭＯＳトランジスタ２６ａ，２６ｂのオン期間Ｖｙ，Ｖｚを示す指令値を出力する回路である。具体的には、指令値出力回路１００は、負荷１１の状態が軽負荷である場合、帰還電圧Ｖｆｂに応じたオン期間Ｖｘに等しいオン期間Ｖｙを示す指令値を出力する。また、指令値出力回路１００は、負荷１１の状態が軽負荷である場合、ＮＭＯＳトランジスタ２６ｂをオフする駆動信号Ｖｑ２を出力させるよう、“０”のオン期間Ｖｚを示す指令値を出力する。
指令値出力回路１００は、負荷１１の状態を示す信号ｃｍｄ、及び帰還電圧Ｖｆｂに基づいて、ＮＭＯＳトランジスタ２６ａ，２６ｂのオン期間Ｖｙ，Ｖｚを示す指令値を出力する回路である。具体的には、指令値出力回路１００は、負荷１１の状態が軽負荷である場合、帰還電圧Ｖｆｂに応じたオン期間Ｖｘに等しいオン期間Ｖｙを示す指令値を出力する。また、指令値出力回路１００は、負荷１１の状態が軽負荷である場合、ＮＭＯＳトランジスタ２６ｂをオフする駆動信号Ｖｑ２を出力させるよう、“０”のオン期間Ｖｚを示す指令値を出力する。
【0035】
一方、指令値出力回路１００は、負荷１１の状態が重負荷である場合、帰還電圧Ｖｆｂに応じたオン期間Ｖｙ，Ｖｚを示す指令値（すなわち、オン期間Ｖｘに、２つの昇圧チョッパー回路が均衡に負荷１１に電力を供給するための比率（例えば、０．５）を乗算したオン期間Ｖｙ，Ｖｚを示す指令値）を出力する。指令値出力回路１００は、減算回路１０２，１０８、電圧調整回路１０４、比率出力回路１０６、乗算回路１１０，１１２を含んで構成される。なお、「指令値」とは、例えば電圧値や、デジタル値等であり、以下、例えば、「オン期間Ｖｘを示す指令値」を、「オン期間Ｖｘ」と称することがあり、オン期間Ｖｙ，Ｖｚ等をそれぞれ示す指令値についても同様である。
【0036】
減算回路１０２は、目的レベルの出力電圧Ｖｏｕｔ（例えば、４００Ｖ）の基準となる基準電圧Ｖｒｅｆから帰還電圧Ｖｆｂを減算し、基準電圧Ｖｒｅｆと、帰還電圧Ｖｆｂとの誤差Ｅ１を算出する。
【0037】
電圧調整回路１０４は、帰還電圧Ｖｆｂのレベルを基準電圧Ｖｒｅｆのレベルに一致させるためのオン期間Ｖｘを、誤差Ｅ１に応じて出力する。なお、本実施形態の減算回路１０２及び電圧調整回路１０４は、例えば、誤差Ｅ１を増幅、積分等する、いわゆる誤差増幅回路に相当する。また、オン期間Ｖｘは、「第１期間」に相当し、オン期間Ｖｘを示す指令値は、「第１指令値」に相当する。
【0038】
比率出力回路１０６は、負荷１１の状態が軽負荷であり、負荷検出回路１２が“Ｌ”レベルの信号ｃｍｄを出力すると、“０”の比率αｂを出力する。一方、比率出力回路１０６は、負荷１１の状態が重負荷であり、負荷検出回路１２が“Ｈ”レベルの信号ｃｍｄを出力すると、“０．５”の比率αｂを出力する。
【0039】
減算回路１０８は、“１．０”から比率αｂを減算して比率αａとして出力する。乗算回路１１０は、オン期間Ｖｘに比率αａを乗算してオン期間Ｖｙとして出力する。また、乗算回路１１２は、オン期間Ｖｘに比率αｂを乗算してオン期間Ｖｚとして出力する。
【0040】
したがって、図４に示すように、オン期間Ｖｘが“１００”であるとすると、負荷１１の状態が軽負荷である場合、比率αｂは、“０”であるため、比率αａは、“１．０”となり、オン期間Ｖｙは、オン期間Ｖｘと同じ“１００”になる。また、この場合、比率αｂが“０”であるため、オン期間Ｖｚは、“０”となる。一方、負荷１１の状態が重負荷である場合、比率αｂは、“０．５”であるため、比率αａは、“０．５”となり、オン期間Ｖｙは、オン期間Ｖｘの半分の“５０”となる。同様に、オン期間Ｖｚもオン期間Ｖｘの半分の“５０”となる。
【0041】
また、負荷１１の状態が軽負荷から重負荷に変化した際にオン期間Ｖｘが“１００”であったとしても、その後、負荷１１で消費される電力が、例えば２倍以上となり、負荷電流Ｉｌｏａｄが、２倍以上となると、オン期間Ｖｘは、“２００”以上となる。この場合、オン期間Ｖｙ，Ｖｚは、負荷１１の状態が軽負荷から重負荷に変化した際のオン期間Ｖｘよりも長いオン期間となることがある。なお、負荷１１の状態が重負荷である場合のオン期間Ｖｙは、「第２期間」に相当し，オン期間Ｖｙを示す指令値は、「第２指令値」に相当し、オン期間Ｖｚは、「第３期間」に相当し、オン期間Ｖｚを示す指令値は、「第３指令値」に相当する。
【0042】
＝＝＝駆動信号出力回路１２０＝＝＝
駆動信号出力回路１２０は、インダクタ電流ＩＬ１に応じた電圧Ｖｚｃｄ１と、オン期間Ｖｙとに基づいて、ＮＭＯＳトランジスタ２６ａを駆動する駆動信号Ｖｑ１を出力する。具体的には、駆動信号出力回路１２０は、インダクタ電流ＩＬ１がほぼゼロになると、ＮＭＯＳトランジスタ２６ａをオンする駆動信号Ｖｑ１を出力する。その後、駆動信号出力回路１２０は、オン期間Ｖｙが経過すると、ＮＭＯＳトランジスタ２６ａをオフする駆動信号Ｖｑ１を出力する。駆動信号出力回路１２０は、比較回路１２２，１２８、ＲＳフリップフロップ回路１２４、カウンタ１２６を含んで構成される。
駆動信号出力回路１２０は、インダクタ電流ＩＬ１に応じた電圧Ｖｚｃｄ１と、オン期間Ｖｙとに基づいて、ＮＭＯＳトランジスタ２６ａを駆動する駆動信号Ｖｑ１を出力する。具体的には、駆動信号出力回路１２０は、インダクタ電流ＩＬ１がほぼゼロになると、ＮＭＯＳトランジスタ２６ａをオンする駆動信号Ｖｑ１を出力する。その後、駆動信号出力回路１２０は、オン期間Ｖｙが経過すると、ＮＭＯＳトランジスタ２６ａをオフする駆動信号Ｖｑ１を出力する。駆動信号出力回路１２０は、比較回路１２２，１２８、ＲＳフリップフロップ回路１２４、カウンタ１２６を含んで構成される。
【0043】
比較回路１２２は、インダクタ電流ＩＬ１の電流値がゼロよりやや大きい所定の電流値Ｉ０（例えば、数ｍＡ、すなわち、ほぼゼロ（以下、適宜「ほぼゼロ」を単に“０”（ゼロ）と称する。））になると、ＮＭＯＳトランジスタ２６ａをオンするタイミングを検出する。
【0044】
具体的には、比較回路１２２は、インダクタ電流ＩＬ１の電流値が電流値Ｉ０より小さくなり、インダクタ電流ＩＬ１の電流値を示す電圧Ｖｚｃｄ１の電圧値が電流値Ｉ０を示す第１所定値より小さくなると、“Ｈ”レベルの信号Ｖｃ１を出力する。一方、比較回路１２２は、インダクタ電流ＩＬ１の電流値を示す電圧Ｖｚｃｄ１の電圧値が第１所定電圧値より大きい場合、“Ｌ”レベルの信号Ｖｃ１を出力する。なお、電流値Ｉ０は、「第１の値」に相当する。
【0045】
ＲＳフリップフロップ回路１２４のＳ入力には、信号Ｖｃ１が入力され、Ｒ入力には、比較回路１２８からの信号Ｖｃ２が入力される。このため、ＲＳフリップフロップ回路１２４のＱ出力である信号Ｖｑ１は、信号Ｖｃ１が“Ｈ”レベルになると“Ｈ”レベルとなる。一方、信号Ｖｃ２が“Ｈ”レベルになると、信号Ｖｑ１は、“Ｌ”レベルになる。
【0046】
カウンタ１２６は、ＮＭＯＳトランジスタ２６ａをオフするタイミングを定めるための信号Ｖｃｎｔ１を出力する回路であり、駆動信号Ｖｑ１が“Ｈ”レベルになると、カウント値をゼロから、図示しないクロック信号に従ってインクリメントする。つまり、カウンタ１２６は、駆動信号Ｖｑ１が“Ｈ”レベルになると、信号Ｖｃｎｔ１の値が経過時間に比例して大きくなるランプ波に相当する信号を出力する。
【0047】
比較回路（ＣＭＰ）１２８は、オン期間Ｖｙと、信号Ｖｃｎｔ１との大小を比較する。具体的には、比較回路１２８は、信号Ｖｃｎｔ１がオン期間Ｖｙより大きい場合、“Ｈ”レベルの信号Ｖｃ２を出力し、信号Ｖｃｎｔ１がオン期間Ｖｙより小さい場合、“Ｌ”レベルの信号Ｖｃ２を出力する。なお、駆動信号出力回路１２０及びバッファ回路４４は、「第１駆動回路」に相当する。
【0048】
＝＝＝駆動信号出力回路１４０＝＝＝
駆動信号出力回路１４０は、インダクタ電流ＩＬ２に応じた電圧Ｖｚｃｄ２と、オン期間Ｖｚとに基づいて、ＮＭＯＳトランジスタ２６ｂを駆動する駆動信号Ｖｑ２を出力する。具体的には、駆動信号出力回路１４０は、インダクタ電流ＩＬ２がゼロになると、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。その後、駆動信号出力回路１４０は、オン期間Ｖｚが経過すると、ＮＭＯＳトランジスタ２６ｂをオフする駆動信号Ｖｑ２を出力する。駆動信号出力回路１４０は、比較回路１４２，１４８、ＲＳフリップフロップ回路１４４、カウンタ１４６を含んで構成される。
駆動信号出力回路１４０は、インダクタ電流ＩＬ２に応じた電圧Ｖｚｃｄ２と、オン期間Ｖｚとに基づいて、ＮＭＯＳトランジスタ２６ｂを駆動する駆動信号Ｖｑ２を出力する。具体的には、駆動信号出力回路１４０は、インダクタ電流ＩＬ２がゼロになると、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。その後、駆動信号出力回路１４０は、オン期間Ｖｚが経過すると、ＮＭＯＳトランジスタ２６ｂをオフする駆動信号Ｖｑ２を出力する。駆動信号出力回路１４０は、比較回路１４２，１４８、ＲＳフリップフロップ回路１４４、カウンタ１４６を含んで構成される。
【0049】
比較回路１４２は、インダクタ電流ＩＬ２の電流値がゼロになると、ＮＭＯＳトランジスタ２６ｂをオンするタイミングを検出する。具体的には、比較回路１４２は、インダクタ電流ＩＬ２の電流値が電流値Ｉ０より小さくなり、インダクタ電流ＩＬ２の電流値を示す電圧Ｖｚｃｄ２の電圧値が電流値Ｉ０を示す第２所定電圧値より小さくなると、“Ｈ”レベルの信号Ｖｃ３を出力する。一方、比較回路１４２は、インダクタ電流ＩＬ２の電流値を示す電圧Ｖｚｃｄ２の電圧値が第２所定電圧値より大きい場合、“Ｌ”レベルの信号Ｖｃ３を出力する。なお、電流値Ｉ０は、「第２の値」に相当する。
【0050】
ＲＳフリップフロップ回路１４４のＳ入力には、信号Ｖｃ３が入力され、Ｒ入力には、比較回路１４８からの信号Ｖｃ４が入力される。このため、ＲＳフリップフロップ回路１４４のＱ出力である信号Ｖｑ２は、信号Ｖｃ３が“Ｈ”レベルになると“Ｈ”レベルとなる。一方、信号Ｖｃ４が“Ｈ”レベルになると、信号Ｖｑ２は、“Ｌ”レベルになる。
【0051】
カウンタ１４６は、ＮＭＯＳトランジスタ２６ｂをオフするタイミングを定めるための信号Ｖｃｎｔ２を出力する回路であり、駆動信号Ｖｑ２が“Ｈ”レベルになると、カウント値をゼロから、図示しないクロック信号に従ってインクリメントする。つまり、カウンタ１４６は、駆動信号Ｖｑ２が“Ｈ”レベルになると、信号Ｖｃｎｔ２の値が経過時間に比例して大きくなるランプ波に相当する信号を出力する。
【0052】
比較回路１４８は、オン期間Ｖｚと、信号Ｖｃｎｔ２との大小を比較する。具体的には、比較回路１４８は、信号Ｖｃｎｔ２がオン期間Ｖｚより大きい場合、“Ｈ”レベルの信号Ｖｃ４を出力し、信号Ｖｃｎｔ２がオン期間Ｖｚより小さい場合、“Ｌ”レベルの信号Ｖｃ４を出力する。なお、駆動信号出力回路１４０及びバッファ回路４５は、「第２駆動回路」に相当する。
【0053】
＜＜＜負荷１１の状態が軽負荷である場合のスイッチング制御回路４３ａの動作＞＞＞
図５は、負荷１１の状態が軽負荷である場合のスイッチング制御回路４３ａの主要な波形を示す図である。負荷１１の状態が軽負荷である場合、指令値出力回路１００は、帰還電圧Ｖｆｂに応じたオン期間Ｖｘであるオン期間Ｖｙ、及び“０”のオン期間Ｖｚを出力し、駆動信号出力回路１４０は、ＮＭＯＳトランジスタ２６ｂをオフする駆動信号Ｖｑ２を出力する。
図５は、負荷１１の状態が軽負荷である場合のスイッチング制御回路４３ａの主要な波形を示す図である。負荷１１の状態が軽負荷である場合、指令値出力回路１００は、帰還電圧Ｖｆｂに応じたオン期間Ｖｘであるオン期間Ｖｙ、及び“０”のオン期間Ｖｚを出力し、駆動信号出力回路１４０は、ＮＭＯＳトランジスタ２６ｂをオフする駆動信号Ｖｑ２を出力する。
【0054】
したがって、以下では、図５を参照しつつ、ＡＣ－ＤＣコンバータ１０が所定の交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔを生成し、一定の負荷に電力を供給している際の動作を説明する。同時に、駆動信号出力回路１２０がオン期間Ｖｙに基づいてＮＭＯＳトランジスタ２６ａを駆動する駆動信号Ｖｑ１を出力する動作についても説明する。
【0055】
まず、時刻ｔ０にインダクタ電流ＩＬ１が減少し、電流値Ｉ０になると、比較回路１２２は、信号Ｖｃ１を“Ｈ”レベルに変化させる。そして、信号Ｖｃ１が“Ｈ”レベルになると、ＲＳフリップフロップ回路１２４は、“Ｈ”レベルの信号Ｖｑ１を出力する。
【0056】
駆動信号Ｖｑ１が“Ｈ”レベルとなると、ＮＭＯＳトランジスタ２６ａは、オンするため、インダクタ電流ＩＬ１は、増加することになる。
【0057】
また、駆動信号Ｖｑ１が“Ｈ”レベルになると、カウンタ１２６のカウント値はインクリメントされるため、信号Ｖｃｎｔ１も増加する。そして、時刻ｔ１に、信号Ｖｃｎｔ１のレベルが、オン期間Ｖｙより大きくなると、比較回路１２８は、信号Ｖｃ２を“Ｈ”レベルに変化させる。この結果、ＲＳフリップフロップ回路１２４は、リセットされ、駆動信号Ｖｑ１は、“Ｌ”レベルとなる。
【0058】
駆動信号Ｖｑ１が“Ｌ”レベルとなると、ＮＭＯＳトランジスタ２６ａは、オフする。この結果、インダクタ電流ＩＬ１は、徐々に減少する。また、時刻ｔ２にインダクタ電流ＩＬ１が減少し、ゼロになると、時刻ｔ０の動作が繰り返される。
【0059】
ここで、ＡＣ－ＤＣコンバータ１０が所定の交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔを生成している際、コンデンサ２２のキャパシタンスは、十分大きく、帰還電圧Ｖｆｂは、Ｖａｃの１周期程度の期間内ではほぼ一定となる。この結果、指令値出力回路１００から出力されるオン期間Ｖｙもほぼ一定になるため、ＮＭＯＳトランジスタ２６ａがオンする期間（例えば、時刻ｔ０～ｔ１までの期間）もほぼ一定となる。
【0060】
また、ＮＭＯＳトランジスタ２６ａがオンする際に、交流電圧Ｖａｃを整流した電圧Ｖｒｅｃのレベルが高くなると、インダクタ電流ＩＬ１の電流値も大きくなる。この結果、図６に示すように、インダクタ電流ＩＬ１のピーク値の波形は、電圧Ｖｒｅｃと相似形となる。
【0061】
また、ＮＭＯＳトランジスタ２６ａがオフする際のインダクタ電流ＩＬ１のピーク値のレベルが高くなると、ＮＭＯＳトランジスタ２６ａがオフ時にインダクタ電流ＩＬ１がゼロになるまでの時間が長くなる。したがって、電圧Ｖｒｅｃのレベルが低い場合、ＮＭＯＳトランジスタ２６ａのスイッチング周波数は、高くなり、電圧Ｖｒｅｃのレベルが高い場合、ＮＭＯＳトランジスタ２６ａのスイッチング周波数は、低くなる。
【0062】
＜＜＜負荷１１の状態が軽負荷から重負荷に変化する場合のスイッチング制御回路４３ａの動作＞＞＞
図７は、負荷１１の状態が軽負荷から重負荷に変化する場合のスイッチング制御回路４３ａの主要な波形を示す図である。なお、時刻ｔ１０より前において、負荷１１の状態が軽負荷であるため、負荷検出回路１２は、“Ｌ”レベルの信号ｃｍｄを出力し、帰還電圧Ｖｆｂは、電圧調整回路１０４が“１００”のオン期間Ｖｘを出力する電圧となっているものとする。また、乗算回路１１０は、“１００”のオン期間Ｖｙを出力し、乗算回路１１２は、“０”のオン期間Ｖｚを出力する。また、時刻ｔ１０より前において、スイッチング制御回路４３ａは、図５で説明した動作をしている。
図７は、負荷１１の状態が軽負荷から重負荷に変化する場合のスイッチング制御回路４３ａの主要な波形を示す図である。なお、時刻ｔ１０より前において、負荷１１の状態が軽負荷であるため、負荷検出回路１２は、“Ｌ”レベルの信号ｃｍｄを出力し、帰還電圧Ｖｆｂは、電圧調整回路１０４が“１００”のオン期間Ｖｘを出力する電圧となっているものとする。また、乗算回路１１０は、“１００”のオン期間Ｖｙを出力し、乗算回路１１２は、“０”のオン期間Ｖｚを出力する。また、時刻ｔ１０より前において、スイッチング制御回路４３ａは、図５で説明した動作をしている。
【0063】
時刻ｔ１０において、負荷検出回路１２は、負荷１１の状態が軽負荷から重負荷に変化したことを検出すると、“Ｈ”レベルの信号ｃｍｄを出力する。負荷検出回路１２が“Ｈ”レベルの信号ｃｍｄを出力すると、比率出力回路１０６は、“０．５”の比率αｂを出力する。“０．５”の比率αｂが出力されると、減算回路１０８は、“０．５”の比率αａを出力する。“０．５”の比率αａ，αｂが出力されると、乗算回路１１０，１１２のそれぞれは、“５０”のオン期間Ｖｙ，Ｖｚを出力する。
【0064】
そして、“５０”のオン期間Ｖｙ，Ｖｚが出力されると、駆動信号出力回路１４０は、インダクタ電流ＩＬ２がゼロであるため、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。ＮＭＯＳトランジスタ２６ｂがオンされると、インダクタ電流ＩＬ２は、増加し始める。
【0065】
ＮＭＯＳトランジスタ２６ｂのオン期間が“５０”のオン期間Ｖｚとなる時刻ｔ１１において、駆動信号出力回路１４０は、ＮＭＯＳトランジスタ２６ｂをオフする駆動信号Ｖｑ２を出力する。その後、インダクタ電流ＩＬ２は、減少し始める。また、時刻ｔ１１において、インダクタ電流ＩＬ１がゼロとなると、駆動信号出力回路１２０は、ＮＭＯＳトランジスタ２６ａをオンする駆動信号Ｖｑ１を出力する。
【0066】
インダクタ電流ＩＬ２が減少しゼロとなる時刻ｔ１２において、駆動信号出力回路１４０は、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。以降、駆動信号出力回路１４０は、同様の動作を繰り返す。
【0067】
ＮＭＯＳトランジスタ２６ａのオン期間が“５０”のオン期間Ｖｙとなる時刻ｔ１３において、駆動信号出力回路１２０は、ＮＭＯＳトランジスタ２６ａをオフする駆動信号Ｖｑ１を出力する。その後、インダクタ電流ＩＬ１は、減少し始める。
【0068】
インダクタ電流ＩＬ１がゼロとなる時刻ｔ１４において、駆動信号出力回路１２０は、ＮＭＯＳトランジスタ２６ａをオンする駆動信号Ｖｑ１を出力する。以降、駆動信号出力回路１２０は、同様の動作を繰り返す。
【0069】
このように、負荷１１の状態が軽負荷である場合、スイッチング制御回路４３ａは、帰還電圧Ｖｆｂに基づくオン期間Ｖｘであるオン期間ＶｙでＮＭＯＳトランジスタ２６ａのみを駆動する。一方、負荷１１の状態が軽負荷から重負荷に変化すると、スイッチング制御回路４３ａは、オン期間Ｖｘの半分であるオン期間Ｖｙ，ＶｚでＮＭＯＳトランジスタ２６ａ，２６ｂを駆動する。すなわち、スイッチング制御回路４３ａは、オン期間Ｖｙ，Ｖｚの合計がオン期間Ｖｘになるよう制御し、オン期間の増大による入力電流及び出力電流の増加並びに出力電圧の上昇に伴う入力電流のじょう乱を抑制する。
【0070】
したがって、オン期間Ｖｘであるオン期間ＶｙでＮＭＯＳトランジスタ２６ａを駆動しつつ、ＮＭＯＳトランジスタ２６ｂを同等又は近い値のオン期間で駆動し始める場合と異なり、ＡＣ－ＤＣコンバータ１０の入力電流の総量は、ほぼ変化しない。そのため、負荷１１の状態が重負荷となり、２つの昇圧チョッパー回路が動作を開始したとしても、ＡＣ－ＤＣコンバータ１０は、負荷１１に過大な出力電流を供給することもなく、出力電圧Ｖｏｕｔが上昇して入力電流にじょう乱が生じることを抑制できる。
【0071】
また、ここで、オン期間Ｖｚをゼロからオン期間Ｖｘの半分まで徐々に長くし、一方オン期間Ｖｙをオン期間Ｖｘからオン期間Ｖｘの半分まで徐々に短くする、いわゆるソフトスタートを用いた場合には、入力電流の振幅の変化及び出力電圧の上昇を抑制することができる。しかしながら、この方法では、オン期間Ｖｙ，Ｖｚが等しくなるまでは、駆動信号Ｖｑ１，Ｖｑ２の周波数が一致しない。
【0072】
また、駆動信号Ｖｑ１，Ｖｑ２の周波数がわずかでも異なると、２つの昇圧チョッパー回路がインタリーブ動作するよう、ＮＭＯＳトランジスタ２６ａ，２６ｂを所定の位相関係でオンすることができなくなる。そのため、ソフトスタート期間中は、インタリーブ動作が成立しない。
【0073】
特に、駆動信号Ｖｑ１，Ｖｑ２の周波数がわずかに異なる場合、その周波数の差による、いわゆるビート周波数と呼ばれる低周波成分を生じ、フィルタとの共振により、予期しない入力電流のじょう乱を起こす懸念がある。また、以降説明するが、負荷１１の状態が重負荷から軽負荷に変化する際に、ＮＭＯＳトランジスタ２６ｂを停止する場合も同様に同じ懸念が生じる。
【0074】
＜＜＜負荷１１の状態が重負荷から軽負荷に変化する場合のスイッチング制御回路４３ａの動作＞＞＞
図８は、負荷１１の状態が重負荷から軽負荷に変化する場合のスイッチング制御回路４３ａの主要な波形を示す図である。なお、時刻ｔ２０より前において、負荷１１の状態が重負荷であるため、負荷検出回路１２は、“Ｈ”レベルの信号ｃｍｄを出力し、帰還電圧Ｖｆｂは、電圧調整回路１０４が“１００”のオン期間Ｖｘを出力する電圧となっているものとする。また、乗算回路１１０は、“５０”のオン期間Ｖｙを出力し、乗算回路１１２は、“５０”のオン期間Ｖｚを出力する。また、時刻ｔ２０より前において、スイッチング制御回路４３ａは、図７で説明した動作をしている。
図８は、負荷１１の状態が重負荷から軽負荷に変化する場合のスイッチング制御回路４３ａの主要な波形を示す図である。なお、時刻ｔ２０より前において、負荷１１の状態が重負荷であるため、負荷検出回路１２は、“Ｈ”レベルの信号ｃｍｄを出力し、帰還電圧Ｖｆｂは、電圧調整回路１０４が“１００”のオン期間Ｖｘを出力する電圧となっているものとする。また、乗算回路１１０は、“５０”のオン期間Ｖｙを出力し、乗算回路１１２は、“５０”のオン期間Ｖｚを出力する。また、時刻ｔ２０より前において、スイッチング制御回路４３ａは、図７で説明した動作をしている。
【0075】
時刻ｔ２０において、負荷検出回路１２は、負荷１１の状態が重負荷から軽負荷に変化したことを検出すると、“Ｌ”レベルの信号ｃｍｄを出力する。負荷検出回路１２が“Ｌ”レベルの信号ｃｍｄを出力すると、比率出力回路１０６は、“０”の比率αｂを出力する。“０”の比率αｂが出力されると、減算回路１０８は、“１．０”の比率αａを出力する。“１．０”の比率αａ及び“０”の比率αｂが出力されると、乗算回路１１０は、“１００”のオン期間Ｖｙを出力し、乗算回路１１２は、“０”のオン期間Ｖｚを出力する。
【0076】
そして、“１００”のオン期間Ｖｙ及び“０”のオン期間Ｖｚが出力されると、駆動信号出力回路１４０は、ＮＭＯＳトランジスタ２６ｂをオフする駆動信号Ｖｑ２を出力する。また、ＮＭＯＳトランジスタ２６ａのオン期間が“５０”のオン期間Ｖｙとなると、駆動信号出力回路１２０は、ＮＭＯＳトランジスタ２６ａをオフする駆動信号Ｖｑ１を出力する。その後、インダクタ電流ＩＬ１は、減少し始める。
【0077】
インダクタ電流ＩＬ１が減少しゼロとなる時刻ｔ２１において、駆動信号出力回路１２０は、ＮＭＯＳトランジスタ２６ａをオンする駆動信号Ｖｑ１を出力する。
【0078】
ＮＭＯＳトランジスタ２６ａのオン期間が“１００”のオン期間Ｖｙとなる時刻ｔ２２において、駆動信号出力回路１２０は、ＮＭＯＳトランジスタ２６ａをオフする駆動信号Ｖｑ１を出力する。その後、インダクタ電流ＩＬ１は、減少し始める。
【0079】
インダクタ電流ＩＬ１がゼロとなる時刻ｔ２３において、駆動信号出力回路１２０は、ＮＭＯＳトランジスタ２６ａをオンする駆動信号Ｖｑ１を出力する。以降、駆動信号出力回路１２０は、同様の動作を繰り返す。
【0080】
このように、負荷１１の状態が重負荷である場合、スイッチング制御回路４３ａは、オン期間Ｖｘの半分であるオン期間Ｖｙ，ＶｚでＮＭＯＳトランジスタ２６ａ，２６ｂを駆動する。一方、負荷１１の状態が重負荷から軽負荷に変化すると、スイッチング制御回路４３ａは、帰還電圧Ｖｆｂに基づくオン期間Ｖｘであるオン期間ＶｙでＮＭＯＳトランジスタ２６ａのみを駆動する。
【0081】
したがって、ＮＭＯＳトランジスタ２６ａ，２６ｂを、オン期間Ｖｘの半分のオン期間Ｖｙ，Ｖｚで駆動している状態から、ＮＭＯＳトランジスタ２６ａのみを、オン期間Ｖｘであるオン期間Ｖｙで駆動する状態に変化する。これにより、スイッチング制御回路４３ａは、ＡＣ－ＤＣコンバータ１０の入力電流の総量を変化させずに、２つの昇圧チョッパー回路の動作から１つの昇圧チョッパー回路の動作に移行することができ、出力電圧Ｖｏｕｔを低下させることを抑制できると伴に入力電流のじょう乱を抑制できる。
【0082】
＝＝＝＝＝その他の実施例＝＝＝＝＝
上記の説明においては、オン期間と、オン期間によるインダクタ電流ＩＬ１，ＩＬ２の振幅にのみ着目したが、２つの昇圧チョッパー回路がインタリーブ動作を行うには、駆動信号Ｖｑ１，Ｖｑ２を所定の位相関係となるよう制御する手段が必要である。以下で説明する図９において、スイッチング制御回路４３ａに、駆動信号Ｖｑ１，Ｖｑ２を所定の位相関係となるよう制御する手段を追加したスイッチング制御回路４３ｂについて説明する。
上記の説明においては、オン期間と、オン期間によるインダクタ電流ＩＬ１，ＩＬ２の振幅にのみ着目したが、２つの昇圧チョッパー回路がインタリーブ動作を行うには、駆動信号Ｖｑ１，Ｖｑ２を所定の位相関係となるよう制御する手段が必要である。以下で説明する図９において、スイッチング制御回路４３ａに、駆動信号Ｖｑ１，Ｖｑ２を所定の位相関係となるよう制御する手段を追加したスイッチング制御回路４３ｂについて説明する。
【0083】
＝＝スイッチング制御回路４３ｂの構成＝＝
図９は、スイッチング制御回路４３ｂの一例を示す図である。スイッチング制御回路４３ｂは、スイッチング制御回路４３ａと同様に、インダクタ電流ＩＬ１，ＩＬ２、帰還電圧Ｖｆｂ、及び信号ｃｍｄに基づいて駆動信号Ｖｑ１，Ｖｑ２を出力する。具体的には、スイッチング制御回路４３ｂは、負荷１１の状態が軽負荷である場合、スイッチング制御回路４３ａと同様に動作する。
図９は、スイッチング制御回路４３ｂの一例を示す図である。スイッチング制御回路４３ｂは、スイッチング制御回路４３ａと同様に、インダクタ電流ＩＬ１，ＩＬ２、帰還電圧Ｖｆｂ、及び信号ｃｍｄに基づいて駆動信号Ｖｑ１，Ｖｑ２を出力する。具体的には、スイッチング制御回路４３ｂは、負荷１１の状態が軽負荷である場合、スイッチング制御回路４３ａと同様に動作する。
【0084】
一方、スイッチング制御回路４３ｂは、負荷１１の状態が重負荷である場合、インダクタ電流ＩＬ１がゼロとなり、インダクタ電流ＩＬ１に応じた電圧Ｖｚｃｄ１の電圧値が第１所定電圧値となると、ＮＭＯＳトランジスタ２６ａをオンする駆動信号Ｖｑ１を出力する。また、スイッチング制御回路４３ｂは、負荷１１の状態が重負荷である場合、インダクタ電流ＩＬ２がゼロとなり、インダクタ電流ＩＬ２に応じた電圧Ｖｚｃｄ２の電圧値が第２所定電圧値となると、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。その後、スイッチング制御回路４３ｂは、オン期間Ｖｘに、２つの昇圧チョッパー回路が均衡に負荷１１に電力を供給するための比率（例えば、本実施形態の場合、０．５）を乗算したオン期間Ｖｙ，Ｖｚのそれぞれが経過すると、ＮＭＯＳトランジスタ２６ａ，２６ｂをオフする駆動信号Ｖｑ１，Ｖｑ２を出力する。また、スイッチング制御回路４３ｂは、２つの昇圧チョッパー回路が適切なインタリーブ動作を維持するよう、ＮＭＯＳトランジスタ２６ａ，２６ｂを駆動する駆動信号Ｖｑ１，Ｖｑ２を出力する。スイッチング制御回路４３ｂは、指令値出力回路１００，駆動信号出力回路１２０，１５０、誤差出力回路１６０を含んで構成される。
【0085】
＝＝＝駆動信号出力回路１５０＝＝＝
駆動信号出力回路１５０は、インダクタ電流ＩＬ２に応じた電圧Ｖｚｃｄ２と、オン期間Ｖｚと、誤差出力回路１６０（後述）からのオン期間Ｖｌｐｆとに基づいて、ＮＭＯＳトランジスタ２６ｂを駆動する駆動信号Ｖｑ２を出力する。なお、詳細は後述するが、オン期間Ｖｌｐｆは、ＮＭＯＳトランジスタ２６ａ，２６ｂのオンタイミングの時間差Ｔθに応じ、具体的には、時間差ＴθをＮＭＯＳトランジスタ２６ａのスイッチング周期Ｔａで除算したものと、所定値との誤差に応じている。
駆動信号出力回路１５０は、インダクタ電流ＩＬ２に応じた電圧Ｖｚｃｄ２と、オン期間Ｖｚと、誤差出力回路１６０（後述）からのオン期間Ｖｌｐｆとに基づいて、ＮＭＯＳトランジスタ２６ｂを駆動する駆動信号Ｖｑ２を出力する。なお、詳細は後述するが、オン期間Ｖｌｐｆは、ＮＭＯＳトランジスタ２６ａ，２６ｂのオンタイミングの時間差Ｔθに応じ、具体的には、時間差ＴθをＮＭＯＳトランジスタ２６ａのスイッチング周期Ｔａで除算したものと、所定値との誤差に応じている。
【0086】
具体的には、駆動信号出力回路１５０は、負荷１１の状態が重負荷である場合、インダクタ電流ＩＬ２がゼロとなった後、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。その後、駆動信号出力回路１４０は、オン期間Ｖｚ，Ｖｌｐｆに応じたオン期間Ｖｕが経過すると、ＮＭＯＳトランジスタ２６ｂをオフする駆動信号Ｖｑ２を出力する。駆動信号出力回路１５０は、比較回路１４２，１４８、ＲＳフリップフロップ回路１４４、カウンタ１４６、加算回路１５２を含んで構成される。
【0087】
加算回路１５２は、オン期間Ｖｚに、誤差出力回路１６０からのオン期間Ｖｌｐｆを加算し、オン期間Ｖｕとして出力する。なお、誤差出力回路１６０の詳細は、後述する。また、オン期間Ｖｕは、「第４期間」に相当する。
【0088】
＝＝＝誤差出力回路１６０＝＝＝
誤差出力回路１６０は、ＮＭＯＳトランジスタ２６ａ，２６ｂのそれぞれのオンタイミングに基づいて、２つの昇圧チョッパー回路が適切なインタリーブ動作をするよう、ＮＭＯＳトランジスタ２６ｂのオン期間であるオン期間Ｖｕを調整するためにオン期間Ｖｌｐｆを出力する。
誤差出力回路１６０は、ＮＭＯＳトランジスタ２６ａ，２６ｂのそれぞれのオンタイミングに基づいて、２つの昇圧チョッパー回路が適切なインタリーブ動作をするよう、ＮＭＯＳトランジスタ２６ｂのオン期間であるオン期間Ｖｕを調整するためにオン期間Ｖｌｐｆを出力する。
【0089】
具体的には、誤差出力回路１６０は、ＮＭＯＳトランジスタ２６ａのオンタイミングに対してＮＭＯＳトランジスタ２６ｂのオンタイミングが進むと、正のオン期間Ｖｌｐｆを出力する。これにより、オン期間Ｖｕがオン期間Ｖｚより長くなり、後にＮＭＯＳトランジスタ２６ｂがオンするオンタイミングが遅れる。
【0090】
一方、誤差出力回路１６０は、ＮＭＯＳトランジスタ２６ａのオンタイミングに対してＮＭＯＳトランジスタ２６ｂのオンタイミングが遅れると、負のオン期間Ｖｌｐｆを出力する。これにより、オン期間Ｖｕがオン期間Ｖｚより短くなり、後にＮＭＯＳトランジスタ２６ｂがオンするオンタイミングが早くなる。誤差出力回路１６０は、ＲＳフリップフロップ回路１６２、レベルシフト回路１６４、減算回路１６６、ローパスフィルタ（ＬＰＦ）１６８、乗算回路１７０を含んで構成される。
【0091】
なお、詳細は後述するが、“Ｌ”レベルの信号ｅｎｂが入力されると、乗算回路１７０は、“０”のオン期間Ｖｌｐｆを出力する。また、ＮＭＯＳトランジスタ２６ａのオンタイミングは、「第１タイミング」に相当し、ＮＭＯＳトランジスタ２６ｂのオンタイミングは、「第２タイミング」に相当し、オン期間Ｖｌｐｆは、「誤差」に相当する。
【0092】
ＲＳフリップフロップ回路１６２は、ＮＭＯＳトランジスタ２６ａ，２６ｂのオンタイミングの時間差Ｔθ及びＮＭＯＳトランジスタ２６ａのスイッチング周期Ｔａを検出し、時間差Ｔθ及びスイッチング周期Ｔａの比率Ｒを示す信号Ｑバーを出力する。具体的には、ＲＳフリップフロップ回路１６２は、“Ｈ”レベルの信号Ｖｃ１が入力されると、“Ｌ”レベルの信号Ｑバーを出力し、“Ｈ”レベルの信号Ｖｃ３が入力されると、“Ｈ”レベルの信号Ｑバーを出力する。
【0093】
これにより、ＲＳフリップフロップ回路１６２は、信号Ｑバーが“Ｌ”レベルとなる期間において、時間差Ｔθを検出し、信号Ｑバーが“Ｌ”レベルとなる毎に、スイッチング周期Ｔａを検出する。したがって、ＲＳフリップフロップ回路１６２からの信号Ｑバーは、スイッチング周期Ｔａに対するインダクタ電流ＩＬ１，ＩＬ２の時間差Ｔθのデューティ（つまり、比率）を示す信号となる。なお、比率Ｒは、「比率」に相当する。
【0094】
レベルシフト回路１６４は、詳細は後述するが、本実施形態において回路構成を簡易にするために、ＲＳフリップフロップ回路１６２からの信号Ｑバーをレベルシフトする。具体的には、レベルシフト回路１６４は、ＲＳフリップフロップ回路１６２からの“Ｌ”レベルの信号Ｑバーの電圧レベルは、接地レベルにしたまま、ＲＳフリップフロップ回路１６２が電源電圧Ｖｄｄで動作する場合、“Ｈ”レベルの信号Ｑバーの電圧レベルを２倍のＶｄｄの電圧レベルとする。
【0095】
減算回路１６６は、レベルシフト回路１６４からの信号のレベルから所定比率（例えば、本実施形態では、“５０％”）を示す値（例えば、本実施形態では、“１．０”）を減算し、誤差Ｅ２として出力する。これにより、減算回路１６６は、時間差Ｔθ及びスイッチング周期Ｔａの比率Ｒと、所定比率とが一致する場合に、ローパスフィルタ１６８に“０”のオン期間Ｖｌｐｆを出力させる。具体的には、減算回路１６６は、０Ｖから（２×Ｖｄｄ）Ｖまで変化するレベルシフト回路１６４からの信号から、所定比率を示す値“１．０”に相当する電源電圧Ｖｄｄを減算し、誤差Ｅ２として出力する。
【0096】
これにより、減算回路１６６は、時間差Ｔθ及びスイッチング周期Ｔａの比率Ｒが所定比率と一致し、レベルシフト回路１６４が１スイッチング周期Ｔａあたりの“Ｌ”レベルの信号の比率が５０％となる信号を出力する場合、ローパスフィルタ１６８に“０”のオン期間Ｖｌｐｆを出力させることができる。また、このように、本実施形態において、減算回路１６６で減算する値を、所定比率を示す値“１．０”とすることにより、時間差Ｔθ及びスイッチング周期Ｔａの比率Ｒと、所定比率とが一致する場合に、減算回路１６６は、ローパスフィルタ１６８に“０”のオン期間Ｖｌｐｆを簡易に出力させることができる。
【0097】
なお、本実施形態では、２つの昇圧チョッパー回路をインタリーブ動作させる場合を説明しており、この場合、適切なインタリーブ動作をするための位相差Δθは、１スイッチング周期において３６０度／２＝１８０度となる。また、１スイッチング周期Ｔａにおける位相差Δθが１８０度とすると、所定比率は、５０％となる。
【0098】
また、所定比率が５０％である場合、減算回路１６６は、レベルシフトされた信号から所定比率（５０％）を示す値“１．０”を減算する。これにより、時間差Ｔθ及びスイッチング周期Ｔａの比率Ｒと、所定比率とが一致する場合に、減算回路１６６は、ローパスフィルタ１６８にゼロのオン期間Ｖｌｐｆを出力させることができる。
【0099】
一方、ｎ個（ｎは３以上）の昇圧チョッパー回路がインタリーブ動作をする場合、適切なインタリーブ動作をするための位相差Δθは、１スイッチング周期Ｔａにおいて３６０度／ｎとなる。また、１スイッチング周期Ｔａにおける位相差Δθが３６０度／ｎとすると、所定比率は、（１００／ｎ）％となる。
【0100】
また、所定比率が（１００／ｎ）％である場合、減算回路１６６は、レベルシフトされた信号から所定比率（１００／ｎ）％を示す値（２／ｎ）を減算する。これにより、時間差Ｔθ及びスイッチング周期Ｔａの比率Ｒと、所定比率とが一致する場合に、減算回路１６６は、ローパスフィルタ１６８にゼロのオン期間Ｖｌｐｆを出力させることができる。
【0101】
また、ここまで、レベルシフト回路１６４がＲＳフリップフロップ回路１６２からの信号Ｑバーを（２×Ｖｄｄ）Ｖの電圧レベルの信号にレベルシフトする場合を説明した。一方、レベルシフト回路１６４がＲＳフリップフロップ回路１６２からの信号Ｑバーを（ｐ×Ｖｄｄ）Ｖ（ｐは正の実数）の電圧レベルの信号にレベルシフトし、ｎ個の昇圧チョッパー回路がインタリーブ動作をする場合、減算回路１６６は、レベルシフトされた信号から所定比率を示す値（ｐ／ｎ）を減算する。これにより、時間差Ｔθ及びスイッチング周期Ｔａの比率Ｒと、所定比率とが一致する場合に、減算回路１６６は、ローパスフィルタ１６８にゼロのオン期間Ｖｌｐｆを出力させることができる。
【0102】
ローパスフィルタ（ＬＰＦ）１６８は、減算回路１６６からの誤差Ｅ２を積分してオン期間Ｖｌｐｆを出力する。
【0103】
乗算回路１７０は、信号ｅｎｂが“Ｈ”レベルである場合、オン期間Ｖｌｐｆに、“１”を乗算し、オン期間Ｖｌｐｆとして出力し、信号ｅｎｂが“Ｌ”レベルである場合、オン期間Ｖｌｐｆに、“０”を乗算し、オン期間Ｖｌｐｆとして出力する。なお、イネーブル回路（不図示）は、信号ｅｎｂを、駆動信号出力回路１５０がＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を１回以上出力した後に、“Ｈ”レベルに変化させ、負荷検出回路１２が“Ｌ”レベルの信号ｃｍｄを出力すると、“Ｌ”レベルに変化させる。
【0104】
上述のように誤差出力回路１６０が構成されると、ＮＭＯＳトランジスタ２６ａのスイッチング周波数が低くなっても、ＮＭＯＳトランジスタ２６ｂのスイッチング周波数が高いままであり、時間差Ｔθが縮小した場合、比率Ｒが所定比率より大きくなり、オン期間Ｖｌｐｆが正の値となる。この場合、オン期間Ｖｕがオン期間Ｖｚより長くなる。
【0105】
そして、ＮＭＯＳトランジスタ２６ｂのオン期間Ｖｕは、長くなるため、インダクタ電流ＩＬ２のピーク値は大きくなり、ＮＭＯＳトランジスタ２６ｂのスイッチング周期は、長くなり、スイッチング周波数は低くなる。また、ＮＭＯＳトランジスタ２６ｂのスイッチング周期が長くなることにより、次にＮＭＯＳトランジスタ２６ｂがオンされるタイミングが遅くなり、比率Ｒは、低下し、所定比率に近づくようになる。
【0106】
一方、ＮＭＯＳトランジスタ２６ａのスイッチング周波数が高くなっても、ＮＭＯＳトランジスタ２６ｂのスイッチング周波数が低いままであり、時間差Ｔθが拡大した場合、比率Ｒが所定比率より小さくなり、オン期間Ｖｌｐｆが負の値となる。この場合、オン期間Ｖｕがオン期間Ｖｚより短くなる。
【0107】
そして、ＮＭＯＳトランジスタ２６ｂのオン期間Ｖｕは、短くなるため、インダクタ電流ＩＬ２のピーク値は、小さくなり、ＮＭＯＳトランジスタ２６ｂのスイッチング周期は、短くなり、スイッチング周波数は、高くなる。また、ＮＭＯＳトランジスタ２６ｂのスイッチング周期が短くなることにより、次にＮＭＯＳトランジスタ２６ｂがオンされるタイミングが早くなり、比率Ｒは、増加し、所定比率に近づくようになる。
【0108】
このように、駆動信号出力回路１５０の加算回路１５２が、オン期間Ｖｚ及びオン期間Ｖｌｐｆに応じたオン期間Ｖｕを出力することにより、スイッチング制御回路４３ｂは、ＮＭＯＳトランジスタ２６ａのスイッチング周波数の変化に追従しつつ、適切なインタリーブ動作を維持できるようＮＭＯＳトランジスタ２６ｂのスイッチングを制御できる。
【0109】
＜＜＜負荷１１の状態が軽負荷から重負荷に変化する場合のスイッチング制御回路４３ｂの動作＞＞＞
図１０は、負荷１１の状態が軽負荷から重負荷に変化する場合のスイッチング制御回路４３ｂの主要な波形を示す図である。なお、時刻ｔ３０より前において、負荷１１の状態が軽負荷であるため、負荷検出回路１２は、“Ｌ”レベルの信号ｃｍｄを出力し、帰還電圧Ｖｆｂは、電圧調整回路１０４が“１００”のオン期間Ｖｘを出力する電圧となっているものとする。また、乗算回路１１０は、“１００”のオン期間Ｖｙを出力し、乗算回路１１２は、“０”のオン期間Ｖｚを出力する。また、時刻ｔ３０より前において、スイッチング制御回路４３ｂは、図５で説明した動作をしている。
図１０は、負荷１１の状態が軽負荷から重負荷に変化する場合のスイッチング制御回路４３ｂの主要な波形を示す図である。なお、時刻ｔ３０より前において、負荷１１の状態が軽負荷であるため、負荷検出回路１２は、“Ｌ”レベルの信号ｃｍｄを出力し、帰還電圧Ｖｆｂは、電圧調整回路１０４が“１００”のオン期間Ｖｘを出力する電圧となっているものとする。また、乗算回路１１０は、“１００”のオン期間Ｖｙを出力し、乗算回路１１２は、“０”のオン期間Ｖｚを出力する。また、時刻ｔ３０より前において、スイッチング制御回路４３ｂは、図５で説明した動作をしている。
【0110】
時刻ｔ３０において、負荷検出回路１２が、負荷１１の状態が軽負荷から重負荷に変化したことを検出すると、負荷検出回路１２は、“Ｈ”レベルの信号ｃｍｄを出力する。負荷検出回路１２が“Ｈ”レベルの信号ｃｍｄを出力すると、比率出力回路１０６は、“０．５”の比率αｂを出力する。“０．５”の比率αｂが出力されると、減算回路１０８は、“０．５”の比率αａを出力する。“０．５”の比率αａ，αｂが出力されると、乗算回路１１０，１１２のそれぞれは、“５０”のオン期間Ｖｙ，Ｖｚを出力する。
【0111】
そして、“５０”のオン期間Ｖｙ，Ｖｚが出力されると、駆動信号出力回路１４０は、インダクタ電流ＩＬ２がゼロであるため、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。ＮＭＯＳトランジスタ２６ｂがオンされると、インダクタ電流ＩＬ２は、増加し始める。
【0112】
その後、ＮＭＯＳトランジスタ２６ｂがオンしたので、時間差Ｔθが検出され始めるため、誤差Ｅ２は、“－１”から“＋１”に変化する。誤差Ｅ２が変化すると、ローパスフィルタ１６８は、オン期間Ｖｌｐｆを増加させ始める。
【0113】
時刻ｔ３１からｔ３２におけるスイッチング制御回路４３ｂの動作は、図６のｔ１１からｔ１２におけるスイッチング制御回路４３ａの動作と同様であるため、説明を省略する。
【0114】
ＮＭＯＳトランジスタ２６ａのオン期間が“５０”のオン期間Ｖｙとなる時刻ｔ３３において、駆動信号出力回路１２０は、ＮＭＯＳトランジスタ２６ａをオフする駆動信号Ｖｑ１を出力する。その後、インダクタ電流ＩＬ１は、減少し始める。また、イネーブル回路（不図示）は、駆動信号出力回路１５０がＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を１回以上出力したため、信号ｅｎｂを“Ｈ”レベルに変化させる。また、これ以降、誤差出力回路１６０が２つの昇圧チョッパー回路を正確にインタリーブ動作させるよう、オン期間Ｖｌｐｆを出力し始め、駆動信号出力回路１５０は、オン期間Ｖｚ及びオン期間Ｖｌｐｆに基づくオン期間ＶｕでＮＭＯＳトランジスタ２６ｂを駆動する駆動信号Ｖｑ２を出力し始める。
【0115】
２つの昇圧チョッパー回路が正確にインタリーブ動作し始める時刻ｔ３４において、ローパスフィルタ１６８は、“０”のオン期間Ｖｌｐｆを出力している。以降、ＮＭＯＳトランジスタ２６ａ，２６ｂは、２つの昇圧チョッパー回路が正確にインタリーブ動作をするよう駆動される。
【0116】
このように、負荷１１の状態が重負荷となった後、誤差出力回路１６０からのオン期間Ｖｌｐｆが駆動信号出力回路１５０に出力されると、２つの昇圧チョッパー回路は、正確にインタリーブ動作をするようになる。
【0117】
＜＜＜スイッチング制御回路４３ｂのシミュレーション結果＞＞＞
図１１は、スイッチング制御回路４３ｂのシミュレーション結果を示す図である。ここで、一番上の図は、信号ｃｍｄの変化を示す結果である。また、上から２番目の図は、インダクタ電流ＩＬ１，ＩＬ２を示す結果である。そして、上から３番目の図は、インダクタ電流ＩＬ１，ＩＬ２の合計電流を示す結果である。さらに、一番下の図は、入力電流Ｉｉｎを示す結果である。
図１１は、スイッチング制御回路４３ｂのシミュレーション結果を示す図である。ここで、一番上の図は、信号ｃｍｄの変化を示す結果である。また、上から２番目の図は、インダクタ電流ＩＬ１，ＩＬ２を示す結果である。そして、上から３番目の図は、インダクタ電流ＩＬ１，ＩＬ２の合計電流を示す結果である。さらに、一番下の図は、入力電流Ｉｉｎを示す結果である。
【0118】
まず、一番上の図を参照すると、Ｔｉｍｅ＝１５ｍｓ付近で負荷検出回路１２が“Ｈ”レベルの信号ｃｍｄを出力している。そして、負荷検出回路１２は、Ｔｉｍｅ＝３５ｍｓ付近で“Ｌ”レベルの信号ｃｍｄを出力している。この信号ｃｍｄの変化を考慮して以下他のシミュレーション結果について説明する。
【0119】
Ｔｉｍｅ＝０～１５ｍｓにおいて、スイッチング制御回路４３ｂは、負荷１１の状態が軽負荷であるため、ＮＭＯＳトランジスタ２６ａのみを駆動している。したがって、この時は、インダクタ電流ＩＬ１のみが流れる。そのため、インダクタ電流ＩＬ１，ＩＬ２の合計電流もインダクタ電流ＩＬ１のみとなる。また、交流電圧Ｖａｃ及び整流電圧Ｖｒｅｃは、示されていないが、この期間においてスイッチング制御回路４３ｂは、図５で説明した動作を行い、臨界モードで力率改善動作を行っているため、入力電流Ｉｉｎの位相は、交流電圧Ｖａｃの位相にほぼ一致することとなる。
【0120】
Ｔｉｍｅ＝１５～３５ｍｓにおいて、スイッチング制御回路４３ｂは、負荷１１の状態が重負荷となるため、ＮＭＯＳトランジスタ２６ａ，２６ｂを駆動している。したがって、この時は、インダクタ電流ＩＬ１，ＩＬ２が流れる。また、ＮＭＯＳトランジスタ２６ａ，２６ｂは、帰還電圧Ｖｆｂが変化していないと仮定すると、Ｔｉｍｅ＝０～１５ｍｓの間のＮＭＯＳトランジスタ２６ａのオン期間の半分のオン期間で駆動されている。
【0121】
そのため、インダクタ電流ＩＬ１，ＩＬ２のピーク値は、Ｔｉｍｅ＝０～１５ｍｓの間のインダクタ電流ＩＬ１のピーク値の半分となる。また、スイッチング制御回路４３ｂは、２つの昇圧チョッパー回路がインタリーブ動作をするよう、ＮＭＯＳトランジスタ２６ａ，２６ｂを駆動するため、インダクタ電流ＩＬ１，ＩＬ２の合計電流は、Ｔｉｍｅ＝０～１５ｍｓの間とは異なり、低周波成分にリプルが重畳した波形となり、またリプルの振幅も小さくなる。
【0122】
Ｔｉｍｅ＝３５ｍｓ以降のスイッチング制御回路４３ｂの動作は、Ｔｉｍｅ＝０～１５ｍｓの間の動作と同様であるため、説明を省略する。
【0123】
＜＜＜スイッチング制御回路４３ｂのシミュレーション結果の拡大図＞＞＞
図１２は、図１１のスイッチング制御回路４３ｂのシミュレーション結果のＴｉｍｅ＝１４．９～１５．１ｍｓの部分を拡大した図である。また、４つのシミュレーション結果の並び順は、図１０と同じであるため説明を省略する。また、図１１，１２において、インダクタ電流ＩＬ１は、実線で示され、インダクタ電流ＩＬ２は、破線で示されている。
図１２は、図１１のスイッチング制御回路４３ｂのシミュレーション結果のＴｉｍｅ＝１４．９～１５．１ｍｓの部分を拡大した図である。また、４つのシミュレーション結果の並び順は、図１０と同じであるため説明を省略する。また、図１１，１２において、インダクタ電流ＩＬ１は、実線で示され、インダクタ電流ＩＬ２は、破線で示されている。
【0124】
Ｔｉｍｅ＝１５ｍｓにおいて、負荷検出回路１２が“Ｈ”レベルの信号ｃｍｄを出力すると、指令値出力回路１００は、オン期間Ｖｘの半分のオン期間Ｖｙ，Ｖｚを出力する。そして、駆動信号出力回路１４０は、ＮＭＯＳトランジスタ２６ｂの駆動を開始する。ＮＭＯＳトランジスタ２６ｂが駆動され始めると、インダクタ電流ＩＬ１，ＩＬ２の合計電流は、まだ２つの昇圧チョッパー回路が正確にインタリーブ動作をするよう、ＮＭＯＳトランジスタ２６ａ，２６ｂが駆動されていないため、乱れている。
【0125】
Ｔｉｍｅ＝１５．０５ｍｓになると、誤差出力回路１６０が“０”のオン期間Ｖｌｐｆを出力するようになり、２つの昇圧チョッパー回路が、正確にインタリーブ動作をするよう、ＮＭＯＳトランジスタ２６ａ，２６ｂは、駆動されるようになる。これに伴い、インダクタ電流ＩＬ１，ＩＬ２の合計電流は、低周波成分にリプルが重畳された波形となり、またリプルの振幅は、小さくなる。なお、図１１は、Ｔｉｍｅ＝１４．９～１５．１ｍｓの間を拡大した図であるため、入力電流Ｉｉｎは、ほとんど変化しない。
【0126】
図１３は、図１１のスイッチング制御回路４３ｂのシミュレーション結果のＴｉｍｅ＝３４．９～３５．１ｍｓの部分を拡大した図である。また、４つのシミュレーション結果の並び順は、図１１と同じであるため説明を省略する。
【0127】
Ｔｉｍｅ＝３５ｍｓにおいて、負荷検出回路１２が“Ｌ”レベルの信号ｃｍｄを出力すると、指令値出力回路１００は、オン期間Ｖｘであるオン期間Ｖｙと、“０”のオン期間Ｖｚを出力する。そして、駆動信号出力回路１４０は、ＮＭＯＳトランジスタ２６ｂの駆動を停止する。ＮＭＯＳトランジスタ２６ｂの駆動が停止されると、インダクタ電流ＩＬ１，ＩＬ２の合計電流は、インダクタ電流ＩＬ１のみとなる。
【0128】
このように、負荷１１の状態が重負荷から軽負荷に変化する場合、ＮＭＯＳトランジスタ２６ｂの駆動が停止されるのみであるため、インダクタ電流ＩＬ１，ＩＬ２の合計電流が乱れることは、ない。なお、図１２は、図１０のＴｉｍｅ＝３４．９～３５．１ｍｓの間を拡大した図であるため、入力電流Ｉｉｎは、ほとんど変化しない。
【0129】
以上、スイッチング制御回路４３ｂの動作について説明したが、スイッチング制御回路４３ｂは、時間が経過すれば、２つの昇圧チョッパー回路を適切にインタリーブ動作させることができる。さらに、負荷１１の状態が軽負荷から重負荷に変化した直後においても、２つの昇圧チョッパー回路が適切にインタリーブ動作をするよう、ＮＭＯＳトランジスタ２６ｂのオンタイミングを制御し、ある程度、２つの昇圧チョッパー回路がインタリーブ動作するようにしたスイッチング制御回路４３ｃを以下で説明する。
【0130】
＝＝スイッチング制御回路４３ｃの構成＝＝
図１４は、スイッチング制御回路４３ｃの一例を示す図である。スイッチング制御回路４３ｃは、スイッチング制御回路４３ａ，４３ｂと同様に、インダクタ電流ＩＬ１，ＩＬ２、帰還電圧Ｖｆｂ、及び信号ｃｍｄに基づいて駆動信号Ｖｑ１，Ｖｑ２を出力する。具体的には、スイッチング制御回路４３ｃは、負荷１１の状態が重負荷である場合、インダクタ電流ＩＬ１がほぼゼロとなり、インダクタ電流ＩＬ１に応じた電圧Ｖｚｃｄ１の電圧値が第１所定電圧値となると、ＮＭＯＳトランジスタ２６ａをオンする駆動信号Ｖｑ１を出力する。
図１４は、スイッチング制御回路４３ｃの一例を示す図である。スイッチング制御回路４３ｃは、スイッチング制御回路４３ａ，４３ｂと同様に、インダクタ電流ＩＬ１，ＩＬ２、帰還電圧Ｖｆｂ、及び信号ｃｍｄに基づいて駆動信号Ｖｑ１，Ｖｑ２を出力する。具体的には、スイッチング制御回路４３ｃは、負荷１１の状態が重負荷である場合、インダクタ電流ＩＬ１がほぼゼロとなり、インダクタ電流ＩＬ１に応じた電圧Ｖｚｃｄ１の電圧値が第１所定電圧値となると、ＮＭＯＳトランジスタ２６ａをオンする駆動信号Ｖｑ１を出力する。
【0131】
その後、スイッチング制御回路４３ｃは、ＮＭＯＳトランジスタ２６ａのスイッチング周期Ｔａの半分が経過し、かつインダクタ電流ＩＬ２がゼロとなり、インダクタ電流ＩＬ２に応じた電圧Ｖｚｃｄ２の電圧値が第２所定電圧値となる場合、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。スイッチング制御回路４３ｃは、指令値出力回路１００、駆動信号出力回路１２０，２２０、検出回路２００を含んで構成される。
【0132】
＝＝＝検出回路２００＝＝＝
検出回路２００は、駆動信号Ｖｑ１に基づいて、ＮＭＯＳトランジスタ２６ｂがオンすべきタイミングを検出する。具体的には、検出回路２００は、駆動信号Ｖｑ１が“Ｌ”レベルから“Ｈ”レベルに変化する毎に、ＮＭＯＳトランジスタ２６ａのスイッチング周期Ｔａを検出し、このスイッチング周期Ｔａから、次にＮＭＯＳトランジスタ２６ａがオンしてスイッチング周期Ｔａの半分が経過するタイミングを検出する。そして、検出回路２００は、スイッチング周期Ｔａの半分が経過するタイミングに基づいて、駆動信号出力回路２２０がＮＭＯＳトランジスタ２６ｂをオンするタイミングを制御する。検出回路２００は、遅延回路２０２、カウンタ２０４、サンプル・ホールド回路２０６、乗算回路２０８、比較回路２１０、ＲＳフリップフロップ回路２１２を含んで構成される。
検出回路２００は、駆動信号Ｖｑ１に基づいて、ＮＭＯＳトランジスタ２６ｂがオンすべきタイミングを検出する。具体的には、検出回路２００は、駆動信号Ｖｑ１が“Ｌ”レベルから“Ｈ”レベルに変化する毎に、ＮＭＯＳトランジスタ２６ａのスイッチング周期Ｔａを検出し、このスイッチング周期Ｔａから、次にＮＭＯＳトランジスタ２６ａがオンしてスイッチング周期Ｔａの半分が経過するタイミングを検出する。そして、検出回路２００は、スイッチング周期Ｔａの半分が経過するタイミングに基づいて、駆動信号出力回路２２０がＮＭＯＳトランジスタ２６ｂをオンするタイミングを制御する。検出回路２００は、遅延回路２０２、カウンタ２０４、サンプル・ホールド回路２０６、乗算回路２０８、比較回路２１０、ＲＳフリップフロップ回路２１２を含んで構成される。
【0133】
遅延回路（ＤＥＬＡＹ）２０２は、カウンタ２０４をリセットする信号を出力する回路であり、駆動信号出力回路１２０が“Ｈ”レベルの駆動信号Ｖｑ１を出力すると、所定期間経過後、カウンタ２０４をリセットする信号を出力する。なお、所定期間は、検出回路２００が正しく動作するよう、十分短い期間である。
【0134】
カウンタ２０４は、ＮＭＯＳトランジスタ２６ａのスイッチング周期Ｔａをカウントして計時する回路であり、遅延回路２０２からのリセット信号でリセットされた後、“０”からカウントを開始し、リセットされるまでカウントを継続する。なお、カウンタ２０４は、「計時回路」に相当する。
【0135】
サンプル・ホールド回路（Ｓ／Ｈ）２０６は、ＮＭＯＳトランジスタ２６ａのスイッチング周期Ｔａを保持する回路であり、駆動信号出力回路１２０が“Ｈ”レベルの駆動信号Ｖｑ１を出力すると、カウンタ２０４のカウント値ｃｎｔをサンプル・ホールドし、カウント値ｓｃｎｔとして出力する。したがって、カウント値ｓｃｎｔは、スイッチング周期Ｔａに対応する。
【0136】
乗算回路２０８は、スイッチング周期Ｔａの半分を示すカウント値ｒｅｆを出力する回路である。具体的には、乗算回路２０８は、“Ｈ”レベルの信号ｃｍｄが入力されてから数えて、駆動信号Ｖｑ１の立ち上がりエッジの第１回目において、カウント値ｓｃｎｔに“０．２５”を乗じてカウント値ｒｅｆとして出力する。
【0137】
また、負荷検出回路１２が“Ｈ”レベルの信号ｃｍｄを出力すると、オン期間Ｖｙは、半分となり、スイッチング周期Ｔａも半分となるものの、駆動信号Ｖｑ１の立ち上がりエッジの第１回目において、カウント値ｓｃｎｔは、オン期間Ｖｙが半分になる前のスイッチング周期Ｔａ（すなわち、
２倍のスイッチング周期）を示す。そのため、このタイミングにおいて、スイッチング周期Ｔａの半分を示すカウント値ｒｅｆを出力しようとすると、カウント値ｓｃｎｔに“０．２５”を乗じてカウント値ｒｅｆとして出力する必要がある。このようにすることで、乗算回路２０８は、負荷検出回路１２が“Ｈ”レベルの信号ｃｍｄを出力した後のスイッチング周期Ｔａの半分を示すカウント値ｒｅｆを出力することができる。
２倍のスイッチング周期）を示す。そのため、このタイミングにおいて、スイッチング周期Ｔａの半分を示すカウント値ｒｅｆを出力しようとすると、カウント値ｓｃｎｔに“０．２５”を乗じてカウント値ｒｅｆとして出力する必要がある。このようにすることで、乗算回路２０８は、負荷検出回路１２が“Ｈ”レベルの信号ｃｍｄを出力した後のスイッチング周期Ｔａの半分を示すカウント値ｒｅｆを出力することができる。
【0138】
また、“Ｈ”レベルの信号ｃｍｄが入力されてから数えて、駆動信号Ｖｑ１の立ち上がりエッジの第２回目以降において、カウント値ｓｃｎｔは、オン期間Ｖｙが半分になった後のスイッチング周期Ｔａを示すため、乗算回路２０８は、カウント値ｓｃｎｔに“０．５”を乗じてカウント値ｒｅｆとして出力する。この場合のカウント値ｒｅｆもまた、負荷検出回路１２が“Ｈ”レベルの信号ｃｍｄを出力した後のスイッチング周期Ｔａの半分を示すものとなる。
【0139】
また、詳細は後述するが、これにより、検出回路２００は、ＮＭＯＳトランジスタ２６ｂがオンされるタイミングを、おおよそＮＭＯＳトランジスタ２６ａのスイッチング周期Ｔａの半分以後のタイミングに維持できる。したがって、スイッチング制御回路４３ｃは、２つの昇圧チョッパー回路をある程度インタリーブ動作させるよう、ＮＭＯＳトランジスタ２６ａ，２６ｂを駆動できる。なお、乗算回路２０８は、“Ｌ”レベルの信号ｃｍｄが入力される場合、オン期間Ｖｚが“０”であり、ＮＭＯＳトランジスタ２６ｂは、オンされないため、“０”のカウント値ｒｅｆを出力してもよい。
【0140】
比較回路２１０は、カウント値ｃｎｔと、カウント値ｒｅｆとを比較して、ＮＭＯＳトランジスタ２６ａがオンしてから、スイッチング周期Ｔａの半分が経過したか否かを判定する回路である。具体的には、比較回路２１０は、駆動信号出力回路１２０が“Ｈ”レベルの駆動信号Ｖｑ１を出力して、カウンタ２０４がカウントを開始し、カウント値ｃｎｔがカウント値ｒｅｆより大きくなると、“Ｈ”レベルの信号を出力し、ＲＳフリップフロップ回路２１２をセットする。一方、比較回路２１０は、カウント値ｃｎｔがカウント値ｒｅｆより小さい場合、“Ｌ”レベルの信号を出力する。
【0141】
ＲＳフリップフロップ回路２１２は、比較回路２１０からの信号と、駆動信号Ｖｑ１とに基づいてＮＭＯＳトランジスタ２６ｂがオンすべきタイミングを示す信号ｍａｓｋを出力する回路である。具体的には、ＲＳフリップフロップ回路２１２は、駆動信号出力回路１２０が“Ｈ”レベルの駆動信号Ｖｑ１を出力すると、“Ｌ”レベルの信号ｍａｓｋを出力し、比較回路２１０が“Ｈ”レベルの信号を出力すると、“Ｈ”レベルの信号ｍａｓｋを出力する。
【0142】
このように、検出回路２００は、ＮＭＯＳトランジスタ２６ａがオンしてからＮＭＯＳトランジスタ２６ａのスイッチング周期Ｔａの半分が経過すると、ＮＭＯＳトランジスタ２６ｂをオンすべきタイミングを信号ｍａｓｋにより駆動信号出力回路２２０に通知する。そして、詳細は後述するが、駆動信号出力回路２２０は、信号ｍａｓｋに従って、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。これにより、スイッチング制御回路４３ｃは、２つの昇圧チョッパー回路が、ある程度、臨界モードで動作しつつ、インタリーブ動作をするように、ＮＭＯＳトランジスタ２６ａ，２６ｂを駆動することができる。
【0143】
＝＝＝駆動信号出力回路２２０＝＝＝
駆動信号出力回路２２０は、インダクタ電流ＩＬ２に応じた電圧Ｖｚｃｄ２と、オン期間Ｖｚと、信号ｍａｓｋとに基づいて、ＮＭＯＳトランジスタ２６ｂを駆動する駆動信号Ｖｑ２を出力する。具体的には、駆動信号出力回路２２０は、検出回路２００が“Ｈ”レベルの信号ｍａｓｋを出力し、かつインダクタ電流ＩＬ２がゼロとなると伴に、インダクタ電流ＩＬ２に応じた電圧Ｖｚｃｄ２の電圧値が第２所定電圧値となると、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。その後、駆動信号出力回路２２０は、オン期間Ｖｚに応じた期間が経過すると、ＮＭＯＳトランジスタ２６ｂをオフする駆動信号Ｖｑ２を出力する。駆動信号出力回路２２０は、比較回路１４２，１４８、ＲＳフリップフロップ回路１４４、カウンタ１４６、ＡＮＤ回路２２２を含んで構成される。
駆動信号出力回路２２０は、インダクタ電流ＩＬ２に応じた電圧Ｖｚｃｄ２と、オン期間Ｖｚと、信号ｍａｓｋとに基づいて、ＮＭＯＳトランジスタ２６ｂを駆動する駆動信号Ｖｑ２を出力する。具体的には、駆動信号出力回路２２０は、検出回路２００が“Ｈ”レベルの信号ｍａｓｋを出力し、かつインダクタ電流ＩＬ２がゼロとなると伴に、インダクタ電流ＩＬ２に応じた電圧Ｖｚｃｄ２の電圧値が第２所定電圧値となると、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。その後、駆動信号出力回路２２０は、オン期間Ｖｚに応じた期間が経過すると、ＮＭＯＳトランジスタ２６ｂをオフする駆動信号Ｖｑ２を出力する。駆動信号出力回路２２０は、比較回路１４２，１４８、ＲＳフリップフロップ回路１４４、カウンタ１４６、ＡＮＤ回路２２２を含んで構成される。
【0144】
ＡＮＤ回路２２２は、ＮＭＯＳトランジスタ２６ｂをオンするタイミングを決定する回路であり、比較回路１４２からの信号Ｖｃ３と、検出回路２００からの信号ｍａｓｋとの論理積を演算し、信号Ｖｃ５として出力する。具体的には、ＡＮＤ回路２２２は、検出回路２００が“Ｈ”レベルの信号ｍａｓｋを出力し、かつインダクタ電流ＩＬ２がゼロとなると、“Ｈ”レベルの信号Ｖｃ５を出力する。これにより、ＮＭＯＳトランジスタ２６ｂがオンされるタイミングは、ＮＭＯＳトランジスタ２６ａがオンされてからスイッチング周期Ｔａの半分が経過したタイミング以後になることが保障される。
【0145】
なお、駆動信号出力回路２２０は、負荷１１の状態が重負荷に変化し、駆動信号Ｖｑ１の立ち上がりエッジが１回生じた後、スイッチング周期Ｔａの１／４の期間が経過し、かつインダクタ電流ＩＬ２がゼロとなる第１条件を満たすと、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ１を出力する。その後、駆動信号出力回路２２０は、第１条件が満たされ、駆動信号Ｖｑ１の立ち上がりエッジがもう一度生じた後、スイッチング周期の１／２の期間が経過し、かつインダクタ電流ＩＬ２がゼロとなる第２条件を満たすと、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。
【0146】
＜＜＜負荷１１の状態が軽負荷から重負荷に変化する場合のスイッチング制御回路４３ｃの動作＞＞＞
図１５は、負荷１１の状態が軽負荷から重負荷に変化する場合のスイッチング制御回路４３ｃの主要な波形を示す図である。なお、時刻ｔ４０より前において、負荷１１の状態が軽負荷であるため、負荷検出回路１２は、“Ｌ”レベルの信号ｃｍｄを出力し、帰還電圧Ｖｆｂは、電圧調整回路１０４が“１００”のオン期間Ｖｘを出力する電圧となっているものとする。また、乗算回路１１０は、“１００”のオン期間Ｖｙを出力し、乗算回路１１２は、“０”のオン期間Ｖｚを出力する。
図１５は、負荷１１の状態が軽負荷から重負荷に変化する場合のスイッチング制御回路４３ｃの主要な波形を示す図である。なお、時刻ｔ４０より前において、負荷１１の状態が軽負荷であるため、負荷検出回路１２は、“Ｌ”レベルの信号ｃｍｄを出力し、帰還電圧Ｖｆｂは、電圧調整回路１０４が“１００”のオン期間Ｖｘを出力する電圧となっているものとする。また、乗算回路１１０は、“１００”のオン期間Ｖｙを出力し、乗算回路１１２は、“０”のオン期間Ｖｚを出力する。
【0147】
また、時刻ｔ４０より前において、スイッチング制御回路４３ｃは、図５で説明した動作をしている。なお、ＮＭＯＳトランジスタ２６ａのスイッチング周期Ｔａは、“１２０”であるものとし、サンプル・ホールド回路２０６は、“１２０”のカウント値ｓｃｎｔを出力しているものとする。また、負荷検出回路１２が“Ｌ”レベルの信号ｃｍｄを出力しているため、乗算回路２０８は、“０”のカウント値ｒｅｆを出力している。
【0148】
時刻ｔ４０において、負荷検出回路１２が、負荷１１の状態が軽負荷から重負荷に変化したことを検出すると、負荷検出回路１２は、“Ｈ”レベルの信号ｃｍｄを出力する。負荷検出回路１２が“Ｈ”レベルの信号ｃｍｄを出力すると、比率出力回路１０６は、“０．５”の比率αｂを出力する。“０．５”の比率αｂが出力されると、減算回路１０８は、“０．５”の比率αａを出力する。“０．５”の比率αａ，αｂが出力されると、乗算回路１１０，１１２のそれぞれは、“５０”のオン期間Ｖｙ，Ｖｚを出力する。
【0149】
時刻ｔ４１において、ＮＭＯＳトランジスタ２６ａがオンすると、カウンタ２０４は、“１２０”のカウント値ｃｎｔを出力し、サンプル・ホールド回路２０６は、“１２０”のカウント値ｓｃｎｔを出力し続ける。そして、乗算回路２０８は、負荷検出回路１２が“Ｈ”レベルの信号ｃｍｄを出力してから最初にＮＭＯＳトランジスタ２６ａがオンされるため、カウント値ｓｃｎｔに“０．２５”を乗算した“３０”のカウント値ｒｅｆを出力する。
【0150】
カウンタ２０４がカウント値ｒｅｆと同じカウント値ｃｎｔを出力する時刻ｔ４２において、検出回路２００は、“Ｈ”レベルの信号ｍａｓｋを出力する。検出回路２００が“Ｈ”レベルの信号ｍａｓｋを出力すると、インダクタ電流ＩＬ２は、ゼロであるため、ＡＮＤ回路２２２は、“Ｈ”レベルの信号Ｖｃ５を出力し、駆動信号出力回路２２０は、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。
【0151】
ＮＭＯＳトランジスタ２６ａがオフされた後、インダクタ電流ＩＬ１がゼロとなる時刻ｔ４３において、ＮＭＯＳトランジスタ２６ａのオン期間Ｖｙが、オン期間Ｖｘの半分になっているため、ＮＭＯＳトランジスタ２６ａのスイッチング周期Ｔａは、“６０”となっている。そのため、サンプル・ホールド回路２０６は、“６０”のカウント値ｓｃｎｔを出力する。また、負荷検出回路１２が“Ｈ”レベルの信号ｃｍｄを出力してから、ＮＭＯＳトランジスタ２６ａが２回目にオンされるため、乗算回路２０８は、カウント値ｓｃｎｔに“０．５”を乗算したカウント値ｒｅｆを出力する。また、ＮＭＯＳトランジスタ２６ａがオンされると、検出回路２００は、“Ｌ”レベルの信号ｍａｓｋを出力する。
【0152】
以後、検出回路２００は、カウント値ｃｎｔがカウント値ｒｅｆに一致すると、“Ｈ”レベルの信号ｍａｓｋを出力し、ＮＭＯＳトランジスタ２６ａがオンされると、“Ｌ”レベルの信号ｍａｓｋを出力することを繰り返す。これにより、ＮＭＯＳトランジスタ２６ｂがオンされるタイミングは、ＮＭＯＳトランジスタ２６ａがオンされてからスイッチング周期Ｔａの半分が経過したタイミング以後になることが保障される。そして、スイッチング制御回路４３ｃは、ある程度、２つの昇圧チョッパー回路がインタリーブ動作をするよう、ＮＭＯＳトランジスタ２６ａ，２６ｂを駆動できる。
【0153】
以上、スイッチング制御回路４３ｃの動作について説明した。スイッチング制御回路４３ｃは、負荷１１の状態が重負荷になった直後から、２つの昇圧チョッパー回路を、ある程度、インタリーブ動作させる。ただし、ＡＣ－ＤＣコンバータを構成する回路素子の回路定数のばらつきや、温度による回路定数の変化等により、ＮＭＯＳトランジスタ２６ｂが、インダクタ電流ＩＬ２がゼロとなった直後にオンされる臨界モードで駆動されないこともある。
【0154】
すなわち、上述の動作では、条件によっては、インダクタ電流ＩＬ２がゼロとなってから、ＮＭＯＳトランジスタ２６ｂがオンするまでの待ち時間を生じることがある。そのため、上述の「ある程度、２つの昇圧チョッパー回路がインタリーブ動作をする」とは、インダクタ電流ＩＬ２の波形が、厳密には、ゼロ電流となる期間を含む可能性があり、ＮＭＯＳトランジスタ２６ｂが不連続モードで駆動される場合があることを示す。
【0155】
以下では、ＮＭＯＳトランジスタ２６ｂも臨界モードで駆動されるよう、ＮＭＯＳトランジスタ２６ａのスイッチング周期Ｔａ等に基づいて、ＮＭＯＳトランジスタ２６ｂのオン期間を制御する誤差出力回路２４０を含むスイッチング制御回路４３ｄを説明する。
【0156】
＝＝スイッチング制御回路４３ｄの構成＝＝
図１６は、スイッチング制御回路４３ｄの一例を示す図である。スイッチング制御回路４３ｄは、スイッチング制御回路４３ａ，４３ｂ，４３ｃと同様に、インダクタ電流ＩＬ１，ＩＬ２、帰還電圧Ｖｆｂ、及び信号ｃｍｄに基づいて駆動信号Ｖｑ１，Ｖｑ２を出力する。具体的には、スイッチング制御回路４３ｄは、負荷１１の状態が重負荷である場合、インダクタ電流ＩＬ１がゼロとなり、インダクタ電流ＩＬ１に応じた電圧Ｖｚｃｄ１の電圧値が第１所定電圧値となると、ＮＭＯＳトランジスタ２６ａをオンする駆動信号Ｖｑ１を出力する。
図１６は、スイッチング制御回路４３ｄの一例を示す図である。スイッチング制御回路４３ｄは、スイッチング制御回路４３ａ，４３ｂ，４３ｃと同様に、インダクタ電流ＩＬ１，ＩＬ２、帰還電圧Ｖｆｂ、及び信号ｃｍｄに基づいて駆動信号Ｖｑ１，Ｖｑ２を出力する。具体的には、スイッチング制御回路４３ｄは、負荷１１の状態が重負荷である場合、インダクタ電流ＩＬ１がゼロとなり、インダクタ電流ＩＬ１に応じた電圧Ｖｚｃｄ１の電圧値が第１所定電圧値となると、ＮＭＯＳトランジスタ２６ａをオンする駆動信号Ｖｑ１を出力する。
【0157】
その後、スイッチング制御回路４３ｄは、ＮＭＯＳトランジスタ２６ａのスイッチング周期Ｔａの半分が経過し、かつインダクタ電流ＩＬ２がゼロとなると伴にインダクタ電流ＩＬ２に応じた電圧Ｖｚｃｄ２の電圧値が第２所定電圧値となる場合、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。
【0158】
また、スイッチング制御回路４３ｄは、ＮＭＯＳトランジスタ２６ｂが２回以上オンされると、正確にインタリーブ動作をするよう、ＮＭＯＳトランジスタ２６ａ，２６ｂを駆動する。スイッチング制御回路４３ｄは、指令値出力回路１００、駆動信号出力回路１２０，２６０、検出回路２００、誤差出力回路２４０を含んで構成される。
【0159】
＝＝＝誤差出力回路２４０＝＝＝
誤差出力回路２４０は、ＮＭＯＳトランジスタ２６ａ，２６ｂのそれぞれのオンタイミングに基づいて、２つの昇圧チョッパー回路がインタリーブ動作をするように、ＮＭＯＳトランジスタ２６ｂのオン期間であるオン期間Ｖｕを調整するためにオン期間Ｖｖを出力する。
誤差出力回路２４０は、ＮＭＯＳトランジスタ２６ａ，２６ｂのそれぞれのオンタイミングに基づいて、２つの昇圧チョッパー回路がインタリーブ動作をするように、ＮＭＯＳトランジスタ２６ｂのオン期間であるオン期間Ｖｕを調整するためにオン期間Ｖｖを出力する。
【0160】
具体的には、誤差出力回路２４０は、ＮＭＯＳトランジスタ２６ａのオンタイミングに対してＮＭＯＳトランジスタ２６ｂのオンタイミングが進むと、正のオン期間Ｖｖを出力する。これにより、第３オン期間Ｖｕがオン期間Ｖｚより長くなり、後にＮＭＯＳトランジスタ２６ｂがオンするオンタイミングが遅れる。
【0161】
一方、誤差出力回路２４０は、ＮＭＯＳトランジスタ２６ａのオンタイミングに対してＮＭＯＳトランジスタ２６ｂのオンタイミングが遅れると、負のオン期間Ｖｖを出力する。これにより、第３オン期間Ｖｕがオン期間Ｖｚより短くなり、後にＮＭＯＳトランジスタ２６ｂがオンするオンタイミングが早くなる。
【0162】
以上の通り、誤差出力回路２４０の原理は、誤差出力回路１６０の原理と同じである。誤差出力回路２４０は、ＲＳフリップフロップ回路２４２、カウンタ２４４、除算回路２４６、減算回路２４８、電圧調整回路２５０、乗算回路２５２を含んで構成される。なお、詳細は後述するが、信号ｅｎｂが“０”の値をとる場合、オン期間Ｖｖは、“０”となる。
【0163】
ＲＳフリップフロップ回路２４２は、ＮＭＯＳトランジスタ２６ａ，２６ｂのオンタイミングの時間差Ｔθを検出する。具体的には、ＲＳフリップフロップ回路２４２は、“Ｈ”レベルの信号Ｖｃ１が入力されると、“Ｈ”レベルの信号Ｑを出力し、“Ｈ”レベルの信号Ｖｃ５が入力されると、“Ｌ”レベルの信号Ｑを出力する。これにより、ＲＳフリップフロップ回路２４２は、信号Ｑが“Ｈ”レベルとなる期間において、時間差Ｔθを検出する。
【0164】
カウンタ２４４は、ＲＳフリップフロップ回路２４２からの信号Ｑが“Ｈ”レベルとなっている期間、すなわち時間差Ｔθをカウントし、信号Ｑが“Ｌ”レベルとなると、時間差Ｔθをカウント値ｈｃｎｔとして出力する。
【0165】
除算回路２４６は、比率Ｒを演算する回路である。具体的には、除算回路２４６は、カウント値ｈｃｎｔを、サンプル・ホールド回路２０６からのカウント値ｓｃｎｔ、すなわちＮＭＯＳトランジスタ２６ａのスイッチング周期Ｔａで除算し、比率Ｒを信号ｄｉｖとして出力する。
【0166】
減算回路２４８は、比率Ｒと、所定比率（すなわち、“０．５”）との差を演算し、誤差Ｅ３として出力する。
【0167】
電圧調整回路２５０は、スイッチング制御回路４３ｄが正確なインタリーブ動作を実現するためのオン期間Ｖｖを、誤差Ｅ３に応じて出力する。なお、本実施形態の減算回路２４８及び電圧調整回路２５０は、例えば、誤差Ｅ３を増幅、積分等する、いわゆる誤差増幅回路に相当する。
【0168】
乗算回路２５２は、信号ｅｎｂが“Ｈ”レベルである場合、オン期間Ｖｖに、“１”を乗算し、オン期間Ｖｖとして出力し、信号ｅｎｂが“Ｌ”レベルである場合、オン期間Ｖｖに、“０”を乗算し、オン期間Ｖｖとして出力する。なお、イネーブル回路（不図示）は、信号ｅｎｂを、駆動信号出力回路２６０がＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を２回以上出力した後に、“Ｈ”レベルに変化させ、負荷検出回路１２が“Ｌ”レベルの信号ｃｍｄを出力すると、“Ｌ”レベルに変化させる。
【0169】
＝＝＝駆動信号出力回路２６０＝＝＝
駆動信号出力回路２６０は、インダクタ電流ＩＬ２に応じた電圧Ｖｚｃｄ２と、オン期間Ｖｚ，Ｖｖと、信号ｍａｓｋとに基づいて、ＮＭＯＳトランジスタ２６ｂを駆動する駆動信号Ｖｑ２を出力する。具体的には、駆動信号出力回路２６０は、検出回路２００が“Ｈ”レベルの信号ｍａｓｋを出力し、かつインダクタ電流ＩＬ２がゼロとなると伴にインダクタ電流ＩＬ２に応じた電圧Ｖｚｃｄ２の電圧値が第２所定電圧値となると、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。その後、駆動信号出力回路２２０は、オン期間Ｖｚ，Ｖｖに応じたオン期間Ｖｕが経過すると、ＮＭＯＳトランジスタ２６ｂをオフする駆動信号Ｖｑ２を出力する。駆動信号出力回路２６０は、比較回路１４２，１４８、ＲＳフリップフロップ回路１４４、カウンタ１４６、ＡＮＤ回路２２２、加算回路２６２を含んで構成される。
駆動信号出力回路２６０は、インダクタ電流ＩＬ２に応じた電圧Ｖｚｃｄ２と、オン期間Ｖｚ，Ｖｖと、信号ｍａｓｋとに基づいて、ＮＭＯＳトランジスタ２６ｂを駆動する駆動信号Ｖｑ２を出力する。具体的には、駆動信号出力回路２６０は、検出回路２００が“Ｈ”レベルの信号ｍａｓｋを出力し、かつインダクタ電流ＩＬ２がゼロとなると伴にインダクタ電流ＩＬ２に応じた電圧Ｖｚｃｄ２の電圧値が第２所定電圧値となると、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。その後、駆動信号出力回路２２０は、オン期間Ｖｚ，Ｖｖに応じたオン期間Ｖｕが経過すると、ＮＭＯＳトランジスタ２６ｂをオフする駆動信号Ｖｑ２を出力する。駆動信号出力回路２６０は、比較回路１４２，１４８、ＲＳフリップフロップ回路１４４、カウンタ１４６、ＡＮＤ回路２２２、加算回路２６２を含んで構成される。
【0170】
加算回路２６２は、指令値出力回路１００からのオン期間Ｖｚと、誤差出力回路２４０からのオン期間Ｖｖとを加算し、オン期間Ｖｕとして出力する。
【0171】
＜＜＜負荷１１の状態が軽負荷から重負荷に変化する場合のスイッチング制御回路４３ｄの動作＞＞＞
図１７は、負荷１１の状態が軽負荷から重負荷に変化する場合のスイッチング制御回路４３ｄの主要な波形を示す図である。なお、時刻ｔ５０より前において、負荷１１の状態が軽負荷であるため、負荷検出回路１２は、“Ｌ”レベルの信号ｃｍｄを出力し、帰還電圧Ｖｆｂは、電圧調整回路１０４が“１００”のオン期間Ｖｘを出力する電圧となっているものとする。また、乗算回路１１０は、“１００”のオン期間Ｖｙを出力し、乗算回路１１２は、“０”のオン期間Ｖｚを出力する。
図１７は、負荷１１の状態が軽負荷から重負荷に変化する場合のスイッチング制御回路４３ｄの主要な波形を示す図である。なお、時刻ｔ５０より前において、負荷１１の状態が軽負荷であるため、負荷検出回路１２は、“Ｌ”レベルの信号ｃｍｄを出力し、帰還電圧Ｖｆｂは、電圧調整回路１０４が“１００”のオン期間Ｖｘを出力する電圧となっているものとする。また、乗算回路１１０は、“１００”のオン期間Ｖｙを出力し、乗算回路１１２は、“０”のオン期間Ｖｚを出力する。
【0172】
また、時刻ｔ５０より前において、スイッチング制御回路４３ｄは、図４で説明した動作をしている。なお、ＮＭＯＳトランジスタ２６ａのスイッチング周期Ｔａは、“１２０”であるものとし、サンプル・ホールド回路２０６は、“１２０”のカウント値ｓｃｎｔを出力しているものとする。また、負荷検出回路１２が“Ｌ”レベルの信号ｃｍｄを出力しているため、乗算回路２０８は、“０”のカウント値ｒｅｆを出力している。
【0173】
時刻ｔ５０において、負荷検出回路１２が、負荷１１の状態が軽負荷から重負荷に変化したことを検出すると、負荷検出回路１２は、“Ｈ”レベルの信号ｃｍｄを出力する。負荷検出回路１２が“Ｈ”レベルの信号ｃｍｄを出力すると、比率出力回路１０６は、“０．５”の比率αｂを出力する。“０．５”の比率αｂが出力されると、減算回路１０８は、“０．５”の比率αａを出力する。“０．５”の比率αａ，αｂが出力されると、乗算回路１１０，１１２のそれぞれは、“５０”のオン期間Ｖｙ，Ｖｚを出力する。
【0174】
時刻ｔ５１において、ＮＭＯＳトランジスタ２６ａがオンすると、ＲＳフリップフロップ回路２４２は、“Ｈ”レベルの信号Ｑを出力し、カウンタ２４４は、時間差Ｔθをカウントし始める。
【0175】
時刻ｔ５２において、ＮＭＯＳトランジスタ２６ｂがオンすると、ＲＳフリップフロップ回路２４２は、“Ｌ”レベルの信号Ｑを出力し、カウンタ２４４は、“３０”のカウント値ｈｃｎｔを出力する。そして、除算回路２４６は、“３０”のカウント値ｈｃｎｔと、“１２０”のカウント値ｓｃｎｔとに基づいて“０．２５”の信号ｄｉｖを出力する。しかしながら、イネーブル回路は、まだ“Ｌ”レベルの信号ｅｎｂを出力しているため、オン期間Ｖｖは、“０”のままである。
【0176】
時刻ｔ５３において、ＮＭＯＳトランジスタ２６ａがオンすると、サンプル・ホールド回路２０６は、“６０”のカウント値ｓｃｎｔを出力するため、除算回路２４６は、“３０”のカウント値ｈｃｎｔと、“６０”のカウント値ｓｃｎｔとに基づいて“０．５”の信号ｄｉｖを出力する。そして、電圧調整回路２５０は、“０”のオン期間Ｖｖを出力する。
【0177】
ＮＭＯＳトランジスタ２６ｂが２回以上オンされた後の時刻ｔ５４において、イネーブル回路は、“Ｈ”レベルの信号ｅｎｂを出力し、誤差出力回路２４０は、“０”のオン期間Ｖｖを出力する。
【0178】
以後、誤差出力回路２４０は、時間差Ｔθと、スイッチング周期Ｔａとに基づいてオン期間Ｖｖを出力し続ける。これにより、スイッチング制御回路４３ｄは、２つの昇圧チョッパー回路が正確にインタリーブ動作をするよう、ＮＭＯＳトランジスタ２６ａ，２６ｂを駆動できる。
【0179】
＜＜＜スイッチング制御回路４３ｄのシミュレーション結果＞＞＞
図１８は、スイッチング制御回路４３ｄのシミュレーション結果を示す図である。ここで、一番上の図は、信号ｃｍｄの変化を示す結果である。また、上から２番目の図は、インダクタ電流ＩＬ１，ＩＬ２を示す結果である。そして、上から３番目の図は、インダクタ電流ＩＬ１，ＩＬ２の合計電流を示す結果である。さらに、一番下の図は、入力電流Ｉｉｎを示す結果である。なお、図１８のシミュレーション結果は、図１１のシミュレーション結果と同様であるため、説明を省略する。
図１８は、スイッチング制御回路４３ｄのシミュレーション結果を示す図である。ここで、一番上の図は、信号ｃｍｄの変化を示す結果である。また、上から２番目の図は、インダクタ電流ＩＬ１，ＩＬ２を示す結果である。そして、上から３番目の図は、インダクタ電流ＩＬ１，ＩＬ２の合計電流を示す結果である。さらに、一番下の図は、入力電流Ｉｉｎを示す結果である。なお、図１８のシミュレーション結果は、図１１のシミュレーション結果と同様であるため、説明を省略する。
【0180】
＜＜＜スイッチング制御回路４３ｄのシミュレーション結果の拡大図＞＞＞
図１９は、図１８のスイッチング制御回路４３ｄのシミュレーション結果のＴｉｍｅ＝１４．９～１５．１ｍｓの部分を拡大した図である。また、４つのシミュレーション結果の並び順は、図１８と同じであるため説明を省略する。また、図１９，２０において、インダクタ電流ＩＬ１は、実線で示され、インダクタ電流ＩＬ２は、破線で示されている。
図１９は、図１８のスイッチング制御回路４３ｄのシミュレーション結果のＴｉｍｅ＝１４．９～１５．１ｍｓの部分を拡大した図である。また、４つのシミュレーション結果の並び順は、図１８と同じであるため説明を省略する。また、図１９，２０において、インダクタ電流ＩＬ１は、実線で示され、インダクタ電流ＩＬ２は、破線で示されている。
【0181】
Ｔｉｍｅ＝１５ｍｓ付近において、負荷検出回路１２が“Ｈ”レベルの信号ｃｍｄを出力すると、指令値出力回路１００は、オン期間Ｖｘの半分のオン期間Ｖｙ，Ｖｚを出力する。そして、駆動信号出力回路１４０は、ＮＭＯＳトランジスタ２６ａがオンしてからスイッチング周期Ｔａの１／４が経過すると、ＮＭＯＳトランジスタ２６ｂの駆動を開始する。スイッチング制御回路４３ｄは、２つの昇圧チョッパー回路がインタリーブ動作するよう、ＮＭＯＳトランジスタ２６ａ，２６ｂを駆動するため、インダクタ電流ＩＬ１，ＩＬ２の合計電流は、低周波成分にリプルが重畳した波形となり、リプルの振幅は、小さい。なお、図１９は、Ｔｉｍｅ＝１４．９～１５．１ｍｓの間を拡大した図であるため、入力電流Ｉｉｎは、ほとんど変化しない。
【0182】
図２０は、図１８のスイッチング制御回路４３ｄのシミュレーション結果のＴｉｍｅ＝３４．９～３５．１ｍｓの部分を拡大した図である。また、４つのシミュレーション結果の並び順は、図１８と同じであるため説明を省略する。
【0183】
Ｔｉｍｅ＝３５ｍｓ付近において、負荷検出回路１２が“Ｌ”レベルの信号ｃｍｄを出力すると、指令値出力回路１００は、オン期間Ｖｘであるオン期間Ｖｙと、“０”のオン期間Ｖｚを出力する。そして、駆動信号出力回路１４０は、ＮＭＯＳトランジスタ２６ｂの駆動を停止する。ＮＭＯＳトランジスタ２６ｂの駆動が停止されると、インダクタ電流ＩＬ１，ＩＬ２の合計電流は、インダクタ電流ＩＬ１のみとなる。なお、図１２は、図１７のＴｉｍｅ＝３４．９～３５．１ｍｓの間を拡大した図であるため、入力電流Ｉｉｎは、ほとんど変化しない。
【0184】
以上、負荷検出回路１２が負荷１１の状態を検出し、力率改善ＩＣ２５がその検出結果である信号ｃｍｄに基づいて、動作する実施形態を説明した。負荷１１の状態を検出する方法は、負荷検出回路１２の方式に限られるものではなく、以下に説明するように、力率改善ＩＣ２５の内部で、負荷１１の状態を検出するものとしてもよい。
【0185】
＜＜＜ＡＣ－ＤＣコンバータ１３の概要＞＞＞
図２１は、本発明の一実施形態であるＡＣ－ＤＣコンバータ１３の構成を示す図である。ＡＣ－ＤＣコンバータ１３は、ＡＣ－ＤＣコンバータ１０と同様に、商用電源の交流電圧Ｖａｃから、目的レベルの出力電圧Ｖｏｕｔを生成する昇圧型のＰＦＣ回路である。ＡＣ－ＤＣコンバータ１３は、負荷１１の状態を検出する負荷検出回路１２がない点で、ＡＣ－ＤＣコンバータ１０と異なる。
図２１は、本発明の一実施形態であるＡＣ－ＤＣコンバータ１３の構成を示す図である。ＡＣ－ＤＣコンバータ１３は、ＡＣ－ＤＣコンバータ１０と同様に、商用電源の交流電圧Ｖａｃから、目的レベルの出力電圧Ｖｏｕｔを生成する昇圧型のＰＦＣ回路である。ＡＣ－ＤＣコンバータ１３は、負荷１１の状態を検出する負荷検出回路１２がない点で、ＡＣ－ＤＣコンバータ１０と異なる。
【0186】
＝＝スイッチング制御回路４３ｅ＝＝
図２２は、スイッチング制御回路４３の一実施形態であるスイッチング制御回路４３ｅの一例である。スイッチング制御回路４３ｅは、信号ｃｍｄを負荷検出回路１２から受ける代わりに、内部で生成する点以外、スイッチング制御回路４３ａと同様である。スイッチング制御回路４３ｅは、指令値出力回路１００，駆動信号出力回路１２０，１４０、負荷検出回路２８０を含んで構成される。
図２２は、スイッチング制御回路４３の一実施形態であるスイッチング制御回路４３ｅの一例である。スイッチング制御回路４３ｅは、信号ｃｍｄを負荷検出回路１２から受ける代わりに、内部で生成する点以外、スイッチング制御回路４３ａと同様である。スイッチング制御回路４３ｅは、指令値出力回路１００，駆動信号出力回路１２０，１４０、負荷検出回路２８０を含んで構成される。
【0187】
＝＝＝負荷検出回路２８０＝＝＝
負荷検出回路（ＬＤＥＴ）２８０は、オン期間Ｖｘに基づいて負荷１１の状態を検出する。具体的には、負荷検出回路２８０は、オン期間Ｖｘが第１所定値に対応する第３所定値を下回ると、負荷１１の状態が軽負荷であると検出し、“Ｌ”レベルの信号ｃｍｄを出力し。オン期間Ｖｘが第２所定値に対応する第４所定値を上回ると、負荷１１の状態が重負荷であると検出し、“Ｈ”レベルの信号ｃｍｄを出力する。なお、負荷検出回路１２の場合と同様に、負荷１１の状態が軽負荷又は、重負荷であることを検出する第３所定値及び第４所定値は、同じでもよいし、異なっていてもよい。
負荷検出回路（ＬＤＥＴ）２８０は、オン期間Ｖｘに基づいて負荷１１の状態を検出する。具体的には、負荷検出回路２８０は、オン期間Ｖｘが第１所定値に対応する第３所定値を下回ると、負荷１１の状態が軽負荷であると検出し、“Ｌ”レベルの信号ｃｍｄを出力し。オン期間Ｖｘが第２所定値に対応する第４所定値を上回ると、負荷１１の状態が重負荷であると検出し、“Ｈ”レベルの信号ｃｍｄを出力する。なお、負荷検出回路１２の場合と同様に、負荷１１の状態が軽負荷又は、重負荷であることを検出する第３所定値及び第４所定値は、同じでもよいし、異なっていてもよい。
【0188】
また、このように負荷検出回路２８０が負荷１１の状態を検出できる原理は、以下の通りである。負荷１１の状態が軽負荷となり、出力電圧Ｖｏｕｔが上昇し、帰還電圧Ｖｆｂが上昇すると、出力電圧Ｖｏｕｔを低下させるようＮＭＯＳトランジスタ２６ａ，２６ｂの少なくとも一方のオン期間を短くするため、オン期間Ｖｘは、短くなる。そのため、負荷検出回路２８０は、オン期間Ｖｘが第３所定値を下回ると、負荷１１の状態が軽負荷であることを検出できる。
【0189】
一方、負荷１１の状態が重負荷となり、出力電圧Ｖｏｕｔが低下し、帰還電圧Ｖｆｂが低下すると、出力電圧Ｖｏｕｔを上昇させるようＮＭＯＳトランジスタ２６ａ，２６ｂの少なくとも一方のオン期間を長くするため、オン期間Ｖｘは、長くなる。そのため、負荷検出回路２８０は、オン期間Ｖｘが第４所定値を上回ると、負荷１１の状態が重負荷であると検出できる。なお、負荷検出回路２８０は、「第２負荷検出回路」に相当する。
【0190】
以上、電圧Ｖｚｃｄ１，Ｖｚｃｄ２をＡＤコンバータ４０，４１でデジタル値に変換したうえで所定値Ｉ０と比較し、ＮＭＯＳトランジスタ２６ａ，２６ｂをオンするタイミングを示す信号Ｖｃ１，Ｖｃ３を生成する実施形態を説明した。
【0191】
このような実施形態の場合、電圧Ｖｚｃｄ１，Ｖｚｃｄ２の周波数を考慮すると、ＡＣコンバータのサンプリング周波数は、高い周波数となり、ＡＤコンバータの回路規模も大きくなることがある。そのため、以下では、ＡＤコンバータ４０，４１の代わりに、比較回路を用いた実施形態について説明する。
【0192】
＜＜＜力率改善ＩＣ２５の変形例の一例＞＞＞
図２３は、力率改善ＩＣ２５の変形例の一例を示す図である。力率改善ＩＣ２５においては、図２のＡＤコンバータ４０が電圧Ｖｚｃｄ１をデジタル値に変換し、その後、図３の比較回路１２２が電圧Ｖｚｃｄ１を電流値Ｉ０に応じたデジタル値と比較し信号Ｖｃ１を出力していた。同様に、図２のＡＤコンバータ４１が電圧Ｖｚｃｄ２をデジタル値に変換し、その後、図３の比較回路１４２が電圧Ｖｚｃｄ２を電流値Ｉ１に応じたデジタル値と比較し信号Ｖｃ３を出力していた。
図２３は、力率改善ＩＣ２５の変形例の一例を示す図である。力率改善ＩＣ２５においては、図２のＡＤコンバータ４０が電圧Ｖｚｃｄ１をデジタル値に変換し、その後、図３の比較回路１２２が電圧Ｖｚｃｄ１を電流値Ｉ０に応じたデジタル値と比較し信号Ｖｃ１を出力していた。同様に、図２のＡＤコンバータ４１が電圧Ｖｚｃｄ２をデジタル値に変換し、その後、図３の比較回路１４２が電圧Ｖｚｃｄ２を電流値Ｉ１に応じたデジタル値と比較し信号Ｖｃ３を出力していた。
【0193】
一方、力率改善ＩＣ２５の変形例は、図２のＡＤコンバータ４０，４１の代わりに、アナログ回路の比較回路３００，３０１を含み、スイッチング制御回路４３は、スイッチング制御回路４３ｆとなる。
【0194】
また、比較回路３００は、電圧Ｖｚｃｄ１を電流値Ｉ０に応じた基準電圧Ｖｒｅｆ０と比較し、電圧Ｖｚｃｄ１が基準電圧Ｖｒｅｆ０を下回ると、“Ｈ”レベルの信号Ｖｃ１を出力する。また、比較回路３００は、電圧Ｖｚｃｄ１が基準電圧Ｖｒｅｆ０を超える場合、“Ｌ”レベルの信号Ｖｃ１を出力する。
【0195】
同様に、比較回路３０１は、電圧Ｖｚｃｄ２を電流値Ｉ１に応じた基準電圧Ｖｒｅｆ１と比較し、電圧Ｖｚｃｄ２が基準電圧Ｖｒｅｆ１を下回ると、“Ｈ”レベルの信号Ｖｃ３を出力する。また、比較回路３０１は、電圧Ｖｚｃｄ２が基準電圧Ｖｒｅｆ１を超える場合、“Ｌ”レベルの信号Ｖｃ３を出力する。
【0196】
そして、スイッチング制御回路４３ｆは、比較回路３００からの信号Ｖｃ１と、比較回路３０１からの信号Ｖｃ３とに基づいて、スイッチング制御回路４３ａと同様の動作をする。上述のように、力率改善ＩＣ２５の変形例は、力率改善ＩＣ２５のＡＤコンバータ４０及び比較回路１２２を、比較回路３００に置き換え、力率改善ＩＣ２５のＡＤコンバータ４１及び比較回路１４２を、比較回路３０１に置き換えたものとなる。
【0197】
なお、力率改善ＩＣ２５の場合、ＡＤコンバータ４０，４１は、最大、数１００ｋＨｚに達するスイッチング波形の瞬時値をとらえるサンプル間隔を必要とし、そのため、最低でも数ＭＨｚのサンプリング周波数が必要となる。しかしながら、力率改善ＩＣ２５を上述のように変形することにより、数ＭＨｚのサンプリング周波数を必要としなくなり、力率改善ＩＣ２５の省面積化、及び集積回路の消費電力の低減を図ることができる。
【0198】
以上、力率改善ＩＣ２５がＮＭＯＳトランジスタ２６ａ，２６ｂを駆動する実施形態を説明した。しかしながら、力率改善ＩＣ２５が駆動するＮＭＯＳトランジスタは、２つに限られず、複数（例えば、３個以上）であってもよいことは、明らかである。また、上述の説明に接した当業者であれば、複数のＮＭＯＳトランジスタを駆動する力率改善ＩＣを想起することは、容易であろう。
【0199】
＝＝＝まとめ＝＝＝
以上、本実施形態のＡＣ－ＤＣコンバータ１０について説明した。スイッチング制御回路４３ａは、指令値出力回路１００、駆動信号出力回路１２０，１４０を含み、バッファ回路４４，４５は、駆動信号出力回路１２０，１４０からの駆動信号Ｖｑ１，Ｖｑ２に基づいて、ＮＭＯＳトランジスタ２６ａ，２６ｂを駆動する。指令値出力回路１００は、負荷１１の状態が軽負荷である場合、出力電圧Ｖｏｕｔに応じたオン期間Ｖｘのみを出力し、負荷１１の状態が重負荷となると、出力電圧Ｖｏｕｔに応じたオン期間Ｖｙ，Ｖｚを出力する。また、スイッチング制御回路４３ａは、負荷電流Ｉｌｏａｄの電流値が大きくなり、負荷１１の状態が重負荷となる場合に、出力電圧Ｖｏｕｔが変動しないよう、出力電圧Ｖｏｕｔに応じたオン期間で、ＮＭＯＳトランジスタ２６ａ，２６ｂを共に駆動する。これにより、並列動作の開始による入力電流のじょう乱を抑制するスイッチング制御回路を提供することができる。
以上、本実施形態のＡＣ－ＤＣコンバータ１０について説明した。スイッチング制御回路４３ａは、指令値出力回路１００、駆動信号出力回路１２０，１４０を含み、バッファ回路４４，４５は、駆動信号出力回路１２０，１４０からの駆動信号Ｖｑ１，Ｖｑ２に基づいて、ＮＭＯＳトランジスタ２６ａ，２６ｂを駆動する。指令値出力回路１００は、負荷１１の状態が軽負荷である場合、出力電圧Ｖｏｕｔに応じたオン期間Ｖｘのみを出力し、負荷１１の状態が重負荷となると、出力電圧Ｖｏｕｔに応じたオン期間Ｖｙ，Ｖｚを出力する。また、スイッチング制御回路４３ａは、負荷電流Ｉｌｏａｄの電流値が大きくなり、負荷１１の状態が重負荷となる場合に、出力電圧Ｖｏｕｔが変動しないよう、出力電圧Ｖｏｕｔに応じたオン期間で、ＮＭＯＳトランジスタ２６ａ，２６ｂを共に駆動する。これにより、並列動作の開始による入力電流のじょう乱を抑制するスイッチング制御回路を提供することができる。
【0200】
また、負荷１１の状態が軽負荷から重負荷に変化する際のオン期間Ｖｙ，Ｖｚは、負荷１１の状態が軽負荷であった直前のオン期間Ｖｘより短い。これにより、スイッチング制御回路４３ａは、出力電圧Ｖｏｕｔの上昇を抑制でき、出力電圧Ｖｏｕｔの変動に基づく直流電圧制御系の制御による入力電流のじょう乱を抑制できる。
【0201】
また、負荷１１の状態が重負荷となると、指令値出力回路１００は、オン期間Ｖｘの半分のオン期間Ｖｘ，Ｖｙを出力する。これにより、スイッチング制御回路４３ａは、２つの昇圧チョッパー回路が並列動作しても、負荷電流Ｉｌｏａｄの電流値の大きさに関わらず、出力電圧の上昇を抑制することができる。
【0202】
スイッチング制御回路４３ｃは、カウンタ２０４を含み、駆動信号出力回路２２０は、負荷１１の状態が重負荷になる前のスイッチング周期Ｔａの１／４が経過し、かつインダクタ電流ＩＬ２がゼロとなると、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。これにより、スイッチング制御回路４３ｃは、ある程度、２つの昇圧チョッパー回路をインタリーブ動作させることができる。
【0203】
駆動信号出力回路２２０は、負荷１１の状態が重負荷となり、ＮＭＯＳトランジスタ２６ｂが一度オンされた後、負荷１１の状態が重負荷になった後のスイッチング周期Ｔａの１／２が経過し、かつインダクタ電流ＩＬ２がゼロとなると、ＮＭＯＳトランジスタ２６ｂをオンする駆動信号Ｖｑ２を出力する。これにより、スイッチング制御回路４３ｃは、負荷１１の状態が軽負荷から重負荷に変化した後に、スイッチング周期Ｔａの中心付近でＮＭＯＳトランジスタ２６ｂをオンできる。
【0204】
スイッチング制御回路４３ｂ，４３ｄは、誤差出力回路１６０，２４０のそれぞれを含む。これにより、スイッチング制御回路４３ｂ，４３ｄは、ＡＣ－ＤＣコンバータ１０が動作することによる熱の発生により、回路素子の回路定数が変化したとしても、２つの昇圧チョッパー回路を正確にインタリーブ動作させ続けることができる。
【0205】
ＡＣ－ＤＣコンバータ１０は、負荷検出回路１２を含む。これにより、スイッチング制御回路４３ａから４３ｄは、負荷検出回路１２からの信号ｃｍｄに基づいて、負荷１１の状態を判定することができる。
【0206】
スイッチング制御回路４３ｅは、負荷検出回路２８０を含む。これにより、スイッチング制御回路４３ｅは、出力電圧Ｖｏｕｔに応じたオン期間Ｖｘに基づいて、負荷１１の状態を判定することができる。
【0207】
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。
【符号の説明】
【0208】
１０，１３ ＡＣ－ＤＣコンバータ
１１ 負荷
１２，２８０ 負荷検出回路
２０ 全波整流回路
２１，２２ コンデンサ
２３ａ，２３ｂ トランス
２４ａ，２４ｂ ダイオード
２５ 力率改善ＩＣ
２６ａ，２６ｂ ＮＭＯＳトランジスタ
３０，３１ 抵抗
４０，４１，４２ ＡＤコンバータ
４３，４３ａ，４３ｂ，４３ｃ，４３ｄ，４３ｅ，４３ｆ スイッチング制御回路
４４，４５ バッファ回路
１００ 指令値出力回路
１０２，１０８，１６６，２４８ 減算回路
１０４，２５０ 電圧調整回路
１０６ 比率出力回路
１１０，１１２，１７０，２０８，２５２ 乗算回路
１２０，１４０，１５０，２２０，２６０ 駆動信号出力回路
１２２，１２８，１４２，１４８，２１０，３００，３０１ 比較回路
１２４，１４４，１６２，２１２，２４２ ＲＳフリップフロップ回路
１２６，１４６，２０４，２４４ カウンタ
１５２，２６２ 加算回路
１６０，２４０ 誤差出力回路
１６４ レベルシフト回路
１６８ ローパスフィルタ
２００ 検出回路
２０２ 遅延回路
２０６ サンプル・ホールド回路
２２２ ＡＮＤ回路
２４６ 除算回路
１１ 負荷
１２，２８０ 負荷検出回路
２０ 全波整流回路
２１，２２ コンデンサ
２３ａ，２３ｂ トランス
２４ａ，２４ｂ ダイオード
２５ 力率改善ＩＣ
２６ａ，２６ｂ ＮＭＯＳトランジスタ
３０，３１ 抵抗
４０，４１，４２ ＡＤコンバータ
４３，４３ａ，４３ｂ，４３ｃ，４３ｄ，４３ｅ，４３ｆ スイッチング制御回路
４４，４５ バッファ回路
１００ 指令値出力回路
１０２，１０８，１６６，２４８ 減算回路
１０４，２５０ 電圧調整回路
１０６ 比率出力回路
１１０，１１２，１７０，２０８，２５２ 乗算回路
１２０，１４０，１５０，２２０，２６０ 駆動信号出力回路
１２２，１２８，１４２，１４８，２１０，３００，３０１ 比較回路
１２４，１４４，１６２，２１２，２４２ ＲＳフリップフロップ回路
１２６，１４６，２０４，２４４ カウンタ
１５２，２６２ 加算回路
１６０，２４０ 誤差出力回路
１６４ レベルシフト回路
１６８ ローパスフィルタ
２００ 検出回路
２０２ 遅延回路
２０６ サンプル・ホールド回路
２２２ ＡＮＤ回路
２４６ 除算回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】