特開 2024-141854 フィルタ、マルチプレクサおよび積層電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024141854

(43)【公開日】2024-10-10

(54)【発明の名称】フィルタ、マルチプレクサおよび積層電子部品

(51)【国際特許分類】

   H03H 7/01 20060101AFI20241003BHJP

   H03H 7/46 20060101ALI20241003BHJP

   H01F 27/00 20060101ALI20241003BHJP

   H01F 17/00 20060101ALI20241003BHJP

【ＦＩ】

H03H7/01 A

H03H7/46 A

H01F27/00 S

H01F17/00 D

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2023053703

(22)【出願日】2023-03-29

(71)【出願人】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】北爪 秀紀

【テーマコード（参考）】

5E070

5J024

【Ｆターム（参考）】

5E070AA05

5E070AB07

5E070CB13

5E070DB08

5J024AA01

5J024CA03

5J024DA04

5J024DA29

5J024DA35

5J024EA01

5J024EA03

5J024KA03

(57)【要約】

【課題】特性の劣化を抑制することが可能なフィルタを提供する。
【解決手段】フィルタは、複数の誘電体層と複数の導電体層とが積層方向に交互に積層された積層体と、複数の導電体層のうち少なくとも１つの導電体層１２ｃから形成された第１導電体パターンを有するインダクタと、積層体内に設けられ、積層体内の他の導電体と接続されておらず、最大幅をＸ（ｍ）とし、通過帯域の高周波端の周波数をｆｃ（Ｈｚ）とし、複数の誘電体層の比誘電率をεｒとしたとき、Ｘ≦７．５×１０^７／（ｆｃ×√εｒ）である第２導電体パターンと、を備える。
【選択図】図３

【特許請求の範囲】

【請求項1】

複数の誘電体層と複数の導電体層とが積層方向に交互に積層された積層体と、
前記複数の導電体層のうち少なくとも１つの導電体層から形成された第１導電体パターンを有するインダクタと、
前記積層体内に設けられ、前記積層体内の他の導電体と接続されておらず、最大幅をＸ（ｍ）とし、通過帯域の高周波端の周波数をｆｃ（Ｈｚ）とし、前記複数の誘電体層の比誘電率をεｒとしたとき、Ｘ≦７．５×１０^７／（ｆｃ×√εｒ）である第２導電体パターンと、
を備えるフィルタ。

【請求項2】

前記第２導電体パターンは、前記複数の誘電体層の少なくとも１つの誘電体層を貫通するビア導電体層により形成される請求項１に記載のフィルタ。

【請求項3】

前記通過帯域の高周波端の周波数は１ＧＨｚ以上である請求項１または２に記載のフィルタ。

【請求項4】

前記第２導電体パターンは、前記積層方向から見て前記第１導電体パターンと重ならない請求項１または２に記載のフィルタ。

【請求項5】

前記複数の導電体層と前記第２導電体パターンとは同じ元素を主成分とする請求項１または２に記載のフィルタ。

【請求項6】

前記複数の導電体層および前記第２導電体パターンは銀を含む請求項１または２に記載のフィルタ。

【請求項7】

前記第２導電体パターンは、前記第１導電体パターンを挟む隣接する誘電体層のうち少なくとも１つを貫通するビア導電体層により形成される請求項６に記載のフィルタ。

【請求項8】

前記第２導電体パターンは、前記第１導電体パターンが形成された導電体層、前記導電体層に隣接する誘電体層の前記第１導電体パターンが設けられた面と反対の面に設けられた導電体層の少なくとも１つの導電体層により形成される請求項６に記載のフィルタ。

【請求項9】

前記フィルタはローパスフィルタまたはバンドパスフィルタである請求項１または２に記載のフィルタ。

【請求項10】

請求項１または２に記載のフィルタを含むマルチプレクサ。

【請求項11】

複数の誘電体層と複数の導電体層とが積層方向に交互に積層された積層体と、
前記複数の導電体層のうち少なくとも１つの導電体層から形成された第１導電体パターンを有するインダクタと、
前記積層体内に設けられ、前記積層体内の他の導電体と接続されておらず、最大幅をＸ（ｍ）とし、前記インダクタの自己共振周波数をｆｓ（Ｈｚ）とし、前記複数の誘電体層の比誘電率をεｒとしたとき、Ｘ≦１０×１０^７／（ｆｓ×√εｒ）である第２導電体パターンと、
を備える積層電子部品。

【請求項12】

複数の誘電体層と複数の導電体層とが積層方向に交互に積層された積層体と、
前記複数の導電体層のうち少なくとも１つの導電体層から形成された第１導電体パターンを有するインダクタと、
前記積層体内に設けられ、前記積層体内の他の導電体と接続されておらず、前記複数の誘電体層の少なくとも１つの誘電体層を貫通するビア導電体層により形成された第２導電体パターンと、
を備える積層電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、フィルタ、マルチプレクサおよび積層電子部品に関する。

【背景技術】

【0002】

誘電体層と導電体層とを積層させた積層体を用い、キャパシタおよび、インダクタまたはフィルタを形成する積層電子部品が知られている。積層体内にダミー電極などのフローティング導電体層を設けることが知られている（例えば特許文献１～３）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平５－４７５９１号公報

【特許文献2】特開２００２－３１３６７０号公報

【特許文献3】実開平５－５７８１６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

フローティング導電体層を形成することで、例えば積層体内の導電体層から誘電体層への銀等の拡散を抑制することができる。しかしながら、フローティング導電体層を設けると、キャパシタおよび、インダクタまたはフィルタ等の特性が劣化してしまうことがある。

【0005】

本発明は、上記課題に鑑みなされたものであり、特性の劣化を抑制することを目的とする。

【課題を解決するための手段】

【0006】

本発明は、複数の誘電体層と複数の導電体層とが積層方向に交互に積層された積層体と、前記複数の導電体層のうち少なくとも１つの導電体層から形成された第１導電体パターンを有するインダクタと、前記積層体内に設けられ、前記積層体内の他の導電体と接続されておらず、最大幅をＸ（ｍ）とし、通過帯域の高周波端の周波数をｆｃ（Ｈｚ）とし、前記複数の誘電体層の比誘電率をεｒとしたとき、Ｘ≦７．５×１０^７／（ｆｃ×√εｒ）である第２導電体パターンと、を備えるフィルタである。

【0007】

上記構成において、前記第２導電体パターンは、前記複数の誘電体層の少なくとも１つの誘電体層を貫通するビア導電体層により形成される構成とすることができる。

【0008】

上記構成において、前記通過帯域の高周波端の周波数は１ＧＨｚ以上である構成とすることができる。

【0009】

上記構成において、前記第２導電体パターンは、前記積層方向から見て前記第１導電体パターンと重ならない構成とすることができる。

【0010】

上記構成において、前記複数の導電体層と前記第２導電体パターンとは同じ元素を主成分とする構成とすることができる。

【0011】

上記構成において、前記複数の導電体層および前記第２導電体パターンは銀を含む構成とすることができる。

【0012】

上記構成において、前記第２導電体パターンは、前記第１導電体パターンを挟む隣接する誘電体層のうち少なくとも１つを貫通するビア導電体層により形成される構成とすることができる。

【0013】

上記構成において、前記第２導電体パターンは、前記第１導電体パターンが形成された導電体層、前記導電体層に隣接する誘電体層の前記第１導電体パターンが設けられた面と反対の面に設けられた導電体層の少なくとも１つの導電体層により形成される構成とすることができる。

【0014】

上記構成において、前記フィルタはローパスフィルタまたはバンドパスフィルタである構成とすることができる。

【0015】

本発明は、上記フィルタを含むマルチプレクサである。

【0016】

本発明は、複数の誘電体層と複数の導電体層とが積層方向に交互に積層された積層体と、前記複数の導電体層のうち少なくとも１つの導電体層から形成された第１導電体パターンを有するインダクタと、前記積層体内に設けられ、前記積層体内の他の導電体と接続されておらず、最大幅をＸ（ｍ）とし、前記インダクタの自己共振周波数をｆｓ（Ｈｚ）とし、前記複数の誘電体層の比誘電率をεｒとしたとき、Ｘ≦１０×１０^７／（ｆｓ×√εｒ）である第２導電体パターンと、を備える積層電子部品である。

【0017】

本発明は、複数の誘電体層と複数の導電体層とが積層方向に交互に積層された積層体と、前記複数の導電体層のうち少なくとも１つの導電体層から形成された第１導電体パターンを有するインダクタと、前記積層体内に設けられ、前記積層体内の他の導電体と接続されておらず、前記複数の誘電体層の少なくとも１つの誘電体層を貫通するビア導電体層により形成された第２導電体パターンと、を備える積層電子部品である。

【発明の効果】

【0018】

本発明によれば、特性の劣化を抑制することができる。

【図面の簡単な説明】

【0019】

【図1】図１は、実施例１に係るフィルタの回路図である。

【図2】図２は、実施例１に係るフィルタの断面図である。

【図3】図３（ａ）から図３（ｄ）は、実施例１における誘電体層の平面図である。

【図4】図４（ａ）から図４（ｄ）は、実施例１における誘電体層の平面図である。

【図5】図５（ａ）および図５（ｂ）は、実施例１における誘電体層の平面図である。

【図6】図６（ａ）および図６（ｂ）は、比較例１における誘電体層の平面図である。

【図7】図７（ａ）および図７（ｂ）は、比較例２および実施例１における抵抗値の分布を示す図である。

【図8】図８は、導電体層の体積比率に対する抵抗値のＣＶを示す模式図である。

【図9】図９（ａ）から図９（ｃ）は、シミュレーション１における実施例１、比較例１および２の通過特性および反射特性を示す図である。

【図10】図１０（ａ）から図１０（ｃ）は、実施例１の変形例１における誘電体層の平面図である。

【図11】図１１（ａ）から図１１（ｃ）は、シミュレーション２におけるそれぞれインダクタＡ～Ｃの斜視図である。

【図12】図１２（ａ）および図１２（ｂ）は、シミュレーション２におけるそれぞれインダクタＤおよびＥの斜視図である。

【図13】図１３（ａ）から図１３（ｃ）は、シミュレーションに２おけるそれぞれインダクタＡ～Ｃの通過特性および反射特性を示す図である。

【図14】図１４（ａ）および図１４（ｂ）は、シミュレーション２におけるそれぞれインダクタＤおよびＥの通過特性および反射特性を示す図である。

【図15】図１５は、実施例３に係るダイプレクサの回路図である。

【発明を実施するための形態】

【0020】

以下、図面を参照し本発明の実施例について説明する。

【実施例0021】

実施例１として、５Ｇ（5th Generation Mobile Communication System）通信システムに用いられるローパスフィルタ（ＬＰＦ）を例に説明する。５Ｇでは、２８ＧＨｚ帯等のミリ波を用いており、通過帯域を６ＧＨｚ以下とするフィルタであっても、通過帯域から３０ＧＨｚ付近までの減衰特性を向上させることが求められている。

【0022】

図１は、実施例１に係るフィルタの回路図である。図１に示すように、実施例１のフィルタ１００は、入力端子Ｔｉｎ、出力端子Ｔｏｕｔ、グランド端子Ｔｇｎｄ、キャパシタＣ１～Ｃ８、およびインダクタＬ１～Ｌ４を有する。入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に並列共振回路Ｒ１～Ｒ４が直列接続されている。並列共振回路Ｒ１とＲ２との間はノードＮ１、並列共振回路Ｒ２とＲ３との間はノードＮ２、並列共振回路Ｒ３とＲ４との間はノードＮ３である。並列共振回路Ｒ１～Ｒ４では、キャパシタＣ１～Ｃ４とインダクタＬ１～Ｌ４とがそれぞれ並列接続されている。ノードＮ１～Ｎ３とグランド端子Ｔｇｎｄとの間にキャパシタＣ５～Ｃ７がそれぞれ接続されている。ノードＮ１とＮ３との間にキャパシタＣ８が接続されている。

【0023】

図２は、実施例１に係るフィルタの断面図である。誘電体層１１ａ～１１ｋの積層方向をＺ方向、誘電体層１１ａ～１１ｋの平面方向のうち端子１４の配列方向をＸ方向、Ｘ方向に直交する方向をＹ方向とする。図２に示すように、フィルタ１００は、積層体１０を有する積層電子部品である。積層体１０では、複数の誘電体層１１ａ～１１ｋと複数の導電体層（不図示）とが交互に積層されている。積層体１０の下面表面に端子１４が設けられている。端子１４は、例えば入力端子Ｔｉｎ、出力端子Ｔｏｕｔおよびグランド端子Ｔｇｎｄである。積層体１０の上面には、導電体層１２ａにより方向識別マークが設けられている。

【0024】

図３（ａ）から図５（ｂ）は、実施例１における誘電体層の平面図である。図３（ａ）～図５（ａ）は、誘電体層１１ｃ～１１ｋの上面における誘電体層１１ｃ～１１ｋおよび誘電体層１１ｂ～１１ｊを貫通するビア配線をそれぞれ示している。誘電体層１１ｃ～１１ｋの上面に図示したビア配線１３ｂ～１３ｊは１つ上の誘電体層１１ｂ～１１ｊを貫通するビア配線である。図５（ｂ）は、誘電体層１１ｋを上方から透過した誘電体層１１ｋの下面における端子１４およびビア配線１３ｋを示している。

【0025】

例えば、図３（ｄ）の電極Ｃ１ａと、図５（ｂ）の入力端子Ｔｉｎ内の電極Ｃ１ｂと、は、誘電体層１１ｆ～１１ｋを挟むキャパシタＣ１を形成していることを示している。図３（ｃ）から図４（ａ）、図４（ｃ）、図４（ｄ）および図５（ｂ）における電極Ｃ２ａ～Ｃ８ａとＣ２ｂ～Ｃ８ｂとについても同様である。また、以下の同様の図についても同様である。

【0026】

誘電体層１１ａの上面には、図２のように、方向識別マークを形成する導電体層１２ａが設けられている。誘電体層１１ａを貫通するビア配線は設けられていない。誘電体層１１ｂの上面に導電体層は設けられていない。図３（ａ）に示すように、誘電体層１１ｂを貫通するビア配線１３ｂが設けられている。ビア配線１３ｂはフローティング導電体層１５であり、導電体層１２ｃとは電気的に接続されていない。フローティング導電体層１５の平面形状は円形状であり、幅（例えば直径）はＤ１である。誘電体層１１ｃの上面には、インダクタＬ１～Ｌ４を形成する線路パターンＬ１ａ～Ｌ４ａが設けられている。フローティング導電体層１５は、導電体層からの銀等の元素の拡散を抑制するためのパターンである。

【0027】

図３（ｂ）に示すように、誘電体層１１ｄの上面には、導電体層は設けられていない。誘電体層１１ｃを貫通するビア配線１３ｃが設けられている。図３（ｃ）に示すように、誘電体層１１ｅの上面には、電極Ｃ８ａを形成する導電体層１２ｅが設けられている。誘電体層１１ｄを貫通するビア配線１３ｄが設けられている。図３（ｄ）に示すように、誘電体層１１ｆの上面には、電極Ｃ１ａ、Ｃ２ａ、Ｃ３ａ、Ｃ４ａおよびＣ８ｂを形成する導電体層１２ｆが設けられている。誘電体層１１ｅを貫通するビア配線１３ｅが設けられている。

【0028】

図４（ａ）に示すように、誘電体層１１ｇの上面には、電極Ｃ２ｂ、Ｃ３ｂおよびＣ６ａを形成する導電体層１２ｇが設けられている。誘電体層１１ｆを貫通するビア配線１３ｆが設けられている。図４（ｂ）に示すように、誘電体層１１ｈの上面には、導電体層は設けられていない。誘電体層１１ｇを貫通するビア配線１３ｇが設けられている。図４（ｃ）に示すように、誘電体層１１ｉの上面には、電極Ｃ５ａおよびＣ７ａを形成する導電体層１２ｉが設けられている。誘電体層１１ｈを貫通するビア配線１３ｈが設けられている。図４（ｄ）に示すように、誘電体層１１ｊの上面には、電極Ｃ５ｂ，Ｃ６ｂおよびＣ７ｂを形成する導電体層１２ｊが設けられている。誘電体層１１ｉを貫通するビア配線１３ｉが設けられている。

【0029】

図５（ａ）に示すように、誘電体層１１ｋの上面には、誘電体層１１ｊを貫通するビア配線１３ｊが設けられている。ビア配線１３ｊが接続する導電体パターンを形成する導電体層１２ｋが設けられている。図５（ｂ）に示すように、誘電体層１１ｋの下面には端子１４が形成されている。端子１４は、入力端子Ｔｉｎ、出力端子Ｔｏｕｔおよびグランド端子Ｔｇｎｄを含む。入力端子Ｔｉｎは、電極Ｃ１ｂを含み、出力端子Ｔｏｕｔは電極Ｃ４ｂを含む。

【0030】

誘電体層１１ａ～１１ｋは、セラミック材料からなり、主成分として例えばシリコン（Ｓｉ）、カリウム（Ｃａ）およびマグネシウム（Ｍｇ）の酸化物（例えばディオプサイド結晶であるＣａＭｇＳｉ_２Ｏ_６）を含む。誘電体層１１ａから１１ｋの主成分は、Ｓｉ、Ｃａおよび／またはＭｇ以外の酸化物でもよい。さらに、誘電体層１１ａ～１１ｋは、絶縁体材料としてチタン（Ｔｉ）、ジルコニウム（Ｚｒ）およびアルミニウム（Ａｌ）の少なくとも１つの酸化物を含んでもよい。

【0031】

導電体層１２ａ、１２ｃ、１２ｅ～１２ｇ、１２ｉ～１２ｋ、ビア配線１３ｂ～１３ｋおよび端子１４の上部は、例えば銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、金（Ａｕ）－パラジウム（Ｐｄ）合金または銀（Ａｇ）－白金（Ｐｔ）合金を主成分とする金属層であり、一例として銀を含む。端子１４の上部は、上記金属材料に加えＴｉＯ_２、ＺｒＯ_２またはＡｌ_２Ｏ_３等の不伝導性材料を含んでもよい。端子１４の下部は、ニッケル膜および錫（Ｓｎ）膜である。

【0032】

［比較例１］
図６（ａ）および図６（ｂ）は、比較例１における誘電体層の平面図である。図６（ａ）に示すように、比較例１では、誘電体層１１ｂの上面にフローティング導電体層１５を形成する導電体層１２ｂが設けられている。フローティング導電体層１５の最大長さはＤ２である。図６（ｂ）に示すように、誘電体層１１ｃの上面に線路パターンＬ１ａ～Ｌ４ａを形成する導電体層１２ｃが設けられている。誘電体層１１ｂを貫通するビア配線は設けられていない。その他の構成は実施例１と同じである。

【0033】

［比較例２］
比較例２では、フローティング導電体層１５を設けていない。その他の構成は実施例１および比較例１と同じである。

【0034】

［比較例２の課題］
導電体層１２ａ、１２ｃ、１２ｅ～１２ｇ、１２ｉ～１２ｋ、ビア配線１３ｂ～１３ｋおよび端子１４の上部の主成分が銀の場合、積層体を焼結させるときの熱処理により、銀が誘電体層１１ａ～１１ｋ内に拡散することがある。このため、誘電体層、ビア配線および端子内の銀が減少し、誘電体層、ビア配線および端子の抵抗が高くなる。例えば、比較例２において、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間の抵抗値の変動係数（ＣＶ：Coefficient of Variation）を測定した。測定したフィルタの各誘電体層１１ａ～１１ｋは、ＣａＭｇＳｉ_２Ｏ_６が主成分であり、導電体層１２ａ、１２ｃ、１２ｅ～１２ｇ、１２ｉ～１２ｋおよびビア配線１３ｂ～１３ｋの主成分は銀であり、導電体層１２ｃの厚さは、約１５μｍである。

【0035】

図７（ａ）および図７（ｂ）は、比較例２および実施例１における抵抗値の分布を示す図である。横軸は抵抗値を示し、縦軸は抵抗値の割合を示している。図７（ａ）に示すように、比較例２では、抵抗値のばらつきが大きい。比較例２の抵抗値のＣＶは１０．７％であった。抵抗値のＣＶが大きいとインダクタＬ１～Ｌ４の寄生抵抗がばらついてしまう。

【0036】

比較例２において、積層体１０の焼結温度を低くすると、抵抗値のＣＶが小さくなる。このため、比較例２の抵抗値のＣＶの増加は主に線路パターンＬ１ａ～Ｌ４ａの銀が誘電体層１１ｂおよび１１ｃに拡散したためと考えられる。

【0037】

図８は、導電体層の体積比率に対する抵抗値のＣＶを示す模式図である。横軸の体積比率は、積層体１０のＸＹ平面の面積に所定の厚さ（例えば１０μｍ～５０μｍ）を乗じた体積に対する線路パターンＬ１ａ～Ｌ４ａの体積の比率を示す。縦軸のＣＶは、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間の抵抗値のＣＶを示している。図８は、異なるフィルタについて、体積比率と抵抗値のＣＶとの関係を調査した結果を模式化した図である。

【0038】

図８に示すように、体積比率が小さくなると、ＣＶ値が大きくなる。これは、体積比率が大きい場合、導電体層内の銀のうち誘電体層へ拡散する銀の割合が小さいが、体積比率が小さくなると、導電体層内の銀のうち誘電体層へ拡散する銀の割合が大きくなる。このため、導電体層内に抵抗が高くなる部分が生じるためと考えられる。

【0039】

比較例２では、線路パターンＬ１ａ～Ｌ４ａが細いため、図８の体積比率が小さくなる。このため、線路パターンＬ１ａ～Ｌ４ａの銀が誘電体層１１ｂおよび１１ｃに拡散しやすくなり、ＣＶ値が大きくなったものと考えられる。

【0040】

実施例１および比較例１では、線路パターンＬ１ａ～Ｌ４ａの近傍にフローティング導電体層１５を設けている。このため、線路パターンＬ１ａ～Ｌ４ａ内の銀が誘電体層１１ｂおよび１１ｃへ拡散することを抑制できる。実施例１において、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間の抵抗値のＣＶを測定した。各部材の材料は比較例２と同じである。フローティング導電体層１５の厚さは約２５ｍ、フローティング導電体層１５の幅Ｄ１（直径）は約６０μｍである。

【0041】

図７（ｂ）に示すように、実施例１では、抵抗値のばらつきが比較例２より小さい。実施例１の抵抗値のＣＶは、４．９％であった。このように、実施例１および比較例１では、インダクタＬ１～Ｌ４の寄生抵抗のばらつきを小さくできる。

【0042】

［シミュレーション１］
実施例１、比較例１および２について、有限要素法を用い３次元電磁界シミュレーションを行い、フィルタの通過特性および反射特性をシミュレーションした。

【0043】

各誘電体層１１ａ～１１ｋは、ＣａＭｇＳｉ_２Ｏ_６が主成分であり比誘電率は約１０とした。フィルタ１００の扱う周波数が１ＧＨｚ～４０ＧＨｚと高いため、フィルタ１００は、分布定数回路的に機能する。このため、キャパシタＣ１～Ｃ８のキャパシタンスおよびインダクタＬ１～Ｌ４のインダクタンスは定まらないが、実施例１、比較例１および２のキャパシタＣ１～Ｃ８のキャパシタンスおよびインダクタＬ１～Ｌ４のインダクタンスの概略値を表１に示す。

【表1】

【0044】

実施例１のフローティング導電体層１５の幅Ｄ１は６０μｍ、厚さは２５μｍである。比較例１のフローティング導電体層１５の最大長さＤ２は１７５０μｍ、厚さは１５μｍである。

【0045】

図９（ａ）から図９（ｃ）は、シミュレーション１における実施例１、比較例１および２の通過特性および反射特性を示す図である。ＳパラメータのＳ２１の絶対値は通過特性を示し、Ｓ１１の絶対値は反射特性を示す。

【0046】

図９（ａ）に示すように、実施例１のように、Ｓ２１が－３ｄＢとなる周波数を遮断周波数ｆｃ（すなわち通過帯域の高周波数端）とすると、遮断周波数ｆｃは約５．７ＧＨｚである。遮断周波数ｆｃより低い周波数では、Ｓ２１はほぼ０ｄＢであり、Ｓ１１は－１５ｄＢ以下である。遮断周波数ｆｃより高い周波数では、４０ＧＨｚ付近まで、Ｓ２１は－２０ｄＢ以下であり、Ｓ１１はほぼ０ｄＢである。通過帯域は遮断周波数ｆｃ以下の帯域であり、減衰帯域は遮断周波数ｆｃから４０ＧＨｚ程度まである。減衰帯域には、４つの減衰極が形成されている。これらの減衰極は、並列共振回路Ｒ１～Ｒ４により主に形成される。３０ＧＨｚ付近において良好な減衰特性が得られている。

【0047】

図９（ｂ）に示すように、比較例１では、遮断周波数ｆｃは実施例１と同程度である。破線３８のように、２９ＧＨｚ付近において、Ｓ１１が大きくなり、Ｓ２１が小さくなる。このように、３０ＧＨｚ付近において減衰特性が劣化している。

【0048】

図９（ｃ）に示すように、比較例２では、比較例１のような２９ＧＨｚ付近の減衰特性の劣化は観察されない。遮断周波数ｆｃは実施例１と同程度である。３０ＧＨｚ付近において良好な減衰特性が得られている。以上のように、比較例１では、２９ＧＨｚ付近の減衰特性の劣化が生じている。減衰特性の劣化は、比較例１のフローティング導電体層１５に関連していると考えられる。

【0049】

比較例１において、２９ＧＨｚ付近において減衰特性が劣化する原因について考察する。図６（ａ）におけるフローティング導電体層１５の最大長さＤ２は１７５０μｍである。フローティング導電体層１５の両端は開放されているため、長さＤ２が高周波信号の波長λの１／２のとき、フローティング導電体層１５により共振が生じる。そこで、長さＤ２がλ／２となる周波数を算出する。積層体１０の比誘電率をεｒとすると、Ｄ２＝λ／２となる波長λはλ＝２×Ｄ２×√εｒ＝２×１．７５×１０^－３ｍ×√１０≒１．１×１０^－２ｍ＝１１ｍｍである。光速ｃをｃ≒３×１０^８ｍ／ｓとすると、波長がλとなる周波数ｆｓは、ｆｓ＝ｃ／λ≒２７ＧＨｚである。このように、フローティング導電体層１５をλ／２線路として共振する周波数は、比較例１において減衰特性が劣化する２９ＧＨｚに近い数値となる。

【0050】

比較例２において、フローティング導電体層１５の幅Ｄ１は６０μｍである。Ｄ１＝λ／２となる波長λはλ＝２×Ｄ１×√εｒ＝２×０．０６×１０^－３×√１０≒０．３８×１０^－３ｍ＝０．３８ｍｍであり、周波数ｆｓはｆｓ＝ｃ／λ≒７９０ＧＨｚである。このように、実施例１のフローティング導電体層１５は、フィルタの特性にほとんど影響しない。

【0051】

ローパスフィルタおよびバンドパスフィルタでは、通過帯域の高周波数端である遮断周波数ｆｃと少なくともｆｃの２倍程度の間の範囲において減衰特性の劣化の抑制が求められている。そこで、フローティング導電体層１５の最大幅をＸ（ｍ）とし、遮断周波数をｆｃ（Ｈｚ）とし、複数の誘電体層１１ａ～１１ｈの比誘電率をεｒとしたとき、フローティング導電体層１５のλ／２の共振周波数ｆｒは、ｆｒ＝ｃ／（２×Ｘ×√εｒ）である。ｆｒ≧２×ｆｃとするためには、ｃ／（２×Ｘ×√εｒ）≧２×ｆｃよって、Ｘ≦ｃ／（２×２×ｆｃ×√εｒ）＝７．５×１０^７／（ｆｃ×√εｒ）［ｍ］が好ましい。

【0052】

５Ｇ通信システムでは、６ＧＨｚ以下の信号と２８ＧＨｚの信号を用いる。そこで、フローティング導電体層１５の共振周波数ｆｒを遮断周波数ｆｃの５倍以上とすることが好ましい。よって、Ｘ≦ｃ／（５×２×ｆｃ×√εｒ）＝３×１０^７／（ｆｃ×√εｒ）［ｍ］がより好ましい。さらに、フローティング導電体層１５の共振周波数ｆｒを遮断周波数ｆｃの１０倍以上とするため、Ｘ≦ｃ／（１０×２×ｆｃ×√εｒ）＝１．５×１０^７／（ｆｃ×√εｒ）［ｍ］がより好ましい。

【0053】

[実施例１の変形例１]
図１０（ａ）から図１０（ｃ）は、実施例１の変形例１における誘電体層の平面図である。

【0054】

図１０（ａ）に示すように、誘電体層１１ｂの上面に、フローティング導電体層１５を形成する導電体層１２ｂが設けられている。図１０（ｂ）に示すように、誘電体層１１ｃの上面に、線路パターンＬ１ａ～Ｌ４ａおよびフローティング導電体層１５を形成する導電体層１２ｃが設けられている。誘電体層１１ｂを貫通するビア配線１３ｂにより形成されたフローティング導電体層は設けられていない。図１０（ｃ）に示すように、誘電体層１１ｄの上面に、フローティング導電体層１５を形成する導電体層１２ｄが設けられている。フローティング導電体層１５の平面形状として矩形を例に説明したが、フローティング導電体層１５の平面形状は円形状、楕円形状または多角形状など任意である。その他の構成は実施例１と同じであり説明を省略する。

【0055】

実施例１およびその変形例１によれば、インダクタＬ１～Ｌ４は、複数の導電体層のうち少なくとも１つの導電体層１２ｃから形成された線路パターンＬ１ａ～Ｌ４ａ（第１導電体パターン）を有する。フローティング導電体層１５（第２導電体パターン）は、積層体１０内に設けられ、積層体１０内の他の導電体（例えば導電体層およびビア配線）と電気的に接続されていない。フローティング導電体層１５の電位はフローティングである。フローティング導電体層１５の平面方向における最大幅をＸ（ｍ）（Ｄ１に相当）とし、通過帯域の高周波端の遮断周波数をｆｃ（Ｈｚ）とし、複数の誘電体層の比誘電率をεｒとしたとき、Ｘ≦７．５×１０^７／（ｆｃ×√εｒ）である。これにより、遮断周波数ｆｃから２ｆｃまでの減衰帯域において、フローティング導電体層１５のλ／２の共振に起因した減衰特性の劣化を抑制できる。

【0056】

実施例１のように、フローティング導電体層１５は、複数の誘電体層１１ａ～１１ｋの少なくとも１つの誘電体層１１ｂを貫通するビア配線１３ｂ（ビア導電体層）により形成される。これにより、フローティング導電体層１５の幅Ｄ１を小さくできる。また、誘電体層１１ｂを厚くすることで、ビア配線１３ｂを厚くできる。例えば、フローティング導電体層１５の厚さを線路パターンＬ１ａ～Ｌ４ａの厚さより大きくできる。このため、フローティング導電体層１５の体積を大きくできる。よって、線路パターンＬ１ａ～Ｌ４ａからの銀の拡散を抑制できる。

【0057】

フローティング導電体層１５が貫通する誘電体層は、誘電体層１１ａ～１１ｋのうち少なくとも１つに設けられていてもよい。線路パターンＬ１ａ～Ｌ４ａからの銀の拡散を抑制する観点から、フローティング導電体層１５は、線路パターンＬ１ａ～Ｌ４ａの近くに設けることが好ましい。よって、フローティング導電体層１５が貫通する誘電体層は、線路パターンＬ１ａ～Ｌ４ａを挟む隣接する誘電体層１１ｂおよび１１ｃの少なくとも１つの誘電体層であることが好ましい。誘電体層１１ｂおよび１１ｃの両方を貫通するフローティング導電体層１５を設けてもよい。これにより、フローティング導電体層１５の体積を大きくでき、銀の拡散をより抑制できる。

【0058】

実施例１の変形例１のように、フローティング導電体層１５は、導電体層の少なくとも１つの導電体層により形成されていてもよい。線路パターンＬ１ａ～Ｌ４ａからの銀の拡散を抑制する観点から、フローティング導電体層１５は、導電体層１２ｂ～１２ｄの少なくとも１つの導電体層により形成されることが好ましい。ここで、導電体層１２ｃは線路パターンＬ１ａ～Ｌ４ａが形成された導電体層であり、導電体層１２ｂおよび１２ｄは、導電体層１２ｃに隣接する誘電体層１１ｂおよび１１ｃの線路パターンＬ１ａ～Ｌ４ａが設けられた面と反対の面に設けられた導電体層である。フローティング導電体層１５を導電体層１２ｂ～１２ｄにより形成する。これにより、フローティング導電体層１５の体積を大きくでき、銀の拡散をより抑制できる。

【0059】

フローティング導電体層１５は、ビア配線と導電体層の両方から形成してもよい。例えば、導電体層１２ｂ～１２ｄにより形成されたフローティング導電体層１５を誘電体層１１ｂおよび１１ｃを貫通するフローティング導電体層１５を介し接続してもよい。これにより、フローティング導電体層１５の体積を大きくでき、銀の拡散をより抑制できる。

【0060】

線路パターンＬ１ａ～Ｌ４ａが複数設けられている場合には、最も長い線路パターンＬ２ａおよびＬ３ａに隣接する誘電体層に貫通するフローティング導電体層を設けることが好ましい。また、最も長い線路パターンＬ２ａおよびＬ３ａが設けられた導電体層１２ｃおよび隣接する導電体層１２ｂおよび１２ｄによりフローティング導電体層１５を形成することが好ましい。

【0061】

複数の導電体層１２ａ、１２ｃ、１２ｅ～１２ｇ、１２ｉ～１２ｋおよびフローティング導電体層１５は、同じ元素を主成分とする。例えば、複数の導電体層１２ａ、１２ｃ、１２ｅ～１２ｇ、および１２ｉ～１２ｋが銀を含む場合、誘電体層１１ａ～１１ｋへの銀の拡散が問題となる。よって、銀を含むフローティング導電体層１５を設けることが好ましい。複数の導電体層１２ａ、１２ｃ、１２ｅ～１２ｇ、１２ｉ～１２ｋおよびフローティング導電体層１５は、例えば銀を主成分とする。ここで、導電体層およびフローティング導電体層がある元素（例えば銀）を主成分とするとは、導電体層およびフローティング導電体層に意図的または意図せずに不純物が含まれることを許容する。導電体層およびフローティング導電体層におけるある元素（例えば銀）の濃度は、例えば５０原子％以上であり、８０原子％以上である。

【0062】

遮断周波数ｆｃが低い場合には、フローティング導電体層１５の幅Ｄ１を線路パターンＬ１ａ～Ｌ４ａの長さ程度としても、フローティング導電体層１５のλ／２の共振周波数は遮断周波数ｆｃより十分高くなり、λ／２の共振が課題となることはあまりない。よって、遮断周波数ｆｃが１ＧＨｚ以上の場合、より典型的には２ＧＨｚ以上、さらに典型的には５ＧＨｚ以上の場合に、フローティング導電体層１５を小さくすることが好ましい。

【0063】

フィルタはローパスフィルタに限られないが、通過帯域の高周波端を有する観点から、ローパスフィルタまたはバンドパスフィルタに小さいフローティング導電体層１５を設けることが好ましい。

【0064】

フィルタ１００の回路構成は、図１に限られない。入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間は、直流的に導通されており、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間の直流経路にインダクタが設けられている場合、直流経路のインダクタの抵抗はフィルタの挿入損出となる。よって、直流経路にインダクタが設けられている場合に、フローティング導電体層１５を設けることが好ましい。

【実施例0065】

実施例２は、積層電子部品に含まれるインダクタの例である。
［シミュレーション２］
インダクタＡ～Ｅについて、有限要素法を用い３次元電磁界シミュレーションを行い、インダクタの通過特性および反射特性をシミュレーションした。各部材の材料はシミュレーション１と同じである。

【0066】

図１１（ａ）から図１２（ｂ）は、シミュレーション２におけるそれぞれインダクタＡ～Ｅの斜視図である。図１１（ａ）から図１２（ｂ）では、積層体１０を透過して、導電体層１２、ビア配線１３および端子１４およびフローティング導電体層１５を図示している。導電体層１２により形成される線路パターンＬは、図３（ａ）の線路パターンＬ２ａおよびＬ３ａと同じ形状である。線路パターンＬに接続されるビア配線１３、端子１４の構造も実施例１の図３（ａ）から図５（ｂ）と同じである。インダクタＡ～Ｃは比較例に相当し、インダクタＤおよびＥは実施例２に相当する。

【0067】

図１１（ａ）に示すように、インダクタＡには、導電体層１２により形成される線路パターンＬが設けられ、フローティング導電体層１５は設けられていない。

【0068】

図１１（ｂ）に示すように、インダクタＢには、平面視において線路パターンＬに重なるように，線路パターンＬの上方に誘電体層を介し、フローティング導電体層１５が設けられている。フローティング導電体層１５の長さＤ２は１７５０μｍであり、厚さ１５μｍである。フローティング導電体層１５の形状は、図６（ａ）と同じである。

【0069】

図１１（ｃ）に示すように、インダクタＣには、平面視において線路パターンＬのうちＸ方向に延伸する部分に重なるように、線路パターンＬの上方に誘電体層を介し、フローティング導電体層１５は設けられている。フローティング導電体層１５の長さＤ２は１６００μｍであり、厚さ１５μｍである。

【0070】

図１２（ａ）に示すように、インダクタＤには、線路パターンＬの上方に誘電体層を介し、複数のフローティング導電体層１５が設けられている。フローティング導電体層１５の一部は、平面視において線路パターンＬに重なる。フローティング導電体層１５の幅Ｄ１は１０００μｍであり、厚さ１５μｍである。

【0071】

図１２（ｂ）に示すように、インダクタＥには、線路パターンＬ上の誘電体層を貫通するビア配線として複数のフローティング導電体層１５が設けられている。フローティング導電体層１５は、平面視において線路パターンＬに重ならない。複数のフローティング導電体層１５の形状は、図３（ａ）と同じである。フローティング導電体層１５の幅Ｄ１は６０μｍであり、厚さは２５μｍである。

【0072】

図１３（ａ）から図１４（ｂ）は、シミュレーション２におけるそれぞれインダクタＡ～Ｅの通過特性および反射特性を示す図である。

【0073】

図１３（ａ）に示すように、インダクタＡでは、破線３６のように、３６ＧＨｚ付近においてＳ２１に減衰極が形成され、Ｓ１１に極大が形成されている。これは、インダクタの自己共振周波数に起因する減衰極である。自己共振周波数は、インダクタのインダクタンスと寄生キャパシタンスによる共振である。

【0074】

図１３（ｂ）に示すように、インダクタＢでは、破線３６のように、３６ＧＨｚ付近においてインダクタＡと同様にインダクタの自己共振周波数に起因する減衰極が形成されている。自己共振周波数は、インダクタＡより若干低くなっている。破線３８のように、破線３６より低い周波数に、Ｓ２１の減少とＳ１１の増加が観察される。これは、フローティング導電体層１５のλ／２の共振に起因すると考えられる。

【0075】

図１３（ｃ）に示すように、インダクタＣでは、３６ＧＨｚ付近の破線３６より高周波側に破線３８のように、インダクタＡと同様に、インダクタの自己共振周波数に起因する減衰極が形成されている。破線３８のように、破線３６より高い周波数に、インダクタＡに比べＳ２１の減少とＳ１１の増加が観察される。これは、フローティング導電体層１５のλ／２の共振に起因すると考えられ、インダクタＢよりフローティング導電体層１５の長さＤ２が短いため、インダクタＢよりλ／２に起因する共振の周波数が高くなったものと考えられる。

【0076】

図１４（ａ）に示すように、インダクタＤでは、フローティング導電体層１５のλ／２の共振に起因すると考えられるＳ２１およびＳ１１の異常は見られない。これは、フローティング導電体層１５の幅Ｄ１が小さいためλ／２の共振の周波数が高くなったためと考えられる。一方、破線３６の自己共振周波数がインダクタＡ～Ｃより低く約３４ＧＨｚである。これは、グランド端子Ｔｇｎｄ上において、線路パターンＬとフローティング導電体層１５とが重なるため、寄生キャパシタンスが増加したためと考えられる。

【0077】

図１４（ｂ）に示すように、インダクタＥでは、インダクタＤと同様に、フローティング導電体層１５のλ／２の共振に起因すると考えられるＳ２１およびＳ１１の異常は見られない。これは、フローティング導電体層１５の幅Ｄ１が小さいためλ／２の共振の周波数が高くなったためと考えられる。また、破線３６の自己共振周波数は、インダクタＡとほぼ同じである。これは、線路パターンＬとフローティング導電体層１５とが重なっていないため、インダクタＡとＥとで寄生キャパシタンスがほぼ同じためと考えられる。

【0078】

シミュレーション２のように、フローティング導電体層１５が大きいと、フローティング導電体層１５のλ／２の共振に起因しインダクタの高周波特性が劣化する。フローティング導電体層１５のλ／２の共振にともない減衰特性が劣化する周波数がインダクタの自己共振周波数ｆｓの１．５倍以上であることが好ましい。そこで、フローティング導電体層１５の最大幅をＸ（ｍ）とし、自己共振周波数をｆｓ（Ｈｚ）とし、複数の誘電体層１１ａ～１１ｈの比誘電率をεｒとしたとき、λ／２の共振周波数ｆｒは、ｆｒ＝ｃ／（２×Ｘ×√εｒ）である。ｆｒ≧１．５×ｆｓとするためには、ｃ／（２×Ｘ×√εｒ）≧１．５×ｆｃよって、Ｘ≦ｃ／（１．５×２×ｆｓ×√εｒ）＝１０×１０^７／（ｆｓ×√εｒ）［ｍ］が好ましい。λ／２の周波数を遮断周波数ｆｃの２倍以上とすると、Ｘ≦ｃ／（２×２×ｆｃ×√εｒ）＝７．５×１０^７／（ｆｓ×√εｒ）［ｍ］がより好ましい。λ／２の周波数を遮断周波数ｆｃの５倍以上とすると、Ｘ≦ｃ／（５×２×ｆｃ×√εｒ）＝３×１０^７／（ｆｓ×√εｒ）［ｍ］がより好ましい。

【0079】

実施例２によれば、フローティング導電体層１５（第２導電体パターン）の最大幅をＸ（ｍ）（Ｄ１に相当）とし、インダクタの自己共振周波数をｆｓ（Ｈｚ）とし、複数の誘電体層の比誘電率をεｒとしたとき、Ｘ≦１０×１０^７／（ｆｓ×√εｒ）である。これにより、インダクタの自己共振周波数付近におけるフローティング導電体層１５のλ／２の共振の影響を抑制できる。

【0080】

フローティング導電体層１５に起因して、インダクタの寄生キャパシタンスが増加し、インダクタの自己共振数が低くなるなどインダクタの高周波特性が変化してしまう。この観点から、フローティング導電体層１５は、Ｚ方向から見て線路パターンＬと重ならないことが好ましい。実施例１およびその変形例１のフィルタにおいても、フローティング導電体層１５は、Ｚ方向から見て線路パターンＬ１ａ～Ｌ４ａと重ならないことが好ましい。

【0081】

実施例１および２では、積層電子部品として、フィルタとインダクタの例を説明したが、その他の積層電子部品でもよい。また、フローティング導電体層１５として、銀の拡散を抑制するためのフローティング導電体層の例を説明したが、他の用途のフローティング導電体層でもよい。