特開 2024-142096 無線通信装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024142096

(43)【公開日】2024-10-10

(54)【発明の名称】無線通信装置

(51)【国際特許分類】

   H04B 1/38 20150101AFI20241003BHJP

【ＦＩ】

H04B1/38

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023054091

(22)【出願日】2023-03-29

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】矢野 芳知

【テーマコード（参考）】

5K011

【Ｆターム（参考）】

5K011AA01

5K011AA16

5K011DA01

5K011JA01

5K011KA18

(57)【要約】

【課題】整合回路の回路定数の合わせ込みに要する時間及びコストを抑えつつ、ユーザの利便性を向上させることができる無線通信装置を提供する。
【解決手段】無線通信装置は、無線信号を処理する信号処理回路が形成された第１のチップと、無線信号を送受信するためのアンテナと信号処理回路との間でインピーダンス整合を行うための整合回路を構成する受動素子が形成された第２のチップと、を含む。無線通信装置は、第１のチップ及び第２のチップがパッケージングされた単一の形態を有する。
【選択図】図２

【特許請求の範囲】

【請求項1】

無線信号を処理する信号処理回路が形成された第１のチップと、
前記無線信号を送受信するためのアンテナと前記信号処理回路との間でインピーダンス整合を行うための整合回路を構成する受動素子が形成された第２のチップと、
を含み、
前記第１のチップ及び前記第２のチップがパッケージングされた単一の形態を有する
無線通信装置。

【請求項2】

前記第２のチップは、前記整合回路を構成する複数の受動素子を含む
請求項１に記載の無線通信装置。

【請求項3】

前記受動素子は、インダクタ又はキャパシタを含む
請求項１に記載の無線通信装置。

【請求項4】

前記第１のチップ及び前記第２のチップは、単一の基板の表面に搭載されている
請求項１に記載の無線通信装置。

【請求項5】

前記第１のチップと前記第２のチップとが積層されている
請求項１に記載の無線通信装置。

【請求項6】

前記整合回路を構成する受動素子が形成された２つ以上のチップを有し、
前記第１のチップ及び前記２つ以上のチップがパッケージングされた単一の形態を有する
請求項１から請求項５のいずれか１項に記載の無線通信装置。

【発明の詳細な説明】

【技術分野】

【0001】

開示の技術は、無線通信装置に関する。

【背景技術】

【0002】

無線通信装置に関する技術として、以下の技術が知られている。特許文献１には、信号処理回路と、アンテナと、これらの間に設けられた特性インピーダンス変換回路を含む電子部品と、を有する通信機器が記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２２－１４５５４０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

無線通信装置は、送信信号及び受信信号を処理する信号処理回路と、信号処理回路とアンテナとの間でインピーダンスを整合させるための整合回路とを有する。整合回路は、インダクタ及びキャパシタ等の受動素子の組み合わせにより構成される。

【0005】

整合回路の回路定数は比較的大きいため、信号処理回路を含むＩＣ（Integrated Circuit）チップに整合回路を構成する受動素子を組み込むと、チップ面積が拡大し、コストアップを招く。このため、整合回路を構成する受動素子を信号処理回路を含むＩＣチップに対して外付けする形態がとられている。すなわち、信号処理回路と整合回路とが別々の部品として提供されており、ユーザの利便性に欠けるものとなっている。

【0006】

一方、整合回路の設計をシミュレーションのみで行うことは困難であり、実機評価によって整合回路の定数を合わせ込むのが一般的である。したがって、仮に信号処理回路と整合回路とを単一のＩＣチップに収容したワンチップ構成とした場合には、デバッグ工程において、整合回路の回路定数を異ならせた複数のＩＣチップのサンプルを準備しておく必要があり、回路定数の合わせ込みに多大な時間とコストを要する。

【0007】

開示の技術は、整合回路の回路定数の合わせ込みに要する時間及びコストを抑えつつ、ユーザの利便性を向上させることができる無線通信装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

開示の技術に係る無線通信装置は、無線信号を処理する信号処理回路が形成された第１のチップと、前記無線信号を送受信するためのアンテナと前記信号処理回路との間でインピーダンス整合を行うための整合回路を構成する受動素子が形成された第２のチップと、を含む。無線通信装置は、前記第１のチップ及び前記第２のチップがパッケージングされた単一の形態を有する。

【発明の効果】

【0009】

開示の技術によれば、整合回路の回路定数の合わせ込みに要する時間及びコストを抑えつつ、ユーザの利便性を向上させることができる無線通信装置が提供される。

【図面の簡単な説明】

【0010】

【図1】開示の技術の実施形態に係る無線通信装置の回路構成の一例を示す図である。

【図2】開示の技術の実施形態に係る無線通信装置の構成の一例を示す平面図である。

【図3】開示の技術の実施形態に係る無線通信装置の構成の一例を示す斜視図である。

【図4】開示の技術の実施形態に係る無線通信装置の構成の一例を示す断面図である。

【図5】開示の技術の実施形態に係る無線通信装置の構成の一例を示す平面図である。

【発明を実施するための形態】

【0011】

以下、開示の技術の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一又は等価な構成要素及び部分には同一の参照符号を付与し、重複する説明は省略する。

【0012】

図１は、開示の技術の実施形態に係る無線通信装置１０の回路構成の一例を示す図である。無線通信装置１０は、信号処理回路２０及び整合回路３０を有する。無線通信装置１０のアンテナ端子４１には、アンテナ４０が接続されている。

【0013】

信号処理回路２０は、送信信号を処理する送信信号処理回路２１及び受信信号を処理する受信信号処理回路２２を有する。送信信号処理回路２１は、例えば、変調回路、発振器、パワーアンプ（いずれも図示せず）等を含み得る。受信信号処理回路２２は、例えば、ＬＮＡ（Low Noise Amplifier）、混合器、フィルタ、復調回路（いずれも図示せず）等を含み得る。

【0014】

整合回路３０は、アンテナ４０と信号処理回路２０との間でインピーダンスを整合させるための回路である。図１には、受動素子であるインダクタ３１及びキャパシタ３２を含む整合回路３０が例示されている。アンテナ４０と信号処理回路２０は、インピーダンスが互いに異なるため、仮に両者を直接接続した場合には、送信信号及び受信信号が反射され、良好な通信品質を得ることができない。アンテナ４０と信号処理回路２０との間に整合回路３０を挿入して両者のインピーダンスを整合させることで、送信信号及び受信信号の反射が抑制され、無線通信を適切に行うことが可能となる。例えば、アンテナ４０のインピーダンスが例えば５０Ωである場合、アンテナ４０から見た信号処理回路２０側のインピーダンス（すなわち、整合回路３０と信号処理回路２０の合成インピーダンス）が５０Ωになるように、整合回路３０の回路定数が定められる。

【0015】

図２は、無線通信装置１０の構成の一例を示す平面図である。図３は、無線通信装置１０の構成の一例を示す斜視図である。信号処理回路２０は、整合回路３０とは別体のチップ５１によって構成されている。チップ５１は、信号処理回路２０が形成されたシリコン基板である。すなわち、信号処理回路２０は、半導体ＩＣチップに内蔵されている。整合回路３０は、信号処理回路２０を構成する半導体ＩＣチップの外付け部品として提供される。

【0016】

整合回路３０を構成するインダクタ３１及びキャパシタ３２は、互いに異なるチップ５２及び５３によって構成されている。インダクタ３１は、チップインダクタの形態を有していてもよく、キャパシタ３２は、チップキャパシタ（チップコンデンサ）の形態を有していてもよい。インダクタ３１は、巻線タイプ、フィルムタイプ及び積層タイプのいずれのタイプであってもよい。キャパシタ３２は、例えば積層セラミックコンデンサであってもよい。また、チップ５２及び５３は、それぞれ、インダクタ３１及びキャパシタ３２が形成されたシリコン基板によって構成されていてもよい。

【0017】

チップ５１、５２、５３は、単一の基板５０の表面に搭載されている。基板５０は、例えばセラミック基板又は樹脂基板であってもよい。基板５０の表面には、信号処理回路２０、インダクタ３１及びキャパシタ３２を互いに接続する配線（図示せず）が形成されている。図３に示すように、チップ５１、５２、５３は、基板５０上を覆うモールド樹脂６０の中に埋設されていてもよい。

【0018】

無線通信装置１０は、信号処理回路２０を構成するチップ５１と、整合回路３０を構成するチップ５２及び５３と、がパッケージングされた単一の形態を有する。したがって、無線通信装置１０を単一の部品として扱うことが可能である。

【0019】

本実施形態に係る無線通信装置１０においては、整合回路３０の回路定数は、実機評価による合わせ込みによって行われる。整合回路３０の回路定数の合わせ込みは、例えば以下の手順で行われる。互いにインダクタンスが異なる複数のチップ５２及び互いにキャパシタンスが異なる複数のチップ５３を用意する。信号処理回路２０を構成するチップ５１に対して、整合回路３０を構成するチップ５２及びチップ５３の組み合わせを変えながら、信号処理回路２０と整合回路３０とを組み合わせる。各組み合せについて、送受信信号の伝送特性を実機にて評価し、もっとも良好な特性が得られるチップ５２及び５３の組み合わせに基づいて、整合回路３０の定数を決定する。

【0020】

仮に、信号処理回路２０及び整合回路３０を単一のＩＣチップに収容したワンチップ構成とした場合には、デバッグ工程において、整合回路の回路定数を異ならせた複数のＩＣチップのサンプルを準備しておく必要があり、回路定数の合わせ込みに多大な時間とコストを要する。

【0021】

一方、開示の技術の実施形態に係る無線通信装置１０において、チップ５２（インダクタ３１）及びチップ５３（キャパシタ３２）は、ディスクリート部品であり、定数が異なる複数のサンプルを用意することは比較的容易である。したがって、整合回路３０の定数の決定するために、チップ５２（インダクタ３１）及びチップ５３（キャパシタ３２）の最適な組み合わせを探索することは比較的容易である。

【0022】

また、開示の技術の実施形態に係る無線通信装置１０によれば、信号処理回路２０を構成するチップ５１と、整合回路３０を構成するチップ５２及び５３とが、単一のパッケージに収容されており、無線通信装置１０を単一の部品として扱うことができる。すなわち、無線通信装置１０によれば。整合回路３０の回路定数の合わせ込みに要する時間及びコストを抑えつつ、ユーザの利便性を向上させることが可能となる。

【0023】

なお、以上の説明では、チップ５１、５２及び５３が、基板５０上に搭載された形態を例示したが、開示の技術はこの形態に限定されない。例えば、図４に示すように、信号処理回路２０を構成するチップ５１の表面に、整合回路３０を構成するチップ５２及び５３が搭載される形態とすることも可能である。

【0024】

また、以上の説明では、整合回路３０を構成するインダクタ３１及びキャパシタ３２が別々のチップによって構成される場合を例示したが、開示の技術は、この形態に限定されない。図５に示すように、整合回路３０を構成するインダクタ３１及びキャパシタ３２が単一のチップ５４によって構成されていてもよい。

【0025】

以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
無線信号を処理する信号処理回路が形成された第１のチップと、
前記無線信号を送受信するためのアンテナと前記信号処理回路との間でインピーダンス整合を行うための整合回路を構成する受動素子が形成された第２のチップと、
を含み、
前記第１のチップ及び前記第２のチップがパッケージングされた単一の形態を有する
無線通信装置。

【0026】

（付記２）
前記第２のチップは、前記整合回路を構成する複数の受動素子を含む
付記１に記載の無線通信装置。

【0027】

（付記３）
前記受動素子は、インダクタ又はキャパシタを含む
付記１又は付記２に記載の無線通信装置。

【0028】

（付記４）
前記第１のチップ及び前記第２のチップは、単一の基板の表面に搭載されている
付記１から付記３のいずれか１つに記載の無線通信装置。

【0029】

（付記５）
前記第１のチップと前記第２のチップとが積層されている
付記１から付記３のいずれか１つに記載の無線通信装置。

【0030】

（付記６）
前記整合回路を構成する受動素子が形成された２つ以上のチップを有し、
前記第１のチップ及び前記２つ以上のチップがパッケージングされた単一の形態を有する
付記１から付記５のいずれか１項に記載の無線通信装置。

【符号の説明】

【0031】

１０ 無線通信装置
２０ 信号処理回路
３０ 整合回路
３１ インダクタ
３２ キャパシタ
４０ アンテナ
５０ 基板
５１、５２、５３、５４ チップ

【図1】

【図2】

【図3】

【図4】

【図5】