特開 2024-142216 テストシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024142216

(43)【公開日】2024-10-10

(54)【発明の名称】テストシステム

(51)【国際特許分類】

   G01R 31/00 20060101AFI20241003BHJP

【ＦＩ】

G01R31/00

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023054289

(22)【出願日】2023-03-29

(71)【出願人】

【識別番号】000191009

【氏名又は名称】新東工業株式会社

(74)【代理人】

【識別番号】110000338

【氏名又は名称】弁理士法人 ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ

(72)【発明者】

【氏名】瀧田 伸幸

【テーマコード（参考）】

2G036

【Ｆターム（参考）】

2G036AA19

2G036AA28

2G036BB09

(57)【要約】

【課題】信号遅延の増加を低減する。
【解決手段】テストシステム１００は、デバイスの特性試験に用いられる少なくとも１つのユニットがそれぞれ接続される、複数のバックプレーン（１０，２０～２３，及び３０～３３）と、ユニットを制御する統合コントローラ（１）と、を備える。バックプレーン同士が木構造で接続される。
【選択図】図１

【特許請求の範囲】

【請求項1】

デバイスの特性試験に用いられる少なくとも１つのユニットがそれぞれ接続される、複数のバックプレーンと、
前記ユニットを制御する統合コントローラと、を備え、
前記バックプレーン同士が木構造で接続される、
テストシステム。

【請求項2】

前記統合コントローラは、前記特性試験の種類に応じて、前記複数のバックプレーンのそれぞれに接続されるユニットの中から、他のユニットの動作を制御するプライマリユニットを決定する、
請求項１に記載のテストシステム。

【請求項3】

前記複数のバックプレーンのそれぞれに接続されるユニットは、前記プライマリユニットの位置を示す信号を他のユニットに送信する、
請求項２に記載のテストシステム。

【請求項4】

前記プライマリユニットは、前記他のユニットから動作の準備が完了したことを示す信号を受信してから所定時間経過後に、前記他のユニットが動作することを許可する信号を前記他のユニットに送信する、
請求項２に記載のテストシステム。

【請求項5】

前記木構造の最上位に位置するバックプレーンは、前記ユニット同士を同期させるための同期信号を生成し、生成した前記同期信号を他のバックプレーンに送信する、
請求項１に記載のテストシステム。

【請求項6】

前記デバイスは、半導体デバイスである、
請求項１～５のいずれか１項に記載のテストシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、テストシステムに関する。

【背景技術】

【0002】

従来、複数のユニットを同期させる方法として、複数のユニットをディージーチェーン接続する方法が知られている（例えば特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特表２０２２－５１９７６３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、ディージーチェーンでは接続するユニット数に比例して信号遅延が増加する。

【0005】

本開示の一態様は、信号遅延の増加を低減することを目的とする。

【課題を解決するための手段】

【0006】

上記の課題を解決するために、本開示の一態様に係るテストシステムは、デバイスの特性試験に用いられる少なくとも１つのユニットがそれぞれ接続される、複数のバックプレーンと、前記ユニットを制御する統合コントローラと、を備え、前記バックプレーン同士が木構造で接続される。

【発明の効果】

【0007】

本開示の一態様によれば、信号遅延の増加を低減することが可能となる。

【図面の簡単な説明】

【0008】

【図1】本開示の実施形態に係るテストシステムの一例を示す概略構成図である。

【図2】正常時におけるプライマリユニット及びセカンダリユニットの動作例を示すタイミングチャートである。

【図3】異常が発生した場合におけるプライマリユニット及びセカンダリユニットの動作例を示すタイミングチャートである。

【図4】異常が発生した場合におけるプライマリユニット及びセカンダリユニットの他の動作例を示すタイミングチャートである。

【図5】バックプレーンに入力される信号の流れ及びバックプレーンから出力される信号の流れを示す図である。

【図6】バックプレーンに入力される信号の流れ及びバックプレーンから出力される信号の流れを示す図である。

【図7】バックプレーンに入力される信号の流れ及びバックプレーンから出力される信号の流れを示す図である。

【発明を実施するための形態】

【0009】

以下、本開示の一実施形態について、詳細に説明する。図面の記載において同一部分には同一符号を付して説明を省略する。

【0010】

（テストシステムの構成例）
図１を参照して本実施形態に係るテストシステム１００の構成例について説明する。図１は、テストシステム１００の一例を示す概略構成図である。

【0011】

図１に示すように、テストシステム１００は、バックプレーン１０，２０～２３，及び３０～３３と、各バックプレーンの内部バス１０ａ，２０ａ～２３ａ，及び３０ａ～３３ａに接続される複数のユニット１０ｇ～１０ｊ，２０ｇ～２０ｊ…と、複数のユニット１０ｇ～１０ｊ，２０ｇ～２０ｊ…を制御する統合コントローラ１と、を備える。

【0012】

バックプレーン１０，２０～２３，及び３０～３３は、図示しないメモリ及びＣＰＵから構成されるプロセッサを有し、各種信号の入力、出力、制御、及び演算などに関する機能を有する。各バックプレーンの内部には内部バス１０ａ，２０ａ～２３ａ，及び３０ａ～３３ａが設けられる。

【0013】

内部バス１０ａ，２０ａ～２３ａ，及び３０ａ～３３ａには、複数のユニット１０ｇ～１０ｊ，２０ｇ～２０ｊ，２１ｇ～２１ｊ，２２ｇ～２２ｊ，２３ｇ～２３ｊ，３０ｇ～３０ｊ，３１ｇ～３１ｊ，３２ｇ～３２ｊ，及び３３ｇ～３３ｊが接続される。図１では、１つの内部バスに４つのユニットが接続される例を示すが、１つの内部バスに接続されるユニットの数は４つに限定されず、０～ｎ（ｎ：自然数）の間で任意の数のユニットが接続可能である。

【0014】

各ユニットは、デバイスの特性試験に用いられる。特性試験の対象となるデバイスの一例として半導体デバイスが挙げられる。半導体デバイスとしては、ダイオード、トランジスタ、サイリスタなどの個別半導体デバイス、及び個別半導体デバイスを集積したＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などが挙げられる。ただし、特性試験の対象となるデバイスは、半導体デバイスに限定されるものではなく、他のデバイスを対象としてもよい。

【0015】

統合コントローラ１は、例えばマイクロコンピュータなどで構成することができる。一例として、統合コントローラ１は、図示しないメモリ及びＣＰＵ（Central Processing Unit）から構成されるプロセッサを内蔵し、メモリに予め格納されたプログラムをＣＰＵが実行することによって各ユニットを制御することができる。詳細な制御内容については後述するが、例えば統合コントローラ１は、各ユニットの動作モードを決定することができる。

【0016】

統合コントローラ１は、各ユニットと通信可能に接続される。統合コントローラ１と各ユニットとの接続方法は特に限定されず、統合コントローラ１と各ユニットは有線で接続されてもよいし、無線で接続されてもよい。統合コントローラ１と各ユニットが有線で接続される場合、統合コントローラ１は、各バックプレーンを介して各ユニットに接続される。

【0017】

各バックプレーンは、通信可能に接続される。各バックプレーンの接続方法については特に限定されないが、例えば、各バックプレーンは内部バスのバスコネクタを介して接続される。

【0018】

本実施形態では、図１に示すように、各バックプレーンの接続方式として、木構造を用いる。木構造とは、１つのルートノードから始まり、複数の子ノードが枝分かれしていく構造である。木構造において、ルートノードは最上位のノードであり、ルートノード以下のすべての子ノードはルートノードからの深さを有する。また、各ノードは複数の子ノードを持つことができるが、複数の親ノードを持つことはできない。

【0019】

本実施形態では、このような木構造を用いてバックプレーン同士を接続する。本実施形態において、第１階層が最上位のノードに該当し、以下第２階層、第３階層…と深くなっていく。

【0020】

第１階層に位置するバックプレーン１０に４つのバックプレーン２０～２３が接続される。４つのバックプレーン２０～２３は、第２階層に位置する。

【0021】

バックプレーン２０～２３にはさらに複数のバックプレーンが接続される。なお、図１では、紙面の都合上、バックプレーン２０にだけ４つのバックプレーン３０～３３が接続される例を示しているが、バックプレーン２１～２３にもそれぞれ４つのバックプレーンが接続される。４つのバックプレーン３０～３３は、第３階層に位置する。階層が上位の１つのバックプレーンには、階層が下位の４つのバックプレーンが接続される。階層が深くなるほど、バックプレーンの数は増加していく。以下では、階層が上位のバックプレーンを「上位バックプレーン」と称する場合がある。また、階層が下位のバックプレーンを「下位バックプレーン」と称する場合がある。本実施形態では、１つの上位バックプレーンに対し４つの下位バックプレーンが接続される例を示すが、これは一例であり、接続される下位バックプレーンの数は４つに限定されず、適宜変更可能である。

【0022】

バックプレーン１０，２０～２３，及び３０～３３は、それぞれ１ｃｈのＴｏＵｐｐｅｒポート１０ｂ，２０ｂ～２３ｂ，及び３０ｂ～３３ｂと、４ｃｈのＴｏＬｏｗｅｒポート１０ｃ～１０ｆ，２０ｃ～２０ｆ，２１ｃ～２１ｆ，２２ｃ～２２ｆ，２３ｃ～２３ｆ，３０ｃ～３０ｆ，３１ｃ～３１ｆ，３２ｃ～３２ｆ，及び３３ｃ～３３ｆを備える。これらのポートは、各種信号の入出力ポートとして機能する。

【0023】

ＴｏＵｐｐｅｒポートは、上位バックプレーンに近い上位側のポートである。これに対し、ＴｏＬｏｗｅｒポートは、下位バックプレーンに近い下位側のポートである。

【0024】

上位バックプレーンのＴｏＬｏｗｅｒポートは、下位バックプレーンのＴｏＵｐｐｅｒポートに接続される。具体的には、ＴｏＬｏｗｅｒポート１０ｃは、ＴｏＵｐｐｅｒポート２０ｂに接続される。また、ＴｏＬｏｗｅｒポート１０ｄは、ＴｏＵｐｐｅｒポート２１ｂに接続される。また、ＴｏＬｏｗｅｒポート１０ｅは、ＴｏＵｐｐｅｒポート２２ｂに接続される。また、ＴｏＬｏｗｅｒポート１０ｆは、ＴｏＵｐｐｅｒポート２３ｂに接続される。

【0025】

同様に、ＴｏＬｏｗｅｒポート２０ｃは、ＴｏＵｐｐｅｒポート３０ｂに接続される。また、ＴｏＬｏｗｅｒポート２０ｄは、ＴｏＵｐｐｅｒポート３１ｂに接続される。また、ＴｏＬｏｗｅｒポート２０ｅは、ＴｏＵｐｐｅｒポート３２ｂに接続される。また、ＴｏＬｏｗｅｒポート２０ｆは、ＴｏＵｐｐｅｒポート３３ｂに接続される。

【0026】

なお、木構造の最上位に位置するバックプレーン１０のＴｏＵｐｐｅｒポート１０ｂには何も接続されない。

【0027】

各バックプレーンは、電源投入時の条件によって決定されるロールと、内部バスに接続されるユニットの動作モードの２つの条件によって、合計で４種類に分類される。「ロール」について説明する。「ロール」には、「ルート」と「チャイルド」の２つの概念が含まれる。各バックプレーンは、電源投入時の条件によって「ルートバックプレーン」として機能するか、又は「チャイルドバックプレーン」として機能するか、決定される。

【0028】

「ルートバックプレーン」と「チャイルドバックプレーン」について説明する。ルートバックプレーンは、各ユニットを同期させるための同期信号を生成し、生成した同期信号をＴｏＬｏｗｅｒポートからチャイルドバックプレーンに送信する。各バックプレーンの内部バスに接続される各ユニットは、ＴｏＵｐｐｅｒポートに入力された同期信号に同期する。ルートバックプレーンは、木構造の最上位に位置することになり、１台しか存在しない。したがって、ルートバックプレーン以外のバックプレーンは、全てチャイルドバックプレーンとなる。図１に照らせば、バックプレーン１０がルートバックプレーンであり、バックプレーン２０～２３，及び３０～３３はチャイルドバックプレーンである。

【0029】

本実施形態において、同期信号が伝達する方向は、常に上位から下位への方向に固定されている。すなわち、同期信号は、第１階層、第２階層、第３階層…の順に伝達される。同期信号の周期は特に限定されないが、本実施形態では１ＭＨｚとして説明する。以下、同期信号について「ＧＳｙｎｃ信号」と称する。

【0030】

次に、電源投入時の条件について説明する。電源投入時の条件とは、電源投入時に自身のＴｏＵｐｐｅｒポートにＧＳｙｎｃ信号が入力されているか否かである。電源投入時に自身のＴｏＵｐｐｅｒポートにＧＳｙｎｃ信号が入力されている場合、そのバックプレーンは「チャイルドバックプレーン」として機能することになる。一方で、電源投入時に自身のＴｏＵｐｐｅｒポートにＧＳｙｎｃ信号が入力されていない場合、そのバックプレーンは「ルートバックプレーン」として機能することになる。

【0031】

次に、「バックプレーンの内部バスに接続されるユニットの動作モード」について説明する。本実施形態では、半導体デバイスの特性試験の種類に応じて、ユニットの動作モードは２つのモードに分類される。２つのモードとは、プライマリモードとセカンダリモードである。

【0032】

各ユニットは、統合コントローラ１の指令に基づいて、プライマリモード又はセカンダリモードのどちらかのモードで動作する。以下では、ユニットがプライマリモードで動作する場合、そのユニットをプライマリユニットと称する場合がある。また、ユニットがセカンダリモードで動作する場合、そのユニットをセカンダリユニットと称する場合がある。プライマリユニットは、全てのバックプレーンにおいて１台しか存在しない。したがって、プライマリユニット以外のユニットは、全てセカンダリユニットとなる。

【0033】

特性試験の種類として、例えば半導体デバイスが絶縁ゲート型バイポーラトランジスタであれば、コレクタ漏れ電流の測定試験、ゲート漏れ電流の測定試験、及びゲート閾値電圧の測定試験などが挙げられる。

【0034】

特性試験の種類に応じて、どのユニットをプライマリモードで動作させ、どのユニットをセカンダリモードで動作させるかについては、予め設定されている。統合コントローラ１は、特性試験の種類に応じて各ユニットに対し動作モードを指示する。統合コントローラ１からの指令は、各バックプレーンに通知され、各ユニットの動作モードが決定される。各ユニットは、統合コントローラ１の指示にしたがい、プライマリモード、もしくはセカンダリモードで動作する。

【0035】

以上説明したように、各バックプレーンは、次の４種類に分類される。すなわち、（１）ルートバックプレーンであり、内部バスにプライマリモードで動作するプライマリユニットが接続されているバックプレーン、（２）ルートバックプレーンであり、かつ、内部バスにプライマリユニットは接続されていないバックプレーン、（３）チャイルドバックプレーンであり、かつ、内部バスにプライマリユニットが接続されているバックプレーン、（４）チャイルドバックプレーンであり、かつ、内部バスにプライマリユニットは接続されていないバックプレーン、の４種類に分類される。

【0036】

上記の（１）、（３）に該当する場合、バックプレーンは、プライマリモードで動作する。上記の（２）、（４）に該当する場合、バックプレーンは、セカンダリモードで動作する。なお、以下では、ユニットとバックプレーンの動作モードを区別するため、ユニットのプライマリモード及びセカンダリモードについては、プライマリモード（Ｕ）及びセカンダリモード（Ｕ）と称し、バックプレーンのプライマリモード及びセカンダリモードについては、プライマリモード（Ｂ）及びセカンダリモード（Ｂ）と称する。

【0037】

電源投入時に決定されたロールに関し、電源投入中の変更は起こらない。一方で、動作モードについては、電源投入中でも特性試験の種類に応じて変わる。すなわち、プライマリユニット及びセカンダリユニットの位置は、特性試験の種類に応じて動的に変わる。

【0038】

（プライマリモード（Ｕ）及びセカンダリモード（Ｕ）の動作例）
次に、ユニットの動作例、すなわちプライマリモード（Ｕ）及びセカンダリモード（Ｕ）の動作例について説明する。正常時の動作例と、異常が発生した場合の動作例の２つに分けて説明する。

【0039】

（正常時の動作例）
最初に図２を参照して、正常時の動作例について説明する。図２は、正常時におけるプライマリユニット及びセカンダリユニットの動作例を示すタイミングチャートである。

【0040】

図２の横軸は時間である。図２の縦軸について説明する。図中の「Ｃ」は各信号の信号線を示す。各信号には、「ＧＳｙｎｃ」で示されるＧＳｙｎｃ信号、「ＥＮＡ」で示されるＥＮＡ信号、及び「ＲＤＹ」で示されるＲＤＹ信号が含まれる。

【0041】

ＧＳｙｎｃ信号は、上述したように各ユニットを同期させるための同期信号である。

【0042】

「ＥＮＡ信号」は、プライマリユニットがセカンダリユニットに出力する信号であり、セカンダリユニットが動作することを許可するための信号である。すなわち、ＥＮＡ信号は、木構造で接続されている全てのセカンダリユニットに対して測定試験に係るステップシーケンサの開始を通知する信号である。バックプレーン同士が木構造で接続されている、ということはユニット同士も木構造で接続されているといえる。ただし、同一の内部バスに複数のユニットが接続されている場合は、これらのユニットは木構造ではなく並列に接続されている。

【0043】

ＥＮＡ信号は、ＲＤＹ信号がＨｉになるまではＬｏである。プライマリユニットは、ＲＤＹ信号がＨｉになったことを確認した後、ＥＮＡ信号をＨｉにする。

【0044】

「ＲＤＹ信号」は、セカンダリユニットがプライマリユニットに出力する信号であり、測定試験の動作の準備が完了したことを示す信号である。

【0045】

「Ｐ」はプライマリモード（Ｕ）で動作するプライマリユニットを示す。「Ｓ１」及び「Ｓ２」は、セカンダリモード（Ｕ）で動作するセカンダリユニットを示す。なお、図２では紙面の都合上、３つ目以降のセカンダリユニットは省略されている。

【0046】

「ＩＤＬＥ」とは、統合コントローラ１からの指令を待っている待機状態を示す。「ＳＥＴ」とは、統合コントローラ１から指令が送信され、動作モードを設定している状態を示す。「ＳＥＴ」で示される期間において、そのユニットがプライマリモード（Ｕ）で動作するのか、セカンダリモード（Ｕ）で動作するのかが設定される。「ＩＤＬＥ」で示される期間では、まだそのユニットのモードがプライマリモード（Ｕ）であるのか、セカンダリモード（Ｕ）であるのか設定されていない点に留意されたい。なお、プライマリモード（Ｕ）及びセカンダリモード（Ｕ）の設定は、ステップシーケンサが動作していない状態で行われる。

【0047】

動作モードが設定された後、セカンダリユニットＳ２はＲＤＹ信号をプライマリユニットＰに出力する（タイミングＴ１１）。同様に、動作モードが設定された後、セカンダリユニットＳ１はＲＤＹ信号をプライマリユニットＰに出力する（タイミングＴ１２）。プライマリユニットＰは、セカンダリユニットＳ１，Ｓ２からＲＤＹ信号を受信した後、すなわちＲＤＹ信号がＨｉであることを確認した後、ＥＮＡ信号をＨｉにしてセカンダリユニットＳ１，Ｓ２に出力する（タイミングＴ１３）。

【0048】

図中の「Ｗａｉｔ Ｆｏｒ Ｒｅａｄｙ」は、ＲＤＹ信号がＨｉになることを待機している状態を示す。また、図中の「Ｗａｉｔ Ｆｏｒ Ｅｎａｂｌｅ」は、ＥＮＡ信号がＨｉになることを待機している状態を示す。

【0049】

ＥＮＡ信号をＨｉにして出力する際、プライマリユニットＰは「ｄｍｙ」で示される所定期間だけ待機し、その後ＥＮＡ信号をＨｉにして出力する。「ｄｍｙ」を挿入する理由はプライマリユニットＰとセカンダリユニットＳ１，Ｓ２との同期の精度を高めるためである。「ｄｍｙ」の期間としてＧＳｙｎｃ信号の１００サイクル程度まで設定可能である。なお、「ｄｍｙ」の挿入は必須ではない。

【0050】

タイミングＴ１３において、ＥＮＡ信号がＨｉになる。プライマリユニットＰ、及びＨｉのＥＮＡ信号を受信したセカンダリユニットＳ１，Ｓ２は特性試験を開始する。より詳しくは、セカンダリユニットＳ１，Ｓ２はＥＮＡ信号が立ち上がった次の同期タイミングから動作を開始する。本実施形態によれば、木構造で各ユニットが接続されるため、信号遅延が低減され、同期の精度を向上させることが可能となる。これにより、効率よく特性試験を行うことができる。図中の「Ａｃｔｉｏｎ」は、特性試験が行われている状態を示す。特性試験終了後、プライマリユニットＰはＥＮＡ信号をＬｏにし、セカンダリユニットＳ１，Ｓ２はＲＤＹ信号をＬｏにする（タイミングＴ１４）。特性試験終了後は、測定結果処理などが行われ、次の特性試験の準備が開始される。図中の「ＲＥＳ」は、測定結果処理などが行われている状態を示す。

【0051】

（プライマリユニットＰに異常が発生した場合の動作例）
次に、図３を参照して、プライマリユニットＰ及びセカンダリユニットＳ１，Ｓ２の他の動作例について説明する。図２ではプライマリユニットＰ及びセカンダリユニットＳ１，Ｓ２が正常に動作した場合の動作例を説明したが、図３ではプライマリユニットＰに異常が発生した場合の動作例について説明する。なお、説明をわかりやすくするため、図３では、プライマリユニットＰの状態について正常時の状態と異常時の状態の両方が示されている。図中のＳｔａｔｅ（Ｎｏｒｍａｌ）が正常時の状態を示し、Ｓｔａｔｅ（Ｅｒｒ）が異常時の状態を示す。

【0052】

タイミングＴ２１において、プライマリユニットＰに異常が発生したと仮定する。異常を検知したプライマリユニットＰは、ＥＮＡ信号をＬｏにして、特性試験の停止処理開始をセカンダリユニットＳ１，Ｓ２に通知する（タイミングＴ２２）。図中の「ＥＲＲ」は、異常が発生している状態を示す。なお、異常時の停止処理は、例えば、ＡＤ（Analog digital），ＤＩ（Digital Input），Ｅｘｔのいずれかが停止条件を満たしたら開始するように設定することができる。

【0053】

ＥＮＡ信号がＬｏであることを検知したセカンダリユニットＳ１，Ｓ２は、停止処理に移行し、ＲＤＹ信号をＬｏにする（タイミングＴ２３）。停止処理では、ＤＡＣ（Digital Analog Converter），ＤＯ（Digital Out）をラストステップの設定に固定した状態で、ステップシーケンサは最後まで実行される（タイミングＴ２３）。ステップシーケンサを最後まで実行する理由は、途中でステップシーケンサの処理を停止すると、予期せぬエラーが生じるおそれがあり、これを防止するためである。

【0054】

（プライマリユニットＰに異常が発生した場合の動作例）
次に、図４を参照して、プライマリユニットＰ及びセカンダリユニットＳ１，Ｓ２の他の動作例について説明する。図３ではプライマリユニットＰに異常が発生した場合の動作例について説明したが、図４では２つのセカンダリユニットのうち、セカンダリユニットＳ２に異常が発生した場合の動作例について説明する。なお、図４でも図３と同様に、プライマリユニットＰの状態について正常時の状態と異常時の状態の両方が示されている。図中のＳｔａｔｅ（Ｎｏｒｍａｌ）が正常時の状態を示し、Ｓｔａｔｅ（Ｅｒｒ）が異常時の状態を示す。ただし、図４では、Ｓｔａｔｅ（Ｅｒｒ）は、プライマリユニットＰ自身の異常ではなく、セカンダリユニットＳ２に発生した異常に起因して停止処理が行われている状態を示す。

【0055】

タイミングＴ３１において、セカンダリユニットＳ２に異常が発生したと仮定する。異常を検知したセカンダリユニットＳ２は、ＲＤＹ信号をＬｏにして、特性試験の停止処理開始をプライマリユニットＰに通知する（タイミングＴ３１）。

【0056】

ＲＤＹ信号がＬｏであることを検知したプライマリユニットＰは、異常が発生していない他のユニット、すなわちセカンダリユニットＳ１に対して停止処理を指示するために、ＥＮＡ信号をＬｏにする（タイミングＴ３２）。ＥＮＡ信号がＬｏであることを検知したセカンダリユニットＳ１は停止処理を開始する（タイミングＴ３３）。なお、セカンダリユニットＳ２に異常が発生した場合でもプライマリユニットＰに異常が発生した場合と同様に、ステップシーケンサは最後まで実行される。

【0057】

（プライマリモード（Ｂ）及びセカンダリモード（Ｂ）の動作例）
次に、バックプレーンの動作例、すなわち、プライマリモード（Ｂ）及びセカンダリモード（Ｂ）の動作例について説明する。

【0058】

最初に、図５を参照して、プライマリモード（Ｂ）の動作例について説明する。図５は、プライマリモード（Ｂ）で動作するバックプレーンに入力される信号の流れ及びプライマリモード（Ｂ）で動作するバックプレーンから出力される信号の流れを示す図である。

【0059】

図５に示すバックプレーンは、上述の分類に照らせば、（３）チャイルドバックプレーンであり、かつ、内部バスにプライマリユニットが接続されているバックプレーン、に分類される。したがって、図５に示すバックプレーンは、図１に照らせば、バックプレーン２０～２３，及び３０～３３のいずれかとなる。図５に示すバックプレーンの内部バスに接続されている複数のユニットの内、１つがプライマリユニットであり、残りは全てセカンダリユニットである。図５に示すバックプレーンは、第１階層以外に位置する。図中の「ＴＵ」はＴｏＵｐｐｅｒポートを示す。ＴｏＵｐｐｅｒポートは上位バックプレーンに接続される。図中の「ＴＬ［０］」、「ＴＬ［１］」、「ＴＬ［２］」、「ＴＬ［３］」は、４つのＴｏＬｏｗｅｒポートを示し、それぞれのＴｏＬｏｗｅｒポートは下位バックプレーンに接続される。プライマリユニットは全てのバックプレーンにおいて１台しか存在しないため、上位バックプレーンに接続されているユニットは全てセカンダリユニットであり、下位バックプレーンに接続されているユニットも全てセカンダリユニットである。

【0060】

上位バックプレーンから出力されたＧＳｙｎｃ信号は、ＴｏＵｐｐｅｒポートに入力される。図５に示すバックプレーンは、ＧＳｙｎｃ信号を各ＴｏＬｏｗｅｒポートから下位バックプレーンに出力する。

【0061】

上位バックプレーンから出力されたＲＤＹ信号は、ＴｏＵｐｐｅｒポートに入力される。また、下位バックプレーンから出力されたＲＤＹ信号は、ＴｏＬｏｗｅｒポートに入力される。ＲＤＹ信号の論理和は、内部バスに割り当てられた入力ピンＲＤＹｉに入力される。

【0062】

ＲＤＹ信号がＨｉであるとき、内部バスに割り当てられた出力ピンＥＮＡｏからＥＮＡ信号が出力される。図５に示すバックプレーンは、出力ピンＥＮＡｏから出力されたＥＮＡ信号をＴｏＵｐｐｅｒポートから上位バックプレーンに出力する。また、図５に示すバックプレーンは、出力ピンＥＮＡｏから出力されたＥＮＡ信号を各ＴｏＬｏｗｅｒポートから下位のユニットに出力する。

【0063】

図中の「ＥＰＩ」（Existence Primary Input）及び「ＥＰＯ」（Existence Primary Output）は、木構造接続においてプライマリユニットがどこに存在するのか、プライマリユニットの位置を示す信号である。

【0064】

より詳しくは、該当ポートに入力されるＥＰＩ信号がＨｉであるとき、該当ポートに繋がる経路にプライマリユニットが存在することを示す。一方、該当ポートに入力されるＥＰＩ信号がＬｏであるとき、該当ポートに繋がる経路にプライマリユニットが存在しないことを示す。

【0065】

該当ポートから出力されるＥＰＯ信号がＨｉであるとき、該当ポートより前の経路にプライマリユニットが存在することを示す。一方、該当ポートから出力されるＥＰＯ信号がＬｏであるとき、該当ポートより前の経路にプライマリユニットが存在しないことを示す。「該当ポートより前の経路」とは、該当ポートから出力されるＥＰＯ信号の方向とは逆方向の経路を意味する。なお、ＥＰＩ信号及びＥＰＯ信号について、各ユニットによって生成される信号であり、バックプレーンを介して信号の送受信が行われる。

【0066】

図５において、ＴｏＵｐｐｅｒポートにはＬｏのＥＰＩ信号が入力される。これにより、図５に示すバックプレーンの内部バスに接続されている各ユニットは、ＴｏＵｐｐｅｒポートに繋がる経路にプライマリユニットが存在しないと認識できる。図５に示すバックプレーンは、ＴｏＵｐｐｅｒポートからＨｉのＥＰＯ信号を上位バックプレーンに出力する。これにより、上位バックプレーンの内部バスに接続されている各ユニットは、ＴｏＵｐｐｅｒポートより前の経路にプライマリユニットが存在すると認識できる。

【0067】

各ＴｏＬｏｗｅｒポートにはＬｏのＥＰＩ信号が入力される。これにより、図５に示すバックプレーンの内部バスに接続されている各ユニットは、各ＴｏＬｏｗｅｒポートに繋がる経路にプライマリユニットが存在しないと認識できる。図５に示すバックプレーンは、各ＴｏＬｏｗｅｒポートからＨｉのＥＰＯ信号を下位バックプレーンに出力する。これにより、下位バックプレーンの内部バスに接続されている各ユニットは、ＴｏＬｏｗｅｒポートより前の経路にプライマリユニットが存在すると認識できる。

【0068】

次に、図６を参照して、セカンダリモード（Ｂ）の動作例について説明する。図６は、セカンダリモード（Ｂ）で動作するバックプレーンに入力される信号の流れ及びセカンダリモード（Ｂ）で動作するバックプレーンから出力される信号の流れを示す図である。

【0069】

図６に示すバックプレーンは、上述の分類に照らせば、（４）チャイルドバックプレーンであり、かつ、内部バスにプライマリユニットは接続されていないバックプレーン、に分類される。したがって、図６に示すバックプレーンは、図１に照らせば、バックプレーン２０～２３，及び３０～３３のいずれかとなる。図６に示すバックプレーンの内部バスに接続されている複数のユニットは全てセカンダリユニットである。図６に示すバックプレーンは、第１階層以外に位置する。図中の「ＴＵ」、「ＴＬ［０］」、「ＴＬ［１］」、「ＴＬ［２］」、「ＴＬ［３］」については、図５と同じである。プライマリユニットは、図６に示すバックプレーンの上位に位置するものとする。

【0070】

上位バックプレーンから出力されたＧＳｙｎｃ信号は、ＴｏＵｐｐｅｒポートに入力される。図６に示すバックプレーンは、ＧＳｙｎｃ信号を各ＴｏＬｏｗｅｒポートから下位のユニットに出力する。

【0071】

上位のどこかに位置するプライマリユニットから出力されたＥＮＡ信号は、ＴｏＵｐｐｅｒポートに入力される。図６に示すバックプレーンは、ＥＮＡ信号を各ＴｏＬｏｗｅｒポートから下位ユニットに出力する。また、ＥＮＡ信号は、内部バスに割り当てられた入力ピンＥＮＡｉに入力される。

【0072】

下位バックプレーンから出力されたＲＤＹ信号は、ＴｏＬｏｗｅｒポートに入力される。内部バスに割り当てられた出力ピンＲＤＹｏからＲＤＹ信号が出力される。図６に示すバックプレーンは、下位バックプレーンから出力されたＲＤＹ信号及び出力ピンＲＤＹｏから出力されたＲＤＹ信号の論理和をＴｏＵｐｐｅｒポートから上位バックプレーンに出力する。

【0073】

ＴｏＵｐｐｅｒポートにはＨｉのＥＰＩ信号が入力される。これにより、図６に示すバックプレーンの内部バスに接続されている各ユニットは、ＴｏＵｐｐｅｒポートに繋がる経路にプライマリユニットが存在すると認識できる。図６に示すバックプレーンは、ＴｏＵｐｐｅｒポートからＬｏのＥＰＯ信号を上位バックプレーンに出力する。これにより、上位バックプレーンの内部バスに接続されている各ユニットは、ＴｏＵｐｐｅｒポートより前の経路にプライマリユニットが存在しないと認識できる。

【0074】

各ＴｏＬｏｗｅｒポートにはＬｏのＥＰＩ信号が入力される。これにより、図６に示すバックプレーンの内部バスに接続されている各ユニットは、各ＴｏＬｏｗｅｒポートに繋がる経路にプライマリユニットが存在しないと認識できる。図６に示すバックプレーンは、各ＴｏＬｏｗｅｒポートからＨｉのＥＰＯ信号を下位バックプレーンに出力する。これにより、下位バックプレーンの内部バスに接続されている各ユニットは、ＴｏＬｏｗｅｒポートより前の経路にプライマリユニットが存在すると認識できる。

【0075】

次に、図７を参照して、セカンダリモード（Ｂ）の他の動作例について説明する。図７に示すバックプレーンは、図６に示すバックプレーンと同様に、（４）チャイルドバックプレーンであり、かつ、内部バスにプライマリユニットは接続されていないバックプレーン、に分類される。図７が図６と異なるのは、図６ではプライマリユニットが上位に位置していたのに対し、図７ではプライマリユニットが下位に位置することである。具体的には、図７ではプライマリユニットはＴＬ［０］に繋がる経路に位置するものとする。ＴＬ［０］に繋がる経路に存在するユニットにはプライマリユニット及びセカンダリユニットが含まれる。ＴＬ［１］，ＴＬ［２］，及びＴＬ［３］に繋がる経路に存在するユニットは全てセカンダリユニットである。

【0076】

上位バックプレーンから出力されたＧＳｙｎｃ信号は、ＴｏＵｐｐｅｒポートに入力される。図７に示すバックプレーンは、ＧＳｙｎｃ信号を各ＴｏＬｏｗｅｒポートから下位ユニットに出力する。

【0077】

ＴＬ［０］に繋がる経路のどこかに位置するプライマリユニットから出力されたＥＮＡ信号は、ＴＬ［０］に入力される。図７に示すバックプレーンは、ＥＮＡ信号をＴｏＵｐｐｅｒポートから上位ユニットに出力する。また、図７に示すバックプレーンは、ＥＮＡ信号をＴＬ［１］，ＴＬ［２］，及びＴＬ［３］から下位バックプレーンに出力する。また、ＥＮＡ信号は、内部バスで割り当てられた入力ピンＥＮＡｉに入力される。

【0078】

下位バックプレーンから出力されたＲＤＹ信号は、ＴＬ［１］，ＴＬ［２］，及びＴＬ［３］に入力される。また、上位バックプレーンから出力されたＲＤＹ信号は、ＴｏＵｐｐｅｒポートに入力される。また、内部バスに割り当てられた出力ピンＲＤＹｏからＲＤＹ信号が出力される。図７に示すバックプレーンは、下位バックプレーンから出力されたＲＤＹ信号、上位バックプレーンから出力されたＲＤＹ信号、及び出力ピンＲＤＹｏから出力されたＲＤＹ信号の論理和をＴＬ［０］からプライマリユニットが接続されているバックプレーンに出力する。

【0079】

ＴｏＵｐｐｅｒポートにはＬｏのＥＰＩ信号が入力される。これにより、図７に示すバックプレーンの内部バスに接続されている各ユニットは、ＴｏＵｐｐｅｒポートに繋がる経路にプライマリユニットが存在しないと認識できる。図７に示すバックプレーンは、ＴｏＵｐｐｅｒポートからＨｉのＥＰＯ信号を上位バックプレーンに出力する。これにより、上位バックプレーンの内部バスに接続されている各ユニットは、ＴｏＵｐｐｅｒポートより前の経路にプライマリユニットが存在すると認識できる。

【0080】

ＴＬ［０］にはＨｉのＥＰＩ信号が入力される。これにより、図７に示すバックプレーンの内部バスに接続されている各ユニットは、ＴＬ［０］に繋がる経路にプライマリユニットが存在すると認識できる。ＴＬ［１］，ＴＬ［２］，及びＴＬ［３］にはＬｏのＥＰＩ信号が入力される。これにより、図７に示すバックプレーンの内部バスに接続されている各ユニットは、ＴＬ［１］，ＴＬ［２］，及びＴＬ［３］に繋がる経路にプライマリユニットが存在しないと認識できる。

【0081】

図７に示すバックプレーンは、ＴＬ［０］からＬｏのＥＰＯ信号を下位バックプレーンに出力する。これにより、ＴＬ［０］に繋がる経路に存在する下位バックプレーンの内部バスに接続されている各ユニットは、ＴＬ［０］より前の経路にプライマリユニットが存在しないと認識できる。また、図７に示すバックプレーンは、ＴＬ［１］，ＴＬ［２］，及びＴＬ［３］からＨｉのＥＰＯ信号を下位バックプレーンに出力する。これにより、ＴＬ［１］，ＴＬ［２］，及びＴＬ［３］に繋がる経路に存在する下位バックプレーンの内部バスに接続されている各ユニットは、ＴＬ［１］，ＴＬ［２］，及びＴＬ［３］より前の経路にプライマリユニットが存在することを認識できる。

【0082】

なお、バックプレーンがルートバックプレーンとして機能する場合、当該バックプレーンがＧＳｙｎｃ信号を生成し、自身の内部バスに割り当てられたＧＳＹＮＣとＴｏＬｏｗｅｒポートのＧＳＹＮＣから、他のチャイルドバックプレーンに生成したＧＳｙｎｃ信号を出力する。ＧＳｙｎｃ信号が伝達する方向は、バックプレーンの動作モードに関係なく、常に上位から下位への方向に固定されている。

【0083】

（作用効果）
以上説明したように、本実施形態に係るテストシステム１００によれば、以下の作用効果が得られる。

【0084】

テストシステム１００は、複数のバックプレーン１０，２０～２３，及び３０～３３と、統合コントローラ１と、を備える。各バックプレーンには、デバイスの特性試験に用いられる複数のユニット１０ｇ～１０ｊ，２０ｇ～２０ｊ…が接続される。ただし、１つのバックプレーンに対し必ずしもユニットは複数接続される必要はなく、少なくとも１つのユニットが接続されていれば足りる。バックプレーン同士は木構造で接続される。すなわち、バックプレーンに接続されるユニットも木構造で接続される。従来技術のように複数のユニットをディージーチェーン接続すると、ユニット数に比例して信号遅延が増加してしまう。これに対し、本実施形態のように、複数のユニットを木構造で接続すれば信号遅延の増加を低減することが可能となる。具体的には、ユニット数をｎとすると、ディージーチェーンではＸ（ｎ）で信号遅延が増加するが、木構造ではＸ（ｌｏｇｎ）での増加に抑えられる。Ｘは所定の関数を示す。例えば、ユニットを５台接続する場合を考える。図１に示す第１階層及び第２階層のように木構造接続すると、５台をディージーチェーン接続した場合と比較して、信号遅延の増加は４分の１まで低減される。なお、この例では１つのバックプレーンに１つのユニットが接続される場合を想定している。本実施形態によれば、ユニット間の同期の精度を向上させることが可能となり、効率よく特性試験を行うことができる。

【0085】

統合コントローラ１は、特性試験の種類に応じて、複数のバックプレーンのそれぞれに接続されるユニットの中から、他のユニット（セカンダリユニット）の動作を制御するプライマリユニットを決定する。これにより、特性試験の種類ごとに、プライマリユニット及びセカンダリユニットの位置を変更することが可能となる。木構造においては信号の方向は自動的に再構築されるため、プライマリユニットを指定するだけで所望の特性試験を行うことができ、ソフトウェアによる管理負荷を低減できる。

【0086】

複数のバックプレーンのそれぞれに接続されるユニットは、プライマリユニットの位置を示す信号を他のユニットに送信する。各バックプレーンは木構造の深さ方向に連なるため、セカンダリユニットは、プライマリユニットとは逆方向に信号を伝達する必要がある。各ユニットは、自身がプライマリモードで動作しているのか、もしくはセカンダリモードで動作しているのか認識している。しかし、各ユニットは、他のユニットがどのモードで動作しているのかは認識していない。そこで、本実施形態では、ＥＰＩ信号及びＥＰＯ信号を用いてプライマリユニットがどこに位置しているのか各ユニットに認識させる構成とした。これにより、セカンダリユニットは、プライマリユニットが位置する方向とは逆方向にＥＮＡ信号を伝達し、プライマリユニットが位置する方向へＲＤＹ信号を伝達することができる。これにより、バケツリレーのように、全てのバックプレーン内でハンドシェーク信号を伝達させることができる。

【0087】

プライマリユニットは、他のユニットから動作の準備が完了したことを示す信号を受信してから所定時間経過後に、他のユニットが動作することを許可する信号を他のユニットに送信する。これにより、各ユニット間の同期の精度を向上させることが可能となる。なお、「準備が完了したことを示す信号」はＲＤＹ信号に相当する。また、「動作することを許可する信号」はＥＮＡ信号に相当する。

【0088】

木構造の最上位に位置するバックプレーンは、ユニット同士を同期させるための同期信号（ＧＳｙｎｃ信号）を生成し、生成した同期信号を他のバックプレーンに送信する。これにより、木構造の特性を活用した同期処理を行うことができる。

【0089】

本開示は半導体デバイスの特性試験に好適に用いることができる。

【0090】

〔ソフトウェアによる実現例〕
統合コントローラ１としての機能は、統合コントローラ１としてコンピュータを機能させるためのプログラムにより実現することができる。

【0091】

この場合、統合コントローラ１は、プログラムを実行するためのハードウェアとして、少なくとも１つの装置（例えばプロセッサ）と少なくとも１つの記憶装置（例えばメモリ）を有するコンピュータを備えている。コンピュータがプログラムを実行することにより、上述した実施形態で説明した各機能が実現される。

【0092】

プログラムは、一時的ではなく、コンピュータが読み取り可能な、１または複数の記録媒体に記録されていてもよい。この記録媒体は、統合コントローラ１が備えていてもよいし、備えていなくてもよい。後者の場合、プログラムは、有線または無線の任意の伝送媒体を介して統合コントローラ１に供給されてもよい。

【0093】

本開示は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。

【0094】

例えば、テストシステム１００にクロック遅延補正を導入してもよい。

【0095】

〔付記事項〕
また、本開示は下記のように表現する事もできる。

【0096】

本開示の態様１に係るテストシステムは、デバイスの特性試験に用いられる少なくとも１つのユニットがそれぞれ接続される、複数のバックプレーンと、前記ユニットを制御する統合コントローラと、を備え、前記バックプレーン同士が木構造で接続される、構成である。

【0097】

本開示の態様２に係るテストシステムは、上記の態様１において、前記統合コントローラは、前記特性試験の種類に応じて、前記複数のバックプレーンのそれぞれに接続されるユニットの中から、他のユニットの動作を制御するプライマリユニットを決定する、構成としてもよい。

【0098】

本開示の態様３に係るテストシステムは、上記の態様２において、前記複数のバックプレーンのそれぞれに接続されるユニットは、前記プライマリユニットの位置を示す信号を他のユニットに送信する、構成としてもよい。

【0099】

本開示の態様４に係るテストシステムは、上記の態様２において、前記プライマリユニットは、前記他のユニットから動作の準備が完了したことを示す信号を受信してから所定時間経過後に、前記他のユニットが動作することを許可する信号を前記他のユニットに送信する、構成としてもよい。

【0100】

本開示の態様５に係るテストシステムは、上記の態様１～４のいずれかにおいて、前記木構造の最上位に位置するバックプレーンは、前記ユニット同士を同期させるための同期信号を生成し、生成した前記同期信号を他のバックプレーンに送信する、構成としてもよい。

【0101】

本開示の態様６に係るテストシステムは、上記の態様１～５のいずれかにおいて、前記デバイスは、半導体デバイスである、構成としてもよい。

【符号の説明】

【0102】

１ 統合コントローラ、１０，２０～２３，３０～３３ バックプレーン、１０ｇ～１０ｊ，２０ｇ～２０ｊ，２１ｇ～２１ｊ，２２ｇ～２２ｊ，２３ｇ～２３ｊ，３０ｇ～３０ｊ，３１ｇ～３１ｊ，３２ｇ～３２ｊ，３３ｇ～３３ｊ ユニット、１００ テストシステム

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】