特開 2024-142267 発振回路、半導体集積回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024142267

(43)【公開日】2024-10-10

(54)【発明の名称】発振回路、半導体集積回路

(51)【国際特許分類】

   H03B 5/32 20060101AFI20241003BHJP

【ＦＩ】

H03B5/32 D

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2023054391

(22)【出願日】2023-03-29

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(74)【代理人】

【識別番号】100133215

【弁理士】

【氏名又は名称】真家 大樹

(72)【発明者】

【氏名】古謝 望

(72)【発明者】

【氏名】本木 健一

【テーマコード（参考）】

5J079

【Ｆターム（参考）】

5J079AA04

5J079BA24

5J079BA41

5J079EA02

5J079EA16

5J079FA05

5J079FA14

5J079FA21

5J079FB09

5J079GA04

5J079JA06

(57)【要約】

【課題】発振回路の消費電流を抑えつつ、起動時間を短縮する。
【解決手段】第１端子ＩＮは、水晶振動子１０２の第１端が接続され、第２端子ＯＵＴは、水晶振動子１０２の第２端が接続される。第１抵抗Ｒ１は、第１端子ＩＮと第２端子ＯＵＴの間に接続される。第１トランジスタＭ１は、ソースが接地され、ゲートが第１端子ＩＮと接続され、ドレインが第２端子ＯＵＴと接続される。第２トランジスタＭ２は、ドレインが第１トランジスタＭ１のドレインと接続される。第３トランジスタＭ３は、定電流によってバイアスされている。第１状態φ１では、第１トランジスタＭ１と第２トランジスタＭ２がインバータ回路として動作する。第２状態φ２では、第２トランジスタＭ２と第３トランジスタＭ３がカレントミラー回路として動作する。
【選択図】図１

【特許請求の範囲】

【請求項1】

発振回路であって、
水晶振動子の第１端が接続されるべき第１端子と、
水晶振動子の第２端が接続されるべき第２端子と、
前記第１端子と前記第２端子の間に接続された第１抵抗と、
ソースが接地され、ゲートが前記第１端子と接続され、ドレインが前記第２端子と接続されたＮチャンネルの第１トランジスタと、
ドレインが前記第１トランジスタの前記ドレインと接続されたＰチャンネルの第２トランジスタと、
定電流によってバイアスされたＰチャンネルの第３トランジスタと、
を備え、
前記第１トランジスタと前記第２トランジスタがインバータ回路として動作する第１状態と、前記第２トランジスタと前記第３トランジスタがカレントミラー回路として動作する第２状態とが切り替え可能に構成された、発振回路。

【請求項2】

前記第１トランジスタのゲートと前記第２トランジスタのゲートの間に接続された第１スイッチをさらに備える、請求項１に記載の発振回路。

【請求項3】

前記第２トランジスタのゲートと前記第３トランジスタのゲートの間に接続された第２スイッチをさらに備える、請求項１または２に記載の発振回路。

【請求項4】

請求項１または２に記載の発振回路を備える、半導体集積回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、発振回路に関する。

【背景技術】

【0002】

半導体集積回路において、高精度な周波数のクロック信号を生成するために、水晶発振器が利用される。水晶発振器は、半導体集積回路に外付けされる水晶振動子と、半導体集積回路に集積化される発振回路を備える。

【発明の概要】

【発明が解決しようとする課題】

【0003】

半導体集積回路の低消費電力化の要請が高まっており、発振回路の消費電流も例外ではない。しかしながら、発振回路の消費電流と起動時間はトレードオフの関係にあり、消費電流を減らすと、起動時間が長くなってしまう。

【0004】

本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、消費電流を抑えつつ、起動時間を短縮した発振回路の提供にある。

【課題を解決するための手段】

【0005】

本開示のある態様の発振回路は、水晶振動子の第１端が接続されるべき第１端子と、水晶振動子の第２端が接続されるべき第２端子と、第１端子と第２端子の間に接続された第１抵抗と、ソースが接地され、ゲートが第１端子と接続され、ドレインが第２端子と接続されたＮチャンネルの第１トランジスタと、ドレインが第１トランジスタのドレインと接続されたＰチャンネルの第２トランジスタと、定電流の経路上に設けられたＰチャンネルの第３トランジスタと、を備える。この発振回路は、第１トランジスタと第２トランジスタがインバータ回路として動作する第１状態と、第２トランジスタと第３トランジスタがカレントミラー回路として動作する第２状態とが切り替え可能に構成される。

【発明の効果】

【0006】

本開示のある態様によれば、消費電流を抑えつつ、起動時間を短縮できる。

【図面の簡単な説明】

【0007】

【図1】図１は、実施形態に係る発振回路を備える発振器の回路図である。

【図2】図２は、発振回路の具体的な構成例を示す回路図である。

【図3】図３は、第１状態の水晶発振器の等価回路図である。

【図4】図４は、第２状態の水晶発振器の等価回路図である。

【図5】図５は、第２状態に固定して起動したときの動作波形図である。

【図6】図６は、実施形態に係る水晶発振器の動作波形図である。

【発明を実施するための形態】

【0008】

（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

【0009】

一実施形態に係る発振回路は、水晶振動子の第１端が接続されるべき第１端子と、水晶振動子の第２端が接続されるべき第２端子と、第１端子と第２端子の間に接続された第１抵抗と、ソースが接地され、ゲートが第１端子と接続され、ドレインが第２端子と接続されたＮチャンネルの第１トランジスタと、ドレインが第１トランジスタのドレインと接続されたＰチャンネルの第２トランジスタと、定電流の経路上に設けられたＰチャンネルの第３トランジスタと、を備える。発振回路は、第１トランジスタと第２トランジスタがインバータ回路として動作する第１状態と、第２トランジスタと第３トランジスタがカレントミラー回路として動作する第２状態とが切り替え可能に構成される。

【0010】

この態様によると起動開始後の第１期間は、第１状態を選択して、第１トランジスタと第２トランジスタがインバータを構成することで、起動速度を高めることができ、起動時間を短縮できる。起動完了後の定常的な発振状態では、第２状態を選択し、第２トランジスタを第３トランジスタによってバイアスすることにより、第１トランジスタに流れる電流を制限することで、消費電力を抑制できる。

【0011】

一実施形態において、発振回路は、第１トランジスタのゲートと第２トランジスタのゲートの間に接続された第１スイッチをさらに備えてもよい。第１期間において、第１スイッチをオンすることで、第１トランジスタと第２トランジスタをインバータとして動作さえることができる。

【0012】

一実施形態において，発振回路は、第２トランジスタのゲートと第３トランジスタのゲートの間に接続された第２スイッチをさらに備えてもよい。第２期間において、第２スイッチをオンすることで、第２トランジスタと第３トランジスタをカレントミラー回路として動作さえることができる。

【0013】

一実施形態に係る半導体集積回路は、上述のいずれかの発振回路を備えてもよい。

【0014】

（実施の形態）
以下、好適な実施の形態について図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

【0015】

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0016】

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0017】

図１は、実施形態に係る発振回路２００を備える水晶発振器１００の回路図である。水晶発振器１００は、水晶振動子１０２と発振回路２００を備える。

【0018】

発振回路２００は、半導体集積回路２０２に集積化されている。半導体集積回路２０２の機能は特に限定されず、電源IC、モータドライバなどのＡＳＩＣ（Application Specific Integrated Circuit）であってもよいし、マイコンであってもよい。

【0019】

半導体集積回路２０２は、第１端子ＩＮおよび第２端子ＯＵＴを有している。第１端子ＩＮには、外付け部品である水晶振動子１０２の一端が接続され、第２端子ＯＵＴには、水晶振動子１０２の他端が接続される。また第１端子ＩＮ、第２端子ＯＵＴにはそれぞれ、外付けのキャパシタＣ１，Ｃ２が接続される。

【0020】

発振回路２００は、第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３、第１抵抗Ｒ１、切替回路２１０を備える。

【0021】

第１抵抗Ｒ１は、第１端子ＩＮと第２端子ＯＵＴの間に接続される。第１トランジスタＭ１は、ＮチャンネルのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。第１トランジスタＭ１のソースは接地され、ゲートは第１端子ＩＮと接続され、ドレインは第２端子ＯＵＴと接続される。

【0022】

第２トランジスタＭ２は、ＰチャンネルのＭＯＳＦＥＴであり、ドレインが第１トランジスタＭ１のドレインと接続される。

【0023】

第３トランジスタＭ３は、第２トランジスタＭ２と同型のトランジスタ、すなわちＰチャンネルのＭＯＳＦＥＴであり、ゲートドレイン間が結線される。第３トランジスタＭ３のドレインには、電流源ＣＳ１が接続される。

【0024】

発振回路２００は、（i）第１トランジスタＭ１と第２トランジスタＭ２がインバータ回路として動作する状態φ１と、（ii）第２トランジスタＭ２と第３トランジスタＭ３がカレントミラー回路として動作する状態φ２とが切り替え可能に構成される。

【0025】

図２は、発振回路２００の具体的な構成例（２００ａ）を示す回路図である。切替回路２１０ａは、第１スイッチＳＷ１、第２スイッチＳＷ２を含む。

【0026】

第１スイッチＳＷ１は、第１トランジスタＭ１のゲートと第２トランジスタＭ２のゲートの間に接続される。第１スイッチＳＷ１がオンとなると、第１トランジスタＭ１と第２トランジスタＭ２のゲート同士が接続され、インバータ回路が形成される。

【0027】

第２スイッチＳＷ２は、第２トランジスタＭ２のゲートと第３トランジスタＭ３のゲートの間に接続される。第２スイッチＳＷ２がオンとなると、第２トランジスタＭ２と第３トランジスタＭ３のゲート同士が接続され、カレントミラー回路が形成される。

【0028】

なお、ここで示した切替回路２１０ａの構成は一例に過ぎず、さまざまな変形例が存在することが理解される。

【0029】

図３は、第１状態φ１の水晶発振器１００ａの等価回路図である。水晶発振器１００ａは起動開始からの第１期間の間、第１状態φ１で動作する。第１トランジスタＭ１と第２トランジスタＭ２は、インバータ回路ＩＮＶ１を構成している。

【0030】

図４は、第２状態φ２の水晶発振器１００ａの等価回路図である。水晶発振器１００ａは起動開始からの第２期間の間、第２状態φ２で動作する。第２トランジスタＭ２と第３トランジスタＭ３が、カレントミラー回路ＣＭ１を構成しており、第２トランジスタＭ２には、電流源ＣＳ１が生成する電流のｍ倍（ｍはカレントミラー比）の電流が流れ、第１トランジスタＭ１に供給される。

【0031】

以上が水晶発振器１００の構成である。続いてその動作を説明する。

【0032】

比較のために、消費電力を抑制することを優先して、水晶発振器１００を第２状態φ２に固定して起動したときの動作を説明する。

【0033】

図５は、第２状態φ２に固定して起動したときの動作波形図である。図５には、第１端子ＩＮの電圧ＶＩＮおよび第２端子ＯＵＴの電圧ＣＬＫＯＵＴが示される。起動開始時の時刻ｔ_０において、第１トランジスタＭ１はオフであり、出力信号ＣＬＫＯＵＴは電源電圧Ｖ_ＤＤ、入力電圧ＶＩＮは０Ｖである。入力信号ＶＩＮと出力信号ＣＬＫＯＵＴは相補的な信号である。

【0034】

起動開始とともに、入力信号ＶＩＮは電源電圧Ｖ_ＤＤの中点電圧Ｖ_ＤＤ／２に向かって上昇していき、出力信号ＣＬＫＯＵＴは中点電圧Ｖ_ＤＤ／２に向かって低下していく。第２状態では、第２トランジスタＭ２によって第１トランジスタＭ１に供給される電流が制限されるため、入力信号ＶＩＮおよび出力信号ＣＬＫＯＵＴが中点電圧Ｖ_ＤＤ／２に収束するまでの時間が長くなり、発振開始までに時間がかかる（ｔ_１）。また発振開始後に、入力信号ＶＩＮおよび出力信号ＣＬＫＯＵＴの振幅は時間とともに増大していくが、第２トランジスタＭ２の電流供給能力が低いと、振幅の増大速度が遅いため、矩形波のクロック信号ＣＬＫが出力されるまでの時間も長くなってしまう。

【0035】

続いて、水晶発振器１００の状態を切り替える場合の動作を説明する。

【0036】

図６は、実施形態に係る水晶発振器１００の動作波形図である。起動開始後の第１期間Ｔ１の間、第１状態φ１に設定される。第１状態φ１では、第２トランジスタＭ２のゲート電圧が、第２状態φ２における電圧レベルよりも低くなるため、第２トランジスタＭ２をより強くオンすることができ、第２トランジスタＭ２の電流供給能力が高まることとなる。これにより、第１トランジスタＭ１の動作速度が速くなり、入力信号ＶＩＮおよび出力信号ＣＬＫＯＵＴは、短時間で中点電圧Ｖ_ＤＤ／２に収束していき、図５の時刻ｔ_１よりも早い時刻ｔ_１’に発振動作が開始する。

【0037】

さらに、第２トランジスタＭ２の電流供給能力が高いため、振幅の増大速度が、図５の増大速度よりも速くなる。時刻ｔ_２に振幅が電源電圧Ｖ_ＤＤにまで達すると、矩形波のクロック信号が出力され、水晶発振器１００の起動が完了する。水晶発振器１００の起動が完了後の第２期間、第２状態φ２に切り替えられる。これにより、第１トランジスタＭ１に流れる電流が制限され、定常的な発振状態における水晶発振器１００の消費電流が削減される。なお、ここでは、矩形波のクロック信号ＣＬＫＯＵＴが発生し始めた時刻ｔ_２を起動完了として状態を切り替えたが、切り替えのタイミングは特に限定されない。

【0038】

この発振回路２００によれば、第１状態φ１と第２状態φ２を切替えることにより、消費電流の増加を抑制しつつ、起動時間を短縮できる。

【0039】

具体的な用語を用いて説明される実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

【0040】

（付記）
本明細書には以下の技術が開示される。

【0041】

（項目１）
発振回路であって、
水晶振動子の第１端が接続されるべき第１端子と、
水晶振動子の第２端が接続されるべき第２端子と、
前記第１端子と前記第２端子の間に接続された第１抵抗と、
ソースが接地され、ゲートが前記第１端子と接続され、ドレインが前記第２端子と接続されたＮチャンネルの第１トランジスタと、
ドレインが前記第１トランジスタの前記ドレインと接続されたＰチャンネルの第２トランジスタと、
定電流の経路上に設けられたＰチャンネルの第３トランジスタと、
を備え、
前記第１トランジスタと前記第２トランジスタがインバータ回路として動作する第１状態と、前記第２トランジスタと前記第３トランジスタがカレントミラー回路として動作する第２状態とが切り替え可能に構成された、発振回路。

【0042】

（項目２）
前記第１トランジスタのゲートと前記第２トランジスタのゲートの間に接続された第１スイッチをさらに備える、項目１に記載の発振回路。

【0043】

（項目３）
前記第２トランジスタのゲートと前記第３トランジスタのゲートの間に接続された第２スイッチをさらに備える、項目１または２に記載の発振回路。

【0044】

（項目４）
項目１から３のいずれかに記載の発振回路を備える、半導体集積回路。

【符号の説明】

【0045】

１００ 水晶発振器
１０２ 水晶振動子
２００ 発振回路
Ｍ１ 第１トランジスタ
Ｍ２ 第２トランジスタ
Ｍ３ 第３トランジスタ
Ｒ１ 第１抵抗
ＩＮ 第１端子
ＯＵＴ 第２端子
ＣＭ１ カレントミラー回路
ＩＮＶ１ インバータ回路
２０２ 半導体集積回路
２１０ 切替回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】