知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024142268
(43)【公開日】2024-10-10
(54)【発明の名称】半導体集積回路
(51)【国際特許分類】
H01L 21/822 20060101AFI20241003BHJP
【ＦＩ】
H01L27/04 G
H01L27/04 C
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023054392
(22)【出願日】2023-03-29
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】杉江 尚
【テーマコード（参考）】
5F038
【Ｆターム（参考）】
5F038AC04
5F038AC05
5F038AC07
5F038BG05
5F038EZ20
(57)【要約】
【課題】効率が改善されたチャージポンプ回路を提供する。
【解決手段】フライングキャパシタＣｆは、金属配線層４０４にギャップを隔てて形成された櫛形電極Ｅ１，Ｅ２のペアを備える。半導体基板４０２には、フライングキャパシタＣｆとオーバーラップする領域にウェル４０６が形成される。ウェル４０６は、櫛形電極Ｅ１，Ｅ２のペアのうち、ドライバによって駆動される一端ｅ１に対応する一方と電気的に接続される。
【選択図】図２
【解決手段】フライングキャパシタＣｆは、金属配線層４０４にギャップを隔てて形成された櫛形電極Ｅ１，Ｅ２のペアを備える。半導体基板４０２には、フライングキャパシタＣｆとオーバーラップする領域にウェル４０６が形成される。ウェル４０６は、櫛形電極Ｅ１，Ｅ２のペアのうち、ドライバによって駆動される一端ｅ１に対応する一方と電気的に接続される。
【選択図】図２
【特許請求の範囲】
【請求項1】
半導体基板上にチャージポンプ回路が集積化された半導体集積回路であって、
前記チャージポンプ回路は、
フライングキャパシタと、
前記フライングキャパシタの一端にスイッチング電圧を印加するドライバと、
を備え、
前記フライングキャパシタは、金属配線層にギャップを隔てて形成された櫛形電極のペアを含み、
前記半導体基板には、前記フライングキャパシタとオーバーラップする領域にウェルが形成され、
前記ウェルは、前記櫛形電極のペアのうち前記一端に対応する一方と電気的に接続された、半導体集積回路。
前記チャージポンプ回路は、
フライングキャパシタと、
前記フライングキャパシタの一端にスイッチング電圧を印加するドライバと、
を備え、
前記フライングキャパシタは、金属配線層にギャップを隔てて形成された櫛形電極のペアを含み、
前記半導体基板には、前記フライングキャパシタとオーバーラップする領域にウェルが形成され、
前記ウェルは、前記櫛形電極のペアのうち前記一端に対応する一方と電気的に接続された、半導体集積回路。
【請求項2】
前記櫛形電極のペアは、多層構造を有する、請求項１に記載の半導体集積回路。
【請求項3】
前記フライングキャパシタは、最上の金属配線層に形成された矩形電極をさらに含む、請求項１または２に記載の半導体集積回路。
【請求項4】
前記矩形電極は、櫛形電極のペアのうち、前記一端に対応する前記一方と電気的に接続された、請求項３に記載の半導体集積回路。
【請求項5】
半導体基板上にチャージポンプ回路が集積化された半導体集積回路であって、
前記チャージポンプ回路は、
フライングキャパシタと、
前記フライングキャパシタの一端にスイッチング電圧を印加するドライバと、
を備え、
前記フライングキャパシタは、
金属配線層にギャップを隔てて形成された櫛形電極のペアと、
前記金属配線層よりも下の層に形成された下側矩形電極と、
を含み、
前記下側矩形電極は、前記櫛形電極のペアのうち前記一端に対応する一方と電気的に接続された、半導体集積回路。
前記チャージポンプ回路は、
フライングキャパシタと、
前記フライングキャパシタの一端にスイッチング電圧を印加するドライバと、
を備え、
前記フライングキャパシタは、
金属配線層にギャップを隔てて形成された櫛形電極のペアと、
前記金属配線層よりも下の層に形成された下側矩形電極と、
を含み、
前記下側矩形電極は、前記櫛形電極のペアのうち前記一端に対応する一方と電気的に接続された、半導体集積回路。
【請求項6】
前記櫛形電極のペアは、多層構造を有する、請求項５に記載の半導体集積回路。
【請求項7】
前記フライングキャパシタは、最上の金属配線層に形成された上側矩形電極をさらに含む、請求項１または２に記載の半導体集積回路。
【請求項8】
前記上側矩形電極は、前記櫛形電極のペアのうち、前記一端に対応する前記一方と電気的に接続された、請求項７に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、チャージポンプ回路を備える半導体集積回路に関する。
【背景技術】
【0002】
半導体集積回路において、電源電圧より高い電圧が必要な場合、チャージポンプ回路が利用される。チャージポンプ回路は、フライングキャパシタに電荷を蓄え、蓄えた電荷を出力キャパシタに転送する動作を繰り返すことにより、電源電圧よりも高い電圧を生成する。
【発明の概要】
【発明が解決しようとする課題】
【0003】
フライングキャパシタを外付けのチップ部品とすると、アプリケーション回路の部品点数が増加し、コストアップの要因となる。また半導体集積回路には、フライングキャパシタを接続するためのパッドや端子を設ける必要があるため、チップ面積の増加の原因となる。
【0004】
本発明者は、フライングキャパシタを半導体集積回路に集積化することを検討し、以下の課題を認識するに至った。
【0005】
キャパシタは、ギャップを隔てて形成されるメタル電極対を含むメタル容量で形成することができる。メタル容量と半導体基板との間には、寄生容量が存在する。この寄生容量によって、フライングキャパシタに蓄えられた電荷が、半導体基板に漏れることとなり、チャージポンプ回路の効率が低下する。
【0006】
なおこの課題を当業者の一般的な認識として捉えてはならない。さらに言えば、この課題は本発明者が独自に認識したものである。
【0007】
本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、効率が改善されたチャージポンプ回路の提供にある。
【課題を解決するための手段】
【0008】
本開示のある態様は、半導体基板上にチャージポンプ回路が集積化された半導体集積回路に関する。チャージポンプ回路は、フライングキャパシタと、フライングキャパシタの一端にスイッチング電圧を印加するドライバと、を備える。フライングキャパシタは、金属配線層にギャップを隔てて形成された櫛形電極のペアを含む。半導体基板には、フライングキャパシタとオーバーラップする領域にウェルが形成される。ウェルは、櫛形電極のペアのうち一端に対応する一方と電気的に接続される。
【0009】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【0010】
本開示のある態様によれば、チャージポンプ回路の効率を改善できる。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【0013】
一実施形態に係る半導体集積回路は、半導体基板上にチャージポンプ回路が集積化される。チャージポンプ回路は、フライングキャパシタと、フライングキャパシタの一端にスイッチング電圧を印加するドライバと、を備える。フライングキャパシタは、金属配線層にギャップを隔てて形成された櫛形電極のペアを含む。半導体基板には、フライングキャパシタとオーバーラップする領域にウェルが形成される。ウェルは、櫛形電極のペアのうち一端に対応する一方と電気的に接続される。
【0014】
この構成によれば、フライングキャパシタを形成する櫛側電極のペアと、半導体基板の間の寄生容量を減らすことができる。これにより、寄生容量を介した電荷の漏れを低減し、効率を改善できる。
【0015】
一実施形態において、櫛形電極のペアは、多層構造を有してもよい。
【0016】
一実施形態において、フライングキャパシタは、最上の金属配線層に形成された矩形電極をさらに含んでもよい。これにより、フライングキャパシタの容量を増やすことができる。
【0017】
一実施形態において、矩形電極は、櫛形電極のペアのうち、一端に対応する一方と電気的に接続されてもよい。この構成では、矩形電極がウェルと接続されることで、矩形電極がない場合に比べて、ウェルのインピーダンスが小さく見える。これにより、寄生容量を介した電荷の漏れをさらに低減できる。
【0018】
一実施形態に係る半導体集積回路は、半導体基板上にチャージポンプ回路が集積化されて構成される。チャージポンプ回路は、フライングキャパシタと、フライングキャパシタの一端にスイッチング電圧を印加するドライバと、を備える。フライングキャパシタは、金属配線層にギャップを隔てて形成された櫛形電極のペアと、金属配線層よりも下の層に形成された下側矩形電極と、を含む。下側矩形電極は、櫛形電極のペアのうち一端に対応する一方と電気的に接続される。
【0019】
この構成によれば、フライングキャパシタを形成する櫛側電極のペアと、半導体基板の間の寄生容量を減らすことができる。これにより、寄生容量を介した電荷の漏れを低減し、効率を改善できる。
【0020】
一実施形態において、櫛形電極のペアは、多層構造を有してもよい。
【0021】
一実施形態において、フライングキャパシタは、最上の金属配線層に形成された矩形電極をさらに含んでもよい。これにより、フライングキャパシタの容量を増やすことができる。
【0022】
一実施形態において、上側矩形電極は、櫛形電極のペアのうち、一端に対応する一方と電気的に接続されてもよい。この構成では、上側矩形電極が下側矩形電極と接続されることで、上側矩形電極がない場合に比べて、下側矩形電極のインピーダンスが小さく見える。これにより、寄生容量を介した電荷の漏れをさらに低減できる。
【0023】
一実施形態において、半導体集積回路はモータドライバ回路であってもよい。半導体集積回路は、ハイサイドトランジスタのオン、オフを指示する制御信号を生成するロジック回路と、制御信号に応じてハイサイドトランジスタを駆動するハイサイドプリドライバと、をさらに備えてもよい。ハイサイドプリドライバは、出力ラインがハイサイドトランジスタのゲートと接続されており、クロック信号に応じて昇圧電圧を発生し、ハイサイドトランジスタのゲートに供給するチャージポンプ回路と、制御信号がハイサイドトランジスタのオンを指示するオン状態に遷移したことに応答して、チャージポンプ回路を動作させる充電制御回路と、を備えてもよい。
【0024】
（実施形態）
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
【0025】
本明細書において、「部材Ａが、部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0026】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0027】
また本明細書に示される波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。
【0028】
図１は、実施形態に係るチャージポンプ回路３００を備える半導体集積回路４００の回路図である。チャージポンプ回路３００は、半導体基板上に一体集積化されており、半導体集積回路４００の機能ブロックの一つである。
【0029】
チャージポンプ回路３００は、フライングキャパシタＣｆ、出力キャパシタＣｏ、ドライバ３２０、整流素子３１０，３１２を備える。なおここに示すチャージポンプ回路３００の構成は例示であり、本開示の適用は、特定の構造を有するチャージポンプ回路３００に限定されない。
【0030】
チャージポンプ回路３００は、入力ライン３０２に電圧Ｖ１を受ける。チャージポンプ回路３００は、電圧Ｖ１に電圧Ｖ２を加算した昇圧電圧Ｖｏｕｔを、出力ライン３０４に発生する。Ｖ２＝Ｖ１とした場合、２倍のチャージポンプ回路となる。
【0031】
ドライバ３２０は、クロック信号ＣＬＫと同期して、フライングキャパシタＣｆの第１端ｅ１に、スイッチング電圧Ｖｓｗを印加する。フライングキャパシタＣｆの第２端ｅ２は、整流素子３１０を介して入力ライン３０２と接続される。またフライングキャパシタＣｆの他端ｅ２は、整流素子３１２を介して出力ライン３０４と接続される。整流素子３１０，３１２は、ダイオードであってもよいし、クロック信号ＣＬＫと同期してスイッチングするトランジスタであってもよい。
【0032】
フライングキャパシタＣｆは、半導体基板に集積化される。以下、フライングキャパシタＣｆの構造を、いくつかの実施形態について説明する。
【0033】
（実施形態１）
図２は、実施形態１に係るフライングキャパシタＣｆを備える半導体集積回路４００Ａの斜視図である。半導体集積回路４００Ａは、半導体基板４０２と、半導体基板４０２の上に形成される少なくともひとつの金属配線層４０４を備える。金属配線層４０４はたとばアルミ配線層である。
図２は、実施形態１に係るフライングキャパシタＣｆを備える半導体集積回路４００Ａの斜視図である。半導体集積回路４００Ａは、半導体基板４０２と、半導体基板４０２の上に形成される少なくともひとつの金属配線層４０４を備える。金属配線層４０４はたとばアルミ配線層である。
【0034】
フライングキャパシタＣｆは、金属配線層４０４を利用して形成されるメタル容量である。フライングキャパシタＣｆは、同一の金属配線層４０４にギャップを隔てて形成された櫛形電極Ｅ１，Ｅ２のペアを含む。第１櫛形電極Ｅ１は、図１において、スイッチング電圧Ｖｓｗが印加されるフライングキャパシタＣｆの第１端ｅ１に相当する。第２櫛形電極Ｅ２は、図１において、整流素子３１０，３１２と接続されるフライングキャパシタＣｆの第２端ｅ２に相当する。
【0035】
半導体基板４０２には、フライングキャパシタとオーバーラップする領域にウェル４０６が形成される。ウェル４０６は、櫛形電極のペアＥ１，Ｅ２のうち、フライングキャパシタＣｆの一端ｅ１に対応する一方Ｅ１と電気的に接続される。図２の実線４１０は、ウェル４０６と櫛形電極Ｅ１の間の電気的接続を模式的に示す。
【0036】
以上が半導体集積回路４００Ａの構成である。
【0037】
図３は、実施形態１に係るフライングキャパシタＣｆを備える半導体集積回路４００Ａの断面図である。
【0038】
第１櫛形電極Ｅ１と第２櫛形電極Ｅ２の間に、フライングキャパシタＣｆの実効的な容量Ｃａが形成される。
【0039】
半導体基板４０２と金属配線層４０４の間には、絶縁層（層間絶縁膜）４０３が存在する。第２櫛形電極Ｅ２とウェル４０６の間に、寄生容量Ｃｂが形成される。さらに、ウェル４０６と半導体基板４０２の間に、寄生容量Ｃｃが形成される。
【0040】
半導体集積回路４００Ａの利点は、比較技術との対比によって明確となる。そこで比較技術について説明する。
【0041】
図４は、比較技術に係るフライングキャパシタＣｆを備える半導体集積回路４００Ｒの断面図である。比較技術に係るフライングキャパシタＣｆでは、ウェルが形成されていない点で、図３と異なる。比較技術では、第１櫛形電極Ｅ１と半導体基板４０２の間、第２櫛形電極Ｅ２と半導体基板４０２の間に、寄生容量Ｃｄが形成される。
【0042】
図５は、図４のフライングキャパシタＣｆを備えるチャージポンプ回路３００Ｒの等価回路図である。比較技術では、フライングキャパシタＣｆの第２端ｅ２と半導体基板４０２の間に、寄生容量Ｃｄが存在する。フライングキャパシタＣｆの第２端ｅ２はハイインピーダンスノードであるため、寄生容量Ｃｄの影響を受けやすい。結果として、寄生容量Ｃｄを介して、第２端ｅ２から半導体基板４０２に向かって電荷が漏れ、チャージポンプ回路３００Ｒの効率が低下する。
【0043】
実施形態１に戻り、その利点を説明する。
【0044】
【0045】
ウェル４０６をフライングキャパシタＣｆの第１端ｅ１と接続したことにより、フライングキャパシタＣｆの寄生容量Ｃｂ，Ｃｃのうち、寄生容量Ｃｂは、電極間容量Ｃａと並列に接続されることとなる。つまり寄生容量Ｃｂを、フライングキャパシタＣｆの実効的な容量として有効に利用することができる。
【0046】
このフライングキャパシタＣｆでは、電荷の漏れ経路となるのは、寄生容量Ｃｃである。寄生容量Ｃｃは、フライングキャパシタＣｆの第１端ｅ１、すなわちドライバ３２０の出力ノードと接続されており、低インピーダンスノードである。そのため寄生容量Ｃｃの影響を受けにくく、電荷の漏れが比較技術に比べて小さくなる。これによりチャージポンプ回路３００Ａの効率を改善できる。
【0047】
さらに図３に示す様に、寄生容量Ｃｂは、絶縁層４０３に起因するものであるから、Ｃｂ＞Ｃｃの関係が成り立つ。つまり寄生容量Ｃｃは、図４の寄生容量Ｃｄに比べて十分に小さい。そのため、図６のチャージポンプ回路３００Ａでは、寄生容量Ｃｃを介した電荷の漏れが、比較技術に比べて小さくなる。これにより、チャージポンプ回路３００Ａの効率を改善できる。
【0048】
続いて、フライングキャパシタＣｆの変形例を説明する。
【0049】
図７は、変形例１に係るフライングキャパシタＣｆを備える半導体集積回路４００Ａａの斜視図である。この変形例１において、第１櫛形電極Ｅ１および第２櫛形電極Ｅ２は、多層構造を有する。この例では、第１櫛形電極Ｅ１および第２櫛形電極Ｅ２は２層構造であるが、３層以上としてもよい。図中、線４１２は、異なる配線層の第１櫛形電極Ｅ１同士が電気的に接続されることを示している。線４１４は、異なる配線層の第２櫛形電極Ｅ２同士が電気的に接続されることを示している。
【0050】
図８は、変形例１に係るフライングキャパシタＣｆを備える半導体集積回路４００Ａａの断面図である。このフライングキャパシタＣｆによれば、櫛形電極を多層構造とすることで実効的な容量Ｃａを増やすことができる。
【0051】
図９は、変形例２に係るフライングキャパシタＣｆを備える半導体集積回路４００Ａｂの断面図である。このフライングキャパシタＣｆは、最上層の金属配線層４０４＿３に形成される矩形電極Ｅ３をさらに備える。この矩形電極Ｅ３は、第１櫛形電極Ｅ１と電気的に接続される。実線４１６は、矩形電極Ｅ３と第１櫛形電極Ｅ１との間の電気的な接続を模式的に表している。矩形電極Ｅ３は、第１櫛形電極Ｅ１および第２櫛形電極Ｅ２の形成範囲をカバーする四角形である。
【0052】
この変形例では、第２櫛形電極Ｅ２と矩形電極Ｅ３の間にも、容量Ｃａ’が形成され、これによりフライングキャパシタＣｆの実効的な容量を増やすことができる。さらに、矩形電極Ｅ３は、第１櫛形電極Ｅ１および第２櫛形電極Ｅ２よりも広い面積を有する。そのためフライングキャパシタＣｆの第１端ｅ１のインピーダンスを下げる効果が得られ、半導体基板４０２への電荷の漏れをさらに低減できる。
【0053】
（実施形態２）
図１０は、実施形態２に係るフライングキャパシタＣｆを備える半導体集積回路４００Ｂの斜視図である。半導体集積回路４００Ｂは、半導体基板４０２と、半導体基板４０２の上に形成される複数の金属配線層４０４＿１，４０４＿２を備える。
図１０は、実施形態２に係るフライングキャパシタＣｆを備える半導体集積回路４００Ｂの斜視図である。半導体集積回路４００Ｂは、半導体基板４０２と、半導体基板４０２の上に形成される複数の金属配線層４０４＿１，４０４＿２を備える。
【0054】
フライングキャパシタＣｆは、金属配線層４０４＿１，４０４＿２を利用して形成されるメタル容量である。フライングキャパシタＣｆは、同一の金属配線層４０４＿２にギャップを隔てて形成された櫛形電極Ｅ１，Ｅ２のペアを含む。第１櫛形電極Ｅ１は、図１において、スイッチング電圧Ｖｓｗが印加されるフライングキャパシタＣｆの第１端ｅ１に相当する。第２櫛形電極Ｅ２は、図１において、整流素子３１０，３１２と接続されるフライングキャパシタＣｆの第２端ｅ２に相当する。
【0055】
フライングキャパシタＣｆはさらに、下側矩形電極Ｅ４を備える。下側矩形電極Ｅ４は、櫛形電極Ｅ１，Ｅ２が形成される金属配線層４０４＿２より下側の金属配線層４０４＿１に形成される。下側矩形電極Ｅ４は、第１櫛形電極Ｅ１および第２櫛形電極Ｅ２の形成範囲をカバーする四角形である。
【0056】
下側矩形電極Ｅ４は、櫛形電極のペアＥ１，Ｅ２のうち、フライングキャパシタＣｆの一端ｅ１に対応する一方Ｅ１と電気的に接続される。図１０の実線４１１は、下側矩形電極Ｅ４と櫛形電極Ｅ１の間の電気的接続を模式的に示す。
【0057】
図１１は、実施形態２に係るフライングキャパシタＣｆを備える半導体集積回路４００Ｂの断面図である。
【0058】
第１櫛形電極Ｅ１と第２櫛形電極Ｅ２の間に、フライングキャパシタＣｆの実効的な容量Ｃａが形成される。
【0059】
第２櫛形電極Ｅ２と下側矩形電極Ｅ４の間に、寄生容量Ｃｅが形成される。さらに、下側矩形電極Ｅ４と半導体基板４０２の間に、寄生容量Ｃｆが形成される。
【0060】
【0061】
下側矩形電極Ｅ４をフライングキャパシタＣｆの第１端ｅ１と接続したことにより、フライングキャパシタＣｆの寄生容量Ｃｅ，Ｃｆのうち、寄生容量Ｃｅは、電極間容量Ｃａと並列に接続されることとなる。つまり寄生容量Ｃｅを、フライングキャパシタＣｆの実効的な容量として有効に利用することができる。
【0062】
このフライングキャパシタＣｆでは、電荷の漏れ経路となるのは、寄生容量Ｃｆである。寄生容量Ｃｆは、フライングキャパシタＣｆの第１端ｅ１、すなわちドライバ３２０の出力ノードと接続されており、低インピーダンスノードである。そのため寄生容量Ｃｆの影響を受けにくく、電荷の漏れが比較技術に比べて小さくなる。これによりチャージポンプ回路３００Ｂの効率を改善できる。
【0063】
続いて実施形態２の変形例を説明する。
【0064】
（変形例１）
実施形態２においても、櫛形電極Ｅ１，Ｅ２を多層構造としてもよい。
実施形態２においても、櫛形電極Ｅ１，Ｅ２を多層構造としてもよい。
【0065】
（変形例２）
図１３は、変形例２に係るフライングキャパシタＣｆを備える半導体集積回路４００Ｂｂの断面図である。このフライングキャパシタＣｆは、最上層の金属配線層４０４＿３に形成される上側矩形電極Ｅ５をさらに備える。この上側矩形電極Ｅ５は、第１櫛形電極Ｅ１と電気的に接続される。実線４１５は、上側矩形電極Ｅ５と第１櫛形電極Ｅ１との間の電気的な接続を模式的に表している。上側矩形電極Ｅ５は、下側矩形電極Ｅ４と同様に、第１櫛形電極Ｅ１および第２櫛形電極Ｅ２の形成範囲をカバーする四角形である。
図１３は、変形例２に係るフライングキャパシタＣｆを備える半導体集積回路４００Ｂｂの断面図である。このフライングキャパシタＣｆは、最上層の金属配線層４０４＿３に形成される上側矩形電極Ｅ５をさらに備える。この上側矩形電極Ｅ５は、第１櫛形電極Ｅ１と電気的に接続される。実線４１５は、上側矩形電極Ｅ５と第１櫛形電極Ｅ１との間の電気的な接続を模式的に表している。上側矩形電極Ｅ５は、下側矩形電極Ｅ４と同様に、第１櫛形電極Ｅ１および第２櫛形電極Ｅ２の形成範囲をカバーする四角形である。
【0066】
この変形例では、第２櫛形電極Ｅ２と上側矩形電極Ｅ５の間にも、容量Ｃａ’が形成され、これによりフライングキャパシタＣｆの実効的な容量を増やすことができる。さらに、上側矩形電極Ｅ５は、第１櫛形電極Ｅ１および第２櫛形電極Ｅ２よりも広い面積を有する。そのためフライングキャパシタＣｆの第１端ｅ１のインピーダンスを下げる効果が得られ、半導体基板４０２への電荷の漏れをさらに低減できる。
【0067】
続いて、半導体集積回路４００の具体例を説明する。
【0068】
図１４は、半導体集積回路４００の回路図である。半導体集積回路４００は、チャージポンプ回路３００、オシレータ４５０、負荷回路４６０を備える。オシレータ４５０は、クロック信号ＣＬＫを生成する。チャージポンプ回路３００は、クロック信号ＣＬＫと同期してスイッチング動作し、電源電圧Ｖｃｃを昇圧して、電源電圧Ｖｃｃより高い出力電圧ＶＯＵＴを生成する。出力電圧ＶＯＵＴは負荷回路４６０に供給される。
【0069】
チャージポンプ回路３００は、クロック入力ノードｃｌｋｉｎ、基準入力ノードｒｅｆｉｎ、出力ノードｏｕｔ、入力ライン３０２、出力ライン３０４、第１トランジスタＭ１１～第４トランジスタＭ１４、第１フライングキャパシタＣｆ１、第２フライングキャパシタＣｆ２、ドライバ３２０を備える。
【0070】
クロック入力ノードｃｌｋｉｎには、オシレータ４５０からのクロック信号ＣＬＫが供給される。基準入力ノードｒｅｆｉｎには、第１電圧Ｖ１として電源電圧ＶＣＣが供給される。入力ライン３０２は基準入力ノードｒｅｆｉｎと接続される。出力ライン３０４は、出力ノードｏｕｔを介して負荷回路４６０が接続される。第１フライングキャパシタＣｆ１および第２フライングキャパシタＣｆ２はそれぞれ、第１端および第２端を有する。出力ライン３０４には、出力キャパシタが接続されてもよい。
【0071】
第１トランジスタＭ１１および第２トランジスタＭ１２はＰＭＯＳ（Metal Oxide Semiconductor）トランジスタである。第１トランジスタＭ１１は、第１電極（ソース）が出力ライン３０４と接続され、第２電極（ドレイン）が第１フライングキャパシタＣｆ１の第２端と接続される。第１トランジスタＭ１１の制御電極（ゲート）は、第２フライングキャパシタＣｆ２の第２端と接続される。
【0072】
第２トランジスタＭ１２は、第１電極（ソース）が出力ライン３０４と接続され、第２電極（ドレイン）が第２フライングキャパシタＣｆ２の第２端と接続される。第２トランジスタＭ１２の制御電極（ゲート）は第１フライングキャパシタＣｆ１の第２端と接続される。
【0073】
第３トランジスタＭ１３および第４トランジスタＭ１４は、ＮＭＯＳトランジスタである。第３トランジスタＭ１３は、第１電極（ソース）が入力ライン３０２と接続され、第２電極（ドレイン）が第１フライングキャパシタＣｆ１の第２端と接続される。第３トランジスタＭ１３の制御電極（ゲート）は第２フライングキャパシタＣｆ２の第２端と接続される。
【0074】
第４トランジスタＭ１４は、第１電極（ソース）が入力ライン３０２と接続され、第２電極（ドレイン）が第２フライングキャパシタＣｆ２の第２端と接続され、制御電極（ゲート）が第１フライングキャパシタＣｆ１の第２端と接続される。
【0075】
【0076】
ドライバ３２０は、クロック信号ＣＬＫと同期して、第１フライングキャパシタＣｆ１の第１端ｅ１に、第２電圧Ｖ２（＝Ｖｃｃ）をハイとする第１パルス電圧Ｖｐ１を印加する。第１パルス電圧Ｖｐ１のローレベルは、接地電圧であってもよいし、第１電圧Ｖ１と接地電圧の間の任意の電圧であってもよい。
【0077】
またドライバ３２０は、クロック信号ＣＬＫと同期して、第２フライングキャパシタＣｆ２の第１端に、第２電圧Ｖ２（＝Ｖｃｃ）をハイとする、第１パルス電圧Ｖｐ１と逆相の第２パルス電圧Ｖｐ２を印加する。
【0078】
ドライバ３２０は、第１インバータ３２２、第２インバータ３２４を含む。
【0079】
第１インバータ３２２および第２インバータ３２４それぞれの上側電源端子には、第２電圧Ｖ２が供給される。第１インバータ３２２および第２インバータ３２４それぞれの下側電源端子は接地してもよいし、任意の電圧を与えてもよい。
【0080】
第１インバータ３２２は、クロック信号ＣＬＫを反転し、第１パルス電圧Ｖｐ１として第１フライングキャパシタＣｆ１の第１端ｅ１に印加する。第２インバータ３２４は、第１インバータ３２２の出力である第１パルス電圧Ｖｐ１を反転し、第２パルス電圧Ｖｐ２として第２フライングキャパシタＣｆ２の第１端ｅ１に印加する。
【0081】
フライングキャパシタＣｆ１，Ｃｆ２に、上述した構造を採用することができる。
【0082】
続いてチャージポンプ回路３００の用途を説明する。チャージポンプ回路３００は、モータドライバ回路に利用することができる。
【0083】
図１５は、チャージポンプ回路３００を備えるモータドライバ回路１００の回路図である。モータの相数は特に限定されず、単相であってもよいし、多相（たとえば３相）であってもよい。
【0084】
モータドライバ回路１００は、インバータのレグ１０２と接続される。レグ１０２は、上アームであるハイサイドトランジスタＭ１と、下アームであるローサイドトランジスタＭ２と、を含む。
【0085】
モータドライバ回路１００は、ロジック回路１２０、ハイサイドプリドライバ１３０、ローサイドプリドライバ１４０、チャージポンプ回路３００を備える。
【0086】
ロジック回路１２０は、入力信号ＩＮに応じて、ハイサイドトランジスタＭ１のオン、オフを指示する制御信号ＣＴＲＬＨを生成する。またロジック回路１２０は、入力信号ＩＮに応じて、ローサイドトランジスタＭ２のオン、オフを指示する制御信号ＣＴＲＬＬを生成する。
【0087】
ハイサイドプリドライバ１３０は、制御信号ＣＴＲＬＨに応じてハイサイドトランジスタＭ１を駆動する。ローサイドプリドライバ１４０は、制御信号ＣＴＲＬＬに応じてローサイドトランジスタＭ２を駆動する。
【0088】
モータドライバ回路１００のブートストラップ端子ＢＳＴとスイッチング端子ＯＵＴの間には、ブートストラップキャパシタＣＢＳＴが接続される。
【0089】
ブートストラップ回路は、スイッチングが停止すると、ブートストラップ端子ＢＳＴの電圧を維持できなくなる。そこでモータドライバ回路１００は、トリクルチャージポンプ回路を備える。トリクルチャージポンプ回路は、チャージポンプ回路３００と、電流源ＣＳ１を含む。
【0090】
チャージポンプ回路３００は、昇圧電圧ＶＣＰを発生する。電流源ＣＳ１は、昇圧電圧ＶＣＰを電源として動作し、ＢＳＴ端子に電流を供給して充電する。これにより、スイッチングが停止した状態でも、ハイサイドトランジスタＭ１のオン状態を維持することが可能となる。
【0091】
なお、チャージポンプ回路３００の用途はモータドライバ回路には限定されず、Ｎチャンネルのハイサイドトランジスタを駆動するさまざまなドライバ回路に利用することができる。さらに言えば、チャージポンプ回路３００の用途は、ハイサイドトランジスタの駆動に限定されるものではなく、電源電圧ＶＣＣより高い電圧が必要とされるさまざまな集積回路に利用することができる。
【0092】
（付記）
本明細書には以下の技術が開示される。
本明細書には以下の技術が開示される。
【0093】
（項目１）
半導体基板上にチャージポンプ回路が集積化された半導体集積回路であって、
前記チャージポンプ回路は、
フライングキャパシタと、
前記フライングキャパシタの一端にスイッチング電圧を印加するドライバと、
を備え、
前記フライングキャパシタは、金属配線層にギャップを隔てて形成された櫛形電極のペアを含み、
前記半導体基板には、前記フライングキャパシタとオーバーラップする領域にウェルが形成され、
前記ウェルは、前記櫛形電極のペアのうち前記一端に対応する一方と電気的に接続された、半導体集積回路。
半導体基板上にチャージポンプ回路が集積化された半導体集積回路であって、
前記チャージポンプ回路は、
フライングキャパシタと、
前記フライングキャパシタの一端にスイッチング電圧を印加するドライバと、
を備え、
前記フライングキャパシタは、金属配線層にギャップを隔てて形成された櫛形電極のペアを含み、
前記半導体基板には、前記フライングキャパシタとオーバーラップする領域にウェルが形成され、
前記ウェルは、前記櫛形電極のペアのうち前記一端に対応する一方と電気的に接続された、半導体集積回路。
【0094】
（項目２）
前記櫛形電極のペアは、多層構造を有する、項目１に記載の半導体集積回路。
前記櫛形電極のペアは、多層構造を有する、項目１に記載の半導体集積回路。
【0095】
（項目３）
前記フライングキャパシタは、最上の金属配線層に形成された矩形電極をさらに含む、項目１または２に記載の半導体集積回路。
前記フライングキャパシタは、最上の金属配線層に形成された矩形電極をさらに含む、項目１または２に記載の半導体集積回路。
【0096】
（項目４）
前記矩形電極は、櫛形電極のペアのうち、前記一端に対応する前記一方と電気的に接続された、項目３に記載の半導体集積回路。
前記矩形電極は、櫛形電極のペアのうち、前記一端に対応する前記一方と電気的に接続された、項目３に記載の半導体集積回路。
【0097】
（項目５）
半導体基板上にチャージポンプ回路が集積化された半導体集積回路であって、
前記チャージポンプ回路は、
フライングキャパシタと、
前記フライングキャパシタの一端にスイッチング電圧を印加するドライバと、
を備え、
前記フライングキャパシタは、
金属配線層にギャップを隔てて形成された櫛形電極のペアと、
前記金属配線層よりも下の層に形成された下側矩形電極と、
を含み、
前記下側矩形電極は、前記櫛形電極のペアのうち前記一端に対応する一方と電気的に接続された、半導体集積回路。
半導体基板上にチャージポンプ回路が集積化された半導体集積回路であって、
前記チャージポンプ回路は、
フライングキャパシタと、
前記フライングキャパシタの一端にスイッチング電圧を印加するドライバと、
を備え、
前記フライングキャパシタは、
金属配線層にギャップを隔てて形成された櫛形電極のペアと、
前記金属配線層よりも下の層に形成された下側矩形電極と、
を含み、
前記下側矩形電極は、前記櫛形電極のペアのうち前記一端に対応する一方と電気的に接続された、半導体集積回路。
【0098】
（項目６）
前記櫛形電極のペアは、多層構造を有する、項目５に記載の半導体集積回路。
前記櫛形電極のペアは、多層構造を有する、項目５に記載の半導体集積回路。
【0099】
（項目７）
前記フライングキャパシタは、最上の金属配線層に形成された上側矩形電極をさらに含む、項目１または２に記載の半導体集積回路。
前記フライングキャパシタは、最上の金属配線層に形成された上側矩形電極をさらに含む、項目１または２に記載の半導体集積回路。
【0100】
（項目８）
前記上側矩形電極は、前記櫛形電極のペアのうち、前記一端に対応する前記一方と電気的に接続された、項目７に記載の半導体集積回路。
前記上側矩形電極は、前記櫛形電極のペアのうち、前記一端に対応する前記一方と電気的に接続された、項目７に記載の半導体集積回路。
【符号の説明】
【0101】
１００ モータドライバ回路
Ｍ１ ハイサイドトランジスタ
Ｍ２ ローサイドトランジスタ
１１０ オシレータ
１２０ ロジック回路
１３０ ハイサイドプリドライバ
１３２ チャージポンプ回路
１３６ ターンオフ回路
１３８ 充電制御回路
１４０ ローサイドプリドライバ
ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ
ＳＷ３ 第３スイッチ
３００ チャージポンプ回路
３０２ 入力ライン
３０４ 出力ライン
Ｃｆ，Ｃｆ１，Ｃｆ２ フライングキャパシタ
３１０，３１２ 整流素子
Ｅ１ 第１櫛形電極
Ｅ２ 第２櫛形電極
Ｅ３ 矩形電極
Ｅ４ 下側矩形電極
Ｅ５ 上側矩形電極
Ｍ１１ 第１トランジスタ
Ｍ１２ 第２トランジスタ
Ｍ１３ 第３トランジスタ
Ｍ１４ 第４トランジスタ
３２０ ドライバ
３２２ 第１インバータ
３２４ 第２インバータ
４００ 半導体集積回路
４０２ 半導体基板
４０３ 絶縁層
４０４ 金属配線層
４０６ ウェル
４５０ オシレータ
４６０ 負荷回路
Ｍ１ ハイサイドトランジスタ
Ｍ２ ローサイドトランジスタ
１１０ オシレータ
１２０ ロジック回路
１３０ ハイサイドプリドライバ
１３２ チャージポンプ回路
１３６ ターンオフ回路
１３８ 充電制御回路
１４０ ローサイドプリドライバ
ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ
ＳＷ３ 第３スイッチ
３００ チャージポンプ回路
３０２ 入力ライン
３０４ 出力ライン
Ｃｆ，Ｃｆ１，Ｃｆ２ フライングキャパシタ
３１０，３１２ 整流素子
Ｅ１ 第１櫛形電極
Ｅ２ 第２櫛形電極
Ｅ３ 矩形電極
Ｅ４ 下側矩形電極
Ｅ５ 上側矩形電極
Ｍ１１ 第１トランジスタ
Ｍ１２ 第２トランジスタ
Ｍ１３ 第３トランジスタ
Ｍ１４ 第４トランジスタ
３２０ ドライバ
３２２ 第１インバータ
３２４ 第２インバータ
４００ 半導体集積回路
４０２ 半導体基板
４０３ 絶縁層
４０４ 金属配線層
４０６ ウェル
４５０ オシレータ
４６０ 負荷回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【手続補正書】
【提出日】2024-04-17
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
半導体基板上にチャージポンプ回路が集積化された半導体集積回路であって、
前記チャージポンプ回路は、
フライングキャパシタと、
前記フライングキャパシタの一端にスイッチング電圧を印加するドライバと、
を備え、
前記フライングキャパシタは、金属配線層にギャップを隔てて形成された櫛形電極のペアを含み、
前記半導体基板には、前記フライングキャパシタとオーバーラップする領域にウェルが形成され、
前記ウェルは、前記櫛形電極のペアのうち前記一端に対応する一方と電気的に接続された、半導体集積回路。
前記チャージポンプ回路は、
フライングキャパシタと、
前記フライングキャパシタの一端にスイッチング電圧を印加するドライバと、
を備え、
前記フライングキャパシタは、金属配線層にギャップを隔てて形成された櫛形電極のペアを含み、
前記半導体基板には、前記フライングキャパシタとオーバーラップする領域にウェルが形成され、
前記ウェルは、前記櫛形電極のペアのうち前記一端に対応する一方と電気的に接続された、半導体集積回路。
【請求項2】
前記櫛形電極のペアは、多層構造を有する、請求項１に記載の半導体集積回路。
【請求項3】
前記フライングキャパシタは、最上の金属配線層に形成された矩形電極をさらに含む、請求項１または２に記載の半導体集積回路。
【請求項4】
前記矩形電極は、櫛形電極のペアのうち、前記一端に対応する前記一方と電気的に接続された、請求項３に記載の半導体集積回路。
【請求項5】
半導体基板上にチャージポンプ回路が集積化された半導体集積回路であって、
前記チャージポンプ回路は、
フライングキャパシタと、
前記フライングキャパシタの一端にスイッチング電圧を印加するドライバと、
を備え、
前記フライングキャパシタは、
金属配線層にギャップを隔てて形成された櫛形電極のペアと、
前記金属配線層よりも下の層に形成された下側矩形電極と、
を含み、
前記下側矩形電極は、前記櫛形電極のペアのうち前記一端に対応する一方と電気的に接続された、半導体集積回路。
前記チャージポンプ回路は、
フライングキャパシタと、
前記フライングキャパシタの一端にスイッチング電圧を印加するドライバと、
を備え、
前記フライングキャパシタは、
金属配線層にギャップを隔てて形成された櫛形電極のペアと、
前記金属配線層よりも下の層に形成された下側矩形電極と、
を含み、
前記下側矩形電極は、前記櫛形電極のペアのうち前記一端に対応する一方と電気的に接続された、半導体集積回路。
【請求項6】
前記櫛形電極のペアは、多層構造を有する、請求項５に記載の半導体集積回路。
【請求項7】
前記フライングキャパシタは、最上の金属配線層に形成された上側矩形電極をさらに含む、請求項５または６に記載の半導体集積回路。
【請求項8】
前記上側矩形電極は、前記櫛形電極のペアのうち、前記一端に対応する前記一方と電気的に接続された、請求項７に記載の半導体集積回路。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【0011】
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【0021】
一実施形態において、フライングキャパシタは、最上の金属配線層に形成された上側矩形電極をさらに含んでもよい。これにより、フライングキャパシタの容量を増やすことができる。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【0033】
（実施形態１）
図２は、実施形態１に係るフライングキャパシタＣｆを備える半導体集積回路４００Ａの斜視図である。半導体集積回路４００Ａは、半導体基板４０２と、半導体基板４０２の上に形成される少なくともひとつの金属配線層４０４を備える。金属配線層４０４はたとえばアルミ配線層である。
図２は、実施形態１に係るフライングキャパシタＣｆを備える半導体集積回路４００Ａの斜視図である。半導体集積回路４００Ａは、半導体基板４０２と、半導体基板４０２の上に形成される少なくともひとつの金属配線層４０４を備える。金属配線層４０４はたとえばアルミ配線層である。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【0046】
このフライングキャパシタＣｆでは、電荷の漏れ経路となるのは、寄生容量Ｃｃである。寄生容量Ｃｃは、フライングキャパシタＣｆの第１端ｅ１、すなわちドライバ３２０の出力ノードと接続されており、フライングキャパシタＣｆの第１端ｅ１は低インピーダンスノードである。そのためフライングキャパシタＣｆの第１端ｅ１は寄生容量Ｃｃの影響を受けにくく、電荷の漏れが比較技術に比べて小さくなる。これによりチャージポンプ回路３００Ａの効率を改善できる。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【0049】
図７は、変形例１－１に係るフライングキャパシタＣｆを備える半導体集積回路４００Ａａの斜視図である。この変形例１－１において、第１櫛形電極Ｅ１および第２櫛形電極Ｅ２は、多層構造を有する。この例では、第１櫛形電極Ｅ１および第２櫛形電極Ｅ２は２層構造であるが、３層以上としてもよい。図中、線４１２は、異なる配線層の第１櫛形電極Ｅ１同士が電気的に接続されることを示している。線４１４は、異なる配線層の第２櫛形電極Ｅ２同士が電気的に接続されることを示している。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【0050】
図８は、変形例１－１に係るフライングキャパシタＣｆを備える半導体集積回路４００Ａａの断面図である。このフライングキャパシタＣｆによれば、櫛形電極を多層構造とすることで実効的な容量Ｃａを増やすことができる。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【0051】
図９は、変形例１－２に係るフライングキャパシタＣｆを備える半導体集積回路４００Ａｂの断面図である。このフライングキャパシタＣｆは、最上層の金属配線層４０４＿３に形成される矩形電極Ｅ３をさらに備える。この矩形電極Ｅ３は、第１櫛形電極Ｅ１と電気的に接続される。実線４１６は、矩形電極Ｅ３と第１櫛形電極Ｅ１との間の電気的な接続を模式的に表している。矩形電極Ｅ３は、第１櫛形電極Ｅ１および第２櫛形電極Ｅ２の形成範囲をカバーする四角形である。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【0062】
このフライングキャパシタＣｆでは、電荷の漏れ経路となるのは、寄生容量Ｃｆである。寄生容量Ｃｆは、フライングキャパシタＣｆの第１端ｅ１、すなわちドライバ３２０の出力ノードと接続されており、フライングキャパシタＣｆの第１端ｅ１は低インピーダンスノードである。そのためフライングキャパシタＣｆの第１端ｅ１は寄生容量Ｃｆの影響を受けにくく、電荷の漏れが比較技術に比べて小さくなる。これによりチャージポンプ回路３００Ｂの効率を改善できる。
【手続補正10】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【0064】
（変形例２－１）
実施形態２においても、櫛形電極Ｅ１，Ｅ２を多層構造としてもよい。
実施形態２においても、櫛形電極Ｅ１，Ｅ２を多層構造としてもよい。
【手続補正11】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【0065】
（変形例２－２）
図１３は、変形例２－２に係るフライングキャパシタＣｆを備える半導体集積回路４００Ｂｂの断面図である。このフライングキャパシタＣｆは、最上層の金属配線層４０４＿３に形成される上側矩形電極Ｅ５をさらに備える。この上側矩形電極Ｅ５は、第１櫛形電極Ｅ１と電気的に接続される。実線４１５は、上側矩形電極Ｅ５と第１櫛形電極Ｅ１との間の電気的な接続を模式的に表している。上側矩形電極Ｅ５は、下側矩形電極Ｅ４と同様に、第１櫛形電極Ｅ１および第２櫛形電極Ｅ２の形成範囲をカバーする四角形である。
図１３は、変形例２－２に係るフライングキャパシタＣｆを備える半導体集積回路４００Ｂｂの断面図である。このフライングキャパシタＣｆは、最上層の金属配線層４０４＿３に形成される上側矩形電極Ｅ５をさらに備える。この上側矩形電極Ｅ５は、第１櫛形電極Ｅ１と電気的に接続される。実線４１５は、上側矩形電極Ｅ５と第１櫛形電極Ｅ１との間の電気的な接続を模式的に表している。上側矩形電極Ｅ５は、下側矩形電極Ｅ４と同様に、第１櫛形電極Ｅ１および第２櫛形電極Ｅ２の形成範囲をカバーする四角形である。
【手続補正12】
【補正対象書類名】明細書
【補正対象項目名】００９９
【補正方法】変更
【補正の内容】
【0099】
（項目７）
前記フライングキャパシタは、最上の金属配線層に形成された上側矩形電極をさらに含む、項目５または６に記載の半導体集積回路。
前記フライングキャパシタは、最上の金属配線層に形成された上側矩形電極をさらに含む、項目５または６に記載の半導体集積回路。
【手続補正13】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図9】
【手続補正14】
【補正対象書類名】図面
【補正対象項目名】図１５
【補正方法】変更
【補正の内容】
【図15】