特開 2024-142277 情報処理プログラム、情報処理方法、および情報処理装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024142277

(43)【公開日】2024-10-10

(54)【発明の名称】情報処理プログラム、情報処理方法、および情報処理装置

(51)【国際特許分類】

   G06N 10/20 20220101AFI20241003BHJP

【ＦＩ】

G06N10/20

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2023054410

(22)【出願日】2023-03-29

(71)【出願人】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】100104190

【弁理士】

【氏名又は名称】酒井 昭徳

(72)【発明者】

【氏名】田渕 晶大

(57)【要約】

【課題】演算を効率よく実施し易くすること。
【解決手段】情報処理装置１００は、ｎ個の量子ビットに関する第１量子回路１１０を取得する。情報処理装置１００は、取得した第１量子回路１１０に基づいて、非巡回有向グラフ（Ｄｉｒｅｃｔｅｄ Ａｃｙｃｌｉｃ Ｇｒａｐｈ）１３０を生成する。情報処理装置１００は、他のゲートに依存せずに実行可能な、全体としてローカルな量子ビットの上限以下の量子ビットを参照する、それぞれプロセス間通信が発生する１以上のゲートを特定する。情報処理装置１００は、第１量子回路１１０と論理的に等価な第２量子回路１５０を生成する。第２量子回路１５０は、少なくとも、特定した１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを、特定した１以上のゲートの直前に含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

ローカルな１以上の量子ビットと、グローバルな１以上の量子ビットとを含む複数の量子ビットに関して、それぞれ異なる１以上の量子ビットに対して演算を実施することを表す複数のゲートを、時系列に沿って規定した第１量子回路を取得し、
取得した前記第１量子回路に基づいて、前記複数のゲートのそれぞれのゲートを表すノードと、異なるノードが表すゲート間の演算の実施順序を表す有向エッジとを含む非巡回有向グラフを生成し、
生成した前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、ローカルな量子ビットの上限以下の１以上の量子ビットを参照する、それぞれプロセス間通信が発生する１以上の第１ゲートによって参照される、前記１以上の量子ビットを特定し、
特定した前記１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを、前記１以上の第１ゲートの直前に含む、前記第１量子回路と論理的に等価な第２量子回路を生成する、
処理をコンピュータに実行させることを特徴とする情報処理プログラム。

【請求項2】

前記１以上の量子ビットを特定する都度、前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、それぞれプロセス間通信が発生しない１以上の第２ゲートを特定し、
前記１以上の第２ゲートを特定する都度、前記非巡回有向グラフの中から、特定した前記１以上の第２ゲートのそれぞれの第２ゲートを表すノードを除去する、
処理を前記コンピュータに実行させ、
前記第２量子回路を生成する処理は、
前記１以上の量子ビットを特定する都度、雛型回路に対して、特定した前記１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを追加し、前記１以上の第２ゲートを特定する都度、前記雛型回路に対して、特定した前記１以上の第２ゲートを追加することにより、前記第２量子回路を生成する、ことを特徴とする請求項１に記載の情報処理プログラム。

【請求項3】

前記１以上の第２ゲートを特定する処理は、
前記１以上の量子ビットを最初に特定する前に、前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、それぞれプロセス間通信が発生しない１以上の第２ゲートを一度特定する、ことを特徴とする請求項２に記載の情報処理プログラム。

【請求項4】

前記第２量子回路を生成する処理は、
前記非巡回有向グラフが空である場合、前記雛型回路の末尾に、初期状態でローカルな１以上の量子ビットがローカルに戻るよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを追加することにより、前記第２量子回路を生成し、前記第２量子回路を生成する処理を終了する、ことを特徴とする請求項３に記載の情報処理プログラム。

【請求項5】

前記第２量子回路を生成する処理は、
前記１以上の量子ビットを特定した際、特定した前記１以上の量子ビットに基づいて、入れ替える量子ビットの数が４以上であれば、前記雛型回路に対して、特定した前記１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える、フューズドスワップゲートを含む１以上のスワップゲートを追加する、ことを特徴とする請求項２～４のいずれか一つに記載の情報処理プログラム。

【請求項6】

ローカルな１以上の量子ビットと、グローバルな１以上の量子ビットとを含む複数の量子ビットに関して、それぞれ異なる１以上の量子ビットに対して演算を実施することを表す複数のゲートを、時系列に沿って規定した第１量子回路を取得し、
取得した前記第１量子回路に基づいて、前記複数のゲートのそれぞれのゲートを表すノードと、異なるノードが表すゲート間の演算の実施順序を表す有向エッジとを含む非巡回有向グラフを生成し、
生成した前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、ローカルな量子ビットの上限以下の１以上の量子ビットを参照する、それぞれプロセス間通信が発生する１以上の第１ゲートによって参照される、前記１以上の量子ビットを特定し、
特定した前記１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを、前記１以上の第１ゲートの直前に含む、前記第１量子回路と論理的に等価な第２量子回路を生成する、
処理をコンピュータが実行することを特徴とする情報処理方法。

【請求項7】

ローカルな１以上の量子ビットと、グローバルな１以上の量子ビットとを含む複数の量子ビットに関して、それぞれ異なる１以上の量子ビットに対して演算を実施することを表す複数のゲートを、時系列に沿って規定した第１量子回路を取得し、
取得した前記第１量子回路に基づいて、前記複数のゲートのそれぞれのゲートを表すノードと、異なるノードが表すゲート間の演算の実施順序を表す有向エッジとを含む非巡回有向グラフを生成し、
生成した前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、ローカルな量子ビットの上限以下の１以上の量子ビットを参照する、それぞれプロセス間通信が発生する１以上の第１ゲートによって参照される、前記１以上の量子ビットを特定し、
特定した前記１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを、前記１以上の第１ゲートの直前に含む、前記第１量子回路と論理的に等価な第２量子回路を生成する、
制御部を有することを特徴とする情報処理装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、情報処理プログラム、情報処理方法、および情報処理装置に関する。

【背景技術】

【0002】

従来、複数の量子ビットのそれぞれの量子ビットが表す量子状態の組み合わせを、ベクトル形式で表現する技術がある。例えば、量子ビットが２つ存在する場合、それぞれの量子ビットが表す量子状態の組み合わせが、「００」である確率と「０１」である確率と「１０」である確率と「１１」である確率とを、それぞれ成分として有するベクトルを記憶することがある。また、ベクトルのそれぞれの成分を、複数のプロセスで分担して取り扱う場合がある。この場合、１以上の量子ビットに対して所定の演算を実施する際、異なる成分を担当する複数のプロセスにおいて、プロセス間通信が発生することがある。

【0003】

先行技術としては、例えば、動作に関係するグローバルな量子ビットと、ローカルな量子ビットとを交換するものがある。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】米国特許出願公開第２０２１／００４９４９６号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、従来技術では、量子回路が表す、それぞれ異なる１以上の量子ビットに対する一連の演算を、効率よく実施することが難しい。例えば、プロセス間通信が発生すると、一連の演算を実施する際にかかる処理負担および処理時間の増大化を招く。

【0006】

１つの側面では、本発明は、演算を効率よく実施し易くすることを目的とする。

【課題を解決するための手段】

【0007】

１つの実施態様によれば、ローカルな１以上の量子ビットと、グローバルな１以上の量子ビットとを含む複数の量子ビットに関して、それぞれ異なる１以上の量子ビットに対して演算を実施することを表す複数のゲートを、時系列に沿って規定した第１量子回路を取得し、取得した前記第１量子回路に基づいて、前記複数のゲートのそれぞれのゲートを表すノードと、異なるノードが表すゲート間の演算の実施順序を表す有向エッジとを含む非巡回有向グラフを生成し、生成した前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、ローカルな量子ビットの上限以下の１以上の量子ビットを参照する、それぞれプロセス間通信が発生する１以上の第１ゲートによって参照される、前記１以上の量子ビットを特定し、特定した前記１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを、前記１以上の第１ゲートの直前に含む、前記第１量子回路と論理的に等価な第２量子回路を生成する情報処理プログラム、情報処理方法、および情報処理装置が提案される。

【発明の効果】

【0008】

一態様によれば、演算を効率よく実施し易くすることが可能になる。

【図面の簡単な説明】

【0009】

【図1】図１は、実施の形態にかかる情報処理方法の一実施例を示す説明図である。

【図2】図２は、情報処理システム２００の一例を示す説明図である。

【図3】図３は、情報処理装置１００のハードウェア構成例を示すブロック図である。

【図4】図４は、情報処理装置１００の機能的構成例を示すブロック図である。

【図5】図５は、情報処理装置１００の動作の流れを示す説明図（その１）である。

【図6】図６は、情報処理装置１００の動作の流れを示す説明図（その２）である。

【図7】図７は、情報処理装置１００の動作の流れを示す説明図（その３）である。

【図8】図８は、情報処理装置１００の動作の流れを示す説明図（その４）である。

【図9】図９は、情報処理装置１００の動作の流れを示す説明図（その５）である。

【図10】図１０は、情報処理装置１００の動作の一例を示す説明図（その１）である。

【図11】図１１は、情報処理装置１００の動作の一例を示す説明図（その２）である。

【図12】図１２は、情報処理装置１００の動作の一例を示す説明図（その３）である。

【図13】図１３は、情報処理装置１００の動作の一例を示す説明図（その４）である。

【図14】図１４は、情報処理装置１００の動作の一例を示す説明図（その５）である。

【図15】図１５は、情報処理装置１００の動作の具体例を示す説明図（その１）である。

【図16】図１６は、情報処理装置１００の動作の具体例を示す説明図（その２）である。

【図17】図１７は、情報処理装置１００の動作の具体例を示す説明図（その３）である。

【図18】図１８は、情報処理装置１００の動作の具体例を示す説明図（その４）である。

【図19】図１９は、情報処理装置１００の第１適用例を示す説明図である。

【図20】図２０は、情報処理装置１００の第２適用例を示す説明図（その１）である。

【図21】図２１は、情報処理装置１００の第２適用例を示す説明図（その２）である。

【図22】図２２は、情報処理装置１００の第３適用例を示す説明図（その１）である。

【図23】図２３は、情報処理装置１００の第３適用例を示す説明図（その２）である。

【図24】図２４は、全体処理手順の一例を示すフローチャートである。

【発明を実施するための形態】

【0010】

以下に、図面を参照して、本発明にかかる情報処理プログラム、情報処理方法、および情報処理装置の実施の形態を詳細に説明する。

【0011】

（実施の形態にかかる情報処理方法の一実施例）
図１は、実施の形態にかかる情報処理方法の一実施例を示す説明図である。情報処理装置１００は、量子回路が表す、それぞれ異なる１以上の量子ビットに対する一連の演算を、効率よく実施し易くするためのコンピュータである。情報処理装置１００は、例えば、サーバ、または、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）などである。

【0012】

ここで、量子回路が表す、それぞれ異なる１以上の量子ビットに対する一連の演算を、例えば、量子コンピュータを模擬する量子シミュレータ上で実施することがある。演算は、例えば、量子回路内のゲートによって示される。この際、複数の量子ビットのそれぞれの量子ビットが表す量子状態の組み合わせを、ベクトル形式で表現することがある。量子状態の組み合わせを表現するベクトルは、例えば、ステートベクトルとも呼ばれる。そして、１以上の量子ビットに対する演算を実施する都度、ベクトルの少なくともいずれかの成分を参照および更新する。

【0013】

ここで、量子ビットの数が増大するほど、ベクトルの成分の数が増大することになる。このため、ベクトルのそれぞれの成分を、複数のプロセスで分担して取り扱う場合がある。複数のプロセスのうち、２以上のプロセスは、例えば、それぞれ異なるコンピュータ上に存在する。複数のプロセスのうち、２以上のプロセスは、例えば、同一のコンピュータ上に存在してもよい。この場合、１以上の量子ビットに対して所定の演算を実施する際、異なる成分を担当する複数のプロセスにおいて、プロセス間通信が発生することがある。プロセス間通信が発生する２以上のプロセスが、それぞれ異なるコンピュータ上に存在する場合、さらに、ネットワーク通信が発生することがある。

【0014】

例えば、量子ビットａ，ｂが存在する場合、量子ビットａ，ｂが表す量子状態の組み合わせが、「００」である確率と「０１」である確率と「１０」である確率と「１１」である確率とを、それぞれ成分として有するベクトルを記憶することになる。上記「＊＊」のうち、左側の値は、量子ビットａが表す量子状態に対応し、右側の値は、量子ビットｂが表す量子状態に対応する。この場合、例えば、量子ビットａ，ｂが表す量子状態の組み合わせが、「００」である確率と「０１」である確率とを、プロセスαが担当することが考えられる。また、例えば、量子ビットａ，ｂが表す量子状態の組み合わせが、「１０」である確率と「１１」である確率とを、プロセスβが担当することが考えられる。

【0015】

ここで、例えば、量子ビットａに対するＸゲートの演算を実施する際、量子ビットａ，ｂが表す量子状態の組み合わせが、「００」である確率と「１０」である確率とを入れ替え、かつ、「０１」である確率と「１１」である確率とを入れ替えることが望まれる。この際には、「００」である確率と「１０」である確率とを、それぞれ異なるプロセスが担当し、かつ、「０１」である確率と「１１」である確率とを、それぞれ異なるプロセスが担当するため、プロセス間通信が発生することになる。

【0016】

一方で、例えば、量子ビットｂに対するＸゲートの演算を実施する際、量子ビットａ，ｂが表す量子状態の組み合わせが、「００」である確率と「０１」である確率とを入れ替え、かつ、「１０」である確率と「１１」である確率とを入れ替えることが望まれる。この際には、「００」である確率と「０１」である確率とを、同一のプロセスが担当し、かつ、「１０」である確率と「１１」である確率とを、同一のプロセスが担当するため、プロセス間通信が発生しないことになる。

【0017】

以下の説明では、プロセス間通信が発生する要因となる量子ビットを「グローバルな量子ビット」と表記する場合がある。上述した一例では、具体的には、量子ビットａが、グローバルな量子ビットである。また、以下の説明では、プロセス間通信が発生する要因とならない量子ビットを「ローカルな量子ビット」と表記する場合がある。上述した一例では、具体的には、量子ビットｂが、ローカルな量子ビットである。

【0018】

従来では、上述したグローバルな量子ビットに起因して、量子回路が表す、それぞれ異なる１以上の量子ビットに対する一連の演算を、効率よく実施することが難しいという問題がある。例えば、いずれかの演算を実施する際に、プロセス間通信が発生すると、一連の演算を実施する際にかかる処理負担および処理時間の増大化を招く。具体的には、いずれかの演算を実施する際に、プロセス間通信に伴いネットワーク通信が発生すると、一連の演算を実施する際にかかる処理負担および処理時間の増大化を招く。

【0019】

これに対し、例えば、一連の演算のうち、プロセス間通信が発生する演算の直前に、ローカルな量子ビットとグローバルな量子ビットとを入れ替える演算を追加するよう、量子回路を、作業者が人手で更新する場合が考えられる。この場合、作業者にかかる作業負担の増大化を招くという問題があり、一連の演算を実施する際にかかる処理負担および処理時間の低減化を図ることが難しいことがある。

【0020】

また、従来では、２以上のローカルな量子ビットと２以上のグローバルな量子ビットとを入れ替える演算を追加するよう、量子回路を効率よく自動で更新する手法が提案されていない。このため、一連の演算を実施する際にかかる処理負担および処理時間の低減化を図ることが難しいことがある。

【0021】

そこで、本実施の形態では、１以上の量子ビットに対する演算を効率よく実施し易くすることができる情報処理方法について説明する。

【0022】

図１において、ローカルな１以上の量子ビットと、グローバルな１以上の量子ビットとを含む複数の量子ビットが存在する。例えば、ｎ個の量子ビットが存在する。

【0023】

ｎ個の量子ビットのうち、ｍ個の量子ビットが、ローカルな量子ビットに設定される。例えば、ｎ個の量子ビットを順に並べた場合の下位ｍ個の量子ビットが、ローカルな量子ビットに設定される。ｎ個の量子ビットのうち、ｐ個の量子ビットは、グローバルな量子ビットに設定される。例えば、ｎ個の量子ビットを順に並べた場合の上位ｐ個の量子ビットが、グローバルな量子ビットに設定される。ｎ＝ｍ＋ｐである。

【0024】

ｎ個の量子ビットのそれぞれの量子ビットが表す量子状態の組み合わせの確率を表す成分は、２＾ｎ個存在する。２＾ｎ個の成分は、２＾ｐ個のプロセスで分担される。２＾ｐ個のプロセスは、それぞれ、２＾ｍ個の成分を担当する。２＾ｐ個のプロセスは、具体的には、それぞれ、上位ｐ個の量子ビットのそれぞれの量子ビットが表す量子状態のいずれか１つの組み合わせが、重複なく割り当てられる。２＾ｐ個のプロセスは、具体的には、それぞれ、ｎ個の量子ビットのそれぞれの量子ビットが表す量子状態の組み合わせのうち、自プロセスに割り当てられた組み合わせを含む組み合わせの確率を表す２＾ｍ個の成分を担当する。

【0025】

図１の例では、具体的には、量子ビット０～３が存在するとする。ここで、ｎ＝４である。ｍ＝２である。ｐ＝２である。例えば、量子ビット０，１が、ローカルな量子ビットに設定される。例えば、量子ビット２，３が、グローバルな量子ビットに設定される。量子ビット０～３の量子状態の組み合わせの確率を表す成分は、１６個存在する。１６個の成分は、４個のプロセスで分担される。４個のプロセスは、それぞれ、４個の成分を担当する。

【0026】

４個のプロセスは、具体的には、量子ビット０～３の量子状態の組み合わせが、「００＊＊」である確率を表す４個の成分を担当するプロセス１を含む。＊は、０と１とのいずれの値であってもよい部分を示す。４個のプロセスは、具体的には、量子ビット０～３の量子状態の組み合わせが、「０１＊＊」である確率を表す４個の成分を担当するプロセス２を含む。４個のプロセスは、具体的には、量子ビット０～３の量子状態の組み合わせが、「１０＊＊」である確率を表す４個の成分を担当するプロセス３を含む。４個のプロセスは、具体的には、量子ビット０～３の量子状態の組み合わせが、「１１＊＊」である確率を表す４個の成分を担当するプロセス４を含む。

【0027】

（１－１）情報処理装置１００は、ｎ個の量子ビットに関する第１量子回路１１０を取得する。図１の例では、具体的には、ｎ＝４であるとする。図１の例では、具体的には、第１量子回路１１０は、４個の量子ビットに関して、複数のゲート１２１～１２３を、時系列に沿って規定した情報である。ゲート１２１～１２３は、それぞれ、１以上の量子ビットに対して演算を実施することを表す情報である。

【0028】

（１－２）情報処理装置１００は、取得した第１量子回路１１０に基づいて、非巡回有向グラフ（ＤＡＧ：Ｄｉｒｅｃｔｅｄ Ａｃｙｃｌｉｃ Ｇｒａｐｈ）１３０を生成する。非巡回有向グラフ１３０は、ゲート１２１～１２３をそれぞれ表すノード１４１～１４３と、ゲート１２１～１２３についてゲート間の演算の実施順序を表す有向エッジとを含む。有向エッジは、例えば、連続する２つの演算のうち、先に実施する演算に対応するノードを始点とし、後に実施する演算に対応するノードを終点とする。

【0029】

（１－３）情報処理装置１００は、他のゲートに依存せずに実行可能な、全体としてローカルな量子ビットの上限以下の量子ビットを参照する、それぞれプロセス間通信が発生する１以上のゲートを特定する。情報処理装置１００は、特定した１以上のゲートが全体として参照する１以上の量子ビットを特定する。

【0030】

上限は、ローカルに設定可能な量子ビットの最大数である。図１の例では、上限は、具体的には、２である。他のゲートに依存せずに実行可能とは、例えば、１以上のゲートが、全体として他のゲートに依存せずに実行可能であることを示す。他のゲートに依存せずに実行可能とは、具体的には、１以上のゲートに含まれない他のゲートを始点とする有向エッジが、１以上のゲートのいずれのゲートにも接続されない状態を示す。

【0031】

図１の例では、情報処理装置１００は、具体的には、非巡回有向グラフ１３０に基づいて、他のゲートに依存せずに実行可能な、上限以下の２つの量子ビットを参照する、プロセス間通信が発生する１以上のゲートとして、ゲート１２１を特定する。情報処理装置１００は、ゲート１２１が参照する量子ビット０，２を特定する。

【0032】

（１－４）情報処理装置１００は、第１量子回路１１０と論理的に等価な第２量子回路１５０を生成する。第２量子回路１５０は、少なくとも、特定した１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを、特定した１以上のゲートの直前に含む。１以上のスワップゲートは、例えば、２つの量子ビットを入れ替える単一スワップゲート、または、４つ以上の量子ビットを入れ替えるフューズドスワップゲートを含む。

【0033】

図１の例では、情報処理装置１００は、具体的には、空の雛型回路を用意する。情報処理装置１００は、具体的には、雛型回路に対して、スワップゲート１６０を追加し、スワップゲート１６０の次に、特定したゲート１２１を追加する。スワップゲート１６０は、例えば、ローカルな量子ビット１と、グローバルな量子ビット２とを入れ替える。情報処理装置１００は、雛型回路に対して、ゲート１２２と、ゲート１２３とを追加する。情報処理装置１００は、雛型回路を、第２量子回路１５０として採用する。

【0034】

これにより、情報処理装置１００は、第１量子回路１１０と論理的に等価な、第１量子回路１１０よりもプロセス間通信が発生する回数、または、通信量が少ない第２量子回路１５０を生成することができる。これにより、情報処理装置１００は、それぞれ異なる１以上の量子ビットに対する一連の演算を、効率よく実施し易くすることができる。情報処理装置１００は、例えば、一連の演算を実施する際にかかる処理負担および処理時間の低減化を図ることができる。

【0035】

（１－５）情報処理装置１００は、生成した第２量子回路１５０に従って、複数のプロセスを制御し、第２量子回路１５０に規定された一連の演算による量子状態の組み合わせの変化を模擬するシミュレーションを実施する。プロセスは、例えば、情報処理装置１００が有していてもよい。情報処理装置１００は、シミュレーションを実施した結果を、利用者が参照可能に出力する。これにより、情報処理装置１００は、シミュレーションを実施した結果を、利用者が利用可能にすることができる。

【0036】

ここでは、情報処理装置１００が、他のゲートに依存せずに実行可能な、それぞれプロセス間通信が発生する１以上のゲートを特定する場合について説明したが、これに限らない。例えば、情報処理装置１００が、他のゲートに依存せずに実行可能な、それぞれプロセス間通信が発生しない１以上のゲートを特定する場合があってもよい。この場合、情報処理装置１００は、具体的には、空の雛型回路に対して、特定したそれぞれプロセス間通信が発生しない１以上のゲートを追加した後に、他のゲートに依存せずに実行可能な、それぞれプロセス間通信が発生する１以上のゲートを特定してもよい。この場合の一例については、具体的には、図５～図１８を用いて後述する。

【0037】

ここでは、情報処理装置１００が、ゲート１２１の直前にのみ、１以上のスワップゲートを含む第２量子回路１５０を生成する場合について説明したが、これに限らない。例えば、情報処理装置１００が、ゲート１２１の直前の他、ゲート１２２の直前にも、１以上のスワップゲートを含む第２量子回路１５０を生成する場合があってもよい。この場合の一例については、具体的には、図５～図１８を用いて後述する。

【0038】

ここでは、情報処理装置１００が、単独で動作する場合について説明したが、これに限らない。例えば、情報処理装置１００が、他のコンピュータと協働する場合があってもよい。具体的には、情報処理装置１００が、複数のプロセスを有する他のコンピュータに、第２量子回路１５０を送信する場合があってもよい。複数のプロセスは、異なるコンピュータが有していてもよい。例えば、複数のコンピュータが、協働で情報処理装置１００としての機能を実現する場合があってもよい。具体的には、クラウド上に、情報処理装置１００としての機能が実現される場合があってもよい。

【0039】

（情報処理システム２００の一例）
次に、図２を用いて、図１に示した情報処理装置１００を適用した、情報処理システム２００の一例について説明する。

【0040】

図２は、情報処理システム２００の一例を示す説明図である。図２において、情報処理システム２００は、情報処理装置１００と、１以上の演算処理装置２０１と、１以上のクライアント装置２０２とを含む。

【0041】

情報処理システム２００において、情報処理装置１００と演算処理装置２０１とは、有線または無線のネットワーク２１０を介して接続される。ネットワーク２１０は、例えば、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、インターネットなどである。また、情報処理システム２００において、情報処理装置１００とクライアント装置２０２とは、有線または無線のネットワーク２１０を介して接続される。

【0042】

情報処理装置１００は、第１量子回路を生成するためのコンピュータである。情報処理装置１００は、ｎ個の量子ビットに関し、一連の演算のそれぞれの演算を表すゲートを時系列に沿って規定した第１量子回路を、クライアント装置２０２から受信する。情報処理装置１００は、受信した第１量子回路と論理的に等価な第２量子回路を生成する。

【0043】

情報処理装置１００は、例えば、ｎ個の量子ビットのうち、ローカルなｍ個の量子ビットと、グローバルなｐ個の量子ビットとを設定する。情報処理装置１００は、第１量子回路と、ローカルなｍ個の量子ビットと、グローバルなｐ個の量子ビットとに基づいて、第２量子回路を生成する。情報処理装置１００は、具体的には、図５～図１８に後述するように、第２量子回路を生成する。

【0044】

情報処理装置１００は、生成した第２量子回路に従って、一連の演算による量子状態の組み合わせの変化を模擬するシミュレーションを分担するよう、複数の演算処理装置２０１を制御する。情報処理装置１００は、例えば、量子状態の組み合わせを表現するベクトルのそれぞれの成分を、複数の演算処理装置２０１に分散して割り当てる。情報処理装置１００は、例えば、第２量子回路を、複数の演算処理装置２０１に送信することにより、当該演算処理装置２０１に割り当てられた１以上の成分を更新するよう、複数の演算処理装置２０１を制御する。

【0045】

情報処理装置１００は、量子状態の組み合わせを表現するベクトルのそれぞれの成分を、複数の演算処理装置２０１から受信する。情報処理装置１００は、受信した量子状態の組み合わせを表現するベクトルのそれぞれの成分に基づいて、一連の演算による量子状態の組み合わせの変化を模擬するシミュレーションを実施した結果を生成する。情報処理装置１００は、シミュレーションを実施した結果を、クライアント装置２０２に送信する。情報処理装置１００は、例えば、サーバ、または、ＰＣなどである。

【0046】

演算処理装置２０１は、一連の演算による量子状態の組み合わせの変化を模擬するシミュレーションを分担するためのコンピュータである。演算処理装置２０１は、量子状態の組み合わせを表現するベクトルの１以上の成分を管理するプロセスを有する。演算処理装置２０１は、第２量子回路を、情報処理装置１００から受信する。演算処理装置２０１は、第２量子回路に基づいて、他の演算処理装置２０１と通信し、自装置が管理する１以上の成分を更新する。演算処理装置２０１は、ベクトルの１以上の成分を、情報処理装置１００に送信する。演算処理装置２０１は、例えば、サーバ、または、ＰＣなどである。

【0047】

クライアント装置２０２は、作業者によって用いられるコンピュータである。クライアント装置２０２は、作業者の操作入力に基づき、第１量子回路の指定を受け付ける。クライアント装置２０２は、指定の第１量子回路を、情報処理装置１００に送信する。クライアント装置２０２は、シミュレーションを実施した結果を、情報処理装置１００から受信する。クライアント装置２０２は、シミュレーションを実施した結果を、作業者が参照可能に出力する。クライアント装置２０２は、例えば、ＰＣ、タブレット端末、または、スマートフォンなどである。

【0048】

ここでは、情報処理装置１００が、演算処理装置２０１とは異なる装置である場合について説明したが、これに限らない。例えば、情報処理装置１００が、演算処理装置２０１としての機能を有し、演算処理装置２０１としても動作する場合があってもよい。ここでは、情報処理装置１００が、クライアント装置２０２とは異なる装置である場合について説明したが、これに限らない。例えば、情報処理装置１００が、クライアント装置２０２としての機能を有し、クライアント装置２０２としても動作する場合があってもよい。

【0049】

（情報処理装置１００のハードウェア構成例）
次に、図３を用いて、情報処理装置１００のハードウェア構成例について説明する。

【0050】

図３は、情報処理装置１００のハードウェア構成例を示すブロック図である。図３において、情報処理装置１００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）３０１と、メモリ３０２と、ネットワークＩ／Ｆ（Ｉｎｔｅｒｆａｃｅ）３０３と、記録媒体Ｉ／Ｆ３０４と、記録媒体３０５とを有する。また、各構成部は、バス３００によってそれぞれ接続される。

【0051】

ここで、ＣＰＵ３０１は、情報処理装置１００の全体の制御を司る。メモリ３０２は、例えば、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）およびフラッシュＲＯＭなどを有する。具体的には、例えば、フラッシュＲＯＭやＲＯＭが各種プログラムを記憶し、ＲＡＭがＣＰＵ３０１のワークエリアとして使用される。メモリ３０２に記憶されるプログラムは、ＣＰＵ３０１にロードされることにより、コーディングされている処理をＣＰＵ３０１に実行させる。

【0052】

ネットワークＩ／Ｆ３０３は、通信回線を通じてネットワーク２１０に接続され、ネットワーク２１０を介して他のコンピュータに接続される。そして、ネットワークＩ／Ｆ３０３は、ネットワーク２１０と内部のインターフェースを司り、他のコンピュータからのデータの入出力を制御する。ネットワークＩ／Ｆ３０３は、例えば、モデムやＬＡＮアダプタなどである。

【0053】

記録媒体Ｉ／Ｆ３０４は、ＣＰＵ３０１の制御に従って記録媒体３０５に対するデータのリード／ライトを制御する。記録媒体Ｉ／Ｆ３０４は、例えば、ディスクドライブ、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ポートなどである。記録媒体３０５は、記録媒体Ｉ／Ｆ３０４の制御で書き込まれたデータを記憶する不揮発メモリである。記録媒体３０５は、例えば、ディスク、半導体メモリ、ＵＳＢメモリなどである。記録媒体３０５は、情報処理装置１００から着脱可能であってもよい。

【0054】

情報処理装置１００は、上述した構成部の他、例えば、キーボード、マウス、ディスプレイ、プリンタ、スキャナ、マイク、スピーカーなどを有してもよい。また、情報処理装置１００は、記録媒体Ｉ／Ｆ３０４や記録媒体３０５を複数有していてもよい。また、情報処理装置１００は、記録媒体Ｉ／Ｆ３０４や記録媒体３０５を有していなくてもよい。

【0055】

（演算処理装置２０１のハードウェア構成例）
演算処理装置２０１のハードウェア構成例は、具体的には、図３に示した情報処理装置１００のハードウェア構成例と同様であるため、説明を省略する。

【0056】

（クライアント装置２０２のハードウェア構成例）
クライアント装置２０２のハードウェア構成例は、具体的には、図３に示した情報処理装置１００のハードウェア構成例と同様であるため、説明を省略する。

【0057】

（情報処理装置１００の機能的構成例）
次に、図４を用いて、情報処理装置１００の機能的構成例について説明する。

【0058】

図４は、情報処理装置１００の機能的構成例を示すブロック図である。情報処理装置１００は、記憶部４００と、取得部４０１と、第１生成部４０２と、第１特定部４０３と、第２特定部４０４と、第２生成部４０５と、模擬部４０６と、出力部４０７とを含む。

【0059】

記憶部４００は、例えば、図３に示したメモリ３０２や記録媒体３０５などの記憶領域によって実現される。以下では、記憶部４００が、情報処理装置１００に含まれる場合について説明するが、これに限らない。例えば、記憶部４００が、情報処理装置１００とは異なる装置に含まれ、記憶部４００の記憶内容が情報処理装置１００から参照可能である場合があってもよい。

【0060】

取得部４０１～出力部４０７は、制御部の一例として機能する。取得部４０１～出力部４０７は、具体的には、例えば、図３に示したメモリ３０２や記録媒体３０５などの記憶領域に記憶されたプログラムをＣＰＵ３０１に実行させることにより、または、ネットワークＩ／Ｆ３０３により、その機能を実現する。各機能部の処理結果は、例えば、図３に示したメモリ３０２や記録媒体３０５などの記憶領域に記憶される。

【0061】

記憶部４００は、各機能部の処理において参照され、または更新される各種情報を記憶する。記憶部４００は、例えば、第１量子回路を記憶する。第１量子回路は、複数の量子ビットに関する量子回路である。複数の量子ビットは、ローカルな１以上の量子ビットと、グローバルな１以上の量子ビットとを含む。第１量子回路は、それぞれ異なる１以上の量子ビットに対して演算を実施することを表す複数のゲートを、時系列に沿って規定する。第１量子回路は、例えば、取得部４０１によって取得される。

【0062】

記憶部４００は、例えば、複数の量子ビットのうち、ローカルな量子ビットと、グローバルな量子ビットとを識別する識別情報を記憶する。ローカルな量子ビットと、グローバルな量子ビットとは、入れ替えることができる。例えば、ある量子ビットを、ローカルからグローバルに変更し、他の量子ビットを、グローバルからローカルに変更することにより、ローカルな量子ビットと、グローバルな量子ビットとを入れ替える。識別情報は、例えば、取得部４０１によって取得される。

【0063】

記憶部４００は、例えば、第２量子回路を記憶する。第２量子回路は、複数の量子ビットに関する量子回路である。第２量子回路は、それぞれ異なる１以上の量子ビットに対して演算を実施することを表す複数のゲートを、時系列に沿って規定する。第２量子回路は、第１量子回路と論理的に等価な量子回路である。第２量子回路は、例えば、第２生成部４０５によって生成される。

【0064】

取得部４０１は、各機能部の処理に用いられる各種情報を取得する。取得部４０１は、取得した各種情報を、記憶部４００に記憶し、または、各機能部に出力する。また、取得部４０１は、記憶部４００に記憶しておいた各種情報を、各機能部に出力してもよい。取得部４０１は、例えば、利用者の操作入力に基づき、各種情報を取得する。取得部４０１は、例えば、情報処理装置１００とは異なる装置から、各種情報を受信してもよい。

【0065】

取得部４０１は、例えば、第１量子回路を取得する。取得部４０１は、具体的には、利用者の操作入力に基づき、第１量子回路の入力を受け付けることにより、第１量子回路を取得する。取得部４０１は、具体的には、第１量子回路を、他のコンピュータから受信することにより取得する。他のコンピュータは、具体的には、クライアント装置２０２などである。

【0066】

取得部４０１は、例えば、ローカルな量子ビットと、グローバルな量子ビットとを識別する識別情報を取得する。取得部４０１は、具体的には、利用者の操作入力に基づき、識別情報の入力を受け付けることにより、識別情報を取得する。取得部４０１は、具体的には、識別情報を、他のコンピュータから受信することにより取得する。他のコンピュータは、具体的には、クライアント装置２０２などである。

【0067】

取得部４０１は、いずれかの機能部の処理を開始する開始トリガーを受け付けてもよい。開始トリガーは、例えば、利用者による所定の操作入力があったことである。開始トリガーは、例えば、他のコンピュータから、所定の情報を受信したことであってもよい。開始トリガーは、例えば、いずれかの機能部が所定の情報を出力したことであってもよい。取得部４０１は、例えば、第１量子回路を取得したことを、第１生成部４０２と、第１特定部４０３と、第２特定部４０４と、第２生成部４０５との処理を開始する開始トリガーとして受け付ける。

【0068】

第１生成部４０２は、取得した第１量子回路に基づいて、複数のゲートのそれぞれのゲートを表すノードと、異なるノードが表すゲート間の演算の実施順序を表す有向エッジとを含む非巡回有向グラフを生成する。これにより、第１生成部４０２は、ゲート間の依存関係を特定可能にすることができ、第１量子回路の中身を解析し易くすることができる。

【0069】

第１特定部４０３は、生成した非巡回有向グラフに基づいて、複数のゲートのうち、他のゲートに依存せずに実行可能な、ローカルな量子ビットの上限以下の量子ビットを参照するそれぞれプロセス間通信が発生する１以上の第１ゲートを特定する。第１特定部４０３は、特定した１以上の第１ゲートが参照する１以上の量子ビットを特定する。

【0070】

他のゲートに依存せずに実行可能な、１以上の第１ゲートは、例えば、１以上の第１ゲートが、全体として他のゲートに依存せずに実行可能な状態である。他のゲートに依存せずに実行可能な、１以上の第１ゲートは、具体的には、１以上の第１ゲートに含まれない他のゲートを始点とする有向エッジが、１以上の第１ゲートのいずれの第１ゲートにも接続されない状態である。

【0071】

他のゲートに依存せずに実行可能な、１以上の第１ゲートは、例えば、１以上の第１ゲートのそれぞれの第１ゲートが、他のゲートに依存せずに実行可能な状態であってもよい。他のゲートに依存せずに実行可能な、１以上の第１ゲートは、具体的には、１以上の第１ゲートのそれぞれの第１ゲートについて、当該第１ゲートとは異なる他のゲートを始点とする有向エッジが、当該第１ゲートに接続されない状態であってもよい。

【0072】

第１特定部４０３は、例えば、第２特定部４０４で１以上の第２ゲートを特定する都度、１以上の第１ゲートを特定する。第１特定部４０３は、具体的には、第２特定部４０４で非巡回有向グラフを更新する都度、１以上の第１ゲートを特定する。第１特定部４０３は、例えば、第２特定部４０４で１以上の第２ゲートが特定されない場合、１以上の第１ゲートを特定してもよい。

【0073】

第１特定部４０３は、具体的には、対角行列で表現される演算を実施することを表すゲートを、プロセス間通信が発生しないゲートであると判定する。第１特定部４０３は、具体的には、グローバルな量子ビットに関連しないゲートを、プロセス間通信が発生しないゲートであると判定する。第１特定部４０３は、具体的には、対角行列で表現されない演算を実施することを表し、グローバルな量子ビットに関連するゲートを、プロセス間通信が発生するゲートであると判定する。

【0074】

第１特定部４０３は、具体的には、非巡回有向グラフと、プロセス間通信が発生するゲートであるか否かを判定した結果とに基づいて、１以上の第１ゲートを特定する。第１特定部４０３は、より具体的には、他のゲートに依存せずに実行可能なプロセス間通信が発生するゲートから始まり、全体として他のゲートに依存せずに実行可能なそれぞれプロセス間通信が発生する、１以上の第１ゲートを特定する。

【0075】

第１特定部４０３は、具体的には、非巡回有向グラフに基づいて、他のゲートに依存せずに実行可能な、プロセス間通信が発生するゲートを順に選択してもよい。第１特定部４０３は、具体的には、ゲートを選択する都度、当該ゲートに関わる量子ビットを、グループに追加するという処理を、グループに含まれる量子ビットの数が、ローカルな量子ビットの上限を超えない範囲で繰り返し実施する。第１特定部４０３は、選択済みのゲートを、１以上の第１ゲートとして特定する。第１特定部４０３は、最終的にグループに含まれる１以上の量子ビットを特定する。

【0076】

第１特定部４０３は、具体的には、非巡回有向グラフに基づいて、他のゲートに依存せずに実行可能な、ローカルな量子ビットの上限以下の１以上の量子ビットを参照する、プロセス間通信が発生するゲートの複数の組み合わせを特定してもよい。第１特定部４０３は、複数の組み合わせのうち、最も多くのゲートを含む組み合わせとなる、それぞれプロセス間通信が発生する１以上のゲートを、１以上の第１ゲートとして特定する。第１特定部４０３は、特定した１以上の第１ゲートが参照する１以上の量子ビットを特定する。これにより、第１特定部４０３は、第２量子回路を生成する指針を得ることができる。

【0077】

第２特定部４０４は、非巡回有向グラフに基づいて、複数のゲートのうち、他のゲートに依存せずに実行可能な、それぞれプロセス間通信が発生しない１以上の第２ゲートを特定する。

【0078】

他のゲートに依存せずに実行可能な、１以上の第２ゲートは、例えば、１以上の第２ゲートが、全体として他のゲートに依存せずに実行可能な状態である。他のゲートに依存せずに実行可能な、１以上の第２ゲートは、具体的には、１以上の第２ゲートに含まれない他のゲートを始点とする有向エッジが、１以上の第２ゲートのいずれの第２ゲートにも接続されない状態である。

【0079】

他のゲートに依存せずに実行可能な、１以上の第２ゲートは、例えば、１以上の第２ゲートのそれぞれの第２ゲートが、他のゲートに依存せずに実行可能な状態であってもよい。他のゲートに依存せずに実行可能な、１以上の第２ゲートは、具体的には、１以上の第２ゲートのそれぞれの第２ゲートについて、当該第２ゲートとは異なる他のゲートを始点とする有向エッジが、当該第２ゲートに接続されない状態であってもよい。

【0080】

第２特定部４０４は、例えば、第１特定部４０３で１以上の量子ビットを最初に特定する前に１以上の第２ゲートを一度特定する。第２特定部４０４は、例えば、第１特定部４０３で１以上の量子ビットを特定する都度、１以上の第２ゲートを特定する。

【0081】

第２特定部４０４は、具体的には、第１特定部４０３で１以上の量子ビットを特定し、第２生成部４０５で雛型回路に１以上のスワップゲートを追加したことに応じて、１以上の第２ゲートを特定する。スワップゲートは、２つの量子ビットを入れ替える単一スワップゲート、または、４つ以上の量子ビットを入れ替えるフューズドスワップゲートである。第２特定部４０４は、例えば、第１特定部４０３で１以上の量子ビットが特定されない場合に、１以上の第２ゲートを特定してもよい。

【0082】

第２特定部４０４は、具体的には、対角行列で表現される演算を実施することを表すゲートを、プロセス間通信が発生しないゲートであると判定する。第２特定部４０４は、具体的には、グローバルな量子ビットに関連しないゲートを、プロセス間通信が発生しないゲートであると判定する。第２特定部４０４は、具体的には、対角行列で表現されない演算を実施することを表し、グローバルな量子ビットに関連するゲートを、プロセス間通信が発生するゲートであると判定する。

【0083】

第２特定部４０４は、具体的には、非巡回有向グラフと、プロセス間通信が発生するゲートであるか否かを判定した結果とに基づいて、１以上の第２ゲートを特定する。第２特定部４０４は、より具体的には、他のゲートに依存せずに実行可能なプロセス間通信が発生しないゲートから始まり、全体として他のゲートに依存せずに実行可能なそれぞれプロセス間通信が発生しない１以上の第２ゲートを特定する。

【0084】

第２特定部４０４は、第２特定部４０４で１以上の第２ゲートを特定する都度、非巡回有向グラフの中から、第２特定部４０４で今回特定した１以上の第２ゲートのそれぞれの第２ゲートを表すノードを除去するよう、非巡回有向グラフを更新する。これにより、第２特定部４０４は、特定済みのゲートを判別可能に、第２量子回路を生成する目的に適するよう、非巡回有向グラフを更新することができる。

【0085】

第２生成部４０５は、第１量子回路と論理的に等価な第２量子回路を生成する。第２量子回路は、例えば、第１特定部４０３で特定した１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを、第１特定部４０３で特定した１以上の第１ゲートの直前に含む。

【0086】

第２生成部４０５は、例えば、空の雛型回路を用意する。第２生成部４０５は、例えば、第２特定部４０４で１以上の第２ゲートを特定する都度、雛型回路に対して、第２特定部４０４で特定した１以上の第２ゲートを追加する。これにより、第２生成部４０５は、第２量子回路を、段階的に生成していくことができる。

【0087】

第２生成部４０５は、例えば、第１特定部４０３で１以上の量子ビットを特定する都度、雛型回路に対して、第１特定部４０３で特定した１以上の量子ビットがローカルになるよう、１以上のスワップゲートを追加する。第２生成部４０５は、具体的には、入れ替える量子ビットの数が４以上であれば、雛型回路に対して、フューズドスワップゲートを含む１以上のスワップゲートを追加する。これにより、第２生成部４０５は、第２量子回路を、段階的に生成していくことができる。

【0088】

第２生成部４０５は、非巡回有向グラフが空であるか否かを判定する。第２生成部４０５は、空である場合、雛型回路の末尾に、初期状態でローカルな１以上の量子ビットがローカルに戻るよう、１以上のスワップゲートを追加することにより、第２量子回路を生成する。これにより、第２生成部４０５は、第２量子回路を完成することができる。

【0089】

模擬部４０６は、量子状態の組み合わせを表現するベクトルのそれぞれの成分を分担する複数のプロセスを制御して、第２生成部４０５で生成した第２量子回路に規定された一連の演算による量子状態の組み合わせの変化を模擬するシミュレーションを実施する。プロセスは、情報処理装置１００が有していてもよい。プロセスは、他のコンピュータが有していてもよい。他のコンピュータは、例えば、演算処理装置２０１である。これにより、模擬部４０６は、一連の演算による量子状態の組み合わせの変化を模擬するシミュレーションを効率よく実施することができる。

【0090】

出力部４０７は、少なくともいずれかの機能部の処理結果を出力する。出力形式は、例えば、ディスプレイへの表示、プリンタへの印刷出力、ネットワークＩ／Ｆ３０３による外部装置への送信、または、メモリ３０２や記録媒体３０５などの記憶領域への記憶である。これにより、出力部４０７は、少なくともいずれかの機能部の処理結果を利用者に通知可能にし、情報処理装置１００の利便性の向上を図ることができる。

【0091】

出力部４０７は、例えば、第２生成部４０５で生成した第２量子回路を出力する。出力部４０７は、具体的には、第２生成部４０５で生成した第２量子回路を、利用者が参照可能に出力する。出力部４０７は、具体的には、第２生成部４０５で生成した第２量子回路を、他のコンピュータに送信してもよい。これにより、出力部４０７は、第２量子回路を、外部で利用可能にすることができる。

【0092】

出力部４０７は、例えば、模擬部４０６でシミュレーションを実施した結果を出力する。出力部４０７は、具体的には、模擬部４０６でシミュレーションを実施した結果を、利用者が参照可能に出力する。出力部４０７は、具体的には、模擬部４０６でシミュレーションを実施した結果を、他のコンピュータに送信してもよい。これにより、出力部４０７は、模擬部４０６でシミュレーションを実施した結果を、外部で利用可能にすることができる。

【0093】

（情報処理装置１００の動作の流れ）
次に、図５～図９を用いて、情報処理装置１００の動作の流れについて説明する。

【0094】

図５～図９は、情報処理装置１００の動作の流れを示す説明図である。図５は、具体的には、量子状態の組み合わせを表現するステートベクトル５００の一例を示す。図５において、ｎ個の量子ビットが存在するとする。図５の例では、具体的には、ｎ＝４であるとし、量子ビット０～３が存在するとする。情報処理装置１００は、量子ビット０～３の量子状態のそれぞれの組み合わせの確率を表す成分を有するステートベクトル５００を設定する。

【0095】

ステートベクトル５００は、例えば、量子ビット０～３の量子状態の組み合わせが、「００００」～「１１１１」のそれぞれである確率を表す成分を有する。以下の説明では、量子ビット０～３の量子状態の組み合わせが、「＊＊＊＊」である確率を表す成分を、「ｃ_****」と表記する場合がある。＊は、０と１とのいずれかの値となる部分を示す。

【0096】

量子回路５１０の先頭のゲートから順に、当該ゲートに応じてステートベクトルのそれぞれの成分を更新することにより、量子回路５１０に規定された一連の演算による量子ビット０～３の量子状態の組み合わせの変化を模擬するシミュレーションが実施される。先頭は、具体的には、左側である。情報処理装置１００は、具体的には、ステートベクトルの複数の成分を、複数のプロセスに割り当てて、複数のプロセスを制御することにより、シミュレーションを実施する。次に、図６の説明に移行する。

【0097】

図６は、ステートベクトルの複数の成分を複数のプロセスに割り当てる一例を示す。図６において、情報処理装置１００は、ｐおよびｍの入力を受け付ける。情報処理装置１００は、ｎ個の量子ビットを並べた量子ビット列６００の上位ｐ個の量子ビットを、グローバルな量子ビットに設定し、量子ビット列６００の下位ｍ個の量子ビットを、ローカルな量子ビットに設定する。図６の例では、ｎ＝３６である。このため、ステートベクトルの成分は、２＾ｎ個存在する。

【0098】

情報処理装置１００は、ステートベクトルの２＾ｎ個の成分を、２＾ｐ個のプロセスに均等に割り当てる。情報処理装置１００は、具体的には、ステートベクトルの２＾ｎ個の成分を、先頭から、２＾ｍ個の成分単位で区切る。情報処理装置１００は、具体的には、区切った２＾ｍ個の成分を、２＾ｍ個の成分ごとに異なるプロセスに割り当てる。このため、グローバルな量子ビットに関連しないゲートが表す演算を実施する場合には、プロセス間通信が発生しないことになる。一方で、グローバルな量子ビットに関連するゲートが表す演算を実施する場合には、プロセス間通信が発生し得る。次に、図７の説明に移行する。

【0099】

図７は、プロセス間通信が発生する一例を示す。例えば、グローバルな量子ビットに関連し、対角行列で表現されない演算を実施する場合には、プロセス間通信が発生するという性質がある。図７において、対角行列で表現されないＸゲートの演算について示す。図７の例では、説明の簡略化のため、ｎ＝３であり、量子ビット０～２が存在するとする。また、上位１個の量子ビット２が、グローバルな量子ビットであり、下位２個の量子ビット０，１が、ローカルな量子ビットであるとする。

【0100】

図７の表７１０に示す通り、ローカルな量子ビット０に関連するＸゲートの演算では、同一のプロセスが担当する、量子ビット０の値のみが異なる成分同士を入れ替えることになる。図７の表７１０において、ｓは、成分の値を示す。ｉｎｄｅｘは、成分を識別する識別子を示す。ａ（＊＊＊）は、量子状態の組み合わせが「＊＊＊」である確率を表す成分を識別する識別子である。

【0101】

入れ替えた後のそれぞれの成分は、図７の表７１１に示される。図７の表７１１において、ｓは、成分の値を示す。ｉｎｄｅｘは、成分を識別する識別子を示す。このように、ローカルな量子ビット０に関連するＸゲートの演算では、同一のプロセスが担当する、量子ビット０の値のみが異なる成分同士を入れ替えればよいため、プロセス間通信が発生しないと考えられる。

【0102】

一方で、図７の表７２０に示す通り、グローバルな量子ビット２に関連するＸゲートの演算では、それぞれ異なるプロセスが担当する、量子ビット２の値のみが異なる成分同士を入れ替えることになる。図７の表７２０において、ｓは、成分の値を示す。ｉｎｄｅｘは、成分を識別する識別子を示す。ａ（＊＊＊）は、量子状態の組み合わせが「＊＊＊」である確率を表す成分を識別する識別子である。

【0103】

入れ替えた後のそれぞれの成分は、図７の表７２１に示される。図７の表７２１において、ｓは、成分の値を示す。ｉｎｄｅｘは、成分を識別する識別子を示す。このように、グローバルな量子ビット２に関連するＸゲートの演算では、それぞれ異なるプロセスが担当する、量子ビット２の値のみが異なる成分同士を入れ替えることになるため、プロセス間通信が発生すると考えられる。次に、図８の説明に移行する。

【0104】

図８の表８００は、ゲートの種類の一例を示す。表８００のゲート名のフィールドには、ゲートを識別する名称が設定される。表８００の要素数のフィールドには、上記名称のゲートが表す演算に関連する要素の数が設定される。ここで、Ｎ＝２＾ｎである。

【0105】

表８００の演算数／要素のフィールドには、上記名称のゲートが表す演算において、１つの要素を更新する際の複素数の演算の回数が設定される。複素数の演算は、例えば、加算、減算、積算、または、積和などである。

【0106】

表８００のランク間転送量のフィールドには、上記名称のゲートが表す演算が、グローバルな量子ビットに関連する場合に、プロセス間通信により転送する要素の数が設定される。ここで、Ｍ＝２＾（ローカルな量子ビットの数）である。ランク間転送量は、例えば、通信量に対応する。

【0107】

このように、ゲートの種類によっては、グローバルな量子ビットに関連する演算を実施する際に、プロセス間通信が発生してしまう傾向がある。従って、プロセス間通信に起因し、量子回路に規定された一連の演算を実施する際にかかる処理時間および処理負担の増大化を招くことが考えられる。そこで、情報処理装置１００は、量子回路の入力を受け付けた場合、当該量子回路と論理的に等価な、当該量子回路よりもプロセス間通信が発生する回数、または、通信量が抑制された新たな量子回路を生成することにする。

【0108】

例えば、表８００に示す通り、汎用ゲート、Ｘゲート、または、Ｙゲートなどに関する通信量よりも、スワップゲートに関する通信量の方が小さくなる傾向がある。このため、情報処理装置１００は、具体的には、スワップゲートを利用して、各種ゲートが表す演算において参照する量子ビットを、予めローカルに移動するような、新たな量子回路を生成することにする。次に、図９の説明に移行する。

【0109】

図９において、情報処理装置１００は、量子回路９００の入力を受け付けたとする。（９－１）情報処理装置１００は、量子回路９００の先頭のゲート９１０が、ローカルな量子ビット０に関連するゲートであり、他のゲートに依存せずに実行可能であるため、そのまま量子回路９００に残す。

【0110】

情報処理装置１００は、量子回路９００のゲート９１１が、グローバルな量子ビット２を含む２個以下の量子ビット０，２に関連し、他のゲートに依存せずに実行可能であるため、量子ビット０，２をローカルな量子ビットに設定すると決定する。

【0111】

（９－２）情報処理装置１００は、量子ビット０，２をローカルな量子ビットに設定するため、ゲート９１２の直前に、スワップゲート９３０を追加する。これにより、情報処理装置１００は、量子回路９００を更新し、量子回路９２０を生成する。情報処理装置１００は、スワップゲート９３０を追加することにより、ゲート９１１，９１３でプロセス間通信が発生しないようにすることができる。

【0112】

（９－３）情報処理装置１００は、量子回路９２０のゲート９１３が、現在ローカルな量子ビット２に関連するゲートであり、他のゲートに依存せずに実行可能であるため、ゲート９１２の直後に移動する。情報処理装置１００は、量子回路９２０のゲート９１２が、現在グローバルな量子ビット１，３を含む２個以下の量子ビット１，３に関連し、他のゲートに依存せずに実行可能であるため、量子ビット１，３を次のローカルな量子ビットに設定すると決定する。

【0113】

（９－４）情報処理装置１００は、量子ビット１，３をローカルな量子ビットに設定するため、ゲート９１２の直前に、スワップゲート９５０を追加する。これにより、情報処理装置１００は、量子回路９２０を更新し、量子回路９４０を生成する。情報処理装置１００は、スワップゲート９５０を追加することにより、ゲート９１２でプロセス間通信が発生しないようにすることができる。

【0114】

このように、情報処理装置１００は、量子回路９００と論理的に等価な、量子回路９００よりもプロセス間通信が発生する回数、または、通信量が抑制された量子回路９４０を得ることができる。情報処理装置１００は、量子回路９４０に従って、複数のプロセスを制御することにより、プロセス間通信が発生する回数、または、通信量を抑制しつつ、量子回路９４０に規定された一連の演算を効率よく実施することができる。情報処理装置１００は、実質的に、入力を受け付けた量子回路９００に規定された一連の演算を実施することができる。

【0115】

（情報処理装置１００の動作の一例）
次に、図１０～図１４を用いて、情報処理装置１００の動作の一例について説明する。

【0116】

図１０～図１４は、情報処理装置１００の動作の一例を示す説明図である。図１０において、情報処理装置１００は、量子回路１０００の入力を受け付ける。量子回路１０００は、ｎ個の量子ビットに関する。図５の例では、ｎ＝４である。量子回路１０００は、ゲート１０１０～１０１３を含む。量子ビット０，１は、初期状態で、ローカルな量子ビットである。量子ビット２，３は、初期状態で、グローバルな量子ビットである。

【0117】

情報処理装置１００は、量子回路１０００に対応するＤＡＧ１０２０を生成する。ＤＡＧ１０２０は、ゲート１０１０～１０１３のそれぞれを表すノード１０３０～１０３３を含む。情報処理装置１００は、ＤＡＧ１０２０に対してトポロジカルソートを実施しておいてもよい。

【0118】

情報処理装置１００は、グラフＧに、生成したＤＡＧ１０２０を設定する。情報処理装置１００は、空の出力回路Ｃを用意する。情報処理装置１００は、現在のグローバルな量子ビットと、現在のローカルな量子ビットとを区別可能にするｑｕｂｉｔ順序σを記憶する。

【0119】

ｑｕｂｉｔ順序σは、例えば、ｎ個の量子ビットを並べた量子ビット列の上位から順に、それぞれの量子ビットを識別する識別子を並べて表す情報である。ｑｕｂｉｔ順序σは、具体的には、初期状態で、［０，１，２，３］などである。これにより、情報処理装置１００は、量子回路１０００の中身を解析し易くすることができる。ここでは、説明の簡略化のため、ｎ＝４である場合について説明したが、以下の説明では、ｎ＝６である場合について説明する。次に、図１１の説明に移行する。

【0120】

図１１において、情報処理装置１００は、グラフＧが空になるまで、後述する（１１－１）～（１１－３）の処理を繰り返し実施する。ｑｕｂｉｔ順序σは、具体的には、初期状態で、［０，１，２，３，４，５］である。ｑｕｂｉｔ順序σのうち、左側３個の量子ビットが、ローカルであり、右側３個の量子ビットが、グローバルである。

【0121】

（１１－１）情報処理装置１００は、グラフＧのそれぞれのノードが表すゲートｇが、他のゲートに依存せずに実行可能、かつ、現在のｑｕｂｉｔ順序σに対してプロセス間通信が発生しないゲートであれば、グラフＧの中から当該ゲートｇを除去する。情報処理装置１００は、例えば、表８００を参照して、グラフＧのそれぞれのノードが表すゲートｇが、現在のｑｕｂｉｔ順序σに対してプロセス間通信が発生するゲートであるか否かを判定してもよい。

【0122】

情報処理装置１００は、除去したゲートｇを、現在のｑｕｂｉｔ順序σに適合するよう更新した後に、現在の出力回路Ｃの末尾に、順に追加する。情報処理装置１００は、具体的には、除去したゲートｇが参照する量子ビットの番号が、現在のｑｕｂｉｔ順序σに適合するよう、当該ゲートｇの中身を書き換えた後に、現在の出力回路Ｃの末尾に追加する。これにより、情報処理装置１００は、現在プロセス間通信が発生しないゲートが、グローバルな量子ビットとローカルな量子ビットとを入れ替えた後に、プロセス間通信が発生するゲートになってしまうことを回避し易くすることができる。

【0123】

（１１－２）情報処理装置１００は、次にローカルにする１以上の量子ビットを特定する。情報処理装置１００は、例えば、現在のグラフＧと、現在のｑｕｂｉｔ順序σとに基づいて、次にローカルにする１以上の量子ビットを表す集合Ｑｌｏｃａｌ’を決定する。

【0124】

情報処理装置１００は、例えば、｜Ｑｌｏｃａｌ’｜≦（ローカルな量子ビットの数）である限り、グラフＧのうち、他のゲートに依存せずに実行可能なゲートを順に検索することを繰り返す。情報処理装置１００は、例えば、｜Ｑｌｏｃａｌ’｜≦（ローカルな量子ビットの数）である限り、グラフＧのうち、検索済みのゲート以外の他のゲートに依存せずに実行可能なゲートを順に検索することを繰り返してもよい。情報処理装置１００は、例えば、検索したゲートが参照する量子ビットを、Ｑｌｏｃａｌ’に追加する。｜＊｜は、＊の量子ビットの数である。これにより、情報処理装置１００は、次にローカルにする１以上の量子ビットを特定することができる。

【0125】

（１１－３）情報処理装置１００は、ローカルな量子ビットが、Ｑｌｏｃａｌ’と一致するよう、スワップゲートまたはフューズドスワップゲートを、出力回路Ｃに追加する。

【0126】

情報処理装置１００は、例えば、次にローカルにする１以上の量子ビットの集合Ｑ＿ｉｍｐｏｒｔと、グローバルに移動可能な１以上の量子ビットの集合Ｑ＿ｅｘｐｏｒｔａｂｌｅとを特定する。情報処理装置１００は、具体的には、Ｑ＿ｉｍｐｏｒｔ←Ｑｌｏｃａｌ’－Ｑｌｏｃａｌを特定する。Ｑｌｏｃａｌは、現在のローカルな量子ビットである。情報処理装置１００は、具体的には、Ｑ＿ｅｘｐｏｒｔａｂｌｅ←Ｑｌｏｃａｌ－Ｑｌｏｃａｌ’を特定する。図１１の例では、Ｑ＿ｉｍｐｏｒｔ＝｛３，５｝である。Ｑ＿ｅｘｐｏｒｔａｂｌｅ＝｛０，２｝である。ｑｕｂｉｔ順序σ＝［０，１，２，３，４，５］である。

【0127】

情報処理装置１００は、例えば、ローカルな量子ビットのうち、上位｜Ｑ＿ｉｍｐｏｒｔ｜個の量子ビットが、Ｑ＿ｅｘｐｏｒｔａｂｌｅに含まれる量子ビットになるよう、ローカルな量子ビット同士を入れ替えるスワップゲートを、出力回路Ｃに追加する。図１１の例では、情報処理装置１００は、表１１００に示す通り、ローカルな量子ビット０，１同士を入れ替えるスワップゲートを、出力回路Ｃに追加する。

【0128】

情報処理装置１００は、例えば、グローバルな量子ビットのうち、Ｑ＿ｉｍｐｏｒｔの量子ビットが連続するよう、スワップゲートを、出力回路Ｃに追加する。グローバルな量子ビット同士を入れ替えるスワップゲートは、プロセス間通信なしに実施可能なように実装される傾向がある。図１１の例では、情報処理装置１００は、表１１００に示す通り、グローバルな量子ビット４，５同士を入れ替えるスワップゲートを、出力回路Ｃに追加する。

【0129】

情報処理装置１００は、ローカルな量子ビットのうち、上位｜Ｑ＿ｉｍｐｏｒｔ｜個の量子ビットと、グローバルな量子ビットのうち、Ｑ＿ｉｍｐｏｒｔの量子ビットとを入れ替えるよう、スワップゲートまたはフューズドスワップゲートを、出力回路Ｃに追加する。図１１の例では、情報処理装置１００は、表１１００に示す通り、ローカルな量子ビット０，２と、グローバルな量子ビット３，５とを入れ替えるフューズドスワップゲートを、出力回路Ｃに追加する。これにより、情報処理装置１００は、上位｜Ｑ＿ｉｍｐｏｒｔ｜個の量子ビットを入れ替え、不連続メモリアクセスによる性能低下を回避し易くすることができる。

【0130】

次に、図１２の説明に移行し、グローバルな量子ビット同士を入れ替えるスワップゲートが、プロセス間通信なしに実施可能なように実装されていない場合に、ローカルな量子ビットと、グローバルな量子ビットとをどのように入れ替えるのかについて説明する。図１２の例では、Ｑ＿ｉｍｐｏｒｔ＝｛３，５｝である。Ｑ＿ｅｘｐｏｒｔａｂｌｅ＝｛０，１，２｝である。ｑｕｂｉｔ順序σ＝［０，１，２，３，４，５］である。

【0131】

図１２において、情報処理装置１００は、｜Ｑ＿ｉｍｐｏｒｔ｜に対して｜Ｑ＿ｅｘｐｏｒｔａｂｌｅ｜に余分があれば、グローバルな量子ビットのうち、不連続になる量子ビットを、Ｑ＿ｉｍｐｏｒｔに追加してもよい。そして、情報処理装置１００は、フューズドスワップゲートを活用し、ローカルな量子ビットと、グローバルな量子ビットとを一度で入れ替えるようにしてもよい。

【0132】

図１２の例では、情報処理装置１００は、具体的には、量子ビット４を、Ｑ＿ｉｍｐｏｒｔに追加する。情報処理装置１００は、具体的には、表１２１０に示す通り、ローカルな量子ビット０～２と、グローバルな量子ビット３～５とを入れ替える１つのフューズドスワップゲートを、出力回路Ｃに追加する。これにより、情報処理装置１００は、フューズドスワップゲートを活用して、Ｑ＿ｅｘｐｏｒｔａｂｌｅの量子ビットと、Ｑ＿ｉｍｐｏｒｔの量子ビットとを入れ替えることができる。

【0133】

情報処理装置１００は、｜Ｑ＿ｉｍｐｏｒｔ｜に対して｜Ｑ＿ｅｘｐｏｒｔａｂｌｅ｜に余分がなければ、ローカルな量子ビットと、グローバルな量子ビットとを複数回に分けて入れ替えることが考えられる。図１２の例では、情報処理装置１００は、具体的には、表１２００に示す通り、ローカルな量子ビット１と、グローバルな量子ビット３とを入れ替える１つのスワップゲートを、出力回路Ｃに追加する。情報処理装置１００は、具体的には、表１２００に示す通り、ローカルな量子ビット２と、グローバルな量子ビット５とを入れ替える１つのスワップゲートを、出力回路Ｃに追加する。

【0134】

表１２００，１２１０に示す通り、情報処理装置１００は、フューズドスワップゲートを活用して、Ｑ＿ｅｘｐｏｒｔａｂｌｅの量子ビットと、Ｑ＿ｉｍｐｏｒｔの量子ビットとを入れ替える際にかかる処理負担の低減化を図ることができる。情報処理装置１００は、具体的には、出力回路Ｃに追加するゲートの数の低減化を図ることができる。情報処理装置１００は、具体的には、出力回路Ｃに従って、量子ビットを入れ替える演算を実施する回数の低減化を図ることができる。次に、図１３の説明に移行する。

【0135】

図１３において、情報処理装置１００は、グラフＧが空になったことを検出する。情報処理装置１００は、グラフＧが空になると、ｑｕｂｉｔ順序σを初期状態に戻すよう、スワップゲートまたはフューズドスワップゲートを、出力回路Ｃに追加する。情報処理装置１００は、例えば、Ｑｌｏｃａｌ’＝｛０，…，（ローカルな量子ビットの数－１）｝に設定する。情報処理装置１００は、例えば、図１１と同様に、Ｑｌｏｃａｌ’に基づいて、スワップゲートまたはフューズドスワップゲートを、出力回路Ｃに追加する。

【0136】

図１３の例では、情報処理装置１００は、具体的には、表１３００に示す通り、ローカルな量子ビット５，４と、グローバルな量子ビット０，２とを入れ替えるフューズドスワップゲートを、出力回路Ｃに追加する。情報処理装置１００は、具体的には、ローカルな量子ビット０，１同士を入れ替えるスワップゲートを、出力回路Ｃに追加する。情報処理装置１００は、具体的には、グローバルな量子ビット４，５同士を入れ替えるスワップゲートを、出力回路Ｃに追加する。

【0137】

これにより、情報処理装置１００は、入力を受け付けた量子回路と論理的に等価になり、プロセス間通信が発生する回数、または、通信量が抑制された出力回路Ｃを生成することができる。次に、図１４の説明に移行し、グローバルな量子ビット同士を入れ替えるスワップゲートが、プロセス間通信なしに実施可能なように実装されていない場合に、ｑｕｂｉｔ順序σをどのように初期状態に戻すのかについて説明する。

【0138】

図１４において、情報処理装置１００は、ローカルな量子ビットの数が、グローバルな量子ビットの数の２倍未満である場合、１つの量子ビットずつ、量子ビット同士を入れ替えることになる。従って、この場合、情報処理装置１００は、最大で量子ビットの数－１個のスワップゲートを、出力回路Ｃに追加することになる。

【0139】

情報処理装置１００は、ローカルな量子ビットの数が、グローバルな量子ビットの数の２倍以上である場合、下記に示す通り、ｑｕｂｉｔ順序σを初期状態に戻す。

【0140】

例えば、グローバルな量子ビットに、（ローカルな量子ビットの数）～（量子ビットの数－１）番の量子ビットが含まれる場合がある。この場合、情報処理装置１００は、例えば、ローカルな量子ビットの上位（グローバルな量子ビットの数）個の量子ビットに、（ローカルな量子ビットの数）～（量子ビットの数－１）番の量子ビットが含まれないよう、スワップゲートを、出力回路Ｃに追加する。図１４の例では、情報処理装置１００は、具体的には、表１４００に示す通り、ローカルな量子ビット０，５同士を入れ替えるスワップゲートを、出力回路Ｃに追加する。

【0141】

情報処理装置１００は、例えば、ローカルな量子ビットの上位（グローバルな量子ビットの数）個の量子ビットと、グローバルな量子ビットとを入れ替えるフューズドスワップゲートを、出力回路Ｃに追加する。図１４の例では、情報処理装置１００は、具体的には、表１４００に示す通り、ローカルな量子ビット０，３と、グローバルな量子ビット２，４とを入れ替えるフューズドスワップゲートを、出力回路Ｃに追加する。

【0142】

情報処理装置１００は、例えば、ローカルな量子ビットの上位（グローバルな量子ビットの数）個の量子ビットにおいて、（ローカルな量子ビットの数）～（量子ビットの数－１）番の量子ビットを順序通りに並べ替えるスワップゲートを、出力回路Ｃに追加する。図１４の例では、情報処理装置１００は、具体的には、表１４００に示す通り、ローカルな量子ビット２，４，５を順序通りに並べ替える２つのスワップゲートを、出力回路Ｃに追加する。

【0143】

情報処理装置１００は、例えば、ローカルな量子ビットの上位（グローバルな量子ビットの数）個の量子ビットと、グローバルな量子ビットとを入れ替えるフューズドスワップゲートを、出力回路Ｃに追加する。図１４の例では、情報処理装置１００は、具体的には、表１４００に示す通り、ローカルな量子ビット４，５と、グローバルな量子ビット０，３とを入れ替えるフューズドスワップゲートを、出力回路Ｃに追加する。

【0144】

情報処理装置１００は、例えば、ローカルな量子ビットを順序通り並べ替えるスワップゲートを、出力回路Ｃに追加する。図１４の例では、情報処理装置１００は、具体的には、表１４００に示す通り、ローカルな量子ビット０，１，２を順序通りに並べ替える２つのスワップゲートを、出力回路Ｃに追加する。これにより、情報処理装置１００は、ｑｕｂｉｔ順序σを初期状態に戻すよう、複数の量子ビットを適切に入れ替えることができる。

【0145】

（情報処理装置１００の動作の具体例）
次に、図１５～図１８を用いて、情報処理装置１００の動作の具体例について説明する。

【0146】

図１５～図１８は、情報処理装置１００の動作の具体例を示す説明図である。図１５において、情報処理装置１００は、量子回路１５００の入力を受け付けたとする。量子回路１５００は、ゲート１５１０～１５１８を含む。情報処理装置１００は、量子回路１５００に対応するＤＡＧ１５２０を生成する。ＤＡＧ１５２０は、ゲート１５１０～１５１８のそれぞれを表すノード１５３０～１５３８を含む。次に、図１６の説明に移行する。

【0147】

図１６において、（１６－１）情報処理装置１００は、ｑｕｂｉｔ順序σに基づいて、グローバルな量子ビットに関連せず、プロセス間通信が発生しないゲートを表すノード１５３０～１５３２を特定する。情報処理装置１００は、ＤＡＧ１５２０に基づいて、特定したノード１５３０～１５３２のうち、他のノードを始点とする有向エッジが接続されず、他のゲートに依存せずに実行可能なゲートを表す、ノード１５３０～１５３２を特定する。情報処理装置１００は、特定したノード１５３０～１５３２を、ＤＡＧ１５２０から除去する。情報処理装置１００は、特定したノード１５３０～１５３２が表すゲート１６１０～１６１２を、出力回路１６００に追加する。

【0148】

（１６－２）情報処理装置１００は、最新のｑｕｂｉｔ順序σに基づいて、グローバルな量子ビットに関連し、プロセス間通信が発生する１以上のゲートを表すノード１５３３～１５３８を特定する。情報処理装置１００は、最新のＤＡＧ１５２０に基づいて、特定したノード１５３３～１５３８のうち、他のノードを始点とする有向エッジが接続されず、他のゲートに依存せずに実行可能な１以上のゲートを表す、ノード１５３３～１５３６を特定する。情報処理装置１００は、特定したノード１５３３～１５３６に基づいて、次にローカルに設定する量子ビットの集合Ｑｌｏｃａｌ’＝｛２，３，４｝を特定する。

【0149】

（１６－３）情報処理装置１００は、Ｑｌｏｃａｌ’＝｛２，３，４｝に基づいて、ｑｕｂｉｔ順序σを更新し、スワップゲート１６２０と、フューズドスワップゲート１６３０とを、出力回路１６００に追加する。次に、図１７の説明に移行する。

【0150】

図１７において、（１７－１）情報処理装置１００は、最新のｑｕｂｉｔ順序σに基づいて、グローバルな量子ビットに関連せず、プロセス間通信が発生しないゲートを表すノード１５３３～１５３６を特定する。情報処理装置１００は、最新のＤＡＧ１５２０に基づいて、特定したノード１５３３～１５３６のうち、他のノードを始点とする有向エッジが接続されず、他のゲートに依存せずに実行可能なゲートを表す、ノード１５３３，１５３４を特定する。情報処理装置１００は、特定したノード１５３３，１５３４を、ＤＡＧ１５２０から除去する。情報処理装置１００は、特定したノード１５３３，１５３４が表すゲート１７００，１７０１を、出力回路１６００に追加する。

【0151】

情報処理装置１００は、最新のｑｕｂｉｔ順序σに基づいて、グローバルな量子ビットに関連せず、プロセス間通信が発生しないゲートを表すノード１５３５，１５３６を特定する。情報処理装置１００は、最新のＤＡＧ１５２０に基づいて、特定したノード１５３５，１５３６のうち、他のノードを始点とする有向エッジが接続されず、他のゲートに依存せずに実行可能なゲートを表す、ノード１５３５を特定する。情報処理装置１００は、特定したノード１５３５を、ＤＡＧ１５２０から除去する。情報処理装置１００は、特定したノード１５３５が表すゲート１７０２を、出力回路１６００に追加する。

【0152】

情報処理装置１００は、最新のｑｕｂｉｔ順序σに基づいて、グローバルな量子ビットに関連せず、プロセス間通信が発生しないゲートを表すノード１５３６を特定する。情報処理装置１００は、最新のＤＡＧ１５２０に基づいて、特定したノード１５３６のうち、他のノードを始点とする有向エッジが接続されず、他のゲートに依存せずに実行可能なゲートを表す、ノード１５３６を特定する。情報処理装置１００は、特定したノード１５３６を、ＤＡＧ１５２０から除去する。情報処理装置１００は、特定したノード１５３６が表すゲート１７０２を、出力回路１６００に追加する。

【0153】

（１７－２）情報処理装置１００は、最新のｑｕｂｉｔ順序σに基づいて、グローバルな量子ビットに関連し、プロセス間通信が発生する１以上のゲートを表すノード１５３７，１５３８を特定する。情報処理装置１００は、最新のＤＡＧ１５２０に基づいて、特定したノード１５３７，１５３８のうち、他のノードを始点とする有向エッジが接続されず、他のゲートに依存せずに実行可能な１以上のゲートを表す、ノード１５３７，１５３８を特定する。情報処理装置１００は、特定したノード１５３７，１５３８に基づいて、次にローカルに設定する量子ビットの集合Ｑｌｏｃａｌ’＝｛０，１，２｝を特定する。

【0154】

（１７－３）情報処理装置１００は、Ｑｌｏｃａｌ’＝｛０，１，２｝に基づいて、ｑｕｂｉｔ順序σを更新し、フューズドスワップゲート１７１０を、出力回路１６００に追加する。次に、図１８の説明に移行する。

【0155】

図１８において、（１８－１）情報処理装置１００は、最新のｑｕｂｉｔ順序σに基づいて、グローバルな量子ビットに関連せず、プロセス間通信が発生しないゲートを表すノード１５３７，１５３８を特定する。情報処理装置１００は、最新のＤＡＧ１５２０に基づいて、特定したノード１５３７，１５３８のうち、他のノードを始点とする有向エッジが接続されず、他のゲートに依存せずに実行可能なゲートを表す、ノード１５３７を特定する。情報処理装置１００は、特定したノード１５３７を、ＤＡＧ１５２０から除去する。情報処理装置１００は、特定したノード１５３７が表すゲート１８０１を、出力回路１６００に追加する。

【0156】

情報処理装置１００は、最新のｑｕｂｉｔ順序σに基づいて、グローバルな量子ビットに関連せず、プロセス間通信が発生しないゲートを表すノード１５３８を特定する。情報処理装置１００は、最新のＤＡＧ１５２０に基づいて、特定したノード１５３８のうち、他のノードを始点とする有向エッジが接続されず、他のゲートに依存せずに実行可能なゲートを表す、ノード１５３８を特定する。情報処理装置１００は、特定したノード１５３８を、ＤＡＧ１５２０から除去する。情報処理装置１００は、特定したノード１５３８が表すゲート１８０２を、出力回路１６００に追加する。

【0157】

（１８－２）情報処理装置１００は、ＤＡＧ１５２０が空になったことを検出する。情報処理装置１００は、ＤＡＧ１５２０が空になったため、ｑｕｂｉｔ順序σを初期状態に戻すよう、スワップゲート１８１０を、出力回路１６００に追加する。これにより、情報処理装置１００は、入力を受け付けた量子回路１５００と論理的に等価な、プロセス間通信が発生する回数、または、通信量が抑制された出力回路１６００を生成することができる。

【0158】

（情報処理装置１００の第１適用例）
次に、図１９を用いて、情報処理装置１００の第１適用例について説明する。

【0159】

図１９は、情報処理装置１００の第１適用例を示す説明図である。図１９において、情報処理装置１００は、量子回路１９００の入力を受け付けたとする。量子回路１９００は、ゲート１９１０～１９１３を含む。ゲート１９１０～１９１３は、汎用ゲートである。量子回路１９００において発生するプロセス間通信の通信量は、例えば、７Ｍである。Ｍは、２＾（ローカルな量子ビットの数）である。

【0160】

情報処理装置１００は、量子回路１９００と論理的に等価な量子回路１９２０を生成したとする。量子回路１９２０は、ゲート１９１０～１９１３のそれぞれに対応するゲート１９３０～１９３３を含む。量子回路１９２０は、スワップゲート１９４０と、フューズドスワップゲート１９５０と、スワップゲート１９６０～１９６２とを含む。これにより、情報処理装置１００は、量子回路１９２０において、プロセス間通信の通信量を２．７５Ｍに低減することができる。

【0161】

（情報処理装置１００の第２適用例）
次に、図２０および図２１を用いて、情報処理装置１００の第２適用例について説明する。

【0162】

図２０および図２１は、情報処理装置１００の第２適用例を示す説明図である。図２０において、情報処理装置１００は、Ｑｕｌａｃｓ ｂｅｎｃｈｍａｒｋの量子回路に適用されたとする。情報処理装置１００は、表２０００に示す測定条件下で、上述した通り量子回路に対する最適化を行い、量子回路に規定された一連の演算を実施する際にかかる処理時間を測定したとする。

【0163】

以下の説明では、情報処理装置１００が測定した処理時間を「「ｗ／ ｏｕｒ ｏｐｔ．」の処理時間」と表記する場合がある。また、「ｗ／ ｏｕｒ ｏｐｔ．」の処理時間との比較例として、「ｗ／ｏ ｏｐｔ．」の処理時間と、「ｗ／ ｅｘｉｓｔｉｎｇ ｏｐｔ．」の処理時間とを採用する。

【0164】

「ｗ／ｏ ｏｐｔ．」の処理時間は、量子回路に対する最適化を行わない場合の処理時間である。「ｗ／ ｅｘｉｓｔｉｎｇ ｏｐｔ．」の処理時間は、量子回路に対して従来の最適化を行う場合の処理時間である。次に、図２１の説明に移行する。

【0165】

図２１のグラフ２１００は、「ｗ／ ｏｕｒ ｏｐｔ．」の処理時間と、「ｗ／ｏ ｏｐｔ．」の処理時間と、「ｗ／ ｅｘｉｓｔｉｎｇ ｏｐｔ．」の処理時間とを示す。グラフ２１００に示す通り、情報処理装置１００は、ｕｐｄａｔｅ時間について、「ｗ／ｏ ｏｐｔ．」に比べて１．８４倍の高速化を図ることができる。情報処理装置１００は、ｕｐｄａｔｅ時間について、「ｗ／ ｅｘｉｓｔｉｎｇ ｏｐｔ．」に比べて１．１６倍の高速化を図ることができる。

【0166】

グラフ２１００に示す通り、情報処理装置１００は、全体時間について、「ｗ／ｏ ｏｐｔ．」に比べて１．７２倍の高速化を図ることができる。情報処理装置１００は、全体時間について、「ｗ／ ｅｘｉｓｔｉｎｇ ｏｐｔ．」に比べて１．３５倍の高速化を図ることができる。このように、情報処理装置１００は、従来に比べて、量子回路に規定された一連の演算を実施する際にかかる処理時間を低減することができる。

【0167】

（情報処理装置１００の第３適用例）
次に、図２２および図２３を用いて、情報処理装置１００の第３適用例について説明する。

【0168】

図２２および図２３は、情報処理装置１００の第３適用例を示す説明図である。図２２において、情報処理装置１００は、Ｑｕａｎｔｕｍ Ｖｏｌｕｍｅ Ｂｅｎｃｈｍａｒｋ （ｄｅｐｔｈ＝３０）の量子回路に適用されたとする。

【0169】

情報処理装置１００は、表２２００に示す測定条件下で、上述した通り量子回路に対する最適化を行い、量子回路に規定された一連の演算を実施する際にかかる処理時間を測定したとする。以下の説明では、情報処理装置１００が測定した処理時間を「「ｗ／ ｆｕｓｅｄ－ｓｗａｐ」の処理時間」と表記する場合がある。

【0170】

また、情報処理装置１００は、表２２００に示す測定条件下で、ゲートフュージョンの最適化を利用して、上述した通り量子回路に対する最適化を行い、量子回路に規定された一連の演算を実施する際にかかる処理時間を測定したとする。以下の説明では、ゲートフュージョンの最適化を利用して、情報処理装置１００が測定した処理時間を「「ｗ／ ｆｕｓｅｄ－ｓｗａｐ ａｎｄ ｇａｔｅ ｆｕｓｉｏｎ」の処理時間」と表記する場合がある。

【0171】

ゲートフュージョンの最適化は、同一の量子ビットを参照する複数のゲートが存在する場合、複数のゲートの表現行列を掛け合わせた表現行列を有するゲートで、複数のゲートを置き換えることにより、ベクトルの成分を更新する回数の低減化を図る手法である。

【0172】

また、「ｗ／ ｆｕｓｅｄ－ｓｗａｐ」の処理時間と、「ｗ／ ｆｕｓｅｄ－ｓｗａｐ ａｎｄ ｇａｔｅ ｆｕｓｉｏｎ」の処理時間との比較例として、「ｗ／ｏ ｏｐｔ．」の処理時間と、「ｗ／ ｇａｔｅ ｆｕｓｉｏｎ」の処理時間とを採用する。

【0173】

「ｗ／ｏ ｏｐｔ．」の処理時間は、量子回路に対する最適化を行わない場合の処理時間である。「ｗ／ ｇａｔｅ ｆｕｓｉｏｎ」の処理時間は、量子回路に対するゲートフュージョンを利用する従来の最適化を行う場合の処理時間である。次に、図２３の説明に移行する。

【0174】

図２３のグラフ２３００は、「ｗ／ ｆｕｓｅｄ－ｓｗａｐ」の処理時間と、「ｗ／ ｆｕｓｅｄ－ｓｗａｐ ａｎｄ ｇａｔｅ ｆｕｓｉｏｎ」の処理時間と、「ｗ／ｏ ｏｐｔ．」の処理時間と、「ｗ／ ｇａｔｅ ｆｕｓｉｏｎ」の処理時間とを示す。グラフ２３００に示す通り、情報処理装置１００は、処理時間を、「ｗ／ｏ ｏｐｔ．」および「ｗ／ ｅｘｉｓｔｉｎｇ ｏｐｔ．」に比べて、約１／８に短縮することができる。

【0175】

図２３のグラフ２３１０は、「ｗ／ ｏｕｒ ｏｐｔ．」の通信時間と、「ｗ／ ｆｕｓｅｄ－ｓｗａｐ ａｎｄ ｇａｔｅ ｆｕｓｉｏｎ」の通信時間と、「ｗ／ｏ ｏｐｔ．」の通信時間と、「ｗ／ ｅｘｉｓｔｉｎｇ ｏｐｔ．」の通信時間とを示す。

【0176】

図２３のグラフ２３２０は、「ｗ／ ｏｕｒ ｏｐｔ．」の通信量と、「ｗ／ ｆｕｓｅｄ－ｓｗａｐ ａｎｄ ｇａｔｅ ｆｕｓｉｏｎ」の通信量と、「ｗ／ｏ ｏｐｔ．」の通信量と、「ｗ／ ｅｘｉｓｔｉｎｇ ｏｐｔ．」の通信量とを示す。グラフ２３１０，２３２０に示す通り、情報処理装置１００は、通信時間および通信量を、「ｗ／ｏ ｏｐｔ．」および「ｗ／ ｅｘｉｓｔｉｎｇ ｏｐｔ．」に比べて、低減することができる。

【0177】

（情報処理装置１００の適用例）
情報処理装置１００は、例えば、創薬分野に適用することができる。情報処理装置１００は、具体的には、創薬分野において、物質の性質を解析するために、複数の量子ビットを利用して、物質を形成する原子の動きなどを模擬する際に適用することができる。

【0178】

（全体処理手順）
次に、図２４を用いて、情報処理装置１００が実行する、全体処理手順の一例について説明する。全体処理は、例えば、図３に示したＣＰＵ３０１と、メモリ３０２や記録媒体３０５などの記憶領域と、ネットワークＩ／Ｆ３０３とによって実現される。

【0179】

図２４は、全体処理手順の一例を示すフローチャートである。図２４において、情報処理装置１００は、量子回路Ｉを取得する（ステップＳ２４０１）。情報処理装置１００は、取得した量子回路Ｉに対応する非巡回有向グラフＧを生成し、空の出力回路Ｃを生成する（ステップＳ２４０２）。

【0180】

情報処理装置１００は、非巡回有向グラフＧのそれぞれのノードｎが表すゲートｇのうち、まだ選択していないゲートｇを選択する（ステップＳ２４０３）。情報処理装置１００は、ｑｕｂｉｔ順序σに基づいて、選択したゲートｇが、実行可能であってプロセス間通信が発生しないという所定の条件を満たすか否かを判定する（ステップＳ２４０４）。

【0181】

ここで、所定の条件を満たさない場合（ステップＳ２４０４：Ｎｏ）、情報処理装置１００は、ステップＳ２４０６の処理に移行する。一方で、所定の条件を満たす場合（ステップＳ２４０４：Ｙｅｓ）、情報処理装置１００は、ステップＳ２４０５の処理に移行する。

【0182】

ステップＳ２４０５では、情報処理装置１００は、選択したゲートｇを表すノードｎを、非巡回有向グラフＧから除去し、ｑｕｂｉｔ順序σに適合するよう、選択したゲートｇを設定し、出力回路Ｃに追加する（ステップＳ２４０５）。情報処理装置１００は、ステップＳ２４０６の処理に移行する。

【0183】

ステップＳ２４０６では、情報処理装置１００は、非巡回有向グラフＧのそれぞれのノードｎが表すゲートｇのうち、すべてのゲートｇを選択したか否かを判定する（ステップＳ２４０６）。ここで、選択していないゲートｇが残っている場合（ステップＳ２４０６：Ｎｏ）、情報処理装置１００は、ステップＳ２４０３の処理に戻る。一方で、すべてのゲートｇを選択している場合（ステップＳ２４０６：Ｙｅｓ）、情報処理装置１００は、ステップＳ２４０７の処理に移行する。

【0184】

ステップＳ２４０７では、情報処理装置１００は、非巡回有向グラフＧと、ｑｕｂｉｔ順序σとに基づいて、次のローカルな量子ビットの集合Ｑｌｏｃａｌを特定する（ステップＳ２４０７）。情報処理装置１００は、特定した次のローカルな量子ビットの集合Ｑｌｏｃａｌに基づいて、量子ビットのグローバルとローカルとの区分情報σを更新する（ステップＳ２４０８）。情報処理装置１００は、更新した量子ビットのグローバルとローカルとの区分情報σに適合するよう、グローバルとローカルとを入れ替える１以上のスワップゲートｓを、出力回路Ｃに追加する（ステップＳ２４０９）。

【0185】

情報処理装置１００は、非巡回有向グラフＧが空であるか否かを判定する（ステップＳ２４１０）。ここで、非巡回有向グラフＧが空ではない場合（ステップＳ２４１０：Ｎｏ）、情報処理装置１００は、ステップＳ２４０３の処理に戻る。一方で、非巡回有向グラフＧが空である場合（ステップＳ２４１０：Ｙｅｓ）、情報処理装置１００は、ステップＳ２４１１の処理に移行する。

【0186】

ステップＳ２４１１では、情報処理装置１００は、量子ビットのグローバルとローカルとの区分情報σを、初期状態に設定する（ステップＳ２４１１）。情報処理装置１００は、量子ビットのグローバルとローカルとの区分情報σに適合するよう、グローバルとローカルとを入れ替える１以上のスワップゲートｓを、出力回路Ｃに追加する（ステップＳ２４１２）。情報処理装置１００は、全体処理を終了する。

【0187】

以上説明したように、情報処理装置１００によれば、複数の量子ビットに関して、それぞれ異なる１以上の量子ビットに対して演算を実施することを表す複数のゲートを、時系列に沿って規定した第１量子回路を取得することができる。情報処理装置１００によれば、取得した第１量子回路に基づいて、複数のゲートのそれぞれのゲートを表すノードと、異なるノードが表すゲート間の演算の実施順序を表す有向エッジとを含む非巡回有向グラフを生成することができる。情報処理装置１００によれば、生成した非巡回有向グラフに基づいて、複数のゲートのうち、他のゲートに依存せずに実行可能な、それぞれプロセス間通信が発生する１以上の第１ゲートによって参照される１以上の量子ビットを特定することができる。情報処理装置１００によれば、特定した１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを、１以上の第１ゲートの直前に含む第２量子回路を生成することができる。これにより、情報処理装置１００は、プロセス間通信が発生する回数、または、通信量が抑制された第２量子回路を生成することができ、複数の量子ビットに関する一連の演算を実施し易くすることができる。

【0188】

情報処理装置１００によれば、１以上の量子ビットを特定する都度、非巡回有向グラフに基づいて、複数のゲートのうち、他のゲートに依存せずに実行可能な、それぞれプロセス間通信が発生しない１以上の第２ゲートを特定することができる。情報処理装置１００によれば、１以上の第２ゲートを特定する都度、非巡回有向グラフの中から、特定した１以上の第２ゲートのそれぞれの第２ゲートを表すノードを除去することができる。情報処理装置１００によれば、１以上の量子ビットを特定する都度、雛型回路に対して、特定した１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを追加することができる。情報処理装置１００によれば、１以上の第２ゲートを特定する都度、雛型回路に対して、特定した１以上の第２ゲートを追加することができる。これにより、情報処理装置１００は、段階的に、第２量子回路を適切に生成していくことができる。

【0189】

情報処理装置１００によれば、１以上の量子ビットを最初に特定する前に、非巡回有向グラフに基づいて、複数のゲートのうち、他のゲートに依存せずに実行可能な、それぞれプロセス間通信が発生しない１以上の第２ゲートを一度特定することができる。これにより、情報処理装置１００は、１以上の第２ゲートを先頭に含むよう、第２量子回路を適切に生成することができる。

【0190】

情報処理装置１００によれば、非巡回有向グラフが空である場合、雛型回路の末尾に、初期状態でローカルな１以上の量子ビットがローカルに戻るよう、１以上のスワップゲートを追加することができる。これにより、情報処理装置１００は、第２量子回路を適切に生成することができる。

【0191】

情報処理装置１００によれば、１以上の量子ビットを特定した際、特定した１以上の量子ビットに基づいて、入れ替える量子ビットの数が４以上であるか否かを判定することができる。情報処理装置１００によれば、４以上であれば、雛型回路に対して、特定した１以上の量子ビットがローカルになるよう、フューズドスワップゲートを含む１以上のスワップゲートを追加することができる。これにより、情報処理装置１００は、プロセス間通信が発生する回数、または、通信量の低減化を図ることができる。

【0192】

情報処理装置１００によれば、非巡回有向グラフに基づいて、複数のゲートのうち、他のゲートに依存せずに実行可能な、プロセス間通信が発生するゲートを順に選択することができる。情報処理装置１００によれば、ゲートを選択する都度、当該ゲートに関わる量子ビットを、グループに追加するという処理を、グループに含まれる量子ビットの数が、ローカルな量子ビットの上限を超えない範囲で繰り返し実施することができる。情報処理装置１００によれば、グループに含まれる１以上の量子ビットを特定することができる。これにより、情報処理装置１００は、１以上の量子ビットを適切に特定することができる。

【0193】

情報処理装置１００によれば、非巡回有向グラフに基づいて、他のゲートに依存せずに実行可能な、ローカルな量子ビットの上限以下の１以上の量子ビットを参照する、プロセス間通信が発生するゲートの複数の組み合わせを特定することができる。情報処理装置１００によれば、複数の組み合わせのうち、最も多くのゲートを含む組み合わせとなる、それぞれプロセス間通信が発生する１以上の第１ゲートによって参照される１以上の量子ビットを特定することができる。これにより、情報処理装置１００は、１以上の量子ビットを適切に特定することができる。

【0194】

なお、本実施の形態で説明した情報処理方法は、予め用意されたプログラムをＰＣやワークステーションなどのコンピュータで実行することにより実現することができる。本実施の形態で説明した情報処理プログラムは、コンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。記録媒体は、ハードディスク、フレキシブルディスク、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）－ＲＯＭ、ＭＯ（Ｍａｇｎｅｔｏ Ｏｐｔｉｃａｌ ｄｉｓｃ）、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などである。また、本実施の形態で説明した情報処理プログラムは、インターネットなどのネットワークを介して配布してもよい。

【0195】

上述した実施の形態に関し、さらに以下の付記を開示する。

【0196】

（付記１）ローカルな１以上の量子ビットと、グローバルな１以上の量子ビットとを含む複数の量子ビットに関して、それぞれ異なる１以上の量子ビットに対して演算を実施することを表す複数のゲートを、時系列に沿って規定した第１量子回路を取得し、
取得した前記第１量子回路に基づいて、前記複数のゲートのそれぞれのゲートを表すノードと、異なるノードが表すゲート間の演算の実施順序を表す有向エッジとを含む非巡回有向グラフを生成し、
生成した前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、ローカルな量子ビットの上限以下の１以上の量子ビットを参照する、それぞれプロセス間通信が発生する１以上の第１ゲートによって参照される、前記１以上の量子ビットを特定し、
特定した前記１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを、前記１以上の第１ゲートの直前に含む、前記第１量子回路と論理的に等価な第２量子回路を生成する、
処理をコンピュータに実行させることを特徴とする情報処理プログラム。

【0197】

（付記２）前記１以上の量子ビットを特定する都度、前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、それぞれプロセス間通信が発生しない１以上の第２ゲートを特定し、
前記１以上の第２ゲートを特定する都度、前記非巡回有向グラフの中から、特定した前記１以上の第２ゲートのそれぞれの第２ゲートを表すノードを除去する、
処理を前記コンピュータに実行させ、
前記第２量子回路を生成する処理は、
前記１以上の量子ビットを特定する都度、雛型回路に対して、特定した前記１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを追加し、前記１以上の第２ゲートを特定する都度、前記雛型回路に対して、特定した前記１以上の第２ゲートを追加することにより、前記第２量子回路を生成する、ことを特徴とする付記１に記載の情報処理プログラム。

【0198】

（付記３）前記１以上の第２ゲートを特定する処理は、
前記１以上の量子ビットを最初に特定する前に、前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、それぞれプロセス間通信が発生しない１以上の第２ゲートを一度特定する、ことを特徴とする付記２に記載の情報処理プログラム。

【0199】

（付記４）前記第２量子回路を生成する処理は、
前記非巡回有向グラフが空である場合、前記雛型回路の末尾に、初期状態でローカルな１以上の量子ビットがローカルに戻るよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを追加することにより、前記第２量子回路を生成し、前記第２量子回路を生成する処理を終了する、ことを特徴とする付記３に記載の情報処理プログラム。

【0200】

（付記５）前記第２量子回路を生成する処理は、
前記１以上の量子ビットを特定した際、特定した前記１以上の量子ビットに基づいて、入れ替える量子ビットの数が４以上であれば、前記雛型回路に対して、特定した前記１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える、フューズドスワップゲートを含む１以上のスワップゲートを追加する、ことを特徴とする付記２～４のいずれか一つに記載の情報処理プログラム。

【0201】

（付記６）前記１以上の量子ビットを特定する処理は、
前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、プロセス間通信が発生するゲートを順に選択する都度、当該ゲートに関わる量子ビットを、グループに追加するという処理を、前記グループに含まれる量子ビットの数が、ローカルな量子ビットの上限を超えない範囲で繰り返し実施した後、前記グループに含まれる１以上の量子ビットを特定する、ことを特徴とする付記２～４のいずれか一つに記載の情報処理プログラム。

【0202】

（付記７）前記１以上の量子ビットを特定する処理は、
前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、ローカルな量子ビットの上限以下の１以上の量子ビットを参照する、プロセス間通信が発生するゲートの複数の組み合わせのうち、最も多くのゲートを含む組み合わせとなる、それぞれプロセス間通信が発生する１以上の第１ゲートによって参照される１以上の量子ビットを特定する、ことを特徴とする付記２～４のいずれか一つに記載の情報処理プログラム。

【0203】

（付記８）ローカルな１以上の量子ビットと、グローバルな１以上の量子ビットとを含む複数の量子ビットに関して、それぞれ異なる１以上の量子ビットに対して演算を実施することを表す複数のゲートを、時系列に沿って規定した第１量子回路を取得し、
取得した前記第１量子回路に基づいて、前記複数のゲートのそれぞれのゲートを表すノードと、異なるノードが表すゲート間の演算の実施順序を表す有向エッジとを含む非巡回有向グラフを生成し、
生成した前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、ローカルな量子ビットの上限以下の１以上の量子ビットを参照する、それぞれプロセス間通信が発生する１以上の第１ゲートによって参照される、前記１以上の量子ビットを特定し、
特定した前記１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを、前記１以上の第１ゲートの直前に含む、前記第１量子回路と論理的に等価な第２量子回路を生成する、
処理をコンピュータが実行することを特徴とする情報処理方法。

【0204】

（付記９）ローカルな１以上の量子ビットと、グローバルな１以上の量子ビットとを含む複数の量子ビットに関して、それぞれ異なる１以上の量子ビットに対して演算を実施することを表す複数のゲートを、時系列に沿って規定した第１量子回路を取得し、
取得した前記第１量子回路に基づいて、前記複数のゲートのそれぞれのゲートを表すノードと、異なるノードが表すゲート間の演算の実施順序を表す有向エッジとを含む非巡回有向グラフを生成し、
生成した前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、ローカルな量子ビットの上限以下の１以上の量子ビットを参照する、それぞれプロセス間通信が発生する１以上の第１ゲートによって参照される、前記１以上の量子ビットを特定し、
特定した前記１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを、前記１以上の第１ゲートの直前に含む、前記第１量子回路と論理的に等価な第２量子回路を生成する、
制御部を有することを特徴とする情報処理装置。

【符号の説明】

【0205】

１００ 情報処理装置
１１０ 第１量子回路
１２１～１２３，９１０～９１３，１０１０～１０１３，１５１０～１５１８，１６１０～１６１２，１７００～１７０２，１８０１，１８０２，１９１０～１９１３，１９３０～１９３３ ゲート
１３０，１０２０，１５２０ 非巡回有向グラフ
１４１～１４３，１０３０～１０３３，１５３０～１５３８ ノード
１５０ 第２量子回路
１６０，９３０，９５０，１６２０，１８１０，１９４０，１９６０～１９６２ スワップゲート
２００ 情報処理システム
２０１ 演算処理装置
２０２ クライアント装置
２１０ ネットワーク
３００ バス
３０１ ＣＰＵ
３０２ メモリ
３０３ ネットワークＩ／Ｆ
３０４ 記録媒体Ｉ／Ｆ
３０５ 記録媒体
４００ 記憶部
４０１ 取得部
４０２ 第１生成部
４０３ 第１特定部
４０４ 第２特定部
４０５ 第２生成部
４０６ 模擬部
４０７ 出力部
５００ ステートベクトル
５１０，９００，９２０，９４０，１０００，１５００，１９００，１９２０ 量子回路
６００ 量子ビット列
７１０，７１１，７２０，７２１，８００，１１００，１２００，１２１０，１３００，１４００，２０００，２２００ 表
１６００ 出力回路
１６３０，１７１０，１９５０ フューズドスワップゲート
２１００，２３００，２３１０，２３２０ グラフ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】