ホーム > 特許ランキング > セイコーエプソン株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024142662
(43)【公開日】2024-10-11
(54)【発明の名称】回路装置、電気光学装置および電子機器
(51)【国際特許分類】
G01R 31/28 20060101AFI20241003BHJP
G01R 31/3185 20060101ALI20241003BHJP
G01R 27/26 20060101ALI20241003BHJP
H01L 21/822 20060101ALI20241003BHJP
【ＦＩ】
G01R31/28 V
G01R31/3185
G01R27/26 C
H01L27/04 T
H01L27/04 C
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023054903
(22)【出願日】2023-03-30
(71)【出願人】
【識別番号】000002369
【氏名又は名称】セイコーエプソン株式会社
(74)【代理人】
【識別番号】100179475
【弁理士】
【氏名又は名称】仲井 智至
(74)【代理人】
【識別番号】100216253
【弁理士】
【氏名又は名称】松岡 宏紀
(74)【代理人】
【識別番号】100225901
【弁理士】
【氏名又は名称】今村 真之
(72)【発明者】
【氏名】鵜飼 進也
(72)【発明者】
【氏名】森田 晶
【テーマコード（参考）】
2G028
2G132
5F038
【Ｆターム（参考）】
2G028AA01
2G028BB06
2G028BC10
2G028BD10
2G028CG07
2G028DH06
2G028EJ06
2G028FK01
2G028FK07
2G028GL12
2G028MS03
2G132AA12
2G132AC01
2G132AD03
2G132AK09
2G132AL11
5F038DT04
5F038DT10
5F038DT12
(57)【要約】
【課題】被検定容量素子の容量値と検定用容量素子の容量値との差が大きい場合でも、安定して検定できるようにする。
【解決手段】制御回路１１０は、検定用の容量素子ＣpおよびノードＴestを、検定の対象である容量素子Ｃm1-1に接続して、演算増幅回路Ａmp1から出力される電圧を、容量素子Ｃm1-1、ＣpおよびノードＴestに印加する。この後、容量素子ＣpおよびノードＴestを、検定容量素子Ｃm1-1から切り離し、容量素子およびノードＴestを、容量素子Ｃm1-1に接続して、容量素子Ｃm1-1に蓄積された電荷を移動させ、比較回路Ｃmpの負入力端（－）の電圧Ｖrefを設定して、比較回路Ｃmpから出力される信号Ｃoutに基づいて容量素子Ｃm1-1を検定する。
【選択図】図１
【解決手段】制御回路１１０は、検定用の容量素子ＣpおよびノードＴestを、検定の対象である容量素子Ｃm1-1に接続して、演算増幅回路Ａmp1から出力される電圧を、容量素子Ｃm1-1、ＣpおよびノードＴestに印加する。この後、容量素子ＣpおよびノードＴestを、検定容量素子Ｃm1-1から切り離し、容量素子およびノードＴestを、容量素子Ｃm1-1に接続して、容量素子Ｃm1-1に蓄積された電荷を移動させ、比較回路Ｃmpの負入力端（－）の電圧Ｖrefを設定して、比較回路Ｃmpから出力される信号Ｃoutに基づいて容量素子Ｃm1-1を検定する。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１被検定容量素子と、
第２被検定容量素子と、
第１端の電圧および第２端の電圧を比較する第１比較回路と、
前記第１端と固定電位との間に設けられる第１検定用容量素子と、
第１出力端に向けて電圧を出力する第１演算増幅回路と、
制御回路と、
を有し、
前記制御回路は、
前記検定用容量素子および前記第１端を、前記第１被検定容量素子に電気的に接続して、前記第１演算増幅回路から出力される第１電圧を、前記第１被検定容量素子、前記検定用容量素子および前記第１端に印加し、
前記検定用容量素子および前記第１端を、前記第１被検定容量素子から電気的に切り離し、
前記検定用容量素子および前記第１端を、前記第１被検定容量素子に電気的に接続して、前記第１被検定容量素子の電荷を移動させ、前記第２端を第１検定電圧に設定し、
前記第１比較回路に基づいて前記第１被検定容量素子を検定し、
前記検定用容量素子および前記第１端を、前記第２被検定容量素子に電気的に接続して、前記第１演算増幅回路から出力される第２電圧を、前記第２被検定容量素子、前記検定用容量素子および前記第１端に印加し、
前記検定用容量素子および前記第１端を、第２被検定容量素子および前記第１出力端から電気的に切り離し、
前記検定用容量素子および前記第１端を、第２被検定容量素子に電気的に接続して、前記第２被検定容量素子の電荷を移動させ、前記第２端を第２検定電圧に設定し、
前記第１比較回路に基づいて前記第２被検定容量素子を検定する
回路装置。
第２被検定容量素子と、
第１端の電圧および第２端の電圧を比較する第１比較回路と、
前記第１端と固定電位との間に設けられる第１検定用容量素子と、
第１出力端に向けて電圧を出力する第１演算増幅回路と、
制御回路と、
を有し、
前記制御回路は、
前記検定用容量素子および前記第１端を、前記第１被検定容量素子に電気的に接続して、前記第１演算増幅回路から出力される第１電圧を、前記第１被検定容量素子、前記検定用容量素子および前記第１端に印加し、
前記検定用容量素子および前記第１端を、前記第１被検定容量素子から電気的に切り離し、
前記検定用容量素子および前記第１端を、前記第１被検定容量素子に電気的に接続して、前記第１被検定容量素子の電荷を移動させ、前記第２端を第１検定電圧に設定し、
前記第１比較回路に基づいて前記第１被検定容量素子を検定し、
前記検定用容量素子および前記第１端を、前記第２被検定容量素子に電気的に接続して、前記第１演算増幅回路から出力される第２電圧を、前記第２被検定容量素子、前記検定用容量素子および前記第１端に印加し、
前記検定用容量素子および前記第１端を、第２被検定容量素子および前記第１出力端から電気的に切り離し、
前記検定用容量素子および前記第１端を、第２被検定容量素子に電気的に接続して、前記第２被検定容量素子の電荷を移動させ、前記第２端を第２検定電圧に設定し、
前記第１比較回路に基づいて前記第２被検定容量素子を検定する
回路装置。
【請求項2】
前記制御回路は、
前記検定用容量素子および前記第１端を、前記第１被検定容量素子から電気的に切り離した後、前記第１演算増幅回路から出力される第３電圧を前記第１被検定容量素子に印加し、
前記検定用容量素子および前記第１端を、前記第１被検定容量素子に電気的に接続して、前記第１被検定容量素子の電荷を移動させ、
前記検定用容量素子および前記第１端を、前記第２被検定容量素子から電気的に切り離した後、前記第１演算増幅回路から出力される第４電圧を前記第１被検定容量素子に印加し、
前記検定用容量素子および前記第１端を、前記第２被検定容量素子に電気的に接続して、前記第２被検定容量素子の電荷を移動させる
請求項１に記載の回路装置。
前記検定用容量素子および前記第１端を、前記第１被検定容量素子から電気的に切り離した後、前記第１演算増幅回路から出力される第３電圧を前記第１被検定容量素子に印加し、
前記検定用容量素子および前記第１端を、前記第１被検定容量素子に電気的に接続して、前記第１被検定容量素子の電荷を移動させ、
前記検定用容量素子および前記第１端を、前記第２被検定容量素子から電気的に切り離した後、前記第１演算増幅回路から出力される第４電圧を前記第１被検定容量素子に印加し、
前記検定用容量素子および前記第１端を、前記第２被検定容量素子に電気的に接続して、前記第２被検定容量素子の電荷を移動させる
請求項１に記載の回路装置。
【請求項3】
前記制御回路は、
前記検定用容量素子および前記第１端を、前記第１被検定容量素子から電気的に切り離した後、前記第１被検定容量素子の一端電位をシフトさせ、かつ、前記検定用容量素子および前記第１端を、前記第１被検定容量素子に電気的に接続して、当該第１被検定容量素子の電荷を移動させ、
前記検定用容量素子および前記第１端を、前記第２被検定容量素子から電気的に切り離した後、前記第２被検定容量素子の一端電位をシフトさせ、かつ、前記検定用容量素子および前記第１端を、前記第２被検定容量素子に電気的に接続して、当該第２被検定容量素子の電荷を移動させる
請求項１に記載の回路装置。
前記検定用容量素子および前記第１端を、前記第１被検定容量素子から電気的に切り離した後、前記第１被検定容量素子の一端電位をシフトさせ、かつ、前記検定用容量素子および前記第１端を、前記第１被検定容量素子に電気的に接続して、当該第１被検定容量素子の電荷を移動させ、
前記検定用容量素子および前記第１端を、前記第２被検定容量素子から電気的に切り離した後、前記第２被検定容量素子の一端電位をシフトさせ、かつ、前記検定用容量素子および前記第１端を、前記第２被検定容量素子に電気的に接続して、当該第２被検定容量素子の電荷を移動させる
請求項１に記載の回路装置。
【請求項4】
前記制御回路は、
前記検定用容量素子および前記第１端を、前記第１被検定容量素子から電気的に切り離す際に、前記第１出力端からも電気的に切り離す
請求項１に記載の回路装置。
前記検定用容量素子および前記第１端を、前記第１被検定容量素子から電気的に切り離す際に、前記第１出力端からも電気的に切り離す
請求項１に記載の回路装置。
【請求項5】
第３被検定容量素子と、
第４被検定容量素子と、
第２出力端に向けて電圧を出力する第２演算増幅回路と、
を有し、
前記制御回路は、
前記検定用容量素子および前記第１端を、前記第３被検定容量素子に電気的に接続して、前記第２演算増幅回路から出力される第５電圧を、前記第３被検定容量素子、前記検定用容量素子および前記第１端に印加し、
前記検定用容量素子および前記第１端を、前記第３被検定容量素子から電気的に切り離し、
前記検定用容量素子および前記第１端を、前記第３被検定容量素子に電気的に接続して、前記第３被検定容量素子の電荷を移動させ、前記第２端を第３検定電圧に設定し、
前記第１比較回路に基づいて前記第３被検定容量素子を検定し、
前記検定用容量素子および前記第１端を、前記第４被検定容量素子に電気的に接続して、前記第２演算増幅回路から出力される第６電圧を、前記第４被検定容量素子、前記検定用容量素子および前記第１端に印加し、
前記検定用容量素子および前記第１端を、第４被検定容量素子および前記第２出力端から電気的に切り離し、
前記検定用容量素子および前記第１端を、第４被検定容量素子に電気的に接続して、前記第４被検定容量素子の電荷を移動させ、前記第２端を第４検定電圧に設定し、
前記第１比較回路に基づいて前記第４被検定容量素子を検定する
請求項１に記載の回路装置。
第４被検定容量素子と、
第２出力端に向けて電圧を出力する第２演算増幅回路と、
を有し、
前記制御回路は、
前記検定用容量素子および前記第１端を、前記第３被検定容量素子に電気的に接続して、前記第２演算増幅回路から出力される第５電圧を、前記第３被検定容量素子、前記検定用容量素子および前記第１端に印加し、
前記検定用容量素子および前記第１端を、前記第３被検定容量素子から電気的に切り離し、
前記検定用容量素子および前記第１端を、前記第３被検定容量素子に電気的に接続して、前記第３被検定容量素子の電荷を移動させ、前記第２端を第３検定電圧に設定し、
前記第１比較回路に基づいて前記第３被検定容量素子を検定し、
前記検定用容量素子および前記第１端を、前記第４被検定容量素子に電気的に接続して、前記第２演算増幅回路から出力される第６電圧を、前記第４被検定容量素子、前記検定用容量素子および前記第１端に印加し、
前記検定用容量素子および前記第１端を、第４被検定容量素子および前記第２出力端から電気的に切り離し、
前記検定用容量素子および前記第１端を、第４被検定容量素子に電気的に接続して、前記第４被検定容量素子の電荷を移動させ、前記第２端を第４検定電圧に設定し、
前記第１比較回路に基づいて前記第４被検定容量素子を検定する
請求項１に記載の回路装置。
【請求項6】
第１被検定容量素子と、
第２被検定容量素子と、
第１端の電圧および第２端の電圧を比較する第１比較回路と、
第３端の電圧および第４端の電圧を比較する第２比較回路と、
前記第１端と固定電位との間に設けられる第１検定用容量素子と、
前記第３端と前記固定電位との間に設けられる第２検定用容量素子と、
第１出力端に向けて電圧を出力する第１演算増幅回路と、
制御回路と、
を有し、
前記制御回路は、
前記第１検定用容量素子および前記第１端を、前記第１被検定容量素子に電気的に接続して、前記第１演算増幅回路から出力される第１電圧を、前記第１被検定容量素子、前記第１検定用容量素子および前記第１端に印加し、
前記第１検定用容量素子および前記第１端を、前記第１被検定容量素子から電気的に切り離し、
前記第１検定用容量素子および前記第１端を、前記第１被検定容量素子に電気的に接続して、前記第１被検定容量素子の電荷を移動させ、前記第２端を第１検定電圧に設定し、
前記第１比較回路に基づいて前記第１被検定容量素子を検定し、
前記第２検定用容量素子および前記第３端を、前記第２被検定容量素子に電気的に接続して、前記第１演算増幅回路から出力される第２電圧を、前記第２被検定容量素子、前記第２検定用容量素子および前記第３端に印加し、
前記第２検定用容量素子および前記第３端を、第２被検定容量素子および前記第１出力端から電気的に切り離し、
前記第２検定用容量素子および前記第３端を、第２被検定容量素子に電気的に接続して、前記第２被検定容量素子の電荷を移動させ、前記第４端を第２検定電圧に設定し、
前記第２比較回路に基づいて前記第２被検定容量素子を検定する
回路装置。
第２被検定容量素子と、
第１端の電圧および第２端の電圧を比較する第１比較回路と、
第３端の電圧および第４端の電圧を比較する第２比較回路と、
前記第１端と固定電位との間に設けられる第１検定用容量素子と、
前記第３端と前記固定電位との間に設けられる第２検定用容量素子と、
第１出力端に向けて電圧を出力する第１演算増幅回路と、
制御回路と、
を有し、
前記制御回路は、
前記第１検定用容量素子および前記第１端を、前記第１被検定容量素子に電気的に接続して、前記第１演算増幅回路から出力される第１電圧を、前記第１被検定容量素子、前記第１検定用容量素子および前記第１端に印加し、
前記第１検定用容量素子および前記第１端を、前記第１被検定容量素子から電気的に切り離し、
前記第１検定用容量素子および前記第１端を、前記第１被検定容量素子に電気的に接続して、前記第１被検定容量素子の電荷を移動させ、前記第２端を第１検定電圧に設定し、
前記第１比較回路に基づいて前記第１被検定容量素子を検定し、
前記第２検定用容量素子および前記第３端を、前記第２被検定容量素子に電気的に接続して、前記第１演算増幅回路から出力される第２電圧を、前記第２被検定容量素子、前記第２検定用容量素子および前記第３端に印加し、
前記第２検定用容量素子および前記第３端を、第２被検定容量素子および前記第１出力端から電気的に切り離し、
前記第２検定用容量素子および前記第３端を、第２被検定容量素子に電気的に接続して、前記第２被検定容量素子の電荷を移動させ、前記第４端を第２検定電圧に設定し、
前記第２比較回路に基づいて前記第２被検定容量素子を検定する
回路装置。
【請求項7】
請求項１乃至６のいずれかの回路装置と、
データ線と、
走査線と、
画素回路と、
を含み、
前記第１出力端が前記データ線に対応して設けられ、
前記画素回路が前記データ線に対応して設けられる
電気光学装置。
データ線と、
走査線と、
画素回路と、
を含み、
前記第１出力端が前記データ線に対応して設けられ、
前記画素回路が前記データ線に対応して設けられる
電気光学装置。
【請求項8】
請求項７に記載の電気光学装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、例えば、回路装置、電気光学装置および電子機器に関する。
【背景技術】
【0002】
半導体基板に形成された容量素子、特に容量値を検定する技術としては、例えば、特許文献１に記載された技術が挙げられる。特許文献１に記載の技術は、具体的には、検定の対象である被検定容量素子と検定用容量素子とに異なる電圧を印加してから電気的に接続し、電荷の移動によって変化する電圧に基づいて被検定容量素子の容量値を検定することが開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２２－１１５３１０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献１に記載の技術では、被検定容量素子の容量値と検定用容量素子の容量値との差が大きい場合、電荷の移動量が少なくなるので、電圧変化が小さくなる。このため、安定して検定ができない、という課題がある。
【課題を解決するための手段】
【0005】
本開示の一態様に係る回路装置は、第１被検定容量素子と、第２被検定容量素子と、第１端の電圧および第２端の電圧を比較する第１比較回路と、前記第１端と固定電位との間に設けられる第１検定用容量素子と、第１出力端に向けて電圧を出力する第１演算増幅回路と、制御回路と、を有し、前記制御回路は、前記検定用容量素子および前記第１端を、前記第１被検定容量素子に電気的に接続して、前記第１演算増幅回路から出力される第１電圧を、前記第１被検定容量素子、前記検定用容量素子および前記第１端に印加し、前記検定用容量素子および前記第１端を、前記第１被検定容量素子から電気的に切り離し、前記検定用容量素子および前記第１端を、前記第１被検定容量素子に電気的に接続して、前記第１被検定容量素子の電荷を移動させ、前記第２端を第１検定電圧に設定し、前記第１比較回路に基づいて前記第１被検定容量素子を検定し、前記検定用容量素子および前記第１端を、前記第２被検定容量素子に電気的に接続して、前記第１演算増幅回路から出力される第２電圧を、前記第２被検定容量素子、前記検定用容量素子および前記第１端に印加し、前記検定用容量素子および前記第１端を、第２被検定容量素子および前記第１出力端から電気的に切り離し、前記検定用容量素子および前記第１端を、第２被検定容量素子に電気的に接続して、前記第２被検定容量素子の電荷を移動させ、前記第２端を第２検定電圧に設定し、前記第１比較回路に基づいて前記第２被検定容量素子を検定する。
【図面の簡単な説明】
【0006】
【図1】第１実施形態に係る回路装置のうち、検定回路を含む周辺の回路図である。
【図2】第１実施形態の変形例に回路装置のうち、検定回路を含む周辺の回路図である。
【図3】第２実施形態に係る回路装置のうち、検定回路を含む周辺の回路図である。
【図4】第２実施形態の変形例に回路装置のうち、検定回路を含む周辺の回路図である。
【図5】第３実施形態に係る回路装置のうち、検定回路を含む周辺の回路図である。
【図6】第３実施形態の変形例に回路装置のうち、検定回路を含む周辺の回路図である。
【図7】第３実施形態に係る回路装置のノードに至る配線の位置を示す平面図である。
【図8】第３実施形態に係る回路装置のノードに至る配線の位置を示す断面図である。
【図9】第３実施形態に係る回路装置のノードに至る配線の位置を示す断面図である。
【図10】第３実施形態に係る回路装置のノードに至る配線の位置を示す断面図である。
【図11】実施形態等に係る回路装置のノードに至る配線等を示す図である。
【図12】実施形態等に係る回路装置を適用した電気光学装置の構成を示す図である。
【図13】電気光学装置を示す斜視図である。
【図14】電気光学装置における画素回路を示す図である。
【図15】電気光学装置におけるドライバーを示すブロック図である。
【図16】電気光学装置を適用した投射型表示装置を示す図である。
【発明を実施するための形態】
【0007】
以下、本発明の好適な実施形態について図面を用いて説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【0008】
図１は、第１実施形態に係る回路装置のうち、検定回路１０を含む周辺回路を示す図である。検定回路１０は、検定の対象である容量素子Ｃm1-1～Ｃm1-5、Ｃm2-1～Ｃm2-5、Ｃm3-1～Ｃm3-5の容量値が予め定められた範囲内に収まっているか否かを検定する回路である。検定回路１０は、容量素子Ｃm1-1～Ｃm1-5、Ｃm2-1～Ｃm2-5、Ｃm3-1～Ｃm3-5や他の要素とともに同一の半導体基板に形成される。
【0009】
検定の対象である容量素子のうち、容量素子Ｃm1-1～Ｃm1-5により第１組が構成される。第１組は、容量素子Ｃm1-1～Ｃm1-5のほか、スイッチＳW1-1～ＳW1-3、ＳWm1-2～ＳWm1-5、増幅回路Ａmp1、スイッチＡt1、出力端Ｏut1、バッファＢuf1-1～Ｂuf1-5を含む。
容量素子Ｃm2-1～Ｃm2-5により第２組が構成される。第２組は、容量素子Ｃm2-1～Ｃm2-5のほか、スイッチＳW2-1～ＳW2-3、ＳWm2-2～ＳWm2-5、増幅回路Ａmp2、スイッチＡt2、出力端Ｏut2、バッファＢuf2-1～Ｂuf2-5を含む。
容量素子Ｃm3-1～Ｃm3-5により第３組が構成される。第３組は、容量素子Ｃm3-1～Ｃm3-5のほか、スイッチＳW3-1～ＳW3-3、ＳWm3-2～ＳWm3-5、増幅回路Ａmp3、スイッチＡt3、出力端Ｏut3、バッファＢuf3-1～Ｂuf3-5を含む。
なお、図１では、説明を簡略化するために３組としているが、これらの組は実際には、後述するようにデータ線毎に設けられる。
容量素子Ｃm2-1～Ｃm2-5により第２組が構成される。第２組は、容量素子Ｃm2-1～Ｃm2-5のほか、スイッチＳW2-1～ＳW2-3、ＳWm2-2～ＳWm2-5、増幅回路Ａmp2、スイッチＡt2、出力端Ｏut2、バッファＢuf2-1～Ｂuf2-5を含む。
容量素子Ｃm3-1～Ｃm3-5により第３組が構成される。第３組は、容量素子Ｃm3-1～Ｃm3-5のほか、スイッチＳW3-1～ＳW3-3、ＳWm3-2～ＳWm3-5、増幅回路Ａmp3、スイッチＡt3、出力端Ｏut3、バッファＢuf3-1～Ｂuf3-5を含む。
なお、図１では、説明を簡略化するために３組としているが、これらの組は実際には、後述するようにデータ線毎に設けられる。
【0010】
また、検定回路１０は、各組で共通なスイッチＳWp、容量素子Ｃp、比較回路Ｃmpおよび制御回路１１０を含む。
以降において、図において、特定のスイッチについて言及しない場合には、スイッチの符号を省略する。同様に、特定のバッファについて言及しない場合には、バッファの符号を省略する。
以降において、図において、特定のスイッチについて言及しない場合には、スイッチの符号を省略する。同様に、特定のバッファについて言及しない場合には、バッファの符号を省略する。
【0011】
容量素子Ｃm1-1～Ｃm1-5の容量値は、例えば互いに異なる。なお、便宜的に容量素子Ｃm1-1の容量値を「１」とした場合に、容量素子Ｃm1-2～Ｃm1-5の容量値は、順に「１／２」、「１／４」、「１／８」、「１／１６」である。他の組の容量素子Ｃm2-1～Ｃm2-5（Ｃm3-1～Ｃm3-5）も同様に、容量値が、容量素子Ｃm2-1（Ｃm3-1)の容量値を「１」とした場合に、容量素子Ｃm2-2～Ｃm2-5（Ｃm3-1～Ｃm3-5）の容量値は、順に「１」、「１／２」、「１／４」、「１／８」、「１／１６」である。
【0012】
制御回路１１０は、スイッチのオン状態またはオフ状態を個別に制御し、バッファを個別に制御する。本説明において、スイッチのオン状態とは、スイッチの両端が電気的に閉じて低インピーダンス状態になることをいう。また、スイッチのオフ状態とは、スイッチの両端が電気的に開いて高インピーダンス状態になることをいう。
制御回路１１０は、検査対象とする容量素子を１つ選択し、選択した容量素子の容量値を検定する。また、制御回路１１０は、増幅回路Ａmp1～Ａmp3を個別に制御する。さらに、制御回路１１０は、後述する電圧Ｖrefを設定する。
制御回路１１０は、検査対象とする容量素子を１つ選択し、選択した容量素子の容量値を検定する。また、制御回路１１０は、増幅回路Ａmp1～Ａmp3を個別に制御する。さらに、制御回路１１０は、後述する電圧Ｖrefを設定する。
【0013】
増幅回路Ａmp1は、制御回路１１０の制御にしたがって任意の電圧を出力する。スイッチＡt1は、制御回路１１０の制御にしたがって、オン状態であれば増幅回路Ａmp1の出力端を第１組の出力端Ｏut1に接続し、オフ状態であれば増幅回路Ａmp1の出力端を当該出力端Ｏut1から電気的に切り離す。
【0014】
バッファＢuf1-1～Ｂuf1-5は、制御回路１１０の制御にしたがって、ＨまたはＬレベルを出力する。なお、Ｌレベルは、電圧ゼロの基準である接地電位Ｖshであり、Ｈレベルは、例えば、電源電圧の高位の電圧Ｖdhである。
バッファＢuf1-1の出力端は容量素子Ｃm1-1の一端に接続され、容量素子Ｃm1-1の他端は、スイッチＳW1-2の一端および出力端Ｏut1に接続される。
バッファＢuf1-2の出力端は、容量素子Ｃm1-2の一端に接続され、容量素子Ｃm1-2の他端は、スイッチＳWm1-2を介し、スイッチＳW1-1の一端およびスイッチＳW1-3に接続される。バッファＢuf1-3～Ｂuf1-5の出力端は、順に容量素子Ｃm1-3～Ｃm1-5の一端に接続され、容量素子Ｃm1-2～Ｃm1-5の他端は、順にスイッチＳWm1-3～ＳWm1-5を介し、スイッチＳW1-1の一端およびスイッチＳW1-3に接続される。
スイッチＳW1-2の他端およびＳW1-3の他端は比較回路Ｃmpの正入力端（＋）に接続される。
バッファＢuf1-1の出力端は容量素子Ｃm1-1の一端に接続され、容量素子Ｃm1-1の他端は、スイッチＳW1-2の一端および出力端Ｏut1に接続される。
バッファＢuf1-2の出力端は、容量素子Ｃm1-2の一端に接続され、容量素子Ｃm1-2の他端は、スイッチＳWm1-2を介し、スイッチＳW1-1の一端およびスイッチＳW1-3に接続される。バッファＢuf1-3～Ｂuf1-5の出力端は、順に容量素子Ｃm1-3～Ｃm1-5の一端に接続され、容量素子Ｃm1-2～Ｃm1-5の他端は、順にスイッチＳWm1-3～ＳWm1-5を介し、スイッチＳW1-1の一端およびスイッチＳW1-3に接続される。
スイッチＳW1-2の他端およびＳW1-3の他端は比較回路Ｃmpの正入力端（＋）に接続される。
【0015】
本説明において、「接続される」とは、２以上の要素間の直接的または間接的な接続または結合を意味し、例えば半導体基板において２以上の要素間が直接的ではなくても、異なる配線層およびコンタクトホールを介して接続されることも含む。
また、比較回路Ｃmpの正入力端（＋）を便宜的にノードＴestと呼称する。
また、比較回路Ｃmpの正入力端（＋）を便宜的にノードＴestと呼称する。
【0016】
第２組において、増幅回路Ａmp2は、制御回路１１０の制御にしたがって任意の電圧を出力する。スイッチＡt2は、制御回路１１０の制御にしたがって、オン状態であれば増幅回路Ａmp2の出力端を第２組の出力端Ｏut2に接続し、オフ状態であれば増幅回路Ａmp2の出力端を当該出力端Ｏut2から電気的に切り離す。
バッファＢuf2-1の出力端は容量素子Ｃm2-1の一端に接続され、容量素子Ｃm2-1の他端は、スイッチＳW2-2の一端および出力端Ｏut2に接続される。
バッファＢuf2-2の出力端は、容量素子Ｃm2-2の一端に接続され、容量素子Ｃm2-2の他端は、スイッチＳWm2-2を介し、スイッチＳW2-1の一端およびスイッチＳW2-3に接続される。バッファＢuf2-3～Ｂuf2-5の出力端は、順に容量素子Ｃm2-3～Ｃm2-5の一端に接続され、容量素子Ｃm2-2～Ｃm2-5の他端は、順にスイッチＳWm2-3～ＳWm2-5を介し、スイッチＳW2-1の一端およびスイッチＳW2-3に接続される。
スイッチＳW2-2の他端およびＳW2-3の他端はノードＴestに接続される。
バッファＢuf2-1の出力端は容量素子Ｃm2-1の一端に接続され、容量素子Ｃm2-1の他端は、スイッチＳW2-2の一端および出力端Ｏut2に接続される。
バッファＢuf2-2の出力端は、容量素子Ｃm2-2の一端に接続され、容量素子Ｃm2-2の他端は、スイッチＳWm2-2を介し、スイッチＳW2-1の一端およびスイッチＳW2-3に接続される。バッファＢuf2-3～Ｂuf2-5の出力端は、順に容量素子Ｃm2-3～Ｃm2-5の一端に接続され、容量素子Ｃm2-2～Ｃm2-5の他端は、順にスイッチＳWm2-3～ＳWm2-5を介し、スイッチＳW2-1の一端およびスイッチＳW2-3に接続される。
スイッチＳW2-2の他端およびＳW2-3の他端はノードＴestに接続される。
【0017】
同様に第３組において、増幅回路Ａmp3は、制御回路１１０の制御にしたがって任意の電圧を出力する。スイッチＡt3は、制御回路１１０の制御にしたがって、オン状態であれば増幅回路Ａmp3の出力端を第３組の出力端Ｏut3に接続し、オフ状態であれば増幅回路Ａmp3の出力端を当該出力端Ｏut3から電気的に切り離す。
バッファＢuf3-1の出力端は容量素子Ｃm3-1の一端に接続され、容量素子Ｃm3-1の他端は、スイッチＳW3-2の一端および出力端Ｏut3に接続される。
バッファＢuf3-2の出力端は、容量素子Ｃm3-2の一端に接続され、容量素子Ｃm3-2の他端は、スイッチＳWm3-2を介し、スイッチＳW3-1の一端およびスイッチＳW3-3に接続される。バッファＢuf3-3～Ｂuf3-5の出力端は、順に容量素子Ｃm3-3～Ｃm3-5の一端に接続され、容量素子Ｃm3-2～Ｃm3-5の他端は、順にスイッチＳWm3-3～ＳWm3-5を介し、スイッチＳW3-1の一端およびスイッチＳW3-3に接続される。
スイッチＳW3-2の他端およびＳW3-3の他端はノードＴestに接続される。
バッファＢuf3-1の出力端は容量素子Ｃm3-1の一端に接続され、容量素子Ｃm3-1の他端は、スイッチＳW3-2の一端および出力端Ｏut3に接続される。
バッファＢuf3-2の出力端は、容量素子Ｃm3-2の一端に接続され、容量素子Ｃm3-2の他端は、スイッチＳWm3-2を介し、スイッチＳW3-1の一端およびスイッチＳW3-3に接続される。バッファＢuf3-3～Ｂuf3-5の出力端は、順に容量素子Ｃm3-3～Ｃm3-5の一端に接続され、容量素子Ｃm3-2～Ｃm3-5の他端は、順にスイッチＳWm3-3～ＳWm3-5を介し、スイッチＳW3-1の一端およびスイッチＳW3-3に接続される。
スイッチＳW3-2の他端およびＳW3-3の他端はノードＴestに接続される。
【0018】
容量素子Ｃpの一端は、例えば接地電位Ｖshである。容量素子Ｃpの他端は、スイッチＳWpを介して、ノードＴestに接続される。なお、図では、容量素子ＣpおよびスイッチＳWpが１組であるが、例えば複数組が接地電位ＶshとノードＴestとの間に並列に設けられて、見掛け上の容量素子Ｃpの容量値が検定対象の容量値に合わせて可変にされる。
【0019】
比較回路Ｃmpは、正入力端（＋）に印加された電圧が負入力端（－）に印加された電圧Ｖref以上であれば、信号ＣoutをＨレベルで出力し、正入力端（＋）の電圧が電圧Ｖref未満であれば、信号ＣoutをＬレベルで出力する。
制御回路１１０は、現時点において検査の対象になっている容量素子の容量値が予め定められた範囲内に収まっているか否かを信号Ｃoutに基づいて判定する。
制御回路１１０は、現時点において検査の対象になっている容量素子の容量値が予め定められた範囲内に収まっているか否かを信号Ｃoutに基づいて判定する。
【0020】
なお、スイッチＡt1、ＳW1-1およびＳW1-2がいずれもオフ状態であるときに、出力端Ｏut1の寄生容量がＣpr1である。スイッチＡt2、ＳW2-1およびＳW2-2がいずれもオフ状態であるときに、出力端Ｏut2の寄生容量がＣpr2である。同様に、スイッチＡt3、ＳW3-1およびＳW3-2がいずれもオフ状態であるときに、出力端Ｏut3の寄生容量がＣpr3である。
【0021】
次に、第１実施形態に係る検定回路１０の動作について、すべてのバッファがＬレベル（Ｖsh）で固定である場合を例に挙げて説明する。はじめに、検定の対象を第１組の容量素子Ｃm1-1とする。
なお、以下の説明において、各スイッチは原則オフ状態であり、制御回路１１０からの指示があった場合にオン状態になる。
なお、以下の説明において、各スイッチは原則オフ状態であり、制御回路１１０からの指示があった場合にオン状態になる。
【0022】
まず、制御回路１１０は、ノードＴestおよび容量素子Ｃm1-1を初期化する。詳細には、制御回路１１０は、スイッチＡt1、ＳW1-2およびスイッチＳWpをオン状態にして、増幅回路Ａmp1に初期電圧Ｖ1を出力させる。これにより、ノードＴestは、初期電圧Ｖ1になるとともに、容量素子Ｃm1-1およびＣpに当該初期電圧（Ｖ1－Ｖsh）が書き込まれる。
【0023】
次に、制御回路１１０は、検定の対象である容量素子Ｃm1-1に検定用の電圧を書き込む。詳細には、第１に、制御回路１１０は、スイッチＳW1-2をオフ状態にし、増幅回路Ａmp1に電圧Ｖ2を出力させる。これにより、容量素子Ｃm1-1に電圧（Ｖ2－Ｖsh）が書き込まれる。第２に、制御回路１１０は、スイッチＡt1をオフ状態にする。
【0024】
続いて、制御回路１１０は、容量素子Ｃm1-1に書き込まれた検定用の電圧を再分配させる。詳細には、第１に、制御回路１１０は、スイッチＳW1-2をオン状態にする。スイッチＳW1-2がオン状態になることによって、合成容量と、検定の対象である容量素子Ｃm1-1とにおいて電荷が再分配されるので、ノードＴestは、次の式（１）で示される電圧Ｖsになる。
なお、ここでいう合成容量とは、容量素子Ｃpの容量値と、出力端Ｏut1からスイッチＳW1-2までの寄生容量Ｃpr1と、の和である。ここで、容量素子Ｃpの容量値には、スイッチＳW1-2からノードＴestまでの寄生容量が含まれる。
なお、ここでいう合成容量とは、容量素子Ｃpの容量値と、出力端Ｏut1からスイッチＳW1-2までの寄生容量Ｃpr1と、の和である。ここで、容量素子Ｃpの容量値には、スイッチＳW1-2からノードＴestまでの寄生容量が含まれる。
【0025】
【数1】
【0026】
ここで、制御回路１１０は、Ｖ1＜Ｖ2であれば、比較回路Ｃmpの負入力端（－）に印加する電圧Ｖrefを、
Ｖ1＜Ｖref＜Ｖs
に設定する。好ましくは、制御回路１１０は、電圧Ｖrefを例えば次の式（２）になるように設定する。
Ｖ1＜Ｖref＜Ｖs
に設定する。好ましくは、制御回路１１０は、電圧Ｖrefを例えば次の式（２）になるように設定する。
【数2】
【0027】
仮に、容量素子Ｃm1-1が正常であれば、信号ＣoutはＨレベルになり、異常であれば、信号ＣoutはＬレベルになる。このため、制御回路１１０は、電荷の再分配後において、信号Ｃoutの論理レベルによって、容量素子Ｃm1-1が正常であるか異常であるかを検定することができる。
【0028】
次に、検定の対象を第１組の容量素子Ｃm1-2である場合の動作について説明する。
まず、制御回路１１０は、ノードＴestおよび容量素子Ｃm1-2を初期化する。詳細には、制御回路１１０は、すべてのスイッチをオフ状態にする。この後、制御回路１１０は、スイッチＡt1、ＳW1-1、ＳW1-3、ＳWm1-2およびスイッチＳWpをオン状態にして、増幅回路Ａmp1に初期電圧Ｖ1を出力させる。これにより、ノードＴestは、初期電圧Ｖ1になるとともに、容量素子Ｃm1-2およびＣpに当該初期電圧（Ｖ1－Ｖsh）が書き込まれる。
まず、制御回路１１０は、ノードＴestおよび容量素子Ｃm1-2を初期化する。詳細には、制御回路１１０は、すべてのスイッチをオフ状態にする。この後、制御回路１１０は、スイッチＡt1、ＳW1-1、ＳW1-3、ＳWm1-2およびスイッチＳWpをオン状態にして、増幅回路Ａmp1に初期電圧Ｖ1を出力させる。これにより、ノードＴestは、初期電圧Ｖ1になるとともに、容量素子Ｃm1-2およびＣpに当該初期電圧（Ｖ1－Ｖsh）が書き込まれる。
【0029】
次に、制御回路１１０は、検定の対象である容量素子Ｃm1-2に検定用の電圧を書き込む。詳細には、第１に、制御回路１１０は、スイッチＳW1-3をオフ状態にし、増幅回路Ａmp1に電圧Ｖ2を出力させる。これにより、容量素子Ｃm1-2に電圧（Ｖ2－Ｖsh）が書き込まれる。この後、第２に、制御回路１１０は、スイッチＡt1をおよびＳW1-1をオフ状態にする。
【0030】
続いて、制御回路１１０は、容量素子Ｃm1-2に書き込まれた検定用の電圧を再分配させる。詳細には、第１に、制御回路１１０は、スイッチＳW1-3をオン状態にする。スイッチＳW1-3がオン状態になることによって、合成容量と、検定の対象である容量素子Ｃm1-2とにおいて電荷が再分配されるので、ノードＴestは、次の式（３）で示される電圧Ｖsになる。
なお、ここでいう合成容量には、容量素子Ｃpの容量値に加えて、容量素子Ｃm1-2の他端からノードＴestまでの寄生容量が含まれる。
なお、ここでいう合成容量には、容量素子Ｃpの容量値に加えて、容量素子Ｃm1-2の他端からノードＴestまでの寄生容量が含まれる。
【0031】
【数3】
【0032】
ここで、制御回路１１０は、比較回路Ｃmpの負入力端（－）に印加する電圧Ｖrefを、
Ｖ1＜Ｖref＜Ｖs
に設定する。好ましくは、制御回路１１０は、電圧Ｖrefを上記式（２）になるように設定する。
Ｖ1＜Ｖref＜Ｖs
に設定する。好ましくは、制御回路１１０は、電圧Ｖrefを上記式（２）になるように設定する。
【0033】
仮に、容量素子Ｃm1-2が正常であれば、信号ＣoutはＨレベルになり、異常であれば、信号ＣoutはＬレベルになる。このため、制御回路１１０は、電荷の再分配後において、信号Ｃoutの論理レベルによって、容量素子Ｃm1-2が正常であるか異常であるかを検定することができる。
【0034】
なお、検定の対象を第１組の容量素子Ｃm1-3、Ｃm1-4、Ｃm1-5である場合の動作については、容量素子Ｃm1-2を検定する動作と同様である。詳細には、ｉを容量素子の序数を示す３、４、５のいずれかの整数として、容量素子Ｃm1-iを検定する場合、容量素子Ｃm1-2を検定する動作において、ハイフン「-」の後の「2」を「i」に、読み替えればよい。
【0035】
容量素子Ｃm1-1の検定に用いる式（１）では、出力端Ｏut1の寄生容量Ｃpr1が現れるが、容量素子Ｃm1-1の容量値が大きいので、寄生容量Ｃpr1の影響を受けにくい。また、容量素子Ｃpの容量値を、容量素子Ｃm1-1の容量値とほぼ同じ値にすることによって、再分配時における電荷の移動量を多くすることができる。このため、容量素子Ｃm1-1の検定における電圧の変動分が大きくなるので、検定の精度が向上する。
一方、容量素子Ｃm1-2～Ｃm1-5の検定において、電荷の再分配では、スイッチＳW1-1がオフ状態である。このため、容量素子Ｃm1-2～Ｃm1-5の検定に用いる式（３）では、出力端Ｏut1の寄生容量Ｃpr1が現れない。容量素子Ｃm1-2～Ｃm1-5は、容量素子Ｃm1-1と比べると小さいが、寄生容量Ｃpr1の影響を受けない。
また、容量素子Ｃpの容量値を、容量素子Ｃm1-2～Ｃm1-5のうち、検定の対象となる容量値とほぼ同じ値にすることによって、再分配時における電荷の移動量を多くすることができる。このため、容量素子Ｃm1-2～Ｃm1-5の検定の精度が向上する。
したがって、本実施形態では、複数の容量値が異なる容量素子を検定する場合において、容量値が大きい容量素子と容量値が小さい容量素子との双方について、精度良く検定することができる。
一方、容量素子Ｃm1-2～Ｃm1-5の検定において、電荷の再分配では、スイッチＳW1-1がオフ状態である。このため、容量素子Ｃm1-2～Ｃm1-5の検定に用いる式（３）では、出力端Ｏut1の寄生容量Ｃpr1が現れない。容量素子Ｃm1-2～Ｃm1-5は、容量素子Ｃm1-1と比べると小さいが、寄生容量Ｃpr1の影響を受けない。
また、容量素子Ｃpの容量値を、容量素子Ｃm1-2～Ｃm1-5のうち、検定の対象となる容量値とほぼ同じ値にすることによって、再分配時における電荷の移動量を多くすることができる。このため、容量素子Ｃm1-2～Ｃm1-5の検定の精度が向上する。
したがって、本実施形態では、複数の容量値が異なる容量素子を検定する場合において、容量値が大きい容量素子と容量値が小さい容量素子との双方について、精度良く検定することができる。
【0036】
なお、この説明では、第１組を構成する容量素子Ｃm1-1～Ｃm1-5の検定について説明したが、第１組以外の第２組の容量素子Ｃm2-1～Ｃm2-5、第３組の容量素子Ｃm3-1～Ｃm3-5を検定する動作については、第１組の容量素子Ｃm1-1～Ｃm1-5を検定する動作と同様である。詳細には、ｊを、組を示す２または３のいずれかの整数として、第ｊ組の容量素子Ｃmj-1～Ｃmj-5を検定する場合、第１組の容量素子Ｃm1-1～Ｃm1-5の動作において、ハイフン「-」の前の「1」を「j」に、読み替えればよい。
【0037】
この説明では、すべてのバッファがＬレベルで固定にして説明したが、検定の対象の容量素子の一端における電圧を、当該容量素子の一端に接続されたバッファによって変化させてもよい。この場合の例について、まず、検定の対象を容量素子Ｃm1-1として説明する。
【0038】
まず、制御回路１１０は、ノードＴestおよび容量素子Ｃm1-1を初期化する。詳細には、制御回路１１０は、すべてのスイッチをオフ状態にし、すべてのバッファにＬレベル（Ｖsh）を出力させる。この後、制御回路１１０は、スイッチＡt1、ＳW1-2およびスイッチＳWpをオン状態にして、増幅回路Ａmp1に初期電圧Ｖ1を出力させる。これにより、ノードＴestは、初期電圧Ｖ1になるとともに、容量素子Ｃm1-1およびＣpに当該初期電圧（Ｖ1－Ｖsh）が書き込まれる。
【0039】
次に、制御回路１１０は、スイッチＡt1をオフ状態にして、バッファＢuf1-1の出力をＬレベルからＨレベル（Ｖdh）に変化させる。容量素子Ｃm1-1の一端がＬレベルからＨレベルに変化する一方で、スイッチＳW1-2およびスイッチＳWpはオン状態を維持しているので、容量素子Ｃm1-1から電荷が流出して、合成容量と検定の対象である容量素子Ｃm1-1とにおいて電荷が再分配される。なお、ここでいう合成容量とは、容量素子Ｃpの容量値と、出力端Ｏut1からスイッチＳW1-2までの寄生容量Ｃpr1と、の和であり、容量素子Ｃpの容量値には、スイッチＳW1-2からノードＴestまでの寄生容量が含まれる。
この後、制御回路１１０は、電圧Ｖrefを次の式（４）に設定する。
この後、制御回路１１０は、電圧Ｖrefを次の式（４）に設定する。
【0040】
【数4】
【0041】
制御回路１１０は、電荷の再分配後において、信号Ｃoutの論理レベルによって、容量素子Ｃm1-1が正常であるか不良であるかを検定することができる。
式（４）において、電圧変化を示す項（Ｖdh－Ｖsh）は、容量素子Ｃm1-1の容量値だけの影響を受け、寄生容量Ｃpr1の影響を受けない。このため、ノードＴestの電圧Ｖsは、容量素子Ｃm1-1における容量値を精度良く反映した値になる。
式（４）において、電圧変化を示す項（Ｖdh－Ｖsh）は、容量素子Ｃm1-1の容量値だけの影響を受け、寄生容量Ｃpr1の影響を受けない。このため、ノードＴestの電圧Ｖsは、容量素子Ｃm1-1における容量値を精度良く反映した値になる。
【0042】
次に、検定の対象を容量素子Ｃm1-2の場合について説明する。
まず、制御回路１１０は、ノードＴestおよび容量素子Ｃm1-2を初期化する。詳細には、制御回路１１０は、すべてのスイッチをオフ状態にし、すべてのバッファにＬレベル（Ｖsh）を出力させる。この後、制御回路１１０は、スイッチＡt1、ＳW1-1、ＳW1-3、ＳWm1-2およびスイッチＳWpをオン状態にして、増幅回路Ａmp1に初期電圧Ｖ1を出力させる。これにより、ノードＴestは、初期電圧Ｖ1になるとともに、容量素子Ｃm1-2およびＣpに当該初期電圧（Ｖ1－Ｖsh）が書き込まれる。
まず、制御回路１１０は、ノードＴestおよび容量素子Ｃm1-2を初期化する。詳細には、制御回路１１０は、すべてのスイッチをオフ状態にし、すべてのバッファにＬレベル（Ｖsh）を出力させる。この後、制御回路１１０は、スイッチＡt1、ＳW1-1、ＳW1-3、ＳWm1-2およびスイッチＳWpをオン状態にして、増幅回路Ａmp1に初期電圧Ｖ1を出力させる。これにより、ノードＴestは、初期電圧Ｖ1になるとともに、容量素子Ｃm1-2およびＣpに当該初期電圧（Ｖ1－Ｖsh）が書き込まれる。
【0043】
次に、制御回路１１０は、スイッチＳW1-1をオフ状態にし、バッファＢuf1-1の出力をＬレベルからＨレベル（Ｖdh）に変化させる。容量素子Ｃm1-2の一端がＬレベルからＨレベルに変化する一方で、スイッチＳW1m-2、ＳW1-3およびスイッチＳWpはオン状態を維持しているので、容量素子Ｃm1-2から電荷が流出して、合成容量と検定の対象である容量素子Ｃm1-2とにおいて電荷が再分配される。なお、ここでいう合成容量には、容量素子Ｃpの容量値に加えて、容量素子Ｃm1-2の他端からノードＴestまでの寄生容量が含まれるが、スイッチＳW1-1はオフ状態であるので、寄生容量Ｃpr1は含まれない。
電荷の再分配により、ノードＴestは、次の式（５）で示される電圧Ｖsになる。
電荷の再分配により、ノードＴestは、次の式（５）で示される電圧Ｖsになる。
【0044】
【数5】
【0045】
電圧Ｖrefは、上記電圧Ｖsの９０％とした場合、制御回路１１０は、電圧Ｖrefを次の式（６）で示されるように設定する。
【数6】
【0046】
制御回路１１０は、電荷の再分配後において、信号Ｃoutの論理レベルによって、容量素子Ｃm1-2が正常であるか異常であるかを検定することができる。
なお、検定の対象を第１組の容量素子Ｃm1-3、Ｃm1-4、Ｃm1-5である場合の動作については、容量素子Ｃm1-2を検定する動作と同様である。
容量素子Ｃm1-2～Ｃm1-5の検定において、電荷の再分配では、スイッチＳW1-1はオフ状態である。このため、容量素子Ｃm1-2～Ｃm1-5の検定に用いる式（５）および式（６）では、寄生容量Ｃpr1が現れない。このため、容量素子Ｃm1-2～Ｃm1-5の検定においてノードＴestの電圧Ｖsは、容量素子Ｃm1-2～Ｃm1-5における容量値を精度良く反映した値になる。
なお、検定の対象を第１組の容量素子Ｃm1-3、Ｃm1-4、Ｃm1-5である場合の動作については、容量素子Ｃm1-2を検定する動作と同様である。
容量素子Ｃm1-2～Ｃm1-5の検定において、電荷の再分配では、スイッチＳW1-1はオフ状態である。このため、容量素子Ｃm1-2～Ｃm1-5の検定に用いる式（５）および式（６）では、寄生容量Ｃpr1が現れない。このため、容量素子Ｃm1-2～Ｃm1-5の検定においてノードＴestの電圧Ｖsは、容量素子Ｃm1-2～Ｃm1-5における容量値を精度良く反映した値になる。
【0047】
図１に示される第１実施形態は、第１組におけるスイッチＳW1-2の一端には容量素子Ｃm1-1の他端が接続された構成である。同様に、第２組におけるスイッチＳW2-2の一端には容量素子Ｃm2-1の他端が接続され、第３組におけるスイッチＳW3-2の一端には容量素子Ｃm3-1の他端が接続される。第１実施形態では、このような構成に限られず、図２に示されるように、スイッチＳW1-2の一端には容量素子Ｃm1-2の他端が接続された構成としてもよい。同様に、スイッチＳW2-2の一端には容量素子Ｃm2-2の他端が接続され、スイッチＳW3-2の一端には容量素子Ｃm3-2の他端が接続される。
図２に示される構成において、容量素子Ｃm1-2（Ｃm2-2、Ｃm3-2）の検定は、図１に示される構成における容量素子Ｃm1-1（Ｃm2-1、Ｃm3-1）の検定と同様な動作になる。また、図２に示される構成において、容量素子Ｃm1-3以降（Ｃm2-3、Ｃm3-3以降）の検定は、図１に示される構成における容量素子Ｃm1-2以降（Ｃm2-2、Ｃm3-2以降）の検定と同様な動作になる。
図２に示される構成において、容量素子Ｃm1-2（Ｃm2-2、Ｃm3-2）の検定は、図１に示される構成における容量素子Ｃm1-1（Ｃm2-1、Ｃm3-1）の検定と同様な動作になる。また、図２に示される構成において、容量素子Ｃm1-3以降（Ｃm2-3、Ｃm3-3以降）の検定は、図１に示される構成における容量素子Ｃm1-2以降（Ｃm2-2、Ｃm3-2以降）の検定と同様な動作になる。
【0048】
次に、第２実施形態について説明する。図３は、第２実施形態に係る回路装置のうち、検定回路１０を含む周辺回路を示す図である。
図３に示される構成が、図１に示される構成と相違する点は、次の３点である。すなわち、第１に、容量素子Ｃm1-1の他端（スイッチＳW1-2の一端）と出力端Ｏut1との間にスイッチＳW1-0が介挿されている点、第２に、容量素子Ｃm2-1の他端（スイッチＳW2-2の一端）と出力端Ｏut2との間にスイッチＳW2-0が介挿されている点、および、第３に、容量素子Ｃm3-1の他端（スイッチＳW3-2の一端）と出力端Ｏut3との間にスイッチＳW3-0が介挿されている点、である。
図３に示される構成が、図１に示される構成と相違する点は、次の３点である。すなわち、第１に、容量素子Ｃm1-1の他端（スイッチＳW1-2の一端）と出力端Ｏut1との間にスイッチＳW1-0が介挿されている点、第２に、容量素子Ｃm2-1の他端（スイッチＳW2-2の一端）と出力端Ｏut2との間にスイッチＳW2-0が介挿されている点、および、第３に、容量素子Ｃm3-1の他端（スイッチＳW3-2の一端）と出力端Ｏut3との間にスイッチＳW3-0が介挿されている点、である。
【0049】
次に、第２実施形態に係る検定回路１０の動作について、すべてのバッファがＬレベル（Ｖsh）で固定であって、検定の対象が容量素子Ｃm1-1である場合を例に挙げて、説明する。
【0050】
まず、制御回路１１０は、ノードＴestおよび容量素子Ｃm1-1を初期化する。詳細には、制御回路１１０は、すべてのスイッチをオフ状態にする。この後、制御回路１１０は、スイッチＡt1、ＳW1-0、ＳW1-2およびスイッチＳWpをオン状態にして、増幅回路Ａmp1に初期電圧Ｖ1を出力させる。これにより、ノードＴestは、初期電圧Ｖ1になるとともに、容量素子Ｃm1-1およびＣpに当該初期電圧（Ｖ1－Ｖsh）が書き込まれる。
【0051】
次に、制御回路１１０は、検定の対象である容量素子Ｃm1-1に検定用の電圧を書き込む。詳細には、第１に、制御回路１１０は、スイッチＳW1-2をオフ状態にし、増幅回路Ａmp1に電圧Ｖ2を出力させる。これにより、容量素子Ｃm1-1に電圧（Ｖ2－Ｖsh）が書き込まれる。第２に、制御回路１１０は、スイッチＳW1-0をオフ状態にする。
【0052】
続いて、制御回路１１０は、容量素子Ｃm1-1に書き込まれた検定用の電圧を再分配させる。詳細には、制御回路１１０は、スイッチＳW1-2をオン状態にする。スイッチＳW1-2がオン状態になることによって、合成容量と、検定の対象である容量素子Ｃm1-1とにおいて電荷が再分配されるので、ノードＴestは、次の式（７）で示される電圧Ｖsになる。
なお、ここでいう合成容量には、容量素子Ｃpの容量値に加えて、容量素子Ｃm1-1の他端からノードＴestまでの寄生容量が含まれる。
なお、ここでいう合成容量には、容量素子Ｃpの容量値に加えて、容量素子Ｃm1-1の他端からノードＴestまでの寄生容量が含まれる。
【0053】
【数7】
【0054】
ここで、制御回路１１０は、比較回路Ｃmpの負入力端（－）に印加する電圧Ｖrefを、
Ｖ1＜Ｖref＜Ｖs
に設定する。好ましくは、制御回路１１０は、電圧Ｖrefを上記式（２）になるように設定する。
Ｖ1＜Ｖref＜Ｖs
に設定する。好ましくは、制御回路１１０は、電圧Ｖrefを上記式（２）になるように設定する。
【0055】
仮に、容量素子Ｃm1-1が正常であれば、信号ＣoutはＨレベルになり、異常であれば、信号ＣoutはＬレベルになる。このため、制御回路１１０は、電荷の再分配後において、信号Ｃoutの論理レベルによって、容量素子Ｃm1-1が正常であるか異常であるかを検定することができる。
この例では、容量素子Ｃm1-1の検定において電荷の再分配する際に、スイッチＳW1-0がオフ状態であるので、出力端Ｏut1の寄生容量Ｃpr1の影響を受けない。具体的には、式（１）とは異なり、式（７）では、寄生容量Ｃpr1の影響を受けない。このため、ノードＴestの電圧Ｖsは、容量素子Ｃm1-1における容量値を精度良く反映した値になる。
この例では、容量素子Ｃm1-1の検定において電荷の再分配する際に、スイッチＳW1-0がオフ状態であるので、出力端Ｏut1の寄生容量Ｃpr1の影響を受けない。具体的には、式（１）とは異なり、式（７）では、寄生容量Ｃpr1の影響を受けない。このため、ノードＴestの電圧Ｖsは、容量素子Ｃm1-1における容量値を精度良く反映した値になる。
【0056】
なお、容量素子Ｃm1-2～Ｃm1-5の検定については、第１実施形態と同様である。
また、第２組の容量素子Ｃm2-1～Ｃm2-5、および、第３組の容量素子Ｃm3-1～Ｃm3-5
の検定については、第１組のＣm1-1～Ｃm1-5の検定と同様である。
また、第２組の容量素子Ｃm2-1～Ｃm2-5、および、第３組の容量素子Ｃm3-1～Ｃm3-5
の検定については、第１組のＣm1-1～Ｃm1-5の検定と同様である。
【0057】
第２実施形態においても、検定の対象の容量素子の一端における電圧を、当該容量素子一端に接続されたバッファによって変化させてもよい。この場合の例について、まず、検定の対象を容量素子Ｃm1-1として説明する。
【0058】
まず、制御回路１１０は、ノードＴestおよび容量素子Ｃm1-1を初期化する。詳細には、制御回路１１０は、すべてのスイッチをオフ状態にし、すべてのバッファにＬレベル（Ｖsh）を出力させる。この後、制御回路１１０は、スイッチＡt1、ＳW1-0、ＳW1-2およびスイッチＳWpをオン状態にして、増幅回路Ａmp1に初期電圧Ｖ1を出力させる。これにより、ノードＴestは、初期電圧Ｖ1になるとともに、容量素子Ｃm1-1およびＣpに当該初期電圧（Ｖ1－Ｖsh）が書き込まれる。
【0059】
次に、制御回路１１０は、スイッチＳW1-0をオフ状態にして、バッファＢuf1-1の出力をＬレベルからＨレベル（Ｖdh）に変化させる。容量素子Ｃm1-1の一端がＬレベルからＨレベルに変化する一方で、スイッチＳW1-2およびスイッチＳWpはオン状態を維持しているので、容量素子Ｃm1-1から電荷が流出して、合成容量と検定の対象である容量素子Ｃm1-1とにおいて電荷が再分配される。
電荷が再分配の結果、ノードＴestは、次の式（８）で示される電圧Ｖsになる。
電荷が再分配の結果、ノードＴestは、次の式（８）で示される電圧Ｖsになる。
【0060】
【数8】
【0061】
電圧Ｖrefが上記電圧Ｖsの９０％であれば、制御回路１１０は、電圧Ｖrefを次の式（９）で示されるように設定する。
【0062】
【数9】
【0063】
制御回路１１０は、電荷の再分配後において、信号Ｃoutの論理レベルによって、容量素子Ｃm1-1が正常であるか不良であるかを検定することができる。
なお、容量素子Ｃm1-2～Ｃm1-5の検定については、第１実施形態と同様である。
また、第２組の容量素子Ｃm2-1～Ｃm2-5、および、第３組の容量素子Ｃm3-1～Ｃm3-5の検定については、第１組のＣm1-1～Ｃm1-5の検定と同様である。
なお、容量素子Ｃm1-2～Ｃm1-5の検定については、第１実施形態と同様である。
また、第２組の容量素子Ｃm2-1～Ｃm2-5、および、第３組の容量素子Ｃm3-1～Ｃm3-5の検定については、第１組のＣm1-1～Ｃm1-5の検定と同様である。
【0064】
図３に示される第２実施形態は、スイッチＳW1-2、ＳW2-2、ＳW3-2の一端に、順に、容量素子Ｃm1-1、Ｃm2-1、Ｃm3-1の他端が接続された構成である。第１実施形態における図２と同様な図４に示されるように、スイッチＳW2-2の一端には容量素子Ｃm2-1の他端が接続され、第３組におけるスイッチＳW3-2の一端には容量素子Ｃm3-1の他端が接続された構成としてもよい。
図４に示される構成において、容量素子Ｃm1-2（Ｃm2-2、Ｃm3-2）の検定は、図３に示される構成における容量素子Ｃm1-1（Ｃm2-1、Ｃm3-1）の検定と同様な動作になる。また、図４に示される構成において、容量素子Ｃm1-3以降（Ｃm2-3、Ｃm3-3以降）の検定は、図３に示される構成における容量素子Ｃm1-2以降（Ｃm2-2、Ｃm3-2以降）の検定と同様な動作になる。
図４に示される構成において、容量素子Ｃm1-2（Ｃm2-2、Ｃm3-2）の検定は、図３に示される構成における容量素子Ｃm1-1（Ｃm2-1、Ｃm3-1）の検定と同様な動作になる。また、図４に示される構成において、容量素子Ｃm1-3以降（Ｃm2-3、Ｃm3-3以降）の検定は、図３に示される構成における容量素子Ｃm1-2以降（Ｃm2-2、Ｃm3-2以降）の検定と同様な動作になる。
【0065】
次に、第３実施形態について説明する。図５は、第３実施形態に係る回路装置のうち、検定回路１０を含む周辺回路を示す図である。
図５に示される構成が、図１に示される構成と相違する点は、スイッチＳW1-2、ＳW2-2、ＳW3-2の他端が接続されたノードと、スイッチＳW1-3、ＳW2-3、ＳW3-3の他端が接続されたノードとが独立している点であり、比較回路Ｃmp_A、Ｃmp_Bの２系統が設けられる。
図５に示される構成が、図１に示される構成と相違する点は、スイッチＳW1-2、ＳW2-2、ＳW3-2の他端が接続されたノードと、スイッチＳW1-3、ＳW2-3、ＳW3-3の他端が接続されたノードとが独立している点であり、比較回路Ｃmp_A、Ｃmp_Bの２系統が設けられる。
【0066】
詳細には、スイッチＳW1-2、ＳW2-2、ＳW3-2の他端は、比較回路Ｃmp_Aの正入力端（＋）に接続される。比較回路Ｃmp_Aの負入力端（－）には、制御回路１１０によって指定された電圧Ｖref_Aが印加される。また、比較回路Ｃmp_Aの正入力端（＋）を便宜的にノードＴest_Aと呼称する。
比較回路Ｃmp_Aは、ノードＴest_Aの電圧が電圧Ｖref_A以上であれば、信号Ｃout_AをＨレベルで出力し、ノードＴest_Aの電圧が電圧Ｖref_A未満であれば、信号Ｃout_AをＬレベルで出力する。
容量素子Ｃp_AとスイッチＳWp_Aとの直列接続が、接地電位ＶshとノードＴest_Aとの間に介挿される。なお、図では、容量素子Ｃp_AおよびスイッチＳWp_Aが１組であるが、例えば、複数組が接地電位ＶshとノードＴest_Aとの間に並列に設けられて、見掛け上の容量素子Ｃp_Aの容量値が検定対象の容量値に合わせて可変にされる。
比較回路Ｃmp_Aは、ノードＴest_Aの電圧が電圧Ｖref_A以上であれば、信号Ｃout_AをＨレベルで出力し、ノードＴest_Aの電圧が電圧Ｖref_A未満であれば、信号Ｃout_AをＬレベルで出力する。
容量素子Ｃp_AとスイッチＳWp_Aとの直列接続が、接地電位ＶshとノードＴest_Aとの間に介挿される。なお、図では、容量素子Ｃp_AおよびスイッチＳWp_Aが１組であるが、例えば、複数組が接地電位ＶshとノードＴest_Aとの間に並列に設けられて、見掛け上の容量素子Ｃp_Aの容量値が検定対象の容量値に合わせて可変にされる。
【0067】
スイッチＳW1-3、ＳW2-3、ＳW3-3の他端は、比較回路Ｃmp_Bの正入力端（＋）に接続される。比較回路Ｃmp_Bの負入力端（－）には、制御回路１１０によって指定された電圧Ｖref_Bが印加される。また、比較回路Ｃmp_Bの正入力端（＋）を便宜的にノードＴest_Bと呼称する。
比較回路Ｃmp_Bは、ノードＴest_Bの電圧が電圧Ｖref_B以上であれば、信号Ｃout_BをＨレベルで出力し、ノードＴest_Bの電圧が電圧Ｖref_B未満であれば、信号Ｃout_BをＬレベルで出力する。
容量素子Ｃp_BとスイッチＳWp_Bとの直列接続が、接地電位ＶshとノードＴest_Aとの間に介挿される。なお、図では、容量素子Ｃp_BおよびスイッチＳWp_Bが１組であるが、例えば、複数組が接地電位ＶshとノードＴest_Bとの間に並列に設けられて、見掛け上の容量素子Ｃp_Bの容量値が検定対象の容量値に合わせて可変にされる。
比較回路Ｃmp_Bは、ノードＴest_Bの電圧が電圧Ｖref_B以上であれば、信号Ｃout_BをＨレベルで出力し、ノードＴest_Bの電圧が電圧Ｖref_B未満であれば、信号Ｃout_BをＬレベルで出力する。
容量素子Ｃp_BとスイッチＳWp_Bとの直列接続が、接地電位ＶshとノードＴest_Aとの間に介挿される。なお、図では、容量素子Ｃp_BおよびスイッチＳWp_Bが１組であるが、例えば、複数組が接地電位ＶshとノードＴest_Bとの間に並列に設けられて、見掛け上の容量素子Ｃp_Bの容量値が検定対象の容量値に合わせて可変にされる。
【0068】
次に、第３実施形態に係る検定回路１０の動作について、すべてのバッファがＬレベル（Ｖsh）で固定であって、検定の対象が容量素子Ｃm1-1および容量素子Ｃm1-2の２つである場合を例に挙げて、説明する。
【0069】
まず、制御回路１１０は、ノードＴest_A、Ｔest_B、容量素子Ｃm1-1およびＣm1-2を初期化する。詳細には、制御回路１１０は、すべてのスイッチをオフ状態にする。この後、制御回路１１０は、スイッチＡt_1、ＳW1-1、ＳW1-2、ＳW1-3、ＳWm1-2、ＳWp_AおよびＳWp_Bをオン状態にして、増幅回路Ａmp1に初期電圧Ｖ1を出力させる。これにより、ノードＴest_AおよびＴest_Bは、初期電圧Ｖ1になるとともに、容量素子Ｃm1-1、Ｃm1-2およびＣpに当該初期電圧（Ｖ1－Ｖsh）が書き込まれる。
【0070】
次に、制御回路１１０は、検定の対象である容量素子Ｃm1-1およびＣm1-2に検定用の電圧を書き込む。詳細には、第１に、制御回路１１０は、スイッチＳW1-2およびＳW1-3をオフ状態にし、増幅回路Ａmp1に電圧Ｖ2を出力させる。これにより、容量素子Ｃm1-1およびＣm1-2には電圧（Ｖ2－Ｖsh）がそれぞれ書き込まれる。第２に、制御回路１１０は、スイッチＳW1-1をオフ状態にする。
【0071】
続いて、制御回路１１０は、容量素子Ｃm1-1およびＣm1-2に書き込まれた検定用の電圧を再分配させる。詳細には、制御回路１１０は、スイッチＳW1-2およびＳW1-3をオン状態にする。
スイッチＳW1-2がオン状態になることによって、合成容量と、検定の対象である容量素子Ｃm1-1とにおいて電荷が再分配されるので、ノードＴest_Aは、式（１）において電圧ＶsをＶs_Aに置き換えた電圧になる。
スイッチＳW1-2がオン状態になることによって、合成容量と、検定の対象である容量素子Ｃm1-1とにおいて電荷が再分配されるので、ノードＴest_Aは、式（１）において電圧ＶsをＶs_Aに置き換えた電圧になる。
【0072】
また、スイッチＳW1-3がオン状態になることによって、合成容量と、検定の対象である容量素子Ｃm1-2とにおいて電荷が再分配されるので、ノードＴest_Bは、式（３）において電圧ＶsをＶs_Bに置き換えた電圧になる。
【0073】
Ｖ１＜Ｖ２であれば、制御回路１１０は電圧Ｖref_Aを、
Ｖ１＜Ｖref＜Ｖs_A
に設定し、電圧Ｖref_Bを、
Ｖ１＜Ｖref＜Ｖs_B、
に設定する。なお、
電圧Ｖref_Aが上記電圧Ｖs_Aの９０％であれば、制御回路１１０は、電圧Ｖref_Aを、式（２）において電圧Ｖrefで示される電圧に設定する。電圧Ｖref_Bが上記電圧Ｖs_Bの９０％であれば、制御回路１１０は、電圧Ｖref_Bを、式（２）において電圧Ｖrefで示される電圧に設定する。
Ｖ１＜Ｖref＜Ｖs_A
に設定し、電圧Ｖref_Bを、
Ｖ１＜Ｖref＜Ｖs_B、
に設定する。なお、
電圧Ｖref_Aが上記電圧Ｖs_Aの９０％であれば、制御回路１１０は、電圧Ｖref_Aを、式（２）において電圧Ｖrefで示される電圧に設定する。電圧Ｖref_Bが上記電圧Ｖs_Bの９０％であれば、制御回路１１０は、電圧Ｖref_Bを、式（２）において電圧Ｖrefで示される電圧に設定する。
【0074】
制御回路１１０は、電荷の再分配後において、信号Ｃout_Aの論理レベルによって、容量素子Ｃm1-1が正常であるか異常であるかを検定することができる。制御回路１１０は、電荷の再分配後において、信号Ｃout_Bの論理レベルによって、容量素子Ｃm1-2が正常であるか異常であるかを検定することができる。
容量素子Ｃm1-1およびＣm1-2を同時に検定する場合、ノードＴest_Bにおける寄生容量の影響は、ノードＴest_Aにおける寄生容量の影響と比べると小さいので、容量値が小さい容量素子Ｃm1-2の検定精度を高めることができる。
容量素子Ｃm1-1およびＣm1-2を同時に検定する場合、ノードＴest_Bにおける寄生容量の影響は、ノードＴest_Aにおける寄生容量の影響と比べると小さいので、容量値が小さい容量素子Ｃm1-2の検定精度を高めることができる。
【0075】
なお、容量素子Ｃm1-3～Ｃm1-5の検定については、第１実施形態と同様である。
また、第２組の容量素子Ｃm2-1～Ｃm2-5、および、第３組の容量素子Ｃm3-1～Ｃm3-5の検定については、第１組のＣm1-1～Ｃm1-5の検定と同様である。
また、第２組の容量素子Ｃm2-1～Ｃm2-5、および、第３組の容量素子Ｃm3-1～Ｃm3-5の検定については、第１組のＣm1-1～Ｃm1-5の検定と同様である。
【0076】
なお、第３実施形態において、検定の対象である容量素子の一端における電圧をバッファにより変化させて電荷を再配分し、再配分後における信号Ｃout_A、Ｃout_Bの論理レベルによって検定の対象である容量素子が正常であるか異常であるかを検定してもよい。
第３実施形態において、比較回路Ｃmp_A、Ｃmp_Bの２系統が設けられたが、例えば、容量素子Ｃm-1の系統、容量素子Ｃm-2の系統、および、容量素子Ｃm-3～Ｃm-5の系統のように３系統以上としてもよい。
第３実施形態において、比較回路Ｃmp_A、Ｃmp_Bの２系統が設けられたが、例えば、容量素子Ｃm-1の系統、容量素子Ｃm-2の系統、および、容量素子Ｃm-3～Ｃm-5の系統のように３系統以上としてもよい。
【0077】
また、第３実施形態において、同一組の容量素子Ｃｍ1-1およびＣｍ1-2を同時に検定の対象としたが、同時に検定の対象とする容量素子については、異なる組の容量素子同士であってもよい。例えば、容量素子Ｃm1-1およびＣm2-2を同時に検定の対象としてもよい。
【0078】
第３実施形態において、図６に示されるように、出力端Ｏut1と容量素子Ｃm1-1の他端（スイッチＳW1-2）との間にスイッチＳW1-0を介挿してもよい。同様に、出力端Ｏut2と容量素子Ｃm2-1の他端（スイッチＳW2-2）との間にスイッチＳW2-0を介挿し、出力端Ｏut3と容量素子Ｃm3-1の他端（スイッチＳW3-2）との間にスイッチＳW3-0を介挿してもよい。
この構成において、例えば容量素子Ｃm1-1の検定において電荷を再配分するときに、スイッチＳW1-0をオフ状態にして、ノードＴest_Aから出力端Ｏut1を切り離して、寄生容量Ｃpr1の影響を受けないようにしてもよい。同様に、容量素子Ｃm2-1の検定において電荷を再配分するときに、スイッチＳW2-0をオフ状態にして、寄生容量Ｃpr2の影響を受けないようにしてもよいし、容量素子Ｃm3-1の検定において電荷を再配分するときに、スイッチＳW3-0をオフ状態にして、寄生容量Ｃpr3の影響を受けないようにしてもよい。
この構成において、例えば容量素子Ｃm1-1の検定において電荷を再配分するときに、スイッチＳW1-0をオフ状態にして、ノードＴest_Aから出力端Ｏut1を切り離して、寄生容量Ｃpr1の影響を受けないようにしてもよい。同様に、容量素子Ｃm2-1の検定において電荷を再配分するときに、スイッチＳW2-0をオフ状態にして、寄生容量Ｃpr2の影響を受けないようにしてもよいし、容量素子Ｃm3-1の検定において電荷を再配分するときに、スイッチＳW3-0をオフ状態にして、寄生容量Ｃpr3の影響を受けないようにしてもよい。
【0079】
図５または図６に示される第３実施形態では、ノードＴest_Aに至る配線と、ノードＴest_Bに至る配線との２つの配線が、存在する。ノードＴest_Bに至る配線の容量は、ノードＴest_Aに至る配線の容量と比較して小さい。
そこで、ノードＴest_Aに至る配線とノードＴest_Bに至る配線とが、上下左右の単方向または複数方向に配置する構成が好ましい。この構成において、ノードＴest_Aに至る配線の振幅とノードＴest_Bに至る配線の振幅とを同程度（例えば２倍以内）とし、容量の小さいノードＴest_Aに至る配線に対し、上下または左右方向でノードＴest_Bに至る配線で挟む構成とすれば、寄生容量の影響を相殺することができる。
なお、ここでいう左右方向とは、半導体基板面を平面視したときに、例えば増幅回路Ａmp1から出力端Ｏut1に向かう方向に対して平面視で垂直な方向である。また、上下方向とは、半導体基板面の断面視した場合の厚み方向である。
そこで、ノードＴest_Aに至る配線とノードＴest_Bに至る配線とが、上下左右の単方向または複数方向に配置する構成が好ましい。この構成において、ノードＴest_Aに至る配線の振幅とノードＴest_Bに至る配線の振幅とを同程度（例えば２倍以内）とし、容量の小さいノードＴest_Aに至る配線に対し、上下または左右方向でノードＴest_Bに至る配線で挟む構成とすれば、寄生容量の影響を相殺することができる。
なお、ここでいう左右方向とは、半導体基板面を平面視したときに、例えば増幅回路Ａmp1から出力端Ｏut1に向かう方向に対して平面視で垂直な方向である。また、上下方向とは、半導体基板面の断面視した場合の厚み方向である。
【0080】
図７は、ノードＴest_Aに至る配線とノードＴest_Bに至る配線との位置関係の一例を示す平面図であり、平面視でノードＴest_Aに至る配線に対して左右の両側にノードＴest_Bに至る配線が設けられた例である。
【0081】
図８、図９、図１０は、ノードＴest_Aに至る配線とノードＴest_Bに至る配線との位置関係の一例を示す断面図である。
このうち、図８は、断面視でノードＴest_Bに至る配線を挟むように上下の両側にノードＴest_Aに至る配線が、層間絶縁膜を介して設けられた例である。図９は、断面視でノードＴest_Bに至る配線に対し、上側にノードＴest_Aに至る配線が層間絶縁膜を介して設けられ、左側にもノードＴest_Aに至る配線が設けられた例である。図１０は、断面視でノードＴest_Bに至る配線に対し、上下の両側にノードＴest_Aに至る配線が層間絶縁膜を介して設けられ、さらに、左右の両側にもノードＴest_Aに至る配線が設けられた例である。
このうち、図８は、断面視でノードＴest_Bに至る配線を挟むように上下の両側にノードＴest_Aに至る配線が、層間絶縁膜を介して設けられた例である。図９は、断面視でノードＴest_Bに至る配線に対し、上側にノードＴest_Aに至る配線が層間絶縁膜を介して設けられ、左側にもノードＴest_Aに至る配線が設けられた例である。図１０は、断面視でノードＴest_Bに至る配線に対し、上下の両側にノードＴest_Aに至る配線が層間絶縁膜を介して設けられ、さらに、左右の両側にもノードＴest_Aに至る配線が設けられた例である。
【0082】
ノードＴest_Bに至る配線は、容量が小さいので、ノイズの影響を受けやすい。そこで、図１１に示される構成のように、ノードＴest_Bに至る配線に対して平面視で左右の両側に配線Ｔest_B'を配置させて、当該ノードＴest_Bに至る配線をシールドする構成としてもよい。この構成において、ノードＴest_Bに至る配線の電圧が、ボルテージフォロワＶfによってインピーダンス変換されて、配線Ｔest_B'に印加されるので、３配線の電圧変化が同じなるため、寄生容量によるノイズをキャンセルすることができる。図１１では、ノードＴest_Bに至る配線に対して平面視で左右の両側に配線Ｔest_B'が配置した例であるが、断面視で上下の両側に配線Ｔest_B'が配置してもよい。
【0083】
なお、容量素子Ｃm1-1が第１被検定容量素子の一例であり、容量素子Ｃm1-2が第２被検定容量素子の一例であり、容量素子Ｃm2-1が第３被検定容量素子の一例であり、容量素子Ｃm2-2が第４被検定容量素子の一例である。容量素子Ｃp、Ｃp_Aが第１検定用容量素子の一例であり、容量素子Ｃp_Bが第２検定用容量素子の一例である。出力端Ｏut1が第１出力端の一例であり、出力端Ｏut2が第２出力端の一例である。比較回路Ｃmp、Ｃmp_Aが第１比較回路の一例であり、比較回路Ｃmp_Bが第２比較回路の一例である。比較回路Ｃmp、Ｃmp_Aの正入力端（＋）が第１端の一例であり、比較回路Ｃmp、Ｃmp_Aの負入力端（－）が第２端の一例であり、比較回路Ｃmp_Bの正入力端（＋）が第３端の一例であり、比較回路Ｃmp_Bの負入力端（－）が第４端の一例である。
【0084】
次に、検定回路１０を含む回路装置を適用した表示装置ＤＭについて説明する。
図１２は、表示装置ＤＭの電気的な構成を示すブロック図であり、図１３は、当該表示装置ＤＭのうち、電気光学装置２０等の構成を示す斜視図であり、図１４は、電気光学装置２０における画素回路２１０の構成を示す図である。
図１２は、表示装置ＤＭの電気的な構成を示すブロック図であり、図１３は、当該表示装置ＤＭのうち、電気光学装置２０等の構成を示す斜視図であり、図１４は、電気光学装置２０における画素回路２１０の構成を示す図である。
【0085】
図１２に示されるように、表示装置ＤＭは、電気光学装置２０、ＦＰＣ基板３０およびプリント基板４０を含む。なお、ＦＰＣは、Flexible Printed Circuitsの略語である。
電気光学装置２０は、例えば、液晶プロジェクターのライトバルブとして用いられる透過型の液晶パネルである。電気光学装置２０では、表示領域２００の周縁に、Ｙドライバー２３０が設けられる。表示領域２００においては、表示すべき画像の画素に対応した画素回路２１０がマトリクス状に配列されている。詳細には、表示領域２００において、複数本の走査線２１２が図においてＸ方向に延在して設けられ、また、複数本のデータ線２１４がＹ方向に延在し、かつ、走査線２１２と互いに電気的な絶縁を保って設けられる。そして、複数本の走査線２１２と複数本のデータ線２１４との交差に対応して画素回路２１０が設けられる。
電気光学装置２０は、例えば、液晶プロジェクターのライトバルブとして用いられる透過型の液晶パネルである。電気光学装置２０では、表示領域２００の周縁に、Ｙドライバー２３０が設けられる。表示領域２００においては、表示すべき画像の画素に対応した画素回路２１０がマトリクス状に配列されている。詳細には、表示領域２００において、複数本の走査線２１２が図においてＸ方向に延在して設けられ、また、複数本のデータ線２１４がＹ方向に延在し、かつ、走査線２１２と互いに電気的な絶縁を保って設けられる。そして、複数本の走査線２１２と複数本のデータ線２１４との交差に対応して画素回路２１０が設けられる。
【0086】
走査線２１２の本数をｍとし、データ線２１４の本数をｎとした場合、画素回路２１０は、縦ｍ行×横ｎ列でマトリクス状に配列する。ｍ、ｎは、いずれも２以上の整数である。走査線２１２と画素回路２１０とにおいて、マトリクスの行を区別するために、図において上から順に１、２、３、…、（ｍ－１）、ｍ行と呼ぶ場合がある。同様にデータ線２４および画素回路２１０において、マトリクスの列を区別するために、図において左から順に１、２、３、…、（ｎ－１）、ｎ列と呼ぶ場合がある。
Ｙドライバー２３０は、ＦＰＣ基板３０を介して供給される制御信号にしたがって、走査線２１２を例えば、１、２、３、…、ｍ行目という順番で１本ずつ選択し、選択した走査線２１２への走査信号をＨレベルとする。なお、Ｙドライバー２３０は、選択した走査線２１２以外の走査線２１２への走査信号をＬレベルとする。
Ｙドライバー２３０は、ＦＰＣ基板３０を介して供給される制御信号にしたがって、走査線２１２を例えば、１、２、３、…、ｍ行目という順番で１本ずつ選択し、選択した走査線２１２への走査信号をＨレベルとする。なお、Ｙドライバー２３０は、選択した走査線２１２以外の走査線２１２への走査信号をＬレベルとする。
【0087】
説明の便宜上、画素回路２１０の構成について説明する。
図１４に示されるように、画素回路２１０は、トランジスター２１６と液晶素子２２０とを含む。トランジスター２１６は、例えば、ｎチャネル型の薄膜トランジスターである。画素回路２１０において、トランジスター２１６のゲートノードは、走査線２１２に接続される。トランジスター２１６のソースノードはデータ線２１４に接続される。トランジスター２１６のドレインノードは、平面視で略正方形にパターニングされた画素電極２１８に接続される。
図１４に示されるように、画素回路２１０は、トランジスター２１６と液晶素子２２０とを含む。トランジスター２１６は、例えば、ｎチャネル型の薄膜トランジスターである。画素回路２１０において、トランジスター２１６のゲートノードは、走査線２１２に接続される。トランジスター２１６のソースノードはデータ線２１４に接続される。トランジスター２１６のドレインノードは、平面視で略正方形にパターニングされた画素電極２１８に接続される。
【0088】
画素電極２１８に対向するようにコモン電極２０８が全画素に対して共通に設けられる。当該コモン電極２０８には電圧ＬＣcomが印加される。そして、画素電極２１８とコモン電極２０８との間には液晶２０５が挟持される。したがって、画素回路２１０毎に、画素電極２１８、コモン電極２０８および液晶２０５によって液晶素子２２０が構成される。
【0089】
後述するように、ある１本の走査線２１２への走査信号がＨレベルとなる水平走査期間において、データ線駆動回路２４０が、当該走査線２１２に位置する画素回路２１０に向けて、当該画素回路２１０で表現すべき画素の階調に応じた電圧のデータ信号を、当該画素回路２１０に対応したデータ線２１４に供給する。
【0090】
走査信号がＨレベルとなった走査線２１２では、当該走査線２１２に対応して設けられる画素回路２１０のトランジスター２１６がオンする。トランジスター２１６のオンにより、データ線２１４と画素電極２１８とが電気的に接続された状態となるので、データ線２４に供給されたデータ信号が、オンしたトランジスター２１６を介して画素電極２１８に到達する。走査線２１２がＬレベルになると、トランジスター１１６はオフになるが、画素電極１１８に到達したデータ信号の電圧は、液晶素子２２０の容量性によって保持される。
【0091】
周知のように、液晶素子２２０では、画素電極２１８およびコモン電極２０８によって生じる電界に応じて液晶２０５の配向状態が変化する。したがって、液晶素子２２０は、印加された電圧の実効値に応じた透過率（光学状態）となる。このため、電気光学装置２０では、画素回路２１０の液晶素子２２０毎に透過率が変化する。
このような液晶素子２２０への電圧保持動作が、１、２、３、…、ｍ行目という順番で実行されることによって、ｍ行ｎ列で配列する画素回路２１０の液晶素子２２０の各々にデータ信号に応じた電圧が保持される。このような電圧の保持によって液晶素子２２０の各々が目的とする透過率となり、ｍ行ｎ列で配列する画素からなる画像が生成される。
このような液晶素子２２０への電圧保持動作が、１、２、３、…、ｍ行目という順番で実行されることによって、ｍ行ｎ列で配列する画素回路２１０の液晶素子２２０の各々にデータ信号に応じた電圧が保持される。このような電圧の保持によって液晶素子２２０の各々が目的とする透過率となり、ｍ行ｎ列で配列する画素からなる画像が生成される。
【0092】
図１３に示されるように、回路装置１は、略直方体形状の半導体チップであり、ＦＰＣ基板３０に、フェイスダウンボンディングによって実装される。電気光学装置２０は、表示領域で開口する枠状のケース２２に収納される。
電気光学装置２０には、ＦＰＣ基板３０の一端が接続される。ＦＰＣ基板３０の他端がプリント基板４０に接続される。
電気光学装置２０には、ＦＰＣ基板３０の一端が接続される。ＦＰＣ基板３０の他端がプリント基板４０に接続される。
【0093】
説明を再び図１２に戻すと、プリント基板４０には制御回路４００が含まれる。当該制御回路４００は、図示省略された上位回路から階調データおよび同期信号を入力する。階調データとは、表示すべき画像における画素の階調レベルをデジタルで、例えば、８ビットで指定する。
制御回路４００は、同期信号に基づいて生成した制御信号を、ＦＰＣ基板３０を介してＹドライバー２３０に供給する。
また、制御回路４００は、階調データおよび同期信号にしたがって生成した制御信号を回路装置１に供給する。
制御回路４００は、同期信号に基づいて生成した制御信号を、ＦＰＣ基板３０を介してＹドライバー２３０に供給する。
また、制御回路４００は、階調データおよび同期信号にしたがって生成した制御信号を回路装置１に供給する。
【0094】
回路装置１は、上述した第１乃至第３実施形態のいずれかに係る検定回路１０のほか、 １行分の階調データのアナログのデータ信号を生成し、データ線２１４の各々に供給するドライバー回路を含む。このドライバーは、検定の対象となる容量素子を含む。
【0095】
図１５は、回路装置１の構成を示すブロック図である。回路装置１は、検定回路１０と、複数のドライバーＤrvと、データ入力回路１２と、データコントローラー１４と、を含む。
ドライバーＤrvは、データ線２１４に一対一に対応して設けられる。データ線２１４が複数のｎ本である場合、ドライバーＤrvも複数のｎ個となる。
データ入力回路１２は、制御回路４００からＦＰＣ基板３０を介して供給される階調データや同期信号を入力するためのインターフェースである。データコントローラー１４は、データ入力回路１２を介して供給された階調データをｎ個のドライバーＤrvに、データ入力回路１２を介して供給された同期信号にしたがって振り分ける。
ドライバーＤrvは、データ線２１４に一対一に対応して設けられる。データ線２１４が複数のｎ本である場合、ドライバーＤrvも複数のｎ個となる。
データ入力回路１２は、制御回路４００からＦＰＣ基板３０を介して供給される階調データや同期信号を入力するためのインターフェースである。データコントローラー１４は、データ入力回路１２を介して供給された階調データをｎ個のドライバーＤrvに、データ入力回路１２を介して供給された同期信号にしたがって振り分ける。
【0096】
ｎ個のドライバーＤrvは回路装置１における長辺に沿って配列する。図１２および図１３に示されるように、回路装置１の長辺が走査線２１２の延在方向であるＸ方向に沿うように、当該回路装置１がＦＰＣ基板３０に実装されるので、ｎ個のドライバーＤrvについても、走査線２１２の延在方向に沿って設けられる。
【0097】
検定回路１０は、回路装置１において、走査線２１２の延在方向に沿って設けられるｎ個のドライバーＤrvが配列する領域の隣に設けられる。検定回路１０では、ｎ個のドライバーＤrvの各々に含まれる容量素子が検定される。
【0098】
１個のドライバーＤrvは、当該ドライバーＤrvの列に対応して供給された階調データをラッチするとともに、当該階調データをアナログのデータ信号に変換する。なお、ｎ個のドライバーＤrvの各々は、変換したデータ信号を、Ｙドライバー２３０による走査線２１２の選択に合わせて、例えば、一斉に出力する。
【0099】
ドライバーＤrvにおいて検定の対象となる容量素子は、ラッチされた階調データをアナログのデータ信号に変換するＤＡ変換回路に含まれる容量素子である。具体的には、ＤＡ変換回路としては、特開２０１６－８０８０５号公報に記載のドライバーや、特開２０１６－９０８８２号公報に記載のドライバーが挙げられる。これらのドライバーを構成する各種の容量素子が、検定の対象とすることができる。
【0100】
検定回路１０は、ｎ個のドライバーＤrvを順番に１個ずつ選択し、さらに選択したドライバーＤrvに含まれる容量素子を、所定の順番で１個ずつ検定対象に選択して、選択した容量素子を検定する。
【0101】
次に、表示装置ＤＭを適用した電子機器の一例として、投射型表示装置について説明する。
【0102】
図１６は、投射型表示装置ＰＬの光学的な構成を示す図である。図に示されるように、投射型表示装置ＰＬは、電気光学装置２０Ｒ、２０Ｇおよび２０Ｂを含む。
【0103】
投射型表示装置ＰＬの内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によって、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の３原色に分離される。このうち、Ｒの光は電気光学装置２０Ｒに、Ｇの光は電気光学装置２０Ｇに、Ｂの光は電気光学装置２０Ｂに、それぞれ入射する。
なお、Ｂの光路は、Ｒの光路およびＧの光路と比較して長いので、Ｂの光路での損失を防ぐ必要がある。このため、Ｂの光路には、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１が設けられる。
なお、Ｂの光路は、Ｒの光路およびＧの光路と比較して長いので、Ｂの光路での損失を防ぐ必要がある。このため、Ｂの光路には、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１が設けられる。
【0104】
電気光学装置２０Ｒ、２０Ｇおよび２０Ｂは、上述した電気光学装置２０と共通であるが、入射光の色が異なるので、便宜的に符号で区別している。
電気光学装置２０Ｒの液晶素子は、プリント基板４０の制御回路４００からＦＰＣ基板３０を介して供給されるＲに対応するデータ信号に基づいて駆動されることによって、当該データ信号の電圧に応じた透過率となる。
このため、電気光学装置２０Ｒでは、液晶素子の透過率を個別に制御することによって、Ｒの透過像が生成される。同様に、電気光学装置２０Ｇでは、Ｇに対応するデータ信号に基づいてＧの透過像が生成され、電気光学装置２０Ｂでは、Ｂに対応するデータ信号に基づいてＢの透過像が生成される。
電気光学装置２０Ｒの液晶素子は、プリント基板４０の制御回路４００からＦＰＣ基板３０を介して供給されるＲに対応するデータ信号に基づいて駆動されることによって、当該データ信号の電圧に応じた透過率となる。
このため、電気光学装置２０Ｒでは、液晶素子の透過率を個別に制御することによって、Ｒの透過像が生成される。同様に、電気光学装置２０Ｇでは、Ｇに対応するデータ信号に基づいてＧの透過像が生成され、電気光学装置２０Ｂでは、Ｂに対応するデータ信号に基づいてＢの透過像が生成される。
【0105】
電気光学装置２０Ｒ、２０Ｇおよび２０Ｂによってそれぞれ生成された各色の透過像は、ダイクロイックプリズム２１１２に三方向から入射する。ダイクロイックプリズム２１１２において、ＲおよびＢの光は９０度に屈折する一方、Ｇの光は直進する。したがって、ダイクロイックプリズム２１１２が各色の画像を合成する。ダイクロイックプリズム２１１２による合成像は投射レンズ２１１４に入射する。投射レンズ２１１４は、合成像を、スクリーンＳcrに拡大して投射する。
【0106】
なお、電気光学装置２０Ｒ、２０Ｂによる透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、電気光学装置２０Ｇによる透過像は直進して投射される。したがって、電気光学装置２０Ｒ、２０Ｂによる各透過像は、電気光学装置２０Ｇの透過像に対して左右反転した関係となる。
【0107】
また、電気光学装置２０は、液晶パネルに限られず、ＯＬＥＤを用いた有機ＥＬパネルにも適用可能である。有機ＥＬパネルでは、当該有機ＥＬパネルを構成する半導体基板に上記回路装置１の機能を持たせる構成が好ましい。
電子機器として投射型表示装置ＰＬを例示したが、これに限られず、例えば、ヘッドマウントディスプレイの表示パネルや、ビデオカメラまたはレンズ交換式のデジタルカメラなどにおける電子式ビューファインダー、携帯情報端末、腕時計の表示部などにも適用可能である。
電子機器として投射型表示装置ＰＬを例示したが、これに限られず、例えば、ヘッドマウントディスプレイの表示パネルや、ビデオカメラまたはレンズ交換式のデジタルカメラなどにおける電子式ビューファインダー、携帯情報端末、腕時計の表示部などにも適用可能である。
【符号の説明】
【0108】
１…回路装置、１０…検定回路、２０…電気光学装置、３０…ＦＰＣ基板、４０…プリント基板、１１０…制御回路、Ｃt-1～Ｃt-n、Ｃt…被検定容量素子、Ｃs-1～Ｃs-m…検定用容量素子、Ｃmp、Ｃmp_A、Ｃmp_B…比較回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】