特開 2024-143148 面発光半導体レーザ素子の製造方法及び面発光半導体レーザ素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024143148

(43)【公開日】2024-10-11

(54)【発明の名称】面発光半導体レーザ素子の製造方法及び面発光半導体レーザ素子

(51)【国際特許分類】

   H01S 5/11 20210101AFI20241003BHJP

【ＦＩ】

H01S5/11

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2023055673

(22)【出願日】2023-03-30

(71)【出願人】

【識別番号】504132272

【氏名又は名称】国立大学法人京都大学

(71)【出願人】

【識別番号】000002303

【氏名又は名称】スタンレー電気株式会社

(74)【代理人】

【識別番号】100159628

【弁理士】

【氏名又は名称】吉田 雅比呂

(74)【代理人】

【識別番号】100147728

【弁理士】

【氏名又は名称】高野 信司

(74)【代理人】

【識別番号】110000800

【氏名又は名称】デロイトトーマツ弁理士法人

(72)【発明者】

【氏名】野田 進

(72)【発明者】

【氏名】小泉 朋朗

(72)【発明者】

【氏名】江本 渓

【テーマコード（参考）】

5F173

【Ｆターム（参考）】

5F173AC53

5F173AC70

5F173AF60

5F173AH22

5F173AP05

5F173AP33

5F173AR23

(57)【要約】      （修正有）

【課題】空孔層と活性層とを近接させ共振効果を高くすることが可能であり、高品質の活性層を有し、低閾値かつ高効率の面発光半導体レーザ素子を製造する方法及び面発光半導体レーザ素子を提供する。
【解決手段】（ａ）基板上にホール形成準備層を形成し、（ｂ）ホール形成準備層に、格子点の各々に２次元的に配置されたホールを形成して、ホール形成層を形成し、（ｃ）ホール形成層の表面を酸化させて酸化膜を形成した後、酸化膜を除去し、（ｄ）ホールを閉塞するファセット成長を行って第１の埋込層を形成し、（ｅ）第１の埋込層を平坦に埋め込む第２の埋込層の成長を行って、ホールに対応する空孔を有する空孔層を含むガイド層を形成し、（ｆ）ガイド層上に活性層を含む半導体層の結晶成長を行う。
【選択図】図３

【特許請求の範囲】

【請求項1】

面発光半導体レーザ素子の製造方法であって、
（ａ）基板上にホール形成準備層を形成し、
（ｂ）前記ホール形成準備層に、格子点の各々に２次元的に配置されたホールを形成して、ホール形成層を形成し、
（ｃ）前記ホール形成層の表面を酸化させて酸化膜を形成した後、前記酸化膜を除去し、
（ｄ）前記ホールを閉塞するファセット成長を行って第１の埋込層を形成し、
（ｅ）前記第１の埋込層を平坦に埋め込む第２の埋込層の成長を行って、前記ホールに対応する空孔を有する空孔層を含む第１のガイド層を形成し、
（ｆ）前記第１のガイド層上に活性層を含む半導体層の結晶成長を行う、製造方法。

【請求項2】

面発光半導体レーザ素子の製造方法であって、
（ａ）基板上にホール形成準備層を形成し、
（ｂ）前記ホール形成準備層に、格子点の各々に２次元的に配置されたホールを形成して、ホール形成層を形成し、
（ｃ）前記ホール形成層の表面を酸化させて酸化膜を形成した後、前記酸化膜を除去し、
（ｄ）前記ホールを閉塞するファセット成長を行って第１の埋込層を形成し、
（ｅ）前記第１の埋込層を平坦に埋め込む第２の埋込層の成長を行って、前記ホールに対応する空孔を有する空孔層を含む第１のガイド層を形成し、
（ｆ）水素雰囲気におけるアニールにより前記第１のガイド層の表面の平坦エッチングを行い、
（ｇ）前記平坦エッチングされた前記第１のガイド層上に活性層を含む半導体層の結晶成長を行う、製造方法。

【請求項3】

前記酸化膜を形成する工程は、オゾンによって前記ホール形成層の表面を酸化させる工程である請求項１又は２に記載の製造方法。

【請求項4】

前記面発光半導体レーザ素子はＧａＮ系半導体レーザ素子であり、
前記ガイド層と前記活性層を含む半導体層との界面のＳｉ濃度が２×１０^１９ｃｍ^－３以下である請求項１又は２に記載の製造方法。

【請求項5】

前記面発光半導体レーザ素子はＧａＮ系半導体レーザ素子であり、
前記基板の結晶成長面は｛０００１｝面であり、
前記ファセット成長のファセット面は｛１－１０１｝面である、
請求項１又は２に記載の製造方法。

【請求項6】

前記空孔層の前記空孔の上面から前記活性層までの距離が２００ｎｍ以下である請求項１又は２に記載の製造方法。

【請求項7】

前記平坦エッチング後における前記ホール形成層の上面上の前記第２の埋込層の厚さは４ｎｍ以上である請求項２に記載の製造方法。

【請求項8】

ｎ型半導体層と、
前記ｎ型半導体層上に形成され、格子点の各々に２次元的に配置された空孔を有する空孔層と、前記空孔層上に形成されて前記空孔を閉塞する埋込層と、を有する第１のガイド層と、
前記埋込層上に形成され、活性層を含む半導体層と、
前記活性層を含む半導体層上に形成された第２のガイド層と、を有し、
前記空孔層の前記空孔の上面から前記活性層までの距離が４～２００ｎｍである、
面発光半導体レーザ素子。

【請求項9】

前記埋込層の表面粗さＲａは、Ｒａ≦０．７ｎｍである請求項８に記載の面発光半導体レーザ素子。

【請求項10】

前記活性層は量子井戸構造を有し、
前記活性層までの前記距離は、前記空孔層に最も近い量子井戸と前記空孔の上面との間の距離である請求項８に記載の面発光半導体レーザ素子。

【請求項11】

前記活性層を含む半導体層は、前記埋込層と前記活性層との間に設けられ、前記埋込層とは結晶組成の異なる異種半導体層を含む請求項８に記載の面発光半導体レーザ素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、フォトニック結晶を有する面発光半導体レーザ素子の製造方法及び面発光半導体レーザ素子に関する。

【背景技術】

【0002】

近年、フォトニック結晶（ＰＣ：Photonic Crystal）を用いた、フォトニック結晶面発光レーザ（ＰＣＳＥＬ：Photonic-Crystal Surface-Emitting Laser）の開発が進められている。

【0003】

例えば、特許文献１には、フォトニック結晶レーザにおいて空孔層における回折効果を強め高い共振効果を得るために、ファセット選択成長を用いて側面が｛１０－１０｝からなる六角柱構造の空孔をIII族窒化物半導体層内に埋め込む方法が提案されている。これにより、フィリングファクタが大きく、また大きな光閉じ込め係数を有するフォトニック結晶を備えたフォトニック結晶レーザ素子を実現することについて記載されている。

【0004】

また、特許文献２には、フォトニック結晶レーザにおいて、マストランスポートを利用して空孔をIII族窒化物半導体層内に埋め込む方法が提案されている。これにより、フォトニック結晶層を伝搬する光波に対する結合係数が大きなフォトニック結晶レーザを得ることについて記載されている。

【0005】

また、特許文献３には、ファセット成長によってホールを埋込む第１の埋込成長及び表面平坦化を行う第２の埋込成長を行ってフォトニック結晶層（空孔層）を形成することが開示されている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特許第７１０１３７０号公報

【特許文献2】特開２０２０－３８８９２号公報

【特許文献3】ＷＯ２０１８／１５５７１０ Ａ１公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、特許文献１に記載のような手法を用いた場合、十分な空孔充填率の空孔層を形成することができるが、空孔層を埋め込むための層厚が厚くなり、空孔層と活性層との距離を近づけることができない。したがって、空孔層における共振効果を高めることができない。

【0008】

また、本願の発明者は、マストランスポートを利用して空孔を埋め込み形成する場合、空孔を形成した表面に堆積した多量のＳｉによって大きな表面荒れが発生することについて知見を得た。この表面荒れによって、埋込層上に平坦性が高く高品質の活性層を成長することが阻害され、また、空孔層と活性層とを十分に近づけることができず、空孔層と活性層との結合効率を高めることができないという問題があった。
また、高濃度のＳｉがＧａＮ膜中に導入された場合、膜中に点欠陥が導入されやすくなるため、この観点からも表面に堆積した多量のＳｉは除去することが好ましい。

【0009】

以上のことから、従来技術においては、高い出力を維持しつつ共振効果を高め、閾値電流を下げることが困難であった。

【0010】

本願発明は、空孔層と活性層とを近接させ共振効果を高くすることが可能であり、かつ、高品質の活性層を有し、低閾値かつ高効率の面発光半導体レーザ素子を製造する製造方法及び面発光半導体レーザ素子を提供することを目的としている。

【課題を解決するための手段】

【0011】

本発明の１実施態様による面発光半導体レーザ素子の製造方法は、
（ａ）基板上にホール形成準備層を形成し、
（ｂ）前記ホール形成準備層に、格子点の各々に２次元的に配置されたホールを形成して、ホール形成層を形成し、
（ｃ）前記ホール形成層の表面を酸化させて酸化膜を形成した後、前記酸化膜を除去し、
（ｄ）前記ホールを閉塞するファセット成長を行って第１の埋込層を形成し、
（ｅ）前記第１の埋込層を平坦に埋め込む第２の埋込層の成長を行って、前記ホールに対応する空孔を有する空孔層を含む第１のガイド層を形成し、
（ｆ）前記第１のガイド層上に活性層を含む半導体層の結晶成長を行う製造方法である。

【0012】

本発明の他の実施態様による面発光半導体レーザ素子の製造方法は、
面発光半導体レーザ素子の製造方法であって、
（ａ）基板上にホール形成準備層を形成し、
（ｂ）前記ホール形成準備層に、格子点の各々に２次元的に配置されたホールを形成して、ホール形成層を形成し、
（ｃ）前記ホール形成層の表面を酸化させて酸化膜を形成した後、前記酸化膜を除去し、
（ｄ）前記ホールを閉塞するファセット成長を行って第１の埋込層を形成し、
（ｅ）前記第１の埋込層を平坦に埋め込む第２の埋込層の成長を行って、前記ホールに対応する空孔を有する空孔層を含む第１のガイド層を形成し、
（ｆ）水素雰囲気におけるアニールにより前記第１のガイド層の表面の平坦エッチングを行い、
（ｇ）前記平坦エッチングされた前記第１のガイド層上に活性層を含む半導体層の結晶成長を行う製造方法である。

【0013】

本発明のさらに他の実施態様による面発光半導体レーザ素子は、
ｎ型半導体層と、
前記ｎ型半導体層上に形成され、格子点の各々に２次元的に配置された空孔を有する空孔層と、前記空孔層上に形成されて前記空孔を閉塞する埋込層と、を有する第１のガイド層と、
前記埋込層上に形成され、活性層を含む半導体層と、
前記活性層を含む半導体層上に形成された第２のガイド層と、を有し、
前記空孔層の前記空孔の上面から前記活性層までの距離が４～２００ｎｍである。

【図面の簡単な説明】

【0014】

【図1A】第１の実施形態のＰＣＳＥＬ素子の構造の一例を模式的に示す断面図である。

【図1B】図１Ａに示す空孔層中に配列された空孔を模式的に示す拡大断面図である。

【図2A】ＰＣＳＥＬ素子の上面を模式的に示す平面図である。

【図2B】ｎ側ガイド層に平行な面における断面を模式的に示す断面図である。

【図2C】ＰＣＳＥＬ素子の下面を模式的に示す平面図である。

【図3】第１の実施形態のＰＣＳＥＬ素子の製造方法を示すフローチャートである。

【図4】埋込層の形成ステップＳ０～Ｓ３におけるｎ側ガイド層の断面を模式的に示す断面図である。

【図5】レジストの主開口及び副開口、及び、エッチング後の主ホール及び副ホールを模式的に示す平面図である。

【図6】形成された空孔層の、中心軸ＣＸに垂直な断面を模式的に示す図である。

【図7】表面酸化／酸化膜除去処理（ステップＳ１）を行って製造したＰＣＳＥＬ素子（ＥＭＢ）の深さ方向のＳＩＭＳプロファイルを示している。

【図8】表面酸化／酸化膜除去工程（ステップＳ１）を行わずに製造したＰＣＳＥＬ素子（ＣＭＰ）の深さ方向のＳＩＭＳプロファイルを示している。

【図9A】第２の実施形態のＰＣＳＥＬ素子の構造の一例を模式的に示す断面図である。

【図9B】図９Ａの空孔層及び空孔層中に配列された空孔を模式的に示す拡大断面図である。

【図10】第２の実施形態のＰＣＳＥＬ素子の製造方法を示すフローチャートである。

【図11】ステップＳ３Ａにおけるｎ側ガイド層の断面を模式的に示す断面図である。

【図12】表面酸化／酸化膜除去処理を行った後、埋込層を再成長した基板の表面をＨ_２アニールによってエッチングしたときの断面を示すＳＥＭ像である。

【図13】図１２に示すサンプル（i）～（iv）の表面のＡＦＭ像を示す図である。

【図14】エッチング後の埋込層の厚さＤＥに対する２０μｍ×２０μｍの領域での表面粗さＲａをプロットしたグラフである。

【発明を実施するための形態】

【0015】

以下においては、本発明の好適な実施形態について説明するが、これらを適宜改変し、組合せてもよい。また、以下の説明及び添付図面において、実質的に同一又は等価な部分には同一の参照符を付して説明する。

【0016】

［第１の実施形態］
１．フォトニック結晶面発光レーザ素子の構造
フォトニック結晶面発光レーザ素子（ＰＣＳＥＬ素子）は、発光素子を構成する半導体発光構造層（ｎ側ガイド層、発光層、ｐ側ガイド層）と平行方向に共振器層を有し、当該共振器層に直交する方向にコヒーレントな光を放射する面発光半導体レーザ素子である。

【0017】

すなわち、ＰＣＳＥＬ素子では、空孔層（フォトニック結晶層）に平行な面内を伝搬する光波はフォトニック結晶の回折効果により回折され２次元的な共振モードを形成するとともに、当該平行面に垂直な方向にも回折される。すなわち、ＰＣＳＥＬ素子では、共振方向（空孔層に平行な面内）に対して、光取り出し方向が垂直方向である。

【0018】

図１Ａは、本発明の実施形態によるフォトニック結晶面発光レーザ素子（ＰＣＳＥＬ素子）１０の構造の一例を模式的に示す断面図である。また、図１Ｂは、図１Ａの空孔層１４Ｐ及び空孔層１４Ｐ中に配列された空孔（air hole）対１４Ｋを模式的に示す拡大断面図である。

【0019】

また、図２Ａは、ＰＣＳＥＬ素子１０の上面を模式的に示す平面図である。また、図２Ｂは、空孔層１４Ｐのｎ側ガイド層１４に平行な面における断面を模式的に示す断面図であり、図２Ｃは、ＰＣＳＥＬ素子１０の下面を模式的に示す平面図である。

【0020】

図１Ａに示すように、半導体構造層１１が透光性の素子基板１２上に形成されている。なお、半導体構造層１１の中心軸ＣＸに垂直に半導体層が積層されている。

【0021】

また、半導体構造層１１は、六方晶系の窒化物半導体からなる。本実施形態においては、半導体構造層１１は、例えば、ＧａＮ系半導体からなる。

【0022】

より詳細には、素子基板１２上に複数の半導体層からなる半導体構造層１１、すなわちｎ－クラッド層（第１導電型の第１のクラッド層）１３、ｎ側に設けられたガイド層であるｎ側ガイド層（第１のガイド層）１４、光分布調整層２３、活性層（ＡＣＴ）１５、ｐ側に設けられたガイド層であるｐ側ガイド層（第２のガイド層）１６、電子障壁層（ＥＢＬ：Electron Blocking Layer）１７、ｐ－クラッド層（第２導電型の第２のクラッド層）１８、ｐ－コンタクト層１９がこの順で形成されている。

【0023】

なお、第１導電型がｎ型、第１導電型の反対導電型である第２導電型がｐ型の場合について説明するが、第１導電型及び第２導電型がそれぞれｐ型、ｎ型であってもよい。

【0024】

素子基板１２は、六方晶のＧａＮ単結晶であり、活性層１５から放射された光の透過率が高い基板である。より詳細には、素子基板１２は、主面（結晶成長面）が、Ｇａ原子が最表面に配列した｛０００１｝面である＋ｃ面の六方晶のＧａＮ単結晶基板である。裏面（光出射面）は、Ｎ原子が最表面に配列した（０００－１）面である－ｃ面である。－ｃ面は酸化等に対して耐性があるので光出射面として適している。

【0025】

素子基板１２はこれに限定されないが、いわゆるジャスト基板、又は、例えば、主面がｍ軸方向に１°程度までオフセットした基板が好ましい。例えば、ｍ軸方向に０．３～０．７°程度までオフセットした基板は、広範な成長条件下にて鏡面成長を得ることができる。

【0026】

主面と対向する基板裏面が光出射面であり、Ｎ原子が最表面に配列した（０００－１）面である「－ｃ」面である。－ｃ面は酸化等に対して耐性があるので光取り出し面として適している。

【0027】

以下に各半導体層の組成、層厚等の構成について説明するが、例示に過ぎず、適宜改変して適用することができる。

【0028】

ｎ－クラッド層１３は、例えばＡｌ組成が４％のｎ－Ａｌ_０．０４Ｇａ_０．９６Ｎ層であり、層厚は２μｍである。アルミニウム（Ａｌ）組成比は、活性層１５側に隣接する層（すなわち、ｎ側ガイド層１４）より屈折率が小さくなる組成としている。

【0029】

ｎ側ガイド層１４は、下ガイド層１４Ａ、フォトニック結晶層（ＰＣ層）である空孔層（air-hole layer）１４Ｐ及び埋込層１４Ｂからなる。図１Ｂに示すように、フォトニック結晶層１４Ｐは層厚ｄ_ＰＣを有し、埋込層１４Ｂは層厚ＤＥを有する。例えば、空孔層１４Ｐの層厚ｄ_ＰＣは４０～１８０ｎｍである。

【0030】

なお、本明細書において、空孔層１４Ｐは、ｎ側ガイド層１４において空孔の上端から下端に至る層部分をいう（図１Ｂを参照）。したがって、空孔層１４Ｐの層厚ｄ_ＰＣは、空孔の高さに等しい。

【0031】

下ガイド層１４Ａは、例えば層厚が１００～４００ｎｍのｎ－ＧａＮである。空孔層１４Ｐは、層厚（又は空孔１４Ｋの高さ）が４０～１８０ｎｍのｎ－ＧａＮである。

【0032】

埋込層１４Ｂは、ｎ－ＧａＮ又はｎ－ＩｎＧａＮ、又はアンドープＧａＮ、アンドープＩｎＧａＮからなる。あるいは、これらの半導体層が積層された層であってもよい。埋込層１４Ｂの層厚ＤＥは、例えば４～２００ｎｍである。なお、埋込層１４Ｂは、第１の埋込層１４Ｂ１及び第２の埋込層１４Ｂ２からなる。換言すれば、埋込層１４Ｂは、第１の埋込層１４Ｂ１上に第２の埋込層１４Ｂ２が積層された積層埋込層である。

【0033】

埋込層１４Ｂの表面層である第２の埋込層１４Ｂ２上には、第２の埋込層１４Ｂ２とは結晶組成が異なり、第２の埋込層１４Ｂ２とヘテロ構造を形成するヘテロ半導体層（異種半導体層）である光分布調整層２３が設けられている。

【0034】

なお、光分布調整層２３は第２の埋込層１４Ｂ２とは同一導電型の半導体層であるか、又は少なくとも一方がｉ層（真性半導体層）であってもよい。

【0035】

光分布調整層２３は、埋込層１４Ｂと活性層１５との間に設けられ、空孔層１４Ｐ内を伝搬する光と共振器としての空孔層１４Ｐとの結合効率を調整する機能を有する。または、光分布調整層２３は、バルク構造及び量子井戸構造の活性層に関して用いられるＳＣＨ（Separate Confinement Heterostructure）層としての機能を有していてもよい。
本実施形態においては、光分布調整層２３は、アンドープのＩｎ_０．０３Ｇａ_０．９７Ｎ層であり、例えば層厚は５０ｎｍである。光分布調整層２３の組成又は屈折率、及び層厚は、結合効率の調整に応じて選ばれる。

【0036】

なお、ｎ側ガイド層１４及び光分布調整層２３を含むｎ側半導体層を第１の半導体層とも称するが、光分布調整層２３は設けられていなくともよい。

【0037】

発光層である活性層１５は、例えば２つの量子井戸層を有する多重量子井戸（ＭＱＷ）層である。ＭＱＷのバリア層及び量子井戸層は、それぞれＧａＮ（層厚６．０ｎｍ）及びＩｎＧａＮ（層厚４．０ｎｍ）である。また、活性層１５の発光中心波長は４４０ｎｍである。

【0038】

なお、活性層１５は、空孔層１４Ｐから１８０ｎｍ以内（すなわち空孔の周期ＰＫ以内）に配置されていることが好ましい。この場合、空孔層１４Ｐによる高い共振効果が得られる。

【0039】

ｐ側ガイド層１６は、アンドープＩｎ_０．０２Ｇａ_０．９８Ｎ層（層厚７０ｎｍ）であるｐ側ガイド層(1)１６ＡとアンドープＧａＮ層（層厚１８０ｎｍ）であるｐ側ガイド層(2)１６Ｂとからなる。

【0040】

ｐ側ガイド層１６は、ドーパント（Ｍｇ：マグネシウム等）による光吸収を考慮してアンドープ層としたが、良好な電気伝導性を得るためにドープしても良い。また、発振動作モードの電界分布を調整するため、ｐ側ガイド層(1)１６ＡのＩｎ組成及び層厚は適宜選択することができる。

【0041】

電子障壁層(ＥＢＬ)１７は、マグネシウム（Ｍｇ）がドープされたｐ型のＡｌ_０．２Ｇａ_０．８Ｎ層であり、例えば。層厚１５ｎｍを有する。

【0042】

ｐ－クラッド層１８は、Ｍｇドープのｐ－Ａｌ_０．０６Ｇａ_０．９４Ｎ層であり、例えば、層厚６００ｎｍを有する。ｐ－クラッド層１８のＡｌ組成は、ｐ側ガイド層１６よりも屈折率が小であるように選ばれていることが好ましい。ｐ－クラッド層１８は、第１のｐ－クラッド層として機能する。

【0043】

また、ｐ－コンタクト層１９は、Ｍｇドープのｐ－ＧａＮ層であり、例えば。層厚２０ｎｍを有する。ｐ－コンタクト層１９のキャリア密度は、その表面に設けた透光性導電体層である透光性電極２９とオーミック接合できる濃度としている。ｐ型ＧａＮの代わりに、ｐ型またはアンドープＩｎＧａＮを用いてもよい。あるいは、ＧａＮ層とＩｎＧａＮ層を積層させた層としてもよい。

【0044】

なお、ｐ側ガイド層１６、電子障壁層１７、ｐ－クラッド層１８及びｐ－コンタクト層１９からなる層を第２の半導体層とも称する。

【0045】

なお、本明細書において、「ｎ側」、「ｐ側」は、必ずしもｎ型、ｐ型を有することを意味するものではない。例えば、ｎ側ガイド層は活性層よりもｎ側に設けられたガイド層を意味し、アンドープ層（又はｉ層）であってもよい。

【0046】

また、ｎ－クラッド層１３は単一層ではなく複数の層から構成されていてもよく、その場合、全ての層がｎ層（ｎドープ層）である必要はなく、アンドープ層（ｉ層）を含んでいてもよい。ガイド層１６、ｐ－クラッド層１８についても同様である。

【0047】

また、上記した全ての半導体層を設ける必要はなく、第１導電型の第１の半導体層、第２導電型の第２の半導体層及びこれらの層に挟まれた活性層（発光層）を有する構成であればよい。

【0048】

また、本実施形態においては、第１の半導体層（ｎ型半導体層）内に空孔層１４Ｐ（フォトニック結晶層）を設けた場合について説明したが、空孔層を第２の半導体層（ｐ型半導体層）内に設けた構成してもよい。

【0049】

ｐ－コンタクト層１９上には、ｐ電極２０Ｂ（第２の電極）として、透光性電極２９（図示せず）、銀（Ａｇ）層、金（Ａｕ）層が順に積層された、透光性電極／Ａｇ／Ａｕ層が形成されている。すなわち、ｐ電極２０Ｂは光反射層として機能し、透光性電極２９とｐ電極２０ＢのＡｇ層との界面が反射面ＳＲである。なお、反射面ＳＲは空孔層１４Ｐと平行に設けられている。

【0050】

ｐ電極２０Ｂは、空孔形成領域１４Ｒの中心軸ＣＸを中心とする直径がＲＡの円形状を有している。具体的には、透光性電極２９は、上面視において（すなわち、半導体構造層１１に垂直な方向から見たとき）、例えばＲＡ＝３００μｍの直径を有している。なお、ｐ電極２０Ｂとして、Ｐｄ、Ａｌ、Ａｌ合金等を用いることもできる。また、ｐ電極２０Ｂ上にパッド電極等を設けてもよい。

【0051】

透光性電極２９は、透光性の導電体によって形成され、例えばインジウムスズ酸化物（ＩＴＯ）で形成されている。なお、透光性電極２９は、ＩＴＯに限定されず、亜鉛錫酸化物（ＺＴＯ）、ＧＺＯ（ＺｎＯ：Ｇａ）、ＡＺＯ（ＺｎＯ：Ａｌ）等の透光性導電体を用いることができる。

【0052】

半導体構造層１１の側面及び上面及びｐ電極２０Ｂの側面は、ＳｉＯ_２などの絶縁膜２１で被覆されている。また、絶縁膜２１は、ｐ電極２０Ｂに乗り上げ、ｐ電極２０Ｂの上面の縁部を覆うように形成されている。

【0053】

絶縁膜２１は保護膜としても機能し、ＰＣＳＥＬ素子１０を構成するアルミニウム（Ａｌ）を含む結晶層を腐食性ガス等から保護する。また、付着物や実装時におけるはんだの這い上がりによる短絡等を防止し、信頼性、歩留まりの向上に寄与する。絶縁膜２１の材料はＳｉＯ_２に限らず、ＺｒＯ_２、ＨｆＯ_２、ＴｉＯ_２、Ａｌ_２Ｏ_３、ＳｉＮｘ、Ｓｉ等を選択することができる。

【0054】

素子基板１２の裏面には円環状のカソード電極２０Ａ（第１の電極）が形成されている（図２Ｃを参照）。また、カソード電極２０Ａの内側には無反射（ＡＲ）コート層２７が形成されている。

【0055】

カソード電極２０Ａは、Ｔｉ／Ａｕからなり、素子基板１２とオーミック接触している。電極材料は、Ｔｉ／Ａｕ以外に、Ｔｉ/Ａｌ、Ｔｉ/Ｒｈ、Ｔｉ/Ａｌ/Ｐｔ/Ａｕ、Ｔｉ/Ｐｔ／Ａｕなどを選択することができる。

【0056】

活性層１５からの放射光は空孔層（ＰＣ層）１４Ｐによって回折される。空孔層１４Ｐによって回折され（回折面ＷＳ）、空孔層１４Ｐから直接放出された光（直接回折光Ｌｄ：第１の回折光）と、空孔層１４Ｐの回折によって放出され、反射面ＳＲによって反射された光（反射回折光Ｌｒ：第２の回折光）とが素子基板１２の裏面（出射面）１２Ｒの光出射領域２０Ｌ（図２Ｃ）から外部に出射される。

【0057】

図２Ｂに示すように、空孔層１４Ｐにおいて空孔１４Ｋは、例えば矩形の空孔形成領域１４Ｒ内に周期的に配列されて設けられている。図２Ｃに示すように、アノード領域ＲＡは、空孔形成領域１４Ｒ内に包含されるように形成されている。

【0058】

また、カソード電極２０Ａは、空孔層１４Ｐに対して垂直方向から見たときにｐ電極２０Ｂに重ならないようにｐ電極２０Ｂの外側に環状の電極として設けられている。

【0059】

カソード電極２０Ａの内側の領域が光出射領域２０Ｌである。また、カソード電極２０に電気的に接続され、外部からの給電用のワイヤを接続するボンディングパッド２０Ｃが設けられている。

【0060】

２．空孔層の製法及び再結晶成長
以下に、空孔層の作製工程及び再結晶成長について説明する。結晶成長方法としてＭＯＶＰＥ（Metalorganic Vapor Phase Epitaxy）法を用いた。なお、以下においては、空孔層１４Ｐが二重格子フォトニック結晶層である場合を例にその形成方法について説明するが、単一格子フォトニック結晶層及び多重格子フォトニック結晶層も同様にして形成することができる。

【0061】

（ａ）製造フロー
図３は、ＰＣＳＥＬ素子１０の製造方法を示すフローチャートである。以下に、図３を参照し、凹部（ホール）の埋め込み成長を行って空孔層の空孔（air-hole）を形成し、続いて活性層、ｐ側ガイド層を成長してＰＣＳＥＬ素子１０を製造する工程について詳細に説明する。

【0062】

また、図４は、埋込層１４Ｂの形成ステップＳ０～Ｓ３におけるｎ側ガイド層１４の断面を模式的に示す断面図である。なお、図４においては、説明及び理解の容易さのため、空孔層１４Ｐが単一格子フォトニック結晶層である場合を図示して説明するが、多重格子フォトニック結晶層の場合においても同様にして形成することができる。

【0063】

以下に、図３及び図４を参照して空孔（air-hole）上に再結晶成長によって形成される埋込層１４Ｂ（積層埋込層）について詳細に説明する。
（ステップＳ０）ホールの形成
まず、基板１２上にｎ－クラッド層１３としてＡｌ組成が４％のｎ型Ａｌ_０．０４Ｇａ_０．９６Ｎ層を成長した。続いて、図４に示すように、ｎ－クラッド層１３上にｎ型ＧａＮ層であるホール形成準備層１４Ｅを成長した。このホール形成準備層１４Ｅは、下ガイド層１４Ａと、空孔（air-hole）を含む空孔層１４Ｐを形成するための準備層である。ホール形成準備層１４Ｅは、平坦な（０００１）面からなる表面（上面）を有している。

【0064】

上記ホール形成準備層１４Ｅを形成後、基板をＭＯＶＰＥ装置のチャンバより取り出し、成長層表面に微細な凹部（ホール）を形成した。洗浄により清浄表面を得た後、プラズマＣＶＤを用いてシリコン窒化膜（ＳｉＮ_ｘ）を成膜した。この上に電子線描画用レジストを塗布し、電子線描画装置に入れて２次元周期構造のパターニングを行った。

【0065】

図５は、レジストの主開口Ｋ１及び副開口Ｋ２、及び、エッチング後の主ホール１４Ｈ１及び副ホール１４Ｈ２を模式的に示す平面図である。図５に示すように、長円形状の主開口Ｋ１及び主開口Ｋ１よりも小なる副開口Ｋ２からなる開口対を周期ＰＫで正方格子状にレジストの面内で２次元配列したパターニングを行った。なお、図面の明確さのため、開口部にハッチングを施して示している。

【0066】

より詳細には、主開口Ｋ１は、その重心ＣＤ１が互いに直交する２方向（ｘ方向及びｙ方向）に周期ＰＫの正方格子の格子点上に２次元的に配列されている。副開口Ｋ２も同様に、その重心ＣＤ２がｘ方向及びｙ方向に周期ＰＫの正方格子の格子点上に２次元的に配列されている。

【0067】

主開口Ｋ１及び副開口Ｋ２の長軸は結晶方位の＜１１－２０＞方向に平行であり、主開口Ｋ１及び副開口Ｋ２の短軸は＜１－１００＞方向に平行である。

【0068】

また、副開口Ｋ２の重心ＣＤ２は、主開口Ｋ１の重心ＣＤ１に対してΔｘ及びΔｙだけ離間している。ここでは、Δｘ＝Δｙとした。すなわち、副開口Ｋ２の重心ＣＤ２は、主開口Ｋ１の重心ＣＤ１から＜１－１００＞方向に離間している。

【0069】

また、主開口Ｋ１及び副開口Ｋ２の重心間距離Δｘ、Δｙを、Δｘ＝Δｙ＝０．４６ＰＫとした。パターニングしたレジストを現像後、ＩＣＰ－ＲＩＥ（Inductive Coupled Plasma - Reactive Ion Etching）装置によってＳｉＮ_ｘ膜を選択的にドライエッチングした。これにより周期ＰＫの正方格子の格子点上に２次元的に配列された主開口Ｋ１及び副開口Ｋ２がＳｉＮ_ｘ膜を貫通するように形成された。

【0070】

なお、周期（空孔間隔）ＰＫは、発振波長（λ）を４３８ｎｍとするため、ＰＫ＝１７７．５ｎｍとした。

【0071】

続いて、レジストを除去し、パターニングしたＳｉＮ_ｘ膜をハードマスクとしてＧａＮ表面部に凹部（ホール）を形成した。ＩＣＰ－ＲＩＥ装置にて塩素系ガス及びアルゴンガスを用いてＧａＮを深さ方向にドライエッチングすることにより、ＧａＮ表面に垂直に掘られた長円柱状の凹部である主ホール１４Ｈ１及び副ホール１４Ｈ２を形成した。

【0072】

なお、上記エッチングによりＧａＮ表面部に掘られた凹部（ホール）を空孔層１４Ｐにおける空孔（air-hole）と区別するため、単にホールと称する。また、主ホール１４Ｈ１，副ホール１４Ｈ２を特に区別しない場合には、これらをホール１４Ｈと総称する場合がある。

【0073】

なお、ホール１４Ｈの形状は長円柱状に限らず、円柱状、多角形状などであってもよい。

【0074】

以上により、ホール形成準備層１４Ｅにホール１４Ｈが形成され、ホール形成層１４Ｊが形成された（図４、Ｓ０）。

【0075】

（ステップＳ１）表面酸化／酸化膜除去
ホール１４Ｈを形成した基板は、脱脂洗浄を行った後、バッファードフッ酸（ＢＨＦ）を用いてＳｉＮ_ｘ膜を除去した。

【0076】

ＳｉＮ_ｘ膜を除去した後、室温においてＯ_２ガスを流しながらＵＶ光（紫外光）を照射してＯ_２ガスを活性化させ、発生したオゾンによってホール形成層１４Ｊの表面の酸化処理（１０ｍｉｎ）を行った。これによりＳｉＯ_２（ガラス）がホール形成層１４Ｊの上面及びホール１４Ｈ内の表面に形成された。

【0077】

オゾン処理を行った後、基板をバッファードフッ酸（ＢＨＦ）に浸漬させて、当該表面に形成された酸化膜を除去した。以上の工程により、Ｇａに結合したＳｉを除去した。

【0078】

最後に、水酸化テトラメチルアンモニウム（ＴＭＡＨ）を１％程度含む半導体洗浄液（フルウチ化学：SemicoClean23）に１０ｍｉｎ浸漬し、その後水洗した。

【0079】

（ステップＳ２）ホール閉塞－第１の埋込成長
続いて、ホール１４Ｈを形成し（ステップＳ０）、表面酸化／酸化膜除去処理（ステップＳ１）を行った基板（図４）を脱脂洗浄した後、再度ＭＯＶＰＥ装置のリアクタ内に導入し、再結晶成長を行った。具体的には、アンモニア（ＮＨ₃）及びトリメチルガリウム（ＴＭＧ）を供給してファセット成長による第１の埋込成長がなされ、ホール１４Ｈの開口を閉塞した。

【0080】

具体的には、マストランスポートによってホール１４Ｈの形状が熱的に安定な面で構成される形状へと変形する第１の温度（９２０℃）で第１の埋込成長がなされた。

【0081】

より詳細には、この第１の温度領域では、成長基板の最表面にはＮ原子が付着しているため、Ｎ極性面が選択的に成長される。したがって、図４に示すように、表面が｛１－１０１｝ファセットである結晶が選択的に成長される。対向する｛１－１０１｝ファセットがそれぞれぶつかることで、ホール１４Ｈは閉塞され埋め込まれる（ファセット成長）。かかるファセット成長による第１の埋込成長がなされ、ホール１４Ｈに対応して空孔１４Ｋが形成される。

【0082】

なお、図４には埋込層１４Ｂが形成される前のホール形成層１４Ｊ（ＧａＮ層）を破線で示している。

【0083】

（ステップＳ３）平坦化埋め込み－第２の埋込成長
続いて、ファセット成長によりホール１４Ｈを閉塞した後、厚さが５０ｎｍの第２の埋込層１４Ｂ２を成長した。第２の埋込層１４Ｂ２の成長は、基板温度（成長温度）を１０５０℃（第２の埋込温度）まで昇温後、トリメチルガリウム（ＴＭＧ）及びＮＨ₃を供給することで行った。なお、第２の埋込温度は、第１の埋込温度よりも高温であった。ただし、第２の埋込層１４Ｂ２の成長表面が（０００１）面となるように成長することができれば、第２の埋め込み温度と第１の埋め込み温度との温度関係は逆転しても良い。

【0084】

図４に示すように、熱効果によりマストランスポートを発生させ、第２の埋込成長（平坦化埋込成長）がなされ、表面に（０００１）面が出現した第２の埋込層１４Ｂ２が形成される。第１の埋込成長及び第２の埋込成長により、埋込層１４Ｂが形成される。

【0085】

なお、ここでは説明の便宜上、空孔層１４Ｐの上面（活性層１５に近い側の面）からホール形成層１４Ｊの上面１４ＪＳまでの層（ホール形成層１４Ｊの一部を含む）を第１の埋込層１４Ｂ１と称し、ホール形成層１４Ｊの上面１４ＪＳから第２の埋込成長による平坦表面までの層を第２の埋込層１４Ｂ２と称する（図４、Ｓ３を参照）。

【0086】

また、空孔層１４Ｐの上面から第２の埋込層１４Ｂ２の上面までの半導体層の全体（ホール形成層１４Ｊの一部を含む）を埋込層１４Ｂと称する。

【0087】

また、ここで、第１の埋込層１４Ｂ１の厚さをＤ１と定義し、第２の埋込層１４Ｂ２の厚さをＤ２と定義する。したがって、埋込層１４Ｂの厚さはＤ＝Ｄ１＋Ｄ２で与えられる。
なお、本明細書において、ｎ側ガイド層（第１のガイド層）１４の各半導体層について、「上面」とは活性層１５に近い側の面をいう。

【0088】

また、本実施形態において第２の埋込成長にはＧａＮを用いた。第２の埋込層１４Ｂ２は、光と空孔層１４Ｐとの結合効率（光フィールド）を調整するための光分布調整層としても機能する。

【0089】

すなわち、本実施形態において第１の埋込成長及び第２の埋込成長にはアンドープＧａＮを用いた。しかし、第１の埋込成長及び第２の埋込成長には、ＧａＮに限らず、ｎ－ＧａＮ、ｎ－ＩｎＧａＮ、又はアンドープＧａＮ、アンドープＩｎＧａＮ、あるいは、これらの半導体を組み合わせて用いることができる。

【0090】

（ステップＳ４）再結晶成長
続いて、埋込層１４Ｂのエッチングを行った基板に対し、リアクタ内にて光分布調整層２３よりも上部層の結晶成長を行った。

【0091】

具体的には、第２の埋込層１４Ｂ２上に光分布調整層２３を成長した。具体的には、光分布調整層２３はアンドープのＩｎ_０．０３Ｇａ_０．９７Ｎ層であり、埋込層１４Ｂ（ＧａＮ層）とは結晶組成の異なる半導体層（異種半導体層）である。

【0092】

続いて、光分布調整層２３上に、活性層１５、ｐ側ガイド層（第２のガイド層）１６、電子障壁層（ＥＢＬ）１７、ｐ－クラッド層１８、ｐ－コンタクト層１９を順次成長した。以上により、ＰＣＳＥＬ素子１０が作製された。

【0093】

（ｂ）空孔層
上記した埋込工程により、主空孔１４Ｋ１及び副空孔１４Ｋ２からなる空孔対１４Ｋが正方格子点の各々に２次元的に配置された二重格子構造の空孔層１４Ｐが形成された。ここで、副空孔１４Ｋ２は主空孔１４Ｋ１よりも空孔径及び高さが小さい。本発明において、多重格子構造の空孔層１４Ｐにおける空孔の上面は、主空孔１４Ｋ１または副空孔１４Ｋ２の上面のうちより上部層（活性層）に近い上面（すなわち、浅い上面を有する空孔）を意味する。尚、空孔対１４Ｋは、大きさの異なる主空孔１４Ｋ１及び副空孔１４Ｋ２でなく、同じ大きさの空孔が正方格子点の各々に２次元的に配置された単一光子構造とすることもできる。

【0094】

図６は、形成された空孔層１４Ｐの、中心軸ＣＸに垂直な断面を模式的に示す図である。III族窒化物においてホール１４Ｈを埋め込む際には、マストランスポートによってホール１４Ｈの形状が熱的に安定な面で構成される形状へと変形し空孔１４Ｋが形成される。

【0095】

すなわち、＋ｃ面基板においては、ホール１４Ｈの内側面は（１－１００）面（すなわち、ｍ面）へと形状変化する。すなわち、長円柱状の形状から側面がｍ面で構成される長六角柱状の空孔１４Ｋへと形状変化する。

【0096】

形成された主空孔１４Ｋ１は、長径が７２．５ｎｍ及び短径が４３．５ｎｍであり、長径／短径比は１．６７である長六角柱形状を有していた。また、副空孔１４Ｋ２は長径が４４．６ｎｍ及び短径が３８．３ｎｍであり、長径／短径比は１．１６であり、主空孔１４Ｋ１よりも正六角柱に近い長六角柱形状を有していた。

【0097】

また、主空孔１４Ｋ１及び副空孔１４Ｋ２の重心間距離Δｘ及びΔｙは、８１．６ｎｍ（Δｘ＝Δｙ＝０．４６ＰＫ）であり、埋め込み前から変化していないことが確認された。また、主空孔１４Ｋ１及び副空孔１４Ｋ２の長軸は＜１１－２０＞軸（すなわち、ａ軸）に平行であることが確認された。

【0098】

また、主空孔１４Ｋ１及び副空孔１４Ｋ２の空孔充填率（フィリングファクタ）ＦＦ１，ＦＦ２を算出したところ、ＦＦ１＝８．８％、ＦＦ２＝４．２％であった。ここで空孔充填率とは、２次元的な規則配列において、単位面積あたりの各空孔が占める面積の割合である。具体的には、空孔層１４Ｐにおける主空孔１４Ｋ１及び副空孔１４Ｋ２の面積をそれぞれＳ１、Ｓ２としたとき、主空孔１４Ｋ１及び副空孔１４Ｋ２の空孔充填率ＦＦ１，ＦＦ２は次の式で与えられる。

【0099】

ＦＦ１＝Ｓ１／ＰＫ^２， ＦＦ２＝Ｓ２／ＰＫ^２
以上の工程により、空孔層である空孔層１４Ｐを含むｎ側ガイド層１４の形成が完了した。

【0100】

３．表面酸化／酸化膜除去の効果
（ａ）界面Ｓｉ濃度の低減
図７は、ホール１４Ｈを形成した基板に表面酸化／酸化膜除去処理（ステップＳ１）を行って製造したＰＣＳＥＬ素子１０（ＥＭＢ）の深さ方向のＳＩＭＳ（二次イオン質量分析）の測定結果（ＳＩＭＳプロファイル）を示している。なお、図の明確さのため、各半導体層については、それらの参照符号で示している。例えば、「１４Ｂ１」は第１の埋込層１４Ｂ１を、「１４Ｂ２」は第２の埋込層１４Ｂ２を、「２３」は光分布調整層２３を示している。

【0101】

また、図８は、表面酸化／酸化膜除去工程（ステップＳ１）を行わずに製造したＰＣＳＥＬ素子（ＣＭＰ）の深さ方向のＳＩＭＳプロファイルを示している。

【0102】

表面酸化／酸化膜除去を行わなかったＰＣＳＥＬ素子（ＣＭＰ）では、第１の埋込層１４Ｂ１と第２の埋込層１４Ｂ２との界面、及び、第２の埋込層１４Ｂ２と光分布調整層２３との界面において、１×１０^２０ｃｍ^－３程度の高濃度のＳｉが存在していた。

【0103】

一方、図７に示すように、オゾン処理によって表面のＳｉを酸化させ、酸化膜をＢＨＦ処理によって除去することで界面のＳｉ濃度を２×１０^１９ｃｍ^－３程度（約１／４以下）まで低減することができる。

【0104】

（ｂ）再成長層の平坦性
ホール１４Ｈを形成した半導体表面には、ハードマスクであるＳｉＮｘ膜や大気中のシロキサンなどの付着による多量のＳｉが堆積していた。結晶成長時において、反応性の高い窒素雰囲気（例えば、ＮＨ_３が高温で解離した雰囲気)では表面のＳｉがＮと反応しＳｉＮを形成する。ＳｉＮはＧａＮ面においてインバージョンドメインを形成し、これにより、ファセット成長による第１埋込層上面のＳｉＮで汚染された領域に形成されたＧａＮの極性が局所的に反転し、第２の埋込層１４Ｂ２を形成時におけるマストランスポートによる形状変化の際にインバージョンドメインが形成され大きな表面荒れを発生させる。また、インバージョンドメインを形成するレベルのＳｉがドーピングされた場合には表面平坦性を保ち埋込層を成長できた場合でも、点欠陥が導入されやすくなる。

【0105】

すなわち、従来技術においては、高い平坦性の成長面を得ることができず、面発光レーザ素子の発振閾値電流を低減することができない。また、空孔層１４Ｐと活性層１５とを十分に近づけることができないため、空孔層１４Ｐと活性層１５との結合効率が高く良好な特性の面発光レーザ素子を得ることが困難である。
また、多量の点欠陥が膜中に導入され結晶性が悪化し、良好な特性の面発光レーザ素子を得ることが困難となる。

【0106】

上記したように、表面酸化及び酸化膜除去処理を行うことによって、界面のＳｉ濃度を大きく低減し、インバージョンドメインの形成を抑制することができ、平坦性が高く高品質の活性層を成長することができる。

【0107】

したがって、低閾値かつ高効率の面発光半導体レーザ素子を提供することができる。

【0108】

［第２の実施形態］
図９Ａは、第２の実施形態によるフォトニック結晶面発光レーザ素子（ＰＣＳＥＬ素子）３０の構造の一例を模式的に示す断面図である。また、図９Ｂは、図９Ａの空孔層１４Ｐ及び空孔層１４Ｐ中に配列された空孔（air hole）１４Ｋを模式的に示す拡大断面図である。

【0109】

図１０は、第２の実施形態のＰＣＳＥＬ素子３０の製造方法を示すフローチャートである。なお、第１の実施形態のＰＣＳＥＬ素子１０の製造方法と同一工程には同一の参照符号を付している。

【0110】

また、図１１は、製造方法のステップＳ３Ａにおけるｎ側ガイド層１４の断面を模式的に示す断面図である。

【0111】

（ａ）ＰＣＳＥＬ素子の製法及び構造
図１０に示すように、ＰＣＳＥＬ素子３０においては、表面酸化及び酸化膜除去処理（ステップＳ１）を行った後、埋込層１４Ｂを成長（ステップＳ２，Ｓ３）し、次にＨ_２アニールによって埋込層１４Ｂをエッチングした（ステップＳ３Ａ）。

【0112】

より詳細には、図１１に示すように、埋込層１４Ｂ（厚さＤ）の表面から空孔層１４Ｐ上の半導体層をＴＥだけエッチングした。残存した埋込層１４Ｂの厚さはＤＥ（＝Ｄ－ＴＥ）である。すなわち、空孔１４Ｋの上面から残存した埋込層１４Ｂの表面（上面）までの厚さはＤＥである。

【0113】

換言すれば、ステップＳ３Ａのエッチングによって厚さＤＥを有する埋込層１４ＢＥ（薄膜化された埋込層、以下、薄膜化埋込層とも称する）が形成された。

【0114】

すなわち、ＰＣＳＥＬ素子３０はエッチングされて形成された薄膜化埋込層１４ＢＥを有している点において第１の実施形態のＰＣＳＥＬ素子１０と異なり、その他は第１の実施形態のＰＣＳＥＬ素子１０と同一である。

【0115】

（ｂ）埋込層の薄膜化－Ｈ_２アニール・エッチング
埋込層１４Ｂの表面から埋込層１４ＢをＨ_２アニールによってエッチングしたときの埋込層１４Ｂ（薄膜化埋込層１４ＢＥ）の表面モフォロジについて評価した。

【0116】

具体的にはエッチング時間を変化させて薄膜化埋込層１４ＢＥ（すなわち、エッチング後の埋込層１４Ｂ）の厚さＤＥを変化させたサンプル（i）～（iv）を作製した。

【0117】

なお、上記したように、表面酸化及び酸化膜除去処理によって界面のＳｉ濃度は２×１０^１９ｃｍ^－３程度まで低減されている。

【0118】

図１２は、表面酸化／酸化膜除去処理（ステップＳ１）を行った後、埋込層１４Ｂを再成長した半導体層の表面をＨ_２アニールによってエッチングしたときの断面を示すＳＥＭ像である。

【0119】

図１２に示すように、薄膜化埋込層１４ＢＥの厚さＤＥは（i）ＤＥ＝１１４ｎｍ，（ii）ＤＥ＝６６ｎｍ，（iii）ＤＥ＝４ｎｍ，（iv）ＤＥ＜１ｎｍであった。

【0120】

Ｈ_２雰囲気中でのアニールにおいては、（０００１）面は熱的に安定な面であり、表面の平坦性を保ったまま埋込層１４Ｂをエッチングして薄くすることができる。したがって、埋込層１４Ｂ上に平坦性が高く、高品質の活性層を成長することができる。なお、アニール雰囲気にはIII族原料、Ｖ族原料が含まれていても良い。

【0121】

より詳細には、III族窒化物半導体においては、Ｈ_２雰囲気中で高温アニールを行うと表面原子の脱離が発生し、表面がエッチングされる。この時、最もエッチングレートの遅い面が残るため、最も熱的に安定な（０００１）面が表面には形成される。したがって、＋ｃ面基板を用いる場合には基板に平行な（０００１）面を維持したままエッチングを行うことができる。これにより、埋込層１４Ｂを薄くすることができ、空孔層１４Ｐ（空孔層）と活性層１５との間隔（距離）を小さくすることができる。

【0122】

サンプル（i）～（iv）の表面モフォロジをＡＦＭ（原子間力顕微鏡）を用いて観察した。図１３は、サンプル（i）～（iv）の表面のＡＦＭ像を示す図である。

【0123】

薄膜化埋込層１４ＢＥの厚さＤＥが（i）ＤＥ＝１１４ｎｍ，（ii）ＤＥ＝６６ｎｍ，（iii）ＤＥ＝４ｎｍ，（iv）ＤＥ＜１ｎｍの場合の表面粗さは、２０μｍ×２０μｍの領域で、それぞれＲａ＝０．６３３ｎｍ、０．５０８ｎｍ、０．５３２ｎｍ、２．４３ｎｍであった。

【0124】

（i）～（iii）の場合では十分に平坦な表面が得られることが分かった。また、（iii）ＤＥ＝４ｎｍと極めて薄くした場合でも良好な平坦性が得られることが分かった。（iv）ＤＥ＜１ｎｍの場合では、大きな表面荒れが観察された。

【0125】

図１４は、薄膜化埋込層１４ＢＥの厚さＤＥに対する２０μｍ×２０μｍの領域での表面粗さＲａをプロットしたグラフである。

【0126】

図１４に示すように、ＤＥ≧４ｎｍであれば十分に平坦な表面が得られることが分かる。より詳細には、薄膜化埋込層１４ＢＥの厚さＤＥが４ｎｍ以上であれば、２０μｍ×２０μｍの領域での表面粗さＲａは、Ｒａ≦０．７ｎｍが得られることがわかる。

【0127】

（ｃ）空孔層及び活性層間の距離
上記した結果から、空孔層１４Ｐと活性層１５との距離、すなわち空孔層１４Ｐの空孔１４Ｋの上面と活性層１５との距離が４ｎｍ以上であれば十分に平坦な活性層１５が得られ、空孔層１４Ｐと活性層１５との結合効率が高く良好な特性の面発光レーザ素子が得られることがわかる。

【0128】

また、高い結合効率を得る点から、空孔層１４Ｐと活性層１５との距離は２００ｎｍ以下であることが好ましい。

【0129】

さらに、空孔層１４Ｐと活性層１５との距離を４～１５０ｎｍとすることで、より高い共振効果を有し、低閾値かつ高効率の面発光半導体レーザ素子を得ることができる。

【0130】

なお、活性層１５が量子井戸構造の活性層の場合には、空孔１４Ｋの上面と活性層１５との距離は、空孔１４Ｋの上面と最初の量子井戸層（すなわち、最も空孔層１４Ｐに近い量子井戸層）との距離をいう。

【0131】

また、従来、多重格子構造の空孔層において、高い空孔充填率を得る場合には、単一格子構造の空孔層よりも厚い埋込層を必要とする場合があった。本発明によれば、かかる場合であっても、薄い埋込層を用いることができ、空孔層と活性層との高い結合効率（共振効果）を得ることができる。

【0132】

本実施形態によれば、空孔層１４Ｐと高い平坦性を有する活性層１５とを近接して設けることができる。具体的には、上記したように、埋込層１４ＢＥの厚さが４ｎｍ以上であれば、埋込層１４ＢＥの表面粗さＲａは、Ｒａ≦０．７ｎｍである。

【0133】

なお、図７及び図８のＳＩＭＳ測定結果に示されるように、第１の埋込層１４Ｂ１中のＳｉ濃度が平坦な部分では、ホール形成層１４Ｊの酸化膜除去（ステップＳ１）を行った場合（図７）ではＳｉ濃度が約４．５×１０^１８ｃｍ^－３であり、酸化膜除去を行わなかった場合（図８）の約６．０×１０^１８ｃｍ^－３に比べて低減されていることがわかる。

【0134】

したがって、ホール形成層１４Ｊの表面酸化及び酸化膜除去を行うことにより、埋込層１４Ｂ中のＳｉ濃度が低減され、高い平坦性を有する半導体層の再成長が可能なことが理解される。

【0135】

以上、第１及び第２の実施形態について詳細に説明した。第１及び第２の実施形態においては、光分布調整層２３を設けた場合について説明したが、光分布調整層２３を設けることなく、埋込層１４Ｂ又は埋込層１４ＢＥ上に活性層１５を直接形成してもよい。この場合、さらに空孔層１４Ｐと高い平坦性を有する活性層１５とを近接して設けることができる。

【0136】

以上、詳細に説明したように、本発明によれば、空孔層と活性層とを近接させ共振効果を高くすることが可能であり、かつ、高品質の活性層を有し、低閾値かつ高効率の面発光半導体レーザ素子を製造する方法及びフォトニック結晶面発光レーザ素子を提供することができる。

【0137】

なお、上記した実施形態における数値等は、特に示した場合を除き、例示に過ぎず適宜改変して適用することができる。また、二重格子構造のＰＣＳＥＬ素子について例示したが、単一格子構造のＰＣＳＥＬ素子、及び一般に多重格子構造のＰＣＳＥＬ素子について適用することができる。

【0138】

また、本発明は、空孔が六角柱形状を有するフォトニック結晶層について例示したが、フォトニック結晶層の空孔が円柱状、矩形状、多角形状、またティアドロップ形状などの不定柱形状を有する場合についても適用することができる。

【符号の説明】

【0139】

１０：ＰＣＳＥＬ素子
１２：素子基板
１３：第１のクラッド層
１４：第１のガイド層
１４Ａ：下ガイド層
１４Ｂ：埋込層
１４ＢＥ：埋込層
１４Ｂ１：第１の埋込層
１４Ｂ２：第２の埋込層
１４Ｂ２：第２の埋込層
１４Ｅ：ホール形成準備層
１４Ｊ：ホール形成層
１４Ｋ：空孔／空孔対
１４Ｋ１／１４Ｋ２：主／副空孔
１４Ｐ：フォトニック結晶層（空孔層）
１５：活性層
１６：第２のガイド層
１７；電子障壁層
１８：第２のクラッド層
１９：コンタクト層
２３：光分布調整層

【図1A】

【図1B】

【図2A】

【図2B】

【図2C】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9A】

【図9B】

【図10】

【図11】

【図12】

【図13】

【図14】