特開 2024-143238 圧電膜素子及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024143238

(43)【公開日】2024-10-11

(54)【発明の名称】圧電膜素子及びその製造方法

(51)【国際特許分類】

   H10N 30/074 20230101AFI20241003BHJP

   H10N 30/853 20230101ALI20241003BHJP

   H10N 30/045 20230101ALI20241003BHJP

【ＦＩ】

H10N30/074

H10N30/853

H10N30/045

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023055807

(22)【出願日】2023-03-30

(71)【出願人】

【識別番号】000000284

【氏名又は名称】大阪瓦斯株式会社

(74)【代理人】

【識別番号】110001818

【氏名又は名称】弁理士法人Ｒ＆Ｃ

(72)【発明者】

【氏名】中尾 孝之

(72)【発明者】

【氏名】真鍋 亨平

(57)【要約】

【課題】厚膜化した圧電膜を有する圧電膜素子及びその製造方法を提供する。
【解決手段】圧電膜素子１０は、金属製の基板１１と、基板１１上に成膜された圧電膜１２とを備える。圧電膜１２は、膜厚が１０μｍ以上となるように、エアロゾルデポジション法によって基板１１上に成膜されたエアロゾルデポジション膜である。圧電膜素子１０の製造方法は、金属製の基板１１上に、エアロゾルデポジション法によって膜厚が１０μｍ以上の圧電膜を成膜する工程と、基板１１に成膜された圧電膜１２をアニール処理する工程とを含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

金属製の基板上に、エアロゾルデポジション法によって膜厚が１０μｍ以上の圧電膜を成膜する工程と、
前記基板に成膜された前記圧電膜をアニール処理する工程と、を含む圧電膜素子の製造方法。

【請求項2】

前記圧電膜はニオブ酸カリウムナトリウムからなる、請求項１に記載の圧電膜素子の製造方法。

【請求項3】

アニール処理された前記圧電膜をポーリング処理する工程を更に含む、請求項２に記載の圧電膜素子の製造方法。

【請求項4】

前記アニール処理では、前記圧電膜を５００℃～８５０℃に加熱する、請求項１に記載の圧電膜素子の製造方法。

【請求項5】

前記ポーリング処理では、０℃～１５０℃で前記圧電膜に対して４０ｋＶ／ｃｍ～５０ｋＶ／ｃｍの電圧を１０分～３０分間印加する、請求項３に記載の圧電膜素子の製造方法。

【請求項6】

前記基板はＴｉ製である、請求項１から５のいずれか一項に記載の圧電膜素子の製造方法。

【請求項7】

金属製の基板と、
前記基板上に成膜された圧電膜とを備え、
前記圧電膜は、膜厚が１０μｍ以上のエアロゾルデポジション膜である圧電膜素子。

【請求項8】

前記圧電膜はニオブ酸カリウムナトリウムからなる、請求項７に記載の圧電膜素子。

【請求項9】

前記圧電膜の圧電定数ｄ_３３が１００ｐＣ／Ｎ未満である、請求項８に記載の圧電膜素子。

【請求項10】

前記基板はＴｉ製である、請求項７から９のいずれか一項に記載の圧電膜素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、圧電膜素子及びその製造方法に関する。

【背景技術】

【0002】

圧電膜素子は、力を加えられると変形量に応じて電気を発生することができ、エネルギーハーベスティングなどの用途での活用が注目されている。従来の圧電膜素子は、例えば特許文献１に記載されているように、基板上に圧電膜をスパッタリング法で成膜することにより製造するのが一般的である。

【0003】

スパッタリング法は、成膜速度が遅く（最大でも１．０μｍ／ｈとされている）、また、高真空環境が必要であり設備が高価となるため、１０μｍ以上の圧電膜の成膜への適用は製造コストの面で実用的ではない。そのため、スパッタリング法を用いて製造される圧電膜素子は、厚さが数μｍのいわゆる薄膜タイプの圧電膜を有するものに限られていた。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１５－０２３４８３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、圧電膜素子の発電性能は圧電膜の膜厚と正の関係にあることが知られており、圧電膜の膜厚が大きくなれば、圧電膜素子の発電量は多くなる。このため、圧電膜素子については、より多くの発電量が得られるように、厚膜化した圧電膜を有するものが求められている。

【0006】

本発明は上記課題に鑑みてなされたものであり、その目的は、厚膜化した圧電膜を有する圧電膜素子及びその製造方法を提供することにある。

【課題を解決するための手段】

【0007】

上記目的を達成するための本発明の一態様に係る圧電膜素子の製造方法の特徴構成は、金属製の基板上に、エアロゾルデポジション法によって膜厚が１０μｍ以上の圧電膜を成膜する工程と、前記基板に成膜された前記圧電膜をアニール処理する工程とを含む点にある。

【0008】

エアロゾルデポジション法による成膜は、成膜速度が速く（約５～５０μｍ／ｍｉｎ）設備コストが低い。本発明に係る製造方法によれば、膜厚が１０μｍ以上のいわゆる厚膜タイプの圧電膜を備えた圧電膜素子を容易に製造可能である。このような厚膜化した圧電膜を備えた圧電膜素子は、より多くの発電量を確保することができる。

【0009】

また、エアロゾルデポジション法によって成膜された圧電膜は、成膜過程において結晶の欠陥や歪みが導入されるのであるが、これらの欠陥や歪みをアニール処理によって除去することで、圧電定数が上昇する。すなわち、本発明に係る製造方法によれば、圧電膜の圧電定数が高く、それにより、更に多くの発電量を確保できる圧電膜素子を製造可能である。

【0010】

本発明に係る圧電膜素子の製造方法の更なる特徴構成は、前記圧電膜がニオブ酸カリウムナトリウムからなる点にある。

【0011】

圧電膜の材料として多く使われているチタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３：ＰＺＴ）は、圧電膜の発電量に影響する要因の一つである圧電定数が非常に高いものの、環境や人体に有害な物質である鉛を高濃度に含有するため厳しく規制されつつある。これに対し、ニオブ酸カリウムナトリウム（Ｋ_１－ｘＮａ_ｘＮｂＯ_３、０＜ｘ＜１：ＫＮＮ）は鉛を含まない圧電材料である。本発明に係る製造方法によれば、環境に対する負荷が低い圧電膜素子が得られる。

【0012】

本発明に係る圧電膜素子の製造方法の更なる特徴構成は、アニール処理された前記圧電膜をポーリング処理する工程を更に含む点にある。

【0013】

エアロゾルデポジション法によって成膜された圧電膜は、電場を加えるポーリング処理によって分極の方向を一方向に揃えると圧電定数が上昇する。すなわち、本発明に係る製造方法によれば、圧電膜の圧電定数が高く、それにより、更に多くの発電量を確保できる圧電膜素子を製造可能である。

【0014】

本発明に係る圧電膜素子の製造方法の更なる特徴構成は、前記アニール処理では、前記圧電膜を５００℃～８５０℃に加熱する点にある。

【0015】

上記条件のアニール処理を行うことで、高い圧電定数を示す圧電膜が得られる。

【0016】

本発明に係る圧電膜素子の製造方法の更なる特徴構成は、前記ポーリング処理では、０℃～１５０℃で前記圧電膜に対して４０ｋＶ／ｃｍ～５０ｋＶ／ｃｍの電圧を１０分～３０分間印加する点にある。

【0017】

上記条件のポーリング処理を行うことで、高い圧電定数を示す圧電膜が得られる。

【0018】

本発明に係る圧電膜素子の製造方法の更なる特徴構成は、前記基板がＴｉ製である点にある。

【0019】

アニール処理時の加熱により、基板の成分が膜側に拡散し、圧電膜の特性に影響を与えることがあることが知られている。例えば、基板がステンレス鋼である場合、ステンレス鋼の成分であるＦｅ、Ｃｒが膜側に拡散すると、遷移金属由来の電子導電性発現により短絡することになるため、圧電定数の評価ができず、起電力が発生しないので、発電量はゼロとなる。これに対し、Ｔｉは膜側に拡散したとしても、電子導電性が発現しないため、Ｆｅ、Ｃｒのように圧電膜の発電量をゼロに低下させることはない。すなわち、Ｔｉ製の基板を採用する本発明に係る製造方法によれば、アニール処理時の拡散現象による圧電膜の発電量への影響を回避することができる。

【0020】

上記目的を達成するための本発明の一態様に係る圧電膜素子の特徴構成は、金属製の基板と、前記基板上に成膜された圧電膜とを備え、前記圧電膜が、膜厚が１０μｍ以上のエアロゾルデポジション膜である点にある。

【0021】

スパッタリング膜と比べて、エアロゾルデポジション膜は、比較的低コストの設備を用いて高い速度で成膜できるため、厚膜化が容易である。圧電膜としてエアロゾルデポジション膜を採用することで、膜厚が１０μｍ以上のいわゆる厚膜タイプの圧電膜を備えた圧電膜素子が容易に得られる。このような厚膜化した圧電膜を備えた本発明に係る圧電膜素子によれば、より多くの発電量を確保することができる。

【0022】

本発明に係る圧電膜素子の更なる特徴構成は、前記圧電膜がニオブ酸カリウムナトリウムからなる点にある。

【0023】

ニオブ酸カリウムナトリウム（Ｋ_１－ｘＮａ_ｘＮｂＯ_３、０＜ｘ＜１：ＫＮＮ）は鉛を含まない圧電材料である。本発明の上記特徴構成によれば、環境に対する負荷が低い圧電膜素子が得られる。

【0024】

本発明に係る圧電膜素子の更なる特徴構成は、前記圧電膜の圧電定数ｄ_３３が１００ｐＣ／Ｎ未満である点にある。

【0025】

エアロゾルデポジション膜は、同じ圧電材料からなるスパッタリング膜と比べて圧電定数が低くなる傾向がある。圧電材料がＫＮＮである場合、スパッタリング膜の圧電定数ｄ_３３は約１１０であるのに対し、エアロゾルデポジション膜の圧電定数は１００未満である。

【0026】

圧電定数が低いエアロゾルデポジション膜を採用すると、通常、圧電膜素子の発電量は低くなる。しかしながら、前述したように、エアロゾルデポジション膜は厚膜化が容易である。したがって、本発明に係る圧電膜素子は、エアロゾルデポジション膜の膜厚を増加させることにより、スパッタリング膜と同等ないしそれより高い発電量を確保することが可能である。

【0027】

本発明に係る圧電膜素子の更なる特徴構成は、前記基板がＴｉ製である点にある。

【0028】

Ｔｉ製の基板を採用する本発明によれば、アニール処理時の拡散現象による圧電膜の発電量への影響を抑えた圧電膜素子を得ることができる。

【図面の簡単な説明】

【0029】

【図1】本発明に係る圧電膜素子を示す断面図である。

【発明を実施するための形態】

【0030】

以下、本発明に係る圧電膜素子及びその製造方法について、実施形態を用いて具体的に説明する。

【0031】

＜圧電膜素子＞
図１に示すように、本発明の一実施形態に係る圧電膜素子１０は、基板１１と、基板１１上に成膜された圧電膜１２とを備えている。

【0032】

本実施形態において、基板１１としては、材質がＴｉであり、厚さが０．１ｍｍ以上であって２ｍｍ以下であるものが好適に使用される。但し、本発明はこれに限られず、ステンレスなどＴｉ以外の金属製のものや、厚さが上記範囲外のものを使用することもできる。

【0033】

圧電膜１２は、圧電材料をエアロゾルデポジション（ＡＤ）法によって基板１１上に成膜された、膜厚が１０μｍ以上のエアロゾルデポジション膜である。圧電膜１２の膜厚は、エアロゾルデポジション法で成膜可能な範囲（～１ｍｍ）内で任意な数値に設定することができ、例えば、１０μｍ、３０μｍ、４０μｍ、１００μｍとすることができる。

【0034】

本実施形態において、圧電膜１２は、ニオブ酸カリウムナトリウム（Ｋ_１－ｘＮａ_ｘＮｂＯ_３、０＜ｘ＜１：ＫＮＮ）を用いて成膜される。但し、本発明はこれに限られず、エアロゾルデポジション法によって膜厚が１０μｍ以上の圧電膜を成膜できる材料であれば使用することができ、例えばチタン酸バリウム（ＢａＴｉＯ_３）、ニオブ酸リチウム（ＬｉＮｂＯ_３）などの圧電特性を有する酸化物材料を使用することができる。

【0035】

エアロゾルデポジション法による圧電膜は、スパッタリング法による圧電膜よりも圧電定数が低くなる傾向がある。圧電材料がＫＮＮである場合、スパッタリング法による圧電膜の圧電定数ｄ_３３が約１１０ｐＣ／Ｎであるのに対し、エアロゾルデポジション法による圧電膜の圧電定数ｄ_３３は、成膜条件に応じて変化するが基本的には１００ｐＣ／Ｎ未満である。すなわち、本実施形態において、圧電膜１２は圧電定数ｄ_３３が１００ｐＣ／Ｎ未満のものである。

【0036】

なお、図１に示していないが、圧電膜素子１０は、圧電膜１２における基板１１側の面に形成された下部電極、及び圧電膜１２における基板１１とは反対側の面に形成された上部電極を更に備えてもよい。下部電極、上部電極の材料としては、導電性のものであればよく、例えば金属（Ｐｔ／Ｔｉの積層物など）又は金属酸化物を用いることができる。基板１１がＴｉ製である本実施形態では、圧電膜素子１０は、基板１１と下部電極との間に設けられる絶縁層を更に備える。

【0037】

＜圧電膜素子の製造方法＞
続いて、上述の圧電膜素子１０の製造方法について説明する。まず、Ｔｉ製の基板１１上にエアロゾルデポジション法によって膜厚が１０μｍ以上の圧電膜１２を成膜する。エアロゾルデポジション法による成膜では、所望の圧電膜１２と同じ組成を有するＫＮＮの粉末を原料とし、粉末原料を搬送ガスに分散させたエアロゾルを基板１１に吹き付ける。これにより、基板１１上にＫＮＮからなる圧電膜１２が成膜される。圧電膜１２の膜厚は、例えば成膜時間を調整することで制御可能である。

【0038】

次に、基板１１に成膜された圧電膜１２に対してアニール処理を行う。アニール処理では、圧電膜１２を所定の温度で所定時間にわたって加熱する。これにより、圧電膜１２の成膜過程で導入された結晶の欠陥や歪みが除去され、圧電膜１２の圧電定数が上昇する。アニール処理の温度は５００℃～８５０℃であることが好ましく、例えば６００℃、７００℃又は８００℃とすることができる。アニール処理の保持時間は１０分～１２０分間であることが好ましく、例えば３０分又は６０分とすることができる。

【0039】

そして、必ずしも必要ではないが、アニール処理された圧電膜１２に対してポーリング処理を更に行ってもよい。ポーリング処理では、所定の温度で所定の電圧を所定時間にわたって圧電膜１２に印加する。これにより、分極の方向が一方向に揃えられ、圧電膜１２の圧電定数が上昇する。ポーリング処理の温度は、０℃～１５０℃であることが好ましく、例えば、１４０℃又は１５０℃とすることができる。ポーリング処理の電圧は４０ｋＶ／ｃｍ～５０ｋＶ／ｃｍであることが好ましく、例えば４０ｋＶ／ｃｍ、４５ｋＶ／ｃｍ又は５０ｋＶ／ｃｍとすることができる。ポーリング処理の時間は１０分～３０分間であることが好ましく、例えば１０分又は２０分とすることができる。

【0040】

＜実施形態の効果＞
本発明に係る圧電膜素子１０は、スパッタリング法による圧電膜よりも圧電定数が低くいエアロゾルデポジション法による圧電膜１２を採用しているため、その分発電量が減少することになる。しかし、エアロゾルデポジション法による圧電膜１２は高い速度（約５～５０μｍ／ｍｉｎ）で成膜することができ、１０μｍ以上の厚膜化が容易である。したがって、圧電定数が低いことによる発電量の減少分を、圧電膜１２の厚膜化による発電量の増加分によって埋め合わせることができる。すなわち、本発明の圧電膜素子１０によれば、圧電膜１２の膜厚を増加させることにより、スパッタリングによる圧電膜を有する場合と同等ないしそれより高い発電量を確保することが可能である。

【0041】

例えば、圧電膜素子の発電量は、次の式１及び式２を用いて求めることができる。
Ｖ∝ｄ×ｔ×Ｘ／Ａ （式１）
式１において、Ｖは圧電膜の起電力であり、ｄは圧電膜の圧電定数であり、ｔは圧電膜の膜厚であり、Ｘは圧電膜に印加される応力であり、Ａは圧電膜の断面積である。
Ｐ＝Ｖ^２／２Ｒ （式２）
式２において、Ｐは発電量であり、Ｒは圧電膜素子と接続された負荷抵抗の抵抗値である。

【0042】

式１のように、起電力Ｖに対して、圧電定数ｄ及び膜厚ｔはいずれも比例している。そのため、例えば、スパッタリング法による圧電膜と比べて圧電定数が１／３となるエアロゾルデポジション法による同一の膜厚の圧電膜の場合、式２に基づいて算出される発電量Ｐは、スパッタリング法による圧電膜と比べて１／９となる。それでも、エアロゾルデポジション法による圧電膜の膜厚ｔを３倍以上にすれば、スパッタリング法による圧電膜以上の発電量Ｐが得られることになる。

【実施例0043】

以下、実施例を挙げて、本発明に係る圧電膜素子及びその製造方法を具体的に説明する。

【0044】

（製造例１）
基板としてＴｉ製で厚さが０．５ｍｍのもの、原料粉末として組成がＫＮＮであって平均粒径が１μｍであるものを用意した。この原料粉末を基板の表面にエアロゾルデポジション法により吹付けて、膜厚が４０μｍとなるように圧電膜を成膜した。成膜時の条件は下記の通りとした。このように製造した圧電膜素子を製造例１とした。
成膜室真空度：６５０Ｐａ
搬送ガス：空気
ガス流量：９０Ｌ／ｍｉｎ
ノズルスキャン速度：４ｍｍ／ｓｅｃ

【0045】

（製造例２）
製造例１の圧電膜素子の圧電膜に対して、１４０℃で４０ｋＶ／ｃｍの電圧を２０分間印加するポーリング処理を更に行った。このように製造した圧電膜素子を製造例２とした。

【0046】

（製造例３）
製造例１の圧電膜素子の圧電膜に対して、大気の雰囲気にて、加熱温度が６００℃で保持時間が６０分であるアニール処理を更に行った。このように製造した圧電膜素子を製造例３とした。

【0047】

（製造例４）
製造例３の圧電膜素子の圧電膜に対して、１４０℃で４０ｋＶ／ｃｍの電圧を２０分間印加するポーリング処理を更に行った。このように製造した圧電膜素子を製造例４とした。

【0048】

（製造例５）
製造例１の圧電膜素子の圧電膜に対して、大気の雰囲気にて、加熱温度が７００℃で保持時間が６０分であるアニール処理を更に行った。このように製造した圧電膜素子を製造例５とした。

【0049】

（製造例６）
製造例５の圧電膜素子の圧電膜に対して、１４０℃で４０ｋＶ／ｃｍの電圧を２０分間印加するポーリング処理を更に行った。このように製造した圧電膜素子を製造例６とした。

【0050】

（製造例７）
基板としてＳＵＳ４４５製のものを採用し、且つ圧電膜の膜厚が２０μｍとなるように成膜時間を調整した点を除いて、製造例５と同一の条件に従って圧電膜素子を製造し、製造例７とした。

【0051】

製造例１～７の圧電膜素子については、周知の方法より圧電膜の圧電定数ｄ_３３を測定し、表１に記載した。なお、表１には、比較のために、スパッタリング法によって３μｍの厚さに成膜されたＫＮＮ圧電膜（従来例１）の圧電定数と、スパッタリング法によって３μｍの厚さに成膜されたＰＺＴ圧電膜（従来例２）の圧電定数とを記載した。これらの比較例の圧電定数は、一般的に知られている数値である。

【表1】

【0052】

製造例５、７の圧電膜素子については、更に、周知の方法により圧電膜に含まれる元素を分析し、表２に記載した。

【表2】

【0053】

表１から、アニール処理を行った製造例３及び製造例５の圧電膜素子は、アニール処理を行っていない製造例１の圧電膜素子と比べて、圧電膜の圧電定数がそれぞれ上昇しており、６００℃のアニール処理よりも７００℃のアニール処理のほうが、圧電定数の上昇幅が大きいことが分かった。そして、アニール処理に加えてポーリング処理を行った製造例４、６の圧電膜素子は、圧電膜の圧電定数が更に上昇することも分かった。

【0054】

また、表１から、エアロゾルデポジション法は、スパッタリング法と比べると、圧電定数が低くなるものの実用上厚膜化可能な圧電膜を成膜できることが分かった。そのため、エアロゾルデポジション法を用いて製造される本発明の圧電膜素子によれば、圧電定数が低いことによる発電量の減少分を、圧電膜の厚膜化による発電量の増加分によって埋め合わせることができる。例えば、製造例６の圧電膜素子の場合、上記式１、式２に基づくと、圧電膜の圧電定数による発電量への寄与度は従来例１の約１／１１であるが、圧電膜の膜厚による発電量への寄与度は従来例１の約１７７倍以上である。そのため、製造例６の圧電膜素子は、従来例１以上の発電量を有するものであると考えられる。なお、従来例２と比べても、製造例６の圧電膜素子のほうがより大きい発電量を有することになる。圧電定数が製造例６よりも低い他の製造例についても、圧電膜の厚膜化により従来例以上の発電量を有することが可能であると考えられる。

【0055】

更に、表１及び表２から、７００℃のアニール処理を行った製造例５及び製造例７の圧電膜素子はいずれも、基板由来の元素が圧電膜に拡散しているものの、ＳＵＳ４４５製の基板を採用した製造例７の圧電膜素子は圧電定数の評価ができないことが分かった。

【符号の説明】

【0056】

１０ 圧電膜素子
１１ 基板
１２ 圧電膜

【図1】