IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社デンソーの特許一覧 ▶ トヨタ自動車株式会社の特許一覧 ▶ 株式会社ミライズテクノロジーズの特許一覧

<>
  • 特開-半導体装置およびその製造方法 図1
  • 特開-半導体装置およびその製造方法 図2
  • 特開-半導体装置およびその製造方法 図3A
  • 特開-半導体装置およびその製造方法 図3B
  • 特開-半導体装置およびその製造方法 図3C
  • 特開-半導体装置およびその製造方法 図3D
  • 特開-半導体装置およびその製造方法 図4
  • 特開-半導体装置およびその製造方法 図5
  • 特開-半導体装置およびその製造方法 図6
  • 特開-半導体装置およびその製造方法 図7
  • 特開-半導体装置およびその製造方法 図8
  • 特開-半導体装置およびその製造方法 図9
  • 特開-半導体装置およびその製造方法 図10
  • 特開-半導体装置およびその製造方法 図11
  • 特開-半導体装置およびその製造方法 図12
  • 特開-半導体装置およびその製造方法 図13
  • 特開-半導体装置およびその製造方法 図14
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024143284
(43)【公開日】2024-10-11
(54)【発明の名称】半導体装置およびその製造方法
(51)【国際特許分類】
   H01L 21/52 20060101AFI20241003BHJP
   H01L 23/14 20060101ALI20241003BHJP
   H01L 23/12 20060101ALI20241003BHJP
【FI】
H01L21/52 C
H01L21/52 A
H01L23/14 S
H01L23/12 F
【審査請求】未請求
【請求項の数】14
【出願形態】OL
(21)【出願番号】P 2023055877
(22)【出願日】2023-03-30
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(71)【出願人】
【識別番号】520124752
【氏名又は名称】株式会社ミライズテクノロジーズ
(74)【代理人】
【識別番号】110001128
【氏名又は名称】弁理士法人ゆうあい特許事務所
(72)【発明者】
【氏名】水谷 厚司
(72)【発明者】
【氏名】加藤 哲弥
(72)【発明者】
【氏名】片山 雅之
(72)【発明者】
【氏名】宮脇 正太郎
(72)【発明者】
【氏名】大竹 伸幸
(72)【発明者】
【氏名】和田 章良
【テーマコード(参考)】
5F047
【Fターム(参考)】
5F047AA07
5F047AB06
5F047BA19
5F047BB11
5F047CA00
(57)【要約】
【課題】接合部材の信頼性を向上できるようにする。
【解決手段】半導体チップ10を用意することと、第1突当て部31a、第2突当て部31b、および仕切板32を有する台座20を用意することと、仕切板32と半導体チップ10との間に接合部材40が配置される状態で半導体チップ10を搭載面30a上に配置することと、加熱して接合部材40を溶融した後に冷却して固化することにより、接合部材40を介して半導体チップ10を台座20に接合することと、を行い、台座20に接合することでは、溶融した接合部材40が仕切板32で区画されたそれぞれの領域R1~R4に流れるようにする。
【選択図】図1
【特許請求の範囲】
【請求項1】
搭載面(30a)を有する台座(20)と、
前記搭載面上に配置され、光半導体素子が形成されると共に一方向に長手方向を有する平面形状とされた半導体チップ(10)と、
前記台座と前記半導体チップとの間に配置された接合部材(40)と、を備え、
前記台座の搭載面には、前記半導体チップのうちの前記長手方向における一方の端部側と当接する第1突当て部(31a)および前記半導体チップのうちの前記長手方向における他方の端部側と当接する第2突当て部(31b)と、前記第1突当て部および前記第2突当て部の間に配置されて前記第1突当て部と前記第2突当て部との間の領域を複数の領域(R1~R4)に区画する仕切板(32)が備えられており、
前記接合部材は、前記仕切板にて区画されたそれぞれの領域に配置されている半導体装置の製造方法であって、
前記半導体チップを用意することと、
前記第1突当て部、前記第2突当て部、および前記仕切板を有する前記台座を用意することと、
前記仕切板と前記半導体チップとの間に前記接合部材が配置される状態で前記半導体チップを前記搭載面上に配置することと、
加熱して前記接合部材を溶融した後に冷却して固化することにより、前記接合部材を介して前記半導体チップを前記台座に接合することと、を行い、
前記台座に接合することでは、溶融した前記接合部材が前記仕切板で区画されたそれぞれの領域に流れるようにする半導体装置の製造方法。
【請求項2】
前記台座を用意することでは、それぞれの前記領域において、前記第1突当て部と前記第2突当て部との配列方向に沿った長さが等しくされたものを用意する請求項1に記載の半導体装置の製造方法。
【請求項3】
前記台座を用意することでは、前記第1突当て部、前記第2突当て部、および前記仕切板が、前記搭載面の面方向であって、前記第1突当て部と前記第2突当て部との配列方向と交差する方向に延びているものを用意する請求項1に記載の半導体装置の製造方法。
【請求項4】
前記台座を用意することでは、前記第1突当て部、前記第2突当て部、および前記仕切板が、前記搭載面の面方向に対する法線方向において、前記半導体チップから突出しているものを用意する請求項3に記載の半導体装置の製造方法。
【請求項5】
前記台座を用意することでは、前記搭載面の面方向に対する法線方向において、前記第1突当て部のうちの前記第2突当て部側の側面、前記第2突当て部のうちの前記第1突当て部側の側面、および前記仕切板における前記半導体チップと重なる部分のみに、前記台座よりも前記接合部材との接合性が高い高接合膜(33)が配置されたものを用意する請求項1ないし4のいずれか1つに記載の半導体装置の製造方法。
【請求項6】
前記台座を用意することでは、前記仕切板の高さが、前記第1突当て部および前記第2突当て部の高さよりも低くされたものを用意する請求項1に記載の半導体装置の製造方法。
【請求項7】
前記台座を用意することでは、前記仕切板が前記第1突当て部と前記第2突当て部との間に3個以上配置され、前記第1突当て部と前記第2突当て部との配列方向に沿った中央部に位置する前記仕切板の高さが、前記配列方向の端部側に位置する前記仕切板の高さよりも高くされているものを用意する請求項6に記載の半導体装置の製造方法。
【請求項8】
前記台座を用意することでは、前記領域を構成する搭載面と繋がる溝部(34)が形成されたものを用意し、
前記半導体チップを前記台座に接合することでは、前記溝部にも溶融した前記接合部材が流れるようにする請求項1に記載の半導体装置の製造方法。
【請求項9】
前記台座を用意することでは、前記溝部に、前記台座よりも前記接合部材との接合性が低い低接合膜(35)が形成されたものを用意する請求項8に記載の半導体装置の製造方法。
【請求項10】
前記台座を用意することでは、前記凹部の底面側から突出方向に向かって幅が狭くされた前記仕切板が形成されたものを用意する請求項1に記載の半導体装置の製造方法。
【請求項11】
前記台座を用意することでは、前記搭載面を加工し、前記搭載面と同じ材料で前記仕切板が構成されたものを用意する請求項1に記載の半導体装置の製造方法。
【請求項12】
前記台座を用意することでは、それぞれの前記領域における前記第1突当て部と前記第2突当て部との配列方向に沿った長さ(b)が、前記半導体チップにおける前記配列方向と交差する交差方向に沿った長さ(a)よりも短くされているものを用意する請求項1に記載の半導体装置の製造方法。
【請求項13】
半導体装置であって、
搭載面(30a)を有する台座(20)と、
前記搭載面上に配置され、光半導体素子が形成されると共に一方向に長手方向を有する平面形状とされた半導体チップ(10)と、
前記台座と前記半導体チップとの間に配置された接合部材(40)と、を備え、
前記台座の搭載面には、前記半導体チップのうちの前記長手方向における一方の端部側と当接する第1突当て部(31a)および前記半導体チップのうちの前記長手方向における他方の端部側と当接する第2突当て部(31b)と、前記第1突当て部および前記第2突当て部の間に配置されて前記第1突当て部と前記第2突当て部との間の領域を複数(R1~R4)の領域に区画する仕切板(32)が備えられており、
前記接合部材は、前記仕切板にて区画されたそれぞれの領域に配置されている半導体装置。
【請求項14】
それぞれの前記領域は、前記第1突当て部と前記第2突当て部との配列方向に沿った長さが等しくされている請求項13に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光半導体素子が形成された半導体チップが接合部材を介して台座に接合されて構成される半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
従来より、光半導体素子が形成された半導体チップが接合部材を介して台座に接合されて構成される半導体装置が提案されている(例えば、特許文献1参照)。具体的には、この半導体装置では、半導体チップの内部に光導波路部が形成され、半導体チップのうちの台座側の部分に凹部が形成されている。台座は、半導体チップが配置される凹部が形成され、凹部の側面側に光導波路部が形成されていると共に凹部の底面に凸部が形成されている。そして、半導体チップは、凹部に台座の凸部が挿入され、半導体チップの光導波路部の高さと台座の光導波路部の高さが一致する状態で台座上に配置されている。また、接合部材は、半導体チップと台座との間に配置されている。なお、接合部材は、はんだで構成される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開6696151号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上記の半導体装置では、半導体チップと台座との間に配置される接合部材の量が部分的に異なる場合がある。この場合、部分毎に接合部材の接合性が異なったり、放熱性が異なったりする等、接合部材の信頼性が低下する可能性がある。
【0005】
本発明は上記点に鑑み、接合部材の信頼性を向上できる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記目的を達成するための請求項1は、搭載面(30a)を有する台座(20)と、搭載面上に配置され、光半導体素子が形成されると共に一方向に長手方向を有する平面形状とされた半導体チップ(10)と、台座と半導体チップとの間に配置された接合部材(40)と、を備え、台座の搭載面には、半導体チップのうちの長手方向における一方の端部側と当接する第1突当て部(31a)および半導体チップのうちの長手方向における他方の端部側と当接する第2突当て部(31b)と、第1突当て部および第2突当て部の間に配置されて第1突当て部と第2突当て部との間の領域を複数の領域(R1~R4)に区画する仕切板(32)が備えられており、接合部材は、仕切板にて区画されたそれぞれの領域に配置されている半導体装置の製造方法であって、半導体チップを用意することと、第1突当て部、第2突当て部、および仕切板を有する台座を用意することと、仕切板と半導体チップとの間に接合部材が配置される状態で半導体チップを搭載面上に配置することと、加熱して接合部材を溶融した後に冷却して固化することにより、接合部材を介して半導体チップを台座に接合することと、を行い、台座に接合することでは、溶融した接合部材が仕切板で区画されたそれぞれの領域に流れるようにする。
【0007】
これによれば、仕切板が備えられているため、各領域にそれぞれに溶融した接合部材が流れ込み易い。このため、特定箇所の接合部材が過剰になったり、過少になったりすることを抑制できる。したがって、接合部材の接合性が悪化することを抑制でき、放熱性が悪化することを抑制できるため、接合部材の信頼性の向上を図ることができる。
【0008】
請求項13は、半導体装置であって、搭載面(30a)を有する台座(20)と、搭載面上に配置され、光半導体素子が形成されると共に一方向に長手方向を有する平面形状とされた半導体チップ(10)と、台座と半導体チップとの間に配置された接合部材(40)と、を備え、台座の搭載面には、半導体チップのうちの長手方向における一方の端部側と当接する第1突当て部(31a)および半導体チップのうちの長手方向における他方の端部側と当接する第2突当て部(31b)と、第1突当て部および第2突当て部の間に配置されて第1突当て部と第2突当て部との間の領域を複数の領域(R1~R4)に区画する仕切板(32)が備えられており、接合部材は、仕切板にて区画されたそれぞれの領域に配置されている。
【0009】
これによれば、各領域にそれぞれ接合部材が配置されるため、特定箇所の接合部材が過剰になったり、過少になったりすることを抑制できる。したがって、接合部材の接合性が悪化することを抑制でき、放熱性が悪化することを抑制できるため、接合部材の信頼性の向上を図ることができる。
【0010】
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
【0011】
図1】第1実施形態における半導体装置の断面図である。
図2図1に示す半導体装置の平面図である。
図3A図1に示す半導体装置の製造工程を示す断面図である。
図3B図1に示す半導体装置の製造工程を示す断面図である。
図3C図3Aおよび図3Bに続く半導体装置の製造工程を示す断面図である。
図3D図3Cに続く半導体装置の製造工程を示す断面図である。
図4】比較例の半導体装置における接合部材の状態を示す平面図である。
図5図4中のV-V線に沿った断面図である。
図6図4中のVI-VI線に沿った断面図である。
図7】第2実施形態における半導体装置の平面図である。
図8】第3実施形態における半導体装置の断面図である。
図9】半導体チップが撓んだ際の状態を示す断面図である。
図10】第4実施形態における半導体装置の断面図である。
図11図10に示す半導体装置の平面図である。
図12】第4実施形態の変形例における半導体装置の断面図である。
図13】第5実施形態における半導体装置の断面図である。
図14】第6実施形態における半導体装置の平面図である。
【発明を実施するための形態】
【0012】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【0013】
(第1実施形態)
第1実施形態の半導体装置について、図1および図2を参照しつつ説明する。半導体装置は、半導体チップ10、台座20、および接合部材40等を備えて構成されている。なお、図2は、半導体チップ10、接合部材40、後述する第1、第2突当て部31a、31b、および仕切板32の位置関係を示す平面図である。また、図1中の半導体チップ10および台座20は、図2中のI-I線に沿った断面図に相当している。
【0014】
半導体チップ10は、内部に発光層等の光導波路部11を有する半導体レーザや光増幅器等の光半導体素子が形成されて構成されている。なお、このような光半導体素子を有する半導体チップ10は、例えば、III-V族系のインジウムリン基板等を用いて構成されている。
【0015】
本実施形態の半導体チップ10は、一面10aおよび他面10bを有し、一方向を長手方向とする平面矩形状とされている。なお、光導波路部11は、半導体チップ10の内部において、長手方向に沿って延設されている。
【0016】
また、半導体チップ10は、他面10b側に、光半導体素子(すなわち、インジウムリン基板等)よりも接合部材40との接合性が高い材料で構成される素子側高接合膜12が配置されている。具体的には、素子側高接合膜12は、半導体チップ10の他面10bにおける長手方向の両端部が露出するように配置されている。なお、素子側高接合膜12は、例えば、金膜等で構成される。以下、本実施形態では、半導体チップ10の他面10bのうちの素子側高接合膜12から露出する部分を当接部13ともいう。本実施形態では、半導体チップ10の他面10bにおける長手方向の両端部が素子側高接合膜12から露出しているため、当接部13は、半導体チップ10の他面10bにおける長手方向の両端部に構成される。
【0017】
台座20は、本実施形態では、支持基板21、埋込絶縁膜22、半導体層23、層間絶縁膜24、高さ調整部25等が積層されて構成されている。そして、この台座20では、埋込絶縁膜22と層間絶縁膜24とで挟まれる半導体層23にて光導波路部26が構成される。なお、支持基板21、半導体層23、高さ調整部25は、シリコン基板等で構成され、埋込絶縁膜22および層間絶縁膜24は、酸化膜等で構成される。また、このような台座20は、例えば、支持基板21、埋込絶縁膜22、半導体層23が順に形成されたSOI(Silicon On Insulatorの略)基板を用意し、半導体層23上に層間絶縁膜24および高さ調整部25を順に配置することで構成される。
【0018】
台座20には、半導体チップ10を搭載するための凹部30が形成されている。具体的には、凹部30は、高さ調整部25側から支持基板21に達するように形成されている。そして、凹部30の底面30aには、底面30aの面方向に対する法線方向に突出する、第1突当て部31a、第2突当て部31b、および仕切板32が形成されている。なお、本実施形態では、凹部30の底面30aが搭載面に相当する。
【0019】
以下、凹部30の底面30aにおける一方向を第1方向とし、第1方向と交差する方向であて、凹部30の底面30aに沿った方向を第2方向として説明する。例えば、図1では、紙面左右方向が第1方向となり、紙面垂直方向が第2方向となる。また、本実施形態では、後述のように第1突当て部31aと第2突当て部31bが配置されるため、第1突当て部31aと第2突当て部31bとの配列方向が第1方向となる。
【0020】
第1突当て部31a、第2突当て部31b、および仕切板32は、それぞれ第2方向に沿って延びるように形成されている。本実施形態の第1突当て部31a、第2突当て部31bおよび仕切板32は、第2方向の長さが、半導体チップ10における長手方向と交差する方向であって、半導体チップ10の面方向に沿った短手方向の長さと等しくされている。
【0021】
第1突当て部31aおよび第2突当て部31bは、高さが同じとされ、第1方向における両端部側に配置されている。第1突当て部31aおよび第2突当て部31bは、半導体チップ10の当接部13と当接する部分である。このため、第1突当て部31aおよび第2突当て部31bは、第1突当て部31aと第2突当て部31bとの間の長さが半導体チップ10における長手方向に沿った長さと同じとされている。また、第1突当て部31aおよび第2突当て部31bは、半導体チップ10の光導波路部11と台座20の光導波路部26の高さが一致するように高さが調整されている。なお、本実施形態では、第1突当て部31aが台座20の光導波路部26側に配置されている。
【0022】
そして、半導体チップ10は、第1突当て部31aおよび第2突当て部31bが当接部13と当接し、半導体チップ10の長手方向が第1方向と一致すると共に短手方向が第2方向と一致する状態で台座20に配置されている。
【0023】
仕切板32は、本実施形態では3つ備えられ、それぞれ高さが同じとされていると共に第1、第2突当て部31a、31bよりも低くされている。そして、各仕切板32は、半導体チップ10の他面10bと、第1突当て部31aおよび第2突当て部31bで囲まれる領域を均等に分割するように配置されている。本実施形態では、第1突当て部31aと第2突当て部31bとの間に3つの仕切板32が配置されている。そして、3つの仕切板32は、半導体チップ10の他面10bと、第1突当て部31aおよび第2突当て部31bで囲まれる領域が体積の等しい第1~第4領域R1~R4に区画されるように配置されている。つまり、3つの仕切板32は、第1~第4領域R1~R4における第1方向に沿った長さが等しくなるように配置されている。
【0024】
さらに、本実施形態では、台座20のうちの第1突当て部31aと第2突当て部31bとの間に位置する部分に、凹部30の底面30a(すなわち、シリコン)よりも接合部材40との接合性が高い台座側高接合膜33が配置されている。なお、台座側高接合膜33は、金膜等で構成される。
【0025】
具体的には、本実施形態では、台座側高接合膜33は、第1突当て部31aのうちの第2突当て部31b側の側面に形成されていると共に、第2突当て部31bのうちの第1突当て部31a側の側面に形成されている。また、台座側高接合膜33は、仕切板32の側面および仕切板32における突出方向の先端面に形成されている。さらに、台座側高接合膜33は、第1突当て部31aと第2突当て部31bとの間に位置する凹部30の底面30aに形成されている。
【0026】
なお、上記のように、仕切板32は、第1突当て部31aおよび第2突当て部31bよりも高さが低くされるが、より詳しくは、台座側高接合膜33が素子側高接合膜12と離れる高さに調整されている。
【0027】
また、本実施形態では、第1突当て部31a、第2突当て部31b、および仕切板32の第2方向の長さと、半導体チップ10の第2方向の長さとが等しくされている。そして、半導体チップ10は、凹部30の底面30aに対する法線方向(以下では、単に法線方向ともいう)において、第1突当て部31a、第2突当て部31b、および仕切板32が半導体チップ10から突出しないように配置されている。言い換えると、第1突当て部31a、第2突当て部31b、および仕切板32は、法線方向において、半導体チップ10から突出しないように第2方向の長さが調整されている。そして、台座側高接合膜33は、上記のように配置されている。このため、台座側高接合膜33は、法線方向において、第1突当て部31aのうちの第2突当て部31b側の側面、第2突当て部31bのうちの第1突当て部31a側の側面、仕切板32、および凹部30の底面30aのうちの半導体チップ10と重なる部分のみに形成されているともいえる。
【0028】
なお、法線方向においてとは、言い換えると、凹部30の底面30aに対する法線方向から視たときということもできる。また、法線方向においてとは、台座20と半導体チップ10との積層方向においてということもできる。
【0029】
接合部材40は、第1~第4領域R1~R4に略均等に配置されている。また、本実施形態では、仕切板32が第1、第2突当て部31a、31bの高さよりも低くされており、台座側高接合膜33と素子側高接合膜12とが離れて配置されている。このため、接合部材40は、仕切板32の先端面に形成された台座側高接合膜33と素子側高接合膜12との間にも配置されている。
【0030】
また、接合部材40は、法線方向において、半導体チップ10からはみ出して配置されている。但し、第1~第4領域R1~R4からはみ出す接合部材40は、それぞれ量がほぼ等しくなっており、互いに離れて配置されている。なお、接合部材40は、溶融した際にクリープ現象が少ないはんだで構成され、例えば、金スズ系のはんだ、スズアンチモン系のはんだ、スズ亜鉛系のはんだ等で構成される。
【0031】
以上が本実施形態における半導体装置の構成である。次に、上記半導体装置の製造方法について、図3A図3Dを参照しつつ説明する。
【0032】
まず、図3Aに示されるように、素子側高接合膜12が配置され、素子側高接合膜12上に接合部材40が配置された半導体チップ10を用意する。なお、接合部材40は、スパッタ法や蒸着法等によって素子側高接合膜12上に配置される。
【0033】
また、図3Bに示されるように、図3Aとは別工程において、凹部30が形成されると共に、上記の第1突当て部31a、第2突当て部31b、仕切板32、および台座側高接合膜33が形成された台座20を用意する。なお、本実施形態では、凹部30の底面30aに対してフォトエッチング等の加工を行うことにより、第1突当て部31a、第2突当て部31b、仕切板32を形成する。このため、第1突当て部31a、第2突当て部31b、仕切板32は、台座20(すなわち、支持基板21)と同じ材料で構成される。また、第1突当て部31a、第2突当て部31b、および仕切板32の高さの違いは、例えば、エッチング回数を異ならせることによって形成される。
【0034】
続いて、図3Cに示されるように、第1突当て部31aと第2突当て部31bとの間において接合部材40が仕切板32の先端面に形成された台座側高接合膜33と当接するように、半導体チップ10を台座20上に配置する。つまり、凹部30の底面30a上に接合部材40を介して半導体チップ10を配置する。この際、高さ調整部25の位置を把握しながら半導体チップ10を配置することにより、容易に半導体チップ10を配置することができる。
【0035】
続いて、図3Dに示されるように、例えば、加熱温度を320℃として2MPaの荷重を印加しながら接合部材40を溶融し、その後に接合部材40を冷却して固化することで上記の半導体装置が製造される。この際、本実施形態では、仕切板32が形成されており、溶融した接合部材40は、各領域R1~R4に均等に流れ込む。このため、接合部材40が特定の箇所で過剰になったり過少になったりすることを抑制でき、接合部材40の信頼性の向上を図ることができる。
【0036】
ここで、凹部30の底面30aに仕切板32が形成されていない半導体装置を比較例とし、比較例の半導体装置を製造した場合の接合部材40の形状について説明する。
【0037】
比較例の半導体装置を製造する場合には、まず、凹部30の底面30aに接合部材40を配置し、接合部材40上に半導体チップ10を配置する。そして、接合部材40を溶融した後に固化して台座20と半導体チップ10とを接合することで比較例の半導体装置が製造される。
【0038】
この場合、図4図6に示されるように、仕切板32がない場合には、接合部材40を溶融すると、表面張力によって接合部材40が第1方向における中心部側へ引き寄せられる。このため、第1方向における中央部では、接合部材40が過剰となり、第1方向における両端部では、接合部材40が過少となる。そして、この状態で接合部材40が固化されると、法線方向において、第1方向における中央部では、接合部材40のはみだし量が多くなり、第1方向における両端部では、接合部材40が過少となってえぐれ部が構成される。
【0039】
このような比較例の半導体装置では、加熱時または冷却時において、法線方向において半導体チップ10から最もはみだしている部分にせん断応力が集中し易く、この部分にクラックが発生し易くなる。そして、このクラックにより、半導体チップ10と台座20との接合性が悪化すると共に放熱性が悪化する。また、えぐれ部が形成されている部分では、元々の接合面積が少なくなり、接合性が悪化すると共に放熱性が悪化する。つまり、比較例の半導体装置では、接合部材40の信頼性が低下し易い。特に本実施形態のように光半導体素子を有する半導体チップ10では、使用時の発熱が大きいため、接合部材40の接合性が低下して放熱性が低下すると、半導体チップ10に不具合が発生し易くなる。
【0040】
これに対し、本実施形態では、上記のように仕切板32が備えられており、図3Dの工程にて接合部材40を溶融した際には、第1~第4領域R1~R4に均等に接合部材40が流れ込み易い。このため、特定箇所の接合部材40が過剰になったり、過少になったりすることを抑制できる。したがって、接合部材40の接合性が悪化することを抑制でき、放熱性が悪化することを抑制できるため、接合部材40の信頼性の向上を図ることができる。
【0041】
以上説明した本実施形態によれば、凹部30の底面30aに仕切板32が配置され、接合部材40は、各仕切板32で区画される領域R1~R4に均等に配置される。このため、特定領域の接合部材40が過剰になったり過少になったりすることを抑制でき、接合部材40の信頼性を向上できる。
【0042】
(1)本実施形態では、仕切板32は、第1~第4領域R1~R4における第1方向に沿った長さが等しくなるように配置されている。このため、第1~第4領域R1~R4に配置される接合部材40を均等にし易くできる。
【0043】
(2)本実施形態では、仕切板32の高さが第1突当て部31aおよび第2突当て部31bの高さよりも低くされており、接合部材40は、仕切板32の突出方向における先端面と半導体チップ10との間にも配置されている。このため、仕切板32が素子側高接合膜12と当接されている場合と比較して、接合面積を広くでき、さらに接合部材40の信頼性を向上できる。また、仕切板32の高さが第1突当て部31aおよび第2突当て部31bの高さよりも低くされているため、仕切板32の高さが第1突当て部31aおよび第2突当て部31bの高さよりも高くされている場合と比較して、半導体チップ10が傾いて配置されることを抑制できる。
【0044】
(3)本実施形態では、半導体チップ10に素子側高接合膜12が配置され、台座20に台座側高接合膜33が配置されている。このため、素子側高接合膜12および台座側高接合膜33が配置されていない場合と比較して、接合部材40との接合性を向上できる。
【0045】
(4)本実施形態では、凹部30の底面30aを加工することで第1突当て部31a、第2突当て部31b、および仕切板32を形成している。このため、別部材を用意する必要もなく、製造工程の簡略化を図ることができる。
【0046】
(5)本実施形態では、第1突当て部31aおよび第2突当て部31bにおける突出方向の先端面には、台座側高接合膜33が配置されない。このため、例えば、第1突当て部31aおよび第2突当て部31bにおける突出方向の先端面に台座側高接合膜33が配置されている場合と比較して、半導体チップ10の高さ位置がばらつくことを抑制できる。したがって、台座20側の光導波路部26と半導体チップ10の光導波路部11との高さがばらつくことを抑制できる。
【0047】
(第2実施形態)
第2実施形態について説明する。本実施形態は、第1実施形態に対し、仕切板32の第2方向に沿った長さを変更したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
【0048】
本実施形態の半導体装置では、図7に示されるように、第1突当て部31a、第2突当て部31bおよび仕切板32の第2方向の長さが半導体チップ10の第2方向の長さより長くされている。そして、半導体チップ10は、法線方向において、第2方向における両側から第1突当て部31a、第2突当て部31b、および仕切板32が突出するように、台座20上に配置されている。
【0049】
また、台座側高接合膜33は、法線方向において、第1突当て部31aにおける第2突当て部31b側の側面、第2突当て部31bにおける第1突当て部31a側の側面、仕切板32、および凹部30の底面30aのうちの半導体チップ10と重なる部分のみに形成されている。すなわち、台座側高接合膜33は、法線方向において、半導体チップ10と重ならない部分には形成されておらず、第1突当て部31a、第2突当て部31b、仕切板32、および凹部30の底面30aのうちの半導体チップ10から突出する部分には形成されていない。
【0050】
接合部材40は、法線方向において半導体チップ10から突出している第1突当て部31a、第2突当て部31b、および仕切板32の間にも配置されている。この場合、上記第1実施形態と比較すると、法線方向において第1突当て部31a、第2突当て部31b、および仕切板32が半導体チップ10から第2方向に突出しているため、さらに各領域R1~R4からはみ出している接合部材40が繋がることを抑制できる。
【0051】
また、本実施形態では、第1突当て部31a、第2突当て部31b、および仕切板32は、法線方向において半導体チップ10から突出する部分に台座側高接合膜33が配置されていない。このため、法線方向において半導体チップ10から突出する部分では、溶融した接合部材40が濡れ広がり難くなる。したがって、さらに各領域R1~R4からはみ出している接合部材40が繋がることを抑制できる。なお、本実施形態では、接合部材40のうちの半導体チップ10から突出する部分は、第1突当て部31aと仕切板32との間、仕切板32同士の間、仕切板32と第2突当て部31bとの間において、中央部側が凹んだ形状となる。
【0052】
以上が本実施形態における半導体装置の構成である。このような半導体装置は、図3Bの工程にて台座20を用意する際、上記の仕切板32が形成された台座20を用意することで製造される。
【0053】
以上説明した本実施形態によれば、凹部30の底面30aに仕切板32が配置され、接合部材40が各仕切板32で区画される領域R1~R4に配置されるため、上記第1実施形態と同様の効果を得ることができる。
【0054】
(1)本実施形態では、第1突当て部31a、第2突当て部31bおよび仕切板32の第2方向の長さが半導体チップ10の第2方向の長さより長くされている。このため、さらに各領域R1~R4からはみ出している接合部材40が繋がることを抑制できる。
【0055】
(2)本実施形態では、第1突当て部31a、第2突当て部31b、および仕切板32は、法線方向において半導体チップ10から突出する部分に台座側高接合膜33が配置されていない。このため、法線方向において半導体チップ10から突出する部分では、溶融した接合部材40が濡れ広がり難くなり、さらに各領域R1~R4からはみ出している接合部材40が繋がることを抑制できる。
【0056】
(第3実施形態)
第3実施形態について説明する。本実施形態は、第1実施形態に対し、仕切板32の形状を変更したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
【0057】
本実施形態の半導体装置では、図8に示されるように、第1方向における中央部の仕切板32の高さが、第1方向における両端部に位置する仕切板32の高さよりも高くされている。
【0058】
このような半導体装置では、図9に示されるように、半導体チップ10の第1方向における中央部が凹部30の底面30a側に撓んだ場合、高さが高くされている仕切板32によって半導体チップ10の撓みが抑制される。したがって、光導波路部11での光の損失を低減できる。
【0059】
以上が本実施形態における半導体装置の構成である。このような半導体装置は、図3Bの工程にて台座20を用意する際、上記の仕切板32が形成された台座20を用意することで製造される。
【0060】
以上説明した本実施形態によれば、凹部30の底面30aに仕切板32が配置され、接合部材40が各仕切板32で区画される領域R1~R4に配置されるため、上記第1実施形態と同様の効果を得ることができる。
【0061】
(1)本実施形態では、第1方向における中央部の仕切板32の高さが、他の仕切板32の高さよりも高くされている。このため、半導体チップ10の第1方向における中央部が凹部30の底面30a側に撓んだ場合、高さが高くされている仕切板32によって半導体チップ10の撓みが抑制される。したがって、光導波路部11での光の損失を低減できる。
【0062】
(第3実施形態の変形例)
上記第3実施形態の変形例について説明する。本実施形態では、3つの仕切板32が備えられている例を説明したが、仕切板32は、3つ以上であればよい。但し、仕切板32が4つ以上の偶数個備えられる場合には、第1方向における中央に位置する2つの仕切板32の高さが、他の仕切板32の高さよりも高くされることが好ましい。
【0063】
(第4実施形態)
第4実施形態について説明する。本実施形態は、第1実施形態に対し、台座20に溝部を形成したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
【0064】
本実施形態の半導体装置では、図10および図11に示されるように、台座20には、法線方向において半導体チップ10と重なる部分と異なる部分に溝部34が形成されている。具体的には、溝部34は、台座20のうちの半導体チップ10と重なる部分の近傍において、第1方向に沿って形成されている。言い換えると、溝部34は、第1~第4領域R1~R4を構成する凹部30の底面30aと繋がるように形成されている。本実施形態では、溝部34は、法線方向において、半導体チップ10側に位置する側面が半導体チップ10の側面と重なるように形成されている。
【0065】
そして、接合部材40は、半導体チップ10と台座20との間の部分から溝部34内に渡って配置されている。なお、台座側高接合膜33は、法線方向において半導体チップ10と重なる部分に形成されており、半導体チップ10と重ならない部分には形成されていない。このため、台座20のうちの溝部34は、台座20のうちの半導体チップ10と重なる部分よりも接合部材40との接合性が低くなっている。
【0066】
以上が本実施形態における半導体装置の構成である。このような半導体装置は、図3Bの工程にて台座20を用意する際、上記の溝部34が形成された台座20を用意すればよい。そして、図3Dの工程にて溶融した接合部材40が溝部34内に流れ込むようにすることにより、上記半導体措置が製造される。
【0067】
以上説明した本実施形態によれば、凹部30の底面30aに仕切板32が配置され、接合部材40が各仕切板32で区画される領域R1~R4に配置されるため、上記第1実施形態と同様の効果を得ることができる。
【0068】
(1)本実施形態では、溝部34が形成されており、接合部材40が溝部34内に配置されている。このため、接合部材40が第2方向へ広がることを抑制できる。つまり、接合部材40の第2方向へのはみだし量を低減できる。したがって、接合部材40に印加されるせん断応力を小さくでき、さらに接合部材40の信頼性の向上を図ることができる。また、溝部34は、台座20のうちの半導体チップ10と重なる部分よりも接合部材40との接合性が低くなっているため、さらに接合部材40に印加されるせん断応力を小さくできる。
【0069】
(第4実施形態の変形例)
上記第4実施形態の変形例について説明する。上記第4実施形態において、図12に示されるように、溝部34には、さらに接合部材40との接合性が低下するように、凹部30の底面30aよりも接合部材40との接合性が低い酸化膜等で構成される低接合膜35が配置されていてもよい。これによれば、溝部34内に溶融して流れ込んだ接合部材40は、固化される際、台座20と接合され難くなる。このため、溝部34内に流れ込んだ部分では、台座20との間でせん断応力が発生し難くなり、さらに接合部材40にクラックが発生することを抑制できる。
【0070】
(第5実施形態)
第5実施形態について説明する。本実施形態は、第1実施形態に対し、仕切板32の形状を変更したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
【0071】
本実施形態の半導体装置では、図13に示されるように、仕切板32は、凹部30の底面30a側から突出方向の先端面側に向かって幅が狭くされたテーパ状とされている。つまり、仕切板32の側面と凹部30の底面30aとの成す角度θが鈍角とされている。
【0072】
以上が本実施形態における半導体装置の構成である。このような半導体装置は、図3Bの工程にて台座20を用意する際、上記の仕切板32が形成された台座20を用意すればよい。
【0073】
以上説明した本実施形態によれば、凹部30の底面30aに仕切板32が配置され、接合部材40が各仕切板32で区画される領域R1~R4に配置されるため、上記第1実施形態と同様の効果を得ることができる。
【0074】
(1)本実施形態では、仕切板32は、凹部30の底面30a側から突出方向の先端面側に向かって幅が狭くされたテーパ状とされている。このため、仕切板32の側面と凹部30の底面30aとの成す角度θが直角とされている場合と比較して、仕切板32の側面と凹部30の底面30aとの連結部分にも溶融した接合部材40が流れ込み易くなる。つまり、仕切板32の側面と凹部30の底面30aとの連結部分にボイドが発生することを抑制できる。したがって、さらに接合部材40の信頼性の向上を図ることができる。
【0075】
(第6実施形態)
第6実施形態について説明する。本実施形態は、第1実施形態に対し、仕切板32の間隔を変更したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
【0076】
本実施形態の半導体装置では、図14に示されるように、各領域R1の第1方向に沿った長さが既定されている。なお、図14では、接合部材40を省略して示している。具体的には、上記のように、接合部材40は、第2方向の長さ(すなわち、はみだし量)が半導体チップ10および仕切板32の長さによって規定される。このため、接合部材40は、半導体チップ10および仕切板32における第2方向の長さが調整されることにより、第2方向に位置する両端部からクラックが発生することを抑制できる。
【0077】
この場合、接合部材40は、第1方向においても同様であり、各領域R1~R4における第1方向に沿った長さが長すぎると、各領域R1~R4における第1方向の両端部に位置する部分にクラックが発生する可能性がある。このため、本実施形態では、各領域R1~R4における第1方向に沿った長さを第1長さaとし、半導体チップ10の第2方向に沿った長さを第2長さbとすると、第1長さaが第2長さbよりも短くされている。つまり、仕切板32は、第1長さaが第2長さbよりも短くなるように配置されている。
【0078】
(1)本実施形態では、凹部30の底面30aに仕切板32が配置され、接合部材40が各仕切板32で区画される領域R1~R4に配置されるため、上記第1実施形態と同様の効果を得ることができる。
【0079】
(1)本実施形態では、第1長さaが第2長さbよりも短くされている。このため、各領域R1~R4に配置された接合部材40は、第1方向における端部からクラックが発生することも抑制できる。
【0080】
(他の実施形態)
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【0081】
例えば、上記各実施形態では、半導体装置を製造する際、接合部材40が半導体チップ10の素子側高接合膜12上に配置されている例を説明した。しかしながら、接合部材40は、半導体チップ10を台座20上に配置する際に半導体チップ10と台座20との間に配置されていればよく、台座20側に備えられていてもよい。
【0082】
また、上記各実施形態において、仕切板32数は適宜変更可能である。そして、各領域R1~R4における第1方向に沿った長さは、等しくされている方が好ましいが、異なっていてもよい。
【0083】
さらに、上記各実施形態において、素子側高接合膜12および台座側高接合膜33は、備えられていなくてもよいし、いずれか一方のみが備えられていてもよい。
【符号の説明】
【0084】
10 半導体チップ
20 台座
31a 第1突当て部
31b 第2突当て部
32 仕切板
R1~R4 第1~第4領域
図1
図2
図3A
図3B
図3C
図3D
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14