ホーム > 特許ランキング > 株式会社ＦＬＯＳＦＩＡ
▶ 株式会社ＦＬＯＳＦＩＡの特許一覧 ▶ 株式会社デンソーの特許一覧 ▶ 株式会社ミライズテクノロジーズの特許一覧 ▶ トヨタ自動車株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024143320
(43)【公開日】2024-10-11
(54)【発明の名称】積層構造体
(51)【国際特許分類】
H01L 29/861 20060101AFI20241003BHJP
C30B 29/22 20060101ALI20241003BHJP
C30B 29/20 20060101ALI20241003BHJP
C23C 16/40 20060101ALI20241003BHJP
H01L 21/329 20060101ALI20241003BHJP
H01L 29/24 20060101ALI20241003BHJP
C30B 25/18 20060101ALN20241003BHJP
H01L 21/365 20060101ALN20241003BHJP
H01L 21/368 20060101ALN20241003BHJP
【ＦＩ】
H01L29/91 F
C30B29/22
C30B29/20
C23C16/40
H01L29/91 C
H01L29/91 A
H01L29/24
C30B25/18
H01L21/365
H01L21/368 Z
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023055933
(22)【出願日】2023-03-30
(71)【出願人】
【識別番号】511187214
【氏名又は名称】株式会社ＦＬＯＳＦＩＡ
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】520124752
【氏名又は名称】株式会社ミライズテクノロジーズ
(71)【出願人】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(72)【発明者】
【氏名】四戸 孝
(72)【発明者】
【氏名】安藤 裕之
(72)【発明者】
【氏名】谷口 和也
(72)【発明者】
【氏名】星 真一
(72)【発明者】
【氏名】金村 高司
【テーマコード（参考）】
4G077
4K030
5F045
5F053
【Ｆターム（参考）】
4G077AA03
4G077AB06
4G077BC01
4G077BC60
4G077DB02
4G077EB01
4G077EC08
4G077ED06
4G077EF01
4G077TA04
4K030AA01
4K030AA14
4K030AA16
4K030BA02
4K030BA08
4K030BA11
4K030BA42
4K030BB01
4K030BB12
4K030CA04
4K030CA12
4K030EA01
4K030FA10
4K030LA12
5F045AA00
5F045AB40
5F045AC07
5F045AC11
5F045AD07
5F045AD08
5F045AD09
5F045AD10
5F045AE29
5F045BB16
5F045CA01
5F045CA19
5F045DA52
5F045DP03
5F045DQ10
5F045EE02
5F045EK07
5F053AA50
5F053BB60
5F053DD20
5F053FF02
5F053GG03
5F053HH05
5F053JJ01
5F053JJ03
5F053LL10
5F053RR04
(57)【要約】
【課題】半導体特性に優れた積層構造体を提供する。
【解決手段】ｎ型半導体層、ｉ型半導体層及びｐ型半導体層を備え、前記ｎ型半導体層は、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含む酸化物半導体を含み、前記ｐ型半導体層は、ガリウムとｄブロック金属元素とを含む酸化物半導体を含み、前記ｉ型半導体層は、第１層と第２層とを有し、前記第１層は、前記ｐ型半導体層の前記ｄブロック金属元素を含む酸化物半導体を含み、前記第１層の前記酸化物半導体における前記ｄブロック金属元素の割合は、前記ｐ型半導体層における前記ｄブロック金属元素の割合よりも小さく、前記第２層は、前記ｐ型半導体層の前記ｄブロック金属元素の割合が前記第１層の前記酸化物半導体における前記ｄブロック金属元素の割合よりも小さい酸化物半導体を含む積層構造体。
【選択図】図１
【解決手段】ｎ型半導体層、ｉ型半導体層及びｐ型半導体層を備え、前記ｎ型半導体層は、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含む酸化物半導体を含み、前記ｐ型半導体層は、ガリウムとｄブロック金属元素とを含む酸化物半導体を含み、前記ｉ型半導体層は、第１層と第２層とを有し、前記第１層は、前記ｐ型半導体層の前記ｄブロック金属元素を含む酸化物半導体を含み、前記第１層の前記酸化物半導体における前記ｄブロック金属元素の割合は、前記ｐ型半導体層における前記ｄブロック金属元素の割合よりも小さく、前記第２層は、前記ｐ型半導体層の前記ｄブロック金属元素の割合が前記第１層の前記酸化物半導体における前記ｄブロック金属元素の割合よりも小さい酸化物半導体を含む積層構造体。
【選択図】図１
【特許請求の範囲】
【請求項1】
ｎ型半導体層、ｉ型半導体層及びｐ型半導体層を備え、
前記ｎ型半導体層は、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含む酸化物半導体を含み、
前記ｐ型半導体層は、ガリウムとｄブロック金属元素とを含む酸化物半導体を含み、
前記ｉ型半導体層は、第１層と第２層とを有し、
前記第１層は、前記ｐ型半導体層の前記ｄブロック金属元素を含む酸化物半導体を含み、
前記第１層の前記酸化物半導体における前記ｄブロック金属元素の割合は、前記ｐ型半導体層における前記ｄブロック金属元素の割合よりも小さく、
前記第２層は、前記ｐ型半導体層の前記ｄブロック金属元素の割合が前記第１層の前記酸化物半導体における前記ｄブロック金属元素の割合よりも小さい酸化物半導体を含む積層構造体。
前記ｎ型半導体層は、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含む酸化物半導体を含み、
前記ｐ型半導体層は、ガリウムとｄブロック金属元素とを含む酸化物半導体を含み、
前記ｉ型半導体層は、第１層と第２層とを有し、
前記第１層は、前記ｐ型半導体層の前記ｄブロック金属元素を含む酸化物半導体を含み、
前記第１層の前記酸化物半導体における前記ｄブロック金属元素の割合は、前記ｐ型半導体層における前記ｄブロック金属元素の割合よりも小さく、
前記第２層は、前記ｐ型半導体層の前記ｄブロック金属元素の割合が前記第１層の前記酸化物半導体における前記ｄブロック金属元素の割合よりも小さい酸化物半導体を含む積層構造体。
【請求項2】
前記第２層は、前記ｐ型半導体層の前記ｄブロック金属元素を含まない請求項１に記載の積層構造体。
【請求項3】
前記ｎ型半導体層、前記ｐ型半導体層、前記第１層及び前記第２層の各々の前記酸化物半導体は、コランダム構造を有する請求項１又は請求項２に記載の積層構造体。
【請求項4】
前記ｎ型半導体層、前記ｐ型半導体層、前記第１層及び前記第２層の各々の前記酸化物半導体の主面は、ｃ面に対して傾斜した面である請求項１又は請求項２に記載の積層構造体。
【請求項5】
前記第１層は、前記ｐ型半導体層に接し、
前記第２層は、前記ｎ型半導体層に接する請求項１又は請求項２に記載の積層構造体。
前記第２層は、前記ｎ型半導体層に接する請求項１又は請求項２に記載の積層構造体。
【請求項6】
前記ｎ型半導体層、前記ｐ型半導体層、前記第１層及び前記第２層の各々の前記酸化物半導体は、互いに主成分が同じである請求項１又は請求項２に記載の積層構造体。
【請求項7】
前記ｐ型半導体層、前記ｉ型半導体層及び前記ｎ型半導体層がこの順序で積層された請求項１又は請求項２に記載の積層構造体。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、積層構造体に関する。
【背景技術】
【0002】
特許文献１には、ｎ型半導体層、ｉ型半導体層及びｐ型半導体層を含む半導体装置が開示されている。特許文献１においては、ｎ型半導体層の主成分である第１の半導体、ｉ型半導体層の主成分である第２の半導体、及びｐ型半導体層の主成分である第３の半導体は、いずれもコランダム構造を有する酸化物半導体である。特許文献１には、第１の半導体、第２の半導体及び第３の半導体として、酸化アルミニウム、酸化ガリウム、酸化インジウム、酸化クロム、酸化鉄、酸化チタン、酸化バナジウム、酸化コバルト又はこれらの混晶が例示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１９－４１１０６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示は、半導体特性に優れた積層構造体を提供することを課題とする。
【課題を解決するための手段】
【0005】
上記課題を解決するために、本開示の一態様の積層構造体は、ｎ型半導体層、ｉ型半導体層及びｐ型半導体層を備え、前記ｎ型半導体層は、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含む酸化物半導体を含み、前記ｐ型半導体層は、ガリウムとｄブロック金属元素とを含む酸化物半導体を含み、前記ｉ型半導体層は、第１層と第２層とを有し、前記第１層は、前記ｐ型半導体層の前記ｄブロック金属元素を含む酸化物半導体を含み、前記第１層の前記酸化物半導体における前記ｄブロック金属元素の割合は、前記ｐ型半導体層における前記ｄブロック金属元素の割合よりも小さく、前記第２層は、前記ｐ型半導体層の前記ｄブロック金属元素の割合が前記第１層の前記酸化物半導体における前記ｄブロック金属元素の割合よりも小さい。
【発明の効果】
【0006】
本開示によれば、半導体特性に優れた積層構造体を提供することができる。
【図面の簡単な説明】
【0007】
【図1】第１実施形態の積層構造体を示す模式断面図である。
【図2】積層構造体の製造装置の一例を示す概略構成図である。
【図3】第２実施形態の積層構造体を示す模式断面図である。
【図4】第３実施形態の積層構造体を示す模式断面図である。
【図5】第４実施形態の積層構造体を示す模式断面図である。
【図6】第５実施形態の積層構造体を示す模式断面図である。
【図7】第６実施形態の積層構造体を示す模式断面図である。
【図8】第７実施形態の積層構造体を示す模式断面図である。
【図9】第８実施形態の積層構造体を示す模式断面図である。
【図10】積層構造体を備えた半導体装置の一例を示す模式断面図である。
【図11】積層構造体を備えた半導体装置の他の一例を示す模式断面図である。
【図12】電源システムの一例を模式的に示す図である。
【図13】システム装置の一例を模式的に示す図である。
【図14】電源装置の電源回路図の一例を模式的に示す図である。
【発明を実施するための形態】
【0008】
以下、本開示の実施形態について図面を用いて説明する。尚、特許請求の範囲にかかる発明は、実施形態に限定されない。また、実施形態の中で説明される構成の組み合わせの全てが課題の解決手段に必須であるとして限定するものでもない。また、本開示の各構成は、本開示の課題の解決を妨げない範囲で説明されている。なお、同一構成要素には同一符号を付すことで、重複する説明を省略する。
【0009】
また、当業者にとって明らかなように、本明細書において述べられていなくとも、図面中において示される特徴は必ずしも一定の縮尺で描かれているわけではない。また、１つの形態における１つの特徴は別の形態においても用いられ得ることに留意されたい。周知の要素及び加工技術についての記載は、本開示の形態を必要に不明確にすることのないように省略され得る。本明細書において用いられる例は、単に本開示の理解を助けること、また更に当業者が本開示の形態を実施できるようにすることを目的としている。したがって、本明細書における形態及び例は本開示の範囲に限定されて解釈されず、特許請求の範囲及び適用可能な法律によってのみ定められる。
【0010】
「第１」及び「第２」等の用語は、本明細書において用いられる様々な要素を記述するために用いられるが、要素は、これらの用語によって限定されない。「第１」及び「第２」等の用語は、１つの要素を別の要素から区別するためにのみ用いられる。例えば、本開示の範囲から逸脱することなく、第１の要素は第２の要素と称することができ、また、第２の要素は第１の要素と称することができる。本明細書において用いられるように、用語「及び／又は」は、挙げられた項目のうち１つまたは複数のいくつかまたは全ての組み合わせを包含する。
【0011】
本明細書において用いられる用語は、特定の形態のみを記述することを目的としており、本開示を限定することを意図していない。本明細書において用いられる「備える」、「有する」又は「含む」等は、記載された要素の存在を表すものであり、１つまたは複数の他の要素の存在を排除するものではない。
【0012】
別途定義されない限り、本明細書において用いられる全ての用語（技術用語及び科学用語を含む）は、本開示が属する技術分野の当業者によって一般的に理解されるものと同じ意味を持つ。本明細書において用いられる用語は本明細書の文脈及び関連技術における意味と矛盾しない意味を有するように解釈される。また、本明細書において定義されない限り、本明細書において用いられる用語は、理想化された、または過度に形式的な意味で解釈されるべきでないことを理解されたい。
【0013】
（第１実施形態）
図１は、本実施形態の積層構造体１００Ａを模式的に示した断面図である。積層構造体１００Ａは、例えば、半導体装置の要素として用いられ、とりわけ、パワーデバイスに有用である。積層構造体１００Ａが用いられる半導体装置としては、例えば、ダイオード又はトランジスタ等が挙げられる。ダイオードとしては、整流用ダイオード、スイッチングダイオード、ツェナーダイオード、フォトダイオード、ショットキーバリアダイオード又は発光ダイオード等が挙げられる。トランジスタとしては、例えば、バイポーラトランジスタ(ＢＪＴ)、電界効果トランジスタ(ＦＥＴ)又は絶縁ゲートトランジスタ(ＩＧＢＴ)等が挙げられる。半導体装置は、横型デバイスであってもよいし、縦型デバイスであってもよい。「横型デバイス」は、電極が半導体層の片面側に形成された横型の素子である。「縦型デバイス」は、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子である。
図１は、本実施形態の積層構造体１００Ａを模式的に示した断面図である。積層構造体１００Ａは、例えば、半導体装置の要素として用いられ、とりわけ、パワーデバイスに有用である。積層構造体１００Ａが用いられる半導体装置としては、例えば、ダイオード又はトランジスタ等が挙げられる。ダイオードとしては、整流用ダイオード、スイッチングダイオード、ツェナーダイオード、フォトダイオード、ショットキーバリアダイオード又は発光ダイオード等が挙げられる。トランジスタとしては、例えば、バイポーラトランジスタ(ＢＪＴ)、電界効果トランジスタ(ＦＥＴ)又は絶縁ゲートトランジスタ(ＩＧＢＴ)等が挙げられる。半導体装置は、横型デバイスであってもよいし、縦型デバイスであってもよい。「横型デバイス」は、電極が半導体層の片面側に形成された横型の素子である。「縦型デバイス」は、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子である。
【0014】
積層構造体１００Ａは、ＰｉＮ構造を有しており、ｎ型半導体層１０１、ｐ型半導体層１０３及びｉ型半導体層１０２を備えている。積層構造体１００Ａは、基板１０４を更に備えてもよい。基板１０４は、ｎ型半導体層１０１、ｐ型半導体層１０３及びｉ型半導体層１０２を支持する。この実施形態では、ｎ型半導体層１０１、ｉ型半導体層１０２及びｐ型半導体層１０３は、この順序で基板１０４に積層されている。尚、積層構造体１００Ａは、基板１０４を備えなくてもよい。本開示において、「ｐ型」及び「ｎ型」とは、ホール効果測定や走査型静電容量顕微鏡（ＳＣＭ：Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）、走査型非線形誘電率顕微鏡（ＳＮＤＭ：Ｓｃａｎｎｉｎｇ Ｎｏｎｌｉｎｅａｒ Ｄｉｅｌｅｃｔｒｉｃ Ｍｉｃｒｏｓｃｏｐｙ）等によって判定されるキャリアタイプをいう。また、「ｉ型」とは、ＰｉＮ型の半導体において正常に機能し得るｉ型特性を有することを意味する。ｉ型半導体層１０２としては、例えば、キャリア密度が１×１０１６／ｃｍ３未満の半導体が挙げられる。尚、ｎ型半導体層１０１の厚さ方向を「上下方向」と定義する。ｎ型半導体層１０１の厚さ方向のうちの一方を「上方」と定義し、他方を「下方」と定義する。これら方向は、使用時等における方向を限定するものではない。
【0015】
（基板）
基板１０４は、厚さ方向を有している。基板１０４の厚さ方向は、上下方向と実質的に一致している。基板１０４は、絶縁体基板であってもよいし、半導体基板であってもよいし、金属基板や導電性基板であってもよい。基板１０４は、絶縁体基板であることが好ましく、また、表面に金属膜を有する基板であることも好ましい。基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板、又はβ－ガリア構造を有する基板材料を主成分として含む下地基板、六方晶構造を有する基板材料を主成分として含む下地基板等が挙げられる。基板材料は、本開示の目的を阻害しない限り、特に限定されず、公知の材料であってもよい。本開示において「主成分」とは、全体に対して原子比で５０％以上含むことを意味する。コランダム構造を有する基板材料としては、例えば、α－Ａｌ２Ｏ３又はα－Ｇａ２Ｏ３が挙げられる。より具体的には、コランダム構造を有する基板材料を用いた基板としては、ａ面サファイア基板、ｍ面サファイア基板、ｒ面サファイア基板、ｃ面サファイア基板又はα型酸化ガリウム基板（ａ面、ｍ面、ｒ面、又はｃ面）等が挙げられる。β－ガリア構造を有する基板材料を主成分とする下地基板としては、例えばβ－Ｇａ２Ｏ３基板が挙げられる。六方晶構造を有する基板材料を主成分とする下地基板としては、例えば、ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板等が挙げられる。
基板１０４は、厚さ方向を有している。基板１０４の厚さ方向は、上下方向と実質的に一致している。基板１０４は、絶縁体基板であってもよいし、半導体基板であってもよいし、金属基板や導電性基板であってもよい。基板１０４は、絶縁体基板であることが好ましく、また、表面に金属膜を有する基板であることも好ましい。基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板、又はβ－ガリア構造を有する基板材料を主成分として含む下地基板、六方晶構造を有する基板材料を主成分として含む下地基板等が挙げられる。基板材料は、本開示の目的を阻害しない限り、特に限定されず、公知の材料であってもよい。本開示において「主成分」とは、全体に対して原子比で５０％以上含むことを意味する。コランダム構造を有する基板材料としては、例えば、α－Ａｌ２Ｏ３又はα－Ｇａ２Ｏ３が挙げられる。より具体的には、コランダム構造を有する基板材料を用いた基板としては、ａ面サファイア基板、ｍ面サファイア基板、ｒ面サファイア基板、ｃ面サファイア基板又はα型酸化ガリウム基板（ａ面、ｍ面、ｒ面、又はｃ面）等が挙げられる。β－ガリア構造を有する基板材料を主成分とする下地基板としては、例えばβ－Ｇａ２Ｏ３基板が挙げられる。六方晶構造を有する基板材料を主成分とする下地基板としては、例えば、ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板等が挙げられる。
【0016】
（ｎ型半導体層）
ｎ型半導体層１０１は、基板１０４上に形成され、基板１０４に接している。ｎ型半導体層１０１は、酸化物半導体を含んでいる。以下、この酸化物半導体を「第１半導体」という。ｎ型半導体層１０１は、第１半導体を主成分として含むことが好ましい。ｎ型半導体層１０１は、第１半導体を原子比で７０％以上含むことが更に好ましく、９０％以上含むことが更に好ましい。この実施形態では、ｎ型半導体層１０１は、第１半導体である。すなわち、ｎ型半導体層１０１は、原子比で１００％の第１半導体を含んでいる。尚、ｎ型半導体層１０１に含まれる第１半導体の割合は、原子比で５０％未満であってもよい。
ｎ型半導体層１０１は、基板１０４上に形成され、基板１０４に接している。ｎ型半導体層１０１は、酸化物半導体を含んでいる。以下、この酸化物半導体を「第１半導体」という。ｎ型半導体層１０１は、第１半導体を主成分として含むことが好ましい。ｎ型半導体層１０１は、第１半導体を原子比で７０％以上含むことが更に好ましく、９０％以上含むことが更に好ましい。この実施形態では、ｎ型半導体層１０１は、第１半導体である。すなわち、ｎ型半導体層１０１は、原子比で１００％の第１半導体を含んでいる。尚、ｎ型半導体層１０１に含まれる第１半導体の割合は、原子比で５０％未満であってもよい。
【0017】
第１半導体は、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含んでいる。第１半導体は、積層構造体１００Ａの耐圧を高めるため、ガリウムを含むことが好ましい。第１半導体は、Ｇａ２Ｏ３であることが更に好ましい。第１半導体は、結晶であってもよいし、非晶質であってもよいが、結晶であることが好ましい。第１半導体は、単結晶であってもよいし、多結晶であってもよい。第１半導体は、混晶ではない金属酸化物半導体、即ち単一成分結晶の金属酸化物半導体であることが好ましい。第１半導体の結晶構造としては、例えば、コランダム構造、βガリア構造又はε型構造等が挙げられる。第１半導体は、コランダム構造を有することが好ましい。第１半導体は、α－Ｇａ２Ｏ３であることが更に好ましい。
【0018】
第１半導体は、ｎ型ドーパントを含んでもよいし、含まなくてもよい。ｎ型ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウム又はニオブ等が挙げられる。
【0019】
（ｐ型半導体層）
ｐ型半導体層１０３は、ｎ型半導体層１０１上にｉ型半導体層１０２を介して形成されている。ｐ型半導体層１０３は、厚さ方向を有している。ｐ型半導体層１０３の厚さ方向は、上下方向と実質的に一致している。ｐ型半導体層１０３は、酸化物半導体を含んでいる。以下、この酸化物半導体を「第２半導体」という。ｐ型半導体層１０３は、第２半導体を主成分として含むことが好ましい。ｐ型半導体層１０３は、第２半導体を原子比で７０％以上含むことが更に好ましく、９０％以上含むことが更に好ましい。この実施形態では、ｐ型半導体層１０３は、第２半導体である。尚、ｐ型半導体層１０３に含まれる第２半導体の割合は、原子比で５０％未満であってもよい。
ｐ型半導体層１０３は、ｎ型半導体層１０１上にｉ型半導体層１０２を介して形成されている。ｐ型半導体層１０３は、厚さ方向を有している。ｐ型半導体層１０３の厚さ方向は、上下方向と実質的に一致している。ｐ型半導体層１０３は、酸化物半導体を含んでいる。以下、この酸化物半導体を「第２半導体」という。ｐ型半導体層１０３は、第２半導体を主成分として含むことが好ましい。ｐ型半導体層１０３は、第２半導体を原子比で７０％以上含むことが更に好ましく、９０％以上含むことが更に好ましい。この実施形態では、ｐ型半導体層１０３は、第２半導体である。尚、ｐ型半導体層１０３に含まれる第２半導体の割合は、原子比で５０％未満であってもよい。
【0020】
第２半導体は、ガリウムとｄブロック金属元素とを含んでいる。「dブロック金属元素」は、周期表においてｄブロックに属する金属元素を意味する。「周期表」は、国際純正応用化学連合（ＩＵＰＡＣ：Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｕｎｉｏｎ ｏｆ Ｐｕｒｅ ａｎｄ Ａｐｐｌｉｅｄ Ｃｈｅｍｉｓｔｒｙ）にて定められた周期表を意味する。ｄブロックの元素は、３ｄ、４ｄ、５ｄ及び６ｄ軌道を満たす電子を有する元素である。ｄブロック金属元素としては、例えば、スカンジウム（Ｓｃ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、テクネチウム（Ｔｃ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、銀（Ａｇ）、カドミウム（Ｃｄ）、ルテチウム（Ｌｕ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）、水銀（Ｈｇ）、ローレンシウム（Ｌｒ）、ラザホージウム（Ｒｆ）、ドブニウム（Ｄｂ）、シーボーギウム（Ｓｇ）、ボーリウム（Ｂｈ）、ハッシウム（Ｈｓ）、マイトネリウム（Ｍｔ）、ダームスタチウム（Ｄｓ）、レントゲニウム（Ｒｇ）又はコペルニシウム（Ｃｎ）が挙げられる。第２半導体に含まれるｄブロック金属元素は、クロム又は周期表の第９族金属であることが好ましく、ロジウム、イリジウム又はコバルトであることが更に好ましく、イリジウムであることが特に好ましい。
【0021】
第２半導体は、結晶であってもよいし、非晶質であってもよいが、結晶であることが好ましい。第２半導体は、単結晶であってもよいし、多結晶であってもよい。第２半導体の結晶構造としては、コランダム構造、βガリア構造又はε型構造等が挙げられる。第２半導体は、コランダム構造を有することが好ましい。第２半導体は、混晶であることが好ましい。第２半導体は、（IｒＸＧａ１－Ｘ）２Ｏ３の混晶であることが更に好ましく、α－（IｒＸＧａ１－Ｘ）２Ｏ３の混晶であることが更に好ましい。ここで、Ｘは、０＜ｘ＜１を満足する数を表す。
【0022】
第２半導体は、ｐ型ドーパントを含まなくてもよいし、含んでもよい。ｐ型ドーパントとしては、例えば、Ｍｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、Ｐ等及びこれらの２種以上の元素等が挙げられる。
【0023】
（ｉ型半導体層）
ｉ型半導体層１０２は、ｎ型半導体層１０１とｐ型半導体層１０３との間に配置されている。ｉ型半導体層１０２は、厚さ方向を有している。ｉ型半導体層１０２の厚さ方向は、上下方向と実質的に一致している。ｉ型半導体層１０２は、第１層１０２ａと第２層１０２ｂとを有している。この実施形態では、ｉ型半導体層１０２は、複数の第１層１０２ａと、複数の第２層１０２ｂとを含んでいる。尚、ｉ型半導体層１０２が第１層１０２ａと第２層１０２ｂとの両者を含むのであれば、ｉ型半導体層１０２に含まれる第１層１０２ａの数と、ｉ型半導体層１０２に含まれる第２層１０２ｂの数の各々は、限定されない。例えば、ｉ型半導体層１０２は、第１層１０２ａ及び第２層１０２ｂの各々を１層だけ含んでもよい。この実施形態では、ｉ型半導体層１０２は、第１層１０２ａ及び第２層１０２ｂとは組成が異なる別の層を含んでおらず、複数の第１層１０２ａと複数の第２層１０２ｂとによって形成されている。尚、ｉ型半導体層１０２は、第１層１０２ａ及び第２層１０２ｂとは組成が異なる別の層を更に含んでもよい。第１層１０２ａと第２層１０２ｂとは、上下方向において並んでいる。すなわち、第１層１０２ａと第２層１０２ｂとの積層方向は、上下方向である。第１層１０２ａと第２層１０２ｂとは、交互に形成されている。ｉ型半導体層１０２のうちｐ型半導体層１０３側の端に位置する層は、第１層１０２ａである。この第１層１０２ａは、ｐ型半導体層１０３と接している。ｉ型半導体領層１０２のうちｎ型半導体層１０１側の端に位置する層は、第２層１０２ｂである。この第２層１０２ｂは、ｎ型半導体層１０１と接している。以下、第１層１０２ａ及び第２層１０２ｂについて更に詳述する。
ｉ型半導体層１０２は、ｎ型半導体層１０１とｐ型半導体層１０３との間に配置されている。ｉ型半導体層１０２は、厚さ方向を有している。ｉ型半導体層１０２の厚さ方向は、上下方向と実質的に一致している。ｉ型半導体層１０２は、第１層１０２ａと第２層１０２ｂとを有している。この実施形態では、ｉ型半導体層１０２は、複数の第１層１０２ａと、複数の第２層１０２ｂとを含んでいる。尚、ｉ型半導体層１０２が第１層１０２ａと第２層１０２ｂとの両者を含むのであれば、ｉ型半導体層１０２に含まれる第１層１０２ａの数と、ｉ型半導体層１０２に含まれる第２層１０２ｂの数の各々は、限定されない。例えば、ｉ型半導体層１０２は、第１層１０２ａ及び第２層１０２ｂの各々を１層だけ含んでもよい。この実施形態では、ｉ型半導体層１０２は、第１層１０２ａ及び第２層１０２ｂとは組成が異なる別の層を含んでおらず、複数の第１層１０２ａと複数の第２層１０２ｂとによって形成されている。尚、ｉ型半導体層１０２は、第１層１０２ａ及び第２層１０２ｂとは組成が異なる別の層を更に含んでもよい。第１層１０２ａと第２層１０２ｂとは、上下方向において並んでいる。すなわち、第１層１０２ａと第２層１０２ｂとの積層方向は、上下方向である。第１層１０２ａと第２層１０２ｂとは、交互に形成されている。ｉ型半導体層１０２のうちｐ型半導体層１０３側の端に位置する層は、第１層１０２ａである。この第１層１０２ａは、ｐ型半導体層１０３と接している。ｉ型半導体領層１０２のうちｎ型半導体層１０１側の端に位置する層は、第２層１０２ｂである。この第２層１０２ｂは、ｎ型半導体層１０１と接している。以下、第１層１０２ａ及び第２層１０２ｂについて更に詳述する。
【0024】
（第１層）
第１層１０２ａは、ｐ型半導体層１０３及び第２層１０２ｂ、あるいは２つの第２層１０２ｂに接している。第１層１０２ａは、厚さ方向を有している。第１層１０２ａの厚さ方向は、上下方向と実質的に一致している。第１層１０２ａは、酸化物半導体を含んでいる。以下、この酸化物半導体を「第１層半導体」という。第１層１０２ａは、第１層半導体を主成分として含むことが好ましい。第１層１０２ａは、第１層半導体を原子比で７０％以上含むことが更に好ましく、９０％以上含むことが更に好ましい。この実施形態では、第１層１０２ａは、第１層半導体である。尚、第１層１０２ａに含まれる第１層半導体の割合は、原子比で５０％未満であってもよい。
第１層１０２ａは、ｐ型半導体層１０３及び第２層１０２ｂ、あるいは２つの第２層１０２ｂに接している。第１層１０２ａは、厚さ方向を有している。第１層１０２ａの厚さ方向は、上下方向と実質的に一致している。第１層１０２ａは、酸化物半導体を含んでいる。以下、この酸化物半導体を「第１層半導体」という。第１層１０２ａは、第１層半導体を主成分として含むことが好ましい。第１層１０２ａは、第１層半導体を原子比で７０％以上含むことが更に好ましく、９０％以上含むことが更に好ましい。この実施形態では、第１層１０２ａは、第１層半導体である。尚、第１層１０２ａに含まれる第１層半導体の割合は、原子比で５０％未満であってもよい。
【0025】
第１層半導体は、第２半導体に含まれるｄブロック金属元素を含んでいる。このことは、例えば、第２半導体がｄブロック金属元素としてイリジウムを含む場合、第１層半導体もイリジウムを含むことを意味する。第１層半導体は、ｄブロック金属元素に加えて、ガリウムを含むことが好ましい。第１層半導体は、主成分としてＧａ２Ｏ３を含むことが更に好ましい。尚、第１層半導体は、ガリウムを含まなくてもよい。
【0026】
第１層半導体は、結晶であってもよいし、非晶質であってもよいが、結晶であることが好ましい。第１層半導体は、単結晶であってもよいし、多結晶であってもよい。第１層半導体の結晶構造としては、コランダム構造、βガリア構造又はε型構造等が挙げられる。第１層半導体は、コランダム構造を有することが好ましい。第１層半導体は、混晶であることが好ましい。第１層半導体は、（IｒＸＧａ１－Ｘ）２Ｏ３の混晶であることが更に好ましく、α－（IｒＸＧａ１－Ｘ）２Ｏ３の混晶であることが更に好ましい。第１層半導体のキャリア密度は、ｉ型半導体として機能するキャリア密度であれば限定されない。第１層半導体のキャリア密度は、１．０×１０１６／ｃｍ３未満であることが好ましく、１．０×１０１５／ｃｍ３未満であることが更に好ましい。第１層半導体がα－（IｒＸＧａ１－Ｘ）２Ｏ３の混晶である場合、ＩｒとＧａとを加えた金属元素におけるＩｒの比率は、原子比で１０％未満であることが好ましく、５パーセント未満であることが更に好ましい。また、第１層半導体は、ドーパントを含まなくてもよいし、含んでいてもよい。第１層半導体のドーパントとしては、前述したｎ型ドーパント又は前述したｐ型ドーパント等が挙げられる。
【0027】
第１層半導体の主成分は、ｐ型半導体層１０３の第２半導体の主成分と同じであることが好ましい。第１層半導体の主成分及び第２半導体の主成分は、Ｇａ２Ｏ３であることが更に好ましく、α－Ｇａ２Ｏ３であることが更に好ましい。第１層半導体の主成分及び第２半導体の主成分は、（IｒＸＧａ１－Ｘ）２Ｏ３であってもよく、α－（IｒＸＧａ１－Ｘ）２Ｏ３であってもよい。
【0028】
第１層半導体におけるｄブロック金属元素の割合は、ｐ型半導体層１０３の第２半導体におけるｄブロック金属元素の割合よりも小さい。本開示において金属元素の「割合」とは、原子比における、半導体中に含まれる金属元素全体に対する割合を意味する。
【0029】
（第２層）
第２層１０２ｂは、ｎ型半導体層１０１及び第１層１０２ａ、あるいは２つの第１層１０２ａに接している。第２層１０２ｂは、厚さ方向を有している。第２層１０２ｂの厚さ方向は、上下方向と実質的に一致している。第２層１０２ｂは、酸化物半導体を含んでいる。以下、この酸化物半導体を「第２層半導体」という。第２層１０２ｂは、第２層半導体を主成分として含むことが好ましい。第２層１０２ｂは、第２層半導体を原子比で７０％以上含むことが更に好ましく、９０％以上含むことが更に好ましい。この実施形態では、第２層１０２ｂは、第２層半導体である。尚、第２層１０２ｂに含まれる第２層半導体の割合は、原子比で５０％未満であってもよい。
第２層１０２ｂは、ｎ型半導体層１０１及び第１層１０２ａ、あるいは２つの第１層１０２ａに接している。第２層１０２ｂは、厚さ方向を有している。第２層１０２ｂの厚さ方向は、上下方向と実質的に一致している。第２層１０２ｂは、酸化物半導体を含んでいる。以下、この酸化物半導体を「第２層半導体」という。第２層１０２ｂは、第２層半導体を主成分として含むことが好ましい。第２層１０２ｂは、第２層半導体を原子比で７０％以上含むことが更に好ましく、９０％以上含むことが更に好ましい。この実施形態では、第２層１０２ｂは、第２層半導体である。尚、第２層１０２ｂに含まれる第２層半導体の割合は、原子比で５０％未満であってもよい。
【0030】
第２層半導体は、ｐ型半導体層１０３の第２半導体に含まれるｄブロック金属元素の割合が、第１層半導体におけるｄブロック金属元素の割合よりも更に小さい酸化物半導体である。このことは、例えば、第１層半導体がｄブロック金属元素としてイリジウムを含む場合、第２層半導体におけるイリジウムの割合が、第１層半導体におけるイリジウムの割合よりも小さいことを意味する。「第２層半導体は、第２半導体に含まれるｄブロック金属元素の割合が、第１層半導体におけるｄブロック金属元素の割合よりも小さい酸化物半導体である」ことには、第２層半導体がｄブロック金属元素を含む場合だけでなく、第２層半導体がｄブロック金属元素を含まない場合、即ち第２層半導体に含まれるｄブロック金属元素の割合が０％である場合も含む。この実施形態では、第２層半導体は、ｄブロック金属元素を含んでいない。尚、第２層半導体は、ｄブロック金属元素を含んでもよい。
【0031】
第２層半導体は、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含んでいる。第２層半導体は、積層構造体１００Ａの耐圧を高めるため、ガリウムを含むことが好ましい。第２層半導体は、Ｇａ２Ｏ３であることが更に好ましい。第２層半導体は、結晶であってもよいし、非晶質であってもよいが、結晶であることが好ましい。第２層半導体は、単結晶であってもよいし、多結晶であってもよい。第２層半導体は、混晶ではない金属酸化物半導体、即ち単一成分結晶の金属酸化物半導体であることが好ましい。第２層半導体の結晶構造としては、例えば、コランダム構造、βガリア構造又はε型構造等が挙げられる。第２層半導体は、コランダム構造を有することが好ましい。第２層半導体は、α－Ｇａ２Ｏ３であることが更に好ましい。
【0032】
第２層半導体の主成分は、ｎ型半導体層１０１の第１半導体の主成分と同じであることが好ましい。第２層半導体の主成分は、第１層半導体の主成分と同じであることが好ましい。第１層半導体の主成分及び第２層半導体の主成分は、Ｇａ２Ｏ３であることが更に好ましく、α－Ｇａ２Ｏ３であることが更に好ましい。第１半導体の主成分、第２半導体の主成分、第１層半導体の主成分及び第２層半導体の主成分は、互いに同じであることが好ましい。第１半導体の主成分、第２半導体の主成分、第１層半導体の主成分及び第２層半導体の主成分の全てが、Ｇａ２Ｏ３であることが更に好ましく、α－Ｇａ２Ｏ３であることが更に好ましい。
【0033】
第２層半導体は、ドーパントを含まなくてもよいし、含んでもよい。第２層半導体のドーパントとしては、前述したｎ型ドーパント又は前述したｐ型ドーパント等が挙げられる。
【0034】
第１半導体、第２半導体、第１層半導体及び第２層半導体の各々の主面は、ｃ面に対して傾斜した面であることが好ましい。ｃ面は、｛０００１｝面を意味する。ｃ面に対して傾斜した面としては、例えば、ａ面（即ち、｛１１－２０｝面）、ｍ面（即ち、｛１０－１０｝面）、ｒ面（即ち、｛－１０１２｝面）、Ｒ面（即ち、｛１０－１４｝面）、ｎ面（即ち、｛１１－２３｝面）又はＳ面（即ち、｛１０－１１｝面）等が挙げられる。尚、第１半導体、第２半導体、第１層半導体及び第２層半導体の各々の主面は、ｃ面であってもよい。第１半導体、第２半導体、第１層半導体及び第２層半導体の各々の主面は、オフ角を有してもよいし、有さなくてもよい。
【0035】
（積層構造体の製造方法）
続いて、積層構造体１００Ａの製造方法について説明する。積層構造体１００Ａの製造方法は、ｎ型半導体層１０１を形成する工程と、ｉ型半導体層１０２を形成する工程と、ｐ型半導体層１０３を形成する工程とを含んでいる。以下、ｎ型半導体層１０１を形成する工程を、「第１工程」という。ｉ型半導体層１０２を形成する工程を「第２工程」という。ｐ型半導体層１０３を形成する工程を、「第３工程」という。この実施形態では、第１工程、第２工程及び第３工程は、この順序で実行される。すなわち、第１工程においてｎ型半導体層１０１が形成され、この後、第２工程においてｎ型半導体層１０１上にｉ型半導体層１０２が形成され、この後、第３工程においてｉ型半導体層１０２上にｐ型半導体層１０３が形成される。
続いて、積層構造体１００Ａの製造方法について説明する。積層構造体１００Ａの製造方法は、ｎ型半導体層１０１を形成する工程と、ｉ型半導体層１０２を形成する工程と、ｐ型半導体層１０３を形成する工程とを含んでいる。以下、ｎ型半導体層１０１を形成する工程を、「第１工程」という。ｉ型半導体層１０２を形成する工程を「第２工程」という。ｐ型半導体層１０３を形成する工程を、「第３工程」という。この実施形態では、第１工程、第２工程及び第３工程は、この順序で実行される。すなわち、第１工程においてｎ型半導体層１０１が形成され、この後、第２工程においてｎ型半導体層１０１上にｉ型半導体層１０２が形成され、この後、第３工程においてｉ型半導体層１０２上にｐ型半導体層１０３が形成される。
【0036】
第２工程は、第１層１０２ａを形成する工程と、第２層１０２ｂを形成する工程とを含んでいる。以下、第１層１０２ａを形成する工程を「第１層形成工程」という。第２層１０２ｂを形成する工程を「第２層形成工程」という。第２工程では、例えば、第１層形成工程と第２層形成工程とが交互に実行される。具体的には、第２工程では、まず、第２層形成工程が実行されてｎ型半導体層１０１上に第２層１０２ｂが形成される。次に、第１層形成工程が実行されて第２層１０２ｂ上に第１層１０２ａが形成される。次に、第２層形成工程が実行されて第１層１０２ａ上に第２層１０２ｂが形成される。このように第１層形成工程及び第２層形成工程は、ｉ型半導体層１０２の全体が形成されるまで交互に実行される。
【0037】
第１工程、第１層形成工程、第２層形成工程及び第３工程の各々は、例えば、同様の方法によって実行される。そのため、以下では、第１層形成工程について詳述し、第１工程、第２層形成工程及び第３工程の各々については、第１層形成工程と異なる点だけを説明し、重複する説明を省略する。また、以下の説明では、第１工程において形成されるｎ型半導体層１０１、第１層形成工程において形成される第１層１０２ａ、第２層形成工程において形成される第２層１０２ｂ及び第３工程において形成されるｐ型半導体層３の各々を「形成層」という場合がある。
【0038】
（第１層形成工程）
図２は、第１層形成工程において用いられる製造装置２９の概略説明図である。この実施形態の製造装置２９は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置であり、詳しくは、ミストＣＶＤによって成膜する成膜装置である。尚、製造装置２９は、ＣＶＤ装置に限定されず、公知の他の成膜装置であってもよい。第１工程、第２層形成工程及び第３工程の各々においては、例えば、製造装置２９と同様の製造装置が用いられる。
図２は、第１層形成工程において用いられる製造装置２９の概略説明図である。この実施形態の製造装置２９は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置であり、詳しくは、ミストＣＶＤによって成膜する成膜装置である。尚、製造装置２９は、ＣＶＤ装置に限定されず、公知の他の成膜装置であってもよい。第１工程、第２層形成工程及び第３工程の各々においては、例えば、製造装置２９と同様の製造装置が用いられる。
【0039】
第１層形成工程は、形成層（即ち、第１層１０２ａ）の原料を含む原料溶液を霧化して液滴を浮遊させて霧化液滴を生成する工程（以下、霧化工程という）と、キャリアガスによって基体の表面まで霧化液滴を搬送する工程（以下、搬送工程という）と、霧化液滴を熱反応させることによって基体の表面上に形成層を成膜する工程（以下、成膜工程）とを含む。
【0040】
（基体）
第１工程において用いられる基体は、基板１０４である。第１層形成工程、第２層形成工程及び第３工程の各々において用いられる基体は、基板１０４、基板１０４上に形成されたｎ型半導体領域１０１並びにそれまでに形成された第１層１０２ａ及び第２層１０２ｂを含む。尚、基体は、形成層を支持できれば特に限定されない。また、基体の形状は限定されず、あらゆる形状に対して有効である。基体の形状としては、例えば、板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状又はリング状等が挙げられる。
第１工程において用いられる基体は、基板１０４である。第１層形成工程、第２層形成工程及び第３工程の各々において用いられる基体は、基板１０４、基板１０４上に形成されたｎ型半導体領域１０１並びにそれまでに形成された第１層１０２ａ及び第２層１０２ｂを含む。尚、基体は、形成層を支持できれば特に限定されない。また、基体の形状は限定されず、あらゆる形状に対して有効である。基体の形状としては、例えば、板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状又はリング状等が挙げられる。
【0041】
（霧化工程）
霧化工程では、例えば、超音波を用いた霧化方法によって、原料溶液を霧化して霧化液滴（ミストを含む）を生成する。超音波を用いて得られた霧化液滴は、初速度がゼロであり、空中に浮遊する。そのため、霧化液滴をスプレーのように基体に吹き付けるのではなく、空間に浮遊させてガスとして基体へ搬送することができる。したがって、形成層には、衝突エネルギーによる損傷が少なく、非常に好適である。尚、霧化方法は、原料溶液を霧化できさえすれば特に限定されず、公知の方法であってよい。霧化液滴のサイズは、特に限定されず、数ｍｍ程度であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１００ｎｍ以上１０μｍ以下である。
霧化工程では、例えば、超音波を用いた霧化方法によって、原料溶液を霧化して霧化液滴（ミストを含む）を生成する。超音波を用いて得られた霧化液滴は、初速度がゼロであり、空中に浮遊する。そのため、霧化液滴をスプレーのように基体に吹き付けるのではなく、空間に浮遊させてガスとして基体へ搬送することができる。したがって、形成層には、衝突エネルギーによる損傷が少なく、非常に好適である。尚、霧化方法は、原料溶液を霧化できさえすれば特に限定されず、公知の方法であってよい。霧化液滴のサイズは、特に限定されず、数ｍｍ程度であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１００ｎｍ以上１０μｍ以下である。
【0042】
原料溶液は、例えば、形成層に含まれる金属を錯体又は塩の形態で有機溶媒又は水に溶解又は分散させた原料溶液であることが好ましい。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体等が挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等）、硫化金属塩、硝化金属塩、リン酸化金属塩又はハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）等が挙げられる。本実施形態において用いられるミストＣＶＤ法によれば、原料濃度が低くても、好適に成膜することができる。尚、原料溶液には、無機材料が含まれていてもよいし、有機材料が含まれていてもよい。
【0043】
溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒の混合溶液であってもよい。本開示においては、溶媒が水を含むことが好ましく、水と酸の混合溶媒であることも好ましい。水としては、例えば、純水、超純水、水道水、井戸水、鉱泉水、鉱水、温泉水、湧水、淡水又は海水が挙げられる。水は、超純水であることが好ましい。酸としては、例えば、酢酸、プロピオン酸、ブタン酸等の有機酸；三フッ化ホウ素、三フッ化ホウ素エーテラート、三塩化ホウ素、三臭化ホウ素、トリフルオロ酢酸、トリフルオロメタンスルホン酸又はｐ－トルエンスルホン酸が挙げられる。酸は、酢酸であることが好ましい。
【0044】
（搬送工程）
搬送工程では、キャリアガスによって霧化液滴を基体へ搬送する。キャリアガスの種類としては、例えば、酸素、オゾン、窒素若しくはアルゴン等の不活性ガス、又は水素ガス若しくはフォーミングガス等の還元ガス等が挙げられる。キャリアガスは、酸素を含むことが好ましい。酸素を含むキャリアガスとしては、例えば空気、酸素ガス又はオゾンガス等が挙げられるが、とりわけ酸素ガス及び／又はオゾンガスが好ましい。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス（例えば１０倍希釈ガス等）等を、第２のキャリアガスとして更に用いてもよい。尚、キャリアガスは、本開示の目的を阻害しない限り特に限定されない。
搬送工程では、キャリアガスによって霧化液滴を基体へ搬送する。キャリアガスの種類としては、例えば、酸素、オゾン、窒素若しくはアルゴン等の不活性ガス、又は水素ガス若しくはフォーミングガス等の還元ガス等が挙げられる。キャリアガスは、酸素を含むことが好ましい。酸素を含むキャリアガスとしては、例えば空気、酸素ガス又はオゾンガス等が挙げられるが、とりわけ酸素ガス及び／又はオゾンガスが好ましい。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス（例えば１０倍希釈ガス等）等を、第２のキャリアガスとして更に用いてもよい。尚、キャリアガスは、本開示の目的を阻害しない限り特に限定されない。
【0045】
キャリアガスの供給箇所は、１箇所だけであってもよいし、２箇所以上あってもよい。本開示においては、霧化室、供給管及び成膜室を用いる場合には、霧化室及び供給管の各々にキャリアガスの供給箇所を設けることが好ましく、霧化室にはキャリアガスの供給箇所を設け、供給管には希釈ガスの供給箇所を設けることが更に好ましい。また、キャリアガスの流量は、特に限定されないが、０．０１Ｌ／分以上２０Ｌ／分以下であることが好ましく、１Ｌ／分以上１０Ｌ／分以下であることが更に好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１Ｌ／分以上５Ｌ／分以下であることが好ましく、０．１Ｌ／分以上３Ｌ／分以下であることが更に好ましい。
【0046】
（成膜工程）
成膜工程では、霧化液滴を基体表面近傍で反応させて、基体表面の一部または全部に成膜する。熱反応は、霧化液滴から膜が形成される熱反応であれば特に限定されず、熱によって霧化液滴が反応すればよく、反応条件等も本開示の目的を阻害しない限り特に限定されない。成膜工程においては、熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、あまり高すぎない温度以下で行うことが好ましい。本開示においては、熱反応を、１２００℃以下で行ってもよく、３００℃以上７００℃以下の温度で行うことが好ましく、３５０℃以上６００℃以下で行うことが最も好ましい。尚、熱反応は、７５０℃以上１２００℃以下で行ってもよいし、７５０℃以上１１００℃以下で行ってもよい。また、熱反応は、本開示の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下及び酸化雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下及び減圧下のいずれの条件下で行われてもよいが、本開示においては、酸化雰囲気下で行われることが好ましく、大気圧下で行われることも好ましく、酸化雰囲気下でかつ大気圧下で行われることが更に好ましい。なお、「酸化雰囲気」は、形成層が熱反応により形成できる雰囲気であれば特に限定されない。例えば、酸素を含むキャリアガスを用いたり、酸化剤を含む原料溶液からなるミストを用いたりして酸化雰囲気とすること等が挙げられる。また、膜厚は、成膜時間を調整することにより、設定することができる。
成膜工程では、霧化液滴を基体表面近傍で反応させて、基体表面の一部または全部に成膜する。熱反応は、霧化液滴から膜が形成される熱反応であれば特に限定されず、熱によって霧化液滴が反応すればよく、反応条件等も本開示の目的を阻害しない限り特に限定されない。成膜工程においては、熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、あまり高すぎない温度以下で行うことが好ましい。本開示においては、熱反応を、１２００℃以下で行ってもよく、３００℃以上７００℃以下の温度で行うことが好ましく、３５０℃以上６００℃以下で行うことが最も好ましい。尚、熱反応は、７５０℃以上１２００℃以下で行ってもよいし、７５０℃以上１１００℃以下で行ってもよい。また、熱反応は、本開示の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下及び酸化雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下及び減圧下のいずれの条件下で行われてもよいが、本開示においては、酸化雰囲気下で行われることが好ましく、大気圧下で行われることも好ましく、酸化雰囲気下でかつ大気圧下で行われることが更に好ましい。なお、「酸化雰囲気」は、形成層が熱反応により形成できる雰囲気であれば特に限定されない。例えば、酸素を含むキャリアガスを用いたり、酸化剤を含む原料溶液からなるミストを用いたりして酸化雰囲気とすること等が挙げられる。また、膜厚は、成膜時間を調整することにより、設定することができる。
【0047】
以上説明した実施形態では、ｉ型半導体層１０２は、ｄブロック金属元素の割合が互いに異なる第１層１０２ａ及び第２層１０２ｂを有するため、第１層１０２ａ及び第２層１０２ｂの各々の膜厚等を変更することにより、積層構造体１００Ａにおいて応力を生じ難くすることができる。具体的には、第１層半導体がｐ型半導体層１０３のｄブロック金属元素を含むことにより、第１層半導体とｐ型半導体層１０３の第２半導体との格子定数差を小さくすることができる。そのため、第１層半導体と第２半導体との格子定数差によって生じる応力の発生を低減することができ、第１層１０２ａとｐ型半導体層１０３との接合界面に欠陥が生じ難く、第１層１０２ａ及びｐ型半導体層１０３にクラックが発生し難い。更に、第２層１０２ｂは、ｐ型半導体層１０３のｄブロック金属元素の割合が第１層１０２ａの酸化物半導体におけるｄブロック金属元素の割合よりも小さい酸化物半導体を含み、第１層半導体と第２層半導体との格子定数差、並びに第２層半導体とｎ型半導体層１０１の第１半導体との格子定数差を小さくすることができる。そのため、第１層半導体と第２層半導体との格子定数差に伴う応力の発生、並びに第２層半導体と第１半導体との格子定数差に伴う応力の発生を低減することができ、第２層１０２ｂ及びｎ型半導体層１０１にクラックが発生し難い。したがって、積層構造体１００Ａの材料特性を十分に発揮でき、また、積層構造体１００Ａの半導体特性を向上させることができる。
【0048】
（他の実施形態）
続いて、第２実施形態乃至第８実施形態について説明する。尚、第２実施形態乃至第８実施形態については、第１実施形態と異なる点について詳述し、第１実施形態と重複する説明を省略する。
続いて、第２実施形態乃至第８実施形態について説明する。尚、第２実施形態乃至第８実施形態については、第１実施形態と異なる点について詳述し、第１実施形態と重複する説明を省略する。
【0049】
（第２実施形態）
図３は、第２実施形態の積層構造体１００Ｂを模式的に示した断面図である。第１実施形態の積層構造体１００Ａは、ｐ型半導体層１０３が単層であったが、本実施形態の積層構造体１００Ｂは、ｐ型半導体層１０３が複数の層から形成されている。ｐ型半導体層１０３は、ｐ＋型半導体層１０３ａと、ｐ＋型半導体層１０３ａよりもキャリア密度の小さいｐ－型半導体層１０３ｂとを含んでいる。尚、ｐ型半導体層１０３は、ｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂとは組成が異なる別の層を更に含んでもよい。ｐ－型半導体層１０３ｂは、第１層１０２ａ上に形成され、第１層１０２ａと接している。ｐ＋型半導体層１０３ａは、ｐ－型半導体層１０３ｂ上に形成されている。ｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂの各々は、例えば、第１実施形態のｎ型半導体層１０１と同様に形成される。
図３は、第２実施形態の積層構造体１００Ｂを模式的に示した断面図である。第１実施形態の積層構造体１００Ａは、ｐ型半導体層１０３が単層であったが、本実施形態の積層構造体１００Ｂは、ｐ型半導体層１０３が複数の層から形成されている。ｐ型半導体層１０３は、ｐ＋型半導体層１０３ａと、ｐ＋型半導体層１０３ａよりもキャリア密度の小さいｐ－型半導体層１０３ｂとを含んでいる。尚、ｐ型半導体層１０３は、ｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂとは組成が異なる別の層を更に含んでもよい。ｐ－型半導体層１０３ｂは、第１層１０２ａ上に形成され、第１層１０２ａと接している。ｐ＋型半導体層１０３ａは、ｐ－型半導体層１０３ｂ上に形成されている。ｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂの各々は、例えば、第１実施形態のｎ型半導体層１０１と同様に形成される。
【0050】
ｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂの各々は、例えば、酸化物半導体を含む。ｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂの各々は、例えば、第１実施形態のｐ型半導体層１０３の第２半導体と同様の酸化物半導体を主成分として含む。ｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂの各々は、第１実施形態の第２半導体と同様の酸化物半導体を原子比で７０％以上含むことが更に好ましく、９０％以上含むことが更に好ましい。ｐ＋型半導体層１０３ａのキャリア密度とｐ－型半導体層１０３ｂのキャリア密度との違いは、例えば、ｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂの各々に含まれる金属元素におけるＩｒの原子比の比率を異ならせることによって実現できる。
【0051】
第１層半導体におけるｄブロック金属元素の割合は、ｐ－型半導体層１０３ｂにおけるｄブロック金属元素の割合よりも小さい。例えば、ｐ－型半導体層１０３ｂの酸化物半導体及び第１層半導体の各々がｄブロック金属元素としてイリジウムを含む場合、第１層半導体に含まれるイリジウムの割合は、ｐ－型半導体層１０３ｂの酸化物半導体におけるイリジウムの割合よりも小さい。もちろん、この場合、第２層半導体に含まれるイリジウムの割合は、第１層半導体におけるイリジウムの割合よりも更に小さい。
【0052】
（第３実施形態）
図４は、第３実施形態の積層構造体１００Ｃを模式的に示した断面図である。第１実施形態の積層構造体１００Ａは、ｎ型半導体層１０１が単層であったが、本実施形態の積層構造体１００Ｃは、ｎ型半導体層１０１が複数の層から形成されている。ｎ型半導体層１０１は、ｎ－型半導体層１０１ａと、ｎ－型半導体層１０１ａよりもキャリア密度の大きいｎ＋型半導体層１０１ｂとを含んでいる。ｎ型半導体層１０１は、ｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂとは組成が異なる別の層を更に含んでもよい。ｎ＋型半導体層１０１ｂは、基板１０４上に形成され、基板１０４に接している。ｎ－型半導体層１０１ａは、ｎ＋型半導体層１０１ｂ上に形成され、ｎ＋型半導体層１０１ｂに接している。ｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂの各々は、例えば、第１実施形態のｎ型半導体層１０１と同様に形成される。
図４は、第３実施形態の積層構造体１００Ｃを模式的に示した断面図である。第１実施形態の積層構造体１００Ａは、ｎ型半導体層１０１が単層であったが、本実施形態の積層構造体１００Ｃは、ｎ型半導体層１０１が複数の層から形成されている。ｎ型半導体層１０１は、ｎ－型半導体層１０１ａと、ｎ－型半導体層１０１ａよりもキャリア密度の大きいｎ＋型半導体層１０１ｂとを含んでいる。ｎ型半導体層１０１は、ｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂとは組成が異なる別の層を更に含んでもよい。ｎ＋型半導体層１０１ｂは、基板１０４上に形成され、基板１０４に接している。ｎ－型半導体層１０１ａは、ｎ＋型半導体層１０１ｂ上に形成され、ｎ＋型半導体層１０１ｂに接している。ｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂの各々は、例えば、第１実施形態のｎ型半導体層１０１と同様に形成される。
【0053】
ｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂの各々は、酸化物半導体を含む。ｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂの各々は、例えば、第１実施形態のｎ型半導体層１０１の第１半導体と同様の酸化物半導体を主成分として含む。ｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂの各々は、第１実施形態の第１半導体と同様の酸化物半導体を原子比で７０％以上含むことが更に好ましく、９０％以上含むことが更に好ましい。ｎ－型半導体層１０１ａのキャリア密度とｎ＋型半導体層１０１ｂのキャリア密度との違いは、例えば、ｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂの各々に含まれるドーパント濃度を異ならせることによって実現できる。
【0054】
（第４実施形態）
図５は、第４実施形態の積層構造体１００Ｄを模式的に示した断面図である。本実施形態の積層構造体１００Ｄは、ｐ型半導体層１０３及びｎ型半導体層１０１の各々が複数の層から形成されている。具体的には、ｐ型半導体層１０３は、第２実施形態と同様に、ｐ＋型半導体層１０３ａと、ｐ＋型半導体層１０３ａよりもキャリア密度の小さいｐ－型半導体層１０３ｂとを含んでいる。ｎ型半導体層１０１は、第３実施形態と同様に、ｎ－型半導体層１０１ａと、ｎ－型半導体層１０１ａよりもキャリア密度の大きいｎ＋型半導体層１０１ｂとを含んでいる。尚、本実施形態のｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂのその他の構成は、第２実施形態のｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂと同じであるため、説明を省略する。また、本実施形態のｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂのその他の構成は、第３実施形態のｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂと同じであるため、説明を省略する。
図５は、第４実施形態の積層構造体１００Ｄを模式的に示した断面図である。本実施形態の積層構造体１００Ｄは、ｐ型半導体層１０３及びｎ型半導体層１０１の各々が複数の層から形成されている。具体的には、ｐ型半導体層１０３は、第２実施形態と同様に、ｐ＋型半導体層１０３ａと、ｐ＋型半導体層１０３ａよりもキャリア密度の小さいｐ－型半導体層１０３ｂとを含んでいる。ｎ型半導体層１０１は、第３実施形態と同様に、ｎ－型半導体層１０１ａと、ｎ－型半導体層１０１ａよりもキャリア密度の大きいｎ＋型半導体層１０１ｂとを含んでいる。尚、本実施形態のｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂのその他の構成は、第２実施形態のｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂと同じであるため、説明を省略する。また、本実施形態のｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂのその他の構成は、第３実施形態のｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂと同じであるため、説明を省略する。
【0055】
（第５実施形態）
図６は、第５実施形態の積層構造体１００Ｅを模式的に示した断面図である。この実施形態では、ｎ型半導体層１０１、ｉ型半導体層１０２及びｐ型半導体層１０３の積層順序が第１実施形態と異なる。具体的には、ｐ型半導体層１０３、ｉ型半導体層１０２及びｎ型半導体層１０１は、この順序で基板１０４に積層されている。すなわち、ｐ型半導体層１０３は、基板１０４上に形成され、基板１０４に接している。ｉ型半導体層１０２は、ｐ型半導体層１０３上に形成されている。ｎ型半導体層１０１は、ｉ型半導体層１０２上に形成されている。
図６は、第５実施形態の積層構造体１００Ｅを模式的に示した断面図である。この実施形態では、ｎ型半導体層１０１、ｉ型半導体層１０２及びｐ型半導体層１０３の積層順序が第１実施形態と異なる。具体的には、ｐ型半導体層１０３、ｉ型半導体層１０２及びｎ型半導体層１０１は、この順序で基板１０４に積層されている。すなわち、ｐ型半導体層１０３は、基板１０４上に形成され、基板１０４に接している。ｉ型半導体層１０２は、ｐ型半導体層１０３上に形成されている。ｎ型半導体層１０１は、ｉ型半導体層１０２上に形成されている。
【0056】
（第６実施形態）
図７は、第６実施形態の積層構造体１００Ｆを模式的に示した断面図である。この実施形態では、第５実施形態と同様に、ｐ型半導体層１０３、ｉ型半導体層１０２及びｎ型半導体層１０１は、この順序で基板１０４に積層されている。更に、ｐ型半導体層１０３は、第２実施形態と同様にｐ＋型半導体層１０３ａと、ｐ＋型半導体層１０３ａよりもキャリア密度の小さいｐ－型半導体層１０３ｂとを含んでいる。ｐ＋型半導体層１０３ａは、基板１０４上に形成され、基板１０４に接している。ｐ－型半導体層１０３ｂは、ｐ＋型半導体層１０３ａ上に形成され、ｐ＋型半導体層１０３ａに接している。尚、本実施形態のｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂのその他の構成は、第２実施形態のｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂと同じであるため、説明を省略する。
図７は、第６実施形態の積層構造体１００Ｆを模式的に示した断面図である。この実施形態では、第５実施形態と同様に、ｐ型半導体層１０３、ｉ型半導体層１０２及びｎ型半導体層１０１は、この順序で基板１０４に積層されている。更に、ｐ型半導体層１０３は、第２実施形態と同様にｐ＋型半導体層１０３ａと、ｐ＋型半導体層１０３ａよりもキャリア密度の小さいｐ－型半導体層１０３ｂとを含んでいる。ｐ＋型半導体層１０３ａは、基板１０４上に形成され、基板１０４に接している。ｐ－型半導体層１０３ｂは、ｐ＋型半導体層１０３ａ上に形成され、ｐ＋型半導体層１０３ａに接している。尚、本実施形態のｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂのその他の構成は、第２実施形態のｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂと同じであるため、説明を省略する。
【0057】
（第７実施形態）
図８は、第７実施形態の積層構造体１００Ｇを模式的に示した断面図である。この実施形態では、第５実施形態と同様に、ｐ型半導体層１０３、ｉ型半導体層１０２及びｎ型半導体層１０１は、この順序で基板１０４に積層されている。更に、ｎ型半導体層１０１は、第３実施形態と同様にｎ－型半導体層１０１ａと、ｎ－型半導体層１０１ａよりもキャリア密度の大きいｎ＋型半導体層１０１ｂとを含んでいる。ｎ－型半導体層１０１ａは、第２層１０２ｂ上に形成され、第２層１０２ｂに接している。ｎ＋型半導体層１０１ｂは、ｎ－型半導体層１０１ａ上に形成され、ｎ－型半導体層１０１ａに接している。尚、本実施形態のｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂのその他の構成は、第３実施形態のｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂと同じであるため、説明を省略する。
図８は、第７実施形態の積層構造体１００Ｇを模式的に示した断面図である。この実施形態では、第５実施形態と同様に、ｐ型半導体層１０３、ｉ型半導体層１０２及びｎ型半導体層１０１は、この順序で基板１０４に積層されている。更に、ｎ型半導体層１０１は、第３実施形態と同様にｎ－型半導体層１０１ａと、ｎ－型半導体層１０１ａよりもキャリア密度の大きいｎ＋型半導体層１０１ｂとを含んでいる。ｎ－型半導体層１０１ａは、第２層１０２ｂ上に形成され、第２層１０２ｂに接している。ｎ＋型半導体層１０１ｂは、ｎ－型半導体層１０１ａ上に形成され、ｎ－型半導体層１０１ａに接している。尚、本実施形態のｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂのその他の構成は、第３実施形態のｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂと同じであるため、説明を省略する。
【0058】
（第８実施形態）
図９は、第８実施形態の積層構造体１００Ｈを模式的に示した断面図である。この実施形態では、第５実施形態と同様に、ｐ型半導体層１０３、ｉ型半導体層１０２及びｎ型半導体層１０１は、この順序で基板１０４に積層されている。更に、ｐ型半導体層１０３及びｎ型半導体層１０１の各々が複数の層から形成されている。具体的には、ｐ型半導体層１０３は、第６実施形態と同様に、ｐ＋型半導体層１０３ａと、ｐ＋型半導体層１０３ａよりもキャリア密度の小さいｐ－型半導体層１０３ｂとを含んでいる。ｎ型半導体層１０１は、第７実施形態と同様に、ｎ－型半導体層１０１ａと、ｎ－型半導体層１０１ａよりもキャリア密度の大きいｎ＋型半導体層１０１ｂとを含んでいる。尚、本実施形態のｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂのその他の構成は、第６実施形態のｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂと同じであるため、説明を省略する。また、本実施形態のｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂのその他の構成は、第７実施形態のｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂと同じであるため、説明を省略する。
図９は、第８実施形態の積層構造体１００Ｈを模式的に示した断面図である。この実施形態では、第５実施形態と同様に、ｐ型半導体層１０３、ｉ型半導体層１０２及びｎ型半導体層１０１は、この順序で基板１０４に積層されている。更に、ｐ型半導体層１０３及びｎ型半導体層１０１の各々が複数の層から形成されている。具体的には、ｐ型半導体層１０３は、第６実施形態と同様に、ｐ＋型半導体層１０３ａと、ｐ＋型半導体層１０３ａよりもキャリア密度の小さいｐ－型半導体層１０３ｂとを含んでいる。ｎ型半導体層１０１は、第７実施形態と同様に、ｎ－型半導体層１０１ａと、ｎ－型半導体層１０１ａよりもキャリア密度の大きいｎ＋型半導体層１０１ｂとを含んでいる。尚、本実施形態のｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂのその他の構成は、第６実施形態のｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂと同じであるため、説明を省略する。また、本実施形態のｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂのその他の構成は、第７実施形態のｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂと同じであるため、説明を省略する。
【0059】
（実施例）
続いて、実施例について説明する。
続いて、実施例について説明する。
【0060】
（実施例１）
実施例１は、図１に示す第１実施形態に対応する。すなわち、積層構造体１００Ａにおいて、ｎ型半導体層１０１、ｉ型半導体層１０２及びｐ型半導体層１０３は、この順序で基板１０４に積層されている。ｎ型半導体層１０１は、α－Ｇａ２Ｏ３である。第１層１０２ａは、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第２層１０２ｂは、α－Ｇａ２Ｏ３である。ｐ型半導体層１０３は、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。
実施例１は、図１に示す第１実施形態に対応する。すなわち、積層構造体１００Ａにおいて、ｎ型半導体層１０１、ｉ型半導体層１０２及びｐ型半導体層１０３は、この順序で基板１０４に積層されている。ｎ型半導体層１０１は、α－Ｇａ２Ｏ３である。第１層１０２ａは、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第２層１０２ｂは、α－Ｇａ２Ｏ３である。ｐ型半導体層１０３は、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。
【0061】
（実施例２）
実施例２は、図３に示す第２実施形態に対応する。すなわち、積層構造体１００Ｂにおいて、ｎ型半導体層１０１、ｉ型半導体層１０２及びｐ型半導体層１０３は、この順序で基板１０４に積層されている。ｎ型半導体層１０１は、α－Ｇａ２Ｏ３である。第１層１０２ａは、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第２層１０２ｂは、α－Ｇａ２Ｏ３である。ｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂの各々は、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。
実施例２は、図３に示す第２実施形態に対応する。すなわち、積層構造体１００Ｂにおいて、ｎ型半導体層１０１、ｉ型半導体層１０２及びｐ型半導体層１０３は、この順序で基板１０４に積層されている。ｎ型半導体層１０１は、α－Ｇａ２Ｏ３である。第１層１０２ａは、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第２層１０２ｂは、α－Ｇａ２Ｏ３である。ｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂの各々は、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。
【0062】
（実施例３）
実施例３は、図４に示す第３実施形態に対応する。すなわち、積層構造体１００Ｃにおいて、ｎ型半導体層１０１、ｉ型半導体層１０２及びｐ型半導体層１０３は、この順序で基板１０４に積層されている。ｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂの各々は、α－Ｇａ２Ｏ３である。第１層１０２ａは、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第２層１０２ｂは、α－Ｇａ２Ｏ３である。ｐ型半導体層１０３は、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。
実施例３は、図４に示す第３実施形態に対応する。すなわち、積層構造体１００Ｃにおいて、ｎ型半導体層１０１、ｉ型半導体層１０２及びｐ型半導体層１０３は、この順序で基板１０４に積層されている。ｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂの各々は、α－Ｇａ２Ｏ３である。第１層１０２ａは、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第２層１０２ｂは、α－Ｇａ２Ｏ３である。ｐ型半導体層１０３は、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。
【0063】
（実施例４）
実施例４は、図５に示す第４実施形態に対応する。すなわち、積層構造体１００Ｄにおいて、ｎ型半導体層１０１、ｉ型半導体層１０２及びｐ型半導体層１０３は、この順序で基板１０４に積層されている。ｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂの各々は、α－Ｇａ２Ｏ３である。第１層１０２ａは、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第２層１０２ｂは、α－Ｇａ２Ｏ３である。ｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂの各々は、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。
実施例４は、図５に示す第４実施形態に対応する。すなわち、積層構造体１００Ｄにおいて、ｎ型半導体層１０１、ｉ型半導体層１０２及びｐ型半導体層１０３は、この順序で基板１０４に積層されている。ｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂの各々は、α－Ｇａ２Ｏ３である。第１層１０２ａは、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第２層１０２ｂは、α－Ｇａ２Ｏ３である。ｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂの各々は、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。
【0064】
（実施例５）
実施例５は、図６に示す第５実施形態に対応する。すなわち、積層構造体１００Ｅにおいて、ｐ型半導体層１０３、ｉ型半導体層１０２及びｎ型半導体層１０１は、この順序で基板１０４に積層されている。ｐ型半導体層１０３は、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第１層１０２ａは、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第２層１０２ｂは、α－Ｇａ２Ｏ３である。ｎ型半導体層１０１は、α－Ｇａ２Ｏ３である。
実施例５は、図６に示す第５実施形態に対応する。すなわち、積層構造体１００Ｅにおいて、ｐ型半導体層１０３、ｉ型半導体層１０２及びｎ型半導体層１０１は、この順序で基板１０４に積層されている。ｐ型半導体層１０３は、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第１層１０２ａは、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第２層１０２ｂは、α－Ｇａ２Ｏ３である。ｎ型半導体層１０１は、α－Ｇａ２Ｏ３である。
【0065】
（実施例６）
実施例６は、図７に示す第６実施形態に対応する。すなわち、積層構造体１００Ｆにおいて、ｐ型半導体層１０３、ｉ型半導体層１０２及びｎ型半導体層１０１は、この順序で基板１０４に積層されている。ｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂの各々は、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第１層１０２ａは、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第２層１０２ｂは、α－Ｇａ２Ｏ３である。ｎ型半導体層１０１は、α－Ｇａ２Ｏ３である。
実施例６は、図７に示す第６実施形態に対応する。すなわち、積層構造体１００Ｆにおいて、ｐ型半導体層１０３、ｉ型半導体層１０２及びｎ型半導体層１０１は、この順序で基板１０４に積層されている。ｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂの各々は、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第１層１０２ａは、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第２層１０２ｂは、α－Ｇａ２Ｏ３である。ｎ型半導体層１０１は、α－Ｇａ２Ｏ３である。
【0066】
（実施例７）
実施例７は、図８に示す第７実施形態に対応する。すなわち、積層構造体１００Ｇにおいて、ｐ型半導体層１０３、ｉ型半導体層１０２及びｎ型半導体層１０１は、この順序で基板１０４に積層されている。ｐ型半導体層１０３は、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第１層１０２ａは、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第２層１０２ｂは、α－Ｇａ２Ｏ３である。ｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂの各々は、α－Ｇａ２Ｏ３である。
実施例７は、図８に示す第７実施形態に対応する。すなわち、積層構造体１００Ｇにおいて、ｐ型半導体層１０３、ｉ型半導体層１０２及びｎ型半導体層１０１は、この順序で基板１０４に積層されている。ｐ型半導体層１０３は、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第１層１０２ａは、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第２層１０２ｂは、α－Ｇａ２Ｏ３である。ｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂの各々は、α－Ｇａ２Ｏ３である。
【0067】
（実施例８）
実施例８は、図９に示す第８実施形態に対応する。すなわち、積層構造体１００Ｈにおいて、ｐ型半導体層１０３、ｉ型半導体層１０２及びｎ型半導体層１０１は、この順序で基板１０４に積層されている。ｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂの各々は、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第１層１０２ａは、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第２層１０２ｂは、α－Ｇａ２Ｏ３である。ｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂの各々は、α－Ｇａ２Ｏ３である。
実施例８は、図９に示す第８実施形態に対応する。すなわち、積層構造体１００Ｈにおいて、ｐ型半導体層１０３、ｉ型半導体層１０２及びｎ型半導体層１０１は、この順序で基板１０４に積層されている。ｐ＋型半導体層１０３ａ及びｐ－型半導体層１０３ｂの各々は、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第１層１０２ａは、α－（IｒＸＧａ１－Ｘ）２Ｏ３である。第２層１０２ｂは、α－Ｇａ２Ｏ３である。ｎ－型半導体層１０１ａ及びｎ＋型半導体層１０１ｂの各々は、α－Ｇａ２Ｏ３である。
【0068】
（半導体装置）
続いて、半導体装置について説明する。図１０は、第１実施形態の積層構造体１００Ａを備えた半導体装置１０５Ａを示している。半導体装置１０５Ａは、ＰｉＮダイオードである。半導体装置１０５Ａは、積層構造体１００Ａに加えて、第１電極１０６及び第２電極１０７を更に備えている。ｎ型半導体層１０１、ｉ型半導体層１０２及びｐ型半導体層１０３には、基板１０４とは反対側に開口する切欠が形成されている。ｎ型半導体層１０１、ｐ型半導体層１０３及びｉ型半導体層１０２の一部は、切欠から露出している。第１電極１０６は、ｐ型半導体層１０３のうちｉ型半導体層１０２とは反対側の面に形成されている。第２電極１０７は、ｎ型半導体層１０１のうち切欠から露出した面に形成されている。
続いて、半導体装置について説明する。図１０は、第１実施形態の積層構造体１００Ａを備えた半導体装置１０５Ａを示している。半導体装置１０５Ａは、ＰｉＮダイオードである。半導体装置１０５Ａは、積層構造体１００Ａに加えて、第１電極１０６及び第２電極１０７を更に備えている。ｎ型半導体層１０１、ｉ型半導体層１０２及びｐ型半導体層１０３には、基板１０４とは反対側に開口する切欠が形成されている。ｎ型半導体層１０１、ｐ型半導体層１０３及びｉ型半導体層１０２の一部は、切欠から露出している。第１電極１０６は、ｐ型半導体層１０３のうちｉ型半導体層１０２とは反対側の面に形成されている。第２電極１０７は、ｎ型半導体層１０１のうち切欠から露出した面に形成されている。
【0069】
第１電極１０６及び第２電極１０７の各々の材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、Ｎｄ若しくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ル等の有機導電性化合物、またはこれらの混合物等が挙げられる。第１電極１０６及び第２電極１０７の各々の製膜法は特に限定されることはなく、印刷方式、スプレー法、コ－ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ－ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から前記材料との適性を考慮して適宜選択した方法に従って形成することができる。
【0070】
第１電極１０６を正極とすると共に第２電極１０７を負極として、両者の間に電圧を印可することにより、ｐ型半導体層１０３、ｉ型半導体層１０２及びｎ型半導体層１０１に電流が流れる。尚、半導体装置１０５Ａは、積層構造体１００Ａに代えて、第２実施形態乃至第４実施形態のいずれか１つの積層構造体１００Ｂ～１００Ｄを備えてもよい。
【0071】
図１１は、第５実施形態の積層構造体１００Ｅを備えた半導体装置１０５Ｂを示している。尚、半導体装置１０５Ｂについては、半導体装置１０５Ａと異なる点について詳述し、半導体装置１０５Ａと重複する説明を省略する。半導体装置１０５Ｂは、ＰｉＮダイオードである。ｎ型半導体層１０１、ｉ型半導体層１０２及びｐ型半導体層１０３には、基板１０４とは反対側に開口する切欠が形成されている。ｎ型半導体層１０１、ｐ型半導体層１０３及びｉ型半導体層１０２の一部は、切欠から露出している。第１電極１０６は、ｐ型半導体層１０３のうち切欠から露出した面に形成されている。第２電極１０７は、ｎ型半導体層１０１のうちｉ型半導体層１０２とは反対側の面に形成されている。
【0072】
本開示の半導体装置１０５Ａ,１０５Ｂは、上記した事項に加え、更に公知の方法を用いて、パワーモジュール、インバータまたはコンバータとして好適に用いられ、更には、例えば電源装置を用いた半導体システム等に好適に用いられる。電源装置は、公知の方法を用い、半導体装置１０５Ａ,１０５Ｂを配線パターン等に接続する等して作製することができる。図１２に電源システムの例を示す。図１２に示す例では、複数の電源装置１７１、１７２と制御回路１７３を用いて電源システム１７０が構成されている。電源システム１７０は、図１３に示すように、電子回路１８１と組み合わせてシステム装置１８０に用いることができる。尚、電源装置の電源回路図の一例を図１４に示す。図１４は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ１９２（ＭＯＳＦＥＴ Ａ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランス１９３で絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ１９４で整流後、ＤＣＬ１９５（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器１９７で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路１９６でインバータ１９２及び整流ＭＯＳＦＥＴ１９４を制御する。
【0073】
（付記）
【0074】
以下、本開示の諸態様を付記としてまとめて記載する。
【0075】
（付記１）
ｎ型半導体層、ｉ型半導体層及びｐ型半導体層を備え、前記ｎ型半導体層は、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含む酸化物半導体を含み、前記ｐ型半導体層は、ガリウムとｄブロック金属元素とを含む酸化物半導体を含み、前記ｉ型半導体層は、第１層と第２層とを有し、前記第１層は、前記ｐ型半導体層の前記ｄブロック金属元素を含む酸化物半導体を含み、前記第１層の前記酸化物半導体における前記ｄブロック金属元素の割合は、前記ｐ型半導体層における前記ｄブロック金属元素の割合よりも小さく、前記第２層は、前記ｐ型半導体層の前記ｄブロック金属元素の割合が前記第１層の前記酸化物半導体における前記ｄブロック金属元素の割合よりも小さい酸化物半導体を含む積層構造体。
ｎ型半導体層、ｉ型半導体層及びｐ型半導体層を備え、前記ｎ型半導体層は、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含む酸化物半導体を含み、前記ｐ型半導体層は、ガリウムとｄブロック金属元素とを含む酸化物半導体を含み、前記ｉ型半導体層は、第１層と第２層とを有し、前記第１層は、前記ｐ型半導体層の前記ｄブロック金属元素を含む酸化物半導体を含み、前記第１層の前記酸化物半導体における前記ｄブロック金属元素の割合は、前記ｐ型半導体層における前記ｄブロック金属元素の割合よりも小さく、前記第２層は、前記ｐ型半導体層の前記ｄブロック金属元素の割合が前記第１層の前記酸化物半導体における前記ｄブロック金属元素の割合よりも小さい酸化物半導体を含む積層構造体。
【0076】
（付記２）
前記第２層は、前記ｐ型半導体層の前記ｄブロック金属元素を含まない付記１に記載の積層構造体。
前記第２層は、前記ｐ型半導体層の前記ｄブロック金属元素を含まない付記１に記載の積層構造体。
【0077】
（付記３）
前記ｎ型半導体層、前記ｐ型半導体層、前記第１層及び前記第２層の各々の前記酸化物半導体は、コランダム構造を有する付記１又は付記２に記載の積層構造体。
前記ｎ型半導体層、前記ｐ型半導体層、前記第１層及び前記第２層の各々の前記酸化物半導体は、コランダム構造を有する付記１又は付記２に記載の積層構造体。
【0078】
（付記４）
前記ｎ型半導体層、前記ｐ型半導体層、前記第１層及び前記第２層の各々の前記酸化物半導体の主面は、ｃ面に対して傾斜した面である付記１乃至付記３のいずれか１つに記載の積層構造体。
前記ｎ型半導体層、前記ｐ型半導体層、前記第１層及び前記第２層の各々の前記酸化物半導体の主面は、ｃ面に対して傾斜した面である付記１乃至付記３のいずれか１つに記載の積層構造体。
【0079】
（付記５）
前記第１層は、前記ｐ型半導体層に接し、前記第２層は、前記ｎ型半導体層に接する付記１乃至付記４のいずれか１つに記載の積層構造体。
前記第１層は、前記ｐ型半導体層に接し、前記第２層は、前記ｎ型半導体層に接する付記１乃至付記４のいずれか１つに記載の積層構造体。
【0080】
（付記６）
前記ｎ型半導体層、前記ｐ型半導体層、前記第１層及び前記第２層の各々の前記酸化物半導体は、互いに主成分が同じである付記１乃至付記５のいずれか１つに記載の積層構造体。
前記ｎ型半導体層、前記ｐ型半導体層、前記第１層及び前記第２層の各々の前記酸化物半導体は、互いに主成分が同じである付記１乃至付記５のいずれか１つに記載の積層構造体。
【0081】
（付記７）
前記ｐ型半導体層、前記ｉ型半導体層及び前記ｎ型半導体層がこの順序で積層された付記１乃至付記６のいずれか１つに記載の積層構造体。
前記ｐ型半導体層、前記ｉ型半導体層及び前記ｎ型半導体層がこの順序で積層された付記１乃至付記６のいずれか１つに記載の積層構造体。
【産業上の利用可能性】
【0082】
本開示の積層構造体は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材等あらゆる分野に用いることができるが、とりわけ、パワーデバイスに有用である。
【符号の説明】
【0083】
２９ 製造装置
３２ａ キャリアガス供給装置
３２ｂ キャリアガス（希釈）供給装置
３３ａ 流量調節弁
３３ｂ 流量調節弁
３４ ミスト発生源
３４ａ 原料溶液
３４ｂ ミスト
３５ 容器
３５ａ 水
３６ 超音波振動子
３７ 供給管
３８ ヒーター
４０ 成膜室
１００Ａ 積層構造体
１００Ｂ 積層構造体
１００Ｃ 積層構造体
１００Ｄ 積層構造体
１００Ｅ 積層構造体
１００Ｆ 積層構造体
１００Ｇ 積層構造体
１００Ｈ 積層構造体
１０１ ｎ型半導体層
１０１ａ ｎ－型半導体層
１０１ｂ ｎ＋型半導体層
１０２ ｉ型半導体層
１０２ａ 第１層
１０２ｂ 第２層
１０３ ｐ型半導体層
１０３ａ ｐ＋型半導体層
１０３ｂ ｐ－型半導体層
１０４ 基板
１０５Ａ 半導体装置
１０５Ｂ 半導体装置
１７０ 電源システム
１７１ 電源装置
１７２ 電源装置
１７３ 制御回路
１８０ システム装置
１８１ 電子回路
１８２ 電源システム
１９２ インバータ
１９３ トランス
１９４ 整流ＭＯＳＦＥＴ
１９５ ＤＣＬ
１９６ ＰＷＭ制御回路
１９７ 電圧比較器
３２ａ キャリアガス供給装置
３２ｂ キャリアガス（希釈）供給装置
３３ａ 流量調節弁
３３ｂ 流量調節弁
３４ ミスト発生源
３４ａ 原料溶液
３４ｂ ミスト
３５ 容器
３５ａ 水
３６ 超音波振動子
３７ 供給管
３８ ヒーター
４０ 成膜室
１００Ａ 積層構造体
１００Ｂ 積層構造体
１００Ｃ 積層構造体
１００Ｄ 積層構造体
１００Ｅ 積層構造体
１００Ｆ 積層構造体
１００Ｇ 積層構造体
１００Ｈ 積層構造体
１０１ ｎ型半導体層
１０１ａ ｎ－型半導体層
１０１ｂ ｎ＋型半導体層
１０２ ｉ型半導体層
１０２ａ 第１層
１０２ｂ 第２層
１０３ ｐ型半導体層
１０３ａ ｐ＋型半導体層
１０３ｂ ｐ－型半導体層
１０４ 基板
１０５Ａ 半導体装置
１０５Ｂ 半導体装置
１７０ 電源システム
１７１ 電源装置
１７２ 電源装置
１７３ 制御回路
１８０ システム装置
１８１ 電子回路
１８２ 電源システム
１９２ インバータ
１９３ トランス
１９４ 整流ＭＯＳＦＥＴ
１９５ ＤＣＬ
１９６ ＰＷＭ制御回路
１９７ 電圧比較器
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
