特開 2024-143529 電圧電流変換装置及び電圧制御発振装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024143529

(43)【公開日】2024-10-11

(54)【発明の名称】電圧電流変換装置及び電圧制御発振装置

(51)【国際特許分類】

   H03F 3/34 20060101AFI20241003BHJP

   H03K 3/354 20060101ALI20241003BHJP

【ＦＩ】

H03F3/34 230

H03K3/354 B

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023056257

(22)【出願日】2023-03-30

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】永山 淳

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AC22

5J500AF10

5J500AF15

5J500AH10

5J500AH17

5J500AH25

5J500AK04

5J500AK09

5J500AK26

5J500AK32

5J500AT01

(57)【要約】

【課題】制御電圧に応じた周波数を出力可能とする。
【解決手段】電圧制御発振回路１０の電流制御部１４は、制御電圧Ｖcntがしきい値電圧を越えることで第１電流生成部２０において電流Ｉ１が生成される。また、第２電流生成部２２では、制御電圧Ｖcntがゼロからしきい値電圧Ｖｔを越える電圧Ｖｐまでの範囲において、制御電圧Ｖcntに応じて変化し、制御電圧Ｖcntが電圧Ｖｐから電圧ＶＤＤまでの範囲において、電圧Ｖｐに応じた電流Ｉ２を生成する。電流合成部２４は、電流Ｉ１と電流Ｉ２とを合成することで制御電圧Ｖcntに応じた合成電流Ｉｃを生成する。これにより、制御電圧Ｖcntが０ｖ～電圧ＶＤＤの範囲において制御電圧Ｖcntに応じかつこの範囲で制御電圧Ｖcntの変化に対して直進性を有する合成電流Ｉｃの出力が可能になる。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力される制御電圧がトランジスタのしきい値電圧から電源電圧の範囲で動作されて、前記制御電圧に応じた第１電流を生成する第１電流生成部と、
前記制御電圧がゼロから前記しきい値電圧を越える所定の電圧までの範囲において、前記制御電圧に応じて変化し、前記制御電圧が前記所定の電圧から前記電源電圧までの範囲において、前記所定の電圧に応じた第２電流を生成する第２電流生成部と、
前記第１電流と前記第２電流とを合成することで前記制御電圧に応じた合成電流を生成可能とする電流合成部と、
を含む電圧電流変換装置。

【請求項2】

前記第１電流生成部は、ゲートに印加される前記制御電圧に応じた電流を出力する第１トランジスタを含み、
前記第２電流生成部は、ゲートに印加される電圧に応じた電流を出力する第２トランジスタ、及び前記制御電圧がゼロから前記しきい値電圧を越える範囲において、前記制御電圧に応じた電圧であり、前記第２トランジスタのゲートに印加されることで該第２トランジスタが動作される電圧を生成する電圧生成部を含む、請求項１に記載の電圧電流変換装置。

【請求項3】

前記電圧生成部は、
一端が前記電源電圧の電源ラインに接続された第１抵抗値の第１抵抗素子と、
一端が前記第１抵抗素子の前記電源ラインとは反対側に接続され他端が接地ラインに接続されると共に、前記第１抵抗素子との接続点に前記第２トランジスタのゲートが接続された第２抵抗値の第２抵抗素子と、
前記第１抵抗素子と前記第２抵抗素子との前記接続点と前記接地ラインとの間に配置され、ゲートに前記制御電圧が入力される第３トランジスタと、
を含み、前記第１抵抗値と前記第２抵抗値により前記接続点に前記しきい値電圧以上の電圧が生成される請求項２に記載の電圧電流変換装置。

【請求項4】

前記制御電圧が前記しきい値電圧を越える電圧において、前記第３トランジスタが飽和されるように前記第１抵抗値及び前記第２抵抗値が設定されている、請求項３に記載の電圧電流変換装置。

【請求項5】

請求項１に記載の電圧電流変換装置と、
一つのインバータの出力側が次段のインバータの入力側に接続されることで複数のインバータが直列接続されると共に、最終段のインバータの出力側が初段のインバータの入力側に接続され、各々の前記インバータが前記電流合成部において生成された前記合成電流に応じた電流で動作されて、前記制御電圧に応じた周波数の出力信号を出力可能な発振部と、
を含む電圧制御発振装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電圧電流変換装置及び電圧制御発振装置に関する。

【背景技術】

【0002】

特許文献１には、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとのＣＭＯＳ構成を基本としたインバータにより５段ループが構成されていると共に、各段のインバータがＰＭＯＳトランジスタＴＰを介して電源ＶＤＤに接続され、ＮＭＯＳトランジスタＴＮを介して接地されたリング発振器が開示されている。また、電源ＶＤＤ、接地間には、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタが直列に介挿されており、ＰＭＯＳトランジスタが各段のＰＭＯＳトランジスタＴＰとカレントミラー接続され、ＮＭＯＳトランジスタが各段のＮＭＯＳトランジスタＴＮとカレントミラー接続されている。これにより、リング発振器は、ＮＭＯＳトランジスタＴＮにカレントミラー接続されたＮＭＯＳトランジスタのゲートに付与される制御電圧によって各段のインバータの電流が制御され、制御電圧に応じて発振周波数が変更される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平０７－０７４５９６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、ＭＯＳトランジスタ（例えばＮＭＯＳトランジスタ）ではゲートの電圧がしきい値（しきい電圧）を越えることで動作する。このため、制御電圧に応じて周波数が変化する発振回路では、制御電圧がＮＭＯＳトランジスタのしきい値電圧～電源の電圧ＶＤＤの範囲で動作する。

【0005】

電圧制御発振においては、制御電圧の変化に対して周波数変化が直線的に変化すると共に、発振周波数の変化範囲が広いことが好ましい。また、制御電圧の電圧変化に対して発振される周波数範囲を広くする方法としては、制御電圧の電圧変化に対して周波数変化を大きくすることが考えられる。

【0006】

しかしながら、制御電圧の電圧変化に対して周波数変化を大きくした場合、ノイズに対する周波数の揺らぎ（ジッタ）が大きくなってしまい、制御電圧に応じた周波数の出力において改善の余地がある。

【0007】

本発明は、上記事実を鑑みて成されたものであり、制御電圧に応じた周波数を出力可能とするための改善された電圧電流変換装置及び電圧制御発振装置を適用することを目的とする。

【課題を解決するための手段】

【0008】

上記目的を達成するために、本発明の電圧電流変換装置は、入力される制御電圧がトランジスタのしきい値電圧から電源電圧の範囲で動作されて、前記制御電圧に応じた第１電流を生成する第１電流生成部と、前記制御電圧がゼロから前記しきい値電圧を越える所定の電圧までの範囲において、前記制御電圧に応じて変化し、前記制御電圧が前記所定の電圧から前記電源電圧までの範囲において、前記所定の電圧に応じた第２電流を生成する第２電流生成部と、前記第１電流と前記第２電流とを合成することで前記制御電圧に応じた合成電流を生成可能とする電流合成部と、を含む。

【0009】

本発明の電圧電流変換装置では、入力される制御電圧がトランジスタのしきい値電圧から電源電圧の範囲で第１電流生成部が動作されて、制御電圧に応じた第１電流を生成する。第２電流生成部は、制御電圧がゼロから電源電圧までの範囲で動作され、制御電圧がしきい値電圧を越える所定の電圧までの範囲において、制御電圧に応じて変化する第２電流を生成する。

【0010】

ここで、第２電流生成部は、制御電圧の所定の電圧から電源電圧までの範囲において、所定の電圧に応じた第２電流を生成する。電流合成部は、第１電流と第２電流とを合成することで制御電圧に応じた合成電流を生成可能とする。

【0011】

これにより、制御電圧の０ｖ～電源電圧までの全域において、制御電圧に応じた合成電流の出力が可能になると共に、第１電流に制御電圧の所定の電圧に対する第２電流を合成できるので、合成電流における制御電圧に対する直進性を向上できる。

【発明の効果】

【0012】

本発明によれば、電圧変換装置は、簡単な構成で出力電圧に対する制御電圧の範囲を広げることができる。この電圧変換装置を用いた電圧制御発振装置では、制御電圧の変化に対する出力信号の周波数の変化を緩やかにできるので、出力信号にゆらぎが生じるのを抑制できる、という効果を有する。

【図面の簡単な説明】

【0013】

【図1】本実施形態に係る電圧制御発振回路の概略構成を示す回路図である。

【図2】制御電圧に対する第２電流生成部における電圧Ｖｎの変化の概略を示す線図である。

【図3】制御電圧に対する第１電流生成部における電流Ｉ１の変化の概略を示す線図である。

【図4】制御電圧に対する第２電流生成部における電流Ｉ２の変化の概略を示す線図である。

【図5】制御電圧に対する電流合成部の合成電流Ｉｃの変化の概略を示す線図である。

【図6】比較例に係る電圧制御発振回路の概略構成を示す回路図である。

【発明を実施するための形態】

【0014】

以下、図面を参照して本発明の実施形態について詳細に説明する。
図１には、本実施形態に係る電圧制御発振装置としての電圧制御発振回路１０が概略構成図にて示されている。電圧制御発振回路１０は、例えば、半導体集積回路に形成され、入力端子１０Ａに入力される制御電圧Ｖcntに応じた周波数の出力信号ＯＵＴを出力端子１０Ｂから出力する。なお、図面におけるＶＤＤは、直流の電圧ＶＤＤの電源ラインを示し、▽印は、接地ラインとしての回路のＧＮＤへの接続（接地）を示している。

【0015】

図１に示すように、電圧制御発振回路１０は、発振部１２、及び電圧電流変換装置としての電流制御部１４を備えている。発振部１２は発振回路１６を備えている。発振回路１６には、複数（奇数）段のインバータ１８が用いられており、発振回路１６には、一例として３段のインバータ１８（１８ａ、１８ｂ、１８ｃ）が形成されている。

【0016】

発振回路１６には、インバータ１８の出力側が次段のインバータ１８の入力側に接続されており、発振回路１６は、インバータ１８ａ、１８ｂ、１８ｃがこの順で直列接続されている。また、発振回路１６は、最終段のインバータ１８（１８ｃ）の出力側が出力端子１０Ｂ及び初段のインバータ１８（１８ａ）の入力側に接続されている。これにより、発振回路１６では、複数のインバータ１８がループ状に接続されたリング発振器が構成されている。

【0017】

発振回路１６には、各段のインバータ１８（１８ａ、１８ｂ、１８ｃ）の各々に対応されて第５トランジスタとしてのトランジスタＭ（Ｍａ、Ｍｂ、Ｍｃ）が配置されており、トランジスタＭ（Ｍａ、Ｍｂ、Ｍｃ）には、Ｐ型ＭＯＳトランジスタ（ＰＭＯＳトランジスタ）が用いられている。トランジスタＭａ、Ｍｂ、Ｍｃの各々は、ソースＳが電源（電圧ＶＤＤ）に接続されていると共に、ゲートＧが互いに接続されている。また、トランジスタＭａ、Ｍｂ、Ｍｃは、ドレインＤが各々インバータ１８ａ、１８ｂ、１８ｃに接続されており、インバータ１８は、トランジスタＭのドレインＤと接地ラインとに接続されている。

【0018】

これにより、発振回路１６では、トランジスタＭａ、Ｍｂ、ＭｃのゲートＧの電圧（電圧Ｖgs）に応じたドレイン電流Ｉdsとしての電流Ｉｍがインバータ１８ａ～１８ｃの各々に供給されることで、電流Ｉｍに応じた周波数の出力信号ＯＵＴを出力する。また、発振回路１６では、電流Ｉｍが増加することで出力信号ＯＵＴの周波数が高くなる。なお、発振回路１６は一例を示すものであり、発振回路１６に用いるリング発振器は公知の構成を適用でき、以下では発振回路１６の詳細な説明を省略する。

【0019】

電圧制御発振回路１０の電流制御部１４は、第１電流生成部（第１電流生成回路）２０、第２電流生成部（第２電流生成回路）２２、及び電流合成部（電流合成回路）２４を備えている。電流合成部２４は、トランジスタＰ１を備えており、トランジスタＰ１には、Ｐ型ＭＯＳトランジスタが用いられている。電流合成部２４のトランジスタＰ１は、ソースＳが電源ラインに接続され、ドレインＤが第１電流生成部２０及び第２電流生成部２２の各々に接続されている。

【0020】

また、トランジスタＰ１は、ゲートＧが発振回路１６のトランジスタＭａ、Ｍｂ、Ｍｃの各々のゲートＧに接続されており、トランジスタＰ１は、トランジスタＭａ、Ｍｂ、Ｍｃの各々との間でカレントミラー回路を形成している。これにより、トランジスタＰ１の電流Ｉｃと、発振回路１６のトランジスタＭａ、Ｍｂ、Ｍｃの各々の電流Ｉｍとが同様となり、発振回路１６は、トランジスタＰ１の電流Ｉｃに応じた周波数の出力信号ＯＵＴを出力できる。

【0021】

第１電流生成部２０は、第１トランジスタとしてのトランジスタＮ１を備えており、トランジスタＮ１にはＮ型ＭＯＳトランジスタが用いられている。トランジスタＮ１は、ゲートＧが入力端子１０Ａに接続されており、トランジスタＮ１は、ゲートＧに制御電圧Ｖcntが入力される。また、トランジスタＮ１は、ソースＳが接地され、ドレインＤが電流合成部２４のトランジスタＰ１のドレインＤに接続されている。これにより、第１電流生成部２０においてトランジスタＮ１では、制御電圧Ｖcntがしきい値電圧Ｖｔを越えることで、制御電圧Ｖcntに応じた第１電流としての電流Ｉ１（ドレイン電流Ｉds）が生成される。

【0022】

第２電流生成部２２は、第２トランジスタとしてのトランジスタＮ２、第３トランジスタとしてのトランジスタＰ２、第１抵抗素子として抵抗素子２６、及び第２抵抗素子としての抵抗素子２８を備えている。第２電流生成部２２では、トランジスタＮ２にＮ型ＭＯＳトランジスタが用いられ、トランジスタＰ２にＰ型ＭＯＳトランジスタが用いられている。また、抵抗素子２６は、第１抵抗値としての抵抗値Ｒ１を有し、抵抗素子２８は、第２抵抗値としての抵抗値Ｒ２を有している。

【0023】

トランジスタＮ２は、ソースＳが接地され、ドレインＤが電流合成部２４のトランジスタＰ１のドレインＤに接続されており、トランジスタＮ２では、ゲートＧに印加される電圧（電圧Ｖgs）がしきい値電圧Ｖｔを越えることで、ゲートＧに印加された電圧に応じた第２電流としての電流Ｉ２（ドレイン電流Ｉds）が生成される。

【0024】

これにより、電流制御部１４では、トランジスタＮ１とトランジスタＮ２とが並列接続されて電流合成部２４に接続されており、電流合成部２４のトランジスタＰ１には、トランジスタＮ１の電流Ｉ１と、トランジスタＮ２の電流Ｉ２とが合成された合成電流としての電流Ｉｃが生成される（Ｉｃ＝Ｉ１＋Ｉ２）。

【0025】

第２電流生成部２２では、電源ラインと接地ラインとの間において、抵抗素子２６が電源ライン側とされて抵抗素子２６と抵抗素子２８とが直列接続されている。第２電流生成部２２では、抵抗素子２６と抵抗素子２８との接続点ＱにトランジスタＮ２のゲートＧが接続されており、第２電流生成部２２では、トランジスタＰ２がオフ状態になると接続点Ｑにおいて、電圧ＶＤＤが抵抗値Ｒ１と抵抗値Ｒ２とにより分圧された電圧Ｖｎが生成可能とされている。

【0026】

また、第２電流生成部２２のトランジスタＰ２は、ゲートＧが入力端子１０Ａに接続され、ドレインＤが接地されていると共に、ソースＳが抵抗素子２６と抵抗素子２８との接続点Ｑに接続されている。

【0027】

第２電流生成部２２では、トランジスタＰ２がオフ状態であると、接続点Ｑの電圧Ｖｎが電圧ＶＤＤ、抵抗素子２６の抵抗値Ｒ１及び抵抗素子２８の抵抗値Ｒ２によって定まり、電圧Ｖｎは、電圧ＶＤＤを抵抗値Ｒ１、Ｒ２により分圧された電圧となる。すなわち、トランジスタＰ２のオフ状態において、接続点Ｑにおける電圧Ｖｎは、Ｖｎ＝ＶＤＤ（Ｒ２／（Ｒ１＋Ｒ２））となる。また、トランジスタＮ２のゲートＧとソースＳとの間の電圧（ゲート電圧）Ｖgsは、制御電圧Ｖcntにしきい値電圧Ｖｔを足した（加えた）電圧であり、トランジスタＮ２のゲート電圧Ｖgs＝Ｖcnt＋Ｖｔとなる。

【0028】

ここから、第２電流生成部２２では、制御電圧Ｖcntが０ｖとなっているときに、トランジスタＮ２のゲートＧとソースＳとの間の電圧Ｖgsがしきい値電圧Ｖｔ以上となってトランジスタＮ２がオン状態となるように抵抗素子２６の抵抗値Ｒ１及び抵抗素子２８の抵抗値Ｒ２が設定されている。

【0029】

第２電流生成部２２では、電圧ＶｎによりトランジスタＰ２が動作状態とされることで、この電圧Ｖｎが印加されるトランジスタＮ２も動作状態となる。また、第２電流生成部２２では、トランジスタＰ２がオン状態であることで、制御電圧Ｖcntが上昇するにしたがって接続点Ｑの電圧Ｖｎが上昇する。これにより、第２電流生成部２２では、制御電圧Ｖcntが０ｖ～電圧ＶＤＤの全域においてトランジスタＮ２において電流Ｉ２が生成される。

【0030】

また、トランジスタＰ２では、抵抗素子２６、２８の接続点ＱにトランジスタＰ２のソースＳが接続されていることで、電圧ＶｎがドレインＤ－ソースＳ間の電圧Ｖdsとなっている。第２電流生成部２２では、制御電圧Ｖcntがしきい値電圧Ｖｔを越えた際に、トランジスタＰ２が飽和するように制御電圧Ｖcntにおける電圧Ｖｐが設定されている。

【0031】

トランジスタＮ１、Ｎ２、Ｐ１等のＭＯＳトランジスタでは、ゲート電圧Ｖgsがしきい値電圧Ｖｔより低い領域（Ｖgs＜Ｖｔ、弱反転領域）において、ゲート電圧Ｖgsの変化に対してドレイン電流Ｉｄが指数関数的に変化する。また、ＭＯＳトランジスタでは、ゲート電圧Ｖgsがしきい値電圧Ｖｔより高い領域（Ｖgs＞Ｖｔ、強反転領域）において、ゲート電圧Ｖgsの変化に対するドレイン電流Ｉｄの変化が略直線的となる。

【0032】

また、ＭＯＳトランジスタでは、しきい値電圧Ｖｔの近傍領域において、ゲートＧの電圧に対するドレイン電流Ｉdsの変化が緩やかであり、この後に、ゲートＧの電圧に対するドレイン電流Ｉdsの変化が直線的になる。第２電流生成部２２では、第１電流生成部２０のトランジスタＮ１において、制御電圧Ｖcntに対して電流Ｉ１が直線的な変化を開始する電圧を電圧Ｖｐに設定している。

【0033】

第２電流生成部２２では、電圧Ｖｎが抵抗素子２６の抵抗値Ｒ１及び抵抗素子２８の抵抗値Ｒ２を用いて設定できることから、第２電流生成部２２では、抵抗素子２６の抵抗値Ｒ１及び抵抗素子２８の抵抗値Ｒ２を用いて、トランジスタＰ２に飽和が生じる電圧Ｖｐが設定されている。

【0034】

これにより、電流制御部１４では、制御電圧Ｖcntがしきい値電圧Ｖｔを越える範囲（Ｖｔ≦Ｖcnt≦ＶＤＤ）においてトランジスタＮ１がオン状態となり、制御電圧Ｖcntに応じた電流Ｉ１が生成される。また、電流制御部１４では、制御電圧Ｖcntが０ｖからしきい値電圧Ｖｔを越える電圧Ｖｐまでの範囲（０≦Ｖcnt＜Ｖｐ）においてトランジスタＮ１がオン状態となり、制御電圧Ｖcntに応じた電流Ｉ２が生成される。

【0035】

さらに、電流制御部１４では、制御電圧Ｖcntが電圧Ｖｐに達してから電圧ＶＤＤに達するまでの範囲（Ｖｐ≦Ｖcnt≦ＶＤＤ）において、トランジスタＮ２が変化のない（略一定）の電流Ｉ２が生成されて、電流Ｉ１に合成される。

【0036】

このように構成されている電圧制御発振回路１０では、入力端子１０Ａにしきい値電圧Ｖｔ以上の制御電圧Ｖcntが入力されることで、第１電流生成部２０のトランジスタＮ１がオン状態となって制御電圧Ｖcntに応じた電流Ｉ１が生成される。また、電圧制御発振回路１０では、入力端子１０Ａにしきい値電圧Ｖｔに満たない制御電圧Ｖcntが入力されていると、第２電流生成部２２のトランジスタＰ２及びトランジスタＮ２の各々がオン状態となると共に、トランジスタＮ２のゲートＧには、制御電圧Ｖcntに応じて変化する電圧Ｖｎが印加される。これにより、第２電流生成部２２において、トランジスタＮ２が制御電圧Ｖcntに応じて変化する電流Ｉ２を生成する。

【0037】

また、電流制御部１４では、制御電圧Ｖcntが電圧Ｖｐに達することで、制御電圧Ｖcntが電圧Ｖｐを越える範囲において第２電流生成部２２のトランジスタＰ２が飽和し、トランジスタＮ１のゲートＧに略一定の電圧Ｖｎが印加される。これにより、電流制御部１４では、制御電圧Ｖcntが電圧Ｖｐから電圧ＶＤＤまでの範囲において、トランジスタＰ２が飽和する直前の電流Ｉ２を生成する。

【0038】

電圧制御発振回路１０では、電流制御部１４の電流合成部２４がトランジスタＰ１において電流Ｉ１と電流Ｉ２とを合成した合成電流Ｉｃを生成する。この際、電流Ｉ１は、しきい値電圧Ｖｔから電圧ＶＤＤまでの範囲における制御電圧Ｖcntに応じ変化する電流とされている。

【0039】

また、電流Ｉ２は、０ｖからしきい値電圧Ｖｔを越える電圧Ｖｐまでの範囲において制御電圧Ｖcntに応じて変化する電流とされている。さらに、また、電流Ｉ２は、制御電圧Ｖcntが電圧Ｖｐを越えている範囲（Ｖｐ≦Ｖcnt≦ＶＤＤ）において一定とされている。

【0040】

電流制御部１４の電流合成部２４では、トランジスタＰ１において、電流Ｉ１と電流Ｉ２とを合成した合成電流Ｉｃを生成する。また、電圧制御発振回路１０では電流合成部２４のトランジスタＰ１と、発振回路１６のトランジスタＭａ～Ｍｃの各々との間でカレントミラー回路が構成されている。これにより、電圧制御発振回路１０では、トランジスタＰ１の電流Ｉｃと同様の電流ＩｍがトランジスタＭａ～Ｍｃの各々に流れ、発振回路１６が電流Ｉｍに応じた周波数の出力信号ＯＵＴを出力端子１０Ｂから出力される。

【0041】

図２から図５には、本実施形態に係る電圧制御発振回路１０の電流制御部１４における主要部の制御電圧Ｖcntに対する電圧及び電流の変化のシミュレーション結果の概略が線図にて示されている。なお、各図では、横軸を制御電圧Ｖcnt（ｖ）とし、本実施形態の電流制御部１４のシミュレーション結果を実線にて示し、比較例のシミュレーション結果を破線にて示している。

【0042】

図６には、比較例に係る電圧制御発振回路４０の概略構成が回路図にて示されている。比較例の電圧制御発振回路４０は、発振部１２及び電流制御部４２を備えており、電流制御部４２は、第１電流生成部２０に対応する電流生成部４４、及び電流合成部２４に対応する出力部４６を備えている。電流生成部４４は、トランジスタＮ１を備え、トランジスタＮ１が制御電圧Ｖcntに応じた電流Ｉ１を生成する。また、出力部４６は、発振回路１６のトランジスタＭａ～Ｍｃの各々との間でカレントミラー回路を構成するトランジスタＰ１を備えている。

【0043】

ここで、シミュレーションでは、電圧ＶＤＤ＝１．５ｖ、トランジスタＭ（Ｍａ～Ｍｃ）、Ｎ１、Ｎ２、Ｐ１、Ｐ２の各々のしきい値電圧Ｖｔ＝０．７ｖ、トランジスタＰ２が飽和する電圧Ｖｐ＝０．８ｖとしている。また、電流制御部１４では、電圧Ｖｐ＝０．８ｖとなると共に、制御電圧Ｖcnt＝０ｖにおいて、電圧Ｖｎ＝０．７ｖ（＝Ｖｔ）となるように抵抗素子２６の抵抗値Ｒ１、及び抵抗素子２８の抵抗値Ｒ２が設定されている。

【0044】

図２には、トランジスタＮ２のゲートＧの電圧Ｖgsに対応する電圧Ｖｎの制御電圧Ｖcntに対する変化が示され、図３には、トランジスタＮ１において生成される電流Ｉ１の制御電圧Ｖcntに対する変化が示されている。また、図４には、トランジスタＮ２において生成される電流Ｉ２の制御電圧Ｖcntに対する変化が示され、図５には、トランジスタＰ１において生成される電流Ｉｃの制御電圧Ｖcntに対する変化が示されている。

【0045】

図３に示すように、本実施形態及び比較例では、制御電圧Ｖcntがしきい値電圧Ｖｔに達するまでは、トランジスタＮ１がオフ状態であることで、電流Ｉ１が略ゼロとなっている。また、制御電圧Ｖcntがしきい値電圧Ｖｔを越えてトランジスタＮ１がオン状態となることで、電流Ｉが流れ始め、この後、制御電圧Ｖcntが増加することで、電流Ｉ１も増加する。また、本実施形態に係るトランジスタＮ１では、制御電圧Ｖcntが電圧Ｖｐを過ぎることで、制御電圧Ｖcntに対して電流Ｉ１が直線的に変化する。

【0046】

一方、図２に示すように、本実施形態では、制御電圧Ｖcnt＝０ｖにおいて、電圧Ｖｎがしきい値電圧Ｖｔとなる。また、電圧Ｖｎは、制御電圧Ｖcntが高くなるにしたがって高くなるが、制御電圧Ｖcntが電圧Ｖｐに達してトランジスタＰ１が飽和することで、制御電圧Ｖcntが高くなっても、トランジスタＰ２の飽和直前の電圧が保持される。

【0047】

これにより、図４に示すように、本実施形態では、制御電圧Ｖcnt＝０ｖにおいてトランジスタＰ２、Ｎ２が動作状態となることで電流Ｉ２が流れ始める。また、電流Ｉ２は、制御電圧Ｖcntが高くなることで、制御電圧Ｖcntの変化に応じて直線的に変化する。

【0048】

また、制御電圧Ｖcntがしきい値電圧Ｖｔの近傍に達することで、電流Ｉ２は、制御電圧Ｖcntに対して緩やかに変化し、制御電圧Ｖcntが電圧Ｖｐを通過すると、電流Ｉ２は略一定となる。

【0049】

このため、図５に示すように、比較例では、制御電圧Ｖcntがしきい値電圧Ｖｔに達することで、電流Ｉｃが流れ始め、制御電圧Ｖcntがしきい値電圧Ｖｔから電圧ＶＤＤの範囲において制御電圧Ｖcntに応じた電流Ｉｃを出力できる。この際、周波数の変化範囲を大きくするために、電流Ｉｃの変化範囲を大きくすると、電流Ｉｃの変化が急峻となる。

【0050】

これに対して、本実施形態の電流制御部１４では、制御電圧Ｖcntがしきい値電圧Ｖｔ～電圧ＶＤＤの範囲で制御電圧Ｖcntに応じた電流Ｉ１が生成され、制御電圧Ｖcntが０ｖから電圧Ｖｐの範囲で制御電圧Ｖcntに応じた電流Ｉ２が生成される。これにより、電流制御部１４では、制御電圧Ｖcntが０ｖ～電圧ＶＤＤの範囲の全域で制御電圧Ｖcntに応じた直進性の高い電流Ｉｃを生成できる。

【0051】

また、電流制御部１４では、制御電圧Ｖcntに対して電流Ｉ１、Ｉ２の各々変化が緩やかとなっているしきい値電圧Ｖｔ～電圧Ｖｐの範囲で電流Ｉ１、Ｉ２の各々が生成される。これにより、電流Ｉｃの変化を電流Ｉ１、Ｉ２が互いに補うことができるので、電流Ｉｃの直進性が損なわれるのを抑制できる。

【0052】

また、電流制御部１４では、制御電圧Ｖcntが電圧Ｖｐを越えた範囲において、略一定の電流Ｉ２が生成されるので、電流Ｉｃにおいて電流Ｉ１を高くなるようにシフトできる。さらに、電流制御部１４では、制御電圧Ｖcntが０ｖ～電圧ＶＤＤの範囲で電流Ｉｃを生成できるので、制御電圧Ｖcntに対する電流Ｉｃの変化を直線的にできるのみでなく、変化の傾きを比較例に比して緩やかにできる。

【0053】

これにより、電流制御部１４では、制御電圧Ｖcntが０ｖ～電圧ＶＤＤまでの略全域において電流Ｉｃに直進性を持たせることができる。また、電流制御部１４では、電流Ｉｃと同様の電流Ｉｍに応じて発振される周波数が制御電圧Ｖcntに対して直線的に変化させることができる。したがって、電流制御部１４が設けられた電圧制御発振回路１０では、発振回路１６の出力信号に周波数の揺らぎ（ジッタ）が生じるのを効果的に抑制できる。

【0054】

また、出力信号ＯＵＴのゆらぎを抑制する方法としては、大きな容量のフィルタを設けてノイズ成分を除去した制御電圧Ｖcntを入力端子１０Ａに入力する方法があるが、電圧制御発振回路１０では、制御電圧Ｖcntに対する周波数の傾きを緩やかにできるのでノイズ成分に起因するゆらぎを抑制できる。これにより、電圧制御発振回路１０では、入力端子１０Ａに接続されるフィルタの容量を低減できる。

【0055】

＜付記項＞
＜１＞ 入力される制御電圧がトランジスタのしきい値電圧から電源電圧の範囲で動作されて、前記制御電圧に応じた第１電流を生成する第１電流生成部と、
前記制御電圧がゼロから前記しきい値電圧を越える所定の電圧までの範囲において、前記制御電圧に応じて変化し、前記制御電圧が前記所定の電圧から前記電源電圧までの範囲において、前記所定の電圧に応じた第２電流を生成する第２電流生成部と、
前記第１電流と前記第２電流とを合成することで前記制御電圧に応じた合成電流を生成可能とする電流合成部と、
を含む電圧電流変換装置。

【0056】

＜２＞ 前記第１電流生成部は、ゲートに印加される前記制御電圧に応じた電流を出力する第１トランジスタを含み、
前記第２電流生成部は、ゲートに印加される電圧に応じた電流を出力する第２トランジスタ、及び前記制御電圧がゼロから前記しきい値電圧を越える範囲において、前記制御電圧に応じた電圧であり、前記第２トランジスタのゲートに印加されることで該第２トランジスタが動作される電圧を生成する電圧生成部を含む、＜１＞の電圧電流変換装置。

【0057】

＜３＞ 前記電圧生成部は、
一端が前記電源電圧の電源ラインに接続された第１抵抗値の第１抵抗素子と、
一端が前記第１抵抗素子の前記電源ラインとは反対側に接続され他端が接地ラインに接続されると共に、前記第１抵抗素子との接続点に前記第２トランジスタのゲートが接続された第２抵抗値の第２抵抗素子と、
前記第１抵抗素子と前記第２抵抗素子との前記接続点と前記接地ラインとの間に配置され、ゲートに前記制御電圧が入力される第３トランジスタと、
を含み、前記第１抵抗値と前記第２抵抗値により前記接続点に前記しきい値電圧以上の電圧が生成される、＜２＞の電圧電流変換装置。

【0058】

＜４＞ 前記制御電圧が前記しきい値電圧を越える電圧において、前記第３トランジスタが飽和されるように前記第１抵抗値及び前記第２抵抗値が設定されている、＜３＞の電圧電流変換装置。

【0059】

＜５＞ ＜１＞から＜４＞の何れか１の電圧電流変換装置と、
一つのインバータの出力側が次段のインバータの入力側に接続されることで複数のインバータが直列接続されると共に、最終段のインバータの出力側が初段のインバータの入力側に接続され、各々の前記インバータが前記電流合成部において生成された前記合成電流に応じた電流で動作されて、前記制御電圧に応じた周波数の出力信号を出力可能な発振部と、
を含む電圧制御発振装置。

【符号の説明】

【0060】

１０ 電圧制御発振回路
１０Ａ 入力端子
１０Ｂ 出力端子
１２ 発振部
１４ 電流制御部
１６ 発振回路
２０ 第１電流生成部
２２ 第２電流生成部
２４ 電流合成部
２６、２８ 抵抗素子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】