特開 2024-143732 コントローラ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024143732

(43)【公開日】2024-10-11

(54)【発明の名称】コントローラ回路

(51)【国際特許分類】

   G06F 1/28 20060101AFI20241003BHJP

   H02H 7/20 20060101ALI20241003BHJP

   H02J 1/00 20060101ALI20241003BHJP

【ＦＩ】

G06F1/28

H02H7/20 A

H02J1/00 309D

【審査請求】未請求

【請求項の数】2

【出願形態】ＯＬ

(21)【出願番号】P 2023056548

(22)【出願日】2023-03-30

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(74)【代理人】

【識別番号】100133215

【弁理士】

【氏名又は名称】真家 大樹

(72)【発明者】

【氏名】古謝 望

(72)【発明者】

【氏名】本木 健一

【テーマコード（参考）】

5B011

5G053

5G165

【Ｆターム（参考）】

5B011DA01

5B011DA06

5B011DB02

5B011EA10

5B011GG04

5B011MB16

5G053AA12

5G053BA04

5G053DA02

5G053EC02

5G165BB02

5G165CA01

5G165EA01

5G165HA01

5G165KA05

5G165LA01

5G165PA01

(57)【要約】

【課題】低電圧状態の検出をトリガーとして他の回路を制御可能なコントローラ回路を提供する。
【解決手段】コントローラ回路２００は、外部回路１０２を制御する。電源端子ＶＤＤには、電源電圧Ｖ_ＤＤが供給される。第１ＵＶＬＯ回路２１０は、電源電圧Ｖ_ＤＤを第１検出電圧Ｖ_{ＵＶＬＯ１}と比較し、比較結果に応じた第１検出信号ＵＶＬＯ１を発生する。レギュレータ回路２２０は、電源電圧Ｖ_ＤＤを受けて内部電源電圧Ｖ_ＲＥＧを生成する。レギュレータ回路２２０は、第１検出信号ＵＶＬＯ１に応じて動作停止する。第２ＵＶＬＯ回路２４０は、電源電圧Ｖ_ＤＤを第１検出電圧Ｖ_{ＵＶＬＯ１}より低い第２検出電圧Ｖ_{ＵＶＬＯ２}と比較し、比較結果に応じた第２検出信号ＵＶＬＯ２を生成する。制御回路２３０は、第１検出信号ＵＶＬＯ１に応答して外部回路１０２の状態を制御するとともに、第２検出信号ＵＶＬＯ２に応じて動作停止する。
【選択図】図３

【特許請求の範囲】

【請求項1】

外部回路を制御するコントローラ回路であって、
電源電圧を受ける電源端子と、
前記電源電圧を第１検出電圧と比較し、比較結果に応じた第１検出信号を発生する第１低電圧ロックアウト回路と、
前記電源電圧を受けて内部電源電圧を生成し、前記第１検出信号に応じて動作停止するレギュレータ回路と、
前記内部電源電圧を受けて動作し、前記外部回路の状態を制御する制御回路と、
前記電源電圧を前記第１検出電圧より低い第２検出電圧と比較し、比較結果に応じた第２検出信号を生成する第２低電圧ロックアウト回路と、
を備え、
前記制御回路は、前記第１検出信号に応答して前記外部回路の状態を制御するとともに、前記第２検出信号に応じて動作停止する、コントローラ回路。

【請求項2】

前記コントローラ回路は、電源コントローラ回路であり、前記制御回路は、シーケンサである、請求項１に記載のコントローラ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、外部回路を制御するコントローラ回路に関する。

【背景技術】

【0002】

半導体集積回路において、動作中に電源電圧が低下すると、正常に動作しなくなる。このような状況を防止するために、低電圧ロックアウト（ＵＶＬＯ：Under Voltage LockOut）回路が内蔵される。ＵＶＬＯ回路は、電源電圧はＵＶＬＯ検出電圧と比較し、電源電圧が検出電圧を下回ると、内部回路を準スタンバイ状態として誤動作を防止する。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本発明者は、他のＩＣを制御する半導体集積回路（コントローラ回路という）について検討した結果、以下の課題を認識するに至った。

【0004】

従来のアーキテクチャでは、コントローラ回路においてＵＶＬＯ状態が検出されたことをトリガーとして、他のＩＣを制御することが難しかった。なぜなら、他のＩＣを制御している間に、コントローラ回路自体が、準スタンバイ状態に遷移してしまい、他のＩＣを制御できなくなるからである。

【0005】

本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、低電圧状態の検出をトリガーとして他の回路を制御可能なコントローラ回路の提供にある。

【課題を解決するための手段】

【0006】

本開示のある態様は、外部回路を制御するコントローラ回路に関する。コントローラ回路は、電源電圧を受ける電源端子と、電源電圧を第１検出電圧と比較し、比較結果に応じた第１検出信号を発生する第１低電圧ロックアウト回路と、電源電圧を受けて内部電源電圧を生成し、第１検出信号に応じて動作停止するレギュレータ回路と、内部電源電圧を受けて動作し、外部回路の状態を制御する制御回路と、電源電圧を第１検出電圧より低い第２検出電圧と比較し、比較結果に応じた第２検出信号を生成する第２低電圧ロックアウト回路と、を備える。制御回路は、第１検出信号に応答して外部回路の状態を制御するとともに、第２検出信号に応じて動作停止する。

【発明の効果】

【0007】

本開示のある態様によれば、低電圧状態の検出をトリガーとして他の回路を制御可能できる。

【図面の簡単な説明】

【0008】

【図1】図１は、比較技術に係る回路システムのブロック図である。

【図2】図２は、図１の回路システムの動作を説明する図である。

【図3】図３は、実施形態に係る回路システムのブロック図である。

【図4】図４は、図３の回路システムの動作を説明する図である。

【発明を実施するための形態】

【0009】

（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

【0010】

一実施形態に係るコントローラ回路は、外部回路を制御可能に構成される。コントローラ回路は、電源電圧を受ける電源端子と、電源電圧を第１検出電圧と比較し、比較結果に応じた第１検出信号を発生する第１低電圧ロックアウト回路と、電源電圧を受けて内部電源電圧を生成し、第１検出信号に応じて動作停止されるレギュレータ回路と、内部電源電圧を受けて動作し、外部回路の状態を制御する制御回路と、電源電圧を第１検出電圧より低い第２検出電圧と比較し、比較結果に応じた第２検出信号を生成する第２低電圧ロックアウト回路と、を備える。制御回路は、第１検出信号に応答して外部回路の状態を制御するとともに、第２検出信号に応じて動作停止する。

【0011】

この態様によると、メインのＵＶＬＯ回路とは別に、制御回路のためのＵＶＬＯ回路を別途設け、制御回路の動作停止を、他の回路ブロックから遅らせることとした。第１検出信号に応答してレギュレータ回路が停止しても、内部電源電圧はしばらくの間、維持されるから、この間に、制御回路は、外部回路を制御することができる。

【0012】

一実施形態において、コントローラ回路は、電源コントローラ回路であり、制御回路は、シーケンサであってもよい。

【0013】

（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

【0014】

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0015】

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0016】

はじめに、ＵＶＬＯ回路を備える一般的なコントローラ回路２００Ｒを、比較技術として説明する。

【0017】

図１は、比較技術に係る回路システム１００Ｒのブロック図である。回路システム１００Ｒは、被制御回路である外部回路１０２と、外部回路１０２を制御するコントローラ回路２００Ｒを備える。コントローラ回路２００Ｒは、外部回路１０２を制御することを主たる機能とするＩＣ（Integrated Circuit）であってもよいし、他の主たる機能に付随して、外部回路１０２を制御するＩＣであってもよい。

【0018】

コントローラ回路２００Ｒは、電源端子ＶＤＤ、制御端子ＣＴＲＬ、第１ＵＶＬＯ回路２１０、レギュレータ回路２２０、制御回路２３０を備える。電源端子ＶＤＤには外部から電源電圧Ｖ_ＤＤが供給される。レギュレータ回路２２０は、電源電圧Ｖ_ＤＤを受け、所定の電圧レベルに安定化された内部電源電圧Ｖ_ＲＥＧを生成する。レギュレータ回路２２０の出力には、レギュレータ出力端子ＲＥＧＯＵＴを介して外付けのキャパシタＣ１が接続されている。

【0019】

制御回路２３０および図１には図示されないその他の回路ブロックは、内部電源電圧Ｖ_ＲＥＧを電源として動作する。制御回路２３０と外部回路１０２は、制御端子ＣＴＲＬおよび制御線１０４を介して接続されている。ここでは１本の制御線１０４を示しているが、複数の制御線１０４で接続される場合もある。制御回路２３０は、制御線１０４の電気的状態を制御することにより、外部回路１０２の状態を制御する。

【0020】

第１ＵＶＬＯ回路２１０は、電源電圧Ｖ_ＤＤを、ＵＶＬＯ検出電圧Ｖ_ＵＶＬＯと比較する。そして、Ｖ_ＤＤ＜Ｖ_ＵＶＬＯである低電圧状態を検出すると、検出信号ＵＶＬＯをアサート（たとえばロー）する。このＵＶＬＯ回路は、低電圧状態において動作を停止すべきすべての回路ブロックに供給される。この例では、レギュレータ回路２２０および制御回路２３０に供給されている。

【0021】

レギュレータ回路２２０および制御回路２３０は、検出信号ＵＶＬＯがアサート（ロー）されると動作を停止する。

【0022】

図２は、図１の回路システム１００Ｒの動作を説明する図である。時刻ｔ_０より前は、正常状態であり、制御回路２３０は、制御端子ＣＴＲＬを、とある電気的状態φに固定することができている。電源電圧Ｖ_ＤＤが低下し、時刻ｔ_０に検出電圧Ｖ_ＵＶＬＯを下回ると、検出信号ＵＶＬＯがアサートされ、制御回路２３０が動作不能となる。これにより、制御端子ＣＴＲＬの電気的状態は不定となる。

【0023】

したがって、図１の回路システム１００Ｒでは、コントローラ回路２００Ｒが低電圧状態となったことをトリガーとして、外部回路１０２の状態を遷移させたり、コントローラ回路２００Ｒが低電圧状態となったことを外部回路１０２に通知することができない。

【0024】

続いて実施形態に係る回路システム１００について説明する。

【0025】

図３は、実施形態に係る回路システム１００のブロック図である。回路システム１００は、図１の回路システム１００Ｒと同様に、コントローラ回路２００および外部回路１０２を備える。

【0026】

コントローラ回路２００は、ＵＶＬＯ回路（第１ＵＶＬＯ回路という）２１０、レギュレータ回路２２０、制御回路２３０に加えて、第２ＵＶＬＯ回路２４０を備える

【0027】

第１ＵＶＬＯ回路２１０、レギュレータ回路２２０、制御回路２３０については、比較技術と同様である。

【0028】

第１ＵＶＬＯ回路２１０は、電源電圧Ｖ_ＤＤを、第１検出電圧Ｖ_{ＵＶＬＯ１}と比較し、第１検出信号ＵＶＬＯ１を生成する。第１検出電圧Ｖ_{ＵＶＬＯ１}は、図１における検出電圧Ｖ_ＵＶＬＯに相当する電圧であり、コントローラ回路２００の主要部を保護するためのしきい値電圧である。第１検出信号ＵＶＬＯ１は、レギュレータ回路２２０や図示しないその他の回路ブロックに供給される。レギュレータ回路２２０や図示しないその他の回路ブロックは、第１検出信号ＵＶＬＯ１のアサートに応答して動作を停止する。

【0029】

第２ＵＶＬＯ回路２４０は、第１ＵＶＬＯ回路２１０とは別に、制御回路２３０を保護するために設けられる。第２ＵＶＬＯ回路２４０は、電源電圧Ｖ_ＤＤを、第２検出電圧Ｖ_{ＵＶＬＯ２}と比較し、Ｖ_ＤＤ＜Ｖ_{ＵＶＬＯ２}となると、第２検出信号ＵＶＬＯ２をアサート（たとえばロー）する。第２検出電圧Ｖ_{ＵＶＬＯ２}は、第１検出電圧Ｖ_{ＵＶＬＯ１}よりも低く定められる。

【0030】

第２検出信号ＵＶＬＯ２は、制御回路２３０に供給される。制御回路２３０は、第２検出信号ＵＶＬＯ２のアサートに応答して動作を停止する。

【0031】

制御回路２３０は、第１検出信号ＵＶＬＯ１を監視しており、第１検出信号ＵＶＬＯ１がアサートされたことをトリガとして、外部回路１０２の状態を遷移させる。

【0032】

以上が実施形態に係るコントローラ回路２００の構成である。続いてその動作を説明する。

【0033】

図４は、図３の回路システムの動作を説明する図である。時刻ｔ_０より前は、正常状態であり、制御回路２３０は、制御端子ＣＴＲＬをとある電気的状態φ１に固定している。電源電圧Ｖ_ＤＤが低下し、時刻ｔ_０に第１検出電圧Ｖ_{ＵＶＬＯ１}を下回ると、第１検出信号ＵＶＬＯ１がアサートされる。第１検出信号ＵＶＬＯ１のアサートに応答してレギュレータ回路２２０は停止するが、内部電源電圧Ｖ_ＲＥＧはしばらくの間、維持される。この間に、制御回路２３０は、第１検出信号ＵＶＬＯ１のアサートに応答して、制御端子ＣＴＲＬを別の電気的状態φ２に遷移させる。これによりコントローラ回路２００が低電圧ロックアウト状態となったことをトリガーとして、外部回路１０２の状態を遷移させることができる。

【0034】

そして、時刻ｔ１に、電源電圧Ｖ_ＤＤが第２検出電圧Ｖ_{ＵＶＬＯ２}を下回ると、第２検出信号ＵＶＬＯ２がアサートされる。第２検出信号ＵＶＬＯ２のアサートにより、制御回路２３０が保護状態となり、制御端子ＣＴＲＬの電気的状態は不定となる。

【0035】

以上が回路システム１００の動作である。この回路システム１００は、メインの第１ＵＶＬＯ回路２１０とは別に、制御回路２３０のための第２ＵＶＬＯ回路２４０を備えている。そして、制御回路２３０の動作停止を、他の回路ブロック（２２０）から遅らせることとした。この時間的な猶予の間に、制御回路２３０は、外部回路１０２を制御することができる。

【0036】

コントローラ回路２００は、たとえば多チャンネルの電源回路を制御する電源コントロール回路あるいは電源管理回路（ＰＭＩＣ：Power Management Ingegrated Circuit）であってもよい。この場合、制御回路２３０は、多チャンネルの電源回路の動作、停止を個別に制御するシーケンサであってもよい。外部回路１０２は、制御対象の電源回路であってもよいし、電源回路からの電力供給を受ける負荷回路であってもよい。

【0037】

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

【0038】

（付記）
本明細書には以下の技術が開示される。

【0039】

（項目１）
外部回路を制御するコントローラ回路であって、
電源電圧を受ける電源端子と、
前記内部電源電圧を受けて動作し、前記外部回路の状態を制御する制御回路と、
前記電源電圧を第１検出電圧と比較し、比較結果に応じた第１検出信号を発生する第１低電圧ロックアウト回路と、
前記電源電圧を受けて内部電源電圧を生成し、前記第１検出信号に応じて動作停止するレギュレータ回路と、
前記電源電圧を前記第１検出電圧より低い第２検出電圧と比較し、比較結果に応じた第２検出信号を生成する第２低電圧ロックアウト回路と、
を備え、
前記制御回路は、前記第１検出信号に応答して前記外部回路の状態を制御するとともに、前記第２検出信号に応じて動作停止する、コントローラ回路。

【0040】

（項目２）
前記コントローラ回路は、電源コントローラ回路であり、前記制御回路は、シーケンサである、項目１に記載のコントローラ回路。

【符号の説明】

【0041】

１００ 回路システム
１０２ 外部回路
２００ コントローラ回路,
ＶＤＤ 電源端子
２１０ 第１ＵＶＬＯ回路
２２０ レギュレータ回路
２３０ 制御回路
２４０ 第２ＵＶＬＯ回路
２１０ 第１ＵＶＬＯ回路

【図1】

【図2】

【図3】

【図4】