特開 2024-143828 半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024143828

(43)【公開日】2024-10-11

(54)【発明の名称】半導体装置及びその製造方法

(51)【国際特許分類】

   H01L 21/331 20060101AFI20241003BHJP

【ＦＩ】

H01L29/72 P

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2023056730

(22)【出願日】2023-03-30

(71)【出願人】

【識別番号】390009667

【氏名又は名称】セイコーＮＰＣ株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】藤竹 正仁

(72)【発明者】

【氏名】倉光 良明

(72)【発明者】

【氏名】菱沼 邦之

【テーマコード（参考）】

5F003

【Ｆターム（参考）】

5F003AP04

5F003BA25

5F003BP21

(57)【要約】

【課題】バイポーラトランジスタのエミッタベース間のリーク電流の発生を抑制し、電流増幅率の特性の向上を図ることができる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０内に形成された第一導電型（Ｎ型）のコレクタ領域２０と、半導体基板１０内において、コレクタ領域２０上に形成された第二導電型（Ｐ型）のベース領域３０と、ベース領域３０を介してコレクタ領域２０上に形成され、ベース領域３０に上面以外を囲まれた第一導電型（Ｎ型）のエミッタ領域４０と、ベース領域３０の上面に絶縁膜５０を介して形成され、平面視において、エミッタ領域４０を囲むように形成されるとともに、所定の配線と電気的に接続された第二導電型（Ｐ型）の導電膜６０と、を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体基板内に形成された第一導電型のコレクタ領域と、
前記半導体基板内において、前記コレクタ領域上に形成された第二導電型のベース領域と、
前記ベース領域を介して前記コレクタ領域上に形成され、前記ベース領域に上面以外を囲まれた第一導電型のエミッタ領域と、
前記ベース領域の上面に絶縁膜を介して形成され、平面視において、前記エミッタ領域を囲むように形成されるとともに、所定の配線と電気的に接続された第二導電型の導電膜と、
を有する半導体装置。

【請求項2】

前記エミッタ領域の上面に接続されたエミッタ電極を有し、
前記導電膜が前記エミッタ電極と電気的に接続されている、
請求項１に記載の半導体装置。

【請求項3】

前記第一導電型はＮ型であり、
前記第二導電型はＰ型である、
請求項１又は請求項２に記載の半導体装置。

【請求項4】

請求項１又は請求項２に記載の半導体装置の製造方法であって、
前記ベース領域上に前記絶縁膜を形成する工程と、
前記絶縁膜上に前記ベース領域と同一の導電型の導電膜を形成する工程と、
を含む半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置及びその製造方法に関する。

【背景技術】

【0002】

特許文献１には、半導体基板内に形成されたＮ型のコレクタ層と、当該コレクタ層上に形成されたＰ型のベースと、コレクタ層上にベースを介して形成されたＮ型のエミッタとを有するバイポーラトランジスタを備える半導体装置が開示されている。この半導体装置では、ベースの上面に絶縁膜が形成され、当該絶縁膜上においてエミッタを囲むように形成されたＮ型の導電膜が、所定の配線に接続されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１１－１１９３４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、バイポーラトランジスタにおいて、エミッタベース間のリーク電流の発生を抑制し、低コレクタ電流側での電流増幅率（ｈＦＥ）の特性の向上を図る観点では、ベース領域と導電膜の仕事関数差を小さくすることが望ましい。

【0005】

しかしながら、特許文献１のようにバイポーラトランジスタのベース領域の上面に、ベース領域の導電型（Ｐ型）と異なる導電型（Ｎ型）の導電膜が形成される場合、ベース領域と導電膜の仕事関数差が大きくなる。このため、導電膜とエミッタが電気的に接続された状態では、ベース領域の上層に空乏層が広がりやすくなり、その結果、エミッタベース間に発生するリーク電流の抑制が難しいという課題がある。

【0006】

本発明は上記課題を解決するためになされたものであり、バイポーラトランジスタのエミッタベース間のリーク電流の発生を抑制し、低コレクタ電流側での電流増幅率の特性の向上を図ることができる半導体装置及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明の第１の態様に係る半導体装置は、半導体基板内に形成された第一導電型のコレクタ領域と、前記半導体基板内において、前記コレクタ領域上に形成された第二導電型のベース領域と、前記ベース領域を介して前記コレクタ領域上に形成され、前記ベース領域に上面以外を囲まれた第一導電型のエミッタ領域と、前記ベース領域の上面に絶縁膜を介して形成され、平面視において、前記エミッタ領域を囲むように形成されるとともに、所定の配線と電気的に接続された第二導電型の導電膜と、を有する。

【0008】

第１の態様によれば、ベース領域の上面に、ベース領域の導電型と同じ導電型の導電膜が形成されるため、ベース領域と導電膜の仕事関数差を小さくすることができる。これにより、導電膜とエミッタが電気的に接続された状態でもベース領域の上層に空乏層が広がることを抑制することができる。その結果、エミッタベース間にリーク電流が発生することを抑制することができ、低コレクタ電流側での電流増幅率（ｈＦＥ）の特性の向上を図ることができる。

【0009】

ここで、「平面視において、エミッタ領域を囲むように形成される導電膜」とは、エミッタ領域の外周の全周を囲む場合と、エミッタ領域の外周の一部を囲う場合の両方を含む広い概念である。

【0010】

本発明の第２の態様に係る半導体装置は、第１の態様に記載の構成において、前記エミッタ領域の上面に接続されたエミッタ電極を有し、前記導電膜が前記エミッタ電極と電気的に接続されている。

【0011】

バイポーラトランジスタでは、ベース領域が不純物のイオン注入と熱処理によって形成されるため、ベース領域の上層の不純物濃度がベース領域の中心部よりも低下する。そのため、ベース領域の上層に空乏層が広がりやすい。従って、空乏層内でベース領域と絶縁膜との界面準位等を介して再結合電流が生じることによりベース領域の上面付近のベース電流成分が増加し、低コレクタ電流側での電流増幅率が低下する。

【0012】

これに対して、第２の態様の半導体装置によれば、導電膜がエミッタ電極と電気的に接続されているため、導電膜はエミッタ領域と同電位となる。その結果、導電膜の下部にあるベース領域の上面に空乏層が発生することが抑制され、ベース領域の上面付近のベース電流成分を抑制することができる。これにより、低コレクタ電流側での電流増幅率の低下を抑制することができる。

【0013】

本発明の第３の態様に係る半導体装置は、第１の態様又は第２の態様に記載の構成において、前記第一導電型はＮ型であり、前記第二導電型はＰ型である。

【0014】

第３の態様によれば、Ｎ型のコレクタ領域とＰ型のベース領域と、Ｎ型のエミッタ領域を備えるＮＰＮバイポーラトランジスタを含む半導体装置において、エミッタベース間のリーク電流の発生を抑制し、電流増幅率の特性の向上を図ることができる。

【0015】

本発明の第４の態様に係る半導体装置の製造方法では、請求項１又は請求項２に記載の半導体装置の製造方法であって、前記ベース領域上に前記絶縁膜を形成する工程と、前記絶縁膜上に前記ベース領域と同一の導電型の導電膜を形成する工程と、を含む。

【0016】

第４の態様によれば、上述のように、バイポーラトランジスタのエミッタベース間のリーク電流の発生を抑制し、電流増幅率の特性の向上を図ることができる半導体装置が得られる。

【発明の効果】

【0017】

本発明によれば、バイポーラトランジスタのエミッタベース間のリーク電流の発生を抑制し、低コレクタ電流側での電流増幅率の特性の向上を図ることができる半導体装置及びその製造方法を提供する。

【図面の簡単な説明】

【0018】

【図1】本実施形態に係る半導体装置を示す断面図である。

【図2】第１の実施形態に係る半導体装置のエミッタ領域周辺の拡大断面図である。

【図3A】本実施形態に係る半導体装置の製造工程を概略的に示す断面図である。

【図3B】本実施形態に係る半導体装置の製造工程を概略的に示す断面図である。

【図3C】本実施形態に係る半導体装置の製造工程を概略的に示す断面図である。

【図3D】本実施形態に係る半導体装置の製造工程を概略的に示す断面図である。

【図3E】本実施形態に係る半導体装置の製造工程を概略的に示す断面図である。

【図3F】本実施形態に係る半導体装置の製造工程を概略的に示す断面図である。

【図3G】本実施形態に係る半導体装置の製造工程を概略的に示す断面図である。

【図3H】本実施形態に係る半導体装置の製造工程を概略的に示す断面図である。

【図3I】本実施形態に係る半導体装置の製造工程を概略的に示す断面図である。

【図4】導電膜とベース領域間のＣ－Ｖ特性を示すグラフである。

【発明を実施するための形態】

【0019】

以下、本発明に係る実施形態について図１～図４を参照して説明する。以下で説明する実施形態や変形例において、対応する構成については同一の符号を付して説明を省略する場合がある。なお、以下の説明において、例えば「平行」や「直交」、「中心」、「同軸」等の相対的又は絶対的な配置を示す表現は、厳密にそのような配置を表すのみならず、公差や同じ機能が得られる程度の角度や距離をもって相対的に変位している状態も表すものとする。

【0020】

図１には、本実施形態に係る半導体装置１に含まれる縦型ＮＰＮバイポーラトランジスタの断面が示されている。本実施形態において、「第一導電型」は電子をキャリアとする「Ｎ型」とされ、「第二導電型」は、正孔（ホール）をキャリアとする「Ｐ型」とされている。

【0021】

図１に示されるように、シリコン基板からなるＰ型の半導体基板１０内には、バイポーラトランジスタを他の素子から分離するための素子分離領域として、第一素子分離領域１１と、第二素子分離領域１２が形成されている。図示の例では、第一素子分離領域１１の内側に第二素子分離領域１２が形成されている。第一素子分離領域１１と第二素子分離領域１２は、例えば、ＬＯＣＯＳ法かリセスＬＯＣＯＳ法などの公知の方法で形成されたフィールド酸化膜である。第一素子分離領域１１と第二素子分離領域１２は、公知のトレンチタイプでもよい。

【0022】

図１及び図２において、第一素子分離領域１１と第二素子分離領域１２とによって囲まれた領域内には、Ｎ型の不純物が注入されたコレクタ領域が形成されている。コレクタ領域２０は、下層側に形成された第一コレクタ領域２１と、第一コレクタ領域２１上に形成された第二コレクタ領域２２を有している。第二コレクタ領域２２は、第一コレクタ領域２１の周縁部上に形成されている。また、第二コレクタ領域２２上において、コレクタ電極２６と接続される部分には、高濃度のＮ型不純物が注入されたコレクタコンタクト領域２３（Ｎ型コレクタ拡散層）が形成されている。コレクタコンタクト領域２３の一部は、半導体基板１０の表面（上面）の一部を構成している。

【0023】

第一コレクタ領域２１上には、第二素子分離領域１２によって囲まれた領域内にＰ型の不純物が注入されたベース領域３０が形成されている。ベース領域３０は、すくなくとも半導体基板１０の上面において後述する導電膜６０と重なる第一ベース領域３１と、第一ベース領域３１上に形成されたベースコンタクト領域３２（Ｐ型ベース拡散層）とを有している。ベースコンタクト領域３２は、第一ベース領域３１よりも高濃度のＰ型不純物が注入されてなり、ベース電極３６と接続されている。ベースコンタクト領域３２は第二素子分離領域１２に隣接して設けられ、第一ベース領域３１によって後述するエミッタ領域４０と隔てられている。このベースコンタクト領域３２上には導電膜６０が重ならない。

【0024】

第一ベース領域３１の上面には、環状に形成された絶縁膜５０が形成されている。絶縁膜５０は、一例として、熱酸化により形成された酸化膜で構成されている。また、第一ベース領域３１の上面には、絶縁膜５０を介して環状に形成されたＰ型の導電膜６０が形成されている。この導電膜６０は、一例として、Ｐ型のポリシリコンで形成されている。

【0025】

第一ベース領域３１の上層側の中央には、平面視において、環状の絶縁膜５０及び導電膜６０によって囲まれた領域内にＮ型の不純物が注入されたエミッタ領域４０が形成されている。エミッタ領域４０は、導電膜６０と重ならないように形成されており、エミッタ領域４０の上面の周縁部が導電膜６０下に隣接している。図１及び図２の断面図では、環状に形成された絶縁膜５０及び導電膜６０の二つの断面が示されている。
なお、絶縁膜５０及び導電膜６０の形状は、平面視において、エミッタ領域の全周を囲う環状に限らず、開放端を有する円弧状やコの字状等、平面視において、エミッタ領域の外周の一部を囲う構成でもよい。

【0026】

第一素子分離領域１１、第二素子分離領域１２、コレクタコンタクト領域２３、第一ベース領域３１、ベースコンタクト領域３２、絶縁膜５０、導電膜６０及びエミッタ領域４０の上面には、表面絶縁膜７０が形成されている。表面絶縁膜７０は、一例として熱酸化により形成されており、半導体基板１０の表面（上面）を構成する。そして、エミッタ領域４０、ベースコンタクト領域３２、及びコレクタコンタクト領域２３には、それぞれ、エミッタ電極４６、ベース電極３６、コレクタ電極２６が形成されている。

【0027】

さらに、Ｐ型の導電膜６０は、エミッタ電極４６とコンタクトホール６４を介して接続されている。

【0028】

次に、図３Ａ～図３Ｉを参照して、半導体装置１の含むバイポーラトランジスタの製造方法を説明する。半導体装置１は、以下の工程（１）～工程（９）を経て製造することができる。
（１）半導体基板１０に第一コレクタ領域２１を形成する工程。
この工程では、半導体基板１０の上面にＮ型不純物としてＰ（リン）のイオンを注入し、半導体基板１０の上層領域に第一コレクタ領域２１を形成する（図３Ａ）。
（２）半導体基板１０に素子分離領域を形成する工程。
この工程では、一例として、ＬＯＣＯＳ法により、第一素子分離領域１１と、第二素子分離領域１２が形成される（図３Ｂ）。
（３）第一コレクタ領域２１の中に第一ベース領域３１を形成する工程。
この工程では、第一コレクタ領域２１の上層領域において、平面視で第二素子分離領域１２に囲われた領域内にＰ型不純物としてＢ（ホウ素）のイオンを注入し、第一コレクタ領域２１の中に第一ベース領域３１を形成する（図３Ｃ）。
（４）第一コレクタ領域２１上に第二コレクタ領域２２を形成する工程。
この工程では、第一コレクタ領域２１上で、平面視において、第一素子分離領域１１と第二素子分離領域１２とで囲われた領域内にＮ型不純物としてＰ（リン）のイオンを注入し、第一コレクタ領域２１上に第二コレクタ領域２２を形成する（図３Ｄ）。
（５）半導体基板１０の上面に絶縁膜５０とノンドープポリシリコン膜を形成する工程。
この工程では、半導体基板１０を酸素雰囲気中で加熱して表面（上面）を酸化させることにより、絶縁膜５０としての熱酸化膜（ＳｉＯ２）を形成する。その後、絶縁膜５０の上にノンドープポリシリコン膜（符号省略）を成膜する（図３Ｅ）。
（６）絶縁膜５０とノンドープポリシリコン膜を環状に形成する工程。
この工程では、半導体基板１０の上面に形成されたノンドープポリシリコン膜を絶縁膜５０とともにエッチングし、第一ベース領域の上面に環状の絶縁膜５０とノンドープポリシリコン膜を形成する（図３Ｆ）。
（７）エミッタ領域４０とコレクタコンタクト領域２３を形成する工程。
この工程では、半導体基板１０の上面にレジスト膜１０１を形成し、レジスト膜１０１の上から、Ｎ型不純物としてＡｓ（砒素）のイオンを注入する。
このレジスト膜１０１は、環状の導電膜６０の上面と、導電膜６０の外周側で、半導体基板１０の上面に露出した第一ベース領域３１を覆っている。従って、Ａｓ（砒素）のイオンが注入されることにより、環状の導電膜６０の内側の領域にエミッタ領域４０が形成される。また、環状の導電膜６０の外周側で、第一素子分離領域１１と第二素子分離領域１２で囲われた領域にコレクタコンタクト領域２３が形成される（図３Ｇ）。
（８）ベースコンタクト領域３２とＰ型の導電膜６０を形成する工程。
この工程では、（７）の工程においてレジスト膜１０１で覆われた領域を露出させ、エミッタ領域４０とコレクタコンタクト領域２３をレジスト膜１０２で覆う。その後、Ｐ型不純物としてＢ（ホウ素）のイオンを注入する。これにより、環状のノンドープポリシリコン膜がＰ型の導電膜６０となる。また、環状の導電膜６０と第二素子分離領域１２との間の領域にベースコンタクト領域３２が形成される（図３Ｈ）。
（９）半導体材料のアニール工程と、ＢＥＯＬ工程。
この工程では、まず、半導体基板１０の全体をアニール（熱処理）し、半導体材料を活性化させる。次いで、ＢＥＯＬ（配線）工程により、半導体基板１０上の素子同士を配線する。ＢＥＯＬ工程を経て、エミッタ電極４６、ベース電極３６、コレクタ電極２６が形成される（図３Ｉ）。

【0029】

（作用並びに効果）
次に、本実実施形態に係る半導体装置１の作用効果を説明する。半導体装置１では、ベース領域３０の上面に、ベース領域３０の導電型（Ｐ型）と同じ導電型の導電膜６０が形成されるため、ベース領域３０と導電膜６０の仕事関数差を小さくすることができる。これにより、導電膜とエミッタが電気的に接続された状態でも、ベース領域３０の上層に空乏層が広がることを抑制することができる。その結果、エミッタベース間にリーク電流が発生することを抑制することができ、低コレクタ電流側での電流増幅率（ｈＦＥ）の特性の向上を図ることができる。

【0030】

ここで、図４に示すように、本願発明者らは、低コレクタ電流側での上述の電流増幅率（ｈＦＥ）の特性の向上について検証するために、上記のＰ型のベース領域３０（第一ベース領域３１）とＰ型の導電膜６０と間のＣ－Ｖ特性を測定した。Ｐ型のベース領域３０と、当該ベース領域３０の上に絶縁膜５０を介して形成される導電膜６０との間は、ＭＯＳ構造となっており、この間のＣ－Ｖ特性から、ベース領域３０と導電膜６０と間の容量特性、即ち、導電膜６０下（絶縁膜５０の直下）におけるベース領域３０の表面のキャリアの状態がわかる。

【0031】

図４に示す曲線Ｘが、Ｐ型のベース領域３０（第一ベース領域３１）とＰ型の導電膜６０と間のＣ－Ｖ特性となっている。また、図４には、比較例として、Ｐ型のベース領域３０（第一ベース領域３１）とＮ型の導電膜６０との間のＣ－Ｖ特性が曲線Ｙで示されている。図４のグラフにおいて、横軸は、電圧Ｖｇ［Ｖ］であり、縦軸は、導電膜の単位面積当たりの静電容量Ｃ［ｆＦ／ｕｍ２］である。測定周波数は、１［ＭＨｚ］程度の高周波数である。

【0032】

本実施形態のように、ＮＰＮバイポーラトランジスタでは、エミッタベース間に順方向の電圧を印加する場合、ベース電極を基準として、エミッタ電極に負（Ｖ＜０［Ｖ］）の電圧が印加する。本実施形態及び比較例では、導電膜がエミッタ電極と電気的に接続されているため、導電膜はエミッタ領域と同電位となる。

【0033】

曲線ＸのＣ－Ｖ特性では、ベース領域３０に印加される電圧が負の場合には、導電膜６０の電位、即ち、エミッタ領域４０の電位は、ベース領域３０よりも高くなる。従って、ベース領域３０と導電膜６０との間の電圧は正（Ｖｇ＞０［Ｖ］）となり、ベース領域３０が空乏（depletion）状態状態となっている。これは、空乏層容量が直列に入るためである。その後、ベース領域３０内の空乏層の厚みが所定の値となると、空乏層中で熱的に発生する電子正孔対の数が増えるため、その中の電子が空乏層中の電界により導電膜６０の下の絶縁膜５０側に引き寄せられて、絶縁膜５０との界面に溜まってくる。そのため、エミッタ電極４０からの電気力線の一部は絶縁膜５０の界面に存在する電子に終端し、空乏層がどこまでも厚くなることはない。この状態を反転（inversion）状態という。図４には、空乏状態から反転状態へ推移する領域を、破線Ｑで囲って示している。

【0034】

また、ベース領域３０に印加される電圧が０（Ｖｇ＝０［Ｖ］）の付近で静電容量の容量値が低下する。これは、蓄積電荷の広がりにより、直列容量が生じるためである。

【0035】

そして、ベース領域３０に印加される電圧が正の場合には、導電膜６０の電位、即ち、エミッタ領域４０の電位は、ベース領域３０よりも低くなる。従って、ベース領域３０と導電膜６０との間の電圧は負（０［Ｖ］＞Ｖｇ）となり、ベース領域３０の表面が蓄積（Accumu-lation）状態となる。図４では、蓄積状態を示す領域を破線Ｐで囲っている。

【0036】

一方で、図４に示されるように、Ｎ型の導電膜を有する曲線ＹのＣ－Ｖ特性をみると、０［Ｖ］の近傍では、ベース領域３０と導電膜６０との間の電圧が負（Ｖｇ＜０［Ｖ］）であるにもかかわらず静電容量の容量値が低下し、空乏層が広がっていることが分かる。

【0037】

この現象は、ベース領域３０の導電型（Ｐ型）と、導電膜６０の導電型（Ｎ型）が一致しないことが原因であると考えられる。即ち、比較例では、ベース領域３０と導電膜６０とがキャリアの異なる導電型である。従って、両者のフェルミ準位が異なるため、ベース領域３０と導電膜６０の仕事関数差が大きくなる。

【0038】

この場合、曲線ＹのＣ－Ｖ特性は、ベース領域３０と導電膜６０の仕事関数差に相当する電圧分だけ曲線ＸのＣ－Ｖ特性に対し平行移動する。従って、曲線Ｙは、曲線ＸのＣ－Ｖ特性に対して負の方向に所定の電圧分平行移動したため、電圧が０よりも低い値で静電容量の容量値が低下し、電圧が０（Ｖｇ＝０［Ｖ］）の近傍において、ベース領域３０と導電膜６０との間の電圧が負であるにもかかわらず、ベース領域の表面に空乏層が広がってしまうことになる。

【0039】

一方、Ｐ型の導電膜を有する曲線ＸのＣ－Ｖ特性では、ベース領域３０の導電型（Ｐ型）と、導電膜６０の導電型（Ｐ型）が一致しているため、ベース領域３０と導電膜６０との間の仕事関数差が小さくなる。その結果、ベース領域３０に印加される電圧が０（Ｖｇ＝０［Ｖ］）となる領域の近傍で静電容量の大きさが充分にあり、ベース領域３０の表面に空乏層が形成されない。

【0040】

上記の検証により、ベース領域３０の導電型（Ｐ型）と、導電膜６０の導電型（Ｐ型）を一致させることで、ポリシリコンからなる導電膜６０とエミッタが電気的に接続された状態でも、ベース領域３０の表面の空乏層が広がることがなく、エミッタベース間のリーク電流の発生を抑制することができる。エミッタベース間のリーク電流の発生を抑制するにより、低コレクタ電流側での電流増幅率（ｈＦＥ）の特性の向上を図ることができることが分かる。

【0041】

ここでバイポーラトランジスタでは、ベース領域３０が不純物のイオン注入と熱処理によって形成されるため、ベース領域３０の上層の不純物濃度がベース領域３０の中心部よりも低下する。そのため、ベース領域３０の上層に空乏層が広がりやすい。従って、空乏層内でベース領域３０と絶縁膜５０との界面準位等を介して再結合電流が生じることによりベース領域３０の上面付近のベース電流成分が増加し、低コレクタ電流側での電流増幅率が低下する。

【0042】

これに対して、本実施形態では、導電膜６０がエミッタ電極４６と電気的に接続されているため、導電膜６０はエミッタ領域４０と同電位となる。その結果、導電膜６０の下部にあるベース領域３０の上面に空乏層が発生することが抑制され、ベース領域３０の上面付近のベース電流成分を抑制することができる。これにより、低コレクタ電流側での電流増幅率の低下を抑制することができる。

【0043】

また、半導体装置の製造工程では、公知のインプラ工程による不純物のイオン注入により、導電膜が形成されている。従って、ＣＶＤ法によって導電膜を堆積して形成するよりも安価に製造でき製造工程におけるコストを削減することができる。

【0044】

その他、本発明の趣旨を逸脱しない範囲で、上述した実施形態における構成要素を周知の構成要素に置き換えることは適宜可能であり、また、上述した各変形例を適宜組み合わせても構わない。

【符号の説明】

【0045】

１０ 半導体基板
２０ コレクタ領域
３０ ベース領域
４０ エミッタ領域
４６ エミッタ電極
５０ 絶縁膜
６０ 導体膜

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図3F】

【図3G】

【図3H】

【図3I】

【図4】