特開 2024-143849 電力制御回路、集積回路、及び電力制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024143849

(43)【公開日】2024-10-11

(54)【発明の名称】電力制御回路、集積回路、及び電力制御方法

(51)【国際特許分類】

   G06F 1/28 20060101AFI20241003BHJP

   G06F 1/32 20190101ALI20241003BHJP

【ＦＩ】

G06F1/28

G06F1/32

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023056757

(22)【出願日】2023-03-30

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】小林 優太

【テーマコード（参考）】

5B011

【Ｆターム（参考）】

5B011EA08

5B011GG02

5B011LL12

(57)【要約】

【課題】アンテナから供給される磁界により発生した電力の供給に応じて動作する集積回路に対して、アンテナから供給される磁界が発生しない期間中の消費電力を低減することができる電力制御回路、集積回路、及び電力制御方法を提供する。
【解決手段】受信データに応じてアンテナから供給される磁界により発生した電力に基づいて、動作部に供給する電力を制御する電力制御回路であって、前記アンテナから磁界が供給されているか否かを検出し、磁界が供給されていないことを表す第１信号を出力する検出回路と、前記第１信号と、前記動作部の動作を制御するプロセッサがディープスリープ状態であるか否かを表す第２信号とに基づいて、前記動作部のモードを第１モードと、前記第１モードよりも電力の消費が少ない第２モードとで切り替える切替回路と、を備えた電力制御回路。
【選択図】図１

【特許請求の範囲】

【請求項1】

受信データに応じてアンテナから供給される磁界により発生した電力に基づいて、動作部に供給する電力を制御する電力制御回路であって、
前記アンテナから磁界が供給されているか否かを検出し、磁界が供給されていないことを表す第１信号を出力する検出回路と、
前記第１信号と、前記動作部の動作を制御するプロセッサがディープスリープ状態であるか否かを表す第２信号とに基づいて、前記動作部のモードを第１モードと、前記第１モードよりも電力の消費が少ない第２モードとで切り替える切替回路と、
を備えた電力制御回路。

【請求項2】

前記切替回路は、前記第１信号が、前記磁界が供給されていないことを表し、また、前記第２信号が、前記プロセッサが前記ディープスリープ状態であることを表す場合、前記動作部のモードを前記第２モードにする
請求項１に記載の電力制御回路。

【請求項3】

前記切替回路は、前記プロセッサが初期起動を完了させたか否かを表す第３信号にさらに基づいて、前記動作部のモードを第１モードと、前記第２モードとで切り替える
請求項１に記載の電力制御回路。

【請求項4】

前記切替回路は、前記第３信号が、前記プロセッサが初期起動を完了させていないことを表す場合、前記第１信号及び前記第２信号にかかわらず、前記動作部のモードを前記第２モードにする
請求項３に記載の電力制御回路。

【請求項5】

前記プロセッサは、前記磁界の供給に応じてクロック信号を生成するクロック生成回路により生成された前記クロック信号に基づいて動作する
請求項１に記載の電力制御回路。

【請求項6】

前記アンテナは、ＮＦＣ無線通信の、Ｔｙｐｅ－Ａ規格に用いられるアンテナである、
請求項１に記載の電力制御回路。

【請求項7】

受信データに応じて発生させた磁界を供給するアンテナと、
前記アンテナから供給される磁界により電力を発生させる電力発生部と、
前記電力発生部から供給される電力により動作する動作部と、
前記動作部の動作を制御するプロセッサと、
請求項１から請求項６のいずれか１項に記載の電力制御回路と、
を備えた集積回路。

【請求項8】

受信データに応じてアンテナから供給される磁界により発生した電力に基づいて、動作部に供給する電力を制御する電力制御方法であって、
前記アンテナから磁界が供給されているか否かを検出し、磁界が供給されていないことを表す第１信号を出力し、
前記第１信号と、前記動作部の動作を制御するプロセッサがディープスリープ状態であるか否かを表す第２信号とに基づいて、前記動作部のモードを第１モードと、前記第１モードよりも電力の消費が少ない第２モードとで切り替える、
電力制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電力制御回路、集積回路、及び電力制御方法に関する。

【背景技術】

【0002】

一般に、受信データに応じてアンテナから供給される磁界により発生した電力が供給されることにより動作する集積回路が知られている。このような従来の集積回路の一例として、図４には、アンテナ１２から供給される磁界Ｓ１０１により発生した電力により動作するＬＳ（ＩLarge Scale Integration）１００の構成を表す回路図が示されている。

【0003】

図４に示したＬＳＩ１００は、電力発生部１２０、クロック生成回路１２２、ＣＰＵ（Central Processing Unit）１２４、メモリ制御回路１２６、及びメモリ１２８を備える。ＬＳＩ１００における電源起動方法は、まず、アンテナ１２から供給される磁界Ｓ１０１から、電力発生部１２０がＬＳＩ１００の全領域に電力Ｓ１０５を供給する。クロック生成回路１２２は、アンテナ１２から供給される磁界Ｓ１０１に応じてクロック信号Ｓ１０２を生成し、ＣＰＵ１２４に出力する。ＣＰＵ１２４は、クロック信号Ｓ１０２に基づいて動作し、ＬＳＩ１００の初期起動シーケンスを開始する。ＣＰＵ１２４は、初期起動の完了後、初期起動が完了したことを表す初期起動完了フラグ信号Ｓ１０３をメモリ制御回路１２６に出力する。メモリ制御回路１２６は、初期起動が完了したことを表す初期起動完了フラグ信号Ｓ１０３に応じて、要求信号Ｓ１０４をメモリ１２８に出力し、メモリ１２８の動作状態をディープスタンバイモードから通常動作モードへ復帰させる。これにより、ＬＳＩ１００では、初期起動が完了し、通常動作を開始する。

【0004】

アンテナ１２から磁界Ｓ１０１が供給されない期間は、電力発生部１２０が電力Ｓ１０５を発生させなくなる。そのため、ＬＳＩ１００は、外部電源となる外部キャパシタ１１４から供給される電力Ｓ１０５により動作する。

【0005】

このように、アンテナから磁界が供給されない期間は、別の電源装置から供給される電力により動作するように電制を制御する技術が知られている。例えば、特許文献１には、アンテナ部を介して無線通信で用いられる電磁波を受信し、受信した電磁波からの電磁誘導、または放射電磁界により電力を発生させる電磁波電力電源部と、少なくともカメラ部に電力を供給する電源部と、メモリに電力を供給する電源として、電磁波電力電源部及び電源部のいずれか一方を選択するメモリ電源制御部とを備え、電磁波電力電源部が供給する電力が閾値以下の場合、電源部を選択する技術が記載されている。

【0006】

また、特許文献２には、外部装置からの磁界に基づいて電力を生成する電力生成手段と、通信手段への電力供給元を内部電源と電力生成手段との間で切り替える電源切替手段を、電力生成手段により供給される電力が通信手段の動作に不十分である場合、電力供給元を内部電源へ切り替えるように制御する技術が記載されている。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２００９－２００７５２号公報

【特許文献2】特開２０１５－１２５５０７号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

従来の技術では、アンテナから供給される磁界が発生しない期間中においても、アンテナから磁界が供給されている期間と同様に動作する。そのため、アンテナから供給される磁界が発生しない期間中の電力消費を低減することが望まれている。

【0009】

本開示は、アンテナから供給される磁界により発生した電力の供給に応じて動作する集積回路に対して、アンテナから供給される磁界が発生しない期間中の消費電力を低減することができる電力制御回路、集積回路、及び電力制御方法を提供することを目的とする。

【課題を解決するための手段】

【0010】

上記目的を達成するために、本開示の電力制御回路は、受信データに応じてアンテナから供給される磁界により発生した電力に基づいて、動作部に供給する電力を制御する電力制御回路であって、前記アンテナから磁界が供給されているか否かを検出し、磁界が供給されていないことを表す第１信号を出力する検出回路と、前記第１信号と、前記動作部の動作を制御するプロセッサがディープスリープ状態であるか否かを表す第２信号とに基づいて、前記動作部のモードを第１モードと、前記第１モードよりも電力の消費が少ない第２モードとで切り替える切替回路と、を備える。

【0011】

また、上記目的を達成するために、本開示の集積回路は、受信データに応じて発生させた磁界を供給するアンテナと、前記アンテナから供給される磁界により電力を発生させる電力発生部と、前記電力発生部から供給される電力により動作する動作部と、前記動作部の動作を制御するプロセッサと、本開示の電力制御回路と、を備える。

【0012】

また、上記目的を達成するために、本開示の電力制御方法は、受信データに応じてアンテナから供給される磁界により発生した電力に基づいて、動作部に供給する電力を制御する電力制御方法であって、前記アンテナから磁界が供給されているか否かを検出し、磁界が供給されていないことを表す第１信号を出力し、前記第１信号と、前記動作部の動作を制御するプロセッサがディープスリープ状態であるか否かを表す第２信号とに基づいて、前記動作部のモードを第１モードと、前記第１モードよりも電力の消費が少ない第２モードとで切り替える方法である。

【発明の効果】

【0013】

本開示によれば、アンテナから供給される磁界により発生した電力の供給に応じて動作する集積回路に対して、アンテナから供給される磁界が発生しない期間中の消費電力を低減することができる。

【図面の簡単な説明】

【0014】

【図1】実施形態のＬＳＩの構成の一例を示す回路図である。

【図2】ＡＳＫ１００％の変調方式について説明するための図である。

【図3】実施形態のＬＳＩのタイムチャートの一例である。

【図4】従来のＬＳＩの構成の一例を示す回路図である。

【発明を実施するための形態】

【0015】

以下、図面を参照して本開示の実施形態を詳細に説明する。なお、以下の実施形態は、本開示の技術を限定するものではない。

【0016】

まず、本実施形態のＬＳＩの構成の一例について図１を参照して説明する。図１には、本実施形態のＬＳＩ１０の構成の一例を表す回路図が示されている。本実施形態のＣＰＵ１０が、本開示の集積回路の一例である。

【0017】

ＬＳＩ１０は、アンテナ１２から供給される磁界により発生した電力Ｓ５の供給に応じて動作する。一例として本実施形態ではアンテナ１２として、ＮＦＣ（Near Field Communication）のＴｙｐｅ－Ａ規格のアンテナを用いている。Ｔｙｐｅ－Ａ規格は、ＡＳＫ（Amplitude Shift Keying）１００％の変調方式と呼ばれる、搬送波の振幅を入力符号に対応させて変化させる変調方式を採用している。ＡＳＫ１００％の変調方式について、図２を参照して説明する。図２には、ＡＳＫ１００％の変調方式で変調された信号の波形が示されている。当該変調方式では、受信データが「１」の期間中は、アンテナから磁界が供給される。一方、受信データが「０」の期間中は、アンテナから供給される磁界が無くなる。本実施形態では、この受信データが「０」の期間のことを「ポーズマーク」と称する。従ってアンテナ１２は、受信データが「０」であるポーズマーク期間は、磁界Ｓ１を発生しない。そのため、ＬＳＩ１０には、アンテナ１２から磁界Ｓ１が供給されない。

【0018】

図１に示すように、ＬＳＩ１０は、電力発生部２０、クロック生成回路２２、ＣＰＵ２４、メモリ制御回路２６、メモリ２８、及び電力制御回路３０を備えている。本実施形態のメモリ制御回路２６及びメモリ２８が、本開示の動作部の一例である。

【0019】

電力発生部２０は、アンテナ１２で発生した磁界Ｓ１により電力Ｓ５を発生させる。電力Ｓ５は、メモリ制御回路２６や電力制御回路３０等のＬＳＩ１０内の各部に供給される。

【0020】

クロック生成回路２２は、磁界Ｓ１の供給に応じてクロック信号Ｓ２を生成して出力する。ＣＰＵ２４は、クロック信号Ｓ２に基づいて動作する。ＣＰＵ２４は、ディープスリープ状態である期間はＨレベルを示すディープスリープ信号Ｓ３を電力制御回路３０に出力する。本実施形態のＣＰＵ２４が、本開示のプロセッサの一例であり、本実施形態のディープスリープ信号Ｓ３が、本開示の第２信号の一例である。

【0021】

電力制御回路３０は、ポーズマーク検出回路３２及び切替回路３４を含む。ポーズマーク検出回路３２は、磁界Ｓ１からポーズマーク期間を検出し、ポーズマーク期間中はＨレベルを示すポーズマーク信号Ｓ７を切替回路３４に出力する。本実施形態のポーズマーク検出回路３２が、本開示の検出回路の一例であり、本実施形態のポーズマーク信号Ｓ７が、本開示の第１信号の一例である。

【0022】

切替回路３４は、電力制御ステートマシン４０、ＮＡＮＤ回路４２、及びＡＮＤ回路４４を含む。電力制御ステートマシン４０は、ディープスリープ信号Ｓ３に基づいて、ＣＰＵ２４の初期起動が完了すると、Ｈレベルの初期起動完了フラグ信号Ｓ６をＡＮＤ回路４４に出力する。本実施形態の初期起動完了フラグ信号Ｓ６が、本開示の第３信号の一例である。

【0023】

ＮＡＮＤ回路４２には、ディープスリープ信号Ｓ３とポーズマーク信号Ｓ７とが入力され、ディープスリープ信号Ｓ３とポーズマーク信号Ｓ７との論理積を反転した出力信号Ｓ８を、ＡＮＤ回路４４に出力する。

【0024】

ＡＮＤ回路４４には、初期起動完了フラグ信号Ｓ６と出力信号Ｓ８とが入力され、初期起動完了フラグ信号Ｓ６と出力信号Ｓ８との論理積を電源制御回路ディープスタンバイ要求信号Ｓ９してメモリ制御回路２６に出力する。

【0025】

このように、電力制御回路３０は、磁界Ｓ１、及びディープスリープ信号Ｓ３に応じた電源制御回路ディープスタンバイ要求信号Ｓ９をメモリ制御回路２６に出力する。

【0026】

メモリ制御回路２６は、電源制御回路ディープスタンバイ要求信号Ｓ９に応じて、メモリ２８に対してディープスタンバイモードへの遷移を要求する要求信号Ｓ４を出力する。本実施形態では、電源制御回路ディープスタンバイ要求信号Ｓ９のレベルがＬレベルの場合、メモリ２８のモードをディープスタンバイモードに遷移させるための要求信号Ｓ４をメモリ２８に出力する。

【0027】

メモリ２８は、要求信号Ｓ４に応じて、スタンバイモード、スタンバイモードよりも消費電力が少ないディープスタンバイモード、及び通常モードのいずれかの動作モードで動作する。なお、本実施形態のスタンバイモードが、本開示の第１モードの一例であり、本実施形態のディープスタンバイモードが、本開示の第２モードの一例である。

【0028】

本実施形態のＬＳＩ１０（電力制御回路３０）の動作について図３を参照して説明する。図に３は、ＬＳＩ１０のタイムチャートの一例が示されている。なお、図３は、データ受信中における動作の例を示している。電力制御回路３０は、ポーズマーク期間は、メモリ２８をディープスタンバイモードにし、ボーズマーク期間が終了すると、メモリ２８をディープスタンバイモードからスタンバイモードに戻すよう動作する。

【0029】

図３に示すように、ポーズマーク期間中は、磁界Ｓ１が発生しないため、クロック信号Ｓ２が停止する。そのため、ＣＰＵ２４は動作せず、ＣＰＵ２４がメモリ制御回路２６に対して直接、電源の制御を行うことができない。そこで、ポーズマーク信号Ｓ７に応じて、切替回路３４がメモリ制御回路２６に対して動作モードを切り替える制御を行う。

【0030】

ＬＳＩ１０が起動を完了するまでのタイミングｔ０～ｔ１の期間Ｔ１では、初期起動完了フラグ信号Ｓ６がＬレベルであるため、出力信号Ｓ８のレベルに係わらず、ＡＮＤ回路４４は、Ｌレベルの電源制御回路ディープスタンバイ要求信号Ｓ９を出力する。このように、本実施形態の電力制御回路３０は、低電力化の観点からＣＰＵ２４の起動が完了する前は、メモリ２８の動作モードを常にディープスタンバイモードに固定する。

【0031】

タイミングｔ２でＣＰＵ２４の初期起動が完了すると、初期起動完了フラグ信号Ｓ６がＨレベルになる。

【0032】

ＣＰＵ２４の初期起動の完了後のタイミングｔ２～ｔ９の期間Ｔ２は、データ受信中の期間である。期間Ｔ２の間は、ＣＰＵ２４は、ディープスリープ状態を保持し、ディープスリープ信号Ｓ３がＨレベルとなる。これにより、ＮＡＮＤ回路４２から出力される出力信号Ｓ８のレベルは、ポーズマーク信号Ｓ７のレベルを反転したレベルとなる。一方、期間Ｔ２の間は、初期起動完了フラグ信号Ｓ６はＨレベルとなる。そのため、ＡＮＤ回路４４から出力される電源制御回路ディープスタンバイ要求信号Ｓ９は、出力信号Ｓ８のレベルと同じレベルになる。すなわち、期間Ｔ２の間は、電源制御回路ディープスタンバイ要求信号Ｓ９のレベルは、ポーズマーク信号Ｓ７のレベルを反転したレベルとなる。

【0033】

期間Ｔ２のうち、タイミングｔ３～ｔ４、ｔ５～ｔ６、ｔ７～ｔ８の期間Ｔ３は、ポーズマーク期間である。ポーズマーク期間中はポーズマーク信号Ｓ７がＨレベルであるため、ＡＮＤ回路４４から出力される電源制御回路ディープスタンバイ要求信号Ｓ９は、Ｌレベルになる。Ｌレベルの電源制御回路ディープスタンバイ要求信号Ｓ９に応じて、メモリ制御回路２６は、メモリ２８の動作モードをディープスタンバイモードにする。

【0034】

ＣＰＵ２４のディープスリープ状態が終了し、タイミング９で通常状態に移行すると、受信データを格納する作業が行われる。通常状態に移行するタイミングｔ９では、ディープスリープ信号Ｓ３がＬレベルになる。これにより、ＮＡＮＤ回路４２は、ポーズマーク信号Ｓ７のレベルに係わらず、Ｈレベルの出力信号Ｓ８を出力する。そのため、ＡＮＤ回路４４は、初期起動完了フラグ信号Ｓ６のレベルと同じレベルの電源制御回路ディープスタンバイ要求信号Ｓ９を出力する。従って、タイミングｔ９以降の通常動作状態では、メモリ２８がディープスタンバイモードに遷移することがない。

【0035】

以上説明したように、上記実施形態の電力制御回路３０は、受信データに応じてアンテナ１２から供給される磁界により発生した電力Ｓ５に基づいて、メモリ制御回路２６及びメモリ２８に供給する電力を制御する。電力制御回路３０は、ポーズマーク検出回路３２及び切替回路３４を備える。ポーズマーク検出回路３２は、アンテナ１２から磁界が供給されているか否かを検出し、磁界が供給されていないことを表すポーズマーク信号Ｓ７を出力する。切替回路３４は、ポーズマーク信号Ｓ７と、メモリ２８の動作を制御するＣＰＵ２４がディープスリープ状態であるか否かを表すディープスリープ信号Ｓ３とに基づいて、メモリ２８のモードをスタンバイモードと、スタンバイモードよりも電力の消費が少ないディープスタンバイモードとで切り替える。

【0036】

このように、上記実施形態の電力制御回路３０によれば、アンテナ１２から磁力が供給されないポーズマーク期間中は、メモリ２８を、消費電力が少ないディープスタンバイモードに遷移させることができ、電力発生部２０から供給される電力Ｓ５の低下を緩和することができる。

【0037】

従って、上記実施形態の電力制御回路３０によれば、アンテナ１２から供給される磁界により発生した電力Ｓ５の供給に応じて動作するＬＳＩ１０に対して、アンテナ１２から供給される磁界が発生しないポーズマーク期間中の消費電力を低減することができる。

【0038】

このように、上記実施形態の電力制御回路３０によれば、アンテナ１２から供給される磁界が発生しないポーズマーク期間中の消費電力を低減するこができるため、従来のＬＳＩ１００（図４参照）のように、外部キャパシタ１１４等の電源装置を用いずとも、データの受信を行うことができる。よって、デバイス全体の小型化を実現することができる。

【0039】

なお、上記では、ポーズマーク期間中にメモリ２８が消費する電力を低下させる形態について説明したが、ポーズマーク期間中に消費する電力を低下する動作部はメモリ２８に限定されず、その他のロジック領域であってもよい。

【0040】

また、アンテナ１２は、ＮＦＣ無線通信の、Ｔｙｐｅ－Ａ規格に用いられるアンテナに限定されず、電力を生成するための磁界を受信したデータに応じて供給するアンテナであればよい。

【0041】

また、上記各実施形態で説明したＬＳＩ１０、アンテナ１２、及び電力制御回路３０等の構成及び動作等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。

【0042】

以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
受信データに応じてアンテナから供給される磁界により発生した電力に基づいて、動作部に供給する電力を制御する電力制御回路であって、
前記アンテナから磁界が供給されているか否かを検出し、磁界が供給されていないことを表す第１信号を出力する検出回路と、
前記第１信号と、前記動作部の動作を制御するプロセッサがディープスリープ状態であるか否かを表す第２信号とに基づいて、前記動作部のモードを第１モードと、前記第１モードよりも電力の消費が少ない第２モードとで切り替える切替回路と、
を備えた電力制御回路。

【0043】

（付記２）
前記切替回路は、前記第１信号が、前記磁界が供給されていないことを表し、また、前記第２信号が、前記プロセッサが前記ディープスリープ状態であることを表す場合、前記動作部のモードを前記第２モードにする
付記１に記載の電力制御回路。

【0044】

（付記３）
前記切替回路は、前記プロセッサが初期起動を完了させたか否かを表す第３信号にさらに基づいて、前記動作部のモードを第１モードと、前記第２モードとで切り替える
付記１または付記２に記載の電力制御回路。

【0045】

（付記４）
前記切替回路は、前記第３信号が、前記プロセッサが初期起動を完了させていないことを表す場合、前記第１信号及び前記第２信号にかかわらず、前記動作部のモードを前記第２モードにする
付記３に記載の電力制御回路。

【0046】

（付記５）
前記プロセッサは、前記磁界の供給に応じてクロック信号を生成するクロック生成回路により生成された前記クロック信号に基づいて動作する
付記１から付記４のいずれか１つに記載の電力制御回路。

【0047】

（付記６）
前記アンテナは、ＮＦＣ無線通信の、Ｔｙｐｅ－Ａ規格に用いられるアンテナである、
付記１から付記５のいずれか１つに記載の電力制御回路。

【0048】

（付記７）
受信データに応じて発生させた磁界を供給するアンテナと、
前記アンテナから供給される磁界により電力を発生させる電力発生部と、
前記電力発生部から供給される電力により動作する動作部と、
前記動作部の動作を制御するプロセッサと、
付記１から付記６のいずれか１項に記載の電力制御回路と、
を備えた集積回路。

【0049】

（付記８）
受信データに応じてアンテナから供給される磁界により発生した電力に基づいて、動作部に供給する電力を制御する電力制御方法であって、
前記アンテナから磁界が供給されているか否かを検出し、磁界が供給されていないことを表す第１信号を出力し、
前記第１信号と、前記動作部の動作を制御するプロセッサがディープスリープ状態であるか否かを表す第２信号とに基づいて、前記動作部のモードを第１モードと、前記第１モードよりも電力の消費が少ない第２モードとで切り替える、
電力制御方法。

【符号の説明】

【0050】

１０ ＬＳＩ
１２ アンテナ
２０ 電力発生部
２２ クロック生成回路
２４ ＣＰＵ
２６ メモリ制御回路
２８ メモリ
３０ 電力制御回路
３２ ポーズマーク検出回路
３４ 切替回路
４０ 電力制御ステートマシン
４２ ＮＡＮＤ回路
４４ ＡＮＤ回路
Ｓ３ ディープスリープ信号
Ｓ６ 初期起動完了フラグ信号
Ｓ７ ポーズマーク信号
Ｓ９ 電源制御回路ディープスタンバイ要求信号

【図1】

【図2】

【図3】

【図4】