特開 2024-143868 半導体装置及び半導体装置の起動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024143868

(43)【公開日】2024-10-11

(54)【発明の名称】半導体装置及び半導体装置の起動方法

(51)【国際特許分類】

   G05F 3/30 20060101AFI20241003BHJP

   H03K 17/22 20060101ALI20241003BHJP

【ＦＩ】

G05F3/30

H03K17/22 Z

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023056784

(22)【出願日】2023-03-30

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】八木 希知

【テーマコード（参考）】

5H420

5J055

【Ｆターム（参考）】

5H420NA12

5H420NA15

5H420NA16

5H420NA24

5H420NB02

5H420NB16

5H420NC02

5J055AX44

5J055DX22

5J055EX07

5J055EY01

5J055EY10

5J055EY17

5J055EY21

5J055EZ09

5J055FX18

5J055FX32

5J055FX37

5J055GX01

5J055GX05

(57)【要約】

【課題】起動回路に起動信号を入力する場合と比べて、簡単な構成で、予め定めた所定電圧を発生させる。
【解決手段】半導体装置は、第１の電流が供給される第１差動段、及び第１の電流と異なる第２の電流が供給される第２差動段を有し、第１の電流に応じて発生する第１の電圧、及び第２の電流に応じて発生する第２の電圧に基づいて、予め定めた所定電圧を発生する電圧発生回路（ＡＭＰ１）と、電圧発生回路に供給される第１の電流に応じて発生する第１の電圧及び第２の電流により発生する第２の電圧の各々に予め定めたバイアス電圧を付与するバイアス回路（１０）と、を備える。
【選択図】図４

【特許請求の範囲】

【請求項1】

第１の電流が供給される第１差動段、及び前記第１の電流と異なる第２の電流が供給される第２差動段を有し、前記第１の電流に応じて発生する第１の電圧、及び前記第２の電流に応じて発生する第２の電圧に基づいて、予め定めた所定電圧を発生する電圧発生回路と、
前記電圧発生回路に供給される前記第１の電流に応じて発生する前記第１の電圧及び前記第２の電流により発生する前記第２の電圧の各々に予め定めたバイアス電圧を付与するバイアス回路と、
を備えた半導体装置。

【請求項2】

電流供給トランジスタをさらに備え、
前記電圧発生回路は、前記電流供給トランジスタにより一方の入力側に前記第１の電流が供給され、かつ前記電流供給トランジスタにより他方の入力側に前記第２の電流が供給されるミラー接続構成の一対のトランジスタ素子を含む差動アンプであり、
前記バイアス回路は、前記電流供給トランジスタの入力側に前記バイアス回路の前記バイアス電圧によるバイアス電流を供給して前記第１の電圧及び前記第２の電圧の各々に前記バイアス電圧を付与する、請求項１に記載の半導体装置。

【請求項3】

前記電圧発生回路は、前記第１の電流が第１の方向に流れる第１のトランジスタ素子、及び前記第１の電流と異なる前記第２の電流が供給されることにより第２の電流が第２の方向に流れる第２のトランジスタ素子の各々におけるバンドギャップ電圧に基づいて、前記予め定めた所定電圧を発生するバンドギャップ回路である、請求項１に記載の半導体装置。

【請求項4】

前記電圧発生回路は、形状比を異ならせたミラー接続構成の一対のトランジスタ素子を含み、前記一対のトランジスタ素子の一方に第１の電流が供給され、かつ前記一対のトランジスタ素子の他方に第１の電流が供給され、前記第１の電流、及び前記第２の電流に基づいて、予め定めた所定電圧を発生する
請求項１に記載の半導体装置。

【請求項5】

第１の電流が供給される第１差動段、及び前記第１の電流と異なる第２の電流が供給される第２差動段を有し、前記第１の電流に応じて発生する第１の電圧、及び前記第２の電流に応じて発生する第２の電圧に基づいて、予め定めた所定電圧を発生する電圧発生回路を備えた半導体装置の起動方法であって、
前記電圧発生回路に供給される前記第１の電流に応じて発生する前記第１の電圧及び前記第２の電流により発生する前記第２の電圧の各々に予め定めたバイアス電圧を付与することを含む、
半導体装置の起動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置及び半導体装置の起動方法に関するものである。

【背景技術】

【0002】

近年、半導体を用いた各種の装置では、基準電圧発生回路を備えて、外部電源の外部電圧を降圧した基準電圧を発生させている。この基準電圧発生回路の一例として、ダイオード等の一方向に電流が流れる２個の一方向性素子を用いて、所謂バンドギャップ電圧に基づき、安定した所定の電圧を形成するバンドギャップリファレンス（Ｂａｎｄ Ｇａｐ Ｒｅｆｅｒｅｎｃｅ：ＢＧＲ）回路が知られている。基準電圧発生回路では、安定的に基準電圧を発生させるために、例えばバンドギャップリファレンス回路を起動させる各種の起動方法が開示されている。バンドギャップリファレンス回路を起動させるために、起動信号を入力することで動作するバンドギャップリファレンス回路の起動回路を備え、例えば、起動時にスタートパルスが入力されるスタートアップ回路を備えて、基準電圧を発生させる技術が知られている（特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００４－３１８６０４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、予め定めた所定電圧の基準電圧を発生させるために、バンドギャップリファレンス回路を起動させるための起動回路を備える場合、当該起動回路に起動信号を入力することが要求される。従って、基準電圧を発生する基準電圧発生回路に加え、起動回路および起動回路を動作させるための起動信号を出力する回路が必要になる。このため、回路構成が複雑になり、簡単な構成で基準電圧を発生させるためには改善の余地がある。

【0005】

本開示は、起動回路に起動信号を入力する場合と比べて、簡単な構成で、予め定めた所定電圧を発生させることができる半導体装置及び半導体装置の起動方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の第１態様は、第１の電流が供給される第１差動段、及び前記第１の電流と異なる第２の電流が供給される第２差動段を有し、前記第１の電流に応じて発生する第１の電圧、及び前記第２の電流に応じて発生する第２の電圧に基づいて、予め定めた所定電圧を発生する電圧発生回路と、前記電圧発生回路に供給される前記第１の電流に応じて発生する前記第１の電圧及び前記第２の電流により発生する前記第２の電圧の各々に予め定めたバイアス電圧を付与するバイアス回路と、を備える半導体装置である。

【0007】

また、本開示の第２態様は、第１の電流が供給される第１差動段、及び前記第１の電流と異なる第２の電流が供給される第２差動段を有し、前記第１の電流に応じて発生する第１の電圧、及び前記第２の電流に応じて発生する第２の電圧に基づいて、予め定めた所定電圧を発生する電圧発生回路を備えた半導体装置の起動方法であって、前記電圧発生回路に供給される前記第１の電流に応じて発生する前記第１の電圧及び前記第２の電流により発生する前記第２の電圧の各々に予め定めたバイアス電圧を付与することを含む、半導体装置の起動方法である。

【発明の効果】

【0008】

本開示によれば、起動回路に起動信号を入力する場合と比べて、簡単な構成で、予め定めた所定電圧を発生させることができる、という効果を奏する。

【図面の簡単な説明】

【0009】

【図1】比較例に係る基準電圧発生回路の一例を表す回路図である。

【図2】比較例に係る基準電圧発生回路における発生電圧の安定に関する説明図である。

【図3】第１実施形態に係る基準電圧発生回路の一例を表す回路図である。

【図4】第１実施形態に係る基準電圧発生回路のアンプの一例を表す回路図である。

【図5】第１実施形態に係る基準電圧発生回路の発生電圧の安定に関する説明図である。

【図6】第１実施形態に係る基準電圧発生回路における動作の流れの一例を示すフローチャートである。

【図7】第２実施形態に係る電流回路の一例を表す回路図である。

【図8】第２実施形態に係る基準電圧発生回路の発生電圧の安定に関する説明図である。

【発明を実施するための形態】

【0010】

以下、図面を参照して本開示の技術を実現する実施形態を詳細に説明する。なお、作用、機能が同じ働きを担う構成要素及び処理には、全図面を通して同じ符号を付与し、重複する説明を適宜省略する場合がある。また、本開示と直接的に関連しない構成や周知な構成についても説明を省略する場合がある。また、図面の寸法比率は、説明の都合上誇張されており、実際の比率とは異なる場合がある。さらに、各図面は、本開示の技術を十分に理解できる程度に、概略的に示してあるに過ぎない。よって、本開示の技術は、図示例のみに限定されるものではない。

【0011】

＜第１実施形態＞
第１実施形態は、基準電圧発生回路に本開示の半導体装置を適用したものである。

【0012】

（比較例）
まず、第１実施形態に係る半導体装置の説明に先立ち、基準電圧発生回路の比較例１を説明する。

【0013】

図１に、比較例に係る基準電圧発生回路１００の回路図の一例を示す。
図１に示すように、比較例に係る基準電圧発生回路１００は、バンドギャップ回路を用いており、起動回路１０１と、バンドギャップリファレンス（ＢＧＲ）回路１０２とを備えている。ＢＧＲ回路１０２は、異なる２つのバイポーラ型のトランジスタＱ１１とＱ１２のベース、エミッタ間電圧差が定電圧となることを利用して基準の定電圧を発生させる。起動回路１０１は、ＢＧＲ回路１０２を起動させる。比較例に係る基準電圧発生回路１００には、起動時にスタートパルスである入力信号ＳＴＢＹが入力される。

【0014】

ＢＧＲ回路１０２は、アンプＡＭＰ１１、ＡＭＰ１２と、バイポーラ型（ＮＰＮ型）のトランジスタＱ１１、Ｑ１２と、ＰＭＯＳ型（ＰＮＰ型）のトランジスタＭＰ１１、ＭＰ１２と、抵抗Ｒ１１、Ｒ１２、Ｒ１３と、を備える。

【0015】

ＢＧＲ回路１０２では、トランジスタＱ１１とＱ１２は、ベースとエミッタとが共通接続（共通接地）されてダイオード形態とされる。トランジスタＱ１１のコレクタは、抵抗Ｒ１１、Ｒ１２を介して、基準電圧の電位点Ｖｒｅｆに接続される。また、トランジスタＱ１２のコレクタは、抵抗Ｒ１３を介して、基準電圧の電位点Ｖｒｅｆに接続される。抵抗Ｒ１１、Ｒ１２の間は、アンプＡＭＰ１１の非反転入力端子に接続され、抵抗Ｒ１３とトランジスタＱ１２のコレクタの間は、アンプＡＭＰ１１の反転入力端子に接続される。アンプＡＭＰ１１の出力端子は、ＰＭＯＳ型のトランジスタＭＰ１２のゲートに接続される。トランジスタＭＰ１２のドレインは、電位点Ｖｒｅｆに接続され、ソースは電源電位点ＶＤＤに接続されたＰＭＯＳ型のトランジスタＭＰ１１のドレインに接続される。トランジスタＭＰ１１のゲートには、入力信号ＳＴＢＹが入力されるように構成される。基準電圧の電位点Ｖｒｅｆは、アンプＡＭＰ１２の非反転入力端子に接続される。このアンプＡＭＰ１２の出力側は、アンプＡＭＰ１２の反転入力端子に接続されると共に、出力端子Ｖｏｕｔに接続される。

【0016】

基準電圧の電位点Ｖｒｅｆには、起動回路１０１の出力側が接続される。起動回路１０１は、波形整形用のインバータＩｖ１、Ｉｖ２と、コンデンサＣ１とを備える。起動回路１０１は、インバータＩｖ１、Ｉｖ２と、コンデンサＣ１とが直列に接続されて、インバータＩｖ１の入力側に入力信号ＳＴＢＹが入力されるように構成され、コンデンサＣ１の出力側が電位点Ｖｒｅｆに接続されるように構成される。

【0017】

ここで、基準電圧発生回路１００は、アンプＡＭＰ１１の反転入力端子（Ｖｉｎｎ）と非反転入力端子（Ｖｉｎｐ）の電位が一致する場合に安定する。

【0018】

図２は、基準電圧発生回路１００における発生電圧の安定に関する説明図である。
図２に示すように、基準電圧発生回路１００は、アンプＡＭＰ１１への入力電位が一致（Ｖｉｎｎ＝Ｖｉｎｐ）する状態で安定点として発生電圧が安定する。具体的には、安定点は、零電位状態（０＝Ｖｉｎｎ＝Ｖｉｎｐ）の安定点Ｏと、アンプＡＭＰ１１の反転入力端子（Ｖｉｎｎ）への入力信号の特性と非反転入力端子（Ｖｉｎｐ）への入力信号の特性との交点の状態である安定点Ａとの２つである。ところが、回路が安定点Ｏで安定すると、意図しない回路動作となる虞があるため、安定点Ａで安定するようにする。

【0019】

上述した比較例に係る基準電圧発生回路１００では、波形整形用のインバータＩｖ１の入力側に、スタートパルスである入力信号ＳＴＢＹを印加することにより、ＢＧＲ回路１０２を起動して、安定な基準電圧Ｖｒｅｆを得ている。

【0020】

しかしながら、比較例１に係る基準電圧発生回路１００では、意図しない安定点Ｏ等で安定しないように起動回路１０１を追加することが要求され、さらに起動回路１０１を動作させるための起動信号を入力させる構成が必要である等の課題を有している。

【0021】

そこで、第１実施形態では、上記課題を解消可能な回路、すなわち、基準電圧発生回路に特殊な起動回路を要求しない回路を提供する。

【0022】

（回路構成）
図３に、第１実施形態に係る基準電圧発生回路として、ＢＧＲ回路を用いた基準電圧発生回路１の回路図の一例を示す。なお、基準電圧発生回路１は、比較例１に示すＢＧＲ回路１００と同一部分について同一符号を付して詳細な説明を省略する。

【0023】

図３に示すように、第１実施形態に係る基準電圧発生回路１は、アンプＡＭＰ１と、バイポーラ型（ＰＮＰ型）のトランジスタＱ１，Ｑ０と、抵抗Ｒ１、Ｒ２、Ｒ３とを備えている。なお、トランジスタＱ１、Ｑ２は、本開示の第１のトランジスタ素子、及び第２のトランジスタ素子の一例である。

【0024】

基準電圧発生回路１は、トランジスタＱ１とＱ２は、ベースとコレクタとが共通接続（共通接地）される。トランジスタＱ１のエミッタは、抵抗Ｒ１、Ｒ２を介して本実施形態に係るアンプＡＭＰ１の出力端に接続され、トランジスタＱ２のエミッタは、抵抗Ｒ３を介してアンプＡＭＰ１の出力端に接続される。抵抗Ｒ１、Ｒ２の間は、アンプＡＭＰ１の反転入力端子に接続され、抵抗Ｒ３とトランジスタＱ２のエミッタの間は、アンプＡＭＰ１の非反転入力端子に接続される。アンプＡＭＰ１の出力端は、出力端子Ｖｏｕｔでもある。

【0025】

図４に、アンプＡＭＰ１の回路図の一例を示す。アンプＡＭＰ１は、基準の定電圧を発生させる。

【0026】

図４に示すように、アンプＡＭＰ１は、ＰＭＯＳ型のトランジスタＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４、ＭＰ５と、ＮＭＯＳ型のトランジスタＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４と、を備える。アンプＡＭＰ１にはバイアス電圧αを発生するバイアス回路１０が接続される。

【0027】

トランジスタＭＰ１１～ＭＰ１６と、ＭＮ１１～ＭＮ１４と、を含む回路は、本開示の電圧発生回路の一例である。これらトランジスタＭＰ１～ＭＰ５と、ＭＮ１～ＭＮ４と、を含む回路はアンプＡＭＰ１として機能する。アンプＡＭＰ１は、本開示の差動アンプの一例である。トランジスタＭＰ４及びＭＮ１と、トランジスタＭＰ５及びＭＮ２と、の各々を含む回路は、本開示の差動段の一例であり、各々は第１差動段と第２差動段の何れかに対応する。バイアス回路１０は本開示のバイアス回路の一例であり、バイアス電圧αは本開示のバイアス電圧の一例である。

【0028】

上述したトランジスタＱ２のエミッタと抵抗Ｒ３の間の電位点は、アンプＡＭＰ１の反転入力端子（Ｖｉｎｎ）として、ＰＭＯＳ型のトランジスタＭＰ４のゲートに接続される。抵抗Ｒ２と抵抗Ｒ３の間の電位点は、アンプＡＭＰ１の非反転入力端子（Ｖｉｎｐ）として、ＰＭＯＳ型のトランジスタＭＰ５のゲートに接続される。

【0029】

トランジスタＭＰ１のソースは、電源電圧ＶＤＤに接続され、トランジスタＭＰ１のドレインは、トランジスタＭＰ４、ＭＰ５のソースが接続される。トランジスタＭＰ１のゲートには、バイアス電圧入力端が接続される。このバイアス電圧入力端には、バイアス回路１０から予め定めたバイアス電圧αが印加され、バイアス電圧αの印加によって、アンプＡＭＰ１にオフセットを与える構成としている。トランジスタＭＰ４のドレインは、トランジスタＭＮ１のドレインに接続され、トランジスタＭＮ１のソースは接地される。トランジスタＭＰ５のドレインは、トランジスタＭＮ２のドレインに接続され、トランジスタＭＮ２のソースは接地される。トランジスタＭＮ１、ＭＮ２の各々のゲートは、各々のソースに接続される。これらのトランジスタＭＰ４、ＭＰ５と、トランジスタＭＮ１、ＭＮ２との各々は、電流ミラー形態に接続される。

【0030】

トランジスタＭＮ１のドレインはトランジスタＭＮ３のゲートに接続され、トランジスタＭＮ２のゲートはトランジスタＭＮ４のゲートに接続される。トランジスタＭＮ３のソースは接地され、トランジスタＭＮ３のドレインはトランジスタＭＰ２のドレインに接続される。トランジスタＭＰ２のソースは電源電圧ＶＤＤに接続される。また、トランジスタＭＰ２のゲートはトランジスタＭＰ２のドレインに接続される。トランジスタＭＮ４のソースは接地され、トランジスタＭＮ４のドレインはトランジスタＭＰ３のドレインに接続される。トランジスタＭＰ３のソースは、電源電圧ＶＤＤに接続される。これらのトランジスタＭＰ２、ＭＰ３と、トランジスタＭＮ３、ＭＮ４との各々は、電流ミラー形態に接続される。

【0031】

トランジスタＭＰ３のドレインと、トランジスタＭＮ４のドレインの間は、回路の出力電位点Ｖｏｕｔに接続される。

【0032】

（回路動作）
本実施形態に係る基準電圧発生回路１におけるアンプＡＭＰ１では、バイアス電圧入力端に印加された、予め定めたバイアス電圧αによって、アンプＡＭＰ１にオフセットが与えられる。従って、アンプＡＭＰ１の出力にもバイアス電圧αによるオフセットが与えられる。一方、上述したように、基準電圧発生回路１は、アンプＡＭＰ１にフィードバックによる信号が入力されたとき、アンプＡＭＰ１の非反転入力端子Ｖｉｎｐと反転入力端子Ｖｉｎｎの各々への入力電圧が一致（Ｖｉｎｐ＝Ｖｉｎｎ）する点Ｏと点Ａの２点で安定する（図２）。しかし、本実施形態に係る基準電圧発生回路１では、アンプＡＭＰ１にバイアス電圧αによるオフセットを与えることでアンプＡＭＰ１にフィードバックする際にバイアス電圧αが付与される。これによって、点Ｏを安定点とすることを回避することが可能となる。

【0033】

図５は、基準電圧発生回路１における発生電圧の安定に関する説明図である。
基準電圧発生回路１では、アンプＡＭＰ１１への入力電位が一致（Ｖｉｎｎ＝Ｖｉｎｐ）する状態で安定点として発生電圧が安定するが、アンプＡＭＰ１１へのフィードバック回路で、非反転入力端子Ｖｉｎｐへの入力信号にはオフセットが与えられたバイアス電圧αが付与される。これによって、図５に示すように、点Ｏは安定点にはならずに、基準電圧発生回路１における安定点は、安定点Ａから、オフセットされた電圧（Ｖｉｎｎ＝Ｖｉｎｐ＋α）付近の点Ａ’に推移した安定点のみとなる。

【0034】

すなわち、アンプＡＭＰ１の入力端の何れか（本実施形態では、非反転入力端子Ｖｉｎｐ）にバイアス電圧αが付与されたフィードバック信号が入力される。よって、オフセットされた電圧（Ｖｉｎｎ＝Ｖｉｎｐ＋α）付近の点Ａ’でのみで安定する。従って、点Ｏを安定点から除外することができ、基準電圧発生回路１はオフセットされた電圧（Ｖｉｎｎ＝Ｖｉｎｐ＋α）付近の点Ａ’でのみで安定する。これにより、基準電圧発生回路１にスタートアップ信号等の起動信号を入力することなく、安定して所定電圧を出力することが可能となる。

【0035】

これによって、上記課題である起動回路の追加、及び起動信号の入力を省略することが可能となり、基準電圧発生回路１の回路全体の所定電圧を出力するための安定点に達する以前に回路が停止することが抑制可能になる。

【0036】

（基準電圧発生回路の動作の流れ）
次に、基準電圧発生回路１について、動作の流れを示すフローチャートを参照してさらに説明する。基準電圧発生回路１は、電源が投入されると、図６に一例を示したフローチャートの処理にしたがって作動する。

【0037】

半導体装置としての基準電圧発生回路１は、電源投入時等の動作時に、まず、ステップＳ１００で、出力電圧を規定の電圧に到達するように、作動を開始する。具体的には、出力端子Ｖｏｕｔの電圧を規定の電圧まで上昇又は下降させるため、非反転入力端子Ｖｉｎｐと反転入力端子Ｖｉｎｎの各々への入力電圧を引き下げる、又は引き上げるように、アンプＡＭＰ１が作動する。

【0038】

次に、アンプＡＭＰ１は、バイアス電圧αが付与された信号を生成し、生成された信号をアンプＡＭＰ１へフィードバックするように作動する。具体的には、ステップＳ１０２で、トランジスタＭＰ１のゲートへバイアス電圧αが付与される。次のステップＳ１０４では、アンプＡＭＰ１の出力がアンプＡＭＰ１の非反転入力端子Ｖｉｎｐに入力されるように作動される。

【0039】

これによって、アンプＡＭＰ１にはバイアス電圧αにより与えられオフセットされた電圧がアンプＡＭＰ１にフィードバックされ、点Ｏを安定点とすることを回避することが可能となる。また、点Ａから点Ａ’にオフセットされた安定点のみで回路が安定し、起動回路を設けることは不要となる。

【0040】

以上説明したように、第１実施形態に係る基準電圧発生回路１は、アンプＡＭＰ１にバイアス電圧αにより与えられオフセットされた電圧をフィードバックすることで、意図しない安定点で回路が安定することを回避することができる。また、アンプＡＭＰ１にバイアス電圧αを与える構成によって、回路が安定することを可能とし、起動回路を設けることが不要となる。さらに、スタートアップ信号等の起動のための信号も不要となる。よって、簡単な構成で、回路全体の所定電圧を出力するための安定点に達する以前に回路が停止することを抑制することが可能となる。

【0041】

なお、上記では、バイポーラ型のトランジスタＱ１１，Ｑ１２を備えた形態について説明したが、当該形態に限定されず、ダイオード素子を用いてもよい。

【0042】

＜第２実施形態＞
次に、第２実施形態を説明する。第１実施形態では、基準電圧発生回路に本開示の半導体装置を適用した場合を説明した。第２実施形態は、電流回路へ本開示の半導体装置を適用したものである。

【0043】

図７に、第２実施形態に係る電流回路の一例としてバイアス電流回路２の回路図の一例を示す。なお、バイアス電流回路２において、上述した基準電圧発生回路１と同様の構成で同一部分については同一符号を付して詳細な説明を省略する。

【0044】

図７に示すように、第２実施形態に係るバイアス電流回路２は、基準電圧発生回路１のアンプＡＭＰ１と同様の構成のアンプＡＭＰ２と、ＰＭＯＳ型のトランジスタＭＰ６、ＭＰ７と、ＮＭＯＳ型のトランジスタＭＮ６、ＭＮ７と、抵抗Ｒ４、Ｒ５とを備える。

【0045】

バイアス電流回路２を構成するトランジスタＭＰ６、ＭＰ７は、ゲートが共通に接続され、各々ソースが電源電位点ＶＤＤに接続される。トランジスタＭＰ６のドレインは、抵抗Ｒ４を介してＮＭＯＳ型のトランジスタＭＮ６のドレインに接続される。トランジスタＭＮ６のソースは接地され、ゲートはアンプＡＭＰ２の反転入力端子に接続される。トランジスタＭＰ６のドレインと抵抗Ｒ４の間の電位点は、アンプＡＭＰ２の出力端子と、アンプＡＭＰ２の反転入力端子にも接続される。トランジスタＭＰ７のドレインは、トランジスタＭＰ７のゲートと、トランジスタＭＮ７のドレインに接続される。トランジスタＭＮ７のソースは抵抗Ｒ５を介して接地され、ゲートはアンプＡＭＰ２の反転入力端子に接続される。トランジスタＭＰ６、ＭＰ７と、トランジスタＭＮ６、ＭＮ７とは、ミラー形態とされる。

【0046】

なお、バイアス電流回路は一般的な構成のため、詳細な説明を省略するが、バイアス電流回路２は、アンプＡＭＰ２に入力される信号電流が一致する点Ｏと点Ｂの２点で安定する（図８）。すなわち、アンプＡＭＰ２の非反転入力端子へ入力される電流（Ｉｒｅｆ）と、反転入力端子へ入力される電流（Ｉｏｕｔ）の各々への入力電流が一致する点Ｏと点Ｂの２点で安定する。従って、上述したように、バイアス電流回路２でも、意図しない安定点Ｏ等で安定する虞がある。このため、アンプＡＭＰ２に、上述したアンプＡＭＰ１のようにバイアス電圧をオフセットとして付与することで、意図しない安定点Ｏで安定することなく、所定の電流を出力することが可能となる。

【0047】

以上説明したように、第２実施形態に係るバイアス電流回路２は、アンプＡＭＰ２においてバイアス電圧αにより与えられオフセットされた電圧をフィードバックすることで、意図しない安定点で回路が安定することを回避することができるという第１実施形態と同様の効果を得ることが可能となる。

【0048】

＜その他の実施形態＞
上述した実施形態では、出力の電流比を変化させることによってアンプにオフセットを付与する場合を説明したが、本開示の半導体装置はこれに限定されるものではなく、トランジスタの形状比（Ｗ／Ｌ比）を変更してもよい。例えば、図４に示すトランジスタＮＰ４、ＭＰ５のＷ／Ｌ比を変更し、電流値を変化させてもよい。この場合、トランジスタＭＰ４、ＭＰ５は、本開示の一対のトランジスタ素子の一例である。

【0049】

なお、上記各実施形態で説明した本開示の半導体装置に係る回路の構成及び動作等は一例であり、本開示の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。

【0050】

（実施態様）
本開示の技術は、以下の付記に示す従属関係の実施態様を構成し得る。

【0051】

［付記１］
第１の電流が供給される第１差動段、及び前記第１の電流と異なる第２の電流が供給される第２差動段を有し、前記第１の電流に応じて発生する第１の電圧、及び前記第２の電流に応じて発生する第２の電圧に基づいて、予め定めた所定電圧を発生する電圧発生回路と、
前記電圧発生回路に供給される前記第１の電流に応じて発生する前記第１の電圧及び前記第２の電流により発生する前記第２の電圧の各々に予め定めたバイアス電圧を付与するバイアス回路と、
を備えた半導体装置。

【0052】

［付記２］
電流供給トランジスタをさらに備え、前記電圧発生回路は、前記電流供給トランジスタにより一方の入力側に前記第１の電流が供給され、かつ前記電流供給トランジスタにより他方の入力側に前記第２の電流が供給されるミラー接続構成の一対のトランジスタ素子を含む差動アンプであり、前記バイアス回路は、前記電流供給トランジスタの入力側に前記バイアス回路の前記バイアス電圧によるバイアス電流を供給して前記第１の電圧及び前記第２の電圧の各々に前記バイアス電圧を付与する、付記１に記載の半導体装置。

【0053】

［付記３］
前記電圧発生回路は、前記第１の電流が第１の方向に流れる第１のトランジスタ素子、及び前記第１の電流と異なる前記第２の電流が供給されることにより第２の電流が第２の方向に流れる第２のトランジスタ素子の各々におけるバンドギャップ電圧に基づいて、前記予め定めた所定電圧を発生するバンドギャップ回路である、付記１又は付記２に記載の半導体装置。

【0054】

［付記４］
前記電圧発生回路は、形状比（Ｗ／Ｌ）を異ならせたミラー接続構成の一対のトランジスタ素子を含み、前記一対のトランジスタ素子の一方に第１の電流が供給され、かつ前記一対のトランジスタ素子の他方に第１の電流が供給され、前記第１の電流、及び前記第２の電流に基づいて、予め定めた所定電圧を発生する
付記１から付記３の何れか１つに記載の半導体装置。

【0055】

［付記５］
第１の電流が供給される第１差動段、及び前記第１の電流と異なる第２の電流が供給される第２差動段を有し、前記第１の電流に応じて発生する第１の電圧、及び前記第２の電流に応じて発生する第２の電圧に基づいて、予め定めた所定電圧を発生する電圧発生回路を備えた半導体装置の起動方法であって、
前記電圧発生回路に供給される前記第１の電流に応じて発生する前記第１の電圧及び前記第２の電流により発生する前記第２の電圧の各々に予め定めたバイアス電圧を付与することを含む、
半導体装置の起動方法。

【符号の説明】

【0056】

１ 基準電圧発生回路
１０ バイアス回路
ＡＭＰ１ アンプ
ＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４、ＭＰ５ トランジスタ
ＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４ トランジスタ
Ｒ１、Ｒ２、Ｒ３ 抵抗

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】