特開2024-144132 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ ローム株式会社の特許一覧

特開2024-144132半導体基板及びその製造方法

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2A
2B
3A
3B
3C
4
5
6
7
8
9A
9B
9C
10
11
12A
12B
13
14
15
16
17
18
19
20
21
22
23
24
25
26A
26B
27A
27B
27C
28
29
30
31
32
33A
33B
33C
34
35A
35B
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024144132

(43)【公開日】2024-10-11

(54)【発明の名称】半導体基板及びその製造方法

(51)【国際特許分類】

C30B 29/36 20060101AFI20241003BHJP

C30B 25/20 20060101ALI20241003BHJP

【ＦＩ】

C30B29/36 A

C30B25/20

【審査請求】未請求

【請求項の数】43

【出願形態】ＯＬ

(21)【出願番号】P 2024018156

(22)【出願日】2024-02-08

(31)【優先権主張番号】P 2023056394

(32)【優先日】2023-03-30

(33)【優先権主張国・地域又は機関】JP

(31)【優先権主張番号】P 2023056407

(32)【優先日】2023-03-30

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100083806

【弁理士】

【氏名又は名称】三好秀和

(74)【代理人】

【識別番号】100133514

【弁理士】

【氏名又は名称】寺山啓進

(74)【代理人】

【識別番号】100135714

【弁理士】

【氏名又は名称】西澤一生

(74)【代理人】

【識別番号】100167612

【弁理士】

【氏名又は名称】安藤直行

(72)【発明者】

【氏名】高村誠

(72)【発明者】

【氏名】前川拓滋

(72)【発明者】

【氏名】森本満

【テーマコード（参考）】

4G077

【Ｆターム（参考）】

4G077AA03

4G077BA02

4G077BA03

4G077BE08

4G077DB04

4G077DB05

4G077DB07

4G077EA02

4G077EB01

4G077ED06

4G077FF01

4G077FJ03

4G077HA06

4G077HA12

4G077TA04

4G077TA07

4G077TB02

4G077TB03

4G077TK01

4G077TK08

(57)【要約】

【課題】低コストかつ高品質の半導体基板の製造方法を提供する。
【解決手段】半導体基板の製造方法は、ＳｉＣ単結晶基板１１のＳｉ面にグラフェン層１２を形成し、グラフェン層１２上にＳｉＣエピタキシャル成長層１３を形成し、ＳｉＣエピタキシャル成長層１３上にストレス層１４を形成し、ストレス層１４上に黒鉛基板１９を貼り付け、ＳｉＣエピタキシャル成長層１３とグラフェン層１２とを剥離し、グラフェン層１２を剥離したＳｉＣエピタキシャル成長層１３のＣ面にＳｉＣ多結晶成長層１６を形成し、黒鉛基板１９を除去し、ストレス層１４は、グラフェン層１２とＳｉＣエピタキシャル成長層１３との間に剥離が容易になるような応力を発生させる。
【選択図】図１１

【特許請求の範囲】

【請求項1】

ＳｉＣ単結晶基板のＳｉ面にグラフェン層を形成する工程と、
前記グラフェン層上にＳｉＣエピタキシャル成長層を形成する工程と、
前記ＳｉＣエピタキシャル成長層上にストレス層を形成する工程と、
前記ストレス層上に仮基板を貼り付ける工程と、
前記グラフェン層と前記ＳｉＣエピタキシャル成長層とを剥離する工程と、
前記グラフェン層を剥離した前記ＳｉＣエピタキシャル成長層のＣ面にＳｉＣ多結晶成長層を形成する工程と、
前記仮基板を除去する工程と
を含み、
前記ストレス層は、前記グラフェン層と前記ＳｉＣエピタキシャル成長層との間に剥離が容易になるような応力を発生させる半導体基板の製造方法。

【請求項2】

前記ストレス層は、前記グラフェン層と前記ＳｉＣエピタキシャル成長層との間に、前記グラフェン層と前記ＳｉＣエピタキシャル成長層との間の密着エネルギーに近似した応力を発生させる請求項１に記載の半導体基板の製造方法。

【請求項3】

前記ストレス層は、前記ＳｉＣ単結晶基板、前記グラフェン層、前記ＳｉＣエピタキシャル成長層、前記ストレス層及び前記仮基板の積層構造によって前記グラフェン層と前記ＳｉＣエピタキシャル成長層とを剥離する応力を発生させる請求項２に記載の半導体基板の製造方法。

【請求項4】

前記ストレス層は、炭素膜又は窒化ケイ素膜を含む請求項１から３のいずれか一項に記載の半導体基板の製造方法。

【請求項5】

前記炭素膜は、多結晶ダイヤモンド膜又はダイヤモンドライクカーボン膜を含む請求項４に記載の半導体基板の製造方法。

【請求項6】

前記ストレス層を燃焼又は研削により除去する工程をさらに含む請求項１から３のいずれか一項に記載の半導体基板の製造方法。

【請求項7】

前記仮基板は、黒鉛で構成された請求項１に記載の半導体基板の製造方法。

【請求項8】

前記仮基板は、前記ＳｉＣ単結晶基板よりも大きな外形サイズを有する請求項７に記載の半導体基板の製造方法。

【請求項9】

前記仮基板は、表面に形成されたガラス状カーボン被膜を含む請求項７に記載の半導体基板の製造方法。

【請求項10】

前記仮基板を除去する工程は、前記仮基板を燃焼させて除去する請求項７から９のいずれか一項に記載の半導体基板の製造方法。

【請求項11】

前記ストレス層上に前記仮基板を貼り付ける工程は、前記ストレス層と前記仮基板とをカーボン接着剤による接着層を介して貼り付ける請求項１に記載の半導体基板の製造方法。

【請求項12】

前記接着層を燃焼させて除去する工程をさらに含む請求項１１に記載の半導体基板の製造方法。

【請求項13】

前記仮基板を除去する工程の前に、前記ＳｉＣ多結晶成長層を形成する工程において前記仮基板、前記ストレス層及び前記ＳｉＣエピタキシャル成長層を含む複合体の外周に突出した前記ＳｉＣ多結晶成長層及び前記仮基板を研削して除去し、前記仮基板の外周を露出させる工程をさらに含む請求項１に記載の半導体基板の製造方法。

【請求項14】

前記仮基板を除去する工程の前に、前記ＳｉＣ多結晶成長層を形成する工程において前記仮基板の外周に突出した前記ＳｉＣ多結晶成長層とともに、前記仮基板をその主面に平行な面で二つに切断し、前記仮基板の切断面を露出させる工程をさらに含む請求項１に記載の半導体基板の製造方法。

【請求項15】

前記ＳｉＣエピタキシャル成長層の前記ＳｉＣ多結晶成長層と接するＣ面上に、前記ＳｉＣエピタキシャル成長層よりも高不純物濃度の高濃度ドープ層を形成する工程をさらに含む請求項１に記載の半導体基板の製造方法。

【請求項16】

前記高濃度ドープ層を形成する工程は、イオン注入工程又はエピタキシャル成長のオートドーピング工程を含む請求項１５に記載の半導体基板の製造方法。

【請求項17】

ＳｉＣ単結晶基板と、
前記ＳｉＣ単結晶基板のＳｉ面上に配置されたグラフェン層と、
前記グラフェン層を介して前記ＳｉＣ単結晶基板の上方に配置されたＳｉＣエピタキシャル成長層と、
前記ＳｉＣエピタキシャル成長層のＳｉ面上に配置されたストレス層と
を含み、
前記ストレス層は、前記グラフェン層とＳｉＣエピタキシャル成長層との間に剥離が容易になるような応力を発生させる半導体基板。

【請求項18】

ＳｉＣ単結晶基板のＳｉ面にＳｉＣエピタキシャル成長層を形成する工程と、
前記ＳｉＣエピタキシャル成長層のＳｉ面を仮基板に貼り付ける工程と、
前記ＳｉＣエピタキシャル成長層を前記ＳｉＣ単結晶基板から取り外す工程と、
前記仮基板に貼り付けた前記ＳｉＣエピタキシャル成長層のＣ面に第１ＳｉＣ多結晶成長層を形成する工程と、
前記第１ＳｉＣ多結晶成長層上にグラフェン層を形成する工程と、
前記グラフェン層上に第２ＳｉＣ多結晶成長層を形成する工程と、
前記仮基板を除去する工程と
を含む半導体基板の製造方法。

【請求項19】

前記ＳｉＣ単結晶基板のＳｉ面に他のグラフェン層を形成する工程をさらに含み、前記ＳｉＣエピタキシャル成長層を形成する工程は、前記ＳｉＣ単結晶基板のＳｉ面に前記他のグラフェン層を介して前記ＳｉＣエピタキシャル成長層を形成する請求項１８に記載の半導体基板の製造方法。

【請求項20】

前記ＳｉＣエピタキシャル成長層を前記ＳｉＣ単結晶基板から取り外す工程は、前記ＳｉＣエピタキシャル成長層を前記他のグラフェン層から剥離する請求項１９に記載の半導体基板の製造方法。

【請求項21】

前記ＳｉＣエピタキシャル成長層を前記他のグラフェン層とから剥離する応力を発生するストレス層を前記ＳｉＣエピタキシャル成長層のＳｉ面に形成する工程をさらに含み、前記ＳｉＣエピタキシャル成長層のＳｉ面を前記仮基板に貼り付ける工程は、前記仮基板に前記ストレス層を介して前記ＳｉＣエピタキシャル成長層のＳｉ面を貼り付ける請求項２０に記載の半導体基板の製造方法。

【請求項22】

前記ＳｉＣ単結晶基板のＳｉ面から所定の深さに水素イオン注入層を形成する工程をさらに含み、前記ＳｉＣ単結晶基板から前記ＳｉＣエピタキシャル成長層を取り外す工程は、前記水素イオン注入層を脆化して、前記ＳｉＣ単結晶基板から前記水素イオン注入層で分断された薄化ＳｉＣ単結晶層とともに前記ＳｉＣエピタキシャル成長層を剥離する請求項１８に記載の半導体基板の製造方法。

【請求項23】

前記ＳｉＣエピタキシャル成長層とともに剥離した前記薄化ＳｉＣ単結晶層のＣ面を研磨する工程をさらに含む請求項２２に記載の半導体基板の製造方法。

【請求項24】

前記仮基板は、黒鉛で構成された請求項１８に記載の半導体基板の製造方法。

【請求項25】

前記仮基板は、前記ＳｉＣ単結晶基板よりも大きな外形サイズを有する請求項２４に記載の半導体基板の製造方法。

【請求項26】

前記仮基板は、表面に形成されたガラス状カーボン被膜を含む請求項２４に記載の半導体基板の製造方法。

【請求項27】

前記仮基板を除去する工程は、前記仮基板を燃焼させて除去する請求項２４から２６のいずれか一項に記載の半導体基板の製造方法。

【請求項28】

前記ＳｉＣエピタキシャル成長層のＣ面に前記仮基板を貼り付ける工程は、前記ＳｉＣエピタキシャル成長層と前記仮基板とをカーボン接着剤による接着層を介して貼り付ける請求項２７に記載の半導体基板の製造方法。

【請求項29】

前記仮基板を除去する工程は、前記仮基板とともに前記接着層も燃焼させて除去する請求項２８に記載の半導体基板の製造方法。

【請求項30】

前記ＳｉＣエピタキシャル成長層の前記第１ＳｉＣ多結晶成長層と接するＣ面上に、前記ＳｉＣエピタキシャル成長層よりも高不純物濃度の高濃度ドープ層を形成する工程をさらに含む請求項１８に記載の半導体基板の製造方法。

【請求項31】

前記高濃度ドープ層を形成する工程は、イオン注入工程又はエピタキシャル成長のオートドーピング工程を含む請求項３０に記載の半導体基板の製造方法。

【請求項32】

請求項１８に記載の半導体基板の製造方法を含み、
前記半導体基板の前記ＳｉＣエピタキシャル成長層のＣ面に半導体素子を構成する構造の少なくとも一部を形成する工程
をさらに含む半導体装置の製造方法。

【請求項33】

前記半導体素子は、ＳｉＣショットキーバリアダイオード、ＳｉＣ－ＭＯＳＦＥＴ、ＳｉＣバイポーラトランジスタ、ＳｉＣダイオード、ＳｉＣサイリスタ及びＳｉＣ絶縁ゲートバイポーラトランジスタの少なくとも一つを含む請求項３２に記載の半導体装置の製造方法。

【請求項34】

前記半導体素子の構造を形成した前記半導体基板において、前記グラフェン層から前記第２ＳｉＣ多結晶成長層を剥離する工程をさらに含む請求項３２に記載の半導体装置の製造方法。

【請求項35】

前記グラフェン層から前記第２ＳｉＣ多結晶成長層を剥離する工程は、前記第２ＳｉＣ多結晶成長層のＳｉ面を加熱する工程をさらに含む請求項３４に記載の半導体装置の製造方法。

【請求項36】

前記グラフェン層から前記第２ＳｉＣ多結晶成長層を剥離する工程は、前記第２ＳｉＣ多結晶成長層のＳｉ面を冷却する工程をさらに含む請求項３４に記載の半導体装置の製造方法。

【請求項37】

前記グラフェン層から前記第２ＳｉＣ多結晶成長層を剥離する工程は、前記第２ＳｉＣ多結晶成長層のＳｉ面を超音波発振子で走査する工程をさらに含む請求項３４に記載の半導体装置の製造方法。

【請求項38】

前記グラフェン層から前記第２ＳｉＣ多結晶成長層を剥離する工程は、前記グラフェン層と前記第２ＳｉＣ多結晶成長層との間に劈開ブレードを押し込んで劈開を発生させる工程をさらに含む請求項３４に記載の半導体装置の製造方法。

【請求項39】

ＳｉＣエピタキシャル成長層と、
ＳｉＣエピタキシャル成長層のＳｉ面上に配置された第１ＳｉＣ多結晶成長層と、
前記第１ＳｉＣ多結晶成長層上に配置されたグラフェン層と、
前記グラフェン層上に配置された第２ＳｉＣ多結晶成長層と
を含む半導体基板。

【請求項40】

前記グラフェン層は、グラフェンの単層構造又は複数層積層化された構造を有する請求項３９に記載の半導体基板。

【請求項41】

前記ＳｉＣエピタキシャル成長層は、Ｃ面に前記ＳｉＣエピタキシャル成長層よりも高不純物濃度の高濃度ドープ層をさらに有する請求項３９に記載の半導体基板。

【請求項42】

請求項３９に記載の半導体基板の前記ＳｉＣエピタキシャル成長層のＣ面に半導体素子の構造が形成された半導体装置。

【請求項43】

前記半導体素子は、ＳｉＣショットキーバリアダイオード、ＳｉＣ－ＭＯＳＦＥＴ、ＳｉＣバイポーラトランジスタ、ＳｉＣダイオード、ＳｉＣサイリスタ及びＳｉＣ絶縁ゲートバイポーラトランジスタの少なくともいずれか一つを含む請求項４２に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体基板及びその製造方法に関する。

【背景技術】

【0002】

従来、電力制御の用途にショットキーバリアダイオード（Schottky barrier diode：SBD）、金属酸化膜半導体電界効果トランジスタ（metal-oxide-semiconductor field effect transistor：MOSFET）、ＩＧＢＴ（insulated gate bipolar transistor）のようなＳｉＣ製のデバイスが提供されている。このようなＳｉＣ製のデバイスが形成されるＳｉＣ半導体基板は、製造コストを低減したり所望の物性を提供したりするために、多結晶のＳｉＣ半導体基板に単結晶のＳｉＣ半導体基板を貼り合わせて作製されることがあった。特許文献１には、多結晶のＳｉＣ半導体基板に貼り付けた単結晶のＳｉＣ半導体基板の上にエピタキシャル層を成長させるため、単結晶のＳｉＣ半導体基板を多結晶のＳｉＣ半導体基板に無欠陥で貼り付ける技術が記載されている。

【0003】

炭化ケイ素（ＳｉＣ）は今最も注目を集めている半導体材料の一つであり、電力制御の用途にショットキーバリアダイオード（Scotty barrier diode：SBD）、金属酸化膜半導体電界効果トランジスタ（metal-oxide-semiconductor field effect transistor：MOSFET）、ＩＧＢＴ（insulated gate bipolar transistor）等のＳｉＣ系のパワーデバイスが提供されている。ＳｉＣウェハに作製したパワーデバイスは、現状のシリコンを基板としたものよりも内部損失を桁違いに低減できるため、限られたエネルギーを有効に活用することのできる省エネルギーパワーデバイスとして様々な応用が期待されている。

【0004】

このようなデバイスが形成される単結晶ＳｉＣ半導体ウェハは、製造コストを低減したり所望の物性を提供したりするために、多結晶ＳｉＣ半導体基板に単結晶ＳｉＣ半導体層を貼り合わせて作製されることもあった。また、パワーデバイスには大きな電流を流すため、基板の電気抵抗等により大きなジュール熱が発生するため、その対策として裏面研磨によりウェハの厚みを１００μｍ以下まで３分の１に薄化して電気抵抗と熱抵抗を低減する必要があった。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】米国特許第８９１６４５１号明細書

【特許文献2】国際公開第２０２２／１５８０７８公報

【特許文献3】国際公開第２０２２／１５８０８５公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、単結晶のＳｉＣ半導体基板を多結晶のＳｉＣ半導体基板に常温接合や拡散接合で貼り付けるために必要な表面粗さを確保する研磨加工が高コストになり、接合界面に発生する欠陥により歩留まりが低下することがあった。また、ＳｉＣはダイヤモンドに次ぐ硬度を有するため、従来の研削や研磨といった機械的加工方法では高能率な加工が困難であり、裏面薄化加工には高い加工コストが必要となり、実用化の一つの障壁になっていた。

【0007】

本開示は、上述の実情に鑑みて提案されるものであって、低コストかつ高品質の半導体基板及びその製造方法を提供することを目的とする。また、低コストかつ高品質のＳｉＣ系の半導体基板及び半導体装置並びにそれらの製造方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

本開示の一態様によれば、半導体基板の製造方法は、ＳｉＣ単結晶基板のＳｉ面にグラフェン層を形成する工程と、グラフェン層上にＳｉＣエピタキシャル成長層を形成する工程と、ＳｉＣエピタキシャル成長層上にストレス層を形成する工程と、ストレス層上に仮基板を貼り付ける工程と、グラフェン層とＳｉＣエピタキシャル成長層とを剥離する工程と、グラフェン層を剥離したＳｉＣエピタキシャル成長層のＣ面にＳｉＣ多結晶成長層を形成する工程と、仮基板を除去する工程とを含み、ストレス層は、グラフェン層とＳｉＣエピタキシャル成長層との間に剥離が容易になるような応力を発生させる。

【0009】

本開示の他の態様によれば、半導体基板は、ＳｉＣ単結晶基板と、ＳｉＣ単結晶基板のＳｉ面上に配置されたグラフェン層と、グラフェン層を介してＳｉＣ単結晶基板の上方に配置されたＳｉＣエピタキシャル成長層と、ＳｉＣエピタキシャル成長層のＳｉ面上に配置されたストレス層とを含み、ストレス層は、グラフェン層とＳｉＣエピタキシャル成長層との間に剥離が容易になるような応力を発生させる。

【0010】

本開示の他の態様の半導体基板の製造方法は、ＳｉＣ単結晶基板のＳｉ面にＳｉＣエピタキシャル成長層を形成する工程と、ＳｉＣエピタキシャル成長層のＳｉ面を仮基板に貼り付ける工程と、ＳｉＣエピタキシャル成長層をＳｉＣ単結晶基板から取り外す工程と、仮基板に貼り付けたＳｉＣエピタキシャル成長層のＣ面に第１ＳｉＣ多結晶成長層を形成する工程と、第１ＳｉＣ多結晶成長層上にグラフェン層を形成する工程と、グラフェン層上に第２ＳｉＣ多結晶成長層を形成する工程と、仮基板を除去する工程とを含む。

【0011】

本開示の他の態様の半導体基板は、ＳｉＣエピタキシャル成長層と、ＳｉＣエピタキシャル成長層のＳｉ面上に配置された第１ＳｉＣ多結晶層と、第１ＳｉＣ多結晶成長層上に配置されたグラフェン層と、グラフェン層上に配置された第２ＳｉＣ多結晶層とを含む。

【発明の効果】

【0012】

本開示によれば、低コストかつ高品質の半導体基板及びその製造方法を提供することができる。また、ＳｉＣ系の半導体基板を低コストかつ高品質に提供することができる。

【図面の簡単な説明】

【0013】

【図1】図１はＳｉＣ単結晶基板の断面図を示す。

【図2A】図２ＡはＳｉＣウェハの結晶面を説明する平面図を示す。

【図2B】図２ＢはＳｉＣウェハの結晶面を説明する側面図を示す。

【図3A】図３Ａは４Ｈ－ＳｉＣ結晶のユニットセルの俯瞰図を示す。

【図3B】図３Ｂは４Ｈ－ＳｉＣ結晶の２層部分の構成図を示す。

【図3C】図３Ｃは４Ｈ－ＳｉＣ結晶の４層部分の構成図を示す。

【図4】図４は図３Ａに示した４Ｈ－ＳｉＣ結晶のユニットセルを（０００１）面の真上から見た構成図を示す。

【図5】図５はＳｉＣ単結晶基板上にグラフェン層を形成した構造の断面図を示す。

【図6】図６はグラフェン層であって、複数層積層化された構成を備える例の俯瞰図を示す。

【図7】図７はグラフェン層上にＳｉＣエピタキシャル成長層を形成した構造の断面図を示す。

【図8】図８はＳｉＣエピタキシャル成長層上にストレス層を形成した構造の断面図を示す。

【図9A】図９Ａは応力を発生するメカニズムの説明図であって、ストレス層を形成した断面構造における層間剥離モードの説明図を示す。

【図9B】図９Ｂは応力を発生するメカニズムの説明図であって、ストレス層を形成した断面構造における他の層間剥離モードの説明図を示す。

【図9C】図９Ｃは応力を発生するメカニズムの説明図であって、ストレス層を形成した断面構造における剥離モード又は破砕モードの説明図を示す。

【図10】図１０は応力を発生するメカニズムの説明図であって、剥離又は破砕される部分の表面からの距離と応力との関係を示す。

【図11】図１１はストレス層上に接着層を介して黒鉛基板を貼り合わせた構造の断面図を示す。

【図12A】図１２Ａは図１１の構造をグラフェン層とＳｉＣエピタキシャル成長層との界面で剥離した構造のＳｉＣエピタキシャル成長層側の断面図を示す。

【図12B】図１２Ｂは図１１の構造をグラフェン層とＳｉＣエピタキシャル成長層との界面で剥離した構造のグラフェン層側の断面図を示す。

【図13】図１３は黒鉛基板の両面に図１２Ａの剥離構造を貼り付けて、アニール処理により接着層を炭化した構造の断面図を示す。

【図14】図１４はＣＶＤ法によりＳｉＣ多結晶成長層を形成した構造の断面図を示す。

【図15】図１５はＳｉＣ多結晶成長層の外周の一部を研削した構造の断面図を示す。

【図16】図１６はアニール処理により黒鉛基板及び炭化した接着層を除去した構造の断面図を示す。

【図17】図１７は図１４の構造において仮基板をＡ－Ａ線で示す面で切断して上下に分離した断面図を示す。

【図18】図１８は外周のＳｉＣ多結晶成長層、ストレス層を除去した構造の断面図を示す。

【図19】図１９はＳｉＣ複合基板の断面図を示す。

【図20】図２０はＳｉＣ複合基板（ウェハ）の俯瞰図を示す。

【図21】図２１はＳｉＣエピタキシャル成長層のＳｉＣ多結晶成長層との界面に高濃度ドープ層を備える構造の断面図を示す。

【図22】図２２はショットキーバリアダイオードの断面図を示す。

【図23】図２３はトレンチゲート型ＴＭＯＳＦＥＴの断面図を示す。

【図24】図２４はプレーナゲート型ＭＯＳＦＥＴの断面図を示す。

【図25】図２５はＳｉＣ単結晶基板の断面図を示す。

【図26A】図２６ＡはＳｉＣウェハの結晶面を説明する平面図を示す。

【図26B】図２６ＢはＳｉＣウェハの結晶面を説明する側面図を示す。

【図27A】図２７Ａは４Ｈ－ＳｉＣ結晶のユニットセルの俯瞰図を示す。

【図27B】図２７Ｂは４Ｈ－ＳｉＣ結晶の２層部分の構成図を示す。

【図27C】図２７Ｃは４Ｈ－ＳｉＣ結晶の４層部分の構成図を示す。

【図28】図２８は図２７Ａに示した４Ｈ－ＳｉＣ結晶のユニットセルを（０００１）面の真上から見た構成図を示す。

【図29】図２９はＳｉＣ単結晶基板上に第１グラフェン層を形成した構造の断面図を示す。

【図30】図３０はグラフェン層であって、複数層積層化された構成を備える例の俯瞰図を示す。

【図31】図３１は第１グラフェン層上にＳｉＣエピタキシャル成長層を形成した構造の断面図を示す。

【図32】図３２はＳｉＣエピタキシャル成長層上にストレス層を形成した構造の断面図を示す。

【図33A】図３３Ａは応力を発生するメカニズムの説明図であって、ストレス層を形成した断面構造における層間剥離モードの説明図を示す。

【図33B】図３３Ｂは応力を発生するメカニズムの説明図であって、ストレス層を形成した断面構造における他の層間剥離モードの説明図を示す。

【図33C】図３３Ｃは応力を発生するメカニズムの説明図であって、ストレス層を形成した断面構造における剥離モード又は破砕モードの説明図を示す。

【図34】図３４はストレス層上に接着層を介して黒鉛基板を貼り合わせた構造の断面図を示す。

【図35A】図３５Ａはストレス層上に接着層を介して黒鉛基板を貼り合わせ、ＳｉＣエピタキシャル成長層と第１グラフェン層との界面で剥離した構造のＳｉＣエピタキシャル成長層側の断面図を示す。

【図35B】図３５Ｂはストレス層上に接着層を介して黒鉛基板を貼り合わせ、ＳｉＣエピタキシャル成長層と第１グラフェン層との界面で剥離した構造の第１グラフェン層側の断面図を示す。

【図36】図３６は黒鉛基板の両面に図１１Ａの剥離構造を貼り付けて、アニール処理により接着層を炭化した構造の断面図を示す。

【図37】図３７はＣＶＤ法により第１ＳｉＣ多結晶成長層を形成した構造の断面図を示す。

【図38】図３８は第２グラフェン層を形成した構造の断面図を示す。

【図39】図３９はＣＶＤ法により第２ＳｉＣ多結晶成長層を形成した構造の断面図を示す。

【図40】図４０は第２ＳｉＣ多結晶成長層、第２グラフェン層及び第１ＳｉＣ多結晶成長層の外周の一部を研削した構造の断面図を示す。

【図41】図４１は燃焼により黒鉛基板及び炭化した接着層を除去した構造の断面図を示す。

【図42】図４２は図３９の構造において仮基板をＡ－Ａ線で示す面で切断して上下に分離した断面図を示す。

【図43】図４３は外周の第２ＳｉＣ多結晶成長層、第２グラフェン層及び第１ＳｉＣ多結晶成長層、ストレス層を除去し、ＳｉＣ複合基板とした構造の断面図を示す。

【図44】図４４は黒鉛基板のザグリ穴の底面に接着層を介してストレス層を貼り合わせた構造の断面図を示す。

【図45】図４５はＳｉＣ単結晶基板及び第１グラフェン層を剥離した後の構造の断面図を示す。

【図46】図４６はＣＶＤ法により第１ＳｉＣ多結晶成長層を形成した構造の断面図を示す。

【図47】図４７は第２グラフェン層を形成した構造の断面図を示す。

【図48】図４８はＣＶＤ法により第２ＳｉＣ多結晶成長層を形成した構造の断面図を示す。

【図49】図４９は外周の第２ＳｉＣ多結晶成長層、第２グラフェン層及び第１ＳｉＣ多結晶成長層を研削した構造の断面図を示す。

【図50】図５０はＳｉＣ複合基板の断面図を示す。

【図51】図５１はＳｉＣ複合基板（ウェハ）の俯瞰図を示す。

【図52】図５２はＳｉＣエピタキシャル成長層の第１ＳｉＣ多結晶成長層との界面に高濃度ドープ層を備える構造の断面図を示す。

【図53】図５３はショットキーバリアダイオードの一部を構成する半導体装置の断面図を示す。

【図54】図５４はトレンチゲート型ＭＯＳＦＥＴの一部を構成する半導体装置の断面図を示す。

【図55】図５５はプレーナゲート型ＭＯＳＦＥＴの一部を構成する半導体装置の断面図を示す。

【図56】図５６は第２グラフェン層と第２ＳｉＣ多結晶成長層とを剥離した状態の断面図である。

【図57】図５７は第２グラフェン層と第２ＳｉＣ多結晶成長層との間にクラック起点を形成する方法を示す断面図である。

【図58】図５８は第２グラフェン層と第２ＳｉＣ多結晶成長層との間にクラック起点を形成する他の方法を示す断面図である。

【図59】図５９は第２グラフェン層と第２ＳｉＣ多結晶成長層との間でクラックを進展させる方法を示す断面図である。

【図60】図６０は第２グラフェン層と第２ＳｉＣ多結晶成長層との間でクラックを進展させる他の方法を示す断面図である。

【図61】図６１はショットキーバリアダイオードの断面図を示す。

【図62】図６２はトレンチゲート型ＭＯＳＦＥＴの断面図を示す。

【図63】図６３はプレーナゲート型ＭＯＳＦＥＴの断面図を示す。

【図64】図６４はＳｉＣ単結晶基板のＳｉ面に水素イオン注入層を形成した構造の断面図を示す。

【図65】図６５は水素イオン注入層のアニール処理により、水素イオン注入層を脆弱化して単結晶ＳｉＣ薄化層を形成後、単結晶ＳｉＣ薄化層のＳｉ面にＳｉＣエピタキシャル成長層を形成した構造の断面図を示す。

【図66】図６６はＳｉＣエピタキシャル成長層のＳｉ面に接着層を介して黒鉛基板を貼り付けた構造の断面図を示す。

【図67】図６７は脆弱化アニールを行って形成した単結晶ＳｉＣ薄化層を介してＳｉＣ単結晶基板と剥離・分離した構造の断面図を示す。

【図68】図６８は単結晶ＳｉＣ薄化層の剥離面を平滑化した構造の断面図を示す。

【図69】図６９はＣＶＤ法により第１ＳｉＣ多結晶成長層を形成した構造の断面図を示す。

【図70】図７０は第２グラフェン層を形成した構造の断面図を示す。

【図71】図７１はＣＶＤ法により第２ＳｉＣ多結晶成長層を形成した構造の断面図を示す。

【図72】図７２は外周の第２ＳｉＣ多結晶成長層、第２グラフェン層及び第１ＳｉＣ多結晶成長層を研削した構造の断面図を示す。

【図73】図７３は接着層及び黒鉛基板を除去して得られたＳｉＣ複合基板の断面図を示す。

【発明を実施するための形態】

【0014】

次に、図面を参照して、実施の形態について説明する。以下に説明する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。図面は模式的なものである。また、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、部品の材質、形状、構造、配置等を特定するものではない。実施の形態は、種々の変更を加えることができる。

【0015】

（第１の実施の形態）
最初に第１の実施の形態について説明する。第１の実施の形態は、ＳｉＣ単結晶基板にグラフェン層を介して形成したＳｉＣエピタキシャル成長層にストレス層を積層し、ストレス層がグラフェン層とＳｉＣエピタキシャル成長層との間に剥離が容易になるような応力を発生するものである。

【0016】

（半導体基板の製造方法）
第１の実施の形態に係る半導体基板の製造方法を説明する。図１は種基板となるＳｉＣ単結晶基板（ＳｉＣＳＢ）１１の断面図である。ＳｉＣ単結晶基板１１は、例えば、４Ｈ－ＳｉＣ基板であり、その厚さは、例えば約３００μｍ～６００μｍ程度である。なお、図１において、［Ｃ］はＳｉＣのＣ面であることを示し、［Ｓ］はＳｉＣのＳｉ面であることを示す。以下の図でも同様である。

【0017】

図２は、ＳｉＣ単結晶基板１１として適用可能なＳｉＣウェハ１００の結晶面を説明する図である。図２Ａの平面図には１次オリフラ（orientation flat）１０１及び２次オリフラ１０２が形成されたＳｉＣウェハ１００のＳｉ面１０３が示されている。図２Ｂの［－１１００］の方位から見た側面図では、上面に［０００１］の方位のＳｉ面１０３が形成され、下面に［０００－１］の方位のＣ面１０４が形成されている。

【0018】

第１の実施の形態で適用可能な４Ｈ－ＳｉＣ結晶のユニットセルの模式的俯瞰構成は、図３Ａに示すように表され、４Ｈ－ＳｉＣ結晶の２層部分の模式的構成は、図３Ｂに示すように表され、４Ｈ－ＳｉＣ結晶の４層部分の模式的構成は、図３Ｃに示すように表される。また、図３Ａに示す４Ｈ－ＳｉＣの結晶構造のユニットセルを（０００１）面の真上から見た模式的構成は、図４に示すように表される。

【0019】

図３Ａ～図３Ｃに示したように、４Ｈ－ＳｉＣの結晶構造は、六方晶系で近似することができ、１つのＳｉ原子に対して４つのＣ原子が結合している。４つのＣ原子は、Ｓｉ原子を中央に配置した正四面体の４つの頂点に位置している。これらの４つのＣ原子は、１つのＳｉ原子がＣ原子に対して［０００１］軸方向に位置し、他の３つのＣ原子がＳｉ原子に対して［０００－１］軸側に位置している。図３Ａにおいて、オフ角θは例えば、約４度以下である。

【0020】

［０００１］軸及び［０００－１］軸は六角柱の軸方向に沿い、この［０００１］軸を法線とする面（六角柱の頂面）が（０００１）面（Ｓｉ面）である。一方、［０００－１］軸を法線とする面（六角柱の下面）が（０００－１）面（Ｃ面）である。また、［０００１］軸に垂直であり、かつ（０００１）面の真上から見た場合において六角柱の互いに隣り合わない頂点を通る方向がそれぞれ、ａ１軸［２－１－１０］、ａ２軸［－１２－１０］及びａ３軸［－１－１２０］である。

【0021】

図４に示したように、ａ１軸とａ２軸との間の頂点を通る方向が［１１－２０］軸であり、ａ２軸とａ３軸との間の頂点を通る方向が［－２１１０］軸であり、ａ３軸とａ１軸との間の頂点を通る方向が［１－２１０］軸である。六角柱の各頂点を通る上記６本の軸の各間において、その両側の各軸に対して３０°の角度で傾斜していて、六角柱の各側面の法線となる軸がそれぞれ、ａ１軸と［１１－２０］軸との間から時計回りに順に、［１０－１０］軸、［１－１００］軸、［０－１１０］軸、［－１０１０］軸、［－１１００］軸及び［０１－１０］軸である。これらの軸を法線とする各面（六角柱の側面）は、（０００１）面及び（０００－１）面に対して直角な結晶面である。

【0022】

次に、図５に示すように、ＳｉＣ単結晶基板１１の（０００１）Ｓｉ面に数分子層までのグラフェン層（ＧＲ）１２を形成する。グラフェン層１２は、ＳｉＣ単結晶基板１１を例えば、大気圧アルゴンガス雰囲気中において約１７００℃程度でアニール処理することでＳｉＣ単結晶基板１１のＳｉ面上に熱分解により形成可能である。また、グラフェン層１２は、ＳｉＣ単結晶基板１１上にＣＶＤで積層して形成してもよい。

【0023】

第１の実施の形態に適用可能なグラフェン層１２は、図６に示すように表される。グラフェン層１２は、グラファイトシート１２１・１２２・１２３・…・１２ｎの積層構造を備える。ｎ層からなる各面のグラファイトシート１２１・１２２・１２３・…・１２ｎは、１つの積層結晶構造の中に多数の六方晶系の炭素（Ｃ）の共有結合を有し、各面のグラファイトシート１２１・１２２・１２３・…・１２ｎ間がファンデルワールス力によって結合される。第１の実施の形態では、バッファ層としての０層、又は単層構造であってもよい。

【0024】

図７に示すように、グラフェン層１２上にＳｉＣエピタキシャル成長層（ＳｉＣ－ｅｐｉ）１３を形成する。ＳｉＣエピタキシャル成長層１３は、ＳｉＣ単結晶基板１１のＳｉ面に形成したグラフェン層１２上に遠隔エピタキシャル成長法により形成される。ＳｉＣエピタキシャル成長層１３は、単結晶ＳｉＣ薄膜である。ＳｉＣエピタキシャル成長層１３のグラフェン層１２と接する面はＣ面となり、ＳｉＣエピタキシャル成長層１３の表面はＳｉ面となる。

【0025】

図８に示すように、ＳｉＣエピタキシャル成長層１３上にストレス層１４を形成する。ストレス層１４は、グラフェン層１２とＳｉＣエピタキシャル成長層１３との間に応力を発生させて、グラフェン層１２とＳｉＣエピタキシャル成長層１３との剥離を容易にさせるものである。

【0026】

第１の実施の形態のストレス層１４は、炭素膜又は窒化珪素膜で構成される。炭素膜は、多結晶ダイヤモンド膜又はダイヤモンドライクカーボン膜で構成される。炭素膜は、多結晶ダイヤモンド膜の場合、マイクロ波化学気相成長（ＣＶＤ）装置などにより、ダイヤモンドライクカーボン膜は、ＲＦプラズマ化学気相成長（ＣＶＤ）装置などにより得られる。また、いずれの膜を成膜する際も、成膜の初期段階において成膜基板側にマイナス電位を印加することにより、イオン衝撃を与えながら成膜することにより、必要な膜密着性が得られる。

【0027】

次の表１に、ストレス層１４の炭素膜又は窒化珪素膜、ＳｉＣ単結晶基板１１及び他の層の物性代表値を示す。第１の実施の形態に用いるストレス層１４の材料は、後工程でＳｉＣ多結晶成長層１６を形成する工程を経るため、１５００℃以上の耐熱性を有する必要がある。

【0028】

【表1】

【0029】

ストレス層１４が応力を発生するメカニズムについて図９Ａ～図９Ｃを参照して説明する。図９Ａ～図９Ｃに示す例では、ストレス層の内部応力Ｔ０は引張応力であり、内部応力Ｔ０の大きさは図９Ａ、図９Ｂ、図９Ｃと進むにしたがい次第に増加している。第１の実施の形態において、ストレス層１４が発生する内部応力Ｔ０には、成膜時に各物質の特性によって発生する真応力と、ＳｉＣ単結晶基板１１などとストレス層１４との熱膨張率の差によって発生する熱応力と、成膜後の熱処理で膜中水素脱離により膜密度変化などストレス層１４の膜質変化による応力との三種類の成分が含まれている。ストレス層１４の内部応力Ｔ０が圧縮応力又は引張応力のいずれであるか、また、どれだけの大きさであるかは、これらの三種類の成分に基づいている。

【0030】

真応力は、成膜時の膜厚及び温度に依存する。また、ストレス層１４の成膜後の熱処理による膜中の水素の遊離により膜密度が変化し、圧縮応力は緩和し、引張応力は増加する。また、ストレス層が発生する応力は、ＳｉＣ単結晶基板１１、グラフェン層１２、ＳｉＣエピタキシャル成長層１３、ストレス層１４、さらに後述する接着層１５及び黒鉛基板１９という積層構造にも依存する。

【0031】

図１０はストレス層１４が応力を発生するメカニズムの説明図であって、剥離又は破砕され得る部分の表面からの距離と応力との関係を示す。図１０において、横軸は図９Ａ、図９Ｂ、図９ＣにおいてＳｉＣエピタキシャル成長層１３、グラフェン層１２又はＳｉＣ単結晶基板１１が剥離又は破砕され得る位置における応力Ｔ１、Ｔ２、Ｔ３の大きさをそれぞれ示し、縦軸のＤ１、Ｄ２、Ｄ３は剥離又は破砕された部分の表面からの距離をそれぞれ示している。これらの応力Ｔ１、Ｔ２、Ｔ３は、ストレス層１４の内部応力Ｔ０に起因する引張応力であり、図９Ａ、図９Ｂ、図９Ｃと進むにつれて増加する内部応力Ｔ０にしたがって増加している。また、剥離又は破砕の態様も、ストレス層１４とＳｉＣエピタキシャル成長層１３との界面における層間剥離モード、ＳｉＣエピタキシャル成長層１３とグラフェン層１２との界面における他の層間剥離モード、ＳｉＣ単結晶基板１１内における剥離モード又は破砕モードと次第に激しくなっている。

【0032】

第１の実施の形態においては、ストレス層１４の内部応力Ｔ０により発生する応力がグラフェン層１２とＳｉＣエピタキシャル成長層１３との密着エネルギーとに近似するように調節している。そして、図９Ｂに示したように、グラフェン層１２とＳｉＣエピタキシャル成長層１３との界面で剥離するようになるような応力Ｔ２を発生している。このために、ストレス層１４を多結晶ダイヤモンド膜若しくはダイヤモンドカーボン膜からなる炭素膜又は窒化珪素膜など特定の材料で構成し、膜厚、成膜温度などの成膜条件を調整して形成することにより、ストレス層１４における内部応力Ｔ０を適切に設定している。このように、第１の実施の形態においては、ストレス層１４により発生する応力をグラフェン層１２とＳｉＣエピタキシャル成長層１３との密着エネルギーに近似するように設定することにより、グラフェン層１２とＳｉＣエピタキシャル成長層１３との剥離を容易にしている。

【0033】

次に、図１１に示すように、ストレス層１４上に接着層１５を形成し、ＳｉＣ単結晶基板１１よりも一回り外形サイズの大きな仮基板の黒鉛基板１９の片面もしくは両面に、接着層１５の塗布面を重ねて貼付けて第１の複合体（１１（ＳｉＣＳＢ）、１２（ＧＲ）、１３（ＳｉＣ－ｅｐｉ）、１４、１５、１９）を形成する。接着層１５には、例えば、カーボン接着剤を用いてもよい。カーボン接着剤は、フェノール樹脂を含み、接着剤自体が炭素化することで高温でも結合力を維持することができるような接着剤である。一回り外形サイズの大きな仮基板としては、例えば直径約１０ｃｍのＳｉＣ単結晶基板１１であれば、約１０ｍｍ程度大きな外形サイズの直径約１１ｃｍの黒鉛基板１９を用いる。例えば直径約１５ｃｍのＳｉＣ単結晶基板１１であれば、外形サイズの直径約１６ｃｍの黒鉛基板１９を用いる。ＳｉＣ単結晶基板１１よりも一回りサイズの大きい仮基板（黒鉛基板１９）は、バッチ式縦型ＣＶＤ炉のウェハボート溝に挿入して整列した際に、ウェハボート支柱跡を基板有効エリア外にするメリットがある。

【0034】

そして、第１の複合体を真空アニール炉などで加熱して接着層１５を乾燥硬化させる。黒鉛基板１９は、表面にガラス状カーボン被膜を有していてもよい。ガラス状カーボン被膜はカーボン接着剤との接着力が強いため、ＳｉＣエピタキシャル成長層１３をグラフェン層１２及びＳｉＣ単結晶基板１１からの剥離を容易にすることができ、歩留まりの向上を図ることができる。なお、図１１においては、黒鉛基板１９の片面に接着層１５を貼り付けて第１の複合体を形成する例を示しているが、黒鉛基板１９の両面に接着層１５を貼り付けて第１の複合体を形成してもよい。

【0035】

図１２に示すように、図１１の第１の複合体を硬化後、第１の複合体の片面または両面において、粘着性のある剥離用テープ、デボンダー装置などを用いて、ＳｉＣエピタキシャル成長層１３をグラフェン層１２界面から物理的に剥離して分離する。図１２Ａは図１１に示した第１の複合体からＳｉＣエピタキシャル成長層１３側に剥離した構造の断面図であり、図１２Ｂはグラフェン層１２側に剥離した構造の断面図である。図１２Ａに示したＳｉＣエピタキシャル成長層１３側の剥離した構造は、第２の複合体（１３（ＳｉＣ－ｅｐｉ）、１４、１５、１９）を形成する。第１の実施の形態においては、グラフェン層１２はファンデルワールス力で結合され、しかもストレス層１４により発生する応力はグラフェン層１２とＳｉＣエピタキシャル成長層１３との密着エネルギーに近似するような大きさに調整されているため、せん断方向に力を加えることによりグラフェン層１２とＳｉＣエピタキシャル成長層１３との界面における剥離を容易に発生させることができる。

【0036】

図１２Ｂに示したグラフェン層１２側に剥離した構造において、ＳｉＣ単結晶基板１１上のグラフェン層１２をエッチングまたは研磨により除去する。グラフェン層１２のエッチング工程では、例えば酸素プラズマによるプラズマアッシャーを適用可能である。酸素プラズマによりグラフェン層１２がエッチングされたＳｉＣ単結晶基板１１のＳｉ面は、表面が酸化されるため、フッ化水素（ＨＦ）によるウェットエッチングを実施する。また、グラフェン層１２の研磨工程では、例えば化学的機械的研磨法（ＣＭＰ：Chemical Mechanical Polishing）によりグラフェン層１２の除去を実施する。ここで、ＳｉＣ単結晶基板１１のＳｉ面は、上記のウェットエッチング工程による、表面の平均粗さＲaは、例えば、約１ｎｍ以下である。この結果、ＳｉＣ単結晶基板１１は再利用可能となる。

【0037】

図１３は、黒鉛基板１９の両面に図１２Ａの剥離構造を貼り付け、両面にＳｉＣエピタキシャル成長層１３１、１３２を有する例を示す。この場合、第２の複合体（１３１（ＳｉＣ－ｅｐｉ）、１４１、１５１、１９、１５２、１４２、１３２（ＳｉＣ－ｅｐｉ））を真空熱アニール炉内で加熱して、炭化した接着層１５１、１５２を形成する。

【0038】

図１４に示すように、第２の複合体の片面または両面に設けられたＳｉＣエピタキシャル成長層１３１、１３２の（０００－１)Ｃ面上に、ＳｉＣ多結晶成長層１６を形成する。ＳｉＣ多結晶成長層１６は、例えば、ＣＶＤ技術により形成可能である。ＳｉＣ多結晶成長層１６は、３Ｃ（立方晶）構造を有する。ＳｉＣエピタキシャル成長層１３１、１３２のＣ面に対して、ＳｉＣ多結晶成長層１６を形成することによって、デバイスウェハ構造のサブストレート層を形成している。ＳｉＣエピタキシャル成長層１３１、１３２のＣ面は、デバイスウェハ構造の裏面になるため、表面の平坦性はあまり要求されない。このため、簡単な研磨処理でＳｉＣ多結晶成長層１６を形成することができる。

【0039】

ＳｉＣ多結晶成長層１６は、ＳｉＣ系半導体装置の基板として必要な機械的強度が得られる厚みまで堆積し、第３の複合体（１６（ＳｉＣ－ｐｏｌｙＣＶＤ）、１３１（ＳｉＣ－ｅｐｉ）、１４１、１５１、１９、１５２、１４２、１３２（ＳｉＣ－ｅｐｉ）、１６（ＳｉＣ－ｐｏｌｙＣＶＤ））を形成する。ＳｉＣ多結晶成長層１６の膜厚は約１５０μｍ～５００μｍ程度が望ましく、完成したＳｉＣ複合基板（ＳｉＣ多結晶成長層１６＋ＳｉＣエピタキシャル成長層１３１、１３２）の板厚が必要に応じて約１５０μｍ～５００μｍ程度になるように調節する。ＳｉＣ多結晶成長層１６の膜厚を薄くすることで、熱伝導性が向上する。また、ＳｉＣ多結晶成長層１６の堆積温度は、１３００℃～１６００℃までの範囲が望ましい。

【0040】

図１５に示すように、第３の複合体の外周にから突出したＳｉＣ多結晶成長層１６及び仮基板の黒鉛基板１９の不要な部分を外周研削装置により研削して除去し、仮基板（黒鉛基板１９）を露出させる。

【0041】

図１６に示すように、図１５に示した外周研削した第３の複合体を、空気もしくは酸素雰囲気の熱アニール炉において、第３の複合体の内部の黒鉛基板１９及び炭化した接着層１５１、１５２を酸化燃焼して除去する。ストレス層１４１、１４２が多結晶ダイヤモンド膜又はダイヤモンドライクカーボン膜のような炭素膜で構成されている場合には、ストレス層１４１、１４２も一緒に酸化燃焼して除去し、第４の複合体（１６（ＳｉＣ－ｐｏｌｙＣＶＤ）、１３１（ｓｉＣ－ｅｐｉ）、１３２（ＳｉＣ－ｅｐｉ）、１６（ＳｉＣ－ｐｏｌｙＣＶＤ））として取り出す。図１６には、炭素膜から構成されたストレス層１４１、１４２を除去した第４の複合体を示した。

【0042】

ストレス層１４１、１４２が窒化珪素から構成されている場合は、ストレス層１４１、１４２は黒鉛基板１９及び炭化した接着層１５１、１５２を除去した後に残る。このため、第４の複合体（１６（ＳｉＣ－ｐｏｌｙＣＶＤ）、１３１（ｓｉＣ－ｅｐｉ）、１４１、１４２、１３２（ｓｉＣ－ｅｐｉ）、１６（ＳｉＣ－ｐｏｌｙＣＶＤ））として取り出す。

【0043】

図１７に示すように、第３の複合体の外周から突出した不要なＳｉＣ多結晶成長層１６及び黒鉛基板１９を外周研削装置により除去する代わりに、仮基板（黒鉛基板１９）を図１５のＡ－Ａ線に示す主面と平行な面で二つにカットして第３の複合体を上下に分離し、仮基板（黒鉛基板１９）の切断面を露出させてもよい。分離技術としては、例えばワイヤーソー或いはダイヤモンドワイヤーソーなどを用いることができる。この場合にも、第３の複合体の内部の黒鉛基板１９及び炭化した接着層１５１、１５２を酸化燃焼して除去して、図１６に示したような第４の複合体として取り出すことができる。

【0044】

図１８に示すように、第４の複合体の外周のＳｉＣ多結晶成長層１６を研削及び研磨して除去する。第４の複合体に図１６に示した窒化珪素で構成されたストレス層１４１、１４２が残っている場合には、フッ化炭素系ガスプラズマによるドライエッチング又は熱リン酸によるウェットエッチングにより除去する。さらに、ＳｉＣ複合基板１０として必要な寸法及び表面状態に加工する。

【0045】

図１９に、ＳｉＣ複合基板１０の断面図を示す。このＳｉＣ複合基板１０は、図１８に示したように第４の複合体を加工した上下のブロックとして得られたものである。図２０に、ＳｉＣ複合基板１０の俯瞰図を示す。ＳｉＣ複合基板１０は、ＳｉＣエピタキシャル成長層１３と、ＳｉＣエピタキシャル成長層１３のＣ面上に配置されたＳｉＣ多結晶成長層１６とを備える。

【0046】

ＳｉＣ複合基板１０において、ＳｉＣエピタキシャル成長層１３の表面は、４Ｈ－ＳｉＣの［０００１］方位のＳｉ面であり、Ｃ面は、４Ｈ－ＳｉＣの［０００－１］方位の面である。ＳｉＣ多結晶成長層１６の厚さは、例えば、約１５０μｍ～約５００μｍであり、ＳｉＣエピタキシャル成長層１３の厚さは、例えば、約４μｍ～約１００μｍである。

【0047】

なお、図２１に示すように、ＳｉＣエピタキシャル成長層１３においては、ＳｉＣ多結晶成長層１６に接するＳｉＣエピタキシャル成長層１３のＣ面に向けて、高濃度ドープ層１３ａを形成してもよい。高濃度ドープ層１３ａにより、ＳｉＣエピタキシャル成長層１３中に広がる空乏層の広がりを抑制し、かつＳｉＣエピタキシャル成長層１３のＣ面に形成されるＳｉＣ多結晶成長層１６とのオーミックコンタクトを容易に形成することができる。

【0048】

高濃度ドープ層１３ａは、例えば高ドーズ量のイオン注入技術を用いて形成可能である。高濃度ドープ層１３ａは、例えばｎ型半導体の場合、ハイドーズ量でリン（Ｐ）のイオン注入で形成される。Ｐイオン注入で形成する場合には、ＳｉＣエピタキシャル成長層１３のＰイオン注入されたＣ面の結晶性への影響は存在するが、デバイス面となるＳｉ面は、既に形成されており、Ｓｉ面の結晶性は温存される。

【0049】

高濃度ドープ層１３ａは、図７に示された、ＳｉＣエピタキシャル成長層（ＳｉＣ－ｅｐｉ）１３の形成時に、初期段階で高濃度窒素（Ｎ）ドープのエピタキシャル成長層を形成することで、形成してもよい。高濃度窒素（Ｎ）ドープのエピタキシャル成長層では、格子定数の不整合により結晶性への影響は存在するが、エピタキシャル成長の初期段階でオートドーピングにより形成されるため、工程は容易である。

【0050】

（半導体基板）
第１の実施の形態に係る半導体基板は、図８に示したように、ＳｉＣ単結晶基板（ＳｉＣＳＢ）１１、ＳｉＣ単結晶基板１１のＳｉ面上に配置されたグラフェン層（ＧＲ）１２、グラフェン層１２を介してＳｉＣ単結晶基板１１の上方に配置されたＳｉＣエピタキシャル成長層（ＳｉＣ－ｅｐｉ）１３、ＳｉＣエピタキシャル成長層１３のＳｉ面上に配置されたストレス層１４を備える。ストレス層１４は、グラフェン層１２とＳｉＣエピタキシャル成長層１３との間に応力を発生させて、グラフェン層１２とＳｉＣエピタキシャル成長層１３との剥離を容易にさせるものである。

【0051】

ストレス層１４は、炭素膜又は窒化珪素膜で構成される。炭素膜は、多結晶ダイヤモンド膜又はダイヤモンドライクカーボン膜で構成される。ストレス層１４は、内部応力により発生する応力がグラフェン層１２とＳｉＣエピタキシャル成長層１３との密着エネルギーとに近似するように調節している。また、ストレス層が発生する応力は、ＳｉＣ単結晶基板１１、グラフェン層１２、ＳｉＣエピタキシャル成長層１３、ストレス層１４、さらに後述する接着層１５及び仮基板１９という積層構造にも依存する。ストレス層１４を多結晶ダイヤモンド膜若しくはダイヤモンドカーボン膜からなる炭素膜又は窒化珪素膜など特定の材料で構成し、膜厚、成膜温度などの成膜条件を調整して形成することにより、ストレス層１４における内部応力を適切に設定している。このことによって、グラフェン層１２とＳｉＣエピタキシャル成長層１３との剥離を容易にしている。

【0052】

第１の実施の形態に係る半導体基板は、図１１に示したように、ストレス層１４上に配置された仮基板として黒鉛基板１９をさらに備えていてもよい。黒鉛基板１９は、ＳｉＣ単結晶基板１１よりも外形サイズが一回り大きいものである。黒鉛基板１９は、ストレス層１４にカーボン接着剤による接着層１５を介して接続される。カーボン接着剤は、フェノール樹脂を含み、接着剤自体が炭素化することで高温でも結合力を維持することができるような接着剤である。

【0053】

黒鉛基板１９は、表面にガラス状カーボン被膜を有していてもよい。ガラス状カーボン被膜はカーボン接着剤との接着力が強いため、ＳｉＣエピタキシャル成長層１３をグラフェン層１２及びＳｉＣ単結晶基板１１からの剥離を容易にすることができる。第１の実施の形態に係る半導体基板は、図１３に示すように、図１２Ａに示された半導体基板を黒鉛基板１９ＧＳの両面に配置された構成を備えていてもよい。

【0054】

実施の第１の形態の半導体基板は、図１４に示したように、ＳｉＣエピタキシャル成長層１３１、１３２のＣ面上にＳｉＣ多結晶成長層１６が形成されたものであってもよい。ＳｉＣエピタキシャル成長層１３１、１３２は、ＳｉＣ多結晶成長層１６に転写される。また、図１９に示したように、ＳｉＣエピタキシャル成長層１３において、ＳｉＣ多結晶成長層１６に接するＳｉＣエピタキシャル成長層１３のＣ面に向けて、高濃度ドープ層１３ａが形成されていてもよい。図６に示したように、グラフェン層１２は積層構造を有してもよいし、バッファ層としての０層、又は単層構造であってもよい。

【0055】

（半導体素子）
第１の実施の形態に係る半導体基板の製造方法によって作製したＳｉＣ複合基板１０又は第１の実施の形態に係る半導体基板から作製したＳｉＣ複合基板１０は、例えば、各種ＳｉＣ系半導体素子の製造に利用することができる。以下では、それらの一例として、ＳｉＣ－ＳＢＤ、ＳｉＣトレンチゲート（Ｔ：Trench）型ＴＭＯＳＦＥＴ、及びＳｉＣプレーナゲート型ＭＯＳＦＥＴの例を説明する。

【0056】

（ＳｉＣ－ＳＢＤ）
ＳｉＣ複合基板を用いて作製した半導体装置として、ＳｉＣ－ＳＢＤ２１は、図２２に示すように、ＳｉＣ多結晶成長層（ＳｉＣ－ｐｏｌｙＣＶＤ）１６とＳｉＣエピタキシャル成長層（ＳｉＣ－ｅｐｉ）１３とからなるＳｉＣ複合基板１０を備える。なお、ＳｉＣ多結晶成長層１６とＳｉＣエピタキシャル成長層１３との間に、高濃度ドープ層１３ａを介在させてもよい。ここで、高濃度ドープ層１３ａにより、ＳｉＣエピタキシャル成長層１３中に広がる空乏層の広がりを抑制し、かつＳｉＣエピタキシャル成長層１３のＣ面に形成されるＳｉＣ多結晶成長層１６とのオーミックコンタクトを容易に形成することができる。ＳｉＣエピタキシャル成長層１３はドリフト層、高濃度ドープ層１３ａはバッファ層、ＳｉＣ多結晶成長層１６はサブストレート層となる。

【0057】

ＳｉＣ多結晶成長層１６は、ｎ⁺型（不純物密度が、例えば、約１×１０¹⁸ｃｍ^-3～約１×１０²¹ｃｍ^-3）にドーピングされ、ＳｉＣエピタキシャル成長層１３は、ｎ^-型（不純物密度が、例えば、約５×１０¹⁴ｃｍ^-3～約５×１０¹⁶ｃｍ^-3）にドーピングされている。高濃度ドープ層１３ａは、ＳｉＣエピタキシャル成長層１３よりも高濃度にドーピングされている。

【0058】

また、ＳｉＣエピタキシャル成長層１３は、４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、又は２Ｈ－ＳｉＣのいずれかの結晶構造を備えていてもよい。

【0059】

ｎ型ドーピング不純物としては、例えば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）等を適用可能である。

【0060】

ｐ型ドーピング不純物としては、例えば、Ｂ（ボロン）、Ａｌ（アルミニウム）等を適用可能である。

【0061】

ＳｉＣ多結晶成長層１６の裏面（（０００－１）Ｃ面）は、その全域を覆うようにカソード電極２１を備え、カソード電極２１はカソード端子Ｋに接続される。

【0062】

また、ＳｉＣエピタキシャル成長層１３の表面１３ｂ（例えば、（０００１）Ｓｉ面）は、ＳｉＣエピタキシャル成長層１３の一部を活性領域２２として露出させるコンタクトホール２３を備え、活性領域２２を取り囲むフィールド領域２４には、フィールド絶縁膜２５が形成されている。

【0063】

フィールド絶縁膜２５は、ＳｉＯ₂（酸化シリコン）からなるが、窒化シリコン（ＳｉＮ）等、他の絶縁物からなっていてもよい。このフィールド絶縁膜２５上には、アノード電極２６が形成され、アノード電極２６はアノード端子Ａに接続される。

【0064】

ＳｉＣエピタキシャル成長層１３の表面１３ｂ近傍（表層部）には、アノード電極２６に接するようにｐ型のＪＴＥ（Junction Termination Extension）構造２７が形成されている。ＪＴＥ構造２７は、フィールド絶縁膜２５のコンタクトホール２３の内外に跨るように、コンタクトホール２３の輪郭に沿って形成されている。

【0065】

（ＳｉＣ－ＴＭＯＳＦＥＴ）
第１の実施の形態に係るＳｉＣ複合基板１０を用いて作製した半導体装置として、トレンチゲート型ＴＭＯＳＦＥＴ３０は、図２３に示すように、ＳｉＣ多結晶成長層１６とＳｉＣエピタキシャル成長層１３とからなるＳｉＣ複合基板１０を備える。なお、ＳｉＣ多結晶成長層１６ＳｉＣエピタキシャル成長層１３との間に、高濃度ドープ層１３ａを介在させてもよい。ここで、高濃度ドープ層１３ａにより、ＳｉＣエピタキシャル成長層１３中に広がる空乏層の広がりを抑制し、かつＳｉＣエピタキシャル成長層１３のＣ面に形成されるＳｉＣ多結晶成長層１６とのオーミックコンタクトを容易に形成することができる。ＳｉＣエピタキシャル成長層１３はドリフト層、高濃度ドープ層１３ａはバッファ層、ＳｉＣ多結晶成長層１６はサブストレート層となる。

【0066】

【0067】

また、ＳｉＣエピタキシャル成長層１３は、４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、又は２Ｈ－ＳｉＣのいずれかの結晶構造を備えていてもよい。

【0068】

ｎ型ドーピング不純物としては、例えば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）等を適用可能である。

【0069】

ｐ型ドーピング不純物としては、例えば、Ｂ（ボロン）、Ａｌ（アルミニウム）等を適用可能である。

【0070】

ＳｉＣ多結晶成長層１６の裏面（（０００－１）Ｃ面）は、その全域を覆うようにドレイン電極３１を備え、ドレイン電極３１はドレイン端子Ｄに接続される。

【0071】

ＳｉＣエピタキシャル成長層１３の表面１３ｂ（（０００１）Ｓｉ面）近傍（表層部）には、ｐ型（不純物密度が、例えば、約１×１０¹⁶ｃｍ^-3～約１×１０¹⁹ｃｍ^-3）のボディ領域３２が形成されている。ＳｉＣエピタキシャル成長層１３において、ボディ領域３２に対してＳｉＣ多結晶成長層１６側の部分は、ＳｉＣエピタキシャル成長層１３のままの状態が維持された、ｎ^-型のドレイン領域３３（１３）である。

【0072】

ＳｉＣエピタキシャル成長層１３には、ゲートトレンチ３４が形成されている。ゲートトレンチ３４は、ＳｉＣエピタキシャル成長層１３の表面１３ｂからボディ領域３２を貫通し、その最深部がドレイン領域３３（１３）に達している。

【0073】

ゲートトレンチ３４の内面及びＳｉＣエピタキシャル成長層１３の表面１３ｂには、ゲートトレンチ３４の内面全域を覆うようにゲート絶縁膜３５が形成されている。そして、ゲート絶縁膜３５内側を、たとえばポリシリコンで充填することによって、ゲートトレンチ３４内にゲート電極３６が埋設されている。ゲート電極３６には、ゲート端子Ｇが接続されている。

【0074】

ボディ領域３２の表層部には、ゲートトレンチ３４の側面の一部を形成するｎ⁺型のソース領域３７が形成されている。

【0075】

また、ＳｉＣエピタキシャル成長層１３には、その表面１３ｂからソース領域３７を貫通し、ボディ領域３２に接続されるｐ⁺型（不純物密度が、例えば、約１×１０¹⁸ｃｍ^-3～約１×１０²¹ｃｍ^-3）のボディコンタクト領域３８が形成されている。

【0076】

ＳｉＣエピタキシャル成長層１３には、ＳｉＯ₂からなる層間絶縁膜４１が形成されている。層間絶縁膜４１に形成されたコンタクトホール４２を介して、ソース電極４３がソース領域３７及びボディコンタクト領域３８に接続されている。ソース電極４３には、ソース端子Ｓが接続されている。

【0077】

ソース電極４３とドレイン電極３１との間（ソース－ドレイン間）に所定の電位差を発生させた状態で、ゲート電極３６に所定の電圧（ゲート閾値電圧以上の電圧）を印加することにより、ゲート電極３６からの電界によりボディ領域３２におけるゲート絶縁膜３５との界面近傍にチャネルを形成することができる。これにより、ソース電極４３とドレイン電極３１との間に電流を流すことができ、ＳｉＣ－ＴＭＯＳＦＥＴ３１をオン状態にさせることができる。

【0078】

（ＳｉＣプレーナゲート型ＭＯＳＦＥＴ）
ＳｉＣ複合基板１０を用いて作製した半導体装置として、プレーナゲート型ＭＯＳＦＥＴ５０は、図２４に示すように、ＳｉＣ多結晶成長層１６とＳｉＣエピタキシャル成長層１３とからなるＳｉＣ複合基板１０を備える。なお、ＳｉＣ多結晶成長層１６とＳｉＣエピタキシャル成長層１３との間に、高濃度ドープ層１３ａを介在させてもよい。ここで、高濃度ドープ層１３ａにより、ＳｉＣエピタキシャル成長層１３中に広がる空乏層の広がりを抑制し、かつＳｉＣエピタキシャル成長層１３のＣ面に形成されるＳｉＣ多結晶成長層１６とのオーミックコンタクトを容易に形成することができる。ＳｉＣエピタキシャル成長層１３はドリフト層、高濃度ドープ層１３ａはバッファ層、ＳｉＣ多結晶成長層１６はサブストレート層となる。

【0079】

ＳｉＣ多結晶成長層１６は、ｎ⁺型（不純物密度が、例えば、約１×１０¹⁸ｃｍ^-3～約１×１０²¹ｃｍ^-3）にドーピングされ、ＳｉＣエピタキシャル成長層１３は、ｎ^-型（不純物密度が、例えば、約５×１０¹⁴ｃｍ^-3～約５×１０¹⁶ｃｍ^-3）にドーピングされている。

【0080】

また、ＳｉＣエピタキシャル成長層１３は、４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、又は２Ｈ－ＳｉＣのいずれかの結晶構造を備えていてもよい。

【0081】

ｎ型ドーピング不純物としては、例えば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）等を適用可能である。

【0082】

ｐ型ドーピング不純物としては、例えば、Ｂ（ボロン）、Ａｌ（アルミニウム）等を適用可能である。

【0083】

ＳｉＣ複合基板１０の裏面（（０００－１）Ｃ面）には、全域を覆うようにドレイン電極５１が形成され、ドレイン電極５１には、ドレイン端子Ｄが接続されている。

【0084】

ＳｉＣエピタキシャル成長層１３の表面１３ｂ（（０００１）Ｓｉ面）近傍（表層部）には、ｐ型（不純物密度が、例えば、約１×１０¹⁶ｃｍ^-3～約１×１０¹⁹ｃｍ^-3）のボディ領域５２がウェル状に形成されている。ＳｉＣエピタキシャル成長層１３において、ボディ領域５２に対してＳｉＣ複合基板１０側の部分は、エピタキシャル成長後のままの状態が維持された、ｎ^-型のドレイン領域５３（１３）である。

【0085】

ボディ領域５２の表層部には、ｎ⁺型のソース領域５４がボディ領域５２の周縁と間隔を空けて形成されている。

【0086】

ソース領域５４の内側には、ｐ⁺型（不純物密度が、例えば、約１×１０¹⁸ｃｍ^-3～約１×１０²¹ｃｍ^-3）のボディコンタクト領域５５が形成されている。ボディコンタクト領域５５は、ソース領域５４を深さ方向に貫通し、ボディ領域５２に接続されている。

【0087】

ＳｉＣエピタキシャル成長層１３の表面１３ｂには、ゲート絶縁膜５６が形成されている。ゲート絶縁膜５６は、ボディ領域５２におけるソース領域５４を取り囲む部分（ボディ領域５２の周縁部）及びソース領域５４の外周縁を覆っている。

【0088】

ゲート絶縁膜５６上には、たとえばポリシリコンからなるゲート電極５７が形成されている。ゲート電極５７は、ゲート絶縁膜５６を挟んでボディ領域５２の周縁部に対向している。ゲート電極５７には、ゲート端子Ｇが接続される。

【0089】

ＳｉＣエピタキシャル成長層１３上には、ＳｉＯ₂からなる層間絶縁膜５８が形成されている。層間絶縁膜５８に形成されたコンタクトホール６１を介して、ソース電極６２がソース領域５４及びボディコンタクト領域５５に接続されている。ソース電極６２には、ソース端子Ｓが接続されている。

【0090】

ソース電極６２とドレイン電極５１との間（ソース－ドレイン間）に所定の電位差を発生させた状態で、ゲート電極５７に所定の電圧（ゲート閾値電圧以上の電圧）を印加することにより、ゲート電極５７からの電界によりボディ領域５２におけるゲート絶縁膜５６との界面近傍にチャネルを形成することができる。これにより、ソース電極６２とドレイン電極５１との間に電流を流すことができ、プレーナゲート型ＭＯＳＦＥＴ５０をオン状態にさせることができる。

【0091】

以上説明したように、第１の実施の形態によれば、ＣＶＤによるＳｉＣ多結晶成長層１６を形成する前に、ＳｉＣ単結晶基板１１を分離し、高耐熱の黒鉛基板１９による仮基板に替えることにより、ＳｉＣ単結晶基板１１への多結晶ＳｉＣの不要な付着を防止し、ＳｉＣ単結晶基板１１の再利用性を最大限まで高めることができ、さらなる低コスト化が可能になる。

【0092】

第１の実施の形態によれば、ストレス層１４を炭素系膜（多結晶ダイヤモンド膜若しくはダイヤモンドライクカーボン膜）又は窒化珪素膜によって形成することにより、膜内部応力及び熱応力を利用し、グラフェン層１２からＳｉＣエピタキシャル成長層１３を剥がしやすい状態にするようにした。また、これにより金属ストレッサー膜を使用時に問題になる金属汚染が回避できる。炭素系膜又は窒化珪素膜形成は、下地との密着性が良く、高耐熱性に優れ、大きな応力を得られる特長がある。

【0093】

第１の実施の形態によれば、黒鉛基板１９をＳｉＣ単結晶基板１１より一回り大きなサイズとすることにより、バッチ式縦型管状炉などのエピタキシャル成長装置を用いて、片面または両面エピタキシャル成長が可能になり、無理に成長速度を上げることなく、高スループットかつ低コスト生産が実現できる。また、黒鉛基板１９及び炭化した接着層１５は、酸化炉等で焼成するだけで安価に除去することができる。

【0094】

第１の実施の形態によれば、ＳｉＣ単結晶基板上に形成したグラフェンを介してＳｉＣの遠隔エピタキシャル成長を行い、その上に直接ＣＶＤ法により、ＳｉＣ多結晶成長層を形成するため、基板接合が不要となり、基板接合に起因する欠陥を無くすことができる。また、グラフェンを介してエピタキシャル成長層を形成するためＳｉＣ単結晶基板とエピタキシャル成長層との分離が容易となり、プロセス工程が簡易となり、また、イオン注入剥離法になどの高価なプロセスも不要になる。

【0095】

第１の実施の形態によれば、ＳｉＣ単結晶基板が除去された後、高耐熱のハンドル基板ごと高温ＬＰ－ＣＶＤ装置に入れて、エピタキシャル成長層上に直接ＳｉＣ多結晶成長層を成長させるようにしたことにより、膜厚数μｍのエピタキシャル成長層をハンドル基板から支持基板に輸送する工程及び、支持基板と接合する工程が無くなり、薄膜輸送と接合に起因するしわ、結晶転移、ボイドなどの不良を回避できる。

【0096】

第１の実施の形態によれば、ＳｉＣ単結晶基板１１上に形成したグラフェン層は転写せず、そのままその上にエピタキシャル成長を行うようにしている。これにより、グラフェンの転写に起因するしわ、クラックなどの不良を回避できる。

【0097】

第１の実施の形態によれば、ＳｉＣ単結晶基板１１をベースに用いるため、結晶性の低下の少ない六方晶ＳｉＣが得られる。また、研磨又はエッチングによる除去が困難で高価なＳｉＣ単結晶基板１１であるが、グラフェン層１２を介した遠隔エピタキシャル成長を用いることにより、得られた高性能な単結晶であるＳｉＣエピタキシャル成長層１３の分離が容易であり、研磨又はエッチングによる除去が不要となる。高価なＳｉＣ単結晶基板１１を分離後に再利用できるためコスト的にも大きなメリットが得られる。

【0098】

以上、第１の実施の形態を説明したが、他の形態で実施することもできる。例えば、図示は省略するが、ＳｉＣ複合基板１０を用いてＭＯＳキャパシタを製造することもできる。ＭＯＳキャパシタでは、歩留まり及び信頼性を向上させることができる。

【0099】

また、図示は省略するが、ＳｉＣ複合基板１０を用いてバイポーラトランジスタを製造することもできる。その他、第１の実施の形態に係るＳｉＣ複合基板１０は、ＳｉＣ－ｐｎダイオード、ＳｉＣＩＧＢＴ、ＳｉＣ相補型ＭＯＳＦＥＴ等の製造に用いることもできる。ＳｉＣ複合基板１は、例えばＬＥＤ（light emitting diode）、半導体光増幅器（Semiconductor Optical Amplifier:ＳＯＡ）のような他の種類のデバイスにも適用することができる。

【0100】

ＳｉＣエピタキシャル成長層１３は、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、及びＩＩ－ＶＩ族化合物半導体の群から選ばれる少なくとも１種類もしくは複数種類を備えていてもよい。

【0101】

また、ＳｉＣ複合基板１０及びＳｉＣエピタキシャル成長層１３は、４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、又は２Ｈ－ＳｉＣのいずれかの材料で構成されていてもよい。

【0102】

また、ＳｉＣ単結晶基板１１及びＳｉＣエピタキシャル成長層１３は、ＳｉＣ以外の他の材料系としては、ＧａＮ、ＢＮ、ＡｌＮ、Ａｌ₂Ｏ₃、Ｇａ₂Ｏ₃、ダイヤモンド、カーボン、及びグラファイトの群から選ばれる少なくとも１種類を備えていてもよい。

【0103】

ＳｉＣ複合基板１０を備える半導体装置は、ＳｉＣ系以外では、ＧａＮ系、ＡｌＮ系、酸化ガリウム系のＩＧＢＴ、ダイオード、ＭＯＳＦＥＴ、サイリスタのいずれかを備えていてもよい。

【0104】

ＳｉＣ複合基板１０を備える半導体装置は、ワンインワンモジュール、ツーインワンモジュール、フォーインワンモジュール、シックスインワンモジュール、セブンインワンモジュール、エイトインワンモジュール、トゥエルブインワンモジュール、又はフォーティーンインワンモジュールのいずれかの構成を備えていてもよい。

【0105】

ＳｉＣ複合基板１０によれば、基板材料としては、高コストなＳｉＣ単結晶基板１１の代わりに例えば、低コストなＳｉＣ多結晶成長層１６も利用可能である。

【0106】

（第２の実施の形態）
次に、第２の実施の形態について説明する。第２の実施の形態は、種結晶となるＳｉＣ単結晶基板の表面にグラフェン層を介してＳｉＣエピタキシャル成長層を形成することにより、グラフェン層を介して転写したＳｉＣエピタキシャル成長層の剥離を可能にするリモートエピタキシャル法を使用する。

【0107】

（半導体基板の製造方法）
図２５は種基板となるＳｉＣ単結晶基板（ＳｉＣＳＢ）１１の断面図である。第２の実施の形態では、ＳｉＣ単結晶基板１１は４Ｈ－ＳｉＣ基板を例にとって説明するが、六方晶系（４Ｈ、６Ｈ）、立方晶系（３Ｃ）のいずれであってもよい。ＳｉＣ単結晶基板１１の厚さは、例えば約３００μｍ～６００μｍ程度であってもよい。なお、図２５において、［Ｃ］はＳｉＣのＣ面であることを示し、［Ｓ］はＳｉＣのＳｉ面であることを示す。以下の図でも同様である。

【0108】

図２６Ａ及び図２６Ｂは、ＳｉＣ単結晶基板１１として適用可能なＳｉＣウェハ１１０の結晶面を説明する図である。図２６Ａの平面図には１次オリフラ（orientation flat）１１１及び２次オリフラ１１２が形成されたＳｉＣウェハ１１０のＳｉ面１１３が示されている。図２６Ｂの［－１１００］の方位から見た側面図では、上面に［０００１］の方位のＳｉ面１１３が形成され、下面に［０００－１］の方位のＣ面１１４が形成されている。

【0109】

４Ｈ－ＳｉＣ結晶のユニットセルの模式的俯瞰構成は、図２７Ａに示すように表され、４Ｈ－ＳｉＣ結晶の２層部分の模式的構成は、図２７Ｂに示すように表され、４Ｈ－ＳｉＣ結晶の４層部分の模式的構成は、図２７Ｃに示すように表される。また、図２７Ａに示す４Ｈ－ＳｉＣの結晶構造のユニットセルを（０００１）面の真上から見た模式的構成は、図２８に示すように表される。

【0110】

図２７Ａ～図２７Ｃに示したように、４Ｈ－ＳｉＣの結晶構造は、六方晶系で近似することができ、１つのＳｉ原子に対して４つのＣ原子が結合している。４つのＣ原子は、Ｓｉ原子を中央に配置した正四面体の４つの頂点に位置している。これらの４つのＣ原子は、１つのＳｉ原子がＣ原子に対して［０００１］軸方向に位置し、他の３つのＣ原子がＳｉ原子に対して［０００－１］軸側に位置している。図２７Ａにおいて、オフ角θは例えば、約４度以下である。

【0111】

【0112】

図２８に示したように、ａ１軸とａ２軸との間の頂点を通る方向が［１１－２０］軸であり、ａ２軸とａ３軸との間の頂点を通る方向が［－２１１０］軸であり、ａ３軸とａ１軸との間の頂点を通る方向が［１－２１０］軸である。六角柱の各頂点を通る上記６本の軸の各間において、その両側の各軸に対して３０°の角度で傾斜していて、六角柱の各側面の法線となる軸がそれぞれ、ａ１軸と［１１－２０］軸との間から時計回りに順に、［１０－１０］軸、［１－１００］軸、［０－１１０］軸、［－１０１０］軸、［－１１００］軸及び［０１－１０］軸である。これらの軸を法線とする各面（六角柱の側面）は、（０００１）面及び（０００－１）面に対して直角な結晶面である。

【0113】

次に、図２９に示すように、ＳｉＣ単結晶基板１１の（０００１）Ｓｉ面に数分子層までの第１グラフェン層（ＧＲ）１２を形成する。第１グラフェン層１２は、ＳｉＣ単結晶基板１１を例えば、大気圧アルゴンガス雰囲気中において約１７００℃程度でアニール処理することでＳｉＣ単結晶基板１１のＳｉ面上に熱分解により形成可能である。また、第１グラフェン層１２は、ＳｉＣ単結晶基板１１上にＣＶＤで積層して形成してもよい。

【0114】

第１グラフェン層１２は、図３０に示すように表される。第１グラフェン層１２は、グラファイトシート１２１・１２２・１２３・…・１２ｎの積層構造を備える。ｎ層からなる各面のグラファイトシート１２１・１２２・１２３・…・１２ｎは、１つの積層結晶構造の中に多数の六方晶系の炭素（Ｃ）の共有結合を有し、各面のグラファイトシート１２１・１２２・１２３・…・１２ｎ間がファンデルワールス力によって結合される。第１グラフェン層１２は、バッファ層としての０層、又は単層構造であってもよい。

【0115】

図３１に示すように、第１グラフェン層１２上にＳｉＣエピタキシャル成長層（ＳｉＣ－ｅｐｉ）１３を形成する。ＳｉＣエピタキシャル成長層１３は、ＳｉＣ単結晶基板１１のＳｉ面に形成した第１グラフェン層１２上に遠隔エピタキシャル成長法により形成される。ＳｉＣエピタキシャル成長層１３は、単結晶ＳｉＣ薄膜である。ＳｉＣエピタキシャル成長層１３の第１グラフェン層１２と接する面はＣ面となり、ＳｉＣエピタキシャル成長層１３の表面はＳｉ面となる。

【0116】

図３２に示すように、ＳｉＣエピタキシャル成長層１３上にストレス層１４を形成する。ストレス層１４は、ニッケル（Ｎｉ）薄膜で構成される。ニッケル薄膜は、蒸着で形成してもよいし、めっきで形成してもよい。ストレス層１４は、層内の内部応力などによって第１グラフェン層１２とＳｉＣエピタキシャル成長層１３との間に応力を発生させて、第１グラフェン層１２とＳｉＣエピタキシャル成長層１３との剥離を容易にさせるものである。

【0117】

ストレス層１４が応力を発生するメカニズムについて図３３Ａ～図３３Ｃを参照して説明する。図３３Ａ～図３３Ｃに示す例では、ストレス層の内部応力Ｔ０は引張応力であり、内部応力Ｔ０の大きさは図３３Ａ、図３３Ｂ、図３３Ｃと進むにしたがい次第に増加している。内部応力Ｔ０の増加に応じて、図３３Ａではストレス層１４とＳｉＣエピタキシャル成長層１３との界面における剥離、図３３ＢではＳｉＣエピタキシャル成長層１３と第１グラフェン層１２との界面における剥離、３ＣではＳｉＣ単結晶基板１１内における破砕と進んでいる。ストレス層の内部応力Ｔ０を適切に調整することにより、図３３ＢのようにＳｉＣエピタキシャル成長層１３と第１グラフェン層１２との界面における剥離を可能にすることができる。

【0118】

次に、図３４に示すように、ストレス層１４上に接着層１５を形成し、ＳｉＣ単結晶基板１１よりも一回り外形サイズの大きな仮基板の黒鉛基板１９の片面もしくは両面に、接着層１５の塗布面を重ねて貼付けて第１の複合体（１１（ＳｉＣＳＢ）、１２（ＧＲ）、１３（ＳｉＣ－ｅｐｉ）、１４、１５、１９）を形成する。接着層１５には、例えば、カーボン接着剤を用いてもよい。カーボン接着剤は、フェノール樹脂を含み、接着剤自体が炭素化することで高温でも結合力を維持することができるような接着剤である。黒鉛基板１９は、円板状又は矩形板状であってもよい、一回り外形サイズの大きな黒鉛基板１９としては、ＳｉＣ単結晶基板１１よりも１ｍｍ以上大きな外形サイズであればよく、例えば直径約１０ｃｍのＳｉＣ単結晶基板１１であれば、約１０ｍｍ程度大きな外形サイズの直径約１１ｃｍの黒鉛基板１９を用いてもよい。例えば直径約１５ｃｍのＳｉＣ単結晶基板１１であれば、外形サイズの直径約１６ｃｍの黒鉛基板１９を用いてもよい。

【0119】

そして、熱アニール炉などで第１の複合体を不活性ガス雰囲気中で加熱して接着層１５を炭化させる。このとき、接着層１５のカーボン接着剤の分解時に発生するガスが緩やかに離脱できるような温度勾配で徐々に加熱することにより、接着層１５が炭化するときに接着面が剥離しないようにする。黒鉛基板１９は、表面にガラス状カーボン被膜を有していてもよい。ガラス状カーボン被膜は接着層１５のカーボン接着剤との接着力が強いため、ＳｉＣエピタキシャル成長層１３を第１グラフェン層１２及びＳｉＣ単結晶基板１１からの剥離を容易にすることができ、歩留まりの向上を図ることができる。なお、図３４においては、黒鉛基板１９の片面に接着層１５を貼り付けて第１の複合体を形成する例を示しているが、黒鉛基板１９の両面に接着層１５を貼り付けて第１の複合体を形成してもよい。

【0120】

図３５に示すように、図３４の第１の複合体を炭化させた後、第１の複合体の片面または両面において、粘着性のある剥離用テープ、デボンダー装置などを用いて、ＳｉＣエピタキシャル成長層１３を第１グラフェン層１２界面から物理的に剥離して分離する。図３５Ａは図３４に示した第１の複合体からＳｉＣエピタキシャル成長層１３側に剥離した構造の断面図であり、図３５Ｂは第１グラフェン層１２側に剥離した構造の断面図である。図３５Ａに示したＳｉＣエピタキシャル成長層１３側の剥離した構造は、第２の複合体（１３（ＳｉＣ－ｅｐｉ）、１４、１５、１９）を形成する。第１グラフェン層１２はファンデルワールス力で結合され、しかもストレス層１４により発生する応力は第１グラフェン層１２とＳｉＣエピタキシャル成長層１３との剥離を容易にするような大きさに調整されているため、せん断方向に力を加えることにより第１グラフェン層１２とＳｉＣエピタキシャル成長層１３との界面における剥離を容易に発生させることができる。

【0121】

図３５Ｂに示した第１グラフェン層１２側に剥離した構造において、ＳｉＣ単結晶基板１１上の第１グラフェン層１２をエッチングまたは研磨により除去する。第１グラフェン層１２のエッチング工程では、例えば酸素プラズマによるプラズマアッシャーを適用可能である。酸素プラズマにより第１グラフェン層１２がエッチングされたＳｉＣ単結晶基板１１のＳｉ面は、表面が酸化されるため、フッ化水素（ＨＦ）によるウェットエッチングを実施する。また、第１グラフェン層１２の研磨工程では、例えば化学的機械的研磨法（ＣＭＰ：Chemical Mechanical Polishing）により第１グラフェン層１２の除去を実施する。ここで、ＳｉＣ単結晶基板１１のＳｉ面は、上記のウェットエッチング工程による、表面の平均粗さＲaは、例えば、約１ｎｍ以下である。この結果、ＳｉＣ単結晶基板１１は再利用可能となる。

【0122】

図３６は、黒鉛基板１９の両面に図３５Ａの剥離構造を貼り付け、両面にＳｉＣエピタキシャル成長層１３１、１３２を有する例を示す。この場合には、第２の複合体（１３１（ＳｉＣ－ｅｐｉ）、１４１、１５１、１９、１５２、１４２、１３２（ＳｉＣ－ｅｐｉ））を熱アニール炉内で加熱して、接着層１５１、１５２を炭化する。

【0123】

図３７に示すように、第２の複合体の片面または両面に設けられたＳｉＣエピタキシャル成長層１３１、１３２の（０００－１)Ｃ面上に、第１ＳｉＣ多結晶成長層１６を形成する。第１ＳｉＣ多結晶成長層１６は、ＣＶＤ技術により形成可能である。ＣＶＤ炉内に第２の複合体を設置後に真空引きを行い、１４００℃～１５００℃程度まで加熱したら、材料ガスとして、例えばＳｉＣｌ_４（四塩化珪素）ガスと、ＣＨ_４（メタン）ガスと、Ｈ_２（水素）ガスを同時に流して圧力を調整して第１ＳｉＣ多結晶成長層１６を堆積させる。第１ＳｉＣ多結晶成長層１６は、３Ｃ（立方晶）構造を有する。ＳｉＣ単結晶基板１１よりも一回りサイズの大きい仮基板（黒鉛基板１９）は、バッチ式縦型ＣＶＤ炉のウェハボート溝に挿入して整列した際に、ウェハボート支柱跡を基板有効エリア外にするメリットがある。

【0124】

第１ＳｉＣ多結晶成長層１６の厚さは、薄化したいＳｉＣ複合基板の厚みに設定する。例えば、薄化後のウェハ全体の板厚を１００μｍにする場合は、例えば、ＳｉＣエピタキシャル成長層１３の膜厚が１０μｍの場合なら、第１多結晶ＳｉＣバルク層の体積膜厚を９０μｍとする。

【0125】

図３８に示すように、第１ＳｉＣ多結晶成長層１６が形成された第２の複合体のＳｉＣエピタキシャル成長層１３１、１３２の（０００－１)Ｃ面上に、数分子層までの第２グラフェン層（ＧＲ）１７を形成する。第２グラフェン層１７は、ＣＶＤで積層して形成してもよいし、熱分解法により形成してもよい。熱分解法による場合には、熱アニール炉内に第１ＳｉＣ多結晶成長層１６を堆積した第２の複合体を設置し、例えば、１×１０^－５パスカル程度まで高真空引きを行って大気成分を十分に除去した後に、６Ｎ程度の高純度アルゴンガスを導入し、５×１０^－５パスカルから１×１０^＋５パスカルまでの間で圧力を調整し、その後１２５０℃～１７５０℃の範囲まで加熱し、第１ＳｉＣ多結晶成長層１６の表面に第２グラフェン層１７を形成する。第２グラフェン層１７は、図３０に示した第１グラフェン層１２と同様に、グラファイトシートの積層構造を備え、各面のグラファイトシートの間がファンデルワールス力によって結合される。第２グラフェン層１７は、バッファ層としての０層、又は単層構造であってもよい。

【0126】

図３９に示すように、第１ＳｉＣ多結晶成長層１６及び第２グラフェン層１７が積層された第２の複合体のＳｉＣエピタキシャル成長層１３１、１３２の（０００－１)Ｃ面上に、第２ＳｉＣ多結晶成長層１８をさらに形成する。第２ＳｉＣ多結晶成長層１８も、第１ＳｉＣ多結晶成長層１６と同様に、ＣＶＤ技術により形成可能である。ＣＶＤ技術による場合、ＣＶＤ炉内に第１ＳｉＣ多結晶成長層１６及び第２グラフェン層１７が積層された第２の複合体を設置後に十分な真空引きを行い、１４００℃～１５００℃程度まで加熱したら、材料ガスとして、例えばＳｉＣｌ_４（四塩化珪素）ガスと、ＣＨ_４（メタン）ガスと、Ｈ_２（水素）ガスを同時に流して圧力を調整して第２ＳｉＣ多結晶成長層１８の堆積を行う。この際、堆積する膜厚は、ＳｉＣ複合基板１０の最終形態の厚みに応じて設定する。例えば、ＳｉＣ複合基板１０全体の板厚を３５０μｍにする場合は、例えば、ＳｉＣエピタキシャル成長層１３の膜厚が１０μｍ、第１ＳｉＣ多結晶成長層１６の堆積膜厚が９０μｍであれば、第２ＳｉＣ多結晶成長層１８の堆積膜厚は２５０μｍに設定すればよい。

【0127】

第２の複合体に第１ＳｉＣ多結晶成長層１６、第２グラフェン層１７及び第２ＳｉＣ多結晶成長層１８が堆積することで、第３の複合体（１８（２ｎｄＳｉＣ－ｐｏｌｙＣＶＤ）、１７、１６（１ｓｔＳｉＣ－ｐｏｌｙＣＶＤ）、１３１（ＳｉＣ－ｅｐｉ）、１４１、１５１、１９、１５２、１４２、１３２（ＳｉＣ－ｅｐｉ）、１６（１ｓｔＳｉＣ－ｐｏｌｙＣＶＤ）、１７、１８（２ｎｄＳｉＣ－ｐｏｌｙＣＶＤ））が形成される。

【0128】

図４０に示すように、第３の複合体の外周から突出した第２ＳｉＣ多結晶成長層１８、第２グラフェン層１７、第１ＳｉＣ多結晶成長層１６及び仮基板の黒鉛基板１９の不要な部分を外周研削装置により研削して除去し、仮基板（黒鉛基板１９）を露出させる。

【0129】

図４１に示すように、図４０に示した外周研削した第３の複合体を、大気雰囲気で加熱できる大気炉において、大気を流しながら９００℃～１０００℃程度に加熱して第３の複合体の内部の黒鉛基板１９及び炭化した接着層１５１、１５２を燃焼させて完全に除去する。そして、第４の複合体（１８１（２ｎｄＳｉＣ－ｐｏｌｙＣＶＤ）、１７１、１６１（１ｓｔＳｉＣ－ｐｏｌｙＣＶＤ）、１３１（ｓｉＣ－ｅｐｉ）、１４１、１４２、１３２（ＳｉＣ－ｅｐｉ）、１６２（１ｓｔＳｉＣ－ｐｏｌｙＣＶＤ）、１７２、１８２（２ｎｄＳｉＣ－ｐｏｌｙＣＶＤ））として取り出す。

【0130】

なお、第３の複合体の外周から突出した不要な第２ＳｉＣ多結晶成長層１８、第２グラフェン層１７、第１ＳｉＣ多結晶成長層１６及び黒鉛基板１９を外周研削装置により除去する代わりに、図４２に示すように仮基板（黒鉛基板１９）を図３９のＡ－Ａ線に示した黒鉛基板１９の主面と平行な面で二つにカットして第３の複合体を上下に分離し、仮基板（黒鉛基板１９）の切断面を露出させてもよい。分離技術としては、例えばワイヤーソー或いはダイヤモンドワイヤーソーなどを用いることができる。この場合にも、第３の複合体の内部の黒鉛基板１９及び炭化した接着層１５１、１５２を酸化燃焼して除去して、図４１に示したような第４の複合体として取り出すことができる。

【0131】

図４３に示すように、第４の複合体の外周の第２ＳｉＣ多結晶成長層１８１、１８２、第２グラフェン層１７１、１７２及び第１ＳｉＣ多結晶成長層１６１、１６２をべべリング装置によって研削及び研磨して除去し、ストレス層１４１、１４２をエッチング又は研磨によって除去することにより、第２ＳｉＣ多結晶成長層１８１、第２グラフェン層１７１、第１ＳｉＣ多結晶成長層１６１及びＳｉＣエピタキシャル成長層１３１が積層して構成されたＳｉＣ複合基板１０と、ＳｉＣエピタキシャル成長層１３２、第１ＳｉＣ多結晶成長層１６２、第２グラフェン層１７２及び第２ＳｉＣ多結晶成長層１８２が積層して構成されたＳｉＣ複合基板１０とが得られる。さらに、これらのＳｉＣ複合基板１０を必要な寸法及び表面状態に加工する。
（変形例）
ここで、第２の実施の形態の半導体基板の製造方法の変形例について説明する。変形例の製造方法は、図３２に示したようなＳｉＣエピタキシャル成長層１３上にストレス層１４が積層した積層体を形成する工程までは上述の第２の実施の形態と同様であるが、片面にザグリ穴が形成された黒鉛基板１９にこの積層体を嵌め込んで固定する工程以降において相違している。以下では、第２の実施の形態と相違する前記積層体を黒鉛基板１９のザグリ穴に嵌め込む工程以降について説明する。なお、変形例で形成する各層の構成等は第２の実施の形態と同様であるため、第２の実施の形態と共通する点については省略することもある。

【0132】

図４４に示すように、ストレス層１４上に接着層１５を形成した積層体を、ＳｉＣ単結晶基板１１よりも一回り外形サイズの大きな仮基板である黒鉛基板１９のザグリ穴に嵌め込み、ザグリ穴の底面に接着層１５の塗布面を重ねて貼り付けて第５の複合体（１９、１５、１４、１３（ＳｉＣ－ｅｐｉ）、１２（ＧＲ）、１１（ＳｉＣＳＢ））を形成する。第５の複合体において、接着層１５、ストレス層１４及びＳｉＣエピタキシャル成長層１３は黒鉛基板１９のザグリ穴内にあり、第１グラフェン層１２及びＳｉＣ単結晶基板１１は黒鉛基板１９の表面より外にある。接着層１５には、第２の実施の形態と同様にカーボン接着剤を用いる。そして、第５の複合体を熱アニール炉などで加熱して接着層１５を炭化させる。第２の実施の形態と同様に、黒鉛基板１９は表面にガラス状カーボン被膜を有していてもよい。

【0133】

図４５に示すように、図４４の第５の複合体の接着層１５を炭化後、粘着性のある剥離用テープ、デボンダー装置などを用いてＳｉＣ単結晶基板１１及び第１グラフェン層１２を剥離して取り外して、第６の複合体（１９、１５、１４、１３（ＳｉＣ－ｅｐｉ））を形成する。第１グラフェン層１２はファンデルワールス力で結合され、しかもストレス層１４により発生する応力は第１グラフェン層１２とＳｉＣエピタキシャル成長層１３との剥離を容易にするような大きさに調整されているため、せん断方向に力を加えることにより第１グラフェン層１２とＳｉＣエピタキシャル成長層１３との界面における剥離を容易に発生させることができる。取り外したＳｉＣ単結晶基板１１及び第１グラフェン層１２からなる構造は、第１グラフェン層１２をエッチングまたは研磨により除去することにより、再利用可能なＳｉＣ単結晶基板１１とされる。

【0134】

図４６に示すように、第６の複合体のザグリ穴に嵌め込まれたＳｉＣエピタキシャル成長層１３の（０００－１)Ｃ面上に、第１ＳｉＣ多結晶成長層１６を形成する。第１ＳｉＣ多結晶成長層１６は、例えば、ＣＶＤ技術により形成可能である。第１ＳｉＣ多結晶成長層１６は、３Ｃ（立方晶）構造を有する。

【0135】

図４７に示すように、第１ＳｉＣ多結晶成長層１６が形成された第６の複合体のＳｉＣエピタキシャル成長層１３の（０００－１)Ｃ面上に、数分子層までの第２グラフェン層（ＧＲ）１７を形成する。第２グラフェン層１７は、ＣＶＤで積層して形成してもよいし、熱分解により形成してもよい。

【0136】

図４８に示すように、第１ＳｉＣ多結晶成長層１６及び第２グラフェン層１７が積層された第６の複合体のＳｉＣエピタキシャル成長層１３の（０００－１)Ｃ面上に、第２ＳｉＣ多結晶成長層１８をさらに形成する。第２ＳｉＣ多結晶成長層１８も、第１ＳｉＣ多結晶成長層１６と同様に、ＣＶＤ技術により形成可能である。第２ＳｉＣ多結晶成長層１８は、第１ＳｉＣ多結晶成長層１６と同様に、３Ｃ（立方晶）構造を有する。

【0137】

図４９に示すように、第６の複合体の外周の第２ＳｉＣ多結晶成長層１８、第２グラフェン層１７及び第１ＳｉＣ多結晶成長層１６を研削及び研磨して除去する。さらに、黒鉛基板１９及び接着層１５を燃焼して完全に除去する。ストレス層１４をエッチング又は研磨によって除去すると、ＳｉＣエピタキシャル成長層１３、第１ＳｉＣ多結晶成長層１６１、第１ＳｉＣ多結晶成長層１６２及び第２グラフェン層１７１が積層したＳｉＣ複合基板が得られる。なお、黒鉛基板１９及び接着層１５の除去により分離した第１ＳｉＣ多結晶成長層１６、第２グラフェン層１７及び第２ＳｉＣ多結晶成長層１８の積層体は、ＳｉＣ複合基板１０と同様の形状及びサイズを有するため、ダミー基板として利用することができる。

【0138】

（半導体基板）
第２の実施の形態に係る半導体基板であるＳｉＣ複合基板１０について説明する。ＳｉＣ複合基板１０は、上述のような第２の実施の形態に係る半導体基板の製造方法によって作製されたものである。

【0139】

図５０に示すように、ＳｉＣ複合基板１０は、第２ＳｉＣ多結晶成長層（２ｎｄＳｉＣ－ｐｏｌｙＣＶＤ）１８、第２グラフェン層１７、第１ＳｉＣ多結晶成長層（１ｓｔＳｉＣ－ｐｏｌｙＣＶＤ）１６及びＳｉＣエピタキシャル成長層（ＳｉＣ－ｅｐｉ）１３が積層して構成されている。図５１は、ＳｉＣ複合基板（ウェハ）１０の模式的俯瞰構成である。ＳｉＣ複合基板１０において、ＳｉＣエピタキシャル成長層１３の表面は４Ｈ－ＳｉＣの［０００１］方位のＳｉ面であってもよく、第１ＳｉＣ多結晶成長層１６と接するのは４Ｈ－ＳｉＣの［０００－１］方位のＣ面であってもよい。第２グラフェン層１７は、図３０に示したように、グラフェンの単層構造又は複数層積層化された構造を有すものであり、第２グラフェン層１７と第２ＳｉＣ多結晶成長層１８との剥離を容易にさせる。

【0140】

なお、図５２に示すように、ＳｉＣエピタキシャル成長層１３においては、第１ＳｉＣ多結晶成長層１６に接するＳｉＣエピタキシャル成長層１３のＣ面に向けて、高濃度ドープ層１３ａを形成してもよい。高濃度ドープ層１３ａにより、ＳｉＣエピタキシャル成長層１３中に広がる空乏層の広がりを抑制し、かつＳｉＣエピタキシャル成長層１３のＣ面に形成される第１ＳｉＣ多結晶成長層１６とのオーミックコンタクトを容易に形成することができる。

【0141】

【0142】

高濃度ドープ層１３ａは、図３１に示された、ＳｉＣエピタキシャル成長層（ＳｉＣ－ｅｐｉ）１３の形成時に、初期段階で高濃度窒素（Ｎ）ドープのエピタキシャル成長層を形成することで、形成してもよい。高濃度窒素（Ｎ）ドープのエピタキシャル成長層では、格子定数の不整合により結晶性への影響は存在するが、エピタキシャル成長の初期段階でオートドーピングにより形成されるため、工程は容易である。

【0143】

（半導体装置）
第２の実施の形態に係る半導体基板であるＳｉＣ複合基板１０には、デバイス面となるＳｉＣエピタキシャル成長層１３のＳｉ面に各種ＳｉＣ系半導体素子の主要部など半導体素子の一部の構造を形成した半導体装置として提供することができる。このような半導体装置は、後述するように第２ＳｉＣ多結晶成長層１８及び第２グラフェン層１７を取り除いた後、第１ＳｉＣ多結晶成長層１６の表面へ電極などを形成することで、半導体素子に形成することができる。以下では、このような半導体装置の例として、ＳｉＣ－ＳＢＤ、ＳｉＣトレンチゲート（Ｔ：Trench）型ＴＭＯＳＦＥＴ、及びＳｉＣプレーナゲート型ＭＯＳＦＥＴの主要部を構成した半導体装置を説明する。

【0144】

（ＳｉＣ－ＳＢＤ）
ＳｉＣ複合基板１０にＳｉＣ－ＳＢＤの主要部の構造を形成したＳｉＣ－ＳＢＤ構造を有する半導体装置１２０は、図５３に示すように、第２ＳｉＣ多結晶成長層（２ｎｄＳｉＣ－ｐｏｌｙＣＶＤ）１８、第２グラフェン層（ＧＲ）１７、第１ＳｉＣ多結晶成長層（１ｓｔＳｉＣ－ｐｏｌｙＣＶＤ）１６及びＳｉＣエピタキシャル成長層（ＳｉＣ－ｅｐｉ）１３とからなるＳｉＣ複合基板１０を備える。なお、第１ＳｉＣ多結晶成長層１６とＳｉＣエピタキシャル成長層１３との間に、高濃度ドープ層１３ａを介在させてもよい。ここで、高濃度ドープ層１３ａにより、ＳｉＣエピタキシャル成長層１３中に広がる空乏層の広がりを抑制し、かつＳｉＣエピタキシャル成長層１３のＣ面に形成される第１ＳｉＣ多結晶成長層１６とのオーミックコンタクトを容易に形成することができる。ＳｉＣエピタキシャル成長層１３はドリフト層、高濃度ドープ層１３ａはバッファ層、第１ＳｉＣ多結晶成長層１６はサブストレート層となる。

【0145】

第１ＳｉＣ多結晶成長層１６は、ｎ⁺型（不純物密度が、例えば、約１×１０¹⁸ｃｍ^-3～約１×１０²¹ｃｍ^-3）にドーピングされ、ＳｉＣエピタキシャル成長層１３は、ｎ^-型（不純物密度が、例えば、約５×１０¹⁴ｃｍ^-3～約５×１０¹⁶ｃｍ^-3）にドーピングされている。高濃度ドープ層１３ａは、ＳｉＣエピタキシャル成長層１３よりも高濃度にドーピングされている。

【0146】

また、ＳｉＣエピタキシャル成長層１３は、４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、又は２Ｈ－ＳｉＣのいずれかの結晶構造を備えていてもよい。

【0147】

ｎ型ドーピング不純物としては、例えば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）等を適用可能である。

【0148】

ｐ型ドーピング不純物としては、例えば、Ｂ（ボロン）、Ａｌ（アルミニウム）等を適用可能である。

【0149】

また、ＳｉＣエピタキシャル成長層１３の表面１００（例えば、（０００１）Ｓｉ面）は、ＳｉＣエピタキシャル成長層１３の一部を活性領域２２として露出させるコンタクトホール２３を備え、活性領域２２を取り囲むフィールド領域２４には、フィールド絶縁膜２５が形成されている。

【0150】

フィールド絶縁膜２５は、ＳｉＯ₂（酸化シリコン）からなるが、窒化シリコン（ＳｉＮ）等、他の絶縁物からなっていてもよい。このフィールド絶縁膜２５上には、アノード電極２６が形成されている。

【0151】

【0152】

（ＳｉＣ－ＴＭＯＳＦＥＴ）
ＳｉＣ複合基板１０にトレンチゲート型ＴＭＯＳＦＥＴの主要部を構成したトレンチゲート型ＴＭＯＳＦＥＴ構造を有する半導体装置１３０は、図５４に示すように、第２ＳｉＣ多結晶成長層（２ｎｄＳｉＣ－ｐｏｌｙＣＶＤ）１８、第２グラフェン層（ＧＲ）１７、第１ＳｉＣ多結晶成長層（１ｓｔＳｉＣ－ｐｏｌｙＣＶＤ）１６及びＳｉＣエピタキシャル成長層（ＳｉＣ－ｅｐｉ）１３とからなるＳｉＣ複合基板１０を備える。なお、第１ＳｉＣ多結晶成長層１６ＳｉＣエピタキシャル成長層１３との間に、高濃度ドープ層１３ａを介在させてもよい。ここで、高濃度ドープ層１３ａにより、ＳｉＣエピタキシャル成長層１３中に広がる空乏層の広がりを抑制し、かつＳｉＣエピタキシャル成長層１３のＣ面に形成される第１ＳｉＣ多結晶成長層１６とのオーミックコンタクトを容易に形成することができる。ＳｉＣエピタキシャル成長層１３はドリフト層、高濃度ドープ層１３ａはバッファ層、第１ＳｉＣ多結晶成長層１６はサブストレート層となる。

【0153】

【0154】

また、ＳｉＣエピタキシャル成長層１３は、４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、又は２Ｈ－ＳｉＣのいずれかの結晶構造を備えていてもよい。

【0155】

ｎ型ドーピング不純物としては、例えば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）等を適用可能である。

【0156】

ｐ型ドーピング不純物としては、例えば、Ｂ（ボロン）、Ａｌ（アルミニウム）等を適用可能である。

【0157】

ＳｉＣエピタキシャル成長層１３の表面１３ｂ（（０００１）Ｓｉ面）近傍（表層部）には、ｐ型（不純物密度が、例えば、約１×１０¹⁶ｃｍ^-3～約１×１０¹⁹ｃｍ^-3）のボディ領域３２が形成されている。ＳｉＣエピタキシャル成長層１３において、ボディ領域３２に対して第１ＳｉＣ多結晶成長層１６側の部分は、ＳｉＣエピタキシャル成長層１３のままの状態が維持された、ｎ^-型のドレイン領域３３（１３）である。

【0158】

【0159】

ゲートトレンチ３４の内面及びＳｉＣエピタキシャル成長層１３の表面１３ｂには、ゲートトレンチ４５の内面全域を覆うようにゲート絶縁膜３５が形成されている。そして、ゲート絶縁膜３５内側を、たとえばポリシリコンで充填することによって、ゲートトレンチ３４内にゲート電極３６が埋設されている。

【0160】

ボディ領域３２の表層部には、ゲートトレンチ３４の側面の一部を形成するｎ⁺型のソース領域３７が形成されている。

【0161】

【0162】

ＳｉＣエピタキシャル成長層１３には、ＳｉＯ₂からなる層間絶縁膜４１が形成されている。層間絶縁膜４１に形成されたコンタクトホール４２を介して、ソース電極４３がソース領域３７及びボディコンタクト領域３８に接続されている。

【0163】

（ＳｉＣプレーナゲート型ＭＯＳＦＥＴ）
ＳｉＣ複合基板１０にプレーナゲート型ＭＯＳＦＥＴの主要部の構造を形成したプレーナゲート型ＭＯＳＦＥＴ構造を有する半導体装置１５０は、図５５に示すように、第２ＳｉＣ多結晶成長層（２ｎｄＳｉＣ－ｐｏｌｙＣＶＤ）１８、第２グラフェン層（ＧＲ）１７、第１ＳｉＣ多結晶成長層（１ｓｔＳｉＣ－ｐｏｌｙＣＶＤ）１６及びＳｉＣエピタキシャル成長層（ＳｉＣ－ｅｐｉ）１３とからなるＳｉＣ複合基板１０を備える。なお、第１ＳｉＣ多結晶成長層１６とＳｉＣエピタキシャル成長層１３との間に、高濃度ドープ層１３ａを介在させてもよい。ここで、高濃度ドープ層１３ａにより、ＳｉＣエピタキシャル成長層１３中に広がる空乏層の広がりを抑制し、かつＳｉＣエピタキシャル成長層１３のＣ面に形成される第１ＳｉＣ多結晶成長層１６とのオーミックコンタクトを容易に形成することができる。ＳｉＣエピタキシャル成長層１３はドリフト層、高濃度ドープ層１３ａはバッファ層、第１ＳｉＣ多結晶成長層１６はサブストレート層となる。

【0164】

第１ＳｉＣ多結晶成長層１６は、ｎ⁺型（不純物密度が、例えば、約１×１０¹⁸ｃｍ^-3～約１×１０²¹ｃｍ^-3）にドーピングされ、ＳｉＣエピタキシャル成長層１３は、ｎ^-型（不純物密度が、例えば、約５×１０¹⁴ｃｍ^-3～約５×１０¹⁶ｃｍ^-3）にドーピングされている。

【0165】

また、ＳｉＣエピタキシャル成長層１３は、４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、又は２Ｈ－ＳｉＣのいずれかの結晶構造を備えていてもよい。

【0166】

ｎ型ドーピング不純物としては、例えば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）等を適用可能である。

【0167】

ｐ型ドーピング不純物としては、例えば、Ｂ（ボロン）、Ａｌ（アルミニウム）等を適用可能である。

【0168】

ＳｉＣエピタキシャル成長層１３の表面１００（（０００１）Ｓｉ面）近傍（表層部）には、ｐ型（不純物密度が、例えば、約１×１０¹⁶ｃｍ^-3～約１×１０¹⁹ｃｍ^-3）のボディ領域５２がウェル状に形成されている。ＳｉＣエピタキシャル成長層１３において、ボディ領域５２に対してＳｉＣ複合基板１０側の部分は、エピタキシャル成長後のままの状態が維持された、ｎ^-型のドレイン領域５３（１３）である。

【0169】

ボディ領域５２の表層部には、ｎ⁺型のソース領域５４がボディ領域５２の周縁と間隔を空けて形成されている。

【0170】

【0171】

ＳｉＣエピタキシャル成長層１３の表面１００には、ゲート絶縁膜５６が形成されている。ゲート絶縁膜５６は、ボディ領域５２におけるソース領域５４を取り囲む部分（ボディ領域５２の周縁部）及びソース領域５４の外周縁を覆っている。

【0172】

ゲート絶縁膜５６上には、たとえばポリシリコンからなるゲート電極５７が形成されている。ゲート電極５７は、ゲート絶縁膜５６を挟んでボディ領域５２の周縁部に対向している。

【0173】

ＳｉＣエピタキシャル成長層１３上には、ＳｉＯ₂からなる層間絶縁膜５８が形成されている。層間絶縁膜５８に形成されたコンタクトホール６１を介して、ソース電極６２がソース領域５４及びボディコンタクト領域５５に接続されている。

【0174】

（第２ＳｉＣ多結晶成長層及び第２グラフェン層の除去）
図５６に示すように、ＳｉＣ複合基板１０において、第２グラフェン層１７と第２ＳｉＣ多結晶成長層１８との界面を剥離することにより、ＳｉＣ複合基板１０から第２ＳｉＣ多結晶成長層１８を取り外すことができる。第２グラフェン層１７は、図３０に示したように、グラファイトシートの積層構造を備え、各面のグラファイトシートの間がファンデルワールス力によって結合されているため、剥離することができる。第２ＳｉＣ多結晶成長層１８を取り外した後で、第２グラフェン層１７をエッチングまたは研磨により除去することにより、第１ＳｉＣ多結晶成長層１６及びＳｉＣエピタキシャル成長層１３が積層されてなる薄化ＳｉＣ複合基板７０が得られる。

【0175】

第２グラフェン層と第２ＳｉＣ多結晶成長層とを剥離するために、第２グラフェン層と第２ＳｉＣ多結晶成長層との間のクラックの起点を形成する。図５７に示すように、ＳｉＣ複合基板１０の第２ＳｉＣ多結晶成長層１８の表面にホットプレート等の加熱体１９１を接触させる。そして、加熱体１９１により急速に加熱してＳｉＣ複合基板１０の端部の第２グラフェン層１７と第２ＳｉＣ多結晶成長層１８との界面に熱応力による応力集中を生じさせ、クラックの起点を発生させることができる。ホットプレート等の加熱体１９１に代えて、ハロゲンランプなどで光線を照射して第２ＳｉＣ多結晶成長層１８を加熱してもよい。

【0176】

図５８に示すように、ＳｉＣ複合基板１０の第２ＳｉＣ多結晶成長層１８の表面を液体窒素等の冷却材１９３で冷却し、急速な冷却により発生した熱応力のＳｉＣ複合基板１０の端部の第２グラフェン層１７と第２ＳｉＣ多結晶成長層１８との界面への集中によりクラックの起点を発生させてもよい。このとき、ＳｉＣ複合基板１０のＳｉＣエピタキシャル成長層１３の表面に保温プレート１９２を接触させてＳｉＣエピタキシャル成長層１３の表面を保温し、ＳｉＣ複合基板１０内に温度勾配が確保されるようにしてもよい。

【0177】

図５９に示すように、端面の第２グラフェン層１７と第２ＳｉＣ多結晶成長層１８との界面にクラックの起点が形成されたＳｉＣ複合基板１０において、第２ＳｉＣ多結晶成長層１８の表面を超音波発振子１９４で走査する。第２グラフェン層１７と第２ＳｉＣ多結晶成長層１８との界面に沿って収束された超音波の焦点による加熱領域が移動し、加熱による熱応力によってクラックの起点から第２グラフェン層１７と第２ＳｉＣ多結晶成長層１８との界面に沿ってクラックが進展する。このとき、超音波発振子の発振エネルギーは、クラックを進展させるような最小限の大きさとすることにより、界面における欠陥の発生及び基板の反りを抑制するようにしてもよい。また、ＳｉＣ複合基板１０のＳｉＣエピタキシャル成長層１３の表面に保温プレート１９２を接触させてＳｉＣエピタキシャル成長層１３を保温し、ＳｉＣ複合基板１０内に温度勾配が確保されるようにしてもよい。なお、超音波発振子１９４に代わってＳｉＣ複合基板１０の第２ＳｉＣ多結晶成長層１８の表面をレーザ光で走査することによって、第２グラフェン層１７と第２ＳｉＣ多結晶成長層１８との界面に加熱領域を移動させるようにしてもよい。

【0178】

図６０に示すように、端面の第２グラフェン層１７と第２ＳｉＣ多結晶成長層１８との界面にクラックの起点が形成されたＳｉＣ複合基板１０において、端面のクラックの起点に劈開ブレード１９６を押し込むことによって、クラックの起点から第２グラフェン層１７と第２ＳｉＣ多結晶成長層１８との界面に沿ってクラックが機械的に進展するようにしてもよい。このとき、ＳｉＣ複合基板１０のＳｉＣエピタキシャル成長層１３の表面を真空吸着ステージ１９５に載置して吸着することにより、ＳｉＣ複合基板１０を固定するようにしてもよい。

【0179】

（半導体素子）
第２の実施の形態の半導体装置は、上述のようにＳｉＣ複合基板１０においてＳｉＣエピタキシャル成長層１３のＳｉ面にＳｉＣ系半導体素子の主要部の構造が形成されたものである。このため、上述のように半導体装置を構成するＳｉＣ複合基板１０から第２ＳｉＣ多結晶成長層１８及び第２グラフェン層１７を除去して薄化ＳｉＣ複合基板７０とした後、第１ＳｉＣ多結晶成長層１６の表面に電極の形成などの加工を施すことによって、半導体素子を得ることができる。以下では、半導体装置の例として挙げた、ＳｉＣ－ＳＢＤ、ＳｉＣトレンチゲート型ＴＭＯＳＦＥＴ、及びＳｉＣプレーナゲート型ＭＯＳＦＥＴについて説明する。

【0180】

（ＳｉＣ－ＳＢＤ）
図６１は、半導体素子のＳｉＣ－ＳＢＤを示す。図５３に示したＳｉＣ－ＳＢＤ構造を有する半導体装置１２０を構成するＳｉＣ複合基板１０から第２ＳｉＣ多結晶成長層１８及び第２グラフェン層１７を除去して薄化ＳｉＣ複合基板７０とする。そして、この薄化ＳｉＣ複合基板７０の第１ＳｉＣ多結晶成長層１６の裏面（（０００－１）Ｃ面）に、その全域を覆うようにカソード電極２１を形成し、カソード電極２１をカソード端子Ｋに接続する。また、アノード電極２６をアノード端子Ａに接続する。このようにして、図６１に示すようなＳｉＣ－ＳＢＤ２０を形成することができる。

【0181】

（ＳｉＣ－ＴＭＯＳＦＥＴ）
図６２は、ＳｉＣ－ＴＭＯＳＦＥＴ３０を示す。図５４に示したＳｉＣ－ＴＭＯＳＦＥＴ構造を有する半導体装置１３０を構成するＳｉＣ複合基板１０から第２ＳｉＣ多結晶成長層１８及び第２グラフェン層１７を除去して薄化ＳｉＣ複合基板７０とする。そして、この薄化ＳｉＣ複合基板７０の第１ＳｉＣ多結晶成長層１６の裏面（（０００－１）Ｃ面）に、その全域を覆うようにドレイン電極３１を形成し、ドレイン電極３１をドレイン端子Ｄに接続する。また、ゲート電極３６をゲート端子Ｇに、ソース電極４３をソース端子Ｓにそれぞれ接続する。このようにして、図６２に示すようなＳｉＣ－ＴＭＯＳＦＥＴ３０を形成することができる。

【0182】

ＳｉＣ－ＴＭＯＳＦＥＴ３０においては、ソース電極４３とドレイン電極３１との間（ソース－ドレイン間）に所定の電位差を発生させた状態で、ゲート電極３６に所定の電圧（ゲート閾値電圧以上の電圧）を印加することにより、ゲート電極３６からの電界によりボディ領域３２におけるゲート絶縁膜３５との界面近傍にチャネルを形成することができる。これにより、ソース電極４３とドレイン電極３１との間に電流を流すことができ、ＳｉＣ－ＴＭＯＳＦＥＴ３０をオン状態にさせることができる。

【0183】

（ＳｉＣプレーナゲート型ＭＯＳＦＥＴ）
図６３は、ＳｉＣプレーナゲート型ＭＯＳＦＥＴ５０を示す。図５５に示した半導体装置１５０を構成するＳｉＣ複合基板１０から第２ＳｉＣ多結晶成長層１８及び第２グラフェン層１７を除去して薄化ＳｉＣ複合基板７０とする。そして、この薄化ＳｉＣ複合基板７０の第１ＳｉＣ多結晶成長層１６の裏面（（０００－１）Ｃ面）に、その全域を覆うようにドレイン電極５１を形成する。また、ドレイン電極５１をドレイン端子Ｄに、ゲート電極５７をゲート端子Ｇにそれぞれ接続する。このようにして、図６３に示すようなＳｉＣプレーナゲート型ＭＯＳＦＥＴ５０を形成することができる。

【0184】

ＳｉＣプレーナゲート型ＭＯＳＦＥＴ５０においては、ソース電極６２とドレイン電極５１との間（ソース－ドレイン間）に所定の電位差を発生させた状態で、ゲート電極５７に所定の電圧（ゲート閾値電圧以上の電圧）を印加することにより、ゲート電極５７からの電界によりボディ領域５２におけるゲート絶縁膜５６との界面近傍にチャネルを形成することができる。これにより、ソース電極６２とドレイン電極５１との間に電流を流すことができ、ＳｉＣプレーナゲート型ＭＯＳＦＥＴ５０をオン状態にさせることができる。

【0185】

以上説明したように、第２の実施の形態によれば、ＳｉＣ複合基板１０の端面において第２グラフェン層１７と第２ＳｉＣ多結晶成長層１８との界面に剥離する起点が形成され、その後は機械的、及び/または、熱的な操作を行うことにより、界面に沿ってクラックを伝播させることで、ＳｉＣ複合基板１０における界面全体にクラックを伸展させ、第２グラフェン層１７と第２ＳｉＣ多結晶成長層１８とを容易に剥離することができる。

【0186】

また、第２グラフェン層１７と第２ＳｉＣ多結晶成長層１８とを剥離することにより第２ＳｉＣ多結晶成長層１８が除去された薄化ＳｉＣ複合基板７０において、第２グラフェン層１７が積層された第１ＳｉＣ多結晶成長層１６の表面は成膜時の表面粗さをそのまま維持しており、特別に研磨などによる平坦化加工の必要が無い限り、そのまま次工程へ進めることができる。その際、表面に残ったグラフェンは酸素プラズマなどにより除去してもよい。他の技術手法により薄化した場合は、薄化された加工面は必ず粗面化してしまうため、研磨などによる平坦化加工が少なからず必要になるが、第２の実施の形態による薄化操作では薄化後の研磨が不要な上に、高価な単結晶ＳｉＣ層の加工ロスが全く生じないため、ＳｉＣ複合基板としてのトータルコストをさらに低減することができる。また、剥離した第２ＳｉＣ多結晶成長層１８はそのままダミー基板などに再利用することができ経済的である。同様に、変形例で発生した第１ＳｉＣ多結晶成長層１６、第２グラフェン層１７及び第２ＳｉＣ多結晶成長層１８の積層体も、ダミー基板として再利用することができる。

【0187】

さらに、第２の実施の形態によれば、ＣＶＤ法による第１ＳｉＣ多結晶成長層１６の形成前に、ＳｉＣ単結晶基板１１を分離し、高耐熱の仮基板である黒鉛基板１９に替えることにより、ＳｉＣ単結晶基板１１へのＳｉＣ多結晶の不要な付着を防止し、ＳｉＣ単結晶基板１１の再利用性を高め、低コスト化が可能になる。

【0188】

第２の実施の形態によれば、ＳｉＣ単結晶基板１１より一回り大きなサイズの高耐熱の仮基板である黒鉛基板１９を用いることにより、バッチ式縦型管状炉などのエピタキシャル成長装置を用いて、片面または両面エピタキシャル成長が可能になり、成長速度を上げることなく、高スループットかつ低コスト生産を実現することができる。

【0189】

第２の実施の形態によれば、黒鉛基板１９などの高耐熱基板及び接着層の炭化により、黒鉛基板１９の両面に形成した半導体基板構造を酸化炉等で焼成するだけで安価に分離することができる。

【0190】

第２の実施の形態によれば、ＳｉＣ単結晶基板１１上に形成したグラフェンを介してＳｉＣの遠隔エピタキシャル成長を行い、その上に直接ＣＶＤ法により、第１ＳｉＣ多結晶成長層１６などを形成するため、基板接合が不要となり、基板接合に起因する欠陥を無くすことができる。また、第１グラフェン層１２を介してエピタキシャル成長層を形成するためＳｉＣ単結晶基板１１とＳｉＣエピタキシャル成長層１３との分離が容易となり、プロセス工程が簡易となる。

【0191】

第２の実施の形態によれば、ＳｉＣ単結晶基板が除去された後、高耐熱のハンドル基板である黒鉛基板１９ごと高温ＬＰ－ＣＶＤ装置に入れて、ＳｉＣエピタキシャル成長層１３上に直接に第１ＳｉＣ多結晶成長層１６などを成長させるようにしたことにより、膜厚数μｍのエピタキシャル成長層をハンドル基板から支持基板に輸送する工程及び、支持基板と接合する工程が無くなり、薄膜輸送と接合に起因するしわ、結晶転移、ボイドなどの不良を回避できる。

【0192】

第２の実施の形態によれば、ＳｉＣ単結晶基板１１上に形成した第１グラフェン層１２は転写せず、そのままその上にエピタキシャル成長を行うようにしている。これにより、グラフェンの転写に起因するしわ、クラックなどの不良を回避できる。

【0193】

第２の実施の形態によれば、ＳｉＣ単結晶基板１１をベースに用いるため、結晶性の低下の少ない六方晶ＳｉＣが得られる。また、研磨又はエッチングによる除去が困難で高価なＳｉＣ単結晶基板１１であるが、第１グラフェン層１２を介した遠隔エピタキシャル成長を用いることにより、得られた高性能な単結晶層の分離が容易であり、研磨又はエッチングによる除去が不要となる。高価なＳｉＣ単結晶基板１１を分離後に再利用できるためコスト的にも大きなメリットが得られる。

【0194】

以上、第２の実施の形態を説明したが、他の態様で実施することもできる。例えば、図示は省略するが、ＳｉＣ複合基板１０を用いてＭＯＳキャパシタを製造することもできる。ＭＯＳキャパシタでは、歩留まり及び信頼性を向上させることができる。

【0195】

また、図示は省略するが、ＳｉＣ複合基板１０を用いてバイポーラトランジスタを製造することもできる。その他、第２の実施の形態に係るＳｉＣ複合基板１０は、ＳｉＣ－ｐｎダイオード、ＳｉＣＩＧＢＴ、ＳｉＣ相補型ＭＯＳＦＥＴ等の製造に用いることもできる。半導体複合基板１は、例えばＬＥＤ（light emitting diode）、半導体光増幅器（Semiconductor Optical Amplifier:ＳＯＡ）のような他の種類のデバイスにも適用することができる。

【0196】

【0197】

また、ＳｉＣ単結晶基板１１及びＳｉＣエピタキシャル成長層１３は、４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、又は２Ｈ－ＳｉＣのいずれかの材料で構成されていてもよい。

【0198】

【0199】

【0200】

【0201】

ＳｉＣ複合基板１０は、デバイス面となるＳｉ面に高コストなＳｉＣ単結晶基板１１の代わりに、低コストの第１ＳｉＣ多結晶成長層１６及び第２ＳｉＣ多結晶成長層１８を利用している。

【0202】

（第３の実施の形態）
次に、第３の実施の形態について説明する。第３の実施の形態は、ＳｉＣ単結晶基板に水素イオンを注入して脆化層を形成することにより表面の薄化層の剥離を可能にする水素イオン注入剥離法を使用する。第３の実施の形態は、半導体基板の製造方法において水素イオン注入剥離法を使用する点を除いて第２の実施の形態と同様であるため、以下の第３の実施の形態では半導体基板の製造方法についてのみ説明する。第３の実施の形態の半導体の製造方法により作製したＳｉＣ複合基板１０を半導体装置及び半導体素子に適用することができるのは、第２の実施の形態と同様である。なお、簡単のため、以下の第３の実施の形態の説明においては、第２の実施の形態と共通する部材については共通の参照番号を付して説明を省略することもある。

【0203】

（半導体基板の製造方法）
図２５に示したＳｉＣ単結晶基板（ＳｉＣＳＢ）１１のＳｉ面にイオン注入剥離法のために水素イオンを注入して、規定の深さ（例えば約１μｍ）を有する水素イオン注入層１１ｃを形成する。図６４は、水素イオン注入層１１ｃを形成したＳｉＣ単結晶基板１１である。ここで、イオン注入条件として、加速エネルギーは例えば、約１００ｋｅＶ程度、ドーズ量は例えば、約２．０×１０¹⁷／ｃｍ²程度としてよい。続いて、水素イオン注入層１１ｃを高温処理して、水素イオン注入層１１ｃを脆化する。水素イオン注入後に水素マイクロバブルを発生させ水素イオン注入層１１ｃを破断しやすくするための脆化熱アニールが必要である。

【0204】

図６５に示すように、水素イオン注入層１１ｃのＳｉ面にＣＶＤ法によりＳｉＣエピタキシャル成長層１３を形成する。そして、図６６に示すように、ＳｉＣエピタキシャル成長層１３のＳｉ面をカーボン接着剤による接着層１５を介して仮基板となる黒鉛基板１９を貼り付け、熱アニール炉などで加熱して接着層１５を炭化させる。

【0205】

図６６のＢ－Ｂ線に示した剥離面により脆化処理された水素イオン注入層１１ｃを分断し、ＳｉＣ単結晶基板１１を取り除く。図６７に示すように、分断された水素イオン注入層１１ｃのＳｉＣエピタキシャル成長層１３に接する側は、ＳｉＣ単結晶基板１１が薄化された薄化ＳｉＣ単結晶層１１ｄを形成する。一方、水素イオン注入層１１ｃで分断されたＳｉＣ単結晶基板１１の本体のＳｉ面に剥離により形成された凹凸構造は、機械的研磨法、機械化学的研磨法などにより平滑化される。ＳｉＣ単結晶基板１１のＳｉ面は、上記工程により、表面の平均粗さＲaは、例えば、約１ｎｍ以下にされる。この結果、ＳｉＣ単結晶基板１１は再利用可能となる。

【0206】

図６８に示すように、黒鉛基板１９に接着した薄化ＳｉＣ単結晶層１１ｄとＳｉＣエピタキシャル成長層１３との積層体の剥離面は、凹凸構造が機械研磨、機械化学研磨法などにより平滑化される。図６８に示した構造は、第７の複合体（１９、１５、１３（ＳｉＣ－ｅｐｉ）、１１ｄ）を形成する。

【0207】

図６９に示すように、第７の複合体の薄化ＳｉＣ単結晶層１１ｄのＣ面上に、ＣＶＤ技術により第１ＳｉＣ多結晶成長層１６を形成する。図７０に示すように、第１ＳｉＣ多結晶成長層１６が形成された第７の複合体の薄化ＳｉＣ単結晶層１１ｄのＣ面上に、第２グラフェン層（ＧＲ）１７を形成する。図７１に示すように、第１ＳｉＣ多結晶成長層１６及び第２グラフェン層１７が積層された第７の複合体の薄化ＳｉＣ単結晶層１１ｄのＣ面上に、第２ＳｉＣ多結晶成長層１８をさらに形成する。

【0208】

図７２に示すように、図７１に示した第１ＳｉＣ多結晶成長層１６、第２グラフェン層１７及び第２ＳｉＣ多結晶成長層１８が積層された第７の複合体の外周の第２ＳｉＣ多結晶成長層１８、第２グラフェン層１７及び第１ＳｉＣ多結晶成長層１６を研削及び研磨して除去する。図７２に示す構造は、第８の複合体（１８（２ｎｄＳｉＣ－ｐｏｌｙＳＶＤ）、１７（ＧＲ）、１６（１ｓｔＳｉＣ－ｐｏｌｙＳＶＤ）、１９、１５、１３（ＳｉＣ－ｅｐｉ）、１１ｃ、１６（１ｓｔＳｉＣ－ｐｏｌｙＳＶＤ）、１７（ＧＲ）、１８（２ｎｄＳｉＣ－ｐｏｌｙＳＶＤ））を形成する。

【0209】

図７３に示すように、第８の複合体の内部の黒鉛基板１９及び炭化した接着層１５を酸化燃焼して除去することによって、ＳｉＣエピタキシャル成長層１３、薄化ＳｉＣ単結晶層１１ｄ、第１ＳｉＣ多結晶成長層１６、第２グラフェン層１７及び第２ＳｉＣ多結晶成長層１８が積層したＳｉＣ複合基板１０が得られる。この第２の実施の形態のＳｉＣ複合基板１０は、ＳｉＣエピタキシャル成長層１３と第１ＳｉＣ多結晶成長層の間に薄化ＳｉＣ単結晶層１１ｄが介在している点を除いて第２の実施の形態のＳｉＣ複合基板１０と同様である。

【0210】

ここで、ＳｉＣエピタキシャル成長層１３はＳｉＣ単結晶基板１１と同様の結晶構造を有するため、図７３に示した第３の実施の形態のＳｉＣ複合基板１０は、第２の実施の形態のＳｉＣ複合基板１０と同様の構造を有するものである。なお、黒鉛基板１９及び接着層１５を酸化燃焼することによって、第２ＳｉＣ多結晶成長層１８、第２グラフェン層１７及び第１ＳｉＣ多結晶成長層１６の積層体が得られる。この積層体は、ＳｉＣ複合基板１０と同様の形状及びサイズを有するため、ダミー基板として利用することもできる。

【0211】

以上説明したように、第３の実施の形態の半導体基板の製造方法によって、第２の実施の形態と同様にＳｉＣ複合基板１０を作製することができる。このため、第２の実施の形態においても、第２の実施の形態と同様の効果が得られる。さらに、第３の実施の形態においては、ＳｉＣ単結晶基板１１のＳｉ面にグラフェン層を介することなく直接にエピタキシャル成長させているため、良好な結晶構造を有するＳｉＣエピタキシャル成長層１３を形成することができる。また、第３の実施の形態によると、ＳｉＣ複合基板１０と同時にダミー基板を作製することができる。

【0212】

（その他の実施の形態）
上記のように、いくつかの実施の形態について記載したが、開示の一部をなす論述及び図面は例示的なものであり、限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。このように、実施の形態は、ここでは記載していない様々な実施の形態等を含む。

【0213】

（付記１）
半導体基板であるＳｉＣ複合基板１０の製造方法は、ＳｉＣ単結晶基板１１のＳｉ面にグラフェン層１２を形成する工程と、グラフェン層１２上にＳｉＣエピタキシャル成長層１３を形成する工程と、ＳｉＣエピタキシャル成長層１３上にストレス層１４を形成する工程と、ストレス層１４上に仮基板の黒鉛基板１９を貼り付ける工程と、グラフェン層１２とＳｉＣエピタキシャル成長層１３とを剥離する工程と、グラフェン層１２を剥離したＳｉＣエピタキシャル成長層１３のＣ面にＳｉＣ多結晶成長層１６を形成する工程と、黒鉛基板１９を除去する工程とを含み、ストレス層１４は、グラフェン層１２とＳｉＣエピタキシャル成長層１３との間に剥離が容易になるような応力を発生させる。グラフェン層１２とＳｉＣエピタキシャル成長層１３との間の剥離を容易にする。

【0214】

（付記２）
付記１に記載の半導体基板の製造方法であって、ストレス層１４は、グラフェン層１２とＳｉＣエピタキシャル成長層１３との間に、グラフェン層１２とＳｉＣエピタキシャル成長層１３との間の密着エネルギーに近似した応力を発生させる。グラフェン層１２とＳｉＣエピタキシャル成長層１３との間の界面での剥離を可能にする。

【0215】

（付記３）
付記２に記載の半導体基板の製造方法であって、ストレス層１４は、ＳｉＣ単結晶基板１１、グラフェン層１２、ＳｉＣエピタキシャル成長層１３、ストレス層１４及び黒鉛基板１９の積層構造によってグラフェン層１２とＳｉＣエピタキシャル成長層１３とを剥離する応力を発生させる。発生する応力の大きさの調整を可能にする。

【0216】

（付記４）
付記１から３のいずれか一項に記載の半導体基板の製造方法であって、ストレス層１４は、炭素膜又は窒化ケイ素膜を含む。金属を含まないため、金属による汚染を回避することができる。

【0217】

（付記５）
付記４に記載の半導体基板の製造方法であって、炭素膜は、多結晶ダイヤモンド膜又はダイヤモンドライクカーボン膜を含む。比較的容易に形成することができ、高熱に耐えることができる。

【0218】

（付記６）
付記１から３に記載の半導体基板の製造方法であって、ストレス層１４を燃焼又は研削により除去する工程をさらに含む。ストレス層１４を容易に除去することができる。

【0219】

（付記７）
付記１に記載の半導体基板の製造方法であって、仮基板の黒鉛基板１９は、黒鉛で構成された。仮基板である黒鉛基板１９の燃焼による除去を可能にする。

【0220】

（付記８）
付記７に記載の半導体基板の製造方法であって、黒鉛基板１９は、ＳｉＣ単結晶基板１１よりも大きな外形サイズを有する。バッチ式縦型ＣＶＤ炉のウェハボート溝に挿入して整列した際に、ウェハボート支柱跡を基板有効エリア外にすることができる。

【0221】

（付記９）
付記７に記載の半導体基板の製造方法であって、黒鉛基板１９は、表面に形成されたガラス状カーボン被膜を含む。ガラス状カーボン被膜は接着層１５のカーボン接着剤との接着力が強いため、グラフェン層１２とＳｉＣエピタキシャル成長層１３とを剥離を容易に剥離することができる。

【0222】

（付記１０）
付記７から９のいずれか一項に記載の半導体基板の製造方法であって、黒鉛基板１９を除去する工程は、黒鉛基板１９を燃焼させて除去する。黒鉛基板１９は、大気雰囲気中などで燃焼させて除去することができる。

【0223】

（付記１１）
付記１に記載の半導体基板の製造方法であって、ストレス層１４上に黒鉛基板１９を貼り付ける工程は、ストレス層１４と黒鉛基板１９とをカーボン接着剤による接着層を介して貼り付ける。カーボン接着剤は、接着剤自体が炭素化することで高温でも結合力を維持することができる。

【0224】

（付記１２）
付記１１に記載の半導体基板の製造方法であって、接着層１５を燃焼させて除去する工程をさらに含む。接着層１５は、大気雰囲気中などで黒鉛基板１９とともに燃焼させて除去することができる。

【0225】

（付記１３）
付記１に記載の半導体基板の製造方法であって、黒鉛基板１９を除去する工程の前に、ＳｉＣ多結晶成長層１６を形成する工程において黒鉛基板１９、ストレス層１４及びＳｉＣエピタキシャル成長層１３を含む複合体の外周に突出したＳｉＣ多結晶成長層１６及び黒鉛基板１９を研削して除去し、黒鉛基板１９の外周を露出させる工程をさらに含む。黒鉛基板１９の燃焼による除去を可能にする。

【0226】

（付記１４）
付記１に記載の半導体基板の製造方法であって、黒鉛基板１９を除去する工程の前に、ＳｉＣ多結晶成長層１６を形成する工程において黒鉛基板１９の外周に突出したＳｉＣ多結晶成長層１６とともに、黒鉛基板１９をその主面に平行な面で二つに切断し、黒鉛基板１９の切断面を露出させる工程をさらに含む。黒鉛基板１９の燃焼による除去を可能にする。

【0227】

（付記１５）
付記１に記載の半導体基板の製造方法であって、ＳｉＣエピタキシャル成長層１３のＳｉＣ多結晶成長層１６と接するＣ面上に、ＳｉＣエピタキシャル成長層１３よりも高不純物濃度の高濃度ドープ層１３ａを形成する工程をさらに含む。高濃度ドープ層１３ａにより、ＳｉＣエピタキシャル成長層１３中に広がる空乏層の広がりを抑制し、かつＳｉＣエピタキシャル成長層１３のＣ面に形成されるＳｉＣ多結晶成長層１６とのオーミックコンタクトを容易に形成することができる。

【0228】

（付記１６）
付記１５に記載の半導体基板の製造方法であって、高濃度ドープ層１３ａを形成する工程は、イオン注入工程又はエピタキシャル成長のオートドーピング工程を含む。高濃度ドープ層１３ａを容易に形成することができる。

【0229】

（付記１７）
半導体基板であるＳｉＣ複合基板１０は、ＳｉＣ単結晶基板１１と、ＳｉＣ単結晶基板１１のＳｉ面上に配置されたグラフェン層１２と、グラフェン層１２を介してＳｉＣ単結晶基板１１の上方に配置されたＳｉＣエピタキシャル成長層１３と、ＳｉＣエピタキシャル成長層１３のＳｉ面上に配置されたストレス層１４とを含み、ストレス層１４は、グラフェン層１２とＳｉＣエピタキシャル成長層１３との間に剥離が容易になるような応力を発生させる。グラフェン層１２とＳｉＣエピタキシャル成長層１３との間の剥離を容易にする。

【0230】

（付記１８）
付記１７に記載の半導体基であって、ストレス層１４は、グラフェン層１２とＳｉＣエピタキシャル成長層１３との間に、グラフェン層１２とＳｉＣエピタキシャル成長層１３との間の密着エネルギーに近似した応力を発生させる。グラフェン層１２とＳｉＣエピタキシャル成長層１３との間の界面での剥離を可能にする。

【0231】

（付記１９）
付記１７又は１８に記載の半導体基板であって、ストレス層１４は、炭素膜又は窒化ケイ素膜を含む。金属を含まないため、金属による汚染を回避することができる。

【0232】

（付記２０）
付記１９に記載の半導体基板であって、炭素膜は、多結晶ダイヤモンド膜又はダイヤモンドライクカーボン膜を含む。比較的容易に形成することができ、高熱に耐えることができる。

【0233】

（付記２１）
付記１７に記載の半導体基板であって、ストレス層１４上に配置された黒鉛基板１９をさらに含む。ストレス層１４を黒鉛基板１９に固定することができる。

【0234】

（付記２２）
付記２１に記載の半導体基板であって、仮基板の黒鉛基板１９は、黒鉛で構成された。仮基板である黒鉛基板１９の燃焼による除去を可能にする。

【0235】

（付記２３）
付記２２に記載の半導体基板であって、ストレス層１４と黒鉛基板１９とは、カーボン接着剤からなる接着層１５によって貼り付けられた。カーボン接着剤は接着力が強いため、グラフェン層１２とＳｉＣエピタキシャル成長層１３とを容易に剥離することができる。

【0236】

（付記２４）
付記２２に記載の半導体基板であって、黒鉛基板１９は、表面に形成されたガラス状カーボン被膜を含む。ガラス状カーボン被膜は接着層１５のカーボン接着剤との接着力が強いため、グラフェン層１２とＳｉＣエピタキシャル成長層１３とを容易に剥離することができる。

【0237】

（付記２５）
付記２２から２４のいずれか一項に記載の半導体基板であって、黒鉛基板１９は、ＳｉＣ単結晶基板よりも大きな外形サイズを有する。バッチ式縦型ＣＶＤ炉のウェハボート溝に挿入して整列した際に、ウェハボート支柱跡を基板有効エリア外にすることができる。

【0238】

（付記２６）
付記１７に記載の半導体基板であって、ＳｉＣエピタキシャル成長層１３のＣ面上に配置されたＳｉＣ多結晶成長層１６をさらに含む。ＳｉＣ多結晶成長層１６は、ＣＶＤにより容易に形成することができる。

【0239】

（付記２７）
付記２６に記載の半導体基板であって、ＳｉＣエピタキシャル成長層１３は、ＳｉＣ多結晶成長層１６と接する面にＳｉＣエピタキシャル成長層１３よりも高不純物濃度の高濃度ドープ層１３ａをさらに有する。高濃度ドープ層１３ａにより、ＳｉＣエピタキシャル成長層１３中に広がる空乏層の広がりを抑制し、かつＳｉＣエピタキシャル成長層１３のＣ面に形成されるＳｉＣ多結晶成長層１６とのオーミックコンタクトを容易に形成することができる。

【0240】

（付記２８）
付記１７に記載の半導体基板であって、グラフェン層１２は、グラフェンの単層構造又は複数層積層化された構造を有する。グラフェン層１２における剥離を可能にする。

【0241】

（付記２９）
半導体基板であるＳｉＣ複合基板１０の製造方法は、ＳｉＣ単結晶基板１１のＳｉ面にＳｉＣエピタキシャル成長層１３を形成する工程と、ＳｉＣエピタキシャル成長層１３のＳｉ面を仮基板の黒鉛基板１９に貼り付ける工程と、ＳｉＣエピタキシャル成長層１３をＳｉＣ単結晶基板１１から取り外す工程と、黒鉛基板１９に貼り付けたＳｉＣエピタキシャル成長層１３のＣ面に第１ＳｉＣ多結晶成長層１６を形成する工程と、第１ＳｉＣ多結晶成長層１６上にグラフェン層である第２グラフェン層１７を形成する工程と、第２グラフェン層１７上に第２ＳｉＣ多結晶成長層１８を形成する工程と、黒鉛基板１９を除去する工程とを含む。第２グラフェン層１７と第２ＳｉＣ多結晶成長層１８とを剥離することが可能になる。

【0242】

（付記３０）
付記２９に記載の半導体基板の製造方法であって、ＳｉＣ単結晶基板１１のＳｉ面に他のグラフェン層として第１グラフェン層１２を形成する工程をさらに含み、ＳｉＣエピタキシャル成長層１３を形成する工程は、ＳｉＣ単結晶基板１１のＳｉ面に第１グラフェン層１２を介してＳｉＣエピタキシャル成長層１３を形成する。第１グラフェン層１２とＳｉＣエピタキシャル成長層１３とを剥離することが可能になる。

【0243】

（付記３１）
付記３０に記載の半導体基板の製造方法であって、ＳｉＣエピタキシャル成長層１３をＳｉＣ単結晶基板１１から取り外す工程は、ＳｉＣエピタキシャル成長層１３を第１グラフェン層１２から剥離する。第１グラフェン層は、グラファイトシートがファンデルワールス力によって結合しているため、剥離することが可能になる。

【0244】

（付記３２）
付記３１に記載の半導体基板の製造方法であって、ＳｉＣエピタキシャル成長層１３を第１グラフェン層１２とから剥離する応力を発生するストレス層１４をＳｉＣエピタキシャル成長層１３のＳｉ面に形成する工程をさらに含み、ＳｉＣエピタキシャル成長層１３のＳｉ面を黒鉛基板１９に貼り付ける工程は、黒鉛基板１９にストレス層１４を介してＳｉＣエピタキシャル成長層１３のＳｉ面を貼り付ける。黒鉛基板１９により、ＳｉＣエピタキシャル成長層１３及びＳｉＣ単結晶基板１１を含む積層体を固定することができる。

【0245】

（付記３３）
付記２９に記載の半導体基板の製造方法であって、ＳｉＣ単結晶基板１１のＳｉ面から所定の深さに水素イオン注入層１１ｃを形成する工程をさらに含み、ＳｉＣ単結晶基板１１からＳｉＣエピタキシャル成長層１３を取り外す工程は、水素イオン注入層１１ｃを脆化して、ＳｉＣ単結晶基板１１から水素イオン注入層１１ｃで分断された薄化ＳｉＣ単結晶層１１ｄとともにＳｉＣエピタキシャル成長層１３を剥離する。ＳｉＣ単結晶基板１１の水素イオン注入層１１ｃを脆化することで、分断を可能にする。

【0246】

（付記３４）
付記３３に記載の半導体基板の製造方法であって、ＳｉＣエピタキシャル成長層１３とともに剥離した薄化ＳｉＣ単結晶層１１ｄのＣ面を研磨する工程をさらに含む。水素イオン注入層１１ｃが分断して形成された凹凸構造を平滑化することができる。

【0247】

（付記３５）
付記２９に記載の半導体基板の製造方法であって、仮基板の黒鉛基板１９は、黒鉛で構成された。仮基板である黒鉛基板１９の燃焼による除去を可能にする。

【0248】

（付記３６）
付記３５に記載の半導体基板の製造方法であって、黒鉛基板１９は、ＳｉＣ単結晶基板１１よりも大きな外形サイズを有する。バッチ式縦型ＣＶＤ炉のウェハボート溝に挿入して整列した際に、ウェハボート支柱跡を基板有効エリア外にすることができる。

【0249】

（付記３７）
付記３５に記載の半導体基板の製造方法であって、黒鉛基板１９は、表面に形成されたガラス状カーボン被膜を含む。ガラス状カーボン被膜は接着層１５のカーボン接着剤との接着力が強いため、第１グラフェン層１２とＳｉＣエピタキシャル成長層１３とを確実に剥離することができる。

【0250】

（付記３８）
付記３５から３７のいずれか一項に記載の半導体基板の製造方法であって、黒鉛基板１９を除去する工程は、黒鉛基板１９を燃焼させて除去する。黒鉛基板１９は、大気雰囲気中などで燃焼させて除去することができる。

【0251】

（付記３９）
付記３８に記載の半導体基板の製造方法であって、ＳｉＣエピタキシャル成長層１３のＣ面に黒鉛基板１９を貼り付ける工程は、ＳｉＣエピタキシャル成長層１３と黒鉛基板１９とをカーボン接着剤による接着層を介して貼り付ける。カーボン接着剤は接着力が強いため、第１グラフェン層１２とＳｉＣエピタキシャル成長層１３とを確実に剥離することができる。

【0252】

（付記４０）
付記３９に記載の半導体基板の製造方法であって、黒鉛基板１９を除去する工程は、黒鉛基板１９とともに接着層１５も燃焼させて除去する。接着層１５は、大気雰囲気中などで黒鉛基板１９とともに燃焼させて除去することができる。

【0253】

（付記４１）
付記２９に記載の半導体基板の製造方法であって、ＳｉＣエピタキシャル成長層１３の第１ＳｉＣ多結晶成長層１６と接するＣ面上に、ＳｉＣエピタキシャル成長層１３よりも高不純物濃度の高濃度ドープ層１３ａを形成する工程をさらに含む。高濃度ドープ層１３ａにより、ＳｉＣエピタキシャル成長層１３中に広がる空乏層の広がりを抑制し、かつＳｉＣエピタキシャル成長層１３のＣ面に形成される第１ＳｉＣ多結晶成長層１６とのオーミックコンタクトを容易に形成することができる。

【0254】

（付記４２）
付記４１に記載の半導体基板の製造方法であって、高濃度ドープ層１３ａを形成する工程は、イオン注入工程又はエピタキシャル成長のオートドーピング工程を含む。高濃度ドープ層１３ａを確実に形成することができる。

【0255】

（付記４３）
付記２９に記載の半導体基板の製造方法を含む半導体装置の製造方法であって、ＳｉＣ複合基板１０のＳｉＣエピタキシャル成長層１３のＣ面に半導体素子を構成する構造の少なくとも一部を形成する工程をさらに含む。第２ＳｉＣ多結晶成長層１８を剥離することにより、ＳｉＣ複合基板１０を容易に薄化することができる。

【0256】

（付記４４）
付記４３に記載の半導体装置の製造方法であって、半導体素子は、ＳｉＣショットキーバリアダイオード、ＳｉＣ－ＭＯＳＦＥＴ、ＳｉＣバイポーラトランジスタ、ＳｉＣダイオード、ＳｉＣサイリスタ及びＳｉＣ絶縁ゲートバイポーラトランジスタの少なくとも一つを含む。有用な各種のＳｉＣ系半導体素子を提供することができる。

【0257】

（付記４５）
付記４３に記載の半導体装置の製造方法であって、半導体素子の構造を形成したＳｉＣ複合基板１０において、グラフェン層から第２ＳｉＣ多結晶成長層１８を剥離する工程をさらに含む。ＳｉＣ複合基板１０の薄化を研削することなく第２ＳｉＣ多結晶成長層１８の剥離により達成することができる。

【0258】

（付記４６）
付記４５に記載の半導体装置の製造方法であって、第２グラフェン層１７から第２ＳｉＣ多結晶成長層１８を剥離する工程は、第２ＳｉＣ多結晶成長層１８のＳｉ面を加熱する工程をさらに含む。ホットプレートを用いて容易に加熱することができる。

【0259】

（付記４７）
付記４５に記載の半導体装置の製造方法であって、第２グラフェン層１７から第２ＳｉＣ多結晶成長層１８を剥離する工程は、第２ＳｉＣ多結晶成長層１８のＳｉ面を冷却する工程をさらに含む。液体窒素などを用いて容易に冷却することができる。

【0260】

（付記４８）
付記４５に記載の半導体装置の製造方法であって、第２グラフェン層１７から第２ＳｉＣ多結晶成長層１８を剥離する工程は、第２ＳｉＣ多結晶成長層１８のＳｉ面を超音波発振子で走査する工程をさらに含む。超音波発振子で照射する超音波の焦点を調整することで、クラックを発生させる位置を制御することができる。

【0261】

（付記４９）
付記４５に記載の半導体装置の製造方法であって、第２グラフェン層１７から第２ＳｉＣ多結晶成長層１８を剥離する工程は、第２グラフェン層１７と第２ＳｉＣ多結晶成長層１８との間に劈開ブレード１０６を押し込んで劈開を発生させる工程をさらに含む。劈開ブレード１０６による機械的な劈開の発生を確実に制御することができる。

【0262】

（付記５０）
半導体基板であるＳｉＣ複合基板１０は、ＳｉＣエピタキシャル成長層１３と、ＳｉＣエピタキシャル成長層１３のＳｉ面上に配置された第１ＳｉＣ多結晶成長層１６と、第１ＳｉＣ多結晶成長層１６上に配置された第２グラフェン層１７と、第２グラフェン層１７上に配置された第２ＳｉＣ多結晶成長層１８とを含む。第２ＳｉＣ多結晶成長層１８を剥離することにより、ＳｉＣ複合基板１０を容易に薄化することができる。

【0263】

（付記５１）
付記５０に記載のＳｉＣ複合基板１０であって、第２グラフェン層１７は、グラフェンの単層構造又は複数層積層化された構造を有する。第２グラフェン層１７は、グラファイトシートがファンデルワールス力によって結合しているため、剥離することが可能になる。

【0264】

（付記５２）
付記５０に記載のＳｉＣ複合基板１０であって、ＳｉＣエピタキシャル成長層１３は、Ｃ面にＳｉＣエピタキシャル成長層１３よりも高不純物濃度の高濃度ドープ層１３ａをさらに有する。高濃度ドープ層１３ａにより、ＳｉＣエピタキシャル成長層１３中に広がる空乏層の広がりを抑制し、かつＳｉＣエピタキシャル成長層１３のＣ面に形成される第１ＳｉＣ多結晶成長層１６とのオーミックコンタクトを容易に形成することができる。

【0265】

（付記５３）
付記５０に記載のＳｉＣ複合基板１０であって、ＳｉＣエピタキシャル成長層１３のＣ面に半導体素子の構造が形成された半導体装置。ＳｉＣ複合基板１０を容易に薄化することができるため、半導体素子の作製が容易になる。

【0266】

（付記５４）
付記５０に記載のＳｉＣ複合基板１０であって、半導体素子は、ＳｉＣショットキーバリアダイオード、ＳｉＣ－ＭＯＳＦＥＴ、ＳｉＣバイポーラトランジスタ、ＳｉＣダイオード、ＳｉＣサイリスタ及びＳｉＣ絶縁ゲートバイポーラトランジスタの少なくともいずれか一つを含む。有用な各種のＳｉＣ系半導体素子を提供することができる。

【産業上の利用可能性】

【0267】

本開示は、ＩＧＢＴモジュール、ダイオードモジュール、ＭＯＳモジュール（ＳｉＣ、ＧａＮ、ＡｌＮ、酸化ガリウム）等の各種の半導体モジュール技術に利用することができ、電気自動車（ハイブリッド車を含む）・電車・産業用ロボット等の動力源として利用される電動モータを駆動するインバータ回路用パワーモジュール、また、太陽電池・風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力に変換するインバータ回路用パワーモジュール等幅広い応用分野に適用可能である。

【符号の説明】

【0268】

１０ＳｉＣ複合基板
１１ＳｉＣ単結晶基板
１１ｃ水素イオン注入層
１１ｄ薄化ＳｉＣ単結晶層
１２グラフェン層、第１グラフェン層
１３ＳｉＣエピタキシャル成長層
１４ストレス層
１５接着層
１６ＳｉＣ多結晶成長層、第１ＳｉＣ多結晶成長層
１７第２グラフェン層
１８第２ＳｉＣ多結晶成長層
１９黒鉛基板

【図1】