知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024144199
(43)【公開日】2024-10-11
(54)【発明の名称】ＬＶＤＳインタフェース用の時系列訓練方法および装置
(51)【国際特許分類】
H03M 9/00 20060101AFI20241003BHJP
【ＦＩ】
H03M9/00 100
【審査請求】有
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2024035392
(22)【出願日】2024-03-07
(31)【優先権主張番号】202310368747.1
(32)【優先日】2023-03-28
(33)【優先権主張国・地域又は機関】CN
(71)【出願人】
【識別番号】520412486
【氏名又は名称】深▲セン▼市紫光同創電子有限公司
(74)【代理人】
【識別番号】100205936
【弁理士】
【氏名又は名称】崔 海龍
(74)【代理人】
【識別番号】100132805
【弁理士】
【氏名又は名称】河合 貴之
(72)【発明者】
【氏名】高 尚
(72)【発明者】
【氏名】丁 偉
(72)【発明者】
【氏名】姚 瑞
(72)【発明者】
【氏名】宣 学雷
(57)【要約】 （修正有）
【課題】ＬＶＤＳ（低電圧差分信号）インタフェース用の時系列訓練方法及び装置を提供する。
【解決手段】方法は、第２パラレルデータを参照データとして、第１パラレルデータを走査データとしてデータをサンプリングし、前記遅延系列に対応するサンプリング位置が走査データのウィンドウ中心に位置するとき、第１遅延系列を得るステップと、第１パラレルデータを参照データとして、第２パラレルデータを走査データとしてデータをサンプリングし、第２パラレルデータの初期遅延系列を第１遅延系列とし、前記遅延系列に対応するサンプリング位置が走査データのウィンドウ中心に位置するとき、第２遅延系列を得るステップと、第１遅延系列と、第１遅延系列と第２遅延系列の差の２分の１の和を前記第１パラレルデータの遅延系列として設定し、第２パラレルデータを走査データとして前記ＬＶＤＳ差分データを受信するステップと、を含む。
【選択図】図３
【解決手段】方法は、第２パラレルデータを参照データとして、第１パラレルデータを走査データとしてデータをサンプリングし、前記遅延系列に対応するサンプリング位置が走査データのウィンドウ中心に位置するとき、第１遅延系列を得るステップと、第１パラレルデータを参照データとして、第２パラレルデータを走査データとしてデータをサンプリングし、第２パラレルデータの初期遅延系列を第１遅延系列とし、前記遅延系列に対応するサンプリング位置が走査データのウィンドウ中心に位置するとき、第２遅延系列を得るステップと、第１遅延系列と、第１遅延系列と第２遅延系列の差の２分の１の和を前記第１パラレルデータの遅延系列として設定し、第２パラレルデータを走査データとして前記ＬＶＤＳ差分データを受信するステップと、を含む。
【選択図】図３
【特許請求の範囲】
【請求項1】
Ｓ１：ＬＶＤＳ差分データ信号のＰ端を第１遅延チェーンに入力し、直列－並列変換により第１パラレルデータに変換し、前記ＬＶＤＳ差分データ信号のＮ端を第２遅延チェーンに入力し、直列－並列変換により第２パラレルデータに変換するステップと、
Ｓ２：前記第２パラレルデータを参照データとし、前記第１パラレルデータを走査データとしてデータをサンプリングし、前記遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記遅延系列を第１遅延系列として記録するステップと、
Ｓ３：前記第１パラレルデータを参照データとし、前記第２パラレルデータを走査データとしてデータをサンプリングし、前記第２パラレルデータの初期遅延系列を前記第１遅延系列とし、前記遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記第１遅延系列を第２遅延系列として記録するステップと、
Ｓ４：前記第１遅延系列と前記第２遅延系列から遅延系列差を求め、前記第１遅延系列と前記遅延系列差の２分の１の和を前記第１パラレルデータの遅延系列として設定し、前記第２パラレルデータを走査データとして前記ＬＶＤＳ差分データを受信するステップと、を含む、ことを特徴とするＬＶＤＳインタフェース用の時系列訓練方法。
Ｓ２：前記第２パラレルデータを参照データとし、前記第１パラレルデータを走査データとしてデータをサンプリングし、前記遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記遅延系列を第１遅延系列として記録するステップと、
Ｓ３：前記第１パラレルデータを参照データとし、前記第２パラレルデータを走査データとしてデータをサンプリングし、前記第２パラレルデータの初期遅延系列を前記第１遅延系列とし、前記遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記第１遅延系列を第２遅延系列として記録するステップと、
Ｓ４：前記第１遅延系列と前記第２遅延系列から遅延系列差を求め、前記第１遅延系列と前記遅延系列差の２分の１の和を前記第１パラレルデータの遅延系列として設定し、前記第２パラレルデータを走査データとして前記ＬＶＤＳ差分データを受信するステップと、を含む、ことを特徴とするＬＶＤＳインタフェース用の時系列訓練方法。
【請求項2】
前記Ｓ２は、
Ｓ２１：前記第２パラレルデータを参照データとし、データをサンプリングするために前記第１パラレルデータの初期遅延系列を設定し、前記初期遅延系列に対応する前記相対位置を収集し、前記初期遅延系列が前記第１遅延チェーンの総遅延系列よりも小さいステップと、
Ｓ２２：前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して左側にある場合、前記初期遅延系列を減少させ、減小させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集し、
前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して右側にある場合、前記初期遅延系列を増加させ、増加させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集するステップと、
Ｓ２３：前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に位置する場合の前記初期遅延系列を前記第１遅延系列とするステップと、を含む、ことを特徴とする請求項１に記載のＬＶＤＳインタフェース用の時系列訓練方法。
Ｓ２１：前記第２パラレルデータを参照データとし、データをサンプリングするために前記第１パラレルデータの初期遅延系列を設定し、前記初期遅延系列に対応する前記相対位置を収集し、前記初期遅延系列が前記第１遅延チェーンの総遅延系列よりも小さいステップと、
Ｓ２２：前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して左側にある場合、前記初期遅延系列を減少させ、減小させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集し、
前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して右側にある場合、前記初期遅延系列を増加させ、増加させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集するステップと、
Ｓ２３：前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に位置する場合の前記初期遅延系列を前記第１遅延系列とするステップと、を含む、ことを特徴とする請求項１に記載のＬＶＤＳインタフェース用の時系列訓練方法。
【請求項3】
前記Ｓ３は、
Ｓ３１：前記第１パラレルデータを参照データとし、前記第１遅延系列を前記第２パラレルデータの初期遅延系列として設定して走査し、同時に前記初期遅延系列に対応する前記相対位置を収集するステップと、
Ｓ３２：前記初期遅延系列に対応するサンプリング位置が前記第２パラレルデータのウィンドウ中心に対して左側にある場合、前記初期遅延系列を減少させ、減小させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集し、
前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して右側にある場合、前記初期遅延系列を増加させ、増加させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集するステップと、
Ｓ３３：前記初期遅延系列に対応するサンプリング位置が前記第２パラレルデータのウィンドウ中心に位置する場合の前記初期遅延系列を前記第２遅延系列とするステップと、を含む、ことを特徴とする請求項１に記載のＬＶＤＳインタフェース用の時系列訓練方法。
Ｓ３１：前記第１パラレルデータを参照データとし、前記第１遅延系列を前記第２パラレルデータの初期遅延系列として設定して走査し、同時に前記初期遅延系列に対応する前記相対位置を収集するステップと、
Ｓ３２：前記初期遅延系列に対応するサンプリング位置が前記第２パラレルデータのウィンドウ中心に対して左側にある場合、前記初期遅延系列を減少させ、減小させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集し、
前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して右側にある場合、前記初期遅延系列を増加させ、増加させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集するステップと、
Ｓ３３：前記初期遅延系列に対応するサンプリング位置が前記第２パラレルデータのウィンドウ中心に位置する場合の前記初期遅延系列を前記第２遅延系列とするステップと、を含む、ことを特徴とする請求項１に記載のＬＶＤＳインタフェース用の時系列訓練方法。
【請求項4】
Ｓ２およびＳ３における前記遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集するステップは、
Ｓ５１：前記第１パラレルデータおよび前記第２パラレルデータ中の一方の組のデータを参照データとして選択し、他方の組のデータを走査データとしてデータを収集し、前記走査データの遅延系列は、第１パラレルデータおよび第２パラレルデータ中の走査データに対応する前記遅延系列であるステップと、
Ｓ５２：前記遅延系列を段階的に減少させ、前記参照データと前記走査データのデータが特定時間内に一致するかどうかを監視するステップと、
Ｓ５３：一致し、前記遅延系列がゼロまで減少しない場合、Ｓ５２を繰り返し、
そうでない場合、前記遅延系列を第１サブ遅延系列として記録し、Ｓ５４に移行するステップと、
Ｓ５４：前記遅延系列を再度ロードするステップと、
Ｓ５５：前記遅延系列を段階的に増加させ、前記参照データと前記走査データのデータが特定時間内に一致するかどうかを監視するステップと、
Ｓ５６：一致し、前記遅延系列が遅延系列の最大値に達していない場合、Ｓ５５を繰り返し、
そうでない場合、前記遅延系列を第２サブ遅延系列として記録するステップと、
Ｓ５７：前記遅延系列、前記第１サブ遅延系列および前記第２サブ遅延系列に基づいて第１サブ遅延系列差、第２サブ遅延系列差を取得し、前記第１サブ遅延系列差と前記第２サブ遅延系列差を比較し、前記遅延系列に対応するサンプリング位置と走査データウィンドウ中心の相対位置を取得するステップと、を含む、ことを特徴とする請求項１～３のいずれか１項に記載のＬＶＤＳインタフェース用の時系列訓練方法。
Ｓ５１：前記第１パラレルデータおよび前記第２パラレルデータ中の一方の組のデータを参照データとして選択し、他方の組のデータを走査データとしてデータを収集し、前記走査データの遅延系列は、第１パラレルデータおよび第２パラレルデータ中の走査データに対応する前記遅延系列であるステップと、
Ｓ５２：前記遅延系列を段階的に減少させ、前記参照データと前記走査データのデータが特定時間内に一致するかどうかを監視するステップと、
Ｓ５３：一致し、前記遅延系列がゼロまで減少しない場合、Ｓ５２を繰り返し、
そうでない場合、前記遅延系列を第１サブ遅延系列として記録し、Ｓ５４に移行するステップと、
Ｓ５４：前記遅延系列を再度ロードするステップと、
Ｓ５５：前記遅延系列を段階的に増加させ、前記参照データと前記走査データのデータが特定時間内に一致するかどうかを監視するステップと、
Ｓ５６：一致し、前記遅延系列が遅延系列の最大値に達していない場合、Ｓ５５を繰り返し、
そうでない場合、前記遅延系列を第２サブ遅延系列として記録するステップと、
Ｓ５７：前記遅延系列、前記第１サブ遅延系列および前記第２サブ遅延系列に基づいて第１サブ遅延系列差、第２サブ遅延系列差を取得し、前記第１サブ遅延系列差と前記第２サブ遅延系列差を比較し、前記遅延系列に対応するサンプリング位置と走査データウィンドウ中心の相対位置を取得するステップと、を含む、ことを特徴とする請求項１～３のいずれか１項に記載のＬＶＤＳインタフェース用の時系列訓練方法。
【請求項5】
前記Ｓ５７は、
Ｓ５７１：前記遅延系列と前記第１サブ遅延系列の差を前記第１サブ遅延系列差とし、前記第２サブ遅延系列と前記遅延系列の差を前記第２サブ遅延系列差とするステップと、
Ｓ５７２：前記第１サブ遅延系列差が前記第２サブ遅延系列よりも大きい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心に対して左側にあり、
前記第１サブ遅延系列差が前記第２サブ遅延系列よりも小さい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心に対して右側にあり、
前記第１サブ遅延系列差が前記第２サブ遅延系列と等しい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心にあるステップと、を含む、ことを特徴とする請求項４に記載のＬＶＤＳインタフェース用の時系列訓練方法。
Ｓ５７１：前記遅延系列と前記第１サブ遅延系列の差を前記第１サブ遅延系列差とし、前記第２サブ遅延系列と前記遅延系列の差を前記第２サブ遅延系列差とするステップと、
Ｓ５７２：前記第１サブ遅延系列差が前記第２サブ遅延系列よりも大きい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心に対して左側にあり、
前記第１サブ遅延系列差が前記第２サブ遅延系列よりも小さい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心に対して右側にあり、
前記第１サブ遅延系列差が前記第２サブ遅延系列と等しい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心にあるステップと、を含む、ことを特徴とする請求項４に記載のＬＶＤＳインタフェース用の時系列訓練方法。
【請求項6】
前記第１遅延チェーンおよび前記第２遅延チェーンの合計遅延がシリアルデータウィンドウの幅よりも大きい、ことを特徴とする請求項１に記載のＬＶＤＳインタフェース用の時系列訓練方法。
【請求項7】
前記Ｓ１の前に、
Ｓ０：前記ＬＶＤＳ差分データをスクランブル処理し、並列―直列変換によりシリアルデータに変換した後遅延チェーンに入力するステップをさらに含み、
前記Ｓ４の後に、
Ｓ６：受信した前記ＬＶＤＳ差分データをデスクランブル還元するステップをさらに含む、ことを特徴とする請求項１に記載のＬＶＤＳインタフェース用の時系列訓練方法。
Ｓ０：前記ＬＶＤＳ差分データをスクランブル処理し、並列―直列変換によりシリアルデータに変換した後遅延チェーンに入力するステップをさらに含み、
前記Ｓ４の後に、
Ｓ６：受信した前記ＬＶＤＳ差分データをデスクランブル還元するステップをさらに含む、ことを特徴とする請求項１に記載のＬＶＤＳインタフェース用の時系列訓練方法。
【請求項8】
前記初期遅延系列は前記第１遅延チェーンの総遅延系列の２分の１である、ことを特徴とする請求項２に記載のＬＶＤＳインタフェース用の時系列訓練方法。
【請求項9】
前記遅延系列差が小さいほど、同一チップ上の誤差およびＬＶＤＳ差分データのＰ端とＮ端の傾斜非対称による遅延系列の差が小さくなる、ことを特徴とする請求項１に記載のＬＶＤＳインタフェース用の時系列訓練方法。
【請求項10】
ＬＶＤＳ差分データ信号のＰ端を第１遅延チェーンに入力し、直列－並列変換により第１パラレルデータに変換し、前記ＬＶＤＳ差分データ信号のＮ端を第２遅延チェーンに入力し、直列－並列変換により第２パラレルデータに変換するための変換モジュールと、
前記第２パラレルデータを参照データとし、前記第１パラレルデータを走査データとしてデータをサンプリングし、遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記遅延系列を第１遅延系列として記録するための第１サンプリングモジュールと、
前記第１パラレルデータを参照データとし、前記第２パラレルデータを走査データとしてデータをサンプリングし、前記第２パラレルデータの初期遅延系列を前記第１遅延系列とし、遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記第１遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記第１遅延系列を第２遅延系列として記録するための第２サンプリングモジュールと、
前記第１遅延系列と前記第２遅延系列から遅延系列差を求め、前記第１遅延系列と前記遅延系列差の２分の１の和を前記第１パラレルデータの遅延系列として設定し、前記第２パラレルデータを走査データとして前記ＬＶＤＳ差分データを受信するためのデータ出力経路決定モジュールと、を備える、ことを特徴とするＬＶＤＳインタフェース用の時系列訓練装置。
前記第２パラレルデータを参照データとし、前記第１パラレルデータを走査データとしてデータをサンプリングし、遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記遅延系列を第１遅延系列として記録するための第１サンプリングモジュールと、
前記第１パラレルデータを参照データとし、前記第２パラレルデータを走査データとしてデータをサンプリングし、前記第２パラレルデータの初期遅延系列を前記第１遅延系列とし、遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記第１遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記第１遅延系列を第２遅延系列として記録するための第２サンプリングモジュールと、
前記第１遅延系列と前記第２遅延系列から遅延系列差を求め、前記第１遅延系列と前記遅延系列差の２分の１の和を前記第１パラレルデータの遅延系列として設定し、前記第２パラレルデータを走査データとして前記ＬＶＤＳ差分データを受信するためのデータ出力経路決定モジュールと、を備える、ことを特徴とするＬＶＤＳインタフェース用の時系列訓練装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はｍＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＧａｔｅＡｒｒａｙ、フィールドプログラマブルロジックゲートアレイ）の技術分野に関し、特に、ＬＶＤＳインタフェース用の時系列訓練方法および装置に関する。
【背景技術】
【0002】
ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）のＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ ＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ、すなわち低電圧差分信号）インタフェースは、通常、遅延チェーン段数を変えてサンプリングクロックまたはシリアルデータの位相を調整し、シリアルデータとサンプリングクロックの保持関係の確立が保証され、遅延チェーン段数を切り替えると、データストリームにバリが発生しやすい。
【0003】
同一ウェハ上の異なる領域のチップは、外部や生産条件の変化のため、異なる誤差が発生する可能性があり、同一ウェハにおいて、ある領域におけるチップ上のトランジスタ全体速度が速くまたは遅く、同時に、同一チップ上の異なる領域において、上記要因のため、さらなる違い、すなわち同一チップ上の誤差（ＯＣＶ、ｏｎ-ｃｈｉｐ ｖａｒｉａｔｉｏｎ）が発生する。
【0004】
ＬＶＤＳインタフェース受信側が時系列訓練を行う場合、通常、一定期間の訓練データシーケンスを送信することでサンプリング位置を決定し、固定された訓練シーケンスを複数回比較することでデータ有効ウィンドウの中心位置を決定する。しかし、既存の時系列訓練方法では、チップＯＣＶ差によるウィンドウ精度への悪影響を処理できず、例えば遅延チェーン中の遅延ユニットに設計された遅延値が１０ｐｓである場合、同様の電路、チップの異なる実際遅延が９．５ｐｓや１０．５ｐｓである可能性があり、遅延チェーンカスケード後、実際遅延差がより大きくなり、温度、電圧、プロセスも遅延ユニットの遅延値に影響を与える。既存の時系列訓練方法は、データの立ち上がり傾斜および立下がり傾斜の差のデータ有効ウィンドウへの影響を回避することができなく、すなわちＬＶＤＳ信号のＰデータとＮデータ非対称のデータ有効ウィンドウへの影響を回避することができなく、図１に示すように、ＯＣＶおよびＬＶＤＳ信号のＰデータとＮデータの立ち上がり時間／立下がり時間の不一致（Ｒｉｓｅ ａｎｄ Ｆａｌｌ Ｔｉｍｅ Ｓｙｍｍｅｔｒｙ）のデータウィンドウへの影響を示す概略図である。
【発明の概要】
【0005】
これに基づいて、本発明は、遅延チェーン段数の切替によりデータストリームにバリが導入されエラーコードが発生し、インタフェース時系列訓練のために訓練シーケンスを送信する必要があり、チップＯＣＶ差のウィンドウ精度への悪影響、およびＬＶＤＳ信号ＰデータとＮデータの非対称によるデータ有効ウィンドウへの影響を回避することができない問題を解決する、ＬＶＤＳインタフェース用の時系列訓練方法および装置を提供する。
【0006】
本発明は、ＬＶＤＳインタフェース用の時系列訓練方法を提供し、前記方法は、
Ｓ１：ＬＶＤＳ差分データ信号のＰ端を第１遅延チェーンに入力し、直列－並列変換により第１パラレルデータに変換し、前記ＬＶＤＳ差分データ信号のＮ端を第２遅延チェーンに入力し、直列－並列変換により第２パラレルデータに変換するステップと、
Ｓ２：前記第２パラレルデータを参照データとし、前記第１パラレルデータを走査データとしてデータをサンプリングし、前記遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記遅延系列を第１遅延系列として記録するステップと、
Ｓ３：前記第１パラレルデータを参照データとし、前記第２パラレルデータを走査データとしてデータをサンプリングし、前記第２パラレルデータの初期遅延系列を前記第１遅延系列とし、前記遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記第１遅延系列を第２遅延系列として記録するステップと、
Ｓ４：前記第１遅延系列と前記第２遅延系列から遅延系列差を求め、前記第１遅延系列と前記遅延系列差の２分の１の和を前記第１パラレルデータの遅延系列として設定し、前記第２パラレルデータを走査データとして前記ＬＶＤＳ差分データを受信するステップと、を含む。
Ｓ１：ＬＶＤＳ差分データ信号のＰ端を第１遅延チェーンに入力し、直列－並列変換により第１パラレルデータに変換し、前記ＬＶＤＳ差分データ信号のＮ端を第２遅延チェーンに入力し、直列－並列変換により第２パラレルデータに変換するステップと、
Ｓ２：前記第２パラレルデータを参照データとし、前記第１パラレルデータを走査データとしてデータをサンプリングし、前記遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記遅延系列を第１遅延系列として記録するステップと、
Ｓ３：前記第１パラレルデータを参照データとし、前記第２パラレルデータを走査データとしてデータをサンプリングし、前記第２パラレルデータの初期遅延系列を前記第１遅延系列とし、前記遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記第１遅延系列を第２遅延系列として記録するステップと、
Ｓ４：前記第１遅延系列と前記第２遅延系列から遅延系列差を求め、前記第１遅延系列と前記遅延系列差の２分の１の和を前記第１パラレルデータの遅延系列として設定し、前記第２パラレルデータを走査データとして前記ＬＶＤＳ差分データを受信するステップと、を含む。
【0007】
さらに、前記Ｓ２は、
Ｓ２１：前記第２パラレルデータを参照データとし、データをサンプリングするために前記第１パラレルデータの初期遅延系列を設定し、前記初期遅延系列に対応する前記相対位置を収集し、前記初期遅延系列が前記第１遅延チェーンの総遅延系列よりも小さいステップと、
Ｓ２２：前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して左側にある場合、前記初期遅延系列を減少させ、減小させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集し、
前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して右側にある場合、前記初期遅延系列を増加させ、増加させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集するステップと、
Ｓ２３：前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に位置する場合の前記初期遅延系列を前記第１遅延系列とするステップと、を含む。
Ｓ２１：前記第２パラレルデータを参照データとし、データをサンプリングするために前記第１パラレルデータの初期遅延系列を設定し、前記初期遅延系列に対応する前記相対位置を収集し、前記初期遅延系列が前記第１遅延チェーンの総遅延系列よりも小さいステップと、
Ｓ２２：前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して左側にある場合、前記初期遅延系列を減少させ、減小させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集し、
前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して右側にある場合、前記初期遅延系列を増加させ、増加させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集するステップと、
Ｓ２３：前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に位置する場合の前記初期遅延系列を前記第１遅延系列とするステップと、を含む。
【0008】
さらに、前記Ｓ３は、
Ｓ３１：前記第１パラレルデータを参照データとし、前記第１遅延系列を前記第２パラレルデータの初期遅延系列として設定して走査し、同時に前記初期遅延系列に対応する前記相対位置を収集するステップと、
Ｓ３２：前記初期遅延系列に対応するサンプリング位置が前記第２パラレルデータのウィンドウ中心に対して左側にある場合、前記初期遅延系列を減少させ、減小させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集し、
前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して右側にある場合、前記初期遅延系列を増加させ、増加させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集するステップと、
Ｓ３３：前記初期遅延系列に対応するサンプリング位置が前記第２パラレルデータのウィンドウ中心に位置する場合の前記初期遅延系列を前記第２遅延系列とするステップと、を含む。
Ｓ３１：前記第１パラレルデータを参照データとし、前記第１遅延系列を前記第２パラレルデータの初期遅延系列として設定して走査し、同時に前記初期遅延系列に対応する前記相対位置を収集するステップと、
Ｓ３２：前記初期遅延系列に対応するサンプリング位置が前記第２パラレルデータのウィンドウ中心に対して左側にある場合、前記初期遅延系列を減少させ、減小させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集し、
前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して右側にある場合、前記初期遅延系列を増加させ、増加させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集するステップと、
Ｓ３３：前記初期遅延系列に対応するサンプリング位置が前記第２パラレルデータのウィンドウ中心に位置する場合の前記初期遅延系列を前記第２遅延系列とするステップと、を含む。
【0009】
さらに、Ｓ２およびＳ３における前記遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集するステップは、
Ｓ５１：前記第１パラレルデータおよび前記第２パラレルデータ中の一方の組のデータを参照データとして選択し、他方の組のデータを走査データとしてデータを収集し、前記走査データの遅延系列は、第１パラレルデータおよび第２パラレルデータ中の走査データに対応する前記遅延系列であるステップと、
Ｓ５２：前記遅延系列を段階的に減少させ、前記参照データと前記走査データのデータが特定時間内に一致するかどうかを監視するステップと、
Ｓ５３：一致し、前記遅延系列がゼロまで減少しない場合、Ｓ５２を繰り返し、
そうでない場合、前記遅延系列を第１サブ遅延系列として記録し、Ｓ５４に移行するステップと、
Ｓ５４：前記遅延系列を再度ロードするステップと、
Ｓ５５：前記遅延系列を段階的に増加させ、前記参照データと前記走査データのデータが特定時間内に一致するかどうかを監視するステップと、
Ｓ５６：一致し、前記遅延系列が遅延系列の最大値に達していない場合、Ｓ５５を繰り返し、
そうでない場合、前記遅延系列を第２サブ遅延系列として記録するステップと、
Ｓ５７：前記遅延系列、前記第１サブ遅延系列および前記第２サブ遅延系列に基づいて第１サブ遅延系列差、第２サブ遅延系列差を取得し、前記第１サブ遅延系列差と前記第２サブ遅延系列差を比較し、前記遅延系列に対応するサンプリング位置と走査データウィンドウ中心の相対位置を取得するステップと、を含む。
Ｓ５１：前記第１パラレルデータおよび前記第２パラレルデータ中の一方の組のデータを参照データとして選択し、他方の組のデータを走査データとしてデータを収集し、前記走査データの遅延系列は、第１パラレルデータおよび第２パラレルデータ中の走査データに対応する前記遅延系列であるステップと、
Ｓ５２：前記遅延系列を段階的に減少させ、前記参照データと前記走査データのデータが特定時間内に一致するかどうかを監視するステップと、
Ｓ５３：一致し、前記遅延系列がゼロまで減少しない場合、Ｓ５２を繰り返し、
そうでない場合、前記遅延系列を第１サブ遅延系列として記録し、Ｓ５４に移行するステップと、
Ｓ５４：前記遅延系列を再度ロードするステップと、
Ｓ５５：前記遅延系列を段階的に増加させ、前記参照データと前記走査データのデータが特定時間内に一致するかどうかを監視するステップと、
Ｓ５６：一致し、前記遅延系列が遅延系列の最大値に達していない場合、Ｓ５５を繰り返し、
そうでない場合、前記遅延系列を第２サブ遅延系列として記録するステップと、
Ｓ５７：前記遅延系列、前記第１サブ遅延系列および前記第２サブ遅延系列に基づいて第１サブ遅延系列差、第２サブ遅延系列差を取得し、前記第１サブ遅延系列差と前記第２サブ遅延系列差を比較し、前記遅延系列に対応するサンプリング位置と走査データウィンドウ中心の相対位置を取得するステップと、を含む。
【0010】
さらに、前記Ｓ５７は、
Ｓ５７１：前記遅延系列と前記第１サブ遅延系列の差を前記第１サブ遅延系列差とし、前記第２サブ遅延系列と前記遅延系列の差を前記第２サブ遅延系列差とするステップと、
Ｓ５７２：前記第１サブ遅延系列差が前記第２サブ遅延系列よりも大きい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心に対して左側にあり、
前記第１サブ遅延系列差が前記第２サブ遅延系列よりも小さい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心に対して右側にあり、
前記第１サブ遅延系列差が前記第２サブ遅延系列と等しい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心にあるステップと、を含む。
Ｓ５７１：前記遅延系列と前記第１サブ遅延系列の差を前記第１サブ遅延系列差とし、前記第２サブ遅延系列と前記遅延系列の差を前記第２サブ遅延系列差とするステップと、
Ｓ５７２：前記第１サブ遅延系列差が前記第２サブ遅延系列よりも大きい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心に対して左側にあり、
前記第１サブ遅延系列差が前記第２サブ遅延系列よりも小さい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心に対して右側にあり、
前記第１サブ遅延系列差が前記第２サブ遅延系列と等しい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心にあるステップと、を含む。
【0011】
さらに、前記第１遅延チェーンおよび前記第２遅延チェーンの合計遅延がシリアルデータウィンドウの幅よりも大きい。
【0012】
さらに、前記Ｓ１の前に、
Ｓ０：前記ＬＶＤＳ差分データをスクランブル処理し、並列―直列変換によりシリアルデータに変換した後遅延チェーンに入力するステップをさらに含み、
前記Ｓ４の後に、
Ｓ６：受信した前記ＬＶＤＳ差分データをデスクランブル還元するステップをさらに含む。
Ｓ０：前記ＬＶＤＳ差分データをスクランブル処理し、並列―直列変換によりシリアルデータに変換した後遅延チェーンに入力するステップをさらに含み、
前記Ｓ４の後に、
Ｓ６：受信した前記ＬＶＤＳ差分データをデスクランブル還元するステップをさらに含む。
【0013】
さらに、前記初期遅延系列は前記第１遅延チェーンの総遅延系列の２分の１である。
【0014】
さらに、前記遅延系列差が小さいほど、同一チップ上の誤差およびＬＶＤＳ差分データのＰ端とＮ端の傾斜非対称による遅延系列の差が小さくなる。
【0015】
本発明はＬＶＤＳインタフェース用の時系列訓練装置をさらに提供し、前記装置は、
ＬＶＤＳ差分データ信号のＰ端を第１遅延チェーンに入力し、直列－並列変換により第１パラレルデータに変換し、前記ＬＶＤＳ差分データ信号のＮ端を第２遅延チェーンに入力し、直列－並列変換により第２パラレルデータに変換するための変換モジュールと、
前記第２パラレルデータを参照データとし、前記第１パラレルデータを走査データとしてデータをサンプリングし、遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記遅延系列を第１遅延系列として記録するための第１サンプリングモジュールと、
前記第１パラレルデータを参照データとし、前記第２パラレルデータを走査データとしてデータをサンプリングし、前記第２パラレルデータの初期遅延系列を前記第１遅延系列とし、遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記第１遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記第１遅延系列を第２遅延系列として記録するための第２サンプリングモジュールと、
前記第１遅延系列と前記第２遅延系列から遅延系列差を求め、前記第１遅延系列と前記遅延系列差の２分の１の和を前記第１パラレルデータの遅延系列として設定し、前記第２パラレルデータを走査データとして前記ＬＶＤＳ差分データを受信するためのデータ出力経路決定モジュールと、を備える。
ＬＶＤＳ差分データ信号のＰ端を第１遅延チェーンに入力し、直列－並列変換により第１パラレルデータに変換し、前記ＬＶＤＳ差分データ信号のＮ端を第２遅延チェーンに入力し、直列－並列変換により第２パラレルデータに変換するための変換モジュールと、
前記第２パラレルデータを参照データとし、前記第１パラレルデータを走査データとしてデータをサンプリングし、遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記遅延系列を第１遅延系列として記録するための第１サンプリングモジュールと、
前記第１パラレルデータを参照データとし、前記第２パラレルデータを走査データとしてデータをサンプリングし、前記第２パラレルデータの初期遅延系列を前記第１遅延系列とし、遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記第１遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記第１遅延系列を第２遅延系列として記録するための第２サンプリングモジュールと、
前記第１遅延系列と前記第２遅延系列から遅延系列差を求め、前記第１遅延系列と前記遅延系列差の２分の１の和を前記第１パラレルデータの遅延系列として設定し、前記第２パラレルデータを走査データとして前記ＬＶＤＳ差分データを受信するためのデータ出力経路決定モジュールと、を備える。
【0016】
本発明が提供するＬＶＤＳインタフェース用の時系列訓練方法は、ＬＶＤＳ差分データ信号のＰ端とＮ端をそれぞれ第１遅延チェーンおよび第２遅延チェーンに入力し、次に第２パラレルデータを参照データとして、第１パラレルデータを走査データとしてデータをサンプリングし、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、第１遅延系列を得、前記第１パラレルデータを参照データとし、前記第２パラレルデータを走査データとしてデータをサンプリングし、前記第２パラレルデータの初期遅延系列を前記第１遅延系列とし、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、第２遅延系列を得、前記第１遅延系列と前記第２遅延系列から遅延系列差を求め、最後に前記第１遅延系列と前記遅延系列差の２分の１の和を前記第１パラレルデータの遅延系列として設定し、前記第２パラレルデータを走査データとして前記ＬＶＤＳ差分データを受信する。ＯＣＶおよびＬＶＤＳ差分データのＰ端とＮ端信号傾斜非対称によるデータ有効ウィンドウへの影響を処理することができる同時に、遅延チェーン段数を切り替える際にデータストリームにバリが発生することを回避し、遅延チェーンの設計要件を低減することができる。本発明が提供するＬＶＤＳインタフェース用の時系列訓練装置が、上記効果を達成することができる。
【図面の簡単な説明】
【0017】
本発明の実施例中の技術的解決策をより明確に説明するために、以下、実施例において使用される必要のある添付図面を簡単に説明するが、明らかに、以下で説明される添付図面は本発明のいくつかの実施例に過ぎず、当業者であれば、創造的な労働をすることなく、これらの添付図面に基づいて他の図面を得ることができる。
【0018】
【図1】ＯＣＶおよびＬＶＤＳ信号のＰデータとＮデータの立ち上がり時間／立下がり時間不一致（Ｒｉｓｅ ａｎｄ ＦａｌｌＴｉｍｅ Ｓｙｍｍｅｔｒｙ）によるデータウィンドウへの影響を示す概略図である。
【図2】本発明の実施例が提供するＬＶＤＳインタフェース用の時系列訓練方法応用のＬＶＤＳトランシーバーアーキテクチャ概略図である。
【図3】本発明の実施例が提供するＬＶＤＳインタフェース用の時系列訓練方法の流れ概略図である。
【図4】第１遅延系列を取得する流れの概略図である。
【図5】第２遅延系列を取得する流れの概略図である。
【図6】遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を取得する流れの概略図である。
【図7】本発明の実施例が提供する別のＬＶＤＳインタフェース用の時系列訓練方法の流れの概略図である。
【図8】本発明の実施例が提供するＬＶＤＳインタフェース用の時系列訓練装置の概略ブロック図である。
【発明を実施するための形態】
【0019】
特に定義しない限り、本明細書で使用されるすべての技術および科学用語は、本出願の技術分野に属する当業者によって一般的に理解されるのと同じ意味を有し、本明細書において、本出願の明細書で使用される用語は具体的な実施例を説明する目的でのみ使用され、本出願を限定するものではなく、本出願の明細書および特許請求の範囲および上記添付図面の説明における「含む」、「有する」の用語およびそれらのあらゆる変形は、非排他的包含を意図している。本出願の明細書および特許請求の範囲または上記添付図面における「第１」、「第２」などの用語は異なる対象を区別するために使用され、特定の順序をするために使用されるものではない。
【0020】
本明細書における「実施例」への言及は、実施例と併せて説明される特定の特徴、構造または特性が、本出願の少なくとも１つの実施例に含まれ得ることを意味する。本明細書の様々な箇所におけるこの語句の存在は、必ずしも同じ実施例を指すものではなく、他の実施例と相互に排他的である別個または代替の実施例でもない。当業者には、明示的にも暗黙的にも、本明細書に記載された実施例が他の実施例と組み合わせてもよいことが理解される。
【0021】
本出願の目的、技術的解決策および利点をより明確に理解されるために、以下、添付図面および実施例と併せて本出願をより詳細に説明する。なお、ここで説明される具体的な実施例は、本出願を解釈するためのものに過ぎず、本出願を限定することを意図するものではない。本発明の実施例に基づいて、当業者が創造的な労働をすることなく得られた他の実施例は、すべて本発明の保護範囲に含まれる。
【0022】
以降の説明において、要素を示すために使用される「モジュール」、「部材」または「ユニット」などは、本出願の説明を容易にする目的でのみ使用され、それ自体が特定の意味を有しない。
【0023】
図２に示すように、本発明の実施例が提供するＬＶＤＳインタフェース用の時系列訓練方法を適用するＬＶＤＳトランシーバーアーキテクチャの概略図であり、ＬＶＤＳトランシーバーの送信側および受信側を含み、送信側はスクランブルモジュール、並列－直列変換モジュールを含み、受信側は遅延チェーン１、直列－並列変換モジュール１、遅延チェーン２、直列－並列変換モジュール２、遅延段数選択モジュール、サンプリング位置走査モジュール、時系列訓練制御モジュール、データ経路選択モジュールおよびデスクランブルモジュールを含む。ここで、遅延チェーン１と直列－並列変換モジュール１から構成された転送経路を経路１とし、遅延チェーン２と直列－並列変換モジュール２から構成された転送経路を経路２とする。ＬＶＤＳトランシーバーの送信側でパラレルデータをスクランブルモジュールによってスクランブル処理し、次にスクランブルモジュールによりスクランブル処理後のパラレルデータを並列－直列変換モジュールに転送し、並列－直列変換モジュールによりパラレルデータをシリアルデータに変換した後、ＬＶＤＳレベルでシリアルデータストリームを送出する。ＬＶＤＳトランシーバーの受信側で入力されたＬＶＤＳ差分データ信号のＰ端とＮ端をそれぞれ経路１および経路２の一方に入力し、次にそれぞれ直列－並列変換を経ってパラレルデータに変換し、２経路のパラレルデータを比較することで前記のサンプリング位置を決定する。
【0024】
図３に示すように、本発明の実施例が提供するＬＶＤＳインタフェース用の時系列訓練方法の流れの概略図であり、図２中のＬＶＤＳトランシーバーの受信側に適用される。前記方法は、
Ｓ１：ＬＶＤＳ差分データ信号のＰ端を第１遅延チェーンに入力し、直列－並列変換により第１パラレルデータに変換し、前記ＬＶＤＳ差分データ信号のＮ端を第２遅延チェーンに入力し、直列－並列変換により第２パラレルデータに変換するステップと、
Ｓ２：前記第２パラレルデータを参照データとし、前記第１パラレルデータを走査データとしてデータをサンプリングし、前記遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記遅延系列を第１遅延系列として記録するステップと、
Ｓ３：前記第１パラレルデータを参照データとし、前記第２パラレルデータを走査データとしてデータをサンプリングし、前記第２パラレルデータの初期遅延系列を前記第１遅延系列とし、前記遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記第１遅延系列を第２遅延系列として記録するステップと、
Ｓ４：前記第１遅延系列と前記第２遅延系列から遅延系列差を求め、前記第１遅延系列と前記遅延系列差の２分の１の和を前記第１パラレルデータの遅延系列として設定し、前記第２パラレルデータを走査データとして前記ＬＶＤＳ差分データを受信するステップと、を含む。
Ｓ１：ＬＶＤＳ差分データ信号のＰ端を第１遅延チェーンに入力し、直列－並列変換により第１パラレルデータに変換し、前記ＬＶＤＳ差分データ信号のＮ端を第２遅延チェーンに入力し、直列－並列変換により第２パラレルデータに変換するステップと、
Ｓ２：前記第２パラレルデータを参照データとし、前記第１パラレルデータを走査データとしてデータをサンプリングし、前記遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記遅延系列を第１遅延系列として記録するステップと、
Ｓ３：前記第１パラレルデータを参照データとし、前記第２パラレルデータを走査データとしてデータをサンプリングし、前記第２パラレルデータの初期遅延系列を前記第１遅延系列とし、前記遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記第１遅延系列を第２遅延系列として記録するステップと、
Ｓ４：前記第１遅延系列と前記第２遅延系列から遅延系列差を求め、前記第１遅延系列と前記遅延系列差の２分の１の和を前記第１パラレルデータの遅延系列として設定し、前記第２パラレルデータを走査データとして前記ＬＶＤＳ差分データを受信するステップと、を含む。
【0025】
具体的に、本実施例では、図２中の時系列訓練モジュールはサンプリング位置走査モジュールにサンプリング信号を送信し、走査サンプリング位置とウィンドウ中心の位置関係を監視するために、サンプリング位置走査モジュールはサンプリング位置とウィンドウ中心の位置関係を走査し、データウィンドウがウィンドウ中心からオフセットしている場合、サンプリング位置を較正する。本実施例では、サンプリング位置走査モジュールが時系列訓練モジュールからのサンプリング信号を受信するとき、ＬＶＤＳ差分データ信号のＰ端を図２中の遅延チェーン１に入力し、遅延チェーン１から出力されたデータを直列－並列変換モジュール１に入力して第１パラレルデータに変換し、ＬＶＤＳ差分データ信号のＮ端を図２中の遅延チェーン２に入力し、遅延チェーン２から出力されたデータを直列－並列変換モジュール２に入力して第２パラレルデータに変換する場合を説明する。経路２を走査経路、経路１を参照経路として時系列訓練を行う。遅延チェーン１の初期遅延系列を設定し（例えば、遅延チェーン１の総遅延系列の２分の１に設定してもよい）、サンプリング位置走査モジュールは初期遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し始め、初期遅延系列に対応するサンプリング位置が前記走査データウィンドウ中心にある場合、初期遅延系列を第１遅延系列として記録し、初期遅延系列に対応するサンプリング位置が前記走査データウィンドウ中心に位置しない場合、サンプリング位置走査モジュールによって得られた位置結果に従って、遅延系列を調整して遅延段数選択モジュールに送信し、遅延段数選択モジュールは調整後の遅延系列を遅延チェーン１に送信した後、サンプリング位置走査モジュールが走査を続け、サンプリング位置走査モジュールはサンプリング位置が前記走査データウィンドウ中心にあると走査した場合、前記遅延系列を第１遅延系列として記録する。そして、経路１を走査経路、経路２を参照経路として時系列訓練を行う。遅延チェーン２の初期遅延系列を第１遅延系列として設定し、サンプリング位置走査モジュールは第１遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し始め、第１遅延系列に対応するサンプリング位置が前記走査データウィンドウ中心にある場合、第１遅延系列を第２遅延系列として記録し、第１遅延系列に対応するサンプリング位置が前記走査データウィンドウ中心に位置しない場合、サンプリング位置走査モジュールによって得られた位置結果に従って、第１遅延系列を調整して遅延段数選択モジュールに送信し、遅延段数選択モジュールは調整後の遅延系列を遅延チェーン２、サンプリング位置走査モジュールに送信した後、サンプリング位置走査モジュールはサンプリング位置が前記走査データウィンドウ中心にあると走査した場合、前記遅延系列を第２遅延系列として記録する。その後、前記第１遅延系列と前記第２遅延系列の遅延系列差を求め、遅延チェーン１の遅延系列を遅延段数選択モジュールによって前記第１遅延系列と前記遅延系列の２分の１の和に設定し、経路２を走査経路として選択してデータ経路選択モジュールに送信し、ＬＶＤＳ差分データを受信する。
【0026】
いくつかの実施例では、図４に示すように、第１遅延系列を取得する流れの概略図であり、前記Ｓ２は、
Ｓ２１：前記第２パラレルデータを参照データとし、データをサンプリングするために前記第１パラレルデータの初期遅延系列を設定し、前記初期遅延系列に対応する前記相対位置を収集し、前記初期遅延系列が前記第１遅延チェーンの総遅延系列よりも小さいステップと、
Ｓ２２：前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して左側にある場合、前記初期遅延系列を減少させ、減小させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集し、
前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して右側にある場合、前記初期遅延系列を増加させ、増加させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集するステップと、
Ｓ２３：前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に位置する場合の前記初期遅延系列を前記第１遅延系列とするステップと、を含む。
Ｓ２１：前記第２パラレルデータを参照データとし、データをサンプリングするために前記第１パラレルデータの初期遅延系列を設定し、前記初期遅延系列に対応する前記相対位置を収集し、前記初期遅延系列が前記第１遅延チェーンの総遅延系列よりも小さいステップと、
Ｓ２２：前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して左側にある場合、前記初期遅延系列を減少させ、減小させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集し、
前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して右側にある場合、前記初期遅延系列を増加させ、増加させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集するステップと、
Ｓ２３：前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に位置する場合の前記初期遅延系列を前記第１遅延系列とするステップと、を含む。
【0027】
具体的に、本実施例では、選択経路１は走査経路であり、経路２は参照経路であり、遅延チェーン１の初期遅延系列を設定し、初期遅延系列は遅延チェーン１の総遅延系列間の任意数よりも小さく、その後サンプリング位置走査モジュールは初期遅延系列に対応するサンプリング位置と前記第１パラレルデータのウィンドウ中心間の相対位置を走査し、前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心にある場合、前記初期遅延系列を第１遅延系列として記録する。前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して左側にある場合、時系列訓練制御モジュールは前記初期遅延系列を減少させ、減小させた遅延系列を遅延段数選択モジュールに送信し、遅延チェーン１の遅延系列を減小後の遅延系列に更新し、サンプリング位置から引き続き前記遅延系列に対応するサンプリング位置と前記第１パラレルデータのウィンドウ中心間の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して右側にある場合、時系列訓練制御モジュールは前記初期遅延系列を増加させ、増加させた遅延系列を遅延段数選択モジュールに送信し、遅延チェーン１の遅延系列を増加後の遅延系列に更新し、サンプリング位置から引き続き前記遅延系列に対応するサンプリング位置と前記第１パラレルデータのウィンドウ中心間の相対位置を収集し、調整された遅延チェーン１の遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心にある場合、前記遅延チェーン１の遅延系列を第１遅延系列として記録する。
【0028】
いくつかの実施例では、好ましくは、前記初期遅延系列は前記第１遅延チェーンの総遅延系列の２分の１である。
【0029】
いくつかの実施例では、図５に示すように、第２遅延系列を取得する流れの概略図であり、前記Ｓ３は、
Ｓ３１：前記第１パラレルデータを参照データとし、前記第１遅延系列を前記第２パラレルデータの初期遅延系列として設定して走査し、同時に前記初期遅延系列に対応する前記相対位置を収集するステップと、
Ｓ３２：前記初期遅延系列に対応するサンプリング位置が前記第２パラレルデータのウィンドウ中心に対して左側にある場合、前記初期遅延系列を減少させ、減小させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集し、
前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して右側にある場合、前記初期遅延系列を増加させ、増加させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集するステップと、
Ｓ３３：前記初期遅延系列に対応するサンプリング位置が前記第２パラレルデータのウィンドウ中心に位置する場合の前記初期遅延系列を前記第２遅延系列とするステップと、を含む。
Ｓ３１：前記第１パラレルデータを参照データとし、前記第１遅延系列を前記第２パラレルデータの初期遅延系列として設定して走査し、同時に前記初期遅延系列に対応する前記相対位置を収集するステップと、
Ｓ３２：前記初期遅延系列に対応するサンプリング位置が前記第２パラレルデータのウィンドウ中心に対して左側にある場合、前記初期遅延系列を減少させ、減小させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集し、
前記初期遅延系列に対応するサンプリング位置が前記第１パラレルデータのウィンドウ中心に対して右側にある場合、前記初期遅延系列を増加させ、増加させた初期遅延系列を初期遅延系列に更新した後、前記相対位置を再度収集するステップと、
Ｓ３３：前記初期遅延系列に対応するサンプリング位置が前記第２パラレルデータのウィンドウ中心に位置する場合の前記初期遅延系列を前記第２遅延系列とするステップと、を含む。
【0030】
具体的に、本実施例では、経路２を走査経路として、経路１を参照経路として選択し、遅延チェーン２の初期遅延系列を第１遅延系列として設定し、次にサンプリング位置走査モジュールは初期遅延系列に対応するサンプリング位置と前記第２パラレルデータのウィンドウ中心間の相対位置を走査し、前記第１遅延系列に対応するサンプリング位置が前記第２パラレルデータのウィンドウ中心にある場合、前記第１遅延系列を第２遅延系列として記録する。前記第１遅延系列に対応するサンプリング位置が前記第２パラレルデータのウィンドウ中心に対して左側にある場合、時系列訓練制御モジュールは前記初期遅延系列を減少させ、減小させた遅延系列を遅延段数選択モジュールに送信し、遅延チェーン２の遅延系列を減小後の遅延系列に更新し、サンプリング位置から引き続き前記遅延系列に対応するサンプリング位置と前記第１パラレルデータのウィンドウ中心間の相対位置を収集し、前記第１遅延段数に対応するサンプリング位置が前記第２パラレルデータのウィンドウ中心に対して右側にある場合、時系列訓練制御モジュールは前記初期遅延系列を増加させ、増加させた遅延系列を遅延段数選択モジュールに送信し、遅延チェーン２の遅延系列を増加後の遅延系列に更新し、サンプリング位置から引き続き前記遅延系列に対応するサンプリング位置と前記第２パラレルデータのウィンドウ中心間の相対位置を収集し、調整された遅延チェーン２の遅延系列に対応するサンプリング位置が前記第２パラレルデータのウィンドウ中心にある場合、前記遅延チェーン２の遅延系列を第２遅延系列として記録する。
【0031】
いくつかの実施例では、図６に示すように、遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を取得する流れの概略図であり、Ｓ２およびＳ３における前記遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集するステップは、
Ｓ５１：前記第１パラレルデータおよび前記第２パラレルデータ中の一方の組のデータを参照データとして選択し、他方の組のデータを走査データとしてデータを収集し、前記走査データの遅延系列は、第１パラレルデータおよび第２パラレルデータ中の走査データに対応する前記遅延系列であるステップと、
Ｓ５２：前記遅延系列を段階的に減少させ、前記参照データと前記走査データのデータが特定時間内に一致するかどうかを監視するステップと、
Ｓ５３：一致し、前記遅延系列がゼロまで減少しない場合、Ｓ５２を繰り返し、
そうでない場合、前記遅延系列を第１サブ遅延系列として記録し、Ｓ５４に移行するステップと、
Ｓ５４：前記遅延系列を再度ロードするステップと、
Ｓ５５：前記遅延系列を段階的に増加させ、前記参照データと前記走査データのデータが特定時間内に一致するかどうかを監視するステップと、
Ｓ５６：一致し、前記遅延系列が遅延系列の最大値に達していない場合、Ｓ５５を繰り返し、
そうでない場合、前記遅延系列を第２サブ遅延系列として記録するステップと、
Ｓ５７：前記遅延系列、前記第１サブ遅延系列および前記第２サブ遅延系列に基づいて第１サブ遅延系列差、第２サブ遅延系列差を取得し、前記第１サブ遅延系列差と前記第２サブ遅延系列差を比較し、前記遅延系列に対応するサンプリング位置と走査データウィンドウ中心の相対位置を取得するステップと、を含む。
Ｓ５１：前記第１パラレルデータおよび前記第２パラレルデータ中の一方の組のデータを参照データとして選択し、他方の組のデータを走査データとしてデータを収集し、前記走査データの遅延系列は、第１パラレルデータおよび第２パラレルデータ中の走査データに対応する前記遅延系列であるステップと、
Ｓ５２：前記遅延系列を段階的に減少させ、前記参照データと前記走査データのデータが特定時間内に一致するかどうかを監視するステップと、
Ｓ５３：一致し、前記遅延系列がゼロまで減少しない場合、Ｓ５２を繰り返し、
そうでない場合、前記遅延系列を第１サブ遅延系列として記録し、Ｓ５４に移行するステップと、
Ｓ５４：前記遅延系列を再度ロードするステップと、
Ｓ５５：前記遅延系列を段階的に増加させ、前記参照データと前記走査データのデータが特定時間内に一致するかどうかを監視するステップと、
Ｓ５６：一致し、前記遅延系列が遅延系列の最大値に達していない場合、Ｓ５５を繰り返し、
そうでない場合、前記遅延系列を第２サブ遅延系列として記録するステップと、
Ｓ５７：前記遅延系列、前記第１サブ遅延系列および前記第２サブ遅延系列に基づいて第１サブ遅延系列差、第２サブ遅延系列差を取得し、前記第１サブ遅延系列差と前記第２サブ遅延系列差を比較し、前記遅延系列に対応するサンプリング位置と走査データウィンドウ中心の相対位置を取得するステップと、を含む。
【0032】
具体的に、本実施例では、時系列訓練制御モジュールがサンプリング信号をサンプリング位置走査モジュールに送信すると、サンプリング位置走査モジュールは前記時系列訓練制御モジュールによって決定された遅延チェーン１および遅延チェーン２中の走査経路に対応する前記遅延系列を取得し、遅延チェーン１または遅延チェーン２中のいずれか１つの組のデータを参照データとして選択し、残りの組を走査データとし、選択された走査データの遅延系列を時系列訓練制御モジュールによって決定された遅延チェーン１および遅延チェーン２中の走査経路に対応する前記遅延系列とする。その後、前記遅延系列を段階的に減少させ、特定時間内に前記参照データおよび前記走査データのデータが一致するかどうかを監視し、一致し、前記遅延系列がゼロまで減少しない場合、遅延系列を引き続き減少させ、一致しない場合、前記遅延系列を第１サブ遅延系列として記録し、前記遅延系列を再度ロードし、前記遅延系列を段階的に増加させ、前記参照データと前記走査データのデータが特定時間内に一致するかどうかを監視し、一致し、前記遅延系列が遅延系列の最大値に達していない場合、前記遅延系列を引き続き増加させ、一致しない場合、前記遅延系列を第２サブ遅延系列として記録し、その後前記遅延系列、前記第１サブ遅延系列および前記第２サブ遅延系列に基づいて前記遅延系列に対応するサンプリング位置と走査データウィンドウ中心の相対位置を取得する。
【0033】
いくつかの実施例では、図７に示すように、本発明の実施例が提供する前記遅延系列、第１サブ遅延系列および第２サブ遅延系列に基づいて前記遅延系列に対応するサンプリング位置と走査データウィンドウ中心の相対位置を取得する流れを示す概略図であり、前記Ｓ５７は、
Ｓ５７１：前記遅延系列と前記第１サブ遅延系列の差を前記第１サブ遅延系列差とし、前記第２サブ遅延系列と前記遅延系列の差を前記第２サブ遅延系列差とするステップと、
Ｓ５７２：前記第１サブ遅延系列差が前記第２サブ遅延系列よりも大きい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心に対して左側にあり、
前記第１サブ遅延系列差が前記第２サブ遅延系列よりも小さい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心に対して右側にあり、
前記第１サブ遅延系列差が前記第２サブ遅延系列と等しい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心にあるステップと、を含む。
具体的に、本実施例では、前記遅延系列をｓｔｅｐ０、第１サブ遅延系列をｓｔｅｐ１、第２サブ遅延系列をｓｔｅｐ２として記録し、ｓｔｅｐ０－ｓｔｅｐ１＞ｓｔｅｐ２－ｓｔｅｐ０の場合、ｓｔｅｐ０に対応するサンプリング位置が第１パラレルデータおよび第２パラレルデータ中のサンプリングデータウィンドウ中心に対して左側にあり、ｓｔｅｐ０－ｓｔｅｐ１＜ｓｔｅｐ２－ｓｔｅｐ０の場合、ｓｔｅｐ０に対応するサンプリング位置が第１パラレルデータおよび第２パラレルデータ中のサンプリングデータウィンドウ中心に対して右側にあり、ｓｔｅｐ０－ｓｔｅｐ１＝ｓｔｅｐ２－ｓｔｅｐ０の場合、ｓｔｅｐ０に対応するサンプリング位置が第１パラレルデータおよび第２パラレルデータ中のサンプリングデータウィンドウ中心にあり、
いくつかの実施例では、前記第１遅延チェーンおよび前記第２遅延チェーンの合計遅延がシリアルデータウィンドウの幅よりも大きい。
Ｓ５７１：前記遅延系列と前記第１サブ遅延系列の差を前記第１サブ遅延系列差とし、前記第２サブ遅延系列と前記遅延系列の差を前記第２サブ遅延系列差とするステップと、
Ｓ５７２：前記第１サブ遅延系列差が前記第２サブ遅延系列よりも大きい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心に対して左側にあり、
前記第１サブ遅延系列差が前記第２サブ遅延系列よりも小さい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心に対して右側にあり、
前記第１サブ遅延系列差が前記第２サブ遅延系列と等しい場合、前記遅延系列に対応する前記サンプリング位置が第１パラレルデータおよび第２パラレルデータ中の走査データウィンドウ中心にあるステップと、を含む。
具体的に、本実施例では、前記遅延系列をｓｔｅｐ０、第１サブ遅延系列をｓｔｅｐ１、第２サブ遅延系列をｓｔｅｐ２として記録し、ｓｔｅｐ０－ｓｔｅｐ１＞ｓｔｅｐ２－ｓｔｅｐ０の場合、ｓｔｅｐ０に対応するサンプリング位置が第１パラレルデータおよび第２パラレルデータ中のサンプリングデータウィンドウ中心に対して左側にあり、ｓｔｅｐ０－ｓｔｅｐ１＜ｓｔｅｐ２－ｓｔｅｐ０の場合、ｓｔｅｐ０に対応するサンプリング位置が第１パラレルデータおよび第２パラレルデータ中のサンプリングデータウィンドウ中心に対して右側にあり、ｓｔｅｐ０－ｓｔｅｐ１＝ｓｔｅｐ２－ｓｔｅｐ０の場合、ｓｔｅｐ０に対応するサンプリング位置が第１パラレルデータおよび第２パラレルデータ中のサンプリングデータウィンドウ中心にあり、
いくつかの実施例では、前記第１遅延チェーンおよび前記第２遅延チェーンの合計遅延がシリアルデータウィンドウの幅よりも大きい。
【0034】
いくつかの実施例では、図６に示すように、本発明の実施例が提供する別のＬＶＤＳインタフェース用の時系列訓練方法の流れの概略図であり、前記Ｓ１の前に、
Ｓ０：前記ＬＶＤＳ差分データをスクランブル処理し、並列―直列変換によりシリアルデータに変換した後遅延チェーンに入力するステップをさらに含み、
前記Ｓ４の後に、
Ｓ６：受信した前記ＬＶＤＳ差分データをデスクランブル還元するステップをさらに含む。
Ｓ０：前記ＬＶＤＳ差分データをスクランブル処理し、並列―直列変換によりシリアルデータに変換した後遅延チェーンに入力するステップをさらに含み、
前記Ｓ４の後に、
Ｓ６：受信した前記ＬＶＤＳ差分データをデスクランブル還元するステップをさらに含む。
【0035】
具体的に、インタフェースがサンプリング位置の動的較正を支持する既存の時系列訓練方法では、インタフェースに有効データがない場合、定数０／定数１のデータストリームが連続的に存在するためウィンドウ較正が失敗し、サンプリング位置がデータウィンドウ中心からずれることになる。したがって、本実施例では、図２中のＬＶＤＳトランシーバーの送信側でＬＶＤＳ差分データをスクランブルモジュールによってスクランブル処理し、並列―直列変換によりモジュールによってパラレルデータをシリアルデータに変換してＬＶＤＳトランシーバーの受信側に送信し、ＬＶＤＳトランシーバーの受信側でデスクランブルモジュールによってデータ経路選択モジュールから出力されたデータをデスクランブルする。スクランブルおよびデスクランブルにより、送信側に有効データ転送がないとき、シリアルデータストリームが定数０／定数１になり、受信側で時系列訓練およびウィンドウ較正を実現できなくなることを回避し、有効データが長期間ない場合、サンプリング位置を効果的に取得することができない状況を回避することができる。
【0036】
いくつかの実施例では、前記遅延系列差が小さいほど、同一チップ上の誤差およびＰ／Ｎ傾斜非対称による遅延系列差が小さくなる。
【0037】
具体的に、本実施例では、第１遅延系列をｓｔｅｐ_ｐａｔｈ１、第２遅延系列をｓｔｅｐ_ｐａｔｈ２とする場合、ｏｆｆｓｅｔ＝ｓｔｅｐ_ｐａｔｈ１－ｓｔｅｐ_ｐａｔｈ２は、ＯＣＶおよびＬＶＤＳ差分データのＰ端とＮ端傾斜（ｓｌｅｗ）非対称による経路ｐａｔｈ１と経路ｐａｔｈ２データ間の非対称度を特徴付け、ｏｆｆｓｅｔが小さいほど、同一チップ上の誤差およびＬＶＤＳ差分データのＰ端とＮ端の傾斜非対称による遅延系列の差が小さくなる。
【0038】
いくつかの実施例では、図８に示すように、本発明の実施例が提供するＬＶＤＳインタフェース用の時系列訓練装置の概略ブロック図であり、前記装置は、
ＬＶＤＳ差分データ信号のＰ端を第１遅延チェーンに入力し、直列－並列変換により第１パラレルデータに変換し、前記ＬＶＤＳ差分データ信号のＮ端を第２遅延チェーンに入力し、直列－並列変換により第２パラレルデータに変換するための変換モジュール７０１と、
前記第２パラレルデータを参照データとし、前記第１パラレルデータを走査データとしてデータをサンプリングし、遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記遅延系列を第１遅延系列として記録するための第１サンプリングモジュール７０２と、
前記第１パラレルデータを参照データとし、前記第２パラレルデータを走査データとしてデータをサンプリングし、前記第２パラレルデータの初期遅延系列を前記第１遅延系列とし、遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記第１遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記第１遅延系列を第２遅延系列として記録するための第２サンプリングモジュール７０３と、
前記第１遅延系列と前記第２遅延系列から遅延系列差を求め、前記第１遅延系列と前記遅延系列差の２分の１の和を前記第１パラレルデータの遅延系列として設定し、前記第２パラレルデータを走査データとして前記ＬＶＤＳ差分データを受信するためのデータ出力経路決定モジュール７０４と、を備える。
ＬＶＤＳ差分データ信号のＰ端を第１遅延チェーンに入力し、直列－並列変換により第１パラレルデータに変換し、前記ＬＶＤＳ差分データ信号のＮ端を第２遅延チェーンに入力し、直列－並列変換により第２パラレルデータに変換するための変換モジュール７０１と、
前記第２パラレルデータを参照データとし、前記第１パラレルデータを走査データとしてデータをサンプリングし、遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記遅延系列を第１遅延系列として記録するための第１サンプリングモジュール７０２と、
前記第１パラレルデータを参照データとし、前記第２パラレルデータを走査データとしてデータをサンプリングし、前記第２パラレルデータの初期遅延系列を前記第１遅延系列とし、遅延系列に対応するサンプリング位置と前記走査データウィンドウ中心の相対位置を収集し、前記第１遅延系列に対応するサンプリング位置が前記走査データのウィンドウ中心に位置する場合、前記第１遅延系列を第２遅延系列として記録するための第２サンプリングモジュール７０３と、
前記第１遅延系列と前記第２遅延系列から遅延系列差を求め、前記第１遅延系列と前記遅延系列差の２分の１の和を前記第１パラレルデータの遅延系列として設定し、前記第２パラレルデータを走査データとして前記ＬＶＤＳ差分データを受信するためのデータ出力経路決定モジュール７０４と、を備える。
【0039】
ＬＶＤＳインタフェース用の時系列訓練装置の具体的な限定は、上記のＬＶＤＳインタフェース用の時系列訓練方法の限定を参照すればよく、ここで繰り返さない。上記ＬＶＤＳインタフェース用の時系列訓練装置中の各モジュールの全部または一部はソフトウエア、ハードウェアおよびそれらの組み合わせによって実現され得る。上記各モジュールはハードウェアの形でコンピュータ装置中のプロセッサに組み込まれてもよく、プロセッサから独立してもよく、ソフトウエアの形でコンピュータ装置中のメモリに記憶され、プロセッサによって呼び出されて以上の各モジュールに対応する操作を実行してもよい。
【0040】
本発明の実施例で使用される用語は、特定の実施例を説明する目的でのみ使用され、本発明を限定するものではない。本発明の実施例および添付の特許請求の範囲で使用される単数形式の「一種」、「前記」および「該」は、文脈上明らかにそうでないことが示されない限り、複数形式を含む。
【0041】
文脈によって、ここで使用される「もし」は、「……時」または「……場合」または「……決定に応答」または「……検出に応答」と解釈される。同様に、文脈によって、「……と決定」または「……と検出（記載された条件または事象）」は、「……と決定された場合」または「……決定に応答」または「……と検出（記載された条件または事象）」または「検出に応答（記載された条件または事象）」と解釈される。
【0042】
本発明が提供するいくつかの実施例では、開示される装置および方法は他の形態で実施されてもよいことを理解されたい。例えば、上述した装置の実施例は例示に過ぎず、例えば、前記ユニットの分割は論理機能の分割に過ぎず、実際には、別の分割形態であってもよく、例えば、複数のユニットまたはコンポーネントを別のシステムに組み合わせまたは集積してもよく、またはいくつかの特徴が無視されたり、実行されなかったりしてもよい。また、図示または議論された相互間の結合または直接結合または通信接続はいくつかのインタフェース、装置またはユニットの間接結合または通信接続であってもよく、電気的、機械的または他の形式であってもよい。
【0043】
以上の説明は本発明の好ましい実施例に過ぎず、本発明を限定するものではなく、本発明の精神および原則内でなされた任意の修正、等価置換、改良などは、すべて本発明の保護範囲内に含まれるものとする。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
